DE102019200884A1 - Leistungsmodul und Leistungskonverter - Google Patents

Leistungsmodul und Leistungskonverter Download PDF

Info

Publication number
DE102019200884A1
DE102019200884A1 DE102019200884.4A DE102019200884A DE102019200884A1 DE 102019200884 A1 DE102019200884 A1 DE 102019200884A1 DE 102019200884 A DE102019200884 A DE 102019200884A DE 102019200884 A1 DE102019200884 A1 DE 102019200884A1
Authority
DE
Germany
Prior art keywords
base plate
power module
power
insulating substrate
preferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102019200884.4A
Other languages
English (en)
Inventor
Kenta NAKAHARA
Yoshihiro Yamaguchi
Fumihito KAWAHARA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019200884A1 publication Critical patent/DE102019200884A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Leistungsmodul (202) umfasst eine vertiefte Grundplatte (1) mit einem ausgesparten Bereich (9), wenigstens ein isolierendes Substrat (4), welches im ausgesparten Bereich (9) der Grundplatte (1) vorgesehen ist, wenigstens einen Halbleiter-Chip (5), welcher auf dem wenigstens einen isolierenden Substrat (4) montiert ist, und ein Versiegelungsharz (7) zum Versiegeln einer Oberfläche einer Seite des ausgesparten Bereichs (9) der Grundplatte (1), des wenigstens einen isolierenden Substrats (4), und des wenigstens einen Halbleiter-Chips (5).

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Technologie zur Verbesserung einer Wärmeableitung eines Leistungsmoduls, und zur Verbesserung einer Zuverlässigkeit des Leistungsmoduls durch Reduzierung einer Belastung.
  • Beschreibung des Standes der Technik
  • Bislang wird im Hinblick auf mechanische Eigenschaften häufig AlSiC als Grundplatte eines Leistungsmoduls für ein Schienenfahrzeug verwendet. Als eine Hauptstruktur des Leistungsmoduls werden ein isolierendes Substrat und eine Grundplatte mittels eines Lots verbunden.
  • Um eine Wärmeableitung des Leistungsmoduls drastisch zu verbessern, müssen im Leistungsmodul eingesetzte Elemente verändert werden. Da das Leistungsmodul für ein Schienenfahrzeug diejenige Struktur einsetzt, in welcher das isolierende Substrat und die Grundplatte mittels eines Lots verbunden werden, ist es wichtig, eine Verbiegung der Grundplatte zu kontrollieren. Dies ergibt sich aufgrund der Tatsache, dass wenn das Material der Grundplatte von AlSiC zu einem Metallmaterial wie Kupfer und Aluminium geändert wird, sich ein linearer Ausdehnungskoeffizient der Grundplatte von 7 × 10-6/ °C auf 15 × 10-6 / °C oder mehr erhöht, d. h. der lineare Ausdehnungskoeffizient wird verdoppelt oder mehr als verdoppelt, so dass aufgrund eines Unterschieds des linearen Ausdehnungskoeffizienten zwischen der Grundplatte und dem Versiegelungsharz eine Belastung erhöht wird. Eine größere Belastung verursacht eine Verbiegung der Grundplatte in eine vertiefte Form und der Grad der Verbiegung wird größer. Somit bestand ein Problem darin, dass eine Zuverlässigkeit und eine Wärmeableitung des Leistungsmoduls nachteilig reduziert wurden.
  • Als eine Technologie zur Reduzierung einer Belastung offenbart zum Beispiel die Japanische Patenanmeldungsoffenlegungs-Nr. 2016-195224 einen Aufbau, in welchem eine Nut in einer Grundplatte in einem äußeren Randbereich einer Position ausgebildet wird, an welcher ein isolierendes Substrat vorgesehen ist. Dieser Aufbau verteilt eine auf einen Endbereich des isolierenden Substrats einwirkende Belastung.
  • Obwohl in der in der Japanischen Patenanmeldungsoffenlegungs-Nr. 2016-195224 offenbarten Technologie eine Nut in der Grundplatte in einem äußeren Randbereich einer Position ausgebildet wird, an welcher das isolierende Substrat angeordnet ist, wird das isolierende Substrat jedoch in einem sockelförmigen Bereich der Grundplatte angeordnet und die gesamte Grundplatte verfügt über eine flache Form. Dies verursacht eine Verbiegung der Grundplatte in eine vertiefte Form und der Grad der Verbiegung wird größer. Somit bestand ein Problem darin, dass eine Zuverlässigkeit und eine Wärmeableitung des Leistungsmoduls unvorteilhaft reduziert wurden.
  • Zusammenfassung
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Technologie bereitzustellen, die in der Lage ist, eine Zuverlässigkeit und eine Wärmeableitung eines Leistungsmoduls zu verbessern.
  • Gemäß der vorliegenden Erfindung umfasst ein Leistungsmodul eine vertiefte Grundplatte, wenigstens ein isolierendes Substrat, wenigstens einen Halbleiter-Chip, und ein Versiegelungsharz. Die Grundplatte verfügt über einen ausgesparten Bereich. Das wenigstens eine isolierende Substrat ist im ausgesparten Bereich der Grundplatte vorgesehen. Der wenigstens eine Halbleiter-Chip ist auf dem wenigstens einen Substrat montiert. Das Versiegelungsharz versiegelt eine Fläche der Seite des ausgesparten Bereichs der Grundplatte, das wenigstens eine isolierende Substrat, und den wenigstens einen Halbleiter-Chip.
  • Die Verbiegung der Grundplatte kann in eine vorstehende Form korrigiert werden, und daher neigt der Grad der Verbiegung weniger zur Zunahme. Hiermit kann die Zuverlässigkeit und die Wärmeableitung des Leistungsmoduls verbessert werden.
  • Diese und weitere Gegenstände, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Zeichnungen deutlicher.
  • Figurenliste
    • 1 ist eine Querschnittsansicht eines Leistungsmoduls gemäß einer ersten bevorzugten Ausführungsform.
    • 2 ist eine Querschnittsansicht eines Leistungsmoduls gemäß einer Modifikation der ersten bevorzugten Ausführungsform.
    • 3 ist eine Querschnittsansicht eines Leistungsmoduls gemäß einer zweiten bevorzugten Ausführungsform.
    • 4 ist eine Querschnittsansicht eines Leistungsmoduls gemäß einer dritten bevorzugten Ausführungsform.
    • 5 ist eine Querschnittsansicht eines Leistungsmoduls gemäß einer vierten bevorzugten Ausführungsform.
    • 6 ist ein Blockschaltbild eines Aufbaus eines Leistungskonvertersystems, welches einen Leistungskonverter gemäß einer fünften bevorzugten Ausführungsform einsetzt.
  • Beschreibung der bevorzugten Ausführungsformen
  • <Erste bevorzugte Ausführungsform>
  • Eine erste bevorzugte Ausführungsform der vorliegenden Erfindung wird mit Bezug zu den Figuren unten beschrieben. 1 ist eine Querschnittsansicht eines Leistungsmoduls 202 gemäß einer ersten bevorzugten Ausführungsform. 2 ist eine Querschnittsansicht eines Leistungsmoduls 202A gemäß einer Modifikation der ersten bevorzugten Ausführungsform.
  • Wie in 1 veranschaulicht, ist das Leistungsmodul 202 zum Beispiel eine Halbleitervorrichtung für ein Schienenfahrzeug. Das Leistungsmodul 202 umfasst eine Grundplatte 1, ein isolierendes Substrat 4, einen Halbleiter-Chip 5, und ein Versiegelungsharz 7.
  • Die Grundplatte 1 wird in eine vertiefte Form mit einem ausgesparten Bereich 9 ausgebildet. Der ausgesparte Bereich 9 verfügt über eine Bodenfläche 1a, und eine Seitenfläche 1b, welche die Bodenfläche 1a umgibt. Die vertiefte Grundplatte 1 wird zum Beispiel durch Schneiden oder Pressen unter Verwendung einer Matrize oder dergleichen auf einer rechteckig-quaderförmigen Grundplatte ausgebildet, deren Material aus Kupfer besteht.
  • Das isolierende Substrat 4 ist in der Aussparung 9 der Grundplatte 1 mittels Vermittlung durch ein Lot 8 angeordnet. Das isolierende Substrat 4 umfasst ein Keramiksubstrat 2, und die Metallmuster 3a und 3b werden jeweils auf einer oberen Fläche und einer unteren Fläche des Keramiksubstrats 2 ausgebildet. Das Keramiksubstrat 2 kann ein Substrat sein, welches aus einem isolierenden Material hergestellt ist, das keine Keramik ist. Des Weiteren können die Metallmuster 3a und 3b ein Schaltungsmuster ausbilden.
  • Es sei darauf hingewiesen, dass das Leistungsmodul 202A darüber hinaus ein Gehäuse 10 umfassen kann, wie in 2 veranschaulicht. Das Gehäuse 10 ist an einem oberen Ende eines äußeren Randbereichs der Grundplatte 1 mittels einer Methode wie Fitting befestigt.
  • Der Halbleiter-Chip 5 ist auf einer oberen Fläche des isolierenden Substrats 4 montiert. Konkreter ist der Halbleiter-Chip 5 auf einer oberen Fläche des Metallmusters 3a unter Vermittlung durch das Lot 5a montiert. Der Halbleiter-Chip 5 und das Metallmuster 3a sind über den Draht 6 verbunden.
  • Das Versiegelungsharz 7 ist ein Epoxidharz und versiegelt eine Fläche einer Seite des ausgesparten Bereichs 9 der Grundplatte 1, das isolierende Substrat 4 und den Halbleiter-Chip 5. Ein linearer Ausdehnungskoeffizient des Versiegelungsharzes 7 entspricht 13 × 10-6/ °C oder mehr.
  • Der ausgesparte Bereich 9 der Grundplatte 1 verfügt über eine Tiefe, welche gleich oder größer als eine Hälfte der Dicke des isolierenden Substrats 4 ist, und welche gleich oder größer als 1/4 der Dicke der Grundplatte 1 ist. Wenn die Seitenflächen des isolierenden Substrats 4 durch den äußeren Randbereich der Grundplatte 1 umgeben sind, wird die Menge des Versiegelungsharzes 7, welches an den Seitenflächen des isolierenden Substrats 4 vorhanden ist, reduziert, und somit kann eine Belastung auf das isolierende Substrat 4 und das Lot 8 reduziert werden. Hier bezieht sich die Dicke der Grundplatte 1 auf die Dicke des Randbereichs der Grundplatte 1 von einem oberen Ende zu einem unteren Ende. Es sei darauf hingewiesen, dass die Tiefe des ausgesparten Bereichs 9 der Grundplatte 1 bevorzugt 1 mm oder mehr beträgt.
  • Als Nächstes werden die Auswirkungen des Leistungsmoduls 202 durch einen Vergleich mit einem Fall beschrieben, in welchem eine normalerweise eingesetzte, flache Grundplatte verwendet wird.
  • Um mittels des Versiegelungsharzes 7 zu versiegeln, wird das Versiegelungsharz 7 mittels einer Vorrichtung oder dergleichen ausgeformt. Als ein Verfahren zum Ausformen mittels einer Vorrichtung wird ein Prozess wie Spritzgießen angenommen. Wenn die flache Grundplatte und das isolierende Substrat 4 verlötet und dann mittels des Versiegelungsharzes 7 versiegelt werden, wird die Grundplatte in eine vertiefte Form verbogen und der Grad der Verbiegung wird größer, wodurch diese nicht für ein Produkt qualifiziert ist. [Tabelle 1]
    Flache Grundplatte Ausgesparte Grundplatte
    Grad der Verbiegung der Grundplatte -0,81 mm +0,08 mm
    Belastung auf den keramischen Bereich 430 MPa 204 MPa
    Belastung auf den Lotverbindungsbereich 500 MPa 224 MPa
  • Die Erfinder der vorliegenden Erfindung haben mittels Simulationen eine Analyse durchgeführt, um herauszufinden, dass, wie in Tabelle 1 gezeigt, eine Verbiegung der Grundplatte -0,81 mm betrug, das heißt, die Grundplatte wurde um 0,81 mm in eine vertiefte Richtung verbogen. In diesem Fall war eine Belastung auf einen keramischen Bereich 430 MPa, und eine Belastung auf einen Lotverbindungsbereich 500 MPa. Tabelle 1 zeigt ein durch Simulationen erhaltenes Analyseergebnis. Es sei darauf hingewiesen, dass sich der keramische Bereich auf das isolierende Substrat 4 bezieht, und der Lotverbindungbereich bezieht sich auf das Lot 8.
  • In Anbetracht dessen wird die vertiefte Grundplatte 1 eingesetzt, welche über den ausgesparten Bereich 9 verfügt. Hiermit kann sich die Grundplatte 1 in einem stärkeren Ausmaß verschieben, wenn diese mittels des Versiegelungsharzes 7 versiegelt wird, und die Verbiegung des Bodens der Grundplatte 1 kann in eine vorstehende Form korrigiert werden.
  • Wie in Tabelle 1 gezeigt, betrug die Verbiegung der vertieften Grundplatte 1 +0,08 mm, das heißt, die Grundplatte 1 wurde um 0,08 mm in eine vorstehende Richtung verbogen. In diesem Fall betrug eine Belastung auf den keramischen Bereich 204 MPa, und eine Belastung auf den Lotverbindungsbereich 224 MPa. Auf diese Weise wurde nachgewiesen, dass die Grundplatte 1 bei einer Verwendung der vertieften Grundplatte 1 in eine vorstehende Form verbogen wird und dass der Grad der Verbiegung kleiner wird, und dass eine Belastung, sowohl auf den keramischen Bereich, als auch auf den Lotverbindungsbereich reduziert wird, im Vergleich zu dem Fall, in dem eine flache Grundplatte eingesetzt wird.
  • Wenn die obere Fläche des isolierenden Substrats 4 niedriger liegt, als die Höhe der oberen Fläche der Grundplatte 1, während das isolierende Substrat 4 im ausgesparten Bereich 9 der Grundplatte 1 angeordnet ist, kann die Menge des Versiegelungsharzes 7, welches sich an den Seitenflächen des isolierenden Substrats 4 befindet reduziert werden, und somit kann eine Belastung auf das isolierende Substrat 4 und das Lot 8 reduziert werden. Des Weiteren kann die Höhenposition vom Boden der Grundplatte 1 bis zum isolierenden Substrat 4 herabgesetzt werden, was wiederum die Höhenposition des Leistungsmoduls 202 nach dem Zusammenbau herabsetzt. Dies kann zu einer Verkleinerung des Leistungsmoduls 202 beitragen.
  • Das Versiegelungsharz 7, typischerweise ein Epoxidharz, wird bei einer hohen Temperatur ausgehärtet. Wenn die Temperatur nachfolgend auf das Aushärten zurück auf Raumtemperatur gebracht wird, verschiebt sich die Verbiegung der Grundplatte 1 aufgrund des Unterschieds des linearen Ausdehnungskoeffizienten nach dem Abkühlen des Versiegelungsharzes 7 in Richtung der vorstehenden Seite. Dementsprechend ist die Kraft zum Herstellen der Verbiegung der Grundplatte 1 größer, wenn der lineare Ausdehnungskoeffizient der Versiegelungsharzes 7 größer ist. Die Verbiegung der Grundplatte 1 kann gesteuert werden, indem der lineare Ausdehnungskoeffizient der Versiegelungsharzes 7 in Übereinstimmung mit der Dicke der Grundplatte 1 und der Tiefe des ausgesparten Bereichs 9 angepasst wird.
  • Wie oben beschrieben, umfasst das Leistungsmodul 202 gemäß der ersten bevorzugten Ausführungsform die vertiefte Grundplatte 1 mit dem ausgesparten Bereich 9, das isolierende Substrat 4, welches im ausgesparten Bereich 9 der Grundplatte 1 angeordnet ist, den Halbleiter-Chip 5, welcher auf dem isolierenden Substrat 4 montiert ist, und das Versiegelungsharz 7 zum Versiegeln einer Oberfläche der Seite des ausgesparten Bereichs 9 der Grundplatte 1, des isolierenden Substrats 4, und des Halbleiter-Chips 5.
  • Infolgedessen kann die Verbiegung der Grundplatte 1 in eine vorstehende Form korrigiert werden, und somit ist der Grad der Verbiegung weniger anfällig für eine Zunahme. Hiermit kann die Zuverlässigkeit und die Wärmeableitung des Leistungsmoduls 202 verbessert werden.
  • Da der ausgesparte Bereich 9 der Grundplatte 1 über eine Tiefe verfügt, die gleich oder größer ist, als eine Hälfte der Dicke des isolierenden Substrats 4, und gleich oder größer ist, als 1/4 der Dicke der Grundplatte 1, wird die Menge des an den Seitenflächen des isolierenden Substrats 4 vorliegenden Versiegelungsharzes 7 reduziert. Hiermit kann eine Belastung auf das isolierende Substrat 4 und das Lot 8 reduziert werden.
  • Da das Material der Grundplatte 1 Kupfer ist, kann eine Wärmeableitungseigenschaft des Leistungsmoduls 202 verbessert werden.
  • Da der lineare Ausdehnungskoeffizient des Versiegelungsharzes 7 13 × 10-6 / °C oder mehr beträgt, ist die Kraft zum Herstellen der Verbiegung der Grundplatte 1 in eine vorstehende Richtung groß, wenn die Temperatur nachfolgend auf das Aushärten des Versiegelungsharzes 7 wieder auf Raumtemperatur gebracht wird, wodurch die Verbiegung der Grundplatte 1 in eine vorstehende Form korrigiert werden kann. Die Auswirkung, dass die Verbiegung der Grundplatte 1 in eine vorstehende Form korrigiert wird, wird größer, wenn der lineare Ausdehnungskoeffizient des Versiegelungsharzes 7 größer ist.
  • <Zweite bevorzugte Ausführungsform>
  • Als Nächstes wird ein Leistungsmodul 202B gemäß einer zweiten bevorzugten Ausführungsform beschrieben. 3 ist eine Querschnittsansicht des Leistungsmoduls 202B gemäß der zweiten bevorzugten Ausführungsform. Es sei darauf hingewiesen, dass in der zweiten bevorzugten Ausführungsform dieselben Bezugszeichen für dieselben Komponenten vergeben werden, die in der ersten bevorzugten Ausführungsform beschrieben wurden, und deren Beschreibung entfällt.
  • Wie in 3 veranschaulicht, umfasst das Leistungsmodul 202B zusätzlich eine Nut 11, welche im äußeren Randbereich der Grundplatte 1 ausgebildet ist. Die Nut 11 wird entlang des oberen Endbereichs und des gesamten äußeren Randbereichs der Grundplatte 1 ausgebildet. Das heißt, die Nut 11 wird in der Grundplatte 1 an einer Position ausgebildet, welche sich von der Position unterscheidet, an der das isolierende Substrat 4 vorgesehen ist.
  • Da das Leistungsmodul 202B zusätzlich über die im äußeren Randbereich der Grundplatte 1 ausgebildete Nut 11 verfügt, nimmt eine Verbindungsfläche zwischen der Grundplatte 1 und dem Versiegelungsharz 7 zu, was eine Haftkraft dazwischen verbessern kann. Ferner dient die Nut 11 zur Verlängerung eines Eintrittspfades, durch welchen Feuchtigkeit, ein korrosives Gas, oder dergleichen von der Außenseite in den Halbleiter-Chip 5 eintreten kann. Daher kann eine Verbesserung der Zuverlässigkeit des Leistungsmoduls 202B erwartet werden. Außerdem wird der Eintrittspfad weiter verlängert, wenn die Nut 11 weiter vertieft wird. Hiermit wird das Leistungsmodul 202B widerstandsfähiger gegenüber Feuchtigkeit, einem korrosiven Gas, oder dergleichen.
  • <Dritte bevorzugte Ausführungsform>
  • Als Nächstes wird ein Leistungsmodul 202C gemäß einer dritten bevorzugten Ausführungsform beschrieben. 4 ist eine Querschnittsansicht des Leistungsmoduls 202C gemäß der dritten bevorzugten Ausführungsform. Es sei darauf hingewiesen, dass in der dritten bevorzugten Ausführungsform dieselben Bezugszeichen für dieselben Komponenten vergeben werden, die in den ersten und zweiten bevorzugten Ausführungsformen beschrieben wurden, und deren Beschreibung entfällt.
  • Wie in 4 veranschaulicht, ist die Seitenfläche 1b des ausgesparten Bereichs 9 im Leistungsmodul 202C verjüngt, wobei eine obere Endseite in Richtung der äußeren Randseite geneigt ist. Das heißt, der äußere Randbereich der Grundplatte 1 ist durch eine verschmälerte obere Endseite verjüngt. In der dritten bevorzugten Ausführungsform wird ein Pressen unter Verwendung einer Matrize oder dergleichen im Zuge der Herstellung der Grundplatte 1 angenommen.
  • Die verjüngte Seitenfläche 1b des ausgesparten Bereichs 9, deren obere Endseite in Richtung einer äußeren Randseite geneigt ist, verbessert eine Entfernbarkeit, wenn die Grundplatte 1 nach dem Pressen von einer Matrize entfernt wird. Dies kann die Produktivität der Grundplatte 1 verbessern, und kann des Weiteren die Produktivität des Leistungsmoduls 202C verbessern. Darüber hinaus kann auch eine weitere Auswirkung erzielt werden. Sprich, wenn das Versiegelungsharz 7 die Seitenfläche 1b des ausgesparten Bereichs 9 während des Versiegelns mittels des Versiegelungsharzes 7 erreicht, neigen Luftblasen weniger zur Entstehung, selbst wenn das Versiegelungsharz 7 über eine hohe Viskosität verfügt.
  • <Vierte Ausführungsform>
  • Als Nächstes wird ein Leistungsmodul 202D gemäß einer vierten bevorzugten Ausführungsform beschrieben. 5 ist eine Querschnittsansicht des Leistungsmoduls 202D gemäß der vierten bevorzugten Ausführungsform. Es sei darauf hingewiesen, dass in der vierten bevorzugten Ausführungsform dieselben Bezugszeichen für dieselben Komponenten vergeben werden, die in den ersten bis dritten bevorzugten Ausführungsformen beschrieben wurden, und deren Beschreibung entfällt.
  • Wie in 5 veranschaulicht, umfasst das Leistungsmodul 202D zwei isolierende Substrate 4, zwei Halbleiter-Chips 5, und eine vorstehende Wand 12. Es sei darauf hingewiesen, dass lediglich eine Mehrzahl von isolierenden Substraten 4 und eine Mehrzahl von Halbleiter-Chips 5 bereitgestellt werden muss. Es können drei oder mehr isolierende Substrate 4 und Halbleiter-Chips 5 vorgesehen sein.
  • Die Wand 12 ist ähnlich wie die Grundplatte 1 zum Beispiel aus Kupfer hergestellt, und ist zwischen benachbarten isolierenden Substraten 4 auf der Bodenfläche 1a des ausgesparten Bereichs 9 angeordnet. Die Höhenposition eines oberen Endes der Wand 12 liegt auf gleicher Ebene wie die Höhenposition eines oberen Endes jedes der isolierenden Substrate 4 oder niedriger, als die Höhenposition eines oberen Endes jedes der isolierenden Substrate 4.
  • Solch ein Aufbau wird verwendet, um einen Isolationsabstand zwischen den Drähten 6 und der Grundplatte 1 zu gewährleisten, wenn eine Verdrahtung auf den isolierenden Substraten 4 mittels der Drähte 6 durchgeführt wird. In der vierten bevorzugten Ausführungsform dient die Wand 12 der Reduzierung einer Menge des Versiegelungsharzes 7, welches zwischen den benachbarten isolierenden Substraten 4 vorhanden ist. Dadurch kann eine Belastung auf jedes isolierende Substrat 4 und jedes Lot 8 weiter reduziert werden.
  • <Fünfte bevorzugte Ausführungsform>
  • In dieser bevorzugten Ausführungsform wird das Leistungsmodul 202 gemäß der oben beschriebenen fünften bevorzugten Ausführungsform in einem Leistungskonverter verwendet. Die vorliegende Erfindung ist nicht auf einen spezifischen Leistungskonverter beschränkt. Als eine fünfte bevorzugte Ausführungsform wird in der folgenden Beschreibung ein Fall angegeben, in welchem die vorliegende Erfindung mit einem Dreiphaseninverter eingesetzt wird.
  • 6 ist ein Blockdiagramm, welches einen Aufbau eines Leistungskonvertersystems veranschaulicht, welches einen Leistungskonverter gemäß der fünften bevorzugten Ausführungsform verwendet.
  • Das in 6 veranschaulichte Leistungskonvertersystem umfasst eine Energieversorgung 100, einen Leistungskonverter 200, und eine Last 300. Die Energieversorgung 100 ist eine DC-Energieversorgung und stellt dem Leistungskonverter 200 eine DC-Leistung zur Verfügung. Die Energieversorgung 100 kann aus verschiedenen Elementen ausgebildet sein. Zum Beispiel kann die Energieversorgung 100 aus einem DC-System ausgebildet sein, einer Solarzelle, oder einer Speicherbatterie, oder sie kann aus einer Gleichrichterschaltung oder einem AC/DC-Konverter ausgebildet sein, welcher mit einem AC-System verbunden ist. Des Weiteren kann die Energieversorgung 100 aus einem DC/DC-Konverter ausgebildet sein, der eine von einem DC-System ausgegebene DC-Leistung in eine vordefinierte Leistung konvertiert.
  • Der Leistungskonverter 200 ist ein Dreiphaseninverter, welcher zwischen der Energieversorgung 100 und der Last 300 angeschlossen ist, und von eine der Energieversorgung 100 bereitgestellte DC-Leistung in eine AC-Leistung konvertiert, um die AC-Leistung der Last 300 zur Verfügung zu stellen. Wie in 6 veranschaulicht, umfasst der Leistungskonverter 200 eine Hauptkonverterschaltung 201, welche eine DC-Leistung in eine AC-Leistung konvertiert, um die AC-Leistung auszugeben, und eine Steuerschaltung 203, welche ein Steuersignal zur Steuerung der Hauptkonverterschaltung 201 an die Hauptkonverterschaltung 201 ausgibt.
  • Die Last 300 ist ein Dreiphasen-Elektromotor, welcher durch eine vom Leistungskonverter 200 bereitgestellte AC-Leistung angetrieben wird. Es sei darauf hingewiesen, dass die Last 300 nicht auf einen spezifischen Verwendungszweck beschränkt ist. Die Last 300 ist ein in verschiedenen elektrischen Vorrichtungen montierter Elektromotor, und wird zum Beispiel als ein Elektromotor für ein Hybridauto, ein Elektroauto, ein Schienenfahrzeug, einen Aufzug, oder eine Klimaanlage eingesetzt.
  • Nun wird eine detaillierte Beschreibung des Leistungskonverters 200 angegeben. Die Hauptkonverterschaltung 201 umfasst ein Schaltelement und eine Freilaufdiode (nicht gezeigt), und konvertiert, durch ein Schalten des Schaltelements, eine von der Energieversorgung 100 bereitgestellte DC-Leistung in eine AC-Leistung, um die AC-Leistung der Last 300 zur Verfügung zu stellen. Obwohl es verschiedene konkrete Schaltungskonfigurationen für die Hauptkonverterschaltung 201 gibt, ist die Hauptkonverterschaltung 201 gemäß dieser bevorzugten Ausführungsform eine zweitstufige Dreiphasen-Vollbrückenschaltung, welche sechs Schaltelemente und sechs Freilaufdioden umfassen kann, welche antiparallel mit den jeweiligen Schaltelementen verbunden sind. Jedes Schaltelement und jede Freilaufdiode der Hauptkonverterschaltung 201 werden unter Verwendung des Leistungsmoduls gemäß einer beliebigen der obigen ersten bis vierten bevorzugten Ausführungsformen ausgebildet. Es sei darauf hingewiesen, dass die Beschreibung hier für einen Fall angegeben ist, in dem das Leistungsmodul 202 gemäß der ersten bevorzugten Ausführungsform verwendet wird. Jeweils zwei Schaltelemente der sechs Schaltelemente werden in Serie geschaltet, um obere und untere Arme auszubilden, und die oberen und unteren Arme bilden jeweilige Phasen (U-Phase, V-Phase, und W-Phase) der Vollbrückenschaltung aus. Ausgangsanschlüsse der oberen und unteren Arme, d. h., drei Ausgangsanschlüsse der Hauptkonverterschaltung 201, sind mit der Last 300 verbunden.
  • Darüber hinaus umfasst die Hauptkonverterschaltung 201 eine Treiberschaltung (nicht gezeigt), welche jedes der Schaltelemente treibt. Die Treiberschaltung kann in das Leistungsmodul 202 integriert sein, oder kann separat vom Leistungsmodul 202 vorgesehen sein. Die Treiberschaltung erzeugt ein Treibersignal zum Ansteuern des Schaltelements der Hauptkonverterschaltung 201, und stellt das Treibersignal einer Steuerelektrode des Schaltelements der Hauptkonverterschaltung 201 zur Verfügung. Konkret werden ein Treibersignal zum Einschalten des Schaltelements und ein Treibersignal zum Ausschalten des Schaltelements an die Steuerelektrode jedes Schaltelements in Übereinstimmung mit einem Steuersignal von der unten beschriebenen Steuerschaltung 203 ausgegeben. Wenn das Schaltelement eingeschaltet bleibt, ist das Treibersignal ein Spannungssignal (Ein-Signal) einer Schwellenspannung des Schaltelements oder höher. Wenn das Schaltelement ausgeschaltet bleibt, ist das Treibersignal ein Spannungssignal (Aus-Signal) einer Schwellenspannung des Schaltelements oder niedriger.
  • Die Steuerschaltung 203 steuert das Schaltelement der Hauptkonverterschaltung 201 derart, dass der Last 300 eine gewünschte Leistung bereitgestellt wird. Konkret wird ein Zeitpunkt (Ein-Zeitpunkt), zu dem jedes Schaltelement der Hauptkonverterschaltung 201 eingeschaltet werden soll, basierend auf einer erforderlichen Leistung berechnet, welche der Last 300 bereitzustellen ist. Zum Beispiel kann die Hauptkonverterschaltung 201 mittels einer PWM-Steuerung gesteuert werden, wodurch der Ein-Zeitpunkt für das Schaltelement in Übereinstimmung mit der erforderlichen auszugebenden Spannung moduliert wird. Anschließend wird ein Steuerkommando (Steuersignal) an die Treiberschaltung der Hauptkonverterschaltung 201 derart ausgegeben, dass zu ihren jeweiligen Zeitpunkten ein Ein-Signal an das einzuschaltende Schaltelement ausgegeben wird und dass ein Aus-Signal an das auszuschaltende Schaltelement ausgegeben wird. In Übereinstimmung mit den Steuersignalen gibt die Treiberschaltung das Ein-Signal oder das Aus-Signal als das Treibersignal an die Steuerelektrode eines jeweiligen Schaltelements aus.
  • Im Leistungskonverter gemäß dieser bevorzugten Ausführungsform wird das Leistungsmodul 202 gemäß der ersten bevorzugten Ausführungsform als das Schaltelement und die Freilaufdiode der Hauptkonverterschaltung 201 eingesetzt. Dadurch kann die Zuverlässigkeit verbessert werden.
  • In dieser bevorzugten Ausführungsform wurde ein Fall beschrieben, in dem die vorliegende Erfindung auf einen zweistufigen Dreiphaseninverter angewendet wird. Die vorliegende Erfindung ist jedoch nicht drauf beschränkt und kann mit unterschiedlichen Leistungskonvertern angewendet werden. Obwohl in dieser bevorzugten Ausführungsform ein zweistufiger Leistungskonverter verwendet wird, kann ein dreistufiger oder ein mehrstufiger Leistungskonverter verwendet werden. Alternativ kann die vorliegende Erfindung mit einem Einphaseninverter angewendet werden, wenn eine Leistung einer Einphasenlast zugeführt werden soll. Des Weiteren kann die vorliegende Erfindung auch mit einem DC/DC-Konverter oder einem AC/DC-Konverter eingesetzt werden, wenn einer DC-Last oder dergleichen eine Leistung bereitgestellt werden soll.
  • Ferner ist der Leistungskonverter, welcher mit der vorliegenden Erfindung eingesetzt wird, nicht auf einen Fall beschränkt, in dem die oben genannte Laste ein Elektromotor ist. Zum Beispiel kann der Leistungskonverter, welcher mit der vorliegenden Erfindung eingesetzt wird, als Energieversorgungsvorrichtung für eine Elektroerosionsmaschine, eine Laserstrahlmaschine, eine Induktionskochvorrichtung, und ein kontaktfreies Energieversorgungssystem, als auch als Leistungskonditionierer für ein Photovoltaik-Energieerzeugungssystem, ein Energiespeichersystem, oder dergleichen verwendet werden.
  • Es sei darauf hingewiesen, dass in der vorliegenden Erfindung jede der bevorzugten Ausführungsformen frei kombiniert werden kann und jede der bevorzugten Ausführungsformen innerhalb des Geltungsbereichs der Erfindung entsprechend geändert oder ausgelassen werden kann.
  • Während die Erfindung ausführlich gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen vorgenommen werden können, ohne den Geltungsbereich der Erfindung zu verlassen.

Claims (8)

  1. Leistungsmodul umfassend: • eine vertiefte Grundplatte (1), welche über einen ausgesparten Bereich (9) verfügt; • wenigstens ein isolierendes Substrat (4), welches im ausgesparten Bereich (9) der Grundplatte (1) vorgesehen ist; • wenigstens einen Halbleiter-Chip (5), welcher auf dem wenigstens einen isolierenden Substrat (4) vorgesehen ist; und • ein Versiegelungsharz (7) zum Versiegeln einer Oberfläche einer Seite des ausgesparten Bereichs (9) der Grundplatte (1), des wenigstens einen isolierenden Substrats (4), und des wenigstens einen Halbleiter-Chips.
  2. Leistungsmodul nach Anspruch 1, wobei der ausgesparte Bereich (9) der Grundplatte (1) über eine Tiefe verfügt, die gleich oder größer ist, als eine Hälfte einer Dicke des wenigstens einen isolierenden Substrats (4), und gleich oder größer ist, als 1/4 einer Dicke der Grundplatte (1).
  3. Leistungsmodul nach Anspruch 1 oder 2, weiter umfassend eine Nut (11), welche in einem äußeren Randbereich der Grundplatte (1) ausgebildet ist.
  4. Leistungsmodul nach Anspruch 1 oder 2, wobei • der ausgesparte Bereich (9) der Grundplatte (1) über eine Bodenfläche (1a) und eine Seitenfläche (1b) verfügt, und • die Seitenfläche (1b) des ausgesparten Bereichs (9) verjüngt ist, wobei eine obere Endseite in Richtung einer Seite eines äußeren Randes geneigt ist.
  5. Leistungsmodul nach Anspruch 1 oder 2, wobei • das wenigstens eine isolierende Substrat (4) eine Mehrzahl isolierender Substrate (4) umfasst, • der wenigstens eine Halbleiter-Chip (5) eine Mehrzahl von Halbleiter-Chips (5) umfasst, • die Mehrzahl von Halbleiter-Chips (5) auf der jeweiligen Mehrzahl isolierender Substrate (4) montiert ist, • das Leistungsmodul zusätzlich über eine Wand (12) verfügt, welche zwischen benachbarten isolierenden Substraten (4) der Mehrzahl isolierender Substrate (4) angeordnet ist, und • eine Höhenposition eines oberen Endes des Wand (12) auf gleicher Ebene mit einer Höhenposition eines oberen Endes jedes der Mehrzahl isolierender Substrate (4) liegt, oder tiefer als eine Höhenposition eines oberen Endes jedes der Mehrzahl isolierender Substrate (4) liegt.
  6. Leistungsmodul nach einem der Ansprüche 1 bis 5, wobei ein Material der Grundplatte (1) Kupfer umfasst.
  7. Leistungsmodul nach einem der Ansprüche 1 bis 6, wobei ein linearer Ausdehnungskoeffizient des Versiegelungsharzes (7) 13 × 10-6 / °C oder mehr entspricht.
  8. Leistungskonverter umfassend: • eine Hauptkonverterschaltung (201) umfassend das Leistungsmodul (202, 202A, 202B, 202C, 202D) nach einem der Ansprüche 1 bis 7, wobei die Hauptkonverterschaltung eingerichtet ist, eine eingehende Leistung zu konvertieren und die konvertierte Leistung auszugeben; und • eine Steuerschaltung (203), welche eingerichtet ist, ein Steuersignal zur Steuerung der Hauptkonverterschaltung (201) an die Hauptkonverterschaltung (201) auszugeben.
DE102019200884.4A 2018-02-09 2019-01-24 Leistungsmodul und Leistungskonverter Ceased DE102019200884A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-021970 2018-02-09
JP2018021970A JP7005373B2 (ja) 2018-02-09 2018-02-09 パワーモジュールおよび電力変換装置

Publications (1)

Publication Number Publication Date
DE102019200884A1 true DE102019200884A1 (de) 2019-08-14

Family

ID=67400186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019200884.4A Ceased DE102019200884A1 (de) 2018-02-09 2019-01-24 Leistungsmodul und Leistungskonverter

Country Status (4)

Country Link
US (1) US10971424B2 (de)
JP (1) JP7005373B2 (de)
CN (1) CN110137140B (de)
DE (1) DE102019200884A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020006549T5 (de) * 2020-01-17 2022-11-03 Mitsubishi Electric Corporation Leistungsmodul und leistungswandler
JP7494521B2 (ja) * 2020-03-30 2024-06-04 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7484766B2 (ja) 2021-02-19 2024-05-16 三菱電機株式会社 半導体モジュール
KR102603439B1 (ko) * 2022-03-07 2023-11-20 제엠제코(주) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
JP2023182331A (ja) * 2022-06-14 2023-12-26 株式会社日立製作所 電力変換装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621262U (ja) * 1992-06-25 1994-03-18 神鋼電機株式会社 パワートランジスタモジュールケース
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP2012079914A (ja) * 2010-10-01 2012-04-19 Mitsubishi Electric Corp パワーモジュールおよびその製造方法
US8957508B2 (en) * 2011-05-13 2015-02-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP5588956B2 (ja) 2011-11-30 2014-09-10 株式会社 日立パワーデバイス パワー半導体装置
CN104067387B (zh) * 2012-03-22 2016-12-14 三菱电机株式会社 半导体装置及其制造方法
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
KR101922783B1 (ko) 2013-11-29 2018-11-27 가부시키가이샤 고베 세이코쇼 베이스판, 및 베이스판을 구비한 반도체 장치
US9305874B2 (en) 2014-04-13 2016-04-05 Infineon Technologies Ag Baseplate for an electronic module and method of manufacturing the same
JP6435945B2 (ja) 2015-03-23 2018-12-12 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板
JP6500567B2 (ja) 2015-04-01 2019-04-17 富士電機株式会社 半導体装置
JP6104347B1 (ja) * 2015-10-29 2017-03-29 三菱電機株式会社 電力変換装置
JP7221579B2 (ja) * 2016-03-22 2023-02-14 富士電機株式会社 樹脂組成物

Also Published As

Publication number Publication date
CN110137140A (zh) 2019-08-16
CN110137140B (zh) 2023-09-26
US10971424B2 (en) 2021-04-06
JP2019140233A (ja) 2019-08-22
US20190252289A1 (en) 2019-08-15
JP7005373B2 (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
DE102019200884A1 (de) Leistungsmodul und Leistungskonverter
DE102012206596B4 (de) Halbleitervorrichtung
DE112018002403B4 (de) Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls
DE112017007673B4 (de) Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102018205991A1 (de) Leistungsmodul und Leistungsumrichtervorrichtung
DE102019208826B4 (de) Leistungsmodul und Leistungsumwandlungsvorrichtung
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102019217489A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung, und Leistungswandler
DE102019217502B4 (de) Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017221961B4 (de) Halbleiterleistungsmodul und leistungsumrichtervorrichtung
DE102019202038A1 (de) Halbleitergerät, Verfahren für dessen Herstellung und elektrische Leistungswandlervorrichtung
DE102017217710A1 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE112019007411T5 (de) Halbleitermodul und leistungswandlervorrichtung
DE102019220222A1 (de) Halbleitermodul, Verfahren zum Herstellen desselben und Leistungsumwandlungsvorrichtung
DE112019006927B4 (de) Halbleitervorrichtung, Herstellungsverfahren für eine Halbleitervorrichtung sowie Leistungswandler
DE102019218322B4 (de) Halbleitervorrichtung und Leistungswandler
DE112019007415T5 (de) Halbleitermodul und stromwandler
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE102019218672A1 (de) Halbleitervorrichtung und Leistungsumwandlungseinrichtung
DE112019002345T5 (de) Leistungs-halbleiterbauelement, verfahren zur herstellung von leistungshalbleiterbauelementen und leistungswandler
DE112019002851T5 (de) Halbleiterbauelement und leistungswandlervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final