DE102014114520B4 - Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung - Google Patents
Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE102014114520B4 DE102014114520B4 DE102014114520.8A DE102014114520A DE102014114520B4 DE 102014114520 B4 DE102014114520 B4 DE 102014114520B4 DE 102014114520 A DE102014114520 A DE 102014114520A DE 102014114520 B4 DE102014114520 B4 DE 102014114520B4
- Authority
- DE
- Germany
- Prior art keywords
- insulation layer
- carrier
- main surface
- electronic module
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
Abstract
Elektronisches Modul (10), miteiner ersten Isolationsschicht (11);mindestens einem elektrisch leitfähigen Träger (12) mit einer ersten Hauptoberfläche (12A), einer der ersten Hauptoberfläche (12A) gegenüberliegenden zweiten Hauptoberfläche (12B), und Seitenoberflächen (12C), welche die erste (12A) und die zweite Hauptoberfläche (12B) miteinander verbinden, wobeider mindestens eine Träger (12) in die erste Isolationsschicht (11) eingebettet ist, so dass die erste Hauptoberfläche (12A) und die Seitenoberflächen (12C) des Trägers (12) vollständig von der ersten Isolationsschicht (11) bedeckt sind;mindestens einem Halbleiterchip (13), welcher auf der zweiten Hauptoberfläche (12B) des Trägers (12) angeordnet ist, wobei der Halbleiterchip (13) Kontaktelemente aufweist;einer zweiten Isolationsschicht (15), welche auf dem mindestens einen Träger (12) und dem mindestens einen Halbleiterchip (13) direkt angeordnet ist, wobeidie erste und die zweite Isolationsschicht (11, 15) unterschiedliche Materialien aufweisen, wobeidie erste Isolationsschicht (11) eine von der zweiten Isolationsschicht (15) abgewandte Hauptoberfläche aufweist, wobeieine Dicke von der Hauptoberfläche der ersten Isolationsschicht (11) bis zu der ersten Hauptoberfläche (12A) des Trägers (12) in einem Bereich von 10 µm bis 500 µm liegt, und wobeidie zweite Isolationsschicht (15) elektrische Durchgangsverbindungen (16) zu den Kontaktelementen und zu dem Träger (12) aufweist und die Durchgangsverbindungen (16) Durchgangslöcher aufweisen, welche mindestens teilweise mit einem galvanisch abgeschiedenen Material (17.1) gefüllt sind.
Description
- ERFINDUNGSGEBIET
- Die in dieser Anmeldung beschriebenen Ausführungsformen betreffen allgemein elektronische Module und insbesondere Halbleiter-Leistungschipmodule wie etwa jene, die in Leistungswandlerschaltungen eingesetzt werden, und ein Verfahren zum Herstellen eines elektronischen Moduls.
- ALLGEMEINER STAND DER TECHNIK
- In vielen Elektroniksystemen ist es nötig, Wandler wie DC/DC-Wandler, AC/DC-Wandler oder DC/AC-Wandler einzusetzen, um die Ströme, Spannungen und/oder Frequenzen zu generieren, die von einer Elektronikschaltung wie etwa einer Motoransteuerschaltung verwendet werden sollen. Die Wandlerschaltungen, wie zuvor erwähnt, umfassen in der Regel eine oder mehrere Halbbrückenschaltungen, wobei jede durch zwei Halbleiterleistungsschalter bereitgestellt wird wie etwa zum Beispiel Leistungs-MOSFET-Bauelemente, und weitere Komponenten wie etwa Dioden, die parallel zu den Transistorbauelementen geschaltet sind, und passive Komponenten wie etwa eine Induktanz und eine Kapazität. Das Schalten der Leistungs-MOSFET-Bauelemente kann durch einen Halbleitersteuerchip gesteuert werden. Die mehreren Komponenten der Wandlerschaltung können prinzipiell als individuelle Komponenten vorgesehen werden, die auf einer Leiterplatte montiert sind. Alternativ können ein Teil oder alle der Komponenten in einem einzelnen Gehäuse untergebracht werden, um ein Mehrchipmodul auszubilden, was einen Vorteil insoweit haben kann, dass die Montage der ganzen Wandlerschaltung auf der Platine vereinfacht wird und der auf der Platine erforderliche Raum reduziert werden kann. Es verbleibt jedoch ein wichtiges Problem hinsichtlich des Ausbildens der Zwischenverbindungen zwischen den Transistoren, den Dioden und den passiven Komponenten. Insbesondere gibt es eine spezifische Anforderung, Halbleiterchipmodule mit kurzen Zwischenverbindungen bereitzustellen, die von geringen parasitären Induktanzen begleitet werden, und um zudem ein Halbleiterleistungsmodul bereitzustellen, das verbesserte Wärmeableiteigenschaften aufweist oder diesen genügt.
- Die
DE 10 2010 038 154 A1 zeigt ein laminiertes Elektronikbauelement mit einer dicken Metallschicht bzw. Metallplatte als Träger, einem oder mehreren auf den Träger aufgebrachten Halbleiterchips und einer darauf auflaminierten Isolierschicht mit Durchkontaktierungen, welche galvanisch gefüllt sind. - In der
US 2002/0020897 A1 - Die
DE 10 2014 102 910 A1 offenbart eine Chipträgerstruktur mit einem strukturierten Chipträger, einem Kapselungsmaterial mit einer Umverdrahtungsstruktur sowie einer zu Kühlzwecken verwendeten Folie. - In der
DE 10 2013 102 541 A1 ist ein elektronisches Bauteil beschrieben, welches einer Trägerschicht, welche ein Material mit einem geringen Wärmeausdehnungskoeffizienten aufweist. Auf der Trägerschicht sind ein Bestückungsbereich für elektronische Bauelement, eine elektrisch isolierende, wärmeleitende Schicht sowie mindestens eine elektrisch leitende Schicht vorgesehen. - Die
DE 10 2013 103 011 A1 gibt eine Chipanordnung an, bei dem mehrere Chips mit jeweils einem Chipträger verbunden sind, einem die Chipträger umgebenden elektrisch isolierenden Material sowie mindestens einer elektrischen Verbindung innerhalb des isolierenden Materials, um die mehreren Chips und die Oberseiten der Chipträger elektrisch miteinander zu verbinden. - KURZE DARSTELLUNG DER AUSFÜHRUNGSFORMEN
- Gemäß einer Ausführungsform eines elektronischen Moduls umfasst das elektronische Modul die Merkmale des unabhängigen Patentanspruchs 1.
- Gemäß einer Ausführungsform eines Verfahrens zum Herstellen eines elektronischen Moduls umfasst das Verfahren die Merkmale des unabhängigen Patentanspruchs 7.
- Figurenliste
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Anmeldung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen ergeben sich ohne Weiteres, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
-
1 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines elektronischen Moduls gemäß einem Beispiel. -
2 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines elektronischen Moduls mit einer zusätzlichen Rückseitenmetallisierung im Vergleich mit dem Modul nach1 gemäß einem Beispiel. -
3 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines nicht erfindungsgemäßen elektronischen Moduls, bei welchem die erste Isolationsschicht durch eine thermisch leitende Isolationsschicht gegeben ist, auf welcher der Träger aufgebracht ist. -
4A-H zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Herstellen mehrerer elektronischer Module, bei welchem die Träger in ein erstes Moldmaterial eingebettet werden und dann nach Aufbringen der Chips ein zweites Moldmaterial aufgebracht wird. -
5A-E zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines nicht erfindungsgemäßen Verfahrens zum Herstellen mehrerer elektronischer Module, bei welchem die Träger durch ein Moldmaterial miteinander verbunden werden und dann nach Aufbringen der Chips mindestens eine thermisch leitende Isolationsschicht aufgebracht wird. -
6A-C zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines nicht erfindungsgemäßen Verfahrens zum Herstellen mehrerer elektronischer Module, bei welchem die Träger auf eine thermisch leitende Isolationsschicht aufgebracht werden und dann nach Aufbringen der Chips entweder eine weitere thermisch leitende Isolationsschicht oder ein Moldmaterial aufgebracht wird. -
7A,B zeigen eine schematische Schaltungsdarstellung einer Halbleiterwandlerschaltung, die vier Transistoren und vier Dioden umfasst (A) und ein eine solche Halbleiterwandlerschaltung enthaltendes elektronisches Modul. - AUSFÜHRLICHE BESCHREIBUNG
- Die Aspekte und Ausführungsformen werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei mit gleichen Referenzzahlen allgemein durchweg auf gleiche Elemente Bezug genommen wird. In der folgenden Beschreibung sind zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekte der Ausführungsformen bereitzustellen. Für den Fachmann kann es jedoch offensichtlich sein, dass ein oder mehrere Aspekte der Ausführungsformen mit einem geringeren Grad der spezifischen Details praktiziert werden können. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form gezeigt, um das Beschreiben eines oder mehrerer Aspekte der Ausführungsformen zu erleichtern. Es sei weiterhin angemerkt, dass die Zeichnungen nicht maßstabsgetreu oder nicht notwendigerweise maßstabsgetreu sind.
- Unter Bezugnahme auf die Orientierung der beschriebenen Figuren kann eine Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“ usw. verwendet werden. Da Komponenten von beschriebenen Bauelementen in einer Reihe verschiedener Orientierungen positioniert sein können, kann die Richtungsterminologie zu Zwecken der Darstellung verwendet werden und ist auf keinerlei Weise beschränkend.
- Während ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann zudem dieses Merkmal oder dieser Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie dies für irgendeine gegebene oder bestimmte Anwendung gewünscht oder vorteilhaft sein mag. Weiterhin werden im Ausmaß, dass die Ausdrücke „enthalten“, „haben“, „mit“ oder andere Varianten davon entweder in der detaillierten Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen“ zu verstehen. Die Ausdrücke „gekoppelt“ und „verbunden“ können zusammen mit Ableitungen verwendet werden. Es ist zu verstehen, dass diese Ausdrücke verwendet werden können, um anzuzeigen, dass zwei Elemente miteinander zusammenarbeiten oder interagieren, ungeachtet dessen, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Außerdem ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint.
- Die Ausführungsformen eines elektronischen Moduls und eines Verfahrens zum Herstellen eines elektronischen Moduls können verschiedene Arten von Transistorbauelementen verwenden. Die Ausführungsformen können Transistorbauelemente verwenden, die in Halbleiter-Dies oder Halbleiterchips verkörpert sind, wobei die Halbleiter-Dies oder Halbleiterchips in einer Form eines Blocks aus halbleitendem Material bereitgestellt werden können, wie es aus einem Halbleiter-Wafer hergestellt und vom Halbleiter-Wafer abgesägt wird, oder in einer anderen Form, bei der weitere Prozessschritte ausgeführt worden sind, wie beispielsweise Aufbringen einer Kapselungsschicht auf den Halbleiter-Die oder den Halbleiterchip. Die Ausführungsformen können auch horizontale oder vertikale Transistorbauelemente verwenden, wobei jene Strukturen in einer Form bereitgestellt werden können, in der alle Kontaktelemente des Transistorbauelements auf einer der Hauptflächen des Halbleiter-Die (horizontale Transistorstrukturen) bereitgestellt werden, oder in einer Form, bei der mindestens ein elektrisches Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Die angeordnet ist und mindestens ein anderes elektrisches Kontaktelement auf einer zweiten Hauptfläche gegenüber der Hauptfläche des Halbleiter-Die angeordnet ist (vertikale Transistorstrukturen) wie beispielsweise MOS-Transistorstrukturen oder IGBT-Strukturen (Insulated Gate Bipolar Transistor).
- Jedenfalls umfassen die Halbleiter-Dies oder Halbleiterchips Kontaktelemente oder Kontaktpads auf einer oder mehreren ihrer äußeren Oberflächen, wobei die Kontaktelemente zum elektrischen Kontaktieren der Halbleiter-Dies dienen. Die Kontaktelemente können eine beliebige gewünschte Gestalt oder Form aufweisen. Sie können beispielsweise die Gestalt von Kontaktflecken aufweisen, d.h. flachen Kontaktschichten auf einer äußeren Oberfläche des Halbleiter-Die. Die Kontaktelemente oder Kontaktpads können aus einem beliebigen elektrisch leitenden Material bestehen, zum Beispiel aus einem Metall wie Aluminium, Gold oder Kupfer, als Beispiel, oder einer Metalllegierung oder einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial. Die Kontaktelemente können auch als Schichtstapel aus einem oder mehreren der oben erwähnten Materialien oder als NiMoP-Schichtstapel ausgebildet werden. Alle genannten Materialien können entweder galvanisch oder stromlos abgeschieden werden.
- Die Ausführungsformen eines elektronischen Moduls umfassen eine erste Isolationsschicht und eine zweite Isolationsschicht. Das in der ersten und zweiten Isolationsschicht eingesetzte Material kann ein beliebiges elektrisch isolierendes Material sein wie beispielsweise irgendeine Art von Formmaterial, irgendeine Art von Harzmaterial oder irgendeine Art von Epoxidmaterial. Das Material kann auch ein Polymermaterial, ein Benzoxazin-Material, ein Cyanat-Material, ein Polyimidmaterial, ein Thermoplastmaterial, ein Silikonmaterial, ein Keramikmaterial und ein Glasmaterial sein. Das Material kann auch ein beliebiges der oben erwähnten Materialien umfassen und weiterhin darin eingebettete Füllmaterialien enthalten, wie beispielsweise wärmeleitende Inkremente, insbesondere in der ersten Isolationsschicht. Diese Füllinkremente können beispielsweise aus Al2O3, AlN, SiO, MgO, BeO, SiC, TiO2, Diamant, BN, SiN bzw. Si3N4 bestehen. Weiterhin können die Füllinkremente die Gestalt von Fasern oder Nanoröhren aufweisen. Weiterhin kann eine oder beide der ersten und zweiten Isolationsschichten auch durch eine thermisch leitende Isolationsschicht gegeben sein. Eine derartige thermisch leitende Isolationsschicht kann beispielsweise durch ein Cu-kaschiertes Laminat, also durch ein Schichtsystem aus einer Isolationsschicht wie einer Bornitridschicht (Dicke beispielsweise 20-300 µm) gegeben sein, welche auf einer Kupferschicht (Dicke beispielsweise 10 - 300 µm) aufgebracht ist. Die thermisch leitende Isolationsschicht kann auch durch eine homogene Schicht eines (einzigen) Materials gegeben sein. Die thermisch leitende Isolationsschicht kann etwa auch ein TIM- (Thermal Interface Material) Material enthalten oder daraus bestehen und insbesondere in Form einer TIM-Folie gegeben sein.
- In den Ansprüchen und in der folgenden Beschreibung werden verschiedene Ausführungsformen eines Verfahrens zur Herstellung eines elektronischen Moduls als eine bestimmte Abfolge von Prozessen oder Maßnahmen beschrieben. Es ist anzumerken, dass die Ausführungsformen nicht auf die konkret beschriebene Abfolge beschränkt werden dürfen. Bestimmte oder alle der verschiedenen Prozesse oder Maßnahmen können auch gleichzeitig oder in jeder sonstigen nutzbringenden und zweckmäßigen Abfolge ausgeführt werden.
-
1 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines elektronischen Moduls gemäß einem Beispiel. Das elektronische Modul10 gemäß1 umfasst eine erste Isolationsschicht in Form einer ersten Einkapselungsschicht11 , mindestens einen Die-Pad12 , welcher fortan als Träger12 bezeichnet wird, mit einer ersten Hauptoberfläche12A , einer der ersten Hauptoberfläche12A gegenüberliegenden zweiten Hauptoberfläche12B , und Seitenoberflächen12C , welche die erste und die zweite Hauptoberfläche12A und12B miteinander verbinden, wobei die erste Hauptoberfläche12A und die Seitenoberflächen12C von der ersten Einkapselungsschicht11 bedeckt sind. Das elektronische Modul10 umfasst ferner einen ersten Halbleiterchip13 , welcher auf der zweiten Hauptoberfläche12B des Trägers12 angeordnet ist, und einen zweiten Halbleiterchip14 , welcher ebenfalls auf der zweiten Hauptoberfläche12B des Trägers12 angeordnet ist. Der erste und der zweite Halbleiterchip13 und14 weisen jeweils Kontaktelemente auf (nicht dargestellt) . Das elektronische Modul10 weist ferner eine zweite Isolationsschicht in Form einer zweiten Einkapselungsschicht15 auf, welche auf der ersten Einkapselungsschicht11 , dem Träger12 und dem ersten und zweiten Halbleiterchip13 und14 angeordnet ist. - Das elektronische Modul
10 gemäß1 weist zwei Halbleiterchips13 und14 auf. Es ist ebenso möglich, dass das elektronische Modul genau einen Halbleiterchip aufweist. Es ist ebenso möglich, dass das elektronische Modul mehr als zwei Halbleiterchips aufweist. Die Halbleiterchips können beispielsweise Transistorchips oder Diodenchips sein. Ein Ausführungsbeispiel eines elektronischen Moduls mit acht Halbleiterchips, nämlich vier Transistorchips und vier Diodenchips, wird weiter unten gezeigt und erläutert werden. - Das elektronische Modul
10 gemäss dem Ausführungsbeispiel der1 weist genau einen Träger12 auf. Es ist jedoch ebenso möglich, dass das elektronische Modul mehr als einen Träger aufweist. Ausführungsbeispiele hierfür werden weiter unten gezeigt. Auf jedem Träger können genau ein Halbleiterchip oder mehr als ein Halbleiterchip angeordnet sein. Die Träger können gleiche oder unterschiedliche Grössen und/oder Dicken haben und gleiche oder unterschiedliche Anzahl der auf ihnen angebrachten Halbleiterchips haben. Es können auch unterschiedliche Arten von Halbleiterchips auf einem Träger angeordnet sein. Insbesondere können auf einem Träger Transistorchips und Diodenchips angeordnet sein. - Gemäß einem Ausführungsbeispiel des elektronischen Moduls
10 der1 weisen ein oder mehrere der Halbleiterchips eine Dicke in einem Bereich von 5 µm bis 1000 µm, insbesondere von 30 µm bis 300 µm, insbesondere von 50 µm bis 100 µm, auf. - Gemäß einem Ausführungsbeispiel des elektronischen Moduls
10 der1 umfassen die Halbleiterchips13 und14 jeweils einen oder mehrere eines Leistungstransistors, eines Vertikaltransistors, eines MOS-Transistors und eines IGBT (insulated gate bipolar transistor). Die Halbleiterchips13 und14 können auf Si, GaN, SiC oder irgendeinem anderen Halbleitermaterial basieren. - Gemäß einem Ausführungsbeispiel des elektronischen Moduls der
1 umfassen die ersten und zweiten Einkapselungsschichten11 und15 jeweils eines oder mehrere eines Polymermaterials, eines Formmassen- oder Moldmaterials, eines Harzmaterials, eines Epoxidharzmaterials, eines Acrylatmaterials, eines Benzoxazin-Materials, eines Cyanat-Materials, eines Polyimidmaterials und eines silikonbasierten Materials. Es können auch eine oder beide der Einkapselungsschichten11 und15 durch eine thermisch leitende Isolationsschicht gegeben sein, um insbesondere das thermische Ankoppeln an einen Kühlkörper in optimaler Weise zu ermöglichen. Eine derartige thermisch leitende Isolationsschicht kann beispielsweise durch ein Schichtsystem aus einer Bornitridschicht (Dicke beispielsweise 100-200 µm) gegeben sein, welche auf einer Kupferschicht (Dicke beispielsweise 100 µm) aufgebracht ist. Die thermisch leitende Isolationsschicht kann auch durch eine homogene Schicht eines Materials gegeben sein. Die thermisch leitende Isolationsschicht kann ein TIM- (Thermal Interface Material) Material gebildet sein. Das TIM-Material kann insbesondere ein Material aus der Gruppe Silikonöl, Silikonpaste und Silikonfett enthalten. Das TIM-Material kann ferner ein phase-change-Material, ein thermal-grease-Material oder eine Wärmeleitpaste enthalten. Ferner kann das TIM-Material in der Form eines Laminats, also insbesondere als TIM-Folie gegeben sein. Weiter unten werden spezifische Ausführungsbeispiele hierfür gezeigt. - Gemäß einem Ausführungsbeispiel des elektronischen Moduls
10 der1 umfasst das elektronische Modul10 eine oder mehrere Halbbrückenschaltungen, wobei in jeder Halbbrückenschaltung zwei Halbleiter-Transistorchips in Reihe geschaltet sind. Insbesondere kann das Halbleitermodul10 vier Halbleiterchips umfassen, wobei zwei jeweilige Halbleiter-Transistorchips in Reihe geschaltet sind, um zwei Halbbrückenschaltungen zu bilden. - Gemäß einem Ausführungsbeispiel des elektronischen Moduls
10 der1 ist jeder einzelne der Halbleiter-Transistorchips parallel zu einem der Halbleiter-Diodenchips geschaltet. Insbesondere kann das elektronische Modul10 vier Halbleiter-Transistorchips und vier Halbleiter-Diodenchips umfassen, wobei jeder von ihnen parallel zu einem der Halbleiter-Transistorchips geschaltet ist. - Gemäß einem Ausführungsbeispiel des elektronischen Moduls
10 der1 sind die auf dem elektronischen Modul10 angeordneten Halbleiterchips derart geschaltet, dass sie eine AC/AC-Wandlerschaltung, eine AC/DC-Wandlerschaltung, eine DC/AC-Wandlerschaltung, einen Frequenzwandler oder eine DC/DC-Wandlerschaltung bilden. - Gemäss einem Ausführungsbeispiel des elektronischen Moduls
10 der1 weist die zweite Einkapselungsschicht15 eine Dicke oberhalb der Halbleiterchips in einem Bereich von 25 µm bis 1000 µm auf. - Gemäss einem Ausführungsbeispiel des elektronischen Moduls
10 der1 weist die zweite Einkapselungsschicht15 elektrische Durchgangsverbindungen16 zu den Kontaktelementen der Halbleiterchips13 und14 auf. Die elektrischen Durchgangsverbindungen16 können jeweils Durchgangslöcher aufweisen, welche sich von einer Hauptoberfläche der zweiten Einkapselungsschicht15 bis zu den Kontaktelementen oder bis zum Träger12 erstrecken, wobei in die Durchgangslöcher eine Schicht17.1 eines elektrisch leitfähigen Materials eingebracht ist. Die Schicht17.1 kann durch ein galvanisch abgeschiedenes Material oder ein stromlos abgeschiedenes Material gebildet sein. Die Schicht17.1 kann derart in die Durchgangslöcher eingebracht sein, dass die Durchgangslöcher mit dem Material nicht vollständig gefüllt sind, sondern dass statt dessen das Material beispielsweise nur die Wände der Durchgangslöcher mit einer Dicke bedeckt, die kleiner ist als die Hälfte des Durchmessers der Durchgangslöcher. Die Durchgangslöcher können einen Durchmesser in einem Bereich von 50 µm bis 500 µm aufweisen. Die Schichten17.1 der Durchgangslöcher sind mit horizontalen Schichten17.2 auf der Oberfläche der zweiten Einkapselungsschicht16 verbunden, wobei die Schichten17.1 und die Schichten17.2 während eines einzigen galvanischen Abscheideprozesses abgeschieden worden sein können, so dass sie eine zusammenhängende, homogene Kontaktschicht17 bilden. Der Abscheideprozess wird weiter unten in Verbindung mit der4G noch näher erläutert. - Gemäss einem Ausführungsbeispiel eines elektronischen Moduls
10 der1 ist eine Isolationsschicht18 , welche beispielsweise eine Lötstoppschicht sein kann auf die strukturierte Kontaktschicht17 , auf die nicht von der Kontaktschicht17 bedeckte Oberfläche der zweiten Einkapselungsschicht16 und in die teilweise gefüllten Durchgangslöcher auf- bzw. eingebracht. In die Isolationsschicht18 sind Öffnungen18.1 eingebracht, um eine elektrische Kontaktierung von aussen zu ermöglichen. - Gemäss einem Ausführungsbeispiel eines elektronischen Moduls
10 der1 weist der Träger12 einen elektrisch leitfähigen, insbesondere metallischen, ferner insbesondere Cu oder eine Cu-Legierung aufweisenden oder eine zusammengesetzte oder Composite-Struktur wie eine Mo/Cu-, eine AlSiC-, eine Cu-Diamant-, oder eine Cu/Carbon-Struktur aufweisenden, Träger auf oder besteht aus einem solchen. Der Träger12 kann auch aus mehreren Schichten oder Lagen aufgebaut sein, wobei hier insbesondere metallische Schichtsysteme aus Cu/Mo oder Cu/Mo/Cu zu nennen sind. - Gemäss einem Ausführungsbeispiel eines elektronischen Moduls
10 der1 weist der Träger12 eine Dicke in einem Bereich von 0.1 mm bis 5.0 mm auf. - Gemäss einem Ausführungsbeispiel eines elektronischen Moduls
10 der1 weist die erste Einkapselungsschicht11 eine von der zweiten Einkapselungsschicht15 abgewandte Hauptoberfläche auf, wobei eine Dicke von der Hauptoberfläche der Einkapselungsschicht bis zu der ersten Hauptoberfläche des Trägers in einem Bereich von 10 µm bis 1000 µm liegt. - Gemäss einem Ausführungsbeispiel eines elektronischen Moduls
10 der1 weist die erste Einkapselungsschicht11 Füllmaterialien auf. Die Füllmaterialien können dafür ausgelegt sein, die thermische Leitfähigkeit der ersten Einkapselungsschicht zu erhöhen. Diese Füllstoffe können die Form von Partikeln aufweisen, welche beispielsweise aus Al2O3, SiO, MgO, BeO, SiC, TiO2, Diamant, SiN bzw. Si3N4, BN, TiO, oder SiO2 bestehen können. Weiterhin können die Füllinkremente die Gestalt von Fasern oder Nanoröhren aufweisen. - Gemäss einem Ausführungsbeispiel eines elektronischen Moduls
10 der1 weist die erste Einkapselungsschicht11 eine thermische Leitfähigkeit größer als 3 W/mK auf, welche insbesondere durch Einsatz der zuvor genannten Füllstoffe erreicht wird. Die erste Einkapselungsschicht11 soll eine möglichst hohe thermische Leitfähigkeit ohne Beeinträchtigung ihrer elektrischen Isolationsfestigkeit aufweisen, damit sie die von den Halbleiterchips erzeugte und von dem (Cu-)Träger abgeführte Wärme möglichst optimal weiterleiten kann und die Träger voneinander ausreichend elektrisch isoliert. - Gemäss einem Ausführungsbeispiel eines elektronischen Moduls
10 der1 weisen die erste und die zweite Einkapselungsschicht11 und15 unterschiedliche Materialien auf. Dabei können die Wirtsmaterialien und/oder die Füllstoffe unterschiedlich sein. Beispielsweise kann das Wirtsmaterial gleich sein, also etwa durch ein Epoxidharz gegeben sein, aber die Füllstoffe können unterschiedlich sein. Wie auch immer, können diese unterschiedlichen Materialien vorteilhaft entsprechend den von den ersten und zweiten Einkapselungsschichten zu erfüllenden Aufgaben gewählt werden. Während die erste Einkapselungsschicht11 wie oben dargelegt eine möglichst hohe thermische Leitfähigkeit aufweisen soll, so soll die zweite Einkapselungsschicht15 möglichst gut laserablatierbar sein und/oder gute Haftungseigenschaften auf den (Cu-)Träger aufweisen. Die thermischen Leitfähigkeitseigenschaften der zweiten Einkapselungsschicht15 sind hingegen nicht von vorrangiger Bedeutung, so dass diese auch keine besonderen, die thermische Leitfähigkeit steigernden Füllmaterialien enthalten muss. Die zweite Einkapselungsschicht15 kann somit auch erheblich kostengünstiger hergestellt werden als die erste Einkapselungsschicht11 . -
2 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines elektronischen Moduls gemäß einem Beispiel. Das elektronische Modul20 gemäß2 entspricht in seinen wesentlichen Merkmalen dem elektronischen Modul10 der1 . Im Unterschied zu dem elektronischen Modul10 der1 ist auf derjenigen Hauptoberfläche der ersten Einkapselungsschicht11 , welche der zweiten Einkapselungsschicht15 abgewandt ist, eine metallische Schicht25 aufgebracht. Diese metallische Schicht kann beispielsweise Cu oder eine Cu-Legierung aufweisen. Sie kann dazu dienen, die Ankontaktierung zu einem Kühlkörper zu erleichtern. Ihre Abscheidung kann gleichzeitig mit der Abscheidung der metallischen Schicht in den Durchgangslöchern der zweiten Einkapselungsschicht15 erfolgen. -
3 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines nicht erfindungsgemäßen elektronischen Moduls gemäß einem Beispiel. Das elektronische Modul30 gemäß3 entspricht teilweise dem elektronischen Modul10 der1 . Im Unterschied zu dem elektronischen Modul10 der1 ist die erste Isolationsschicht hier mit dem Bezugszeichen35 bezeichnet und durch eine thermisch leitende Isolationsschicht wie oben beschrieben gegeben, auf welcher der Träger12 aufgebracht ist. Bezüglich der Materialien der thermisch leitenden Isolationsschicht gelten dieselben Ausführungen wie weiter oben zum Modul der1 . In der3 ist die thermisch leitende Isolationsschicht35 als sowohl in lateraler wie in vertikaler Richtung als homogene Schicht dargestellt. Es ist jedoch ebenso möglich, dass die thermisch leitende Isolationsschicht in lateraler Richtung inhomogen ausgebildet ist, nämlich insofern als sie nur in einem unterhalb des Trägers12 befindlichen Bereich als thermisch leitende Isolationsschicht ausgebildet ist, lateral außerhalb davon jedoch andere Eigenschaften aufweist. Die zweite Isolationsschicht15 kann wie im Modul der1 durch eine Mold- bzw. Epoxidschicht oder ebenfalls durch eine thermisch leitenden Isolationsschicht gegeben sein. An den Seitenflächen12C ist der Träger12 von einem Moldmaterial36 umgeben. Ein mögliches Herstellungsverfahren wird weiter unten in5A-D beschrieben. Es ist auch denkbar, dass der Träger12 an den Seitenflächen12C von der zweiten Einkapselungsschicht15 umgeben ist, wobei ein mögliches Herstellungsverfahren weiter unten in6A-C beschrieben ist. -
4A-I zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Herstellen mehrerer elektronischer Module durch Aufbringen zweier Moldmaterialien. - Gemäss
4A wird ein Trägersystem bereitgestellt, welches beispielsweise einen Hilfsträger300 und eine darauf aufgebrachte Thermo-Release-Folie301 aufweist. Anstelle einer Thermo-Release-Folie kann auch eine durch UV-Bestrahlung oder eine durch chemische Behandlung lösbare Folie verwendet werden. Auf dieser wird dann eine Mehrzahl von Die-Pads302 , im folgenden Träger302 bezeichnet, aufgebracht. Der Hilfsträger300 kann die Form eines Wafers aufweisen oder alternativ auch eine quadratische oder rechteckige Form. Es sind beispielhaft drei Träger302 dargestellt, die beispielsweise zu einem herzustellenden elektronischen Modul gehören sollen. Entsprechende Anordnungen dreier Träger werden dann in Form einer regelmässigen Anordnung auf dem Hilfsträger300 bzw. der Thermo-Release-Folie301 befestigt. Auf diese Weise werden durch parallele Prozessierung eine Mehrzahl identischer elektronischer Module hergestellt. - Gemäss
4B erfolgt dann ein erster Mold-Prozess, bei welchem die erste Einkapselungsschicht303 hergestellt wird, welche der ersten Einkapselungsschicht11 der in den1 und2 gezeigten elektronischen Module10 und20 entspricht. Der Mold-Prozess wird dementsprechend solchermassen, beispielsweise durch Compression Molding, durchgeführt, dass die Einkapselungsschicht303 die Träger302 auf einer ersten von zwei gegenüberliegenden Hauptoberflächen und den Seitenoberflächen bedeckt und die Dicke der Einkapselungsschicht303 über der ersten Hauptoberfläche der Träger302 in einem Bereich von 10 µm bis 1000 µm liegt. - Gemäss
4C wird dann nach dem Aushärten der ersten Einkapselungsschicht303 der Hilfsträger300 mit der Thermo-Release-Folie301 durch Hitzeeinwirkung entfernt, so dass ein einkapsuliertes Trägersystem in Form der ausgehärteten ersten Einkapselungsschicht303 mit den eingebetteten Trägern302 zurückbleibt. In der Darstellung des einkapsulierten Trägersystems der4C ist dessen Unterseite nach oben gekehrt, so dass die frei liegenden Oberflächen der Träger302 an der oberen Oberfläche liegen. - Gemäss
4D werden dann Halbleiterchips304 und305 auf die Träger302 aufgebracht. Die Halbleiterchips304 und305 weisen Kontaktpads (nicht dargestellt) an ihrer oberen Oberfläche und gegebenenfalls auch an ihrer unteren Oberfläche auf. Die Halbleiterchips304 und305 können aktive und passive Halbleiterbauelemente enthalten. Im dargestellten Beispiel werden Halbleiterchips304 und305 unterschiedlichen Typs verwendet, bei welchen es sich beispielsweise um Transistorchips304 , insbesondere IGB-Transistoren, und Diodenchips305 handeln kann. Die Halbleiterchips304 und305 können durch verschiedene Verfahren auf die Träger302 aufgebracht werden, darunter Sintern, Kleben, Löten, insbesondere Diffusionslöten oder das ADS-Verfahren (Advanced Diffusion Soldering). Es kann auch vorgesehen sein, dass die Halbleiterchips304 und305 in einem früheren Stadium auf die Träger302 aufgebracht werden, so dass beispielsweise bereits im ersten Schritt der4A die mit Halbleiterchips304 und305 bestückten Träger302 auf das Trägersystem aufgebracht werden. - Gemäss
4E wird eine zweite Einkapselungsschicht306 auf die erste Einkapselungsschicht303 , die Träger302 und die Halbleiterchips304 und305 aufgebracht. Die zweite Einkapselungsschicht306 entspricht der zweiten Einkapselungsschicht15 der in den1 und2 gezeigten elektronischen Module10 und20 . - Gemäss
4F werden in die zweite Einkapselungsschicht306 Durchgangslöcher306.1 durch Laserbohren eingebracht. Die Durchgangslöcher306.1 erstrecken sich entweder bis zu den Kontaktelementen der Halbleiterchips304 und305 oder bis zu den Trägern302 . - Gemäss
4G wird in die Durchgangslöcher306.1 eine leitfähige Schicht307.1 eingebracht und gleichzeitig wird eine leitfähige Schicht307.2 auf der Oberfläche der zweiten Einkapselungsschicht306 aufgebracht, wobei in beiden Fällen Cu oder eine Cu-Legierung als Metall gewählt werden kann. Die Abscheidung kann beispielsweise mittels eines subtraktiven Abscheideverfahrens durchgeführt werden, bei welchem erst ganzflächig sowohl auf der Oberfläche der zweiten Einkapselungsschicht306 als auch gleichzeitig in den Durchgangslöchern306.1 eine Metallschicht abgeschieden wird und diese Metallschicht anschliessend photolithographisch strukturiert wird, so dass sie nur im Bereich der Durchgangslöcher und der gewünschten Kontaktflächen stehen bleibt. Es kann jedoch ebenso ein additives Abscheideverfahren zum Einsatz kommen, bei welchem, etwa durch Einsatz von Masken, von vorn herein nur in den gewünschten Bereichen eine Abscheidung durchgeführt wird. - Die Abscheidung der metallischen Schicht kann durch verschiedene Verfahren erfolgen, beispielsweise durch einen galvanischen Abscheideprozess, durch einen stromlosen Abscheideprozess oder durch einen Sputterprozess. Im Falle galvanischer Abscheidung muss zuerst eine elektrisch leitfähige Keimschicht auf die Oberfläche der zweiten Einkapselungsschicht
306 und in die Durchgangslöcher306.1 abgeschieden werden. Diese Keimschicht kann vorteilhafter Weise so gewählt werden, dass sie eine zusätzliche Funktion als Haftvermittler zwischen der zweiten Einkapselungsschicht306 und der metallischen Schicht erfüllt, wofür sich am besten ein leitfähiger organischer Haftvermittler eignet, welcher aus einem organischen Material mit metallischen Partikeln aufgebaut ist. Die Keimschicht kann eine Dicke in einem Bereich von 1 nm bis 10 nm aufweisen. Es kann sich auch als vorteilhaft erweisen, die Oberfläche der zweiten Einkapselungsschicht306 vor dem Aufbringen der Keimschicht aufzurauhen, da insbesondere bei Vorhandensein von Füllpartikeln wie SiO2-Partikeln in der zweiten Einkapselungsschicht306 die Haftung der Cu-Metallschicht verbessert werden kann. - Gemäss
4H wird im Anschluss an die Herstellung der elektrischen Kontaktflächen307.2 eine Isolationsschicht308 wie eine Lötstoppschicht auf die elektrischen Kontaktflächen307.2 und auf die zwischen ihnen liegende Oberfläche der zweiten Einkapselungsschicht306 aufgebracht. Diese Isolationsschicht308 wird anschliessend strukturiert, um die elektrischen Kontaktflächen307.2 an bestimmten ausgewählten Stellen308.1 nach aussen freizulegen, um eine elektrische Kontaktierung von aussen zu ermöglichen. Die freigelegten Kontaktflächen können dann noch entweder passiviert werden, beispielsweise mit NiAu, OSP o. dgl., und/oder mit Lotdepots oder Kontaktelementen wie Hülsen oder Pins versehen werden. - Anschliessend kann dann die erhaltene Struktur in einzelne elektronische Module vereinzelt werden.
-
5A-D zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines nicht erfindungsgemäßen Verfahrens zum Herstellen mehrerer elektronischer Module unter Verwendung mindestens einer thermisch leitenden Isolationsschicht. - Gemäss
5A wird ein Hilfsträger500 bereitgestellt, auf welchem dann eine Mehrzahl von Die-Pads502 , im folgenden wieder als Träger502 bezeichnet, aufgebracht werden. Der Hilfsträger500 kann die Form eines Wafers aufweisen oder alternativ auch eine quadratische oder rechteckige Form. - Gemäss
5B wird auf die in5A gezeigte Struktur eine Moldmasse503 , beispielsweise durch Transfermolden, aufgebracht und die Träger502 solchermassen darin eingebettet, dass sich die Moldmasse503 nur zwischen den Trägern502 befindet. Es kann die Moldmasse503 auch durch Compression Molding aufgebracht werden, wobei in diesem Fall nach dem Aushärten die oberhalb der Trägers502 befindliche Moldmasse entfernt werden muss. - Gemäss
5C wird der Hilfsträger500 nach Aushärten der Moldmasse503 entfernt, so dass man beidseitig freiliegende Träger502 erhält. Die Struktur wird nun durch die zwischen den Trägern502 befindliche ausgehärtete Moldmasse503 zusammengehalten. - Gemäss
5D werden dann Halbleiterchips504 und505 auf die Träger502 aufgebracht, wie es bereits weiter oben in bezug auf4D beschrieben wurde, wobei auch hier die Halbleiterchips504 und505 auch bereits in einem früheren Stadium auf die Träger502 aufgebracht werden können. - Gemäss
5E werden dann beidseits der Struktur thermisch leitende Isolationsschichten506 und507 auf die Struktur aufgebracht. Alternativ kann auch nach dem Schritt der5B im Fall von Compression Molding die Moldmasse503 oberhalb der Träger502 nicht entfernt werden und im Schritt der5E nur eine thermisch leitende Isolationsschicht auf die untere Oberfläche der Struktur aufgebracht werden. - Anschliessend können die Schritte wie in
4F-H beschrieben durchgeführt werden. -
6A-C zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines nicht erfindungsgemäßen Verfahrens zum Herstellen mehrerer elektronischer Module, bei welchem die Träger auf eine thermisch leitende Isolationsschicht aufgebracht werden. - Gemäss
6A wird eine erste thermisch leitende Isolationsschicht601 bereitgestellt, auf welchem dann eine Mehrzahl von Trägern602 aufgebracht werden. - Gemäss
6B werden dann Halbleiterchips604 und605 auf die Träger602 aufgebracht, wie es bereits weiter oben in bezug auf4D beschrieben wurde. - Gemäss
6C wird dann eine zweite thermisch leitende Isolationsschicht606 auf die obere Oberfläche der Struktur, also auf die erste thermisch leitende Isolationsschicht601 , die Träger602 und die Chips604 und605 aufgebracht. - Anschliessend können die Schritte wie in
4F-H beschrieben durchgeführt werden. - Bezugnehmend auf
7A,B sind ein Schaltbild einer Halbleiterwandlerschaltung (A) und ein eine solche Halbleiterwandlerschaltung enthaltendes elektronisches Modul (B) schematisch dargestellt. - Das in
7A gezeigte Schaltungsdesign stellt einen sogenannten Vierquadrantensteller dar. Ein Vierquadrantensteller besteht aus einer H-Brückenschaltung aus vier Halbleiterschaltern, im vorliegenden Fall Transistoren, welche eine Gleichspannung in eine Wechselspannung variabler Frequenz und variabler Pulsbreite umwandeln kann und welche beispielsweise zum Antreiben eines Elektromotors verwendet werden kann. Die H-Brückenschaltung besteht aus zweimal zwei in Reihe geschalteten Transistoren mit jeweils einer Freilaufdiode in Sperrpolung. In der Mitte zwischen den beiden Hälften, also zwischen den mitU undV bezeichneten Anschlüssen liegt der zu steuernde Gleichstrommotor. - Im einzelnen umfasst die Schaltung vier Transistoren
G1 -G4 , von denen jeder parallel zu einer von vier DiodenD1 -D4 geschaltet ist. Die Schaltung ist in zwei Halbbrückenschaltungen unterteilt. Insbesondere wird eine erste Halbbrückenschaltung durch eine Reihenschaltung aus den TransistorenG1 undG2 gebildet, die einen ersten StromU an einen Knoten zwischen den TransistorenG1 undG2 liefern, und eine zweite Halbbrückenschaltung wird durch eine Reihenschaltung der TransistorenG3 undG4 gebildet, die einen zweiten StromV an einen Knoten zwischen den TransistorenG3 undG4 liefern. Die Drain-Kontakte der TransistorenG1 undG3 der beiden Halbbrückenschaltungen sind mit einem gemeinsamen Potential P verbunden. Die Source-Kontakte der jeweiligen anderen TransistorenG2 undG4 der beiden Halbbrückenschaltungen sind mit einem gemeinsamen Potential P verbunden. - Das in
7B gezeigte elektronische Modul400 zeigt, wie die Schaltung nach7A aufgebaut wird. Es werden für jedes Modul drei Träger (Kupferblöcke)402.1 ,402.2 und402.3 eingesetzt, die in der in3A-C gezeigten Weise in eine erste Isolationsschicht eingebettet werden. Auf diese drei Träger402.1 ,402.2 und402.3 werden wie in3D gezeigt Transistorchips404.1 ,404.2 ,404.3 und404.4 und Diodenchips405.1 ,405.2 ,405.3 und405.4 aufgebracht. Die Transistorchips sind als IGB-Transistoren aufgebaut, weisen also auf einer ersten Hauptfläche Gate- und Source-Kontakte und auf einer zweiten Hauptfläche einen Drain-Kontakt auf. Die Transistorchips404.1 und404.3 entsprechen den TransistorenG1 undG3 im Schaltbild der3 und sind auf dem gemeinsamen Träger402.1 aufgebracht, welcher auf dem Potential des gemeinsamen Drain-Kontakts der Transistorchips404.1 und404.3 liegt. Dasselbe gilt für die den TransistorenG1 undG3 jeweils parallel geschalteten DiodenD1 undD3 , welche den Diodenchips405.1 und405.3 in4B entsprechen. Die Transistorchips404.2 und404.4 wiederum entsprechen den TransistorenG2 undG4 im Schaltbild der3 und sind auf den zwei voneinander elektrisch isolierten Trägern402.2 und402.3 aufgebracht, da ihre Drain-Kontakte, wie im Schaltbild der3 ersichtlich, auf verschiedenen elektrischen Potentialen liegen. Die Source-Kontakte der TransistorenG2 undG4 liegen jedoch auf dem gleichen elektrischen Potential. Demzufolge wird oberhalb der Transistorchips404.2 und404.4 eine zusammenhängende Kontaktfläche abgeschieden, mit der beide Source-Anschlüsse dieser Transistoren verbunden werden. Die Kontaktfläche entspricht einer der Kontaktflächen307.2 deren Herstellung in Verbindung mit3G beschrieben wurde. Die Source-Anschlüsse der TransistorenG1 undG3 sind jedoch nicht auf gleichem elektrischen Potential, so dass oberhalb der entsprechenden Transistorchips404.1 und404.3 zwei voneinander elektrisch isolierte Kontaktflächen abgeschieden werden, wobei mit jedem dieser Kontaktflächen ein Source-Anschluss eines der Transistorchips404.1 und404.3 verbunden wird. - Bei dem Herstellungsverfahren der
4A-I kann eine Mehrzahl elektronischer Module, wie es in7B gezeigt ist, gleichzeitig hergestellt werden. Die zu den einzelnen Modulen gehörigen Träger werden zu diesem Zweck, wie in4A gezeigt, matrixartig neben- und untereinander auf einem waferartigen Hilfsträger300 mittels der Thermo-Release-Folie301 angeordnet und wie beschrieben weiter verarbeitet. - In besonderem Hinblick auf die verschiedenen Funktionen, die von den oben beschriebenen Komponenten oder Strukturen (Baugruppen, Bauelementen, Schaltungen, Systemen usw.) ausgeführt werden, sollen die verwendeten Ausdrücke (einschließlich einer Bezugnahme auf ein „Mittel“), die zum Beschreiben solcher Komponenten verwendet werden, sofern nicht etwas anderes angegeben ist, einer beliebigen Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (die z.B. funktional äquivalent ist), obwohl nicht strukturell zu der offenbarten Struktur äquivalent, die die Funktion in den hierin dargestellten beispielhaften Implementierungen der Erfindung ausführt.
Claims (9)
- Elektronisches Modul (10), mit einer ersten Isolationsschicht (11); mindestens einem elektrisch leitfähigen Träger (12) mit einer ersten Hauptoberfläche (12A), einer der ersten Hauptoberfläche (12A) gegenüberliegenden zweiten Hauptoberfläche (12B), und Seitenoberflächen (12C), welche die erste (12A) und die zweite Hauptoberfläche (12B) miteinander verbinden, wobei der mindestens eine Träger (12) in die erste Isolationsschicht (11) eingebettet ist, so dass die erste Hauptoberfläche (12A) und die Seitenoberflächen (12C) des Trägers (12) vollständig von der ersten Isolationsschicht (11) bedeckt sind; mindestens einem Halbleiterchip (13), welcher auf der zweiten Hauptoberfläche (12B) des Trägers (12) angeordnet ist, wobei der Halbleiterchip (13) Kontaktelemente aufweist; einer zweiten Isolationsschicht (15), welche auf dem mindestens einen Träger (12) und dem mindestens einen Halbleiterchip (13) direkt angeordnet ist, wobei die erste und die zweite Isolationsschicht (11, 15) unterschiedliche Materialien aufweisen, wobei die erste Isolationsschicht (11) eine von der zweiten Isolationsschicht (15) abgewandte Hauptoberfläche aufweist, wobei eine Dicke von der Hauptoberfläche der ersten Isolationsschicht (11) bis zu der ersten Hauptoberfläche (12A) des Trägers (12) in einem Bereich von 10 µm bis 500 µm liegt, und wobei die zweite Isolationsschicht (15) elektrische Durchgangsverbindungen (16) zu den Kontaktelementen und zu dem Träger (12) aufweist und die Durchgangsverbindungen (16) Durchgangslöcher aufweisen, welche mindestens teilweise mit einem galvanisch abgeschiedenen Material (17.1) gefüllt sind.
- Elektronisches Modul (10) nach
Anspruch 1 , bei welchem der Träger (12) einen metallischen, ferner insbesondere Cu oder ein Cu-Composite-Material oder ein anderes Composite-Material aufweisenden, Träger aufweist. - Elektronisches Modul (10) nach einem der vorherigen Ansprüche, bei welchem die erste Isolationsschicht (11) durch eine thermisch leitende Isolationsschicht gebildet ist, welche insbesondere durch in Cu-kaschiertes Laminat gebildet ist.
- Elektronisches Modul (10) nach einem der vorigen Ansprüche, bei welchem die erste Isolationsschicht (11) Füllmaterialien aufweist, welche die thermische Leitfähigkeit der ersten Isolationsschicht (11) erhöhen.
- Elektronisches Modul (10) nach
Anspruch 1 , bei welchem die Durchgangsverbindungen (16) Durchgangslöcher aufweisen, welche mindestens teilweise mit einem stromlos abgeschiedenen Material (17.1) gefüllt sind. - Elektronisches Modul (10) nach einem der vorhergehenden Ansprüche, aufweisend einen zweiten Halbleiterchip (14), welcher auf dem Träger (12) angeordnet ist.
- Verfahren zur Herstellung eines elektronischen Moduls (10), aufweisend - Bereitstellen mindestens eines Trägers (12), welcher eine erste Hauptoberfläche (12A), eine der ersten Hauptoberfläche (12A) gegenüberliegende zweite Hauptoberfläche (12B), und Seitenoberflächen (12C), welche die erste (12A) und die zweite Hauptoberfläche (12B) miteinander verbinden, aufweist; - Verbinden des mindestens einen Trägers (12) mit einer ersten Isolationsschicht (11); - Aufbringen mindestens eines Halbleiterchips (13) auf die zweite Hauptoberfläche (12B) des mindestens einen Trägers (12), wobei der Halbleiterchip (13) Kontaktelemente aufweist; - Direktes Verbinden der ersten Isolationsschicht (11), des mindestens einen Trägers (12) und des mindestens einen Halbleiterchips mit einer zweiten Isolationsschicht (15), wobei die erste (11) und die zweite Isolationsschicht (15) unterschiedliche Materialien aufweisen, wobei das Verbinden des mindestens einen Trägers (12) mit der ersten Isolationsschicht (11) dadurch erfolgt, dass der mindestens eine Träger (12) in die erste Isolationsschicht (11) eingebettet wird, so dass die erste Hauptoberfläche (12A) und die Seitenoberflächen (12C) des Trägers (12) vollständig von der ersten Isolationsschicht (11) bedeckt sind, und wobei die erste Isolationsschicht (11) eine von der zweiten Isolationsschicht (15) abgewandte Hauptoberfläche aufweist, wobei eine Dicke von der Hauptoberfläche der ersten Isolationsschicht (11) bis zu der ersten Hauptoberfläche (12A) des Trägers (12) in einem Bereich von 10 µm bis 500 µm liegt; und - Herstellen von Durchgangsverbindungen (16) in der zweiten Isolationsschicht (15) zu den Kontaktstellen und zu dem Träger (12), wobei die Durchgangsverbindungen (16) Durchgangslöcher aufweisen, welche mindestens teilweise mit einem galvanisch abgeschiedenen Material (17.1) gefüllt werden.
- Verfahren nach
Anspruch 7 , bei welchem der mindestens eine Träger (12) auf ein Trägersystem aufgebracht wird und anschließend durch Kompressionsmolden die erste Isolationsschicht (11) auf den mindestens einen Träger (12) aufgebracht wird. - Verfahren nach
Anspruch 7 , bei welchem die erste Isolationsschicht (11) in Form einer thermisch leitenden Isolationsschicht (11) bereitgestellt wird, welche insbesondere durch ein Cu-kaschiertes Laminat gebildet wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014114520.8A DE102014114520B4 (de) | 2014-10-07 | 2014-10-07 | Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung |
US14/876,624 US10418313B2 (en) | 2014-10-07 | 2015-10-06 | Electronic module comprising a plurality of encapsulation layers and a method for producing it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014114520.8A DE102014114520B4 (de) | 2014-10-07 | 2014-10-07 | Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014114520A1 DE102014114520A1 (de) | 2016-04-07 |
DE102014114520B4 true DE102014114520B4 (de) | 2020-03-05 |
Family
ID=55530996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014114520.8A Active DE102014114520B4 (de) | 2014-10-07 | 2014-10-07 | Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung |
Country Status (2)
Country | Link |
---|---|
US (1) | US10418313B2 (de) |
DE (1) | DE102014114520B4 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083888B2 (en) * | 2015-11-19 | 2018-09-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
DE102017101185B4 (de) | 2017-01-23 | 2020-07-16 | Infineon Technologies Ag | Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul |
DE102019100896A1 (de) * | 2019-01-15 | 2020-07-16 | Infineon Technologies Ag | Halbleitervorrichtungen mit haftvermittelnden Strukturen und Verfahren zu ihrer Herstellung |
US11469163B2 (en) | 2019-08-02 | 2022-10-11 | Semiconductor Components Industries, Llc | Low stress asymmetric dual side module |
US11894347B2 (en) | 2019-08-02 | 2024-02-06 | Semiconductor Components Industries, Llc | Low stress asymmetric dual side module |
US11735554B2 (en) * | 2020-08-14 | 2023-08-22 | Sj Semiconductor (Jiangyin) Corporation | Wafer-level chip scale packaging structure having a rewiring layer and method for manufacturing the wafer-level chip scale packaging structure |
DE102022207542A1 (de) | 2022-07-25 | 2024-01-25 | Zf Friedrichshafen Ag | Leistungshalbleitermodul |
DE102022207899A1 (de) | 2022-08-01 | 2024-02-01 | Zf Friedrichshafen Ag | Leistungshalbleitermodul |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020020897A1 (en) * | 2000-06-01 | 2002-02-21 | Yoshihisa Yamashita | Thermally conductive substrate, thermally conductive substrate manufacturing method and power module |
WO2011055984A2 (en) * | 2009-11-04 | 2011-05-12 | Lg Innotek Co., Ltd. | Leadframe and method of manufacuring the same |
DE102010038154A1 (de) * | 2009-11-10 | 2011-05-12 | Infineon Technologies Ag | Laminatelektronikbauteil und Verfahren zu seiner Herstellung |
DE102013103011A1 (de) * | 2012-03-27 | 2013-10-02 | Infineon Technologies Ag | Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung |
DE102014102910A1 (de) * | 2013-03-05 | 2014-09-11 | Infineon Technologies Austria Ag | Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung |
DE102013102541A1 (de) * | 2013-03-13 | 2014-09-18 | Schweizer Electronic Ag | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007201420A (ja) * | 2005-12-27 | 2007-08-09 | Sharp Corp | 半導体発光装置、半導体発光素子、および半導体発光装置の製造方法 |
DE102008024704A1 (de) * | 2008-04-17 | 2009-10-29 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils |
US8258526B2 (en) * | 2008-07-03 | 2012-09-04 | Samsung Led Co., Ltd. | Light emitting diode package including a lead frame with a cavity |
CN102205731B (zh) | 2010-03-29 | 2013-10-30 | 株式会社东芝 | 图像消除装置及图像消除装置的控制方法 |
US9093416B2 (en) * | 2011-11-28 | 2015-07-28 | Infineon Technologies Ag | Chip-package and a method for forming a chip-package |
US9385102B2 (en) * | 2012-09-28 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package |
US9059155B2 (en) * | 2013-03-14 | 2015-06-16 | Infineon Technologies Austria Ag | Chip package and method for manufacturing the same |
US9330994B2 (en) * | 2014-03-28 | 2016-05-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring |
US9449908B2 (en) * | 2014-07-30 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package system and method |
-
2014
- 2014-10-07 DE DE102014114520.8A patent/DE102014114520B4/de active Active
-
2015
- 2015-10-06 US US14/876,624 patent/US10418313B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020020897A1 (en) * | 2000-06-01 | 2002-02-21 | Yoshihisa Yamashita | Thermally conductive substrate, thermally conductive substrate manufacturing method and power module |
WO2011055984A2 (en) * | 2009-11-04 | 2011-05-12 | Lg Innotek Co., Ltd. | Leadframe and method of manufacuring the same |
DE102010038154A1 (de) * | 2009-11-10 | 2011-05-12 | Infineon Technologies Ag | Laminatelektronikbauteil und Verfahren zu seiner Herstellung |
DE102013103011A1 (de) * | 2012-03-27 | 2013-10-02 | Infineon Technologies Ag | Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung |
DE102014102910A1 (de) * | 2013-03-05 | 2014-09-11 | Infineon Technologies Austria Ag | Chipträgerstruktur, Chipgehäuse und Verfahren zu deren Herstellung |
DE102013102541A1 (de) * | 2013-03-13 | 2014-09-18 | Schweizer Electronic Ag | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil |
Also Published As
Publication number | Publication date |
---|---|
DE102014114520A1 (de) | 2016-04-07 |
US20160099207A1 (en) | 2016-04-07 |
US10418313B2 (en) | 2019-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014114520B4 (de) | Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung | |
EP3008753B1 (de) | Leistungsmodul | |
DE102014111829B4 (de) | Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien | |
DE102015107445B4 (de) | Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben | |
DE102009044641B4 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung | |
DE102013207804B4 (de) | Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen | |
DE102014116382B4 (de) | Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung | |
DE102014116383A1 (de) | Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung | |
DE102018123857A1 (de) | Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind | |
DE102015115999B4 (de) | Elektronische Komponente | |
DE102008057707A1 (de) | Verfahren zum Herstellen eines Bauelements einschließlich des Plazierens eines Halbleiterchips auf einem Substrat | |
DE102014118080B4 (de) | Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon | |
DE102016000264B4 (de) | Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben | |
DE102010017768A1 (de) | Verfahren zum Herstellen eines Halbleiter-Bauelements | |
DE102014112411A1 (de) | Eingekapselte Halbleitervorrichtung | |
DE102014110845A1 (de) | Mehrchipbauelement mit einem Substrat | |
DE112018001769B4 (de) | Leistungsmodul und Herstellungsverfahren des Leistungsmoduls | |
DE102015110530A1 (de) | Elektronisches Bauteil und Verfahren zum elektrischen Koppeln eines Halbleiterchips mit einer Kontaktfläche | |
DE102020127327A1 (de) | Gestapeltes Transistorchip-Package mit Source-Kopplung | |
DE102015110535A1 (de) | Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip | |
DE102016214607B4 (de) | Elektronisches Modul und Verfahren zu seiner Herstellung | |
DE102014107743B4 (de) | Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung | |
DE102016101698A1 (de) | Elektronische Komponente | |
DE102010016798A1 (de) | Halbleiterchip-Package | |
DE102015115132B4 (de) | Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |