DE102018211826A1 - Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung - Google Patents

Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung Download PDF

Info

Publication number
DE102018211826A1
DE102018211826A1 DE102018211826.4A DE102018211826A DE102018211826A1 DE 102018211826 A1 DE102018211826 A1 DE 102018211826A1 DE 102018211826 A DE102018211826 A DE 102018211826A DE 102018211826 A1 DE102018211826 A1 DE 102018211826A1
Authority
DE
Germany
Prior art keywords
ceramic substrate
conductive thin
side electrode
outer circumferential
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018211826.4A
Other languages
English (en)
Other versions
DE102018211826B4 (de
Inventor
Yasuo Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102018211826A1 publication Critical patent/DE102018211826A1/de
Application granted granted Critical
Publication of DE102018211826B4 publication Critical patent/DE102018211826B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)

Abstract

Eine leitfähige dünne Schicht, die dünner als die Unterseitenelektrode ist, ist außerhalb der Unterseitenelektrode auf der Unterseite des Keramiksubstrats vorgesehen und mit der Unterseitenelektrode verbunden. Eine Länge von einem äußeren umlaufenden Teil der Unterseitenelektrode zu einem äußeren umlaufenden Teil des Keramiksubstrats ist gleich einer Länge von einem äußeren umlaufenden Teil der Oberseitenelektrode zu einem äußeren umlaufenden Teil des Keramiksubstrats. Eine Dicke der leitfähigen dünnen Schicht entspricht einer halben Dicke oder weniger als einer Dicke des Keramiksubstrats.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleitermodul, ein Verfahren zu dessen Herstellung und eine Leistungswandlervorrichtung.
  • Hintergrund
  • Halbleitermodule werden eingesetzt, um Motoren für Industrieanlagen und elektrische Eisenbahnen oder dergleichen anzusteuern. Silikongel wird als ein Isolierversiegelungsmaterial für Halbleitermodule eingesetzt (siehe z.B. 20 in WO 2016/098431 A ).
  • Wenn Vorrichtungen, die ein Halbleitermodul verwenden, in großen Höhen betrieben werden, ist es wahrscheinlich, dass ein atmosphärischer Druck fällt. Dies verursacht Blasen im Silikongel, wodurch abhängig von einem blasenerzeugenden Bereich eine Teilentladung innerhalb des Moduls erzeugt werden kann, was eine Lebensdauer des Moduls verkürzen kann. Insbesondere wenn Blasen in einem Silikongel an einem vorspringenden Teil unterhalb eines Keramiksubstrats erzeugt werden, ist es wahrscheinlicher, dass eine Teilentladung selbst bei einer niedrigen Spannung auftritt. Selbst wenn diese Vorrichtungen nicht in großen Höhen eingesetzt werden, ist es wahrscheinlich, dass sich aufgrund von Entgasungen eines Lötmaterials des Keramiksubstrats Blasen in dem vorspringenden Teil während der Fertigung ansammeln. Die Blasen unterhalb des Keramiksubstrats können durch eine visuelle Überprüfung von oben nicht entdeckt werden, was zu einer Verschlechterung der Isolationseigenschaften während einer Verwendung im Markt führt.
  • Um eine Teilentladung zu hemmen kann eine Unterseitenelektrode auf einer Substratunterseite im Vergleich zu einer Oberseitenelektrode nach außen verlängert werden.
  • Aufgrund einer Ungleichheit zwischen der Oberseitenelektrode und der Unterseitenelektrode wird die Keramikplatte einer Belastung ausgesetzt, wenn ein Temperaturzyklus zugefügt wird. Wenn die Belastung eine Biegefestigkeit des Keramiksubstrats überschreitet, kann das Keramiksubstrat brechen, wodurch sich Isolationseigenschaften verschlechtern. Infolgedessen kann sich eine Zuverlässigkeit vermindert werden.
  • Die vorliegende Erfindung wurde umgesetzt, um die oben beschriebenen Probleme zu lösen und es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleitermodul, ein Verfahren zu dessen Herstellung und eine Leistungswandlervorrichtung bereitzustellen, die eingerichtet sind, eine Verschlechterung der Zuverlässigkeit zu verhindern.
  • Ein Halbleitermodul gemäß der vorliegenden Erfindung umfasst: eine Basisplatte; ein Keramiksubstrat, welches auf der Basisplatte vorgesehen ist; eine Unterseitenelektrode, die auf einer Unterseite des Keramiksubstrats vorgesehen und mit der Basisplatte verbunden ist; eine Oberseitenelektrode, die auf einer Oberseite des Keramiksubstrats vorgesehen ist; einen Halbleiter-Chip, der mit der Oberseitenelektrode verbunden ist; eine leitfähige dünne Schicht, die außerhalb der Unterseitenelektrode auf der Unterseite des Keramiksubstrats angeordnet, mit der Unterseitenelektrode verbunden und dünner ist, als die Unterseitenelektrode; und ein Isolierharz, welches das Keramiksubstrat, die Unterseitenelektrode, die Oberseitenelektrode, den Halbleiter-Chip und die leitfähige dünne Schicht versiegelt, wobei eine Länge von einem äußeren umlaufenden Teil der Unterseitenelektrode zu einem äußeren umlaufenden Teil des Keramiksubstrats gleich einer Länge ist von einem äußeren umlaufenden Teil der Oberseitenelektrode zu einem äußeren umlaufenden Teil des Keramiksubstrats, und wobei eine Dicke der leitfähigen dünnen Schicht der Hälfte oder weniger als eine Dicke des Keramiksubstrats entspricht.
  • In der vorliegenden Erfindung wird die Länge vom äußeren umlaufenden Teil der Unterseitenelektrode zum äußeren umlaufenden Teil des Keramiksubstrats derart festgelegt, das sie gleich einer Länge vom äußeren umlaufenden Teil der Oberseitenelektrode zum äußeren umlaufenden Teil des Keramiksubstrats ist. Eine Belastung des Keramiksubstrats wird dadurch reduziert. Des Weiteren wird die leitfähige dünne Schicht außerhalb der Unterseitenelektrode auf der Unterseite des Keramiksubstrats bereitgestellt und mit der Unterseitenelektrode verbunden. Da die Basisplatte und die leitfähige dünne Schicht über ein gleiches Potential verfügen, teilt die im Isolierharz erzeugte Blase das Potential nicht länger, womit in dieser Region keine Teilentladung erzeugt wird. Selbst wenn die Blase erzeugt wird, ist es deshalb möglich, eine Spannung hoch zu halten, bei der eine Erzeugung einer Teilentladung beginnt. Die Dicke der leitfähigen dünnen Schicht wird auf eine halbe Dicke oder weniger als eine Dicke des Keramiksubstrats reduziert. Das Bereitstellen einer solchen leitfähigen dünnen Schicht hat keine Auswirkung auf das Keramiksubstrat und dadurch ist es möglich, ein Brechen des Keramiksubstrats in einem Temperaturzyklus zu verhindern. Infolgedessen ist es möglich, eine Verschlechterung der Zuverlässigkeit zu verhindern.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung vollständiger ersichtlich.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer ersten Ausführungsform veranschaulicht.
    • 2 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einem Vergleichsbeispiel veranschaulicht.
    • 3 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer zweiten Ausführungsform veranschaulicht.
    • 4 ist ein Blockdiagramm, das einen Aufbau eines elektrischen Leistungswandlersystems veranschaulicht, das mit der elektrischen Leistungswandlervorrichtung gemäß der dritten Ausführungsform verwendet wird.
  • Beschreibung der Ausführungsformen
  • Ein Halbleitermodul, ein Verfahren zu dessen Herstellung und eine Leistungswandlervorrichtung werden gemäß der Ausführungsformen der vorliegenden Erfindung mit Bezug zu den Figuren beschrieben. Dieselben Komponenten werden mittels derselben Bezugszeichen gekennzeichnet und deren wiederholte Beschreibung kann ausgelassen werden.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer ersten Ausführungsform veranschaulicht. Ein Keramiksubstrat 2 ist auf einer Kühl-Basisplatte 1 vorgesehen. Das Keramiksubstrat 2 kann beispielsweise aus Siliciumnitrid oder Aluminiumnitrid hergestellt sein und über eine Dicke von 200 µm bis 1,2 mm verfügen.
  • Eine Unterseitenelektrode 3 und Oberseitenelektroden 4 und 5 werden jeweils mit einer Unterseite und einer Oberseite des Keramiksubstrats 2 durch Verwendung eines Lötmaterials wie Ag verbunden. Eine gewünschte Struktur wird mittels eines Photogravurprozesses ausgebildet und die Oberseitenelektroden 4 und 5 werden durch selektives Ätzen strukturiert, indem ein Ätzmittel wie eine Säure eingesetzt wird. Die Unterseitenelektrode 3 und die Oberseitenelektroden 4 und 5 sind aus einem Metall wie Kupfer hergestellt. Die Unterseitenelektrode 3 ist mit der Basisplatte 1 über ein Lot 6 verbunden. Die Oberseitenelektroden 4 und 5 auf der Oberseite des Substrats erfordern eine Dicke in der Größenordnung von 200 bis 500 µm, um einen hohen Stromfluss zu ermöglichen. Die Unterseitenelektrode 3 auf der Unterseite des Substrats erfordert ebenfalls eine äquivalente Dicke, um eine Belastung abzuschwächen und ein Verziehen des Keramiksubstrats 2 zu reduzieren.
  • Eine leitfähige dünne Schicht 7, die dünner ist, als die Unterseitenelektrode 3 ist außerhalb der Unterseitenelektrode 3 auf der Unterseite des Keramiksubstrats 2 vorgesehen und mit der Unterseitenelektrode 3 verbunden. Die leitfähige dünne Schicht 7 verfügt über eine geringe Dicke von zum Beispiel 4 bis 6 µm, so dass sie eine ausreichend geringe Belastung auf das Keramiksubstrat 2 ausübt und sie wird durch eine stromlose Nickelbeschichtung oder dergleichen ausgebildet. Es wird darauf hingewiesen, dass keine anderen leitfähigen Schichten, wie die leitfähige dünne Schicht 7, außerhalb der Oberseitenelektroden 4 und 5 auf der Oberseite des Keramiksubstrats 2 vorgesehen sind.
  • Eine Länge von einem äußeren umlaufenden Teil der Unterseitenelektrode 3 zu einem äußeren umlaufenden Teil des Keramiksubstrats 2 ist gleich einer Länge von einem äußeren umlaufenden Teil der Oberseitenelektrode 4 oder 5 zu einem äußeren umlaufenden Teil des Keramiksubstrats 2. Deshalb ist eine Form eines Randbereichs der Unterseitenelektrode 3 im Wesentlichen identisch zu einer Form eines Randbereichs der Oberseitenelektrode 4 oder 5. Eine Länge B vom äußeren umlaufenden Teil der Unterseitenelektrode 3 zum äußeren umlaufenden Teil der leitfähigen dünnen Schicht 7 ist gleich oder größer als 1/3 einer Länge A vom äußeren umlaufenden Teil der Unterseitenelektrode 3 zum äußeren umlaufenden Teil des Keramiksubstrats 2 (B≥1/3×A).
  • Die Halbleiter-Chips 8 und 9 sind mit der Oberseitenelektrode 4 über ein Lot 10 verbunden. Der Halbleiter-Chip 8 ist ein IGBT und der Halbleiter-Chip 9 ist eine Freilaufdiode. Die Oberseiten der Halbleiter-Chips 8 und 9 sind über einen Aluminiumdraht 11 mit der Oberseitenelektrode 5 ultraschallverbunden.
  • Ein Harzgehäuse 13, durch das eine Elektrode 12 vollständig eingegossen ist, wird mit der Basisplatte 1 mittels eines Silikonklebers 14 verbunden. Die Elektrode 12 ist mit der Oberseitenelektrode 5 über ein Lot 15 verbunden. Ein Isolierharz 16, wie ein Silikongel, wird in das Harzgehäuse 13 in einer dekomprimierten Atmosphäre eingespritzt und mittels einer Wärmebehandlung gehärtet. Auf diese Weise versiegelt das Isolierharz 16 das Keramiksubstrat 2, die Unterseitenelektrode 3, die Oberseitenelektroden 4 und 5, die Halbleiter-Chips 8 und 9 und die leitfähige dünne Schicht 7.
  • Als Nächstes werden Auswirkungen der vorliegenden Erfindung im Vergleich zu einem Vergleichsbeispiel beschrieben. 2 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einem Vergleichsbeispiel veranschaulicht. Im Vergleichsbeispiel existiert keine leitfähige dünne Schicht 7. Falls im Isolierharz 16 im Zuge der Fertigung eine Blase 17 zwischen dem Keramiksubstrat 2 und der Basisplatte 1 erzeugt wird, tritt eine Teilentladung selbst bei einer niedrigen angelegten Spannung auf.
  • Die Unterseitenelektrode 3 auf der Unterseite des Substrats kann im Vergleich zu den Oberseitenelektroden 4 und 5 nach außen verlängert werden, um eine Teilentladung zu hemmen. Wenn jedoch ein Temperaturzyklus zugefügt wird, wirkt aufgrund einer Ungleichheit zwischen der Oberseitenelektrode und der Unterseitenelektrode eine Belastung auf das Keramiksubstrat 2 ein. Wenn die Belastung die Biegefestigkeit des Keramiksubstrats 2 überschreitet, bricht das Keramiksubstrat 2 und die Isolationseigenschaften verschlechtern sich. Falls der äußere umlaufende Teil der Unterseitenelektrode 3 bezüglich des äußeren umlaufenden Teils der Oberseitenelektroden 4 und 5 um 1 bis 2 mm versetzt ist, wenn das Keramiksubstrat 2 ein Aluminiumnitrid-Substrat mit einer Dicke von 600 µm ist und die Unterseitenelektrode 3 und die Oberseitenelektroden 4 und 5 Kupferplättchen mit einer Dicke in der Größenordnung von 500 µm sind, erhöht sich eine Belastung des Keramiksubstrats 2 um 30 bis 40 %, im Vergleich zu einem Fall ohne Versatz.
  • Daher wird in der vorliegenden Erfindung die Länge vom äußeren umlaufenden Teil der Unterseitenelektrode 3 zum äußeren umlaufenden Teil des Keramiksubstrats 2 so festgelegt, dass sie gleich der Länge vom äußeren umlaufenden Teil der Oberseitenelektrode 4 oder 5 zum äußeren umlaufenden Teil des Keramiksubstrats 2 ist. Eine Belastung des Keramiksubstrats 2 wird dadurch reduziert.
  • Darüber hinaus ist die leitfähige dünne Schicht 7 außerhalb der Unterseitenelektrode 3 auf der Unterseite des Keramiksubstrats 2 vorgesehen und mit der Unterseitenelektrode 3 verbunden. Da die Basisplatte 1 und die leitfähige dünne Schicht 7 über ein gleiches Potential verfügen, teilt die im Isolierharz 16 erzeugte Blase 17 das Potential nicht, womit in dieser Region keine Teilentladung erzeugt wird. Selbst wenn die Blase 17 erzeugt wird, ist es deshalb möglich, eine Spannung hoch zu halten, bei der eine Erzeugung einer Teilentladung beginnt.
  • Je geringer die Dicke der leitfähigen dünnen Schicht 7 ist, desto geringer wird die auf das Keramiksubstrat 2 ausgeübte Belastung. Daher wird in der vorliegenden Ausführungsform die Dicke der leitfähigen dünnen Schicht 7 auf die halbe Dicke oder weniger als die Dicke des Keramiksubstrats 2 reduziert. Das Bereitstellen einer solchen leitfähigen dünnen Schicht 7 hat keine Auswirkung auf das Keramiksubstrat 2 und dadurch ist es möglich, ein Brechen des Keramiksubstrats 2 in einem Temperaturzyklus zu verhindern. Infolgedessen ist es möglich, eine Verschlechterung der Zuverlässigkeit zu verhindern.
  • Die Blase 17 unterhalb des Keramiksubstrats 2 wird häufig durch ein Lot 6, das die Unterseitenelektrode 3 mit der Basisplatte 1 verbindet und durch das Lötmaterial erzeugt, das die Unterseitenelektrode 3 mit dem Keramiksubstrat 2 verbindet. Diese Blase 17 bewegt sich innerhalb des Isolierharzes 16 in Richtung des äußeren umlaufenden Teils des Keramiksubstrats 2. Daher wird die Länge B vom äußeren umlaufenden Teil der Unterseitenelektrode 3 zum äußeren umlaufenden Teil der leitfähigen dünnen Schicht 7 gleich oder größer festgelegt als 1/3 der Länge A von einem äußeren umlaufenden Teil der Unterseitenelektrode 3 zum äußeren umlaufenden Teil des Keramiksubstrats 2. Dadurch wird es der leitfähigen dünnen Schicht 7 ermöglicht, den Bereich unter dem Keramiksubstrat 2 abzudecken, in dem die Blase 17 wahrscheinlich zurückbleibt und somit eine Teilentladung zu hemmen.
  • Zweite Ausführungsform
  • 3 ist eine Querschnittsansicht, die ein Halbleitermodul gemäß einer zweiten Ausführungsform veranschaulicht. Um eine Lötfähigkeit sicherzustellen, die in nachfolgenden Schritten erforderlich ist, wird eine stromlos nickelbeschichtete Schicht 18 selektiv auf den Flächen der Unterseitenelektrode 3 und der Oberseitenelektroden 4 und 5 ausgebildet. In diesem Fall, wird die stromlos nickelbeschichtete Schicht 18 auch auf der Unterseite des Keramiksubstrats 2 ausgebildet und durch eine Strukturierung der stromlos nickelbeschichteten Schicht 18 ist es möglich, die leitfähige dünne Schicht 7 auszubilden. Zusätzlich ist es möglich, Auswirkungen zu erzielen, die ähnlich den Auswirkungen der ersten Ausführungsform sind.
  • Es sei darauf hingewiesen, dass die leitfähige dünne Schicht 7 nicht auf ein stromloses Nickelbeschichten beschränkt ist, sondern auch durch den Einsatz von Metallen wie Nickel, Zinn oder Lötzinn mittels einer Elektronenstrahlbedampfung oder einer Sputter-Vorrichtung ausgebildet werden kann. In dem Fall, in dem ein Werkstück in eine Elektronenstrahlbedampfungsvorrichtung eingesetzt wird, wird die leitfähige dünne Schicht 7 durch Verwendung einer aus Metall oder dergleichen bestehenden Maske ausgebildet, die im Voraus strukturiert wurde. Aus diesem Grund kann die leitfähige dünne Schicht 7 bei geringen Kosten ausgebildet werden, ohne einen Schritt wie einen Photogravurprozess einzusetzen.
  • Darüber hinaus kann die leitfähige dünne Schicht 7 ausgebildet werden, indem ein Lötmaterial zum Verbinden der Unterseitenelektrode 3 mit der Unterseite des Keramiksubstrats 2 erweitert wird, und indem das Lötmaterial so strukturiert wird, dass es eine gewünschte Form annimmt. Dadurch ist es möglich, die leitfähige dünne Schicht 7 selektiv auszubilden, ohne einen neuen Schritt einzuführen. Da ein Lötmaterial darüber hinaus eine übermäßige Belastung eines Keramiksubstrats 2 verhindern kann, ist es möglich, den Fertigungsschritt für ein normales metallisiertes Substrat unverändert zu verwenden und ein Halbleitermodul zu geringen Kosten herzustellen, ohne einen zusätzlichen Schritt einzuführen.
  • Darüber hinaus kann die leitfähige dünne Schicht 7 auch durch Ausbilden von Metall, wie Nickel, Aluminium oder Kupfer in eine gewünschte Form unter Verwendung eines Kaltgasspritzverfahrens ausgebildet werden. Durch die Verwendung des Kaltgasspritzverfahrens ist es möglich, die leitfähige dünne Schicht 7 in der Atmosphäre zu verarbeiten und die leitfähige dünne Schicht 7 unter Verwendung einer metallischen oder keramischen Maske oder dergleichen, die im Voraus vorbereitet wurde, selektiv auszubilden und dadurch ein Halbleitermodul zu relativ geringen Kosten herzustellen.
  • Die leitfähige dünne Schicht 7 kann auch aus einer halbleitenden Schicht, wie einer Siliciumnitrid-Schicht, mittels einer Plasma-CVD-Vorrichtung ausgebildet werden. Durch eine Steuerung einer Flussrate von Ammonium einer Siliciumnitrid-Schicht ist es möglich, eine Leitfähigkeit der leitfähigen dünnen Schicht 7 zu steuern, wenn eine hohe Spannung angelegt wird. Ferner kann sogar die Leitfähigkeit der leitfähigen dünne Schicht 7 basierend auf einer Dickes einer abgeschiedenen Schicht gesteuert werden. Daher ist es möglich, eine gemeinsame Potentialverwendung von der Unterseitenelektrode 3 zur Basisplatte 1 zu steuern, wodurch auch eine elektrische Feldstärke zwischen der Oberseitenelektrode 4 oder 5 und der Unterseitenelektrode 3 gesteuert und eine Startspannung der Teilentladung angepasst werden kann. Darüber hinaus ist es möglich, die leitfähige dünne Schicht 7 selektiv auszubilden, indem eine metallische oder keramische Maske oder dergleichen im Voraus hergestellt wird, und dadurch ist eine Fertigung eines Halbleitermoduls zu relativ niedrigen Kosten möglich.
  • Außerdem kann die leitfähige dünne Schicht 7 ausgebildet werden, indem eine Polysiliciumschicht oder dergleichen ausgebildet wird, welche mittels einer Verwendung einer CVD-Vorrichtung oder dergleichen mit Störstellen dotiert wird. Es ist möglich einen Widerstandswert der leitfähigen dünnen Schicht 7 basierend auf einer Störstellenkonzentration und einer Dicke einer abgeschiedenen Schicht zu steuern. Daher ist es möglich, eine gemeinsame Potentialverwendung von der Unterseitenelektrode 3 zur Basisplatte 1 zu steuern, wodurch auch eine elektrische Feldstärke zwischen der Oberseitenelektrode 4 oder 5 und der Unterseitenelektrode 3 gesteuert und eine Startspannung der Teilentladung angepasst werden kann. Darüber hinaus ist es möglich, die leitfähige dünne Schicht 7 selektiv auszubilden, indem eine metallische oder keramische Maske oder dergleichen im Voraus hergestellt wird, und dadurch ist eine Fertigung eines Halbleitermoduls zu relativ niedrigen Kosten möglich.
  • Die Halbleiter-Chips 8 und 9 sind nicht auf Halbleiter-Chips beschränkt, die aus Silicium hergestellt sind, sondern können stattdessen auch aus einem Halbleiter mit einer breiten Bandlücke hergestellt werden, dessen Bandlücke breiter ist, als die von Silicium. Der Halbleiter mit einer breiten Bandlücke ist zum Beispiel ein Siliciumcarbid, ein Galliumnitridbasiertes Material, oder Diamant. Ein Halbleiter-Chip, der aus einem solchen Halbleiter mit einer breiten Bandlücke besteht, verfügt über eine hohe Spannungsfestigkeit und eine hohe erlaubte Stromdichte und kann somit miniaturisiert werden. Der Einsatz eines solchen miniaturisierten Halbleiter-Chips ermöglicht die Miniaturisierung und Hochintegration des Halbleitermoduls, in dem der Halbleiter-Chip integriert ist. Da der Halbleiter-Chip außerdem über eine hohe Hitzebeständigkeit verfügt, kann eine Kühllamelle eines Kühlkörpers miniaturisiert werden und ein wassergekühlter Teil kann luftgekühlt werden, was zu einer weiteren Miniaturisierung des Halbleitermoduls führt. Da der Halbleiter-Chip zusätzlich einen geringen Leistungsverlust besitzt, kann ein Hocheffizienz-Halbleitermodul erzielt werden. Beide Halbleiter-Chips 8 und 9 werden bevorzugt aus einem Halbleiter mit einer breiten Bandlücke hergestellt.
  • Es kann jedoch auch nur einer der Halbleiter-Chips 8 oder 9 aus einem Halbleiter mit einer breiten Bandlücke hergestellt werden. Auch in diesem Fall können die in der ersten und zweiten Ausführungsform beschriebenen vorteilhaften Auswirkungen erzielt werden.
  • Dritte Ausführungsform
  • In dieser Ausführungsform werden die oben beschrieben Halbleitermodule gemäß der ersten oder zweiten Ausführungsform in Verbindung mit einer elektrischen Leistungswandlervorrichtung angewendet. Die elektrische Leistungswandlervorrichtung ist beispielsweise eine Invertervorrichtung, eine Wandlervorrichtung, ein Servoverstärker, oder eine Energieversorgungseinheit. Obwohl die vorliegende Erfindung nicht auf eine spezifische elektrische Leistungswandlervorrichtung beschränkt ist, wird unten ein Fall beschrieben, in welchem die vorliegende Erfindung in Verbindung mit einem Dreiphaseninverter angewendet wird.
  • 4 ist ein Blockdiagramm, das einen Aufbau eines elektrischen Leistungswandlersystems veranschaulicht, das mit der elektrischen Leistungswandlervorrichtung gemäß der dritten Ausführungsform verwendet wird. Dieses elektrische Leistungswandlersystem umfasst eine Energieversorgung 100, eine elektrische Leistungswandlervorrichtung 200 und eine Last 300. Die Energieversorgung 100 ist eine DC-Energieversorgung und liefert DC-Energie an die elektrische Leistungswandlervorrichtung 200. Die Energieversorgung 100 kann aus mehreren Komponenten aufgebaut sein. Zum Beispiel kann die Energieversorgung 100 aus einem DC-System, einer Solarzelle oder einer Speicherbatterie aufgebaut sein, oder sie kann aus einem Gleichrichter oder einem AC/DC-Konverter aufgebaut sein, der mit einem AC-System verbunden ist. Alternativ kann die Energieversorgung 100 aus einem DC/DC-Konverter aufgebaut sein, der von einem DC-System ausgegebene DC-Energie in eine vordefinierte Energie konvertiert.
  • Die elektrische Leistungswandlervorrichtung 200 ist ein Dreiphaseninverter, der mit einem Knoten zwischen der Energieversorgung 100 und der Last 300 verbunden ist, der von der Energieversorgung 100 bereitgestellte DC-Energie in AC-Energie konvertiert und die AC-Energie der Last 300 zur Verfügung stellt. Die elektrische Leistungswandlervorrichtung 200 umfasst eine Hauptwandlerschaltung 201, welche DC-Energie in AC-Energie wandelt und die AC-Energie ausgibt, und eine Steuerschaltung 203, die ein Steuersignal zur Steuerung der Hauptwandlerschaltung 201 an die Hauptwandlerschaltung 201 ausgibt.
  • Die Last 300 ist ein Dreiphasen-Elektromotor, der durch AC-Energie von der elektrischen Leistungswandlervorrichtung 200 angetrieben wird. Die Last 300 ist nicht auf eine konkrete Anwendung beschränkt. Die Last wird in Form eines Elektromotors verwendet, der an verschiedenen elektrischen Vorrichtungen angebracht ist, wie ein Elektromotor für beispielsweise ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Aufzug, oder eine Klimaanlage.
  • Die elektrische Leistungswandlervorrichtung 200 wird unten im Detail beschrieben. Die Hauptwandlerschaltung 201 umfasst eine Schaltvorrichtung und eine Rückfluss-Diode (nicht dargestellt). Wenn die Schaltvorrichtung geschaltet wird, wandelt die Hauptwandlerschaltung 201 die von der Energieversorgung 100 bereitgestellte DC-Energie in AC-Energie um und stellt die AC-Energie der Last 300 zu Verfügung. Die Hauptwandlerschaltung 201 kann verschiedene Arten von spezifischen Schaltungskonfigurationen aufweisen. Die Hauptwandlerschaltung 201 gemäß dieser Ausführungsform ist eine zweistufige Dreiphasen-Vollbrückenschaltung, die aus sechs Schaltvorrichtungen und sechs Rückfluss-Dioden aufgebaut sein kann, die antiparallel zu den jeweiligen Schaltvorrichtungen geschaltet sind. Jede Schaltvorrichtung und jede Rückfluss-Diode der Hauptwandlerschaltung 201 besteht aus einer Halbleitervorrichtung 202, die mit der oben beschriebenen ersten und zweiten Ausführungsform korrespondiert. Jeweils zwei Schaltvorrichtungen der sechs Schaltvorrichtungen sind in Reihe geschaltet und bilden einen vertikalen Arm. Jeder vertikale Arm bildet die jeweilige Phase (U-Phase, V-Phase, W-Phase) der Vollbrückenschaltung aus. Die Ausgangsanschlüsse jedes vertikalen Arms, d.h. die Ausgangsanschlüsse der Hauptwandlerschaltung 201, sind mit der Last 300 verbunden.
  • Des Weiteren umfasst die Hauptwandlerschaltung 201 eine Treiberschaltung (nicht dargestellt), die jede der Schaltvorrichtungen ansteuert. Die Treiberschaltung kann in die Halbleitervorrichtung 202 integriert sein. Es kann eine weitere Treiberschaltung vorgesehen werden, die sich von der Halbleitervorrichtung 202 unterscheidet. Die Treiberschaltung erzeugt ein Treibersignal zur Ansteuerung jeder der Schaltvorrichtungen der Hauptwandlerschaltung 201 und stellt das erzeugte Treibersignal einer Steuerelektrode der jeweiligen Schaltvorrichtungen der Hauptwandlerschaltung 201 zur Verfügung. Konkret gibt die Treiberschaltung in Übereinstimmung mit dem Steuersignal der Steuerschaltung 203 an die Steuerelektrode jeder der Schaltvorrichtungen ein Treibersignal zum Einschalten jeder der Schaltvorrichtungen und ein Treibersignal zum Ausschalten jeder der Schaltvorrichtungen aus, was später beschrieben wird. Wenn der Ein-Zustand jeder der Schaltvorrichtungen aufrechterhalten wird, ist das Treibersignal ein Spannungssignal (Ein-Signal), das eine Spannung besitzt, die gleich oder höher ist, als eine Schwellenspannung der Schaltvorrichtung. Wenn der Aus-Zustand jeder der Schaltvorrichtungen aufrechterhalten wird, ist das Treibersignal ein Spannungssignal (Aus-Signal), das eine Spannung besitzt, die gleich oder niedriger ist, als die Schwellenspannung der Schaltvorrichtung.
  • Die Steuerschaltung 203 steuert jede Schaltvorrichtung der Hauptwandlerschaltung 201 derart, dass der Last 300 eine gewünschte Leistung zur Verfügung gestellt wird. Konkret berechnet die Steuerschaltung 203 eine Phase (Ein-Phase), in der sich jede Schaltvorrichtung der Hauptwandlerschaltung 201 im Ein-Zustand befindet, basierend auf der Leistung, die der Last 300 zur Verfügung gestellt werden soll. Die Hauptwandlerschaltung 201 kann zum Beispiel mittels einer PWM-Steuerung angesteuert werden, um die Ein-Phase jeder Schaltvorrichtung in Abhängigkeit einer auszugebenden Spannung zu modulieren. Zusätzlich gibt die Steuerschaltung 203 einen Steuerbefehl (Steuersignal) an die in der Hauptwandlerschaltung 201 enthaltene Treiberschaltung aus, so dass das Ein-Signal an jede Schaltvorrichtung ausgegeben wird, um diese einzuschalten und ein Aus-Signal an jede Schaltvorrichtung ausgegeben wird, um diese an jedem Punkt auszuschalten. Die Treiberschaltung gibt das Ein-Signal oder das Aus-Signal in Übereinstimmung mit dem Steuersignal als Treibersignal an die Steuerelektrode jeder Schaltvorrichtung aus.
  • In der elektrischen Leistungswandlervorrichtung gemäß dieser Ausführungsform werden die Halbleitervorrichtungen gemäß der ersten und zweiten Ausführungsform als Halbleitervorrichtung 202 eingesetzt. Dementsprechend kann eine Verschlechterung der Zuverlässigkeit verhindert werden.
  • Während diese Ausführungsform ein Beispiel veranschaulicht, in dem die vorliegenden Erfindung mit einem zweistufigen Dreiphasen-Inverter eingesetzt wird, ist die vorliegende Erfindung nicht auf diesen beschränkt und kann für verschiedene elektrische Leistungswandlervorrichtungen eingesetzt werden. Während diese Ausführungsform eine zweistufige elektrische Leistungswandlervorrichtung veranschaulicht, kann die vorliegende Erfindung auch für eine dreistufige elektrische Leistungswandlervorrichtung eingesetzt werden. Wenn einer Einphasen-Last Leistung zur Verfügung gestellt wird, kann die vorliegende Erfindung mit einem Einphasen-Inverter eingesetzt werden. Die vorliegende Erfindung kann auch für einen DC/DC-Wandler oder einen AC/DC-Wandler eingesetzt werden, wenn einer DC-Last oder dergleichen Leistung zur Verfügung gestellt wird.
  • Des Weiteren ist in der elektrischen Leistungswandlervorrichtung, die mit der vorliegenden Erfindung verwendet wird, die oben genannte Last nicht auf einen Elektromotor beschränkt. Die Last kann beispielsweise auch als eine Energieversorgungsvorrichtung für eine Elektroerosionsmaschine, eine Laserstrahlmaschine, einen Induktionsherd, oder ein Energieversorgungssystem für ein berührungsloses Gerät verwendet werden. Weiter alternativ kann die Last als ein Leistungskonditionierer für ein Photovoltaik-Energieerzeugungssystem, eine Elektrizitätsspeichersystem oder dergleichen eingesetzt werden.
  • Offensichtlich sind viele Modifikationen und Variationen der vorliegenden Erfindung in Anbetracht der obigen Lehren möglich. Es versteht sich daher, dass die Erfindung innerhalb des Schutzbereiches der beigefügten Ansprüche anderweitig ausgeführt werden kann, als konkret beschrieben.
  • Die vollständige Offenlegung der Japanischen Patentanmeldungs-Nr. 2017-229339, eingereicht am 29. November 2017, umfassend Beschreibung, Ansprüche, Figuren und Zusammenfassung, auf der die Priorität der vorliegenden Anmeldung basiert, wird hier durch Bezugnahme in ihrer Gesamtheit aufgenommen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2016/098431 A [0002]

Claims (10)

  1. Halbleitermodul umfassend: µ eine Basisplatte (1); • ein Keramiksubstrat (2), das auf der Basisplatte (1) vorgesehen ist; µ eine Unterseitenelektrode (3), die auf einer Unterseite des Keramiksubstrats (2) vorgesehen und mit der Basisplatte (1) verbunden ist; µ eine Oberseitenelektrode (4,5), die auf einer Oberseite des Keramiksubstrats (2) vorgesehen ist; • einen Halbleiter-Chip (8,9), der mit der Oberseitenelektrode (4,5) verbunden ist; • eine leitfähige dünne Schicht (7), die außerhalb der Unterseitenelektrode (3) auf der Unterseite des Keramiksubstrats (2) vorgesehen, mit der Unterseitenelektrode (3) verbunden und dünner ist, als die Unterseitenelektrode (3); und • ein Isolierharz (16), welches das Keramiksubstrat (2), die Unterseitenelektrode (3), die Oberseitenelektrode (4,5), den Halbleiter-Chip (8,9) und die leitfähige dünne Schicht versiegelt (7), • wobei eine Länge von einem äußeren umlaufenden Teil der Unterseitenelektrode (3) zu einem äußeren umlaufenden Teil des Keramiksubstrats (2) gleich einer Länge von einem äußeren umlaufenden Teil der Oberseitenelektrode (4,5) zu einem äußeren umlaufenden Teil des Keramiksubstrats (2) ist, und • wobei eine Dicke der leitfähigen dünnen Schicht (7) der Hälfte oder weniger als eine Dicke des Keramiksubstrats (2) entspricht.
  2. Halbleitermodul nach Anspruch 1, wobei eine Länge vom äußeren umlaufenden Teil der Unterseitenelektrode (3) zu einem äußeren umlaufenden Teil der leitfähigen dünnen Schicht (7) gleich oder größer ist, als 1/3 einer Länge vom äußeren umlaufenden Teil der Unterseitenelektrode (3) zum äußeren umlaufenden Teil des Keramiksubstrats (2).
  3. Halbleitermodul nach Anspruch 1 oder 2, wobei der Halbleiter-Chip (8,9) aus einem Halbleiter mit einer breiten Bandlücke besteht.
  4. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei die leitfähige dünne Schicht (7) eine halbleitende Schicht ist.
  5. Halbleitermodul nach einem der Ansprüche 1 bis 3, wobei die leitfähige dünne Schicht (7) eine Polysiliciumschicht ist, die mit einer Verunreinigung dotiert ist.
  6. Verfahren zur Herstellung des Halbleitermoduls nach einem der Ansprüche 1 bis 3, umfassend: • Ausbilden einer Beschichtungsschicht auf der Unterseite des Keramiksubstrats (2) und der Unterseitenelektrode (3); und • Strukturieren der Beschichtungsschicht zum Ausbilden der leitfähigen dünnen Schicht (7).
  7. Verfahren zur Herstellung des Halbleitermoduls nach einem der Ansprüche 1 bis 3, umfassend Ausbilden der leitfähigen dünnen Schicht (7) mittels einer Elektronenstrahlbedampfung oder einer Sputter-Vorrichtung.
  8. Verfahren zur Herstellung des Halbleitermoduls nach einem der Ansprüche 1 bis 3, umfassend Strukturieren eines Lötmaterials zum Verbinden der Unterseitenelektrode (3) mit der Unterseite des Keramiksubstrats (2) zum Ausbilden der leitfähigen dünnen Schicht (7).
  9. Verfahren zur Herstellung des Halbleitermoduls nach einem der Ansprüche 1 bis 3, umfassend Ausbilden der leitfähigen dünnen Schicht (7) unter Anwendung eines Kaltgasspritzens.
  10. Leistungswandlervorrichtung (200) umfassend: • eine Hauptwandlerschaltung (201) umfassend das Halbleitermodul (202) nach einem der Ansprüche 1 bis 5, welche eine Eingangsleistung wandelt und eine gewandelte Leistung ausgibt; und • eine Steuerschaltung (203), die ein Steuersignal zur Ansteuerung der Hauptwandlerschaltung (201) an die Hauptwandlerschaltung (201) ausgibt.
DE102018211826.4A 2017-11-29 2018-07-17 Halbleitermodul und Leistungswandlervorrichtung Active DE102018211826B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017229339A JP6965706B2 (ja) 2017-11-29 2017-11-29 半導体モジュール、その製造方法及び電力変換装置
JP2017-229339 2017-11-29

Publications (2)

Publication Number Publication Date
DE102018211826A1 true DE102018211826A1 (de) 2019-05-29
DE102018211826B4 DE102018211826B4 (de) 2024-07-11

Family

ID=66442518

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018211826.4A Active DE102018211826B4 (de) 2017-11-29 2018-07-17 Halbleitermodul und Leistungswandlervorrichtung

Country Status (4)

Country Link
US (1) US10777499B2 (de)
JP (1) JP6965706B2 (de)
CN (1) CN109860159B (de)
DE (1) DE102018211826B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7105214B2 (ja) * 2019-07-24 2022-07-22 株式会社日立製作所 パワー半導体装置
JP7308788B2 (ja) * 2020-04-27 2023-07-14 三菱電機株式会社 半導体装置の製造方法、および、電力変換装置の製造方法
CN113745190A (zh) * 2021-08-16 2021-12-03 西安中车永电电气有限公司 一种高绝缘电压igbt模块
EP4276888A1 (de) * 2022-05-09 2023-11-15 Infineon Technologies AG Verfahren zur herstellung eines leistungshalbleitermoduls

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016098431A1 (ja) 2014-12-18 2016-06-23 三菱電機株式会社 絶縁回路基板、パワーモジュールおよびパワーユニット

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4234508C2 (de) 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
JPH09266277A (ja) * 1996-03-28 1997-10-07 Fine Ceramics Center パワーモジュールの製造方法
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
EP1063700B1 (de) 1999-06-22 2012-07-25 Infineon Technologies AG Substrat für Hochspannungsmodule
JP3849381B2 (ja) * 1999-12-20 2006-11-22 株式会社日立製作所 絶縁回路基板の製造方法
JP3460973B2 (ja) * 1999-12-27 2003-10-27 三菱電機株式会社 電力変換装置
US7159757B2 (en) * 2002-09-26 2007-01-09 Dowa Mining Co., Ltd. Metal/ceramic bonding article and method for producing same
JP2009219267A (ja) * 2008-03-11 2009-09-24 Daikin Ind Ltd 電力変換装置
EP2337070A1 (de) * 2009-12-17 2011-06-22 ABB Technology AG Elektronische Vorrichtung mit nichtlinearer resistiver Feldabstufung und Verfahren zu ihrer Herstellung
JP5691901B2 (ja) * 2011-07-11 2015-04-01 トヨタ自動車株式会社 パワーモジュールの製造方法
JP2014120728A (ja) * 2012-12-19 2014-06-30 Fuji Electric Co Ltd 半導体装置およびその製造方法
US10872841B2 (en) 2015-07-09 2020-12-22 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same
JP6907671B2 (ja) 2017-04-17 2021-07-21 富士電機株式会社 半導体装置
JP6898203B2 (ja) * 2017-10-27 2021-07-07 株式会社 日立パワーデバイス パワー半導体モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016098431A1 (ja) 2014-12-18 2016-06-23 三菱電機株式会社 絶縁回路基板、パワーモジュールおよびパワーユニット

Also Published As

Publication number Publication date
DE102018211826B4 (de) 2024-07-11
US20190164880A1 (en) 2019-05-30
US10777499B2 (en) 2020-09-15
JP2019102535A (ja) 2019-06-24
JP6965706B2 (ja) 2021-11-10
CN109860159A (zh) 2019-06-07
CN109860159B (zh) 2023-05-19

Similar Documents

Publication Publication Date Title
DE102018211826B4 (de) Halbleitermodul und Leistungswandlervorrichtung
DE102018210721A1 (de) Semiconductor module, method for manufacturing the same and electric power conversion device
WO2014197917A1 (de) Leistungsmodul
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE102016206233A1 (de) Leistungsmodul mit einem Ga-Halbleiterschalter sowie Verfahren zu dessen Herstellung, Wechselrichter und Fahrzeugantriebsystem
DE102018205991A1 (de) Leistungsmodul und Leistungsumrichtervorrichtung
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE102017221961B4 (de) Halbleiterleistungsmodul und leistungsumrichtervorrichtung
DE112020006116T5 (de) Körper einer elektrischen schaltung, leistungsumsetzungsvorrichtung und herstellungsverfahren für körper einer elektrischen schaltung
DE112020007745T5 (de) Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
DE102019220222A1 (de) Halbleitermodul, Verfahren zum Herstellen desselben und Leistungsumwandlungsvorrichtung
DE102016206542A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019211221A1 (de) Leistungs-Halbleitervorrichtung und deren Herstellungsverfahren und Leistungsumwandlungsvorrichtung
DE102017217710A1 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102019217502B4 (de) Halbleitervorrichtung, elektrische Leistungsumwandlungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018008233T5 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und leistungswandler
DE112017007960B4 (de) Halbleitermodul und Leistungsumwandlungsvorrichtung
DE112019006776T5 (de) Halbleiterbauelement, verfahren zur herstellung desselben und leistungswandler
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE102012204159A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung desselben
DE112019007175B4 (de) Leistungshalbleitermodul und leistungswandlergerät
DE102016224068A1 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102019218672A1 (de) Halbleitervorrichtung und Leistungsumwandlungseinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division