DE102018105462A1 - Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält - Google Patents

Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält Download PDF

Info

Publication number
DE102018105462A1
DE102018105462A1 DE102018105462.9A DE102018105462A DE102018105462A1 DE 102018105462 A1 DE102018105462 A1 DE 102018105462A1 DE 102018105462 A DE102018105462 A DE 102018105462A DE 102018105462 A1 DE102018105462 A1 DE 102018105462A1
Authority
DE
Germany
Prior art keywords
region
semiconductor device
bonding
clip
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018105462.9A
Other languages
English (en)
Inventor
Anton Mauder
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018105462.9A priority Critical patent/DE102018105462A1/de
Priority to CN201910175642.8A priority patent/CN110246823B/zh
Priority to US16/296,392 priority patent/US10971435B2/en
Publication of DE102018105462A1 publication Critical patent/DE102018105462A1/de
Priority to US17/167,242 priority patent/US11837528B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822Beam leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0218Structure of the auxiliary member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02185Shape of the auxiliary member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0219Material of the auxiliary member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022Protective coating, i.e. protective bond-through coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/03011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/033Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362Photolithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034Bonding areas specifically adapted for strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/05186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48111Disposition the wire connector extending above another semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • H01L2224/84815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • H01L2224/85206Direction of oscillation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858Bonding techniques
    • H01L2224/85801Soldering or alloying
    • H01L2224/85815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92252Sequential connecting processes the first connecting process involving a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

Eine Halbleitervorrichtung (500) enthält ein Bondpad (300), das einen Basisbereich (310) mit einer Basisschicht (317) umfasst. Ein Bonddraht oder -clip (410) ist an ein Bondgebiet (305) einer Hauptoberfläche (301) des Bondpads (300) gebondet. Eine ergänzende Struktur (350) ist neben dem Bondgebiet (305) in direktem Kontakt mit dem Basisbereich (310). Eine spezifische Wärmekapazität der ergänzenden Struktur (350) ist höher als eine spezifische Wärmekapazität der Basisschicht (317).

Description

  • HINTERGRUND
  • Halbleiterbaugruppen von Leistungs-Halbleitervorrichtungen, wie etwa Leistungs-Halbleiterdioden, IGFETs (Feldeffekttransistoren mit isoliertem Gate) und IGBTs (Bipolartransistoren mit isoliertem Gate), weisen typischerweise Metallleitungen auf, die eine Verbindung der Leistungs-Halbleitervorrichtung mit einer Leiterplatte oder mit einer anderen elektronischen Vorrichtung ermöglichen. Bonddrähte verbinden elektrisch die Metallleitungen mit Kontaktpads, die direkt auf dem Halbleiterdie ausgebildet sind, und überbrücken die Differenz in den Abmessungen zwischen einer Verdrahtung auf dem Chip und einer externen Verdrahtung der Leistungs-Halbleitervorrichtung. Für ein Draht-Bondverfahren bzw. Draht-Bonden wird typischerweise ein Bonddraht über einem Bondpad positioniert und eine Spitze oder ein Keil bzw. Wedge zwingt den Draht auf das Bondpad. Gleichzeitig wird Wärme, Ultraschallenergie oder eine andere Art von Strahlung auf das Bondpad und das Stück des Drahts auf dem Bondpad angewendet, um eine metallurgische Bindung zwischen dem Bonddraht und dem Bondpad zu bilden. Das Bondpad muss ausreichend robust sein, um die während des Bondprozesses auf den Halbleiterchip ausgeübte mechanische Beanspruchung aufzunehmen. Außerdem ist eine hohe Wärmekapazität und/oder Robustheit des Bondpads und der Bindung wünschenswert, um eine Kurzschluss- und Lawinenfestigkeit der Halbleitervorrichtung zu verbessern.
  • Es besteht ein Bedarf an zuverlässigen Halbleitervorrichtungen mit hoher thermischer und mechanischer Robustheit.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung, die ein Bondpad enthält, das einen Basisbereich und eine Hauptoberfläche umfasst. Der Basisbereich weist eine Basisschicht auf. Die Hauptoberfläche weist ein Bondgebiet auf. Ein Bonddraht oder -clip ist an das Bondgebiet gebondet. Eine ergänzende Struktur steht neben dem Bondgebiet in direktem Kontakt mit dem Basisbereich. Eine spezifische Wärmekapazität der ergänzenden Struktur ist höher als eine spezifische Wärmekapazität der Basisschicht.
  • Die vorliegende Offenbarung betrifft ferner ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Ausbilden eines Basisbereichs des Bondpads auf einem Halbleiterbereich. Der Basisbereich umfasst eine Basisschicht. Eine Hauptoberfläche eines Bondpads, die ein Bondgebiet enthält, wird gebildet. Ein Bonddraht oder -clip wird an das Bondgebiet gebondet. Eine ergänzende Struktur wird direkt auf dem Basisbereich ausgebildet. Eine spezifische Wärmekapazität der ergänzenden Struktur ist höher als eine spezifische Wärmekapazität der Basisschicht.
  • Die vorliegende Offenbarung betrifft auch eine Halbleitervorrichtung, die einen Halbleiterbereich enthält, der ein dotiertes Gebiet umfasst. Ein Bondpad umfasst einen direkt mit dem dotierten Gebiet verbundenen Basisbereich. Eine ergänzende Struktur steht in direktem Kontakt mit dem Basisbereich. Die ergänzende Struktur umfasst einen Kernbereich und einen Mantelbereich. Der Kernbereich enthält Silber. Der Mantelbereich trennt den Kernbereich vom Basisbereich.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden Detailbeschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsformen zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Offenbarung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Ausführungsformen. Andere Ausführungsformen und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende detaillierte Beschreibung besser verstanden werden.
    • 1A ist eine schematische Draufsicht eines Bereichs einer Halbleitervorrichtung, die einen auf ein Bondpad gebondeten Bonddraht oder -clip, und eine ergänzende Struktur mit einer hohen Wärmekapazität neben einem Bondfuß des Bonddrahts oder - clips enthält, gemäß einer Ausführungsform.
    • 1B ist eine vertikale Querschnittsansicht des Bereichs der Halbleitervorrichtung von 1A.
    • 2A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die ein Wedge-Bonden und eine ergänzende Struktur aus einem Phenolharz kombiniert.
    • 2B ist eine vertikale Querschnittsansicht des Bereichs der Halbleitervorrichtung von 2A.
    • 3A ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die ein Band-Bonden mit einer ergänzenden Struktur kombiniert, die einen Kernbereich und einen Schichtbereich umfasst.
    • 3B ist eine vertikale Querschnittsansicht des Bereichs der Halbleitervorrichtung von 3A.
    • 4A ist eine schematische horizontale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die ein Kugel- bzw. Ball-Bonden mit einem Bondpad kombiniert, einschließlich einer ergänzenden Struktur direkt zwischen einem Basisbereich und einem Abdeckbereich.
    • 4B ist eine vertikale Querschnittsansicht des Bereichs der Halbleitervorrichtung von 4A.
    • 5A ist eine schematische Draufsicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die sich auf eine ergänzende Struktur mit Schlitzen in einer vertikalen Projektion der Bonddrähte bezieht.
    • 5B ist eine schematische Draufsicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine ergänzende Struktur mit Öffnungen betrifft.
    • 5C ist eine schematische Draufsicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine ergänzende Struktur mit getrennten Padabschnitten zwischen benachbarten Bondfüßen betrifft.
    • 5D ist eine schematische Draufsicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine ergänzende Struktur mit getrennten Padabschnitten in der longitudinalen Projektion der Bonddrähte betrifft.
    • 6A ist eine schematische Draufsicht eines Bereichs einer Halbleitervorrichtung mit einer ergänzenden Struktur gemäß einer weiteren Ausführungsform, die eine TO-220-Baugruppe betrifft.
    • 6B ist eine schematische Draufsicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die sich auf eine nach einem Draht-Bonden ausgebildete ergänzende Struktur bezieht.
    • 6C ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine ergänzende Struktur betrifft, die einen Bondfuß einhüllt.
    • 7A ist eine schematische Querschnittsansicht eines Bereichs eines Halbleitersubstrats, um ein Verfahren zum Herstellen von Halbleitervorrichtungen zu veranschaulichen, die eine ergänzende Struktur neben einem Bondfuß umfassen, gemäß einer Ausführungsform, die die ergänzende Struktur vor einem Draht-Bonden nach Ausbilden eines Bondpads ausbildet.
    • 7B ist eine schematische Querschnittsansicht des Bereichs des Halbleitersubstrats von 7A nach Ausbilden der ergänzenden Struktur.
    • 7C ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, die aus dem Bereich des Halbleitersubstrats von 7B erhalten wird, nach Versiegeln eines Halbleiterdie in einer Schutzumhüllung.
    • 8A ist eine schematische Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, um ein Verfahren zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, die die ergänzende Struktur nach einem Draht-Bonden bildet, nach einem Draht-Bonden zu veranschaulichen.
    • 8B ist eine schematische vertikale Querschnittsansicht des Bereichs der Halbleitervorrichtung von 8A nach Versiegeln der Halbleitervorrichtung in einer Schutzumhüllung.
    • 9 ist eine schematische Querschnittsansicht eines Bereichs einer Halbleitervorrichtung mit einem Bondpad, einschließlich einer ergänzenden Struktur mit einem Kernbereich, der Silber enthält, gemäß einer anderen Ausführungsform.
    • 10 ist eine schematische Querschnittsansicht eines Bereichs einer Halbleitervorrichtung mit einem Bondpad, das einen Silber enthaltenden Kernbereich enthält, gemäß einer Ausführungsform, die einen Abdeckbereich aus einer Aluminiumlegierung einschließt.
    • 11 ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung mit einem Bondpad, das einen Silber enthaltenden Kernbereich umfasst, gemäß einer Ausführungsform, die sich auf Halbleiterdioden bezieht.
    • 12A ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform mit einem Abdeckbereich eines Bondpads, der ausschließlich entlang einer lateralen äußeren Oberfläche des Bondpads ausgebildet ist.
    • 12B ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform mit einem unabhängig von einem Basisbereich des Bondpads ausgebildeten Abdeckbereich.
    • 12C ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform mit dem Abdeckbereich und dem Basisbereich des Bondpads, die im gleichen Prozess strukturiert werden.
    • 13A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats, um ein Verfahren zum Ausbilden eines Bondpads mit einer ergänzenden Struktur mit einem Kernbereich aus Silber gemäß einer Ausführungsform mit einem Abdeckbereich und einem Basisbereich, die im gleichen Strukturierungsschritt gebildet werden, nach einem Strukturieren des Kernbereichs der ergänzenden Struktur zu veranschaulichen.
    • 13B ist eine schematische vertikale Querschnittsansicht des Bereichs des Halbleitersubstrats von 13A nach einem Ausbilden einer Abdeckschicht.
    • 13C ist eine schematische vertikale Querschnittsansicht des Bereichs des Halbleitersubstrats von 13B nach einem Strukturieren der Abdeckschicht und einer Basisschicht.
    • 14A ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, um ein Verfahren zum Herstellen von Halbleitervorrichtungen gemäß einer Ausführungsform, die einen Abdeckbereich und einen Basisbereich des Bondpads unabhängig voneinander strukturiert, nach Ausbilden einer Kernschicht zu veranschaulichen.
    • 14B ist eine schematische vertikale Querschnittsansicht des Bereichs des Halbleitersubstrats von 14A nach einem Ausbilden einer Abdeckschicht.
    • 14C ist eine schematische vertikale Querschnittsansicht des Bereichs des Halbleitersubstrats von 13B nach enem Strukturieren der Abdeckschicht.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Ausführungsformen ausgestaltet werden können. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Varianten umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Die gleichen Elemente sind in den verschiedenen Zeichnungen mit den gleichen Bezugszeichen versehen, falls nicht etwas anderes festgestellt wird.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n- “ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+ “-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A zeigt eine Draufsicht einer Halbleitervorrichtung 500 in dem Gebiet einer Bondverbindung, und 1B ist eine vertikale Querschnittsansicht der Halbleitervorrichtung 500 entlang einer Linie B-B von 1A.
  • Die Halbleitervorrichtung 500 ist für Leistungsanwendungen geeignet, zum Beispiel eine Leistungs-Halbleiterdiode, einen IGFET, zum Beispiel einen MOSFET (Metall-Oxid-Halbleiter-FET) in der üblichen Bedeutung, einschließlich IGFETs mit Metall-Gates sowie IGFETs mit Polysilizium-Gates, einen IGBT, eine MCDs (MOS-gesteuerte Dioden) oder eine intelligente Leistungs-Halbleitervorrichtung, die CMOS-(komplementäre Metall-Oxid-Halbleiter-)Schaltungen wie etwa Sensorschaltungen und/oder Steuerschaltungen zusätzlich zu einer Leistungs-Halbleitereinheit enthält.
  • Die Halbleitervorrichtung 500 basiert auf einem Halbleiterbereich 100 aus einem einkristallinen Halbleitermaterial wie etwa Silizium (Si), Germanium (Ge), Silizium-Germanium (SiGe), Siliziumcarbid (SiC) oder einem AIIIBV-Halbleiter.
  • Eine erste Oberfläche 101 an einer Vorderseite des Halbleiterbereichs 100 ist planar oder wird durch koplanare Oberflächenabschnitte definiert und ist zu einer zweiten Oberfläche auf der Rückseite des Halbleiterbereichs 100 parallel. In der Ebene von 1A kann der Halbleiterbereich 100 eine rechtwinklige Form mit einer Kantenlänge im Bereich von einigen Millimetern aufweisen. Eine Normale zur ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen orthogonal zur vertikalen Richtung sind horizontale Richtungen.
  • Ein Bondpad 300 an der Vorderseite des Halbleiterbereichs 100 ist mit einem oder mehreren dotierten Gebieten 111 im Halbleiterbereich 100 elektrisch verbunden.
  • Beispielsweise kann das dotierte Gebiet 111 ein Anodengebiet einer Leistungs-Halbleiterdiode sein, und das Bondpad 300 kann direkt an die erste Oberfläche 101 grenzen, um einen ohmschen Kontakt mit dem dotierten Gebiet 111 auszubilden. Gemäß anderen Ausführungsformen kann ein Zwischenschicht-Dielektrikum das Bondpad 300 vom Halbleiterbereich 100 trennen, und Kontaktbereiche des Bondpads 300 erstrecken sich durch Öffnungen in dem Zwischenschicht-Dielektrikum und verbinden elektrisch das Bondpad 300 mit einer Vielzahl getrennter dotierter Gebiete 111, die beispielsweise die Sourcezonen und Bodygebiete von Transistorzellen umfassen können.
  • Das Bondpad 300 umfasst einen Basisbereich 310, der eine homogene Struktur sein kann, beispielsweise aus einer Aluminium enthaltenden Legierung, z.B. AlCu, AlSi, AlSiCu, oder die eine geschichtete Struktur aufweisen kann, die Teilschichten verschiedener Metalle umfasst, z.B. eine Kontaktschicht mit Silizidabschnitten, eine Sperr- bzw. Barrierenschicht, die zumindest eines von Titan oder Tantal enthält, eine Füllschicht zum Füllen schmaler Kontaktbereiche, z.B. eine Wolframschicht, und/oder eine Basisschicht aus Aluminium oder einer Aluminiumlegierung wie etwa AlCu, AlSi oder AlSiCu.
  • Ein Bonddraht oder -clip 410 ist auf einen horizontalen Bereich einer Hauptoberfläche 301 des Bondpads 300 in einem Bondgebiet 305 gebondet.
  • Der Bonddraht oder -clip 410 kann ein runder Draht mit einem Durchmesser in einem Bereich von z.B. 25 µm bis 500 µm, ein flacher, bandartiger Draht mit einer annähernd rechtwinkligen Querschnittsform sein, wobei eine lange Seite des Querschnitts zumindest zweimal so groß wie eine kurze Seite ist. Der runde oder flache Draht kann als Hauptbestandteil(e) zumindest eines von Gold (Au), Silber (Ag), Kupfer (Cu) und Aluminium (Al) enthalten, beispielsweise Legierungen, die ein, zwei oder mehr von Al, Au, Ag und Cu enthalten. Der Bonddraht oder -clip 410 kann ein Kupferclip mit einer Dicke von zumindest 50 µm und einer Querschnittsfläche von zumindest 0,5 mm2 sein.
  • Der Bondprozess kann in einem gewissen Maß einen Bereich des Bonddrahts oder -clips 410 verformen, der direkt auf die Hauptoberfläche 301 gebondet wird, wobei die gebondeten Bereiche einen Bondfuß 415 bilden. Der Bondfuß 415 kann ein mechanisch abgeflachter Abschnitt des Bonddrahts oder -clips 410 oder ein Kegel oder eine Kugel (engl.: ball) aus vorübergehend geschmolzenem und wieder verfestigtem Material des Bonddrahts oder -clips 410 sein.
  • Ein Loop- bzw. Schleifenbereich 411 des Bonddrahts oder -clips 410 verbindet den Bondfuß 415 auf dem Bondpad 300 mit einem weiteren Bondfuß des Bonddrahts oder -clips 410 auf einer Metallleitung oder einer Trägerplatte oder dergleichen oder einem anderem Halbleiterdie.
  • Im Fall eines Keil- bzw. Wedge-Bondens hat der Bondfuß 415 eine erste Länge y1 in einer Richtung parallel zur Längsrichtung des Bonddrahts oder -clips 410 und eine erste Breite x1 in einer Richtung orthogonal zur longitudinalen Richtung des Bonddrahts oder -clips 410. Der Bonddraht oder -clip 410 kann ferner einen Schwanzbereich 419, der einen vom Bondfuß 415 abstehenden Stumpf bildet, an einer dem Schleifenbereich 411 gegenüberliegenden Seite umfassen.
  • Im Fall eines (in 1A und 1B nicht dargestellten) Kugel- bzw. Ball-Bondens kann der Bondfuß 415 eine im Wesentlichen kreisförmige Form aufweisen, was zu einer gleichen ersten Länge y1 und ersten Breite x1 führt. Der Bonddraht oder -clip 410 kann einen vertikalen Anfang des Schleifenbereichs 411 aufweisen, bevor der Bonddraht oder -clip 410 in Richtung des weiteren Bondfußes auf der Metallleitung oder Trägerplatte des gleichen oder eines anderen Halbleiterdie führt. Falls der Bonddraht oder -clip 410 einen Kupferclip umfasst, kann der Bondprozess ein Reflow- bzw. Wiederaufschmelzlöten umfassen.
  • Das Bondgebiet 305 ist ein Teil der Hauptoberfläche 301 des Bondpads 300, der für ein Draht-Bonden oder Wiederaufschmelzlöten eines Kupferclips reserviert ist. Abmessungen des Bondgebiets 305 hängen von Parametern wie etwa einer Bond-Technik, Querschnittsfläche des Bonddrahts oder -clips 410 und Platzierungsgenauigkeit des Bond-Werkzeugs ab. Das Bondgebiet 305 kann eine zweite Länge y2 parallel zu der longitudinalen Achse des Bonddrahts oder -clips 410 und eine zweite Breite x2 orthogonal zur longitudinalen Achse des Bonddrahts oder -clips 410 aufweisen. Die zweite Länge y2 kann zumindest 150 % oder zumindest 200 % der ersten Länge y1 des Bondfußes 415 betragen. Die zweite Breite x2 kann zumindest 150 % oder zumindest 200 % der ersten Breite x1, z.B. zumindest 2 µm oder zumindest 5 µm, betragen.
  • Eine ergänzende Struktur 350 neben dem Bondfuß 415 auf der Hauptoberfläche 301 hat eine höhere spezifische Wärmekapazität als eine Basisschicht 317 des Basisbereichs 310. Beispielsweise beträgt die spezifische Wärmekapazität der ergänzenden Struktur 350 zumindest 3,5 J/cm3K, z.B. mehr als 3,7 J/cm3K.
  • Die ergänzende Struktur 350 ist neben dem Bonddraht oder -clip 410 ausgebildet, wobei sowohl der Bonddraht und -clip 410 als auch die ergänzende Struktur 350 an der gleichen, dem Halbleiterbereich 100 gegenüberliegenden Seite des Bondpads 300 ausgebildet sind. Die ergänzende Struktur 350 kann direkt an einen Bereich des Bonddrahts und -clips 410, z.B. den Bondfuß 415, grenzen oder kann von dem Bonddraht und -clip 410 und dem Bondfuß 415 um einige wenige Mikrometer, z.B. um höchstes 50 µm, um höchstens 30 µm oder um höchstens 5 µm und um höchstens 0,5 µm, z.B. zumindest 1 µm, horizontal getrennt sein.
  • Die ergänzende Struktur 350 kann homogen sein oder kann einen Kernbereich und einen Mantelbereich umfassen, der den Kernbereich zumindest bedeckt. Die ergänzende Struktur 450 kann aus einem leitfähigen Material wie etwa Nickel (Ni) mit einer spezifischen Wärmekapazität von annähernd 3,95 J/cm3K oder aus einem anorganischen dielektrischen Material wie etwa Kobaltnickeloxid, Wolframcarbid mit einer spezifischen Wärmekapazität von annähernd 4,9 J/cm3K, Topas (Al2 [6] [(F, OH)2 | SiO4]) mit einer spezifischen Wärmekapazität von annähernd 4,44 J/cm3K und Lithiumfluorid (LiF) mit einer spezifischen Wärmekapazität von annähernd 4,01 J/cm3K bestehen, wobei für jedes der erwähnten Materialien der präzise Wert für die Wärmekapazität von weiteren physikalischen Variablen wie etwa Abscheidungsbedingungen und Dichte abhängt.
  • Die ergänzende Struktur 350 kann durchgehend oder fein strukturiert sein, kann z.B. ein schmales, regelmäßiges Gitter bilden oder kann ein dichtes, regelmäßiges Muster isolierter Teilstrukturen, z.B. Inseln, umfassen. Beispielsweise umfasst die ergänzende Struktur 350 ein enges Gitter aus Nickel.
  • Gemäß einer Ausführungsform enthält die ergänzende Struktur 350 Phenolharz mit einer spezifischen Wärmekapazität von zumindest 3,0 J/cm3K, z.B. etwa 3,77 J/cm3K. Zusätzlich zu dem Phenolharz kann die ergänzende Struktur 350 ein Material mit einer höheren Wärmeleitfähigkeit als Phenolharz enthalten.
  • Falls die ergänzende Struktur 350 vor einem Bondprozess ausgebildet wird, wird die ergänzende Struktur 350 ausschließlich in einem blanken Gebiet 306 außerhalb der Bondgebiete 305 gebildet, welche für den Bondprozess reserviert sind. Das blanke Gebiet 306 kann auch ein Pad-Randgebiet 307 ausklammern, das sich entlang der lateralen äußeren Oberfläche 313 des Basisbereichs 310 erstreckt, wobei eine Breite y3 des Pad-Randgebiets 307 zumindest 1 µm betragen kann.
  • Die ergänzende Struktur 350 kann das komplette blanke Gebiet 306 oder nur Bereiche davon bedecken. Beispielsweise kann die ergänzende Struktur 350 an nur einer Seite jedes Bondfußes 415, an zwei Seiten, an drei Seiten oder an allen Seiten des Bondfußes 415 ausgebildet sein.
  • Falls die ergänzende Struktur 350 nach dem Bondprozess ausgebildet wird, kann sich das blanke Gebiet 306 bis zur lateralen äußeren Oberfläche 315 des Basisbereichs 310 erstrecken, und die ergänzende Struktur 350 kann einen Bereich des Bonddrahts oder -clips 410, der den Bondfuß 415 einschließt, einhüllen und direkt abdecken.
  • Wie von den Erfindern beobachtet wurde, hat in einigen Leistungs-Halbleitervorrichtungen die thermische Spannung, die während einer gewissen elektrischen Überlastung auftritt, ein partielles Schmelzen des Bondpads 300 neben einem Bondfuß 415 statt direkt unter dem Bondfuß 415 zur Folge. Das lokale Schmelzen zeigt ein lokales Temperaturmaximum neben, nicht aber direkt unter dem Bondfuß 415 an, wo der Bonddraht oder - clip 410 thermische Energie dissipiert bzw. abführt. Die ergänzende Struktur 350 erhöht lokal die Wärmekapazität um den Bondfuß 415 herum, absorbiert vorübergehend den lokalen Überschuss an thermischer Energie während wiederholter Lawinen- oder Kurzschlussereignisse und setzt die gespeicherte thermische Energie zwischen den Lawinen- und Kurzschlussereignissen allmählich frei.
  • Die ergänzende Struktur 350 bildet einen lokalen temporären Wärmespeicher, der als lokale Wärmesenke nahe dem Bondfuß 415 wirksam ist, verhindert auf solche Weise ein lokales Schmelzen des Bondpads und erhöht eine Lawinen- und Kurzschluss-Unempfindlichkeit der Halbleitervorrichtung 500.
  • Da der Laststrom direkt vom Bondpad 300 zum Bonddraht oder - clip 410 fließt, umgeht der Laststrom die ergänzende Struktur 350. Deshalb kann ein spezifischer elektrischer Widerstand der Materialien der ergänzenden Struktur 350 irrelevant sein und kann höher als für das Bondpad 300 sein. Hochohmige Materialien und dielektrische Materialien mit hohem spezifischem elektrischem Widerstand haben keinen nachteiligen Einfluss auf eine Vorrichtungsleistung. Die Materialien für die ergänzende Struktur können ausschließlich im Hinblick auf Wärmekapazität und mechanische Festigkeit ausgewählt werden und können an die Temperaturausdehnungskoeffizienten des Halbleiterbereichs 100 angepasst werden.
  • 2A bis 2B kombinieren ein Keil- bzw. Wedge-Bonden mit einer ergänzenden Struktur 350, die auf einem Bondpad 300 ausgebildet ist, das eine erste Lastelektrode bilden kann, die mit Transistorzellen TC mit planaren Gatestrukturen 150 elektrisch verbunden ist.
  • Die Halbleitervorrichtung 500 kann ein IGFET, ein IGBT oder eine MCD sein und enthält eine Vielzahl von Transistorzellen TC, die miteinander elektrisch parallel verbunden sind.
  • Die Transistorzellen TC sind entlang einer ersten Oberfläche 101 eines Halbleiterbereichs 100 an einer Vorderseite der Halbleitervorrichtung 500 ausgebildet. Die Transistorzellen TC können einen Laststromfluss zwischen zwei Lastelektroden an der Vorderseite steuern. Die veranschaulichte Ausführungsform betrifft eine vertikale Vorrichtung, mit einem Laststromfluss zwischen einer ersten Lastelektrode an der Vorderseite und einer zweiten Lastelektrode an der Rückseite, wobei zwischen den Transistorzellen TC und einer der ersten Oberfläche 101 gegenüberliegenden zweiten Oberfläche 102 der Halbleiterbereich 100 eine Driftstruktur 130 enthält. Die Driftstruktur 130 kann eine schwachdotierte Driftzone 131 und einen hochdotierten Kontaktbereich 139 entlang der zweiten Oberfläche 102 umfassen. Eine Dotierstoffkonzentration im Kontaktbereich 139 ist ausreichend hoch, um einen ohmschen Kontakt mit einer direkt an die zweite Oberfläche 102 grenzenden zweiten Lastelektrode 390 auszubilden. Der Kontaktbereich 139 kann vom gleichen Leitfähigkeitstyp wie die Driftzone 131 sein, falls die Halbleitervorrichtung 500 ein IGFET ist, kann eine Schicht des entgegengesetzten Leitfähigkeitstyps sein, falls die Halbleitervorrichtung 500 ein IGBT ist, und kann Zonen beider Leitfähigkeitstypen, die sich entlang zumindest einer horizontalen Richtung abwechseln, enthalten, falls die Halbleitervorrichtung 500 ein RC-IGBT ist. Eine Feldstopp- oder Pufferschicht 137 kann direkt zwischen der Driftzone 131 und dem Kontaktbereich 139 ausgebildet (sandwichartig angeordnet) sein, wobei die Feldstopp- und Pufferschicht 137 einen unipolaren Übergang mit der Driftzone 131 und einen unipolaren Übergang oder einen pn-Übergang mit dem Kontaktbereich 139 bildet. Eine mittlere Dotierstoffkonzentration in der Feldstopp- oder Pufferschicht 137 ist zumindest zweimal so hoch wie in der Driftzone 131 und höchstens halb so hoch wie in dem Kontaktbereich 139.
  • Die Transistorzellen TC enthalten Bodygebiete 120, die erste pn-Übergänge pn1 mit der Driftstruktur 130 und zweite pn-Übergänge pn2 mit Sourcezonen 110 bilden, die direkt zwischen der ersten Oberfläche 101 und den Bodygebieten 120 ausgebildet sind, wobei die Bodygebiete 120 die Sourcezonen 110 von der Driftstruktur 130 entlang der ersten Oberfläche 101 trennen.
  • Ferner enthalten die Transistorzellen TC eine Gatestruktur 150, die eine leitfähige Gateelektrode 155 umfasst, welche eine hochdotierte polykristalline Siliziumschicht oder eine metallhaltige Schicht enthalten oder aus einer solchen bestehen kann. Ein Gatedielektrikum 159 trennt die Gateelektrode 155 vom Halbleiterbereich 100, wobei das Gatedielektrikum 159 die Gateelektrode 155 mit Kanalbereichen der Bodygebiete 120 entlang der ersten Oberfläche 101 kapazitiv koppelt.
  • Das Gatedielektrikum 159 kann ein Halbleiteroxid, zum Beispiel thermisch gewachsenes oder abgeschiedenes Siliziumoxid, Siliziumnitrid, zum Beispiel abgeschiedenes oder thermisch gewachsenes Nitrid, ein Halbleiter-Oxynitrid, zum Beispiel Siliziumoxynitrid, oder eine Kombination davon enthalten oder daraus bestehen.
  • Die Gatestruktur 150 ist ein laterales Gate, das außerhalb des Halbleiterbereichs 100 entlang der ersten Oberfläche 101 ausgebildet ist, wobei die Gatestruktur 150 eine Vielzahl von Gatestreifen enthalten oder ein Gategitter bilden kann.
  • Für die folgende Beschreibung sind die Driftzone 131 und die Sourcezonen 110 ein n-Typ, und die Bodygebiete 120 sind ein p-Typ. Ähnliche Betrachtungen, wie sie im Folgenden für n-Kanal-Transistorzellen TC skizziert werden, gelten für Ausführungsformen mit p-Kanal-Transistorzellen, die auf Bodygebieten 120 vom n-Typ, einer Driftzone 131 vom p-Typ und Sourcezonen 110 vom p-Typ basieren.
  • Wenn eine an die Gateelektrode 155 angelegte Spannung eine voreingestellte Schwellenspannung übersteigt, sammeln sich Elektronen in den Kanalbereichen der Bodygebiete 120 und bilden Inversionskanäle entlang dem Gatedielektrikum 159. Die Inversionskanäle schließen den ersten pn-Übergang pn1 für Elektronen kurz, und ein unipolarer Laststrom fließt zwischen den Sourcezonen und dem Kontaktbereich 139. Im Fall von IGBTs löst der unipolare Laststrom einen bipolaren Strom in der pnp-Struktur aus, die von dem Bodygebiet 120, der Driftzone 131 und den Abschnitten vom p-Typ des Kontaktbereichs 139 gebildet wird.
  • Ein Zwischenschicht-Dielektrikum 210 trennt die Gateelektroden 155 von einem Bondpad 300. Das Bondpad 300 kann eine erste Lastelektrode für einen Laststrom bilden. Kontaktbereiche 309 des Bondpads 300 erstrecken sich durch Öffnungen in dem Zwischenschicht-Dielektrikum 210 und der Gatestruktur 150 zu dem oder in den Halbleiterbereich 100 und grenzen direkt an die Sourcezonen 110 und die Bodygebiete 120. Die Kontaktbereiche 309 sind Teil eines Basisbereichs 310 des Bondpads 300.
  • Der Basisbereich 310 des Bondpads 300 umfasst zumindest eine Basisschicht 317 aus Aluminium (Al) oder einer Aluminiumlegierung, zum Beispiel AlCu, AlSiCu oder AlSi. Die Basisschicht 317 kann direkt an den Halbleiterbereich 100 grenzen.
  • Gemäß der veranschaulichten Ausführungsform kann der Basisbereich 310 eine oder mehrere weitere Schichten umfassen, z.B. eine Kontaktschicht 311 aus einem Metall, das ein Silizid bildet, zum Beispiel Tantal (Ta) oder Titan (Ti). Die Kontaktschicht 311 kann Silizidbereiche, die niederohmige Kontakte zu dem Halbleiterbereich 100 bilden, und nicht-silizierte Bereiche entlang dem Zwischenschicht-Dielektrikum 210 enthalten. Eine Barrierenschicht 312 aus zumindest einem von Titan, Tantal, Titannitrid (TiN) und Tantalnitrid (TaN) kann direkt auf der Kontaktschicht 311 ausgebildet sein und verhindert, dass Dotierstoffe aus dem Halbleiterbereich 100 diffundieren und/oder Metallatome aus dem Bondpad 300 in den Halbleiterbereich 100 diffundieren. Eine Füllschicht 315 aus z.B. Wolfram (W) kann den Kern der Kontaktbereiche 309 bilden und kann auch eine durchgehende Schicht mit einer horizontalen oberen Oberfläche über den Gatestrukturen 150 und den Kontaktbereichen 309 ausbilden. Die Basisschicht 317 kann direkt an die Füllschicht 315 grenzen.
  • Ein Zwischenmetall-Dielektrikum 220 kann direkt an das Bondpad 300 in einer lateralen Richtung grenzen und kann Abschnitte des Halbleiterbereichs 100 und/oder des Zwischenschicht-Dielektrikums 210 neben dem Bondpad 300 bedecken. Das Zwischenmetall-Dielektrikum 220 kann das Bondpad 300 von einem benachbarten Bondpad und/oder von einer lateralen äußeren Oberfläche des Halbleiterbereichs 100 trennen. Das Zwischenschicht-Dielektrikum 220 kann beispielsweise ein Polyimid, ein Silikon oder ein Siliziumnitrid enthalten.
  • Ein Bonddraht oder -clip 410 wird auf eine Hauptoberfläche 301 des Bondpads 300 gebondet. Der Bonddraht oder -clip 410 kann einen Durchmesser d1 in einem Bereich von 25 µm bis 500 µm aufweisen. Ein Bondfuß 415 grenzt direkt an die Hauptoberfläche 301.
  • Ein Wedge-Bonden kann einen Bondfuß 415 bilden, indem ein Bereich des Bonddrahts oder -clips 410 abgeflacht wird, während ein Schwanzbereich 419 vom Bondfuß 415 an der gegenüberliegenden Seite eines Schleifenbereichs 411 absteht. Kugel- bzw. Ball-Bonden kann einen Bondfuß 415 bilden, dessen Form eine an der Unterseite abgeflachte Kugel ohne Schwanzbereich approximiert. Der Schleifenteil 411 verbindet den Bondfuß 415 auf dem Bondpad 300 der Halbleitervorrichtung 500 mit einem weiteren Bondfuß auf einer Metallleitung der Halbleitervorrichtung 500. Der Bonddraht oder -clip 410 kann als Hauptbestandteil zumindest eines von Aluminium (Al), Gold (Au), Silber (Ag) und Kupfer (Cu) enthalten.
  • Außerhalb eines Bondgebiets 305 und vom Bonddraht oder -clip 410 beabstandet steht eine ergänzende Struktur 350 aus einem Phenolharz in direktem Kontakt mit der Hauptoberfläche 301. Die ergänzende Struktur 305 kann in der longitudinalen Projektion des Bonddrahts oder -clips 410, unter dem Schleifenbereich 411 und/oder an zumindest einer Seite des Bondfußes 415 gelegen sein.
  • Phenolharz hat eine vergleichsweise hohe spezifische Wärmekapazität von etwa 3,77 J/cm3K, ist ein in der Halbleiterindustrie allgemein verwendetes Material und zeigt eine hohe thermische Stabilität. Schichten aus Phenolharz können strukturiert werden, indem fotoresistive Masken, die auf der Schicht aus Phenolharz abgeschieden werden, verwendet werden oder indem das Phenolharz durch Zusetzen fotoaktiver Gruppen modifiziert wird, so dass eine Schicht des modifizierten Phenolharzes mittels Fotolithografie ohne zusätzliche Fotoresistschicht strukturiert werden kann. Alternativ dazu oder zusätzlich kann das Phenolharz mit Komponenten mit höherer thermischer Leitfähigkeit vermischt sein. Eine vertikale Ausdehnung der ergänzenden Struktur 350 aus Phenolharz kann in einem Bereich von 5 µm bis einige hundert µm, zum Beispiel in einem Bereich von 10 µm bis 100 µm, liegen.
  • Die ergänzende Struktur 350 hat eine größere spezifische Wärmekapazität als ein Hauptbereich des Bondpads 300 und vermeidet eine lokale Überhitzung, die andernfalls im Fall wiederholter Lawinen- und/oder Kurzschlussereignisse in der Nähe des Bondfußes 415 auftritt.
  • Eine Versiegelungsstruktur 490 versiegelt den Halbleiterbereich 100 und den Bonddraht oder -clip 410 in einer Schutzumhüllung. Die Versiegelungsstruktur 490 kann eine Formmasse umfassen. Beispielsweise kann die Versiegelungsstruktur 490 ein Epoxidharz, ein Vergussgel wie etwa ein Silikongel, ein Glas oder ein Keramikgel umfassen. Die Formmasse wird typischerweise ausgewählt, um ein elektrisches Sperrvermögen des Halbleiterbereichs 100 und/oder eine elektrische Isolierung des Halbleiterbereichs 100 sicherzustellen und/oder den Halbleiterbereich 100 gegen Feuchtigkeit zu schützen. Typischerweise ergibt sich eine Auswahl der Formmasse aus einem Kompromiss unter Berücksichtigung der mechanischen Robustheit, des Gewichts, der Materialkosten und Fertigungseffizienz. Die spezifische Wärmekapazität von Silikon beträgt etwa 1,6 J/cm3K bis etwa 1,7 J/cm3K, und die spezifische Wärmekapazität von Epoxidharzen liegt in einem Bereich von 1,2 J/cm3K bis 2,0 J/cm3K. Stattdessen liegt die spezifische Wärmekapazität einer ergänzenden Struktur 350 aus z.B. Phenolharz typischerweise zumindest 30 %, zum Beispiel zumindest 50 % oder sogar mehr als 100 %, höher als diejenige der Formmasse der Versiegelungsstruktur 490, z.B. zumindest 3,0 J/cm3K.
  • 3A bis 3B kombinieren ein Band-Bonden mit einer ergänzenden Struktur 350, die einen eingekapselten Kernbereich 355 enthält, in Kombination mit einer Leistungs-Halbleiterdiode.
  • Statt der Transistorzellen TC kann der Halbleiterbereich 100 ein einziges dotiertes Gebiet enthalten, das ein Anodengebiet 112 bildet, das einen Diodenübergang pn0 mit der Driftstruktur 130 ausbildet. Ein Basisbereich 310 eines Bondpads 300 grenzt direkt an die erste Oberfläche 101 des Halbleiterbereichs 100. Der Basisbereich 310 enthält eine Basisschicht 317 aus Aluminium oder einer Aluminiumlegierung, wobei die Basisschicht 317 direkt an das Anodengebiet 112 grenzen kann. Der Basisbereich 310 kann ferner eine Kontaktschicht 311, die ein Metall enthält, das ein Metallsilizid, z.B. Titansilizid (TiSi), bildet, an der Grenzfläche zum Halbleiterbereich 100 enthalten.
  • Ein Bonddraht oder -clip 410 kann ein Band oder ein Clip mit einer annähernd rechtwinkligen Querschnittsfläche sein, wobei eine Breite b1 des Bonddrahts oder -clips 410 zumindest das Zweifache oder zumindest das Dreifache einer Dicke b2 des Bonddrahts oder -clips 410 ist.
  • Die ergänzende Struktur 350 umfasst einen Kernbereich 355 aus einem Zusatzmaterial mit einer höheren spezifischen Wärmekapazität als die Basisschicht 317. Das Zusatzmaterial hat eine hohe spezifische Wärmekapazität, z.B. höher als Kupfer. Das Zusatzmaterial kann ein metallhaltiges Material sein. Der Kernbereich 355 kann als Hauptbestandteil aus zumindest einem von Silber, Wolfram, Molybdän, Kobalt, Nickel, Nickeloxid, einer Nickellegierung, Wolframcarbid, Topas, Lithiumfluorid, oder einem Phenolharz bestehen oder kann ein solches enthalten.
  • Die ergänzende Struktur 350 kann ferner einen Mantelbereich 359 umfassen, der zumindest eine obere Oberfläche 351 des Kernbereichs 355 bedecken kann, wobei die obere Oberfläche 351 zur ersten Oberfläche 101 parallel ist. Außerdem kann der Mantelbereich 359 Seitenwände 353 des Kernbereichs 355 bedecken, wobei die Seitenwände 353 zur ersten Oberfläche 101 geneigt sind.
  • Der Mantelbereich 359 kann das Zusatzmaterial zumindest gegen eine Versiegelungsstruktur 490 passivieren, die den Bonddraht oder -clip 410 und das Bondpad 300 einkapselt, und kann als Hauptbestandteil aus einem stabilen Barrierenmaterial wie etwa Titan, Tantal oder Palladium oder Gold bestehen oder kann ein solches enthalten. Beispielsweise kann der Mantelbereich 359 mit einem Kernbereich 355, der zumindest eines von Cu und Ag enthält, kombiniert sein.
  • 4A und 4B kombinieren ein Ball-Bonden mit einer ergänzenden Struktur 350, wobei die ergänzende Struktur 350 zwischen einem Abdeckbereich 320 und einem Basisbereich 310 des Bondpads 300 einer Halbleitervorrichtung 500 positioniert ist, wobei die Halbleitervorrichtung Graben-Gatestrukturen 150 mit einer Feldplattenelektrode 165 enthält.
  • Die Graben-Gatestrukturen 150 erstrecken sich von der ersten Oberfläche 101 in die Driftzone 131. Die Gateelektrode 155 ist in Bereichen der Graben-Gatestrukturen 150 ausgebildet, die zur ersten Oberfläche 101 orientiert sind. Ein Gatedielektrikum 159 trennt die Gateelektrode 155 von dem Halbleiterbereich 100 und koppelt die Gateelektrode 155 kapazitiv mit vertikalen Kanalbereichen der Bodygebiete 120. Zwischen der Gateelektrode 155 und der zweiten Oberfläche 102 enthalten die Graben-Gatestrukturen 150 eine leitfähige Feldplattenelektrode 165. Ein Felddielektrikum 169 trennt die Feldplattenelektrode 165 von der Driftzone 131, und ein Trenndielektrikum 156 trennt die Gateelektrode 155 von der Feldplattenelektrode 165.
  • Der Bondfuß 415 wird von einem geschmolzenen Bereich an der Spitze des Bonddrahts oder -clips 410 gebildet und kann annähernd elliptische horizontale und vertikale Querschnittsflächen mit einer annähernd gleichen ersten Länge 11 parallel zu einer longitudinalen Achse und ersten Breite x1 orthogonal zur longitudinalen Achse des Bonddrahts oder -clips 410 aufweisen.
  • Die ergänzende Struktur 350 kann das Bondgebiet 305 vollständig umgeben und kann eine Begrenzung des Bondgebiets 305 definieren. Außerhalb des Bondgebiets 305 kann die ergänzende Struktur 350 zwischen einem Abdeckbereich 320 und einem Basisbereich 310 des Bondpads 300 positioniert sein. Der Abdeckbereich 320 kann einen Hauptabdeckbereich aus Aluminium oder einer Aluminiumlegierung wie etwa AlCu, AlSi oder AlSiCu umfassen.
  • Der Mantelbereich 359 kann den Kernbereich 355 der ergänzenden Struktur 350 von sowohl dem Basisbereich 310 als auch dem Abdeckbereich 320 trennen.
  • Im Bondgebiet 305 kann der Abdeckbereich 320 direkt an den Basisbereich 310 grenzen, oder inaktive bzw. ungenutzte Abschnitte des Mantelbereichs 359 können direkt zwischen dem Abdeckbereich 320 und dem Basisbereich 310 ausgebildet sein.
  • Der Kernbereich 355 kann aus Silber (Ag) bestehen. Eine vertikale Ausdehnung des Kernbereichs 355 kann in einem Bereich von 5 µm bis 100 µm, zum Beispiel in einem Bereich von 5 µm bis 20 µm, liegen. Der Mantelbereich 359 kann aus Titan (Ti) bestehen, wobei der Mantelbereich 359 als eine Haftschicht wirksam ist und die Ausbildung von Silberdendriten unterdrückt. Eine Dicke des Mantelbereichs 359 kann in einem Bereich von 20 nm bis 100 nm liegen.
  • Die ergänzende Struktur 350 kann sich über das komplette blanke Gebiet 306 des Bondpads 300 außerhalb des Bondgebiets 305 und optional außerhalb des Pad-Randgebiets 307 erstrecken oder kann ausschließlich in Teilbereichen des blanken Gebiets 306 ausgebildet sein, wie in 5A bis 5D veranschaulicht ist.
  • In 5A ist die ergänzende Struktur 350 in dem kompletten blanken Gebiet 306 außer in der horizontalen Projektion des Bondsgebiets 305 in Richtung der Schleifenbereiche 411 ausgebildet, so dass die ergänzende Struktur 350 Schlitze zeigt, welche in der vertikalen Projektion des Bonddrahts oder -clips 410 offen sind.
  • In 5B bedeckt die ergänzende Struktur 350 das komplette blanke Gebiet 306 außerhalb sowohl des Pad-Randgebiets 307 als auch der Bondgebiete 305.
  • In 5C umfasst die ergänzende Struktur 350 mehrere getrennte Bereiche an gegenüberliegenden Seiten von Bondfüßen 415, wobei die getrennten Bereiche der ergänzenden Struktur 350 in einer Richtung orthogonal zur longitudinalen Achse des Bonddrahts oder -clips 410 ausgebildet sind.
  • In 5D enthält die ergänzende Struktur 350 getrennte oder miteinander verbundene Bereiche in der horizontalen Projektion des Bonddrahts oder -clips 410 an einer dem Schleifenbereich 411 gegenüberliegenden Seite.
  • 5A bis 5D betreffen hauptsächlich ergänzende Strukturen 350, die vor einem Draht-Bonden gebildet werden können. Die folgenden 6A bis 6C betreffen hauptsächlich ergänzende Strukturen 350, die nach einem Draht-Bonden ausgebildet werden.
  • 6A zeigt schematisch eine Halbleitervorrichtung 500 mit einem Halbleiterdie 501, welches einen Halbleiterbereich 100 und ein Bondpad 300 umfasst, das eine Sourceelektrode bildet, und einer Leitungsanordnung 710 in einer typischen Baugruppe für diskrete Vorrichtungen wie z.B. die TO-220-(Transistor-Outline-)Baugruppe oder ähnliche. Die Leitungsanordnung 710 kann eine Gateleitung 715, eine Sourceleitung 711 und eine Drainleitung 712 umfassen, die aus einem gemeinsamen Leiterrahmen gebildet werden, indem die Gateleitung 715 und die Sourceleitung 711 von der Drainleitung 712 z.B. während des Montageprozesses mechanisch getrennt werden.
  • Das Halbleiterdie 501 kann mit der Rückseite nach unten auf einen Bereich der Leitungsanordnung 710 gelötet werden, die die Drainleitung 712 bildet. Ein erster Bonddraht oder -clip 410 verbindet elektrisch ein Gatepad 380 an der Vorderseite des Halbleiterdie 501 mit der Gateleitung 715. Ein, zwei oder mehr zweite Bonddrähte oder -clips 410 können das Bondpad 300 mit der Sourceleitung 711 elektrisch verbinden. Eine ergänzende Struktur 350 kann durch eine Verteilerspitze vorwiegend nahe den, aber getrennt von den Bondfüßen 415 der Bonddrähte und -clips 410 und zwischen den Endbereichen der zweiten Bonddrähte und -clips 410 aufgebracht werden. Alternativ dazu kann die ergänzende Struktur 350 mit den Bonddrähten und -clips 410 in Kontakt sein und kann die Bondfüße 415 teilweise oder vollständig umgeben.
  • In 6B kann eine Verteilerspitze die ergänzende Struktur 350 bilden, wobei die Verteilerspitze direkt auf oder in unmittelbarer Nähe zu den Bondfüßen 415 der Bonddrähte oder - clips 410 z.B. zwischen benachbarten Bondfüßen 415, positioniert sein kann, so dass die ergänzende Struktur 350 mit den Bondfüßen 415 in direktem Kontakt steht. Gemäß der veranschaulichten Ausführungsform hüllt eine durchgehende ergänzende Struktur 350 Bereiche mehrerer Bonddrähte oder -clips 410 einschließlich der Bondfüße 415 ein.
  • Die Halbleitervorrichtung 500 von 6C unterscheidet sich von der einen in 2A bis 2B insofern, als die ergänzende Struktur 350 nach einem Draht-Bonden gebildet wird, wobei die ergänzende Struktur 350 vorwiegend im Bondgebiet 305 ausgebildet sein kann. Die ergänzende Struktur 350 kann in direktem Kontakt mit dem Bondfuß 415 stehen und kann teilweise oder ganz einen angrenzenden Abschnitt des Schleifenbereichs 411 des Bonddrahts oder -clips 410 sowie den Schwanzbereich 419 einhüllen. Im Fall eines Ball-Bondens kann die ergänzende Struktur 350 zumindest einen Bereich des sphärischen Bondfußes 415 einhüllen. Die ergänzende Struktur 350 kann von dem Zwischenmetall-Dielektrikum 220 beabstandet sein oder kann mit dem Zwischenmetall-Dielektrikum 220 wie veranschaulicht überlappen.
  • 7A bis 7C beziehen sich auf ein Verfahren zum Ausbilden eines Bondpads 300 mit einer ergänzenden Struktur 350, wobei die ergänzende Struktur 350 auf Waferebene gebildet wird.
  • 7A zeigt einen Bereich eines Halbleiterdie einer Vielzahl von Halbleiterdies, die in Vorrichtungsgebieten 610 eines Halbleiterwafers 900, zum Beispiel eines Siliziumwafers, ausgebildet sind. Jedes Halbleiterdie kann Transistorzellen TC und zumindest einen Basisbereich 310 eines Bondpads umfassen, das mit Sourcezonen 110 und Bodygebieten 120 in einem Halbleiterbereich 100 des Halbleiterdie elektrisch verbunden ist. Ein Zwischenmetall-Dielektrikum 220 kann benachbarte Bondpads 300, zum Beispiel Bondpads 300 von Sourceelektroden benachbarter Vorrichtungsgebiete 690 oder die Bondpads 300 für eine Sourceelektrode und Gateelektrode des gleichen Vorrichtungsgebiets 690, trennen.
  • Eine ergänzende Schicht kann auf der Oberseite des Basisbereichs 310 und auf dem Zwischenschicht-Dielektrikum 220 z.B. mittels Siebdruck oder Schablonendruck von z.B. einem Phenolharz abgeschieden werden. Gemäß einer anderen Ausführungsform wird die ergänzende Schicht mittels Fotolithografie strukturiert, wobei beispielsweise die ergänzende Schicht aus Nickel, Nickeloxid, einer Nickellegierung, Wolframcarbid, Wolfram, Molybdän oder Silber bestehen kann.
  • Beispielsweise kann eine Resistschicht auf die ergänzende Schicht abgeschieden werden. Die Resistschicht wird mittels einer maskierten Bestrahlung bei einer Wellenlänge strukturiert, bei der fotoempfindliche Gruppen des Resistmaterials modifiziert werden, und ein Entfernungs- oder Entwicklungsprozess entfernt selektiv entweder die modifizierten Bereiche oder die nicht modifizierten Bereiche der Resistschicht. Das Muster der Resistschicht wird dann in die darunterliegende ergänzende Schicht abgebildet. Überreste der strukturierten Fotoresistmaske werden entfernt.
  • Gemäß einer anderen Ausführungsform besteht die ergänzende Struktur 350 aus einem Phenolharz, wobei das Phenolharz durch Hinzufügen fotoaktiver Gruppen modifiziert werden kann, so dass die ergänzende Struktur 350 mittels Fotolithografie direkt strukturiert werden kann.
  • 7B zeigt eine ergänzende Struktur 350, die durch Strukturieren der ergänzenden Schicht erhalten wird. Die ergänzende Struktur 350 bedeckt Abschnitte der Basisbereiche 310 von Bondpads 300 in den Vorrichtungsgebieten 610. Die ergänzende Struktur 350 legt Bondgebiete 305 der Hauptoberfläche 301 der Bondpads 300 frei.
  • Der Halbleiterwafer 900 wird zerteilt, wobei die Halbleiterdies voneinander getrennt werden. Jedes Halbleiterdie kann z.B. an einem Leiterrahmen angebracht werden, und die Bondpads 300 jedes Halbleiterdie werden mittels Draht-Bonden mit Leitungen des Leiterrahmens elektrisch verbunden. Das Halbleiterdie und die Bonddrähte oder -clips 410 werden dann mit einer Formmasse versiegelt, die das Halbleiterdie, die Bonddrähte oder -clips 410 und Bereiche des Leiterrahmens einkapselt.
  • 7C zeigt eine Halbleitervorrichtung 500, die eine Versiegelungsstruktur 490 enthält, die den Bonddraht oder -clip 410 und das Halbleiterdie mit dem Halbleiterbereich 100 und das Bondpad 300 umschließt.
  • 8A bis 8B beziehen sich auf ein Verfahren, das die ergänzende Struktur 350 auf Vorrichtungsebene nach einem Die-Bonden aufbringt, wobei ein Die-Bonden Löten, Aufkleben oder Sintern umfassen kann.
  • Ein Halbleiterdie 501 wird gebildet, indem ein Halbleiterwafer 900 ohne ergänzende Struktur 350, wie in 7A veranschaulicht, zerteilt wird. Ein Bondpad 300 des Halbleiterdie 501 wird an eine Leitung eines Leiterrahmens drahtgebondet.
  • 8A zeigt einen Bonddraht oder -clip 410, der auf eine Hauptoberfläche 301 eines Bondpads 300 drahtgebondet ist. Eine ergänzende Struktur 350 kann mittels Schablonendruck oder Siebdruck vor dem Prozess des Draht-Bondens gedruckt werden. Nach dem Bondprozess kann die ergänzende Struktur 350 über eine Verteilerspitze in einem blanken Gebiet 306 der Hauptoberfläche 301 des Bondpads 300 verteilt werden. Ein Versiegelungsprozess bildet eine Versiegelungsstruktur 490, die das Halbleiterdie 501, Bereiche der Leitungen und die Bonddrähte oder -clips 410 einkapselt.
  • 8B zeigt die ergänzende Struktur 350, welche beispielsweise aus Phenolharz bestehen kann.
  • In 9 bis 11 umfasst das Bondpad 300 eine ergänzende Struktur 350 mit einem Kernbereich 355, der unabhängig vom Vorhandensein eines Bondgebiets 305, wie in den vorherigen Ausführungsformen beschrieben, gebildet werden kann.
  • 9 bezieht sich auf eine Halbleitervorrichtung 500 mit einer Vielzahl von Transistorzellen TC, die elektrisch parallel verbunden sind, und mit planaren Gatestrukturen 150, wie oben unter Bezugnahme auf 2B beschrieben wurde. Ein Basisbereich 310 eines Bondpads 300 kann eine Kontaktschicht 311, eine Barrierenschicht 312, eine Füllschicht 315 und eine Basisschicht 317 aus Aluminium oder einer Aluminiumlegierung umfassen, wie oben unter Bezugnahme auf 2A und 2B beschrieben worden ist.
  • Eine ergänzende Struktur 350 wird direkt auf dem Basisbereich 310 ausgebildet. Die ergänzende Struktur 350 enthält einen Kernbereich 355 aus Silber oder aus einem Material, dessen Hauptbestandteil Silber ist. Die ergänzende Struktur 350 kann sich über die komplette obere Oberfläche des Basisbereichs 310 oder über Teilgebiete der oberen Oberfläche erstrecken. Das Bondpad 300 kann mit weiteren leitfähigen Strukturen über Druckkontakte, gelötete Kontakte oder Bonddrähte in Gebieten des Bondpads 300 mit oder ohne ergänzende Struktur 350 elektrisch verbunden sein.
  • Eine vertikale Ausdehnung a5 des Kernbereichs 355 kann in einem Bereich von 5 µm bis 100 µm, zum Beispiel von 5 µm bis 20 µm, liegen. Ein erster Mantelbereich 3591 kann direkt zwischen dem Kernbereich 355 und dem Basisbereich 310 ausgebildet sein. Der erste Mantelbereich 3591 verbessert eine Haftung zwischen dem Basisbereich 310 und dem Kernbereich 355. Eine vertikale Ausdehnung a51 des ersten Mantelbereichs 3591 kann z.B. in einem Bereich von 20 nm bis 100 nm liegen. Der erste Mantelbereich 3591 kann aus zumindest einem von Titan und Tantal bestehen oder solches enthalten und unterdrückt auch die Ausbildung von Silberdendriten entlang der Grenzfläche zum Kernbereich 355.
  • Ein zweiter Mantelbereich 3592 kann eine horizontale obere Oberfläche 351 des Kernbereichs 355 bedecken. Der zweite Mantelbereich 3592 kann eine Oxidationsschutzschicht zum Beispiel aus Gold (Au), Aluminium (Al) oder einer Aluminiumlegierung wie etwa AlCu, AlSi oder AlSiCu sein.
  • Die ergänzende Struktur 350 mit dem Kernbereich 355 aus Silber erhöht die mechanische Festigkeit des Bondpads 300 und schützt den Halbleiterbereich 100 vor mechanischer Beanspruchung, die während eines Draht-Bondens auf das Bondpad 300 ausgeübt wird. Die ergänzende Struktur 350, die den Kernbereich 355 aus Silber enthält, kann eine dicke Kupferschicht, die typischerweise für den gleichen Zweck vorgesehen wird, vollständig ersetzen.
  • Kupfer hat einen hohen Diffusionskoeffizienten in Halbleitern wie Silizium und diffundiert auch leicht durch andere Metallschichten wie etwa Wolfram, Aluminium, Aluminiumlegierungen wie etwa AlCu und AlSiCu. Eine Kontamination des Halbleiterbereichs 100 einer Halbleitervorrichtung mit Kupfer hat einen nachteiligen Einfluss auf Vorrichtungscharakteristiken und die Zuverlässigkeit der Vorrichtung. Daher verhindert herkömmlicherweise eine Diffusionsbarrierenschicht zwischen dem Halbleiterbereich 100 und der Kupfermetallisierung, dass Kupferatome aus der Kupfermetallisierung in den Halbleiterbereich 100 diffundieren.
  • Diffusionsbarrieren sind vergleichsweise dünn und daher anfällig für die Ausbildung von Rissen, Lücken und Lecks. Selbst perfekte Diffusionsbarrieren ohne Risse, Lecks und Lücken sind jedoch noch in einem gewissen Maß für Kupferatome durchlässig.
  • Außerdem übt eine vergleichsweise dicke Kupfermetallisierung eine signifikante thermomechanische Beanspruchung sowohl auf einen Halbleiterwafer während einer Prozessierung als auch einen Halbleiterbereich in der fertiggestellten Halbleitervorrichtung aus.
  • In Silizium ist der Diffusionskoeffizient von Silber in Silizium um etwa fünf Größenordnungen signifikant niedriger als der Diffusionskoeffizient von Kupfer, und eine etwaige signifikante Diffusion von Silber findet nur bei Temperaturen oberhalb von 700°C statt, wohingegen Kupfer bei Temperaturen innerhalb des nominellen Arbeitsbereichs herkömmlicher Halbleitervorrichtungen unterhalb von 175°C diffundiert.
  • Als Folge kommt ein Bondpad 300, in welchem eine ergänzende Struktur 350 mit einem Kernbereich 355 aus Silber eine Kupfermetallisierung ersetzt, ohne einen teuren Diffusionsbarrierenmantel aus und hat verglichen mit einem Bondpad, das eine Kupferschicht enthält, eine signifikant erhöhte Langzeitzuverlässigkeit der Vorrichtung zur Folge.
  • Die Halbleitervorrichtung 500 von 10 kombiniert Transistorzellen TC mit Graben-Gatestrukturen 150, die eine Feldplattenelektrode 165 wie unter Bezugnahme auf 4A bis 4B beschrieben enthalten, mit einem Bondpad 300, das eine Silberschicht enthält.
  • Das Bondpad 300 umfasst einen Abdeckbereich 320, der eine Hauptabdeckschicht aus Aluminium oder einer Aluminiumlegierung wie etwa AlCu, AlSiCu oder AlSi enthalten oder daraus bestehen kann. Eine Dicke a2 des Abdeckbereichs 320 kann in einem Bereich von 2 µm bis 200 µm liegen. Der Abdeckbereich 320 und der Basisbereich 310, wie unter Bezugnahme auf 2A und 2B beschrieben, umgeben die ergänzende Struktur 350 sandwichartig.
  • Die ergänzende Struktur 350 umfasst einen Kernbereich 355 aus Silber oder aus einem Material, das Silber als Hauptbestandteil enthält, einen ersten Mantelbereich 3591, der direkt zwischen dem Kernbereich 355 und dem Basisbereich 310 ausgebildet ist, und einen zweiten Mantelbereich 3592, der direkt zwischen dem Abdeckbereich 320 und dem Kernbereich 355 ausgebildet ist. Eine Dicke a52 des zweiten Mantelbereichs 3592 kann die gleiche wie die Dicke a51 des ersten Mantelbereichs 3591 sein oder kann innerhalb des gleichen Bereichs wie diese liegen. Sowohl die ersten als auch die zweiten Mantelbereiche 3591, 3592 können aus Tantal und/oder Titan bestehen.
  • In 11 ist die Halbleitervorrichtung 500 eine Leistungs-Halbleiterdiode mit einem Basisbereich 310 des Bondpads 300 in direktem Kontakt mit einer horizontalen ersten Oberfläche 101 des Halbleiterbereichs 100.
  • 12A bis 12C beziehen sich auf teilweise strukturierte Bondpads 300.
  • In 12A erstreckt sich die ergänzende Struktur 350 über die komplette horizontale Querschnittsfläche des Bondpads 300. Der Abdeckbereich 320 ist ausschließlich in einem Pad-Randgebiet entlang der lateralen äußeren Oberfläche 303 des Bondpads 300 ausgebildet. Der Abdeckbereich 320 fehlt in einem zentralen Bereich des Bondpads 300, wo die ergänzende Struktur 350, z.B. der Kernbereich 355, freigelegt ist. Der Abdeckbereich 320 unterdrückt eine Oxidation und die Ausbildung von Dendriten. Die freigelegte ergänzende Struktur 350 ermöglicht ein Sintern oder einen Presskontakt an der Vorderseite der Halbleitervorrichtung 500.
  • Der Young-Modul von Silber beträgt 82,7 GPa, was signifikant niedriger als der Young-Modul von Kupfer ist, welcher 130 GPa beträgt, so dass die durch den Kernbereich 355 aus Silber ausgeübte thermomechanische Spannung signifikant geringer als die thermomechanische Spannung ist, die durch eine massive Kupferstruktur der gleichen vertikalen Ausdehnung ausgeübt wird.
  • In 12B ist die ergänzende Struktur 350 ausschließlich in einem zentralen Bereich des Bondpads 300 ausgebildet. Die laterale äußere Oberfläche 323 des Abdeckbereichs 320 ist bezüglich einer lateralen äußeren Oberfläche 313 des Basisbereichs 310 des Bondpads zurückgezogen. Außerhalb einer vertikalen Projektion des Kernbereichs 355 können der Basisbereich 310 und der Abdeckbereich 320 inaktive Bereiche des ersten und/oder zweiten Mantelbereichs 3591, 3592 sandwichartig umgeben. Gemäß anderen Ausführungsformen kann der Abdeckbereich 320 direkt an den Basisbereich 310 außerhalb einer vertikalen Projektion des Kernbereichs 355 grenzen.
  • In 12C ist die laterale äußere Oberfläche 313 des Basisbereichs 310 koplanar mit der lateralen äußeren Oberfläche 323 des Abdeckbereichs 320. Für weitere Details wird auf die Beschreibung von 12B verwiesen.
  • 13A bis 13C beziehen sich auf ein Verfahren zum Strukturieren des Abdeckbereichs 320 und des Basisbereichs 310 im gleichen Strukturierungsschritt.
  • Ein Basisschichtstapel 810, der eine Kontaktschicht, eine Barrierenschicht, eine Füllschicht und eine aluminiumhaltige Schicht wie oben beschrieben umfassen kann, kann auf einer ersten Oberfläche 101 eines Halbleiterbereichs 100 oder auf ein Zwischenschicht-Dielektrikum 210 mit Öffnungen abgeschieden werden, die Kontaktabschnitte des Halbleiterbereichs 100 freilegen. Eine erste ergänzende Schicht 8591, z.B. aus Titan oder Tantal, wird auf dem Basisschichtstapel 810 abgeschieden. Auf der ersten ergänzenden Schicht 8591 wird eine Silberschicht abgeschieden und mittels Fotolithografie, zum Beispiel mittels Nassätzen unter Verwendung einer wässrigen Mischung aus HNO3 und H3PO4, strukturiert.
  • In 13A bedeckt der aus der Silberschicht gebildete strukturierte Kernbereich 355 einen zentralen Bereich der Basisschicht 810. In der veranschaulichten Ausführungsform wird die erste ergänzende Schicht 8591 gleichzeitig mit der Silberschicht strukturiert. Gemäß anderen Ausführungsformen können freigelegte Bereiche der ersten ergänzenden Schicht 8591 in einem Trockenätzprozess oder mittels Nassätzen unter Verwendung einer schwach konzentrierten HF, zum Beispiel einer 0,1%-igen HF, entfernt werden.
  • Eine zweite ergänzende Schicht 8592 und ein Abdeckschichtstapel 820 können sukzessiv abgeschieden werden, wobei der Abdeckschichtstapel 820 direkt auf der zweiten ergänzenden Schicht 8592 ausgebildet wird.
  • 13B zeigt einen konformen Abdeckschichtstapel 820, der eine aluminiumhaltige Schicht enthalten kann, die den Kernbereich 355 bedeckt, der durch die ersten und zweiten ergänzenden Schichten 8591, 8592 eingekapselt ist. Das Bondpad 300 kann dann mittels eines Trockenätzprozesses oder mittels einer Sequenz von Nassätzprozessen unter Verwendung verschiedener Ätzlösungen, aber der gleichen Ätzmaske, gebildet werden.
  • 13C zeigt das Bondpad 300 mit einem Basisbereich 310, der aus einem Teil des Basisschichtstapels 810 von 13B geschaffen wurde, einen Abdeckbereich 320, der aus einem zurückbleibenden Teil des Abdeckschichtstapels 820 von 13B geschaffen wurde, einen ersten Mantelbereich 3591 und einen zweiten Mantelbereich 3592. Eine laterale äußere Oberfläche 323 des Abdeckbereichs 320 und eine laterale äußere Oberfläche 313 des Basisbereichs 310 sind koplanar.
  • 14A bis 14C betreffen ein Verfahren, wobei ein Basisbereich 310 und ein Abdeckbereich 320 eines Bondpads 300 in verschiedenen Strukturierungsprozessen gebildet werden.
  • Ein Basisschichtstapel wird abgeschieden und strukturiert, um einen Basisbereich 310 auszubilden. Eine erste ergänzende Schicht 8591 kann auf dem strukturierten Basisbereich 310 abgeschieden werden. Auf der ersten ergänzenden Schicht 8591 wird eine Silberschicht 855 abgeschieden.
  • 14A zeigt die den Basisbereich 310 bedeckende Silberschicht 855. Die Silberschicht 855 wird mittels Trockenätzen oder Nassätzen beispielsweise unter Verwendung einer wässrigen Mischung aus HNO3 und H3PO4 strukturiert. Eine zweite ergänzende Schicht 8592 wird auf dem strukturierten Kernbereich 355 abgeschieden, der aus der Silberschicht 855 erhalten wurde. Ein Abdeckschichtstapel 820 wird auf der zweiten ergänzenden Schicht 8592 abgeschieden.
  • 14B zeigt einen Abdeckschichtstapel 820, der den Kernbereich 355 und den Basisbereich 310 bedeckt. Ein zweiter Nassätzprozess kann Bereiche des Abdeckschichtstapels 820 in einer Distanz zum Kernbereich 355 entfernen.
  • Wie in 14C veranschaulicht ist, ist eine laterale äußere Oberfläche 323 des Abdeckbereichs 320, der aus dem Abdeckschichtstapel 820 von 14B erhalten wurde, bezüglich einer lateralen äußeren Oberfläche 313 des Basisbereichs 310 zurückgezogen.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Bereich der vorliegenden Offenbarung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Varianten der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Offenbarung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (28)

  1. Halbleitervorrichtung, umfassend: ein Bondpad (300), umfassend: einen Basisbereich (310) mit einer Basisschicht (317); und eine Hauptoberfläche (301) mit einem Bondgebiet (305); einen Bonddraht oder -clip (410), der an das Bondgebiet (305) gebondet ist; und eine ergänzende Struktur (350) in direktem Kontakt mit dem Basisbereich (310) neben dem Bondgebiet (305), wobei eine spezifische Wärmekapazität der ergänzenden Struktur (350) höher als eine spezifische Wärmekapazität der Basisschicht (317) ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Bondpad (300) ferner einen Abdeckbereich (320) umfasst und wobei die ergänzende Struktur (350) zwischen dem Abdeckbereich (320) und dem Basisbereich (310) positioniert ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die ergänzende Struktur (350) eine Begrenzung des Bondgebiets (305) definiert.
  4. Halbleitervorrichtung nach Anspruch 1, ferner umfassend: eine Versiegelungsstruktur (490), die den Bonddraht oder - clip (410) zumindest teilweise einkapselt, wobei die ergänzende Struktur (350) zwischen der Versiegelungsstruktur (490) und dem Bondpad (300) positioniert ist, wobei die spezifische Wärmekapazität der ergänzenden Struktur (350) höher als eine spezifische Wärmekapazität der Versiegelungsstruktur (490) ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die Versiegelungsstruktur (490) zumindest eines eines Silikongels und eines Epoxidharzes aufweist.
  6. Halbleitervorrichtung nach einem der Ansprüche 4 und 5, wobei die Versiegelungsstruktur (490) die ergänzende Struktur (350) von dem Bonddraht oder -clip (410) trennt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die ergänzende Struktur (350) von dem Bonddraht oder -clip (410) beabstandet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die ergänzende Struktur (350) mit dem Bonddraht oder -clip (410) in direktem Kontakt steht.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die ergänzende Struktur (350) einen Kernbereich (355) umfasst, der ein Zusatzmaterial mit einer höheren spezifischen Wärmekapazität als Kupfer enthält.
  10. Halbleitervorrichtung nach Anspruch 9, wobei das Zusatzmaterial ein metallhaltiges Material ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei das metallhaltige Material zumindest eines von Nickel, Nickeloxid, einer Nickellegierung, Kobalt, Silber, Wolframcarbid, Topas und Lithiumfluorid aufweist.
  12. Halbleitervorrichtung nach Anspruch 9, wobei das Zusatzmaterial Phenolharz aufweist.
  13. Halbleitervorrichtung nach einem der Ansprüche 9 bis 12, wobei die ergänzende Struktur (350) einen Mantelbereich (359) umfasst, der den Kernbereich (355) einkapselt.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei die Basisschicht (317) Aluminium oder eine Aluminiumlegierung aufweist.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden eines Basisbereichs (310) eines Bondpads auf einem Halbleiterbereich (100), wobei der Basisbereich (310) ferner eine Basisschicht (317) umfasst; Ausbilden einer Hauptoberfläche (301) eines Bondpads, die ein Bondgebiet (305) umfasst; Bonden eines Bonddrahts oder -clips (410) an das Bondgebiet (305); und Ausbilden einer ergänzenden Struktur (350) direkt auf dem Basisbereich (310), wobei eine spezifische Wärmekapazität der ergänzenden Struktur (350) höher als eine spezifische Wärmekapazität einer Basisschicht (317) ist.
  16. Verfahren nach Anspruch 15, wobei die ergänzende Struktur (350) vor dem Bonden des Bonddrahts oder -clips (410) gebildet wird.
  17. Verfahren nach Anspruch 16, wobei die ergänzende Struktur (350) mittels Siebdruck, mittels Schablonendruck oder mittels Fotolithografie gebildet wird.
  18. Verfahren nach Anspruch 15, wobei die ergänzende Struktur (350) nach dem Bonden des Bonddrahts oder -clips (410) gebildet wird.
  19. Verfahren nach Anspruch 18, wobei die ergänzende Struktur (350) über eine Verteilereinrichtung lokal auf dem Basisbereich (310) aufgebracht wird.
  20. Verfahren nach einem der Ansprüche 18 und 19, wobei die ergänzende Struktur (350) den Bonddraht oder -clip (410) direkt berührt.
  21. Halbleitervorrichtung, umfassend: einen Halbleiterbereich (100) mit einem dotierten Gebiet (111); ein Bondpad (300) mit einem Basisbereich (310), der mit dem dotierten Gebiet (111) direkt verbunden ist; eine ergänzende Struktur (350) in direktem Kontakt mit dem Basisbereich (310), wobei die ergänzende Struktur (350) ferner umfasst: einen Kernbereich (355), der Silber aufweist; und einen Mantelbereich (359), der den Kernbereich (355) vom Basisbereich (310) trennt.
  22. Halbleitervorrichtung nach Anspruch 21, wobei das Bondpad (300) einen Abdeckbereich (320) umfasst und die ergänzende Struktur (350) zwischen dem Basisbereich (310) und dem Abdeckbereich (320) positioniert ist.
  23. Halbleitervorrichtung nach Anspruch 22, wobei der Abdeckbereich (320) eine Hauptabdeckschicht (327) aus Aluminium oder einer Aluminiumlegierung umfasst.
  24. Halbleitervorrichtung nach einem der Ansprüche 22 und 23, wobei der Mantelbereich (359) ferner umfasst: einen ersten Mantelbereich (3591), der den Kernbereich (355) vom Basisbereich (310) trennt; und einen zweiten Mantelbereich (3592), der den Kernbereich (355) vom Abdeckbereich (320) trennt.
  25. Halbleitervorrichtung nach einem der Ansprüche 21 bis 24, wobei der Mantelbereich (359) zumindest eines von Titan und Tantal aufweist.
  26. Halbleitervorrichtung nach einem der Ansprüche 21 bis 25, wobei der Kernbereich (355) als Hauptbestandteil Silber enthält.
  27. Halbleitervorrichtung nach einem der Ansprüche 21 bis 26, wobei der Basisbereich (310) eine Basisschicht (371) aus Aluminium oder einer Aluminiumlegierung umfasst.
  28. Halbleitervorrichtung nach einem der Ansprüche 21 bis 27, ferner umfassend: einen Bonddraht oder -clip (410), der an das Bondpad (300) in einem Bondgebiet (305) einer Hauptoberfläche (301) des Bondpads (300) gebondet ist.
DE102018105462.9A 2018-03-09 2018-03-09 Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält Pending DE102018105462A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018105462.9A DE102018105462A1 (de) 2018-03-09 2018-03-09 Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält
CN201910175642.8A CN110246823B (zh) 2018-03-09 2019-03-08 包含结合垫和结合导线或夹子的半导体器件
US16/296,392 US10971435B2 (en) 2018-03-09 2019-03-08 Semiconductor device including bonding pad and bond wire or clip
US17/167,242 US11837528B2 (en) 2018-03-09 2021-02-04 Method of manufacturing a semiconductor device having a bond wire or clip bonded to a bonding pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018105462.9A DE102018105462A1 (de) 2018-03-09 2018-03-09 Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält

Publications (1)

Publication Number Publication Date
DE102018105462A1 true DE102018105462A1 (de) 2019-09-12

Family

ID=67701271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018105462.9A Pending DE102018105462A1 (de) 2018-03-09 2018-03-09 Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält

Country Status (3)

Country Link
US (2) US10971435B2 (de)
CN (1) CN110246823B (de)
DE (1) DE102018105462A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020106929B4 (de) 2019-03-15 2024-01-25 Infineon Technologies Ag Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019110716B3 (de) * 2019-04-25 2020-01-16 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Leistungshalbleiterschaltern
CN112086367A (zh) * 2020-09-27 2020-12-15 江苏东海半导体科技有限公司 一种Clip结构TO-220封装的MOSFET及其制造方法
US20220392818A1 (en) * 2021-06-08 2022-12-08 Infineon Technologies Ag Bond foot sealing for chip frontside metallization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140367859A1 (en) * 2013-06-17 2014-12-18 Freescale Semiconductor, Inc. Tin-based wirebond structures
US20170092562A1 (en) * 2014-07-09 2017-03-30 Yazaki Corporation Heat dissipation structure for semiconductor circuit breaker

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727921B2 (ja) * 1987-07-31 1995-03-29 日本電気株式会社 半導体装置の製造方法
JPH02285638A (ja) * 1989-04-27 1990-11-22 Toshiba Corp 半導体装置
US5366589A (en) * 1993-11-16 1994-11-22 Motorola, Inc. Bonding pad with circular exposed area and method thereof
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JPH0936276A (ja) * 1995-07-17 1997-02-07 Ibiden Co Ltd 半導体パッケージ用基板
JP3354424B2 (ja) * 1997-02-27 2002-12-09 三洋電機株式会社 半導体装置および半導体装置の製造方法
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6444295B1 (en) * 1998-12-29 2002-09-03 Industrial Technology Research Institute Method for improving integrated circuits bonding firmness
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
US6313541B1 (en) * 1999-06-08 2001-11-06 Winbond Electronics Corp. Bone-pad with pad edge strengthening structure
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6329722B1 (en) * 1999-07-01 2001-12-11 Texas Instruments Incorporated Bonding pads for integrated circuits having copper interconnect metallization
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
TW437030B (en) * 2000-02-03 2001-05-28 Taiwan Semiconductor Mfg Bonding pad structure and method for making the same
US6378759B1 (en) * 2000-07-18 2002-04-30 Chartered Semiconductor Manufacturing Ltd. Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding
US7135759B2 (en) * 2000-10-27 2006-11-14 Texas Instruments Incorporated Individualized low parasitic power distribution lines deposited over active integrated circuits
US6465895B1 (en) * 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
DE10148042B4 (de) * 2001-09-28 2006-11-09 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
JP2003209134A (ja) * 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法
US6847123B2 (en) * 2002-04-02 2005-01-25 Lsi Logic Corporation Vertically staggered bondpad array
US20050098605A1 (en) * 2003-11-06 2005-05-12 International Business Machines Corporation Apparatus and method for low pressure wirebond
US7015580B2 (en) * 2003-11-25 2006-03-21 International Business Machines Corporation Roughened bonding pad and bonding wire surfaces for low pressure wire bonding
WO2007074529A1 (ja) * 2005-12-27 2007-07-05 Fujitsu Limited 半導体装置
DE102007050610A1 (de) * 2006-10-24 2008-05-08 Denso Corp., Kariya Halbleitervorrichtung, Verdrahtung einer Halbleitervorrichtung und Verfahren zum Bilden einer Verdrahtung
US7679187B2 (en) * 2007-01-11 2010-03-16 Visera Technologies Company Limited Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
JP5111878B2 (ja) * 2007-01-31 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8105933B2 (en) * 2007-01-31 2012-01-31 Freescale Semiconductor, Inc. Localized alloying for improved bond reliability
US7622342B2 (en) * 2007-03-27 2009-11-24 Sarnoff Corporation Method of fabricating back-illuminated imaging sensors
US20080246152A1 (en) * 2007-04-04 2008-10-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bonding pad
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
DE102008016427B4 (de) * 2008-03-31 2018-01-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102008045033A1 (de) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc., Sunnyvale Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur
US8183663B2 (en) * 2008-12-18 2012-05-22 Samsung Electronics Co., Ltd. Crack resistant circuit under pad structure and method of manufacturing the same
US7851856B2 (en) * 2008-12-29 2010-12-14 Alpha & Omega Semiconductor, Ltd True CSP power MOSFET based on bottom-source LDMOS
US20120061796A1 (en) * 2010-09-14 2012-03-15 Power Gold LLC Programmable anti-fuse wire bond pads
US8802554B2 (en) * 2011-02-15 2014-08-12 Marvell World Trade Ltd. Patterns of passivation material on bond pads and methods of manufacture thereof
US8716871B2 (en) * 2012-02-15 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Big via structure
US9412709B2 (en) * 2013-05-21 2016-08-09 Freescale Semiconductor, Inc. Semiconductor structure with sacrificial anode and passivation layer and method for forming
US9437574B2 (en) * 2013-09-30 2016-09-06 Freescale Semiconductor, Inc. Electronic component package and method for forming same
JP2015088508A (ja) * 2013-10-28 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2015220248A (ja) * 2014-05-14 2015-12-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10109610B2 (en) * 2015-04-17 2018-10-23 Semiconductor Components Industries, Llc Wire bonding systems and related methods
JP6649189B2 (ja) * 2016-06-27 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
US11004680B2 (en) * 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10840179B2 (en) * 2017-12-29 2020-11-17 Texas Instruments Incorporated Electronic devices with bond pads formed on a molybdenum layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140367859A1 (en) * 2013-06-17 2014-12-18 Freescale Semiconductor, Inc. Tin-based wirebond structures
US20170092562A1 (en) * 2014-07-09 2017-03-30 Yazaki Corporation Heat dissipation structure for semiconductor circuit breaker

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020106929B4 (de) 2019-03-15 2024-01-25 Infineon Technologies Ag Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung

Also Published As

Publication number Publication date
US10971435B2 (en) 2021-04-06
US20190279922A1 (en) 2019-09-12
CN110246823A (zh) 2019-09-17
US11837528B2 (en) 2023-12-05
US20210183746A1 (en) 2021-06-17
CN110246823B (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102018105462A1 (de) Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102014114630A1 (de) Metall-Platte für Lasermarkierung
DE112007000832T5 (de) Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse
DE102015112804B4 (de) Source-Down-Halbleiterbauelement und Verfahren zu seiner Bildung
DE102013112797B4 (de) Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung
DE102015115999B4 (de) Elektronische Komponente
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102018132447A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018115326B3 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE102013105995A1 (de) Elektronisches-Bauelemente-Package und Verfahren zur Herstellung eines Elektronisches-Bauelemente-Package
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102019100130A1 (de) Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
DE102014105790B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102022107308A1 (de) Wärmeableitungsstrukturen für halbleitervorrichtungen und herstellungsverfahren
DE102006044690B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren
DE102018124497B4 (de) Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE102013106994A1 (de) Bauteil und Verfahren zur Herstellung eines Bauteils mittels eines ultradünnen Trägers
DE102014105077B4 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication