DE102018115326B3 - Halbleiteranordnung und verfahren zu deren herstellung - Google Patents

Halbleiteranordnung und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102018115326B3
DE102018115326B3 DE102018115326.0A DE102018115326A DE102018115326B3 DE 102018115326 B3 DE102018115326 B3 DE 102018115326B3 DE 102018115326 A DE102018115326 A DE 102018115326A DE 102018115326 B3 DE102018115326 B3 DE 102018115326B3
Authority
DE
Germany
Prior art keywords
semiconductor
layer
semiconductor layer
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018115326.0A
Other languages
English (en)
Inventor
Joachim Weyers
Andreas Böhm
Anton Mauder
Patrick Schindler
Stefan Tegen
Armin Tilke
Uwe Wahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102018115326.0A priority Critical patent/DE102018115326B3/de
Priority to US16/447,207 priority patent/US10971620B2/en
Priority to CN201910559552.9A priority patent/CN110648982A/zh
Application granted granted Critical
Publication of DE102018115326B3 publication Critical patent/DE102018115326B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Abstract

Ein Verfahren weist das teilweise Entfernen einer tragenden Schicht (130) die zwischen einer ersten Halbleiterschicht (120) und einer zweiten Halbleiterschicht (140) angeordnet ist unter Verwendung eines Ätzprozesses, wobei dadurch wenigstens ein Unterschnitt zwischen der ersten Halbleiterschicht (120) und der zweiten Halbleiterschicht (140) gebildet wird, das wenigstens teilweise Auffüllen des wenigstens einen Unterschnittes mit einem ersten Material (150) welches eine höhere thermische Leitfähigkeit aufweist als die tragende Schicht (130), und das Ausbilden eines Sensorelementes (20) in oder auf der zweiten Halbleiterschicht auf.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere einer Halbleiteranordnung die ein Sensorelement aufweist.
  • HINTERGRUND
  • Halbleiterbauelemente, wie beispielsweise Leistungstransistorbauelemente mit isoliertem Gate, zum Beispiel, Leistungs-MOSFET (Metall-Oxid- Halbleiter-Feldeffekttransistoren) oder IGBT (Bipolartransistor mit isolierter Gate-Elektrode) werden häufig als elektronische Schalter in verschiedenen Arten elektronischer Anwendungen verwendet. In vielen Applikationen ist die Zuverlässigkeit solcher Halbleiterbauelemente ein kritischer Aspekt. Beispielsweise müssen Halbleiterbauelemente, welche in automotive Anwendungen zum Einsatz kommen Anforderungen im Hinblick auf vorgeschriebene ASIL (automotive safety integrity level) Klassifikationen erfüllen, in Übereinstimmung mit internationalen Standards der funktionalen Sicherheit.
  • In manchen Applikationen können während des Schaltens im sicherem Betriebsbereich (englisch: safe operating area FOA switching), während des Schwingens (ringing) oder während Kurzschlussereignissen zerstörerische Sperrschichttemperaturen innerhalb des Halbleiterbauelementes erzeugt werden. Weiterhin wird auch die Größe von Halbleiterbauelementen immer weiter verringert. Temperaturüberwachung ist daher erforderlich geworden um die Halbleiterbauelemente vor Überhitzung zu schützen. Es ist in der Regel unerlässlich, dass ein Sensor akkurate Temperaturmessungen bereitstellt und eine schnelle Reaktionszeit aufweist.
  • Die Druckschrift US 2013 / 0 050 166 A1 offenbart ein Verfahren zum Herstellen von Dünnfilmtransistorvorrichtungen. Dabei wird ein Substrat mit einer Siliziumschicht auf der Substratoberfläche bereitgestellt. Auf der Siliziumschicht wird eine Metallschicht gebildet. Eine erste dielektrische Schicht wird auf der Metallschicht und freigelegten Bereichen der Substratoberfläche gebildet. Die Metallschicht und die Siliziumschicht werden behandelt und die Metallschicht reagiert mit der Siliziumschicht, um eine Silizidschicht und einen Spalt zwischen der Silizidschicht und der dielektrischen Schicht zu bilden. Auf der ersten dielektrischen Schicht wird eine amorphe Siliziumschicht gebildet. Die amorphe Siliziumschicht wird erwärmt und abgekühlt. Die über der Substratoberfläche liegende amorphe Siliziumschicht kühlt schneller ab als die über dem Spalt liegende amorphe Siliziumschicht.
  • Die Druckschrift DE 10 2016 104 968 B3 offenbart ein Verfahren zum Herstellen von Halbleitervorrichtungen. Das Verfahren weist das Bilden erster Verstärkungsstreifen auf einer Prozessoberfläche eines Basissubstrats. Eine erste epitaktische Schicht, die die ersten Verstärkungsstreifen bedeckt, wird auf der ersten Prozessoberfläche ausgebildet. Zweite Verstärkungsstreifen werden auf der ersten epitaktischen Schicht gebildet. Eine zweite epitaktische Schicht, die die zweiten Verstärkungsstreifen bedeckt, wird auf freigelegten Bereichen der ersten epitaktischen Schicht gebildet. Halbleitende Bereiche von Transistorzellen werden in der zweiten epitaktischen Schicht gebildet oder Bereiche mikroelektromechanischer Strukturen werden aus ihr gebildet.
  • Es ist wünschenswert, einen Temperatursensor und ein Verfahren zum Herstellen eines Temperatursensors bereitzustellen, welcher eine schnelle Reaktionszeit aufweist und gleichzeitig verlässliche Messergebnisse erzeugt.
  • ÜBERBLICK
  • Ein Beispiel betrifft ein Verfahren. Das Verfahren weist das teilweise Entfernen einer tragenden Schicht die zwischen einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht angeordnet ist mittels eines Ätzprozesses, wobei dadurch wenigstens ein Unterschnitt zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht erzeugt wird, das teilweise Auffüllen des wenigstens einen Unterschnitts mit einem ersten Material, welches eine höheren thermische Leitfähigkeit als die tragende Schicht aufweist, und das Ausbilden eines Sensorelements in oder auf der zweiten Halbleiterschicht auf.
  • Ein weiteres Beispiel betrifft eine Halbleiteranordnung. Die Halbleiteranordnung weist eine tragende Schicht auf, die zwischen einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht angeordnet ist, wobei die tragende Schicht eine erste thermische Leitfähigkeit aufweist. Die Halbleiteranordnung weist weiterhin wenigstens ein erstes Gebiet auf, welches durch ein erstes Material gebildet wird, wobei das wenigstens eine erste Gebiet zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht und benachbart zu der tragenden Schicht ausgebildet ist, und wobei das erste Material eine zweite thermische Leifähigkeit aufweist, die größer ist als die erste thermische Leitfähigkeit. Die Halbleiteranordnung weist weiterhin ein Sensorelement auf, welches in oder auf der zweiten Halbleiterschicht gebildet ist.
  • Ein weiteres Beispiel betrifft ein Halbleiterbauelement welches einen Halbleiterkörper mit einer ersten Halbleiterschicht und ein Transistorbauelement aufweist, wobei das Transistorbauelement wenigstens eine Gateelektrode und eine Vielzahl von Transistorzellen aufweist, wobei jede der Transistorzellen ein Sourcegebiet, ein Bodygebiet und ein in der ersten Halbleiterschicht ausgebildetes Kompensationsgebiet aufweist. Das Bodygebiet erstreckt sich von einer ersten Oberfläche der ersten Halbleiterschicht in die erste Halbleiterschicht hinein und ist von der wenigstens einen Gateelektrode durch ein Gatedielektrikum dielektrisch isoliert. Das Kompensationsgebiet grenzt an das Bodygebiet an und erstreckt sich von dem Bodygebiet in die erste Halbleiterschicht hinein. Das Transistorbauelement ist in einem ersten Bereich des Halbleiterkörpers ausgebildet, wobei der erste Bereich ein aktives Gebiet bildet. Das Halbleiterbauelement weist weiterhin eine zweite Halbleiterschicht, die auf dem aktiven Gebiet und/oder einem passiven Gebiet des Halbleiterkörpers angeordnet ist, und ein Sensorelement auf, welches in oder auf der zweiten Halbleiterschicht angeordnet ist.
  • Beispiele werden im Weiteren unter Bezugnahme auf die Figuren beschrieben. Die Figuren dienen dazu, bestimmte Grundsätze darzustellen, sodass nur solche Aspekte dargestellt werden, welche für das Verständnis dieser Grundsätze erforderlich sind. Die Figuren sind nicht maßstabsgetreu. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Merkmale.
  • Figurenliste
    • 1 zeigt ein Ersatzschaltbild eines Transistorbauelementes und eines Sensorelements.
    • 2 zeigt schematisch einen Querschnitt einer Halbleiteranordnung.
    • 3 zeigt schematisch einen Querschnitt einer anderen Halbleiteranordnung.
    • 4 zeigt schematisch eine Draufsicht auf einen Halbleiterkörper.
    • 5 zeigt schematisch einen Abschnitt des Halbeiterkörpers aus 4 in größerem Detail.
    • 6 zeigt schematisch einen Querschnitt eines Halbleiterkörpers mit einer Halbleiteranordnung gemäß einem Beispiel.
    • 7 zeigt schematisch einen Querschnitt eines Abschnitts der Halbleiteranordnung aus 6.
    • 8 zeigt schematisch einen Querschnitt einer Halbleiteranordnung gemäß einem Beispiel.
    • 9 zeigt schematisch eine Draufsicht eines Abschnitts der Halbleiteranordnung aus 8.
    • 10 zeigt einen Querschnitt einer Halbleiteranordnung gemäß einem weiteren Beispiel.
    • 11, umfassend die 11A - 11G, zeigt schematisch ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß einem Beispiel.
    • 12 zeigt schematisch eine Draufsicht eines Abschnitts der Halbleiteranordnung aus 10.
    • 13 zeigt schematisch einen Querschnitt eines Halbleiterkörpers mit einer Halbleiteranordnung gemäß einem weiteren Beispiel.
    • 14 zeigt schematisch einen Querschnitt eines Halbleiterkörpers mit einer Halbleiteranordnung gemäß einem weiteren Beispiel.
    • 15 zeigt schematisch eine Draufsicht auf einen Abschnitt der Halbleiteranordnung aus 8 gemäß einem anderen Beispiel.
    • 16, umfassend die 16A und 16B, zeigt schematisch die Querschnitte verschiedener Abschnitte der Halbleiteranordnung aus 15.
    • 17, umfassend die 17A und 17B, zeigt schematisch ein Verfahren zum Herstellen eines ersten Abschnitts der Halbleiteranordnung aus 15.
    • 18, umfassend die 18A - 18C, zeigt schematisch ein Verfahren zum Herstellen eines zweiten Abschnitts der Halbleiteranordnung aus 15.
    • 19, umfassend die 19A und 19B, zeigt schematisch Querschnitte eines Halbleiterbauelements mit einem Sensorelement gemäß einem Beispiel.
  • DETAILIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen. Die Figuren bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung bestimmte Ausführungsformen, in welchen die Erfindung Verwendung finden kann. Es versteht sich, dass die Merkmale der beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht anders angegeben.
  • 1 zeigt schematisch ein Ersatzschaltbild eines Transistorbauelementes 10. Das Transistorbauelement 10 weist einen Drainanschluss D und einen Sourceanschluss S auf, mit einer Laststrecke die zwischen dem Drainanschluss D und dem Sourceanschluss S ausgebildet ist. Das Transistorbauelement 10 weist weiterhin einen Gateanschluss G auf. Ein Sensorelement 20 ist zwischen den Sourceanschluss S des Transistorbauelementes 10 und einen Messanschluss Psense geschaltet. In dem Beispiel aus 1 weist das Sensorelement 20 eine Vielzahl von Dioden 201 , 202 , ..., 20n auf, welche in Serie zwischen den Sourceanschluss S des Transistorbauelementes 10 und den Messanschluss Psense geschaltet sind. Das Sensorelement 20 ist dazu ausgebildet, eine Temperatur des Transistorbauelementes 10 zu erfassen. Beispielsweise kann das Sensorelement 20 mit einer Detektionseinheit (nicht dargestellt) verbunden sein. Wenn sich eine Temperatur des Transistorbauelementes 10 während eines Schaltvorgangs des Transistorbauelementes 10 erhöht und einen bestimmten Schwellwert überschreitet, kann eine solche Detektionseinheit ein Signal erzeugen, welches das Transistorbauelement 10 beispielsweise dazu veranlasst den Schaltvorgang mit einer geringeren Schaltfrequenz durchzuführen oder in einen ausgeschalteten Zustand zu wechseln. Auf diese Weise kann die Temperatur des Transistorbauelementes 10 reduziert werden. Beispielsweise kann das Transistorbauelement 10, wenn dessen Temperatur unterhalb den Schwellwert gefallen ist, seinen normalen Schaltbetrieb wieder aufnehmen.
  • Nun bezugnehmend auf 2 ist eine Querschnittsansicht einer beispielshaften Halbleiteranordnung schematisch dargestellt. Die Halbleiteranordnung weist eine erste Halbleiterschicht 120 und eine zweite Halbleiterschicht 140 auf. Eine tragende Schicht 130 ist zwischen der ersten Halbleiterschicht 120 und der zweiten Halbleiterschicht 140 angeordnet. Die tragende Schicht 130 kann eine erste thermische Leitfähigkeit λ1 aufweisen. Wenigstens ein Gebiet eines ersten Materials 150 ist zwischen der ersten Halbleiterschicht 120 und der zweiten Halbleiterschicht 140 gebildet. Das wenigstens eine Gebiet des ersten Materials 150 ist benachbart zu der tragenden Schicht 130 angeordnet und weist eine zweite thermische Leitfähigkeit λ2 auf, welche höher ist als die erste thermische Leitfähigkeit λ1 der tragenden Schicht 130. Gemäß einem Beispiel gilt, λ2 = 90 * λ1. Ein Sensorelement 20 ist in der zweiten Halbleiterschicht 140 gebildet. Da die thermische Leitfähigkeit λ2 des ersten Materials 150 höher ist als die thermische Leitfähigkeit λ1 der tragenden Schicht 130, wird in der ersten Halbleiterschicht 120 erzeugte Wärme von der ersten Halbleiterschicht 120 zu der zweiten Halbleiterschicht 140 im Wesentlichen über das erste Material 150 übertragen. Das heißt, die zweite Halbleiterschicht 140 wird von der ersten Halbleiterschicht 120 im Wesentlichen über das erste Material 150 aufgeheizt. In Abhängigkeit von der Dicke des ersten Materials 150 (Entfernung zwischen der ersten Halbleiterschicht 120 und der zweiten Halbleiterschicht 140) und der thermischen Leitfähigkeit λ2 des ersten Materials 150, kann die Temperatur der zweiten Halbleiterschicht 140 im Wesentlichen die selbe sein wie die Temperatur der ersten Halbleiterschicht 120. Die Temperatur, welche von dem Temperatursensor 20 in oder auf der zweiten Halbleiterschicht 140 detektiert wird, ist daher ein Hinweis auf die Temperatur in der ersten Halbleiterschicht 120. In Übereinstimmung mit dem in 1 dargestellten Beispiel kann das in 2 dargestellte Sensorelement 20 eine Diode aufweisen.
  • Während das Sensorelement 20 in dem Beispiel in 2 in der zweiten Halbleiterschicht 140 angeordnet ist, ist es ebenso möglich das Sensorelement 20 auf der zweiten Halbleiterschicht 140 anzuordnen. Beispielsweise können eine oder mehrere Schichten (z.B. Metallschichten) auf der zweiten Halbleiterschicht 140 angeordnet werden, um das Sensorelement 20 zu bilden, wobei die zweite Halbleiterschicht 140 zwischen dem Sensorelement 20 und dem ersten Material 150 angeordnet ist.
  • Nun bezugnehmend auf 3, ist eine Querschnittsansicht einer weiteren beispielhaften Halbleiteranordnung schematisch dargestellt. Der generelle Aufbau der Halbleiteranordnung ist ähnlich zu dem Aufbau wie er unter Bezugnahme auf 2 oben beschrieben wurde. Das heißt, eine tragende Schicht 130 und wenigstens ein erstes Gebiet welches aus einem ersten Material 150 gebildet wird sind zwischen einer ersten Halbleiterschicht 120 und einer zweiten Halbleiterschicht 140 angeordnet. Die in 3 dargestellte Halbleiteranordnung weist jedoch weiterhin eine erste Isolationsschicht 122 auf, welche zwischen der ersten Halbleiterschicht 120 und dem ersten Material 150 angeordnet ist. Die Halbleiteranordnung kann weiterhin eine zweite Isolationsschicht 142 aufweisen. In einem Bereich, z.B. ein erster Bereich einer unteren Oberfläche (einer Oberfläche welche der tragenden Schicht 130 zugewandt ist) der zweiten Halbleiterschicht 140, grenzt die zweite Halbleiterschicht 140 direkt an die tragende Schicht 130 an, ohne dass eine Isolationsschicht zwischen der tragenden Schicht 130 und der zweiten Halbleiterschicht 140 angeordnet ist. Andere Bereiche der zweiten Halbleiterschicht 140, z.B. zweite Bereiche der unteren Oberfläche, seitliche Oberflächen und eine obere Oberfläche der zweiten Halbleiterschicht 140, grenzen nicht an die tragenden Schicht 130 an. Solche Bereiche der zweiten Halbleiterschicht 140, welche nicht an die tragende Schicht 130 angrenzen, können zumindest teilweise von einer zweiten Isolationsschicht 142 bedeckt sein. Beispielsweise kann die zweite Isolationsschicht 142 auf seitlichen Oberflächen und einer oberen Oberfläche der zweiten Halbleiterschicht 140 angeordnet sein. Alternativ oder zusätzlich kann die zweite Isolationsschicht 142 zwischen dem ersten Material 150 und der zweiten Halbleiterschicht 140 angeordnet sein, z.B. auf zweiten Bereichen der unteren Oberfläche der zweiten Halbleiterschicht 140.
  • Die erste Isolationsschicht 122 kann dazu ausgebildet sein, das erste Material 150 elektrisch von der ersten Halbleiterschicht 120 zu isolieren. Die zweite Isolationsschicht 142 kann dazu ausgebildet sein, das erste Material 150 elektrisch von der zweiten Halbleiterschicht 140 zu isolieren. Ein Verfahren zum Herstellen der Halbeiteranordnung mit einer ersten und einer zweiten Isolationsschicht 122, 142 wird unter Bezugnahme auf 11 weiter unten beschrieben.
  • Nun bezugnehmend auf 4, ist eine Draufsicht auf einen Halbleiterkörper 100 schematisch dargestellt. Der Halbleiterkörper 100 kann ein Transistorbauelement (in 4 nicht im Einzelnen dargestellt) aufweisen. Ein Gatepad 310 und ein Sourcepad 320 können auf einer oberen Oberfläche des Halbleiterkörpers 100 angeordnet sein. Das Gatepad 310 und das Sourcepad 320 ermöglichen es, eine Gatelektrode (in 4 nicht dargestellt) des Transistorbauelementes elektrisch zu kontaktieren. Weiterhin ist ein Sensorpad 330 auf der oberen Oberfläche des Halbleiterkörpers 100 angeordnet. In dem in 4 dargestellten Beispiel ist das Sensorpad 330 in einem zentralen Bereich des Halbleiterkörpers 100 angeordnet und wird in horizontalen Richtungen x, z von dem Sourcepad 320 umschlossen. Das Gatepad 310 ist in einer Ecke des Halbleiterkörpers 100 angeordnet. Eine solche Anordnung ist jedoch lediglich ein Beispiel. Das Gatepad 310 kann jegliche andere geeignete Form aufweisen und kann in jeglicher anderen geeigneten Position auf dem Halbleiterkörper 100 angeordnet sein. Das Gatepad 310 kann beispielsweise in einem zentralen Bereich des Halbleiterkörpers 100 angeordnet sein, und kann von dem Sourcepad 320 in horizontalen Richtungen x, z umgeben sein. Allgemein gesprochen kann das Gatepad 310 komplett oder nur teilweise von dem Sourcepad 320 umschlossen sein. Das Sensorpad 330 kann, anstatt in einem zentralen Bereich des Halbleiterkörpers 100, beispielsweise auch näher zu einem der Ränder des Halbleiterkörpers 100 hin angeordnet sein. Das Sensorpad 330 kann komplett oder nur teilweise von dem Sourcepad 320 umgeben sein. Das Sensorpad 320 kann beispielsweise eine rechteckige oder quadratische Form aufweisen. Andere Formen sind jedoch ebenfalls möglich. Das Sensorpad 330 kann in den horizontalen Richtungen x, z eine Breite w1 und eine Länge l1 von beispielsweise zwischen 30µm und 1mm, oder 300µm und 400µm aufweisen. Die Oberfläche des Sensorpads 330 kann groß genug sein, um beispielsweise eine Bondverbindung mit einem Bonddraht zu ermöglichen. In einer vertikalen Richtung y des Halbleiterkörpers 100 kann das Sensorpad 330 eine Dicke d1 von beispielsweise 0.5µm bis 1µm, oder 1µm bis 5µm aufweisen (siehe zum Beispiel 6).
  • Das Sourcepad 320 und das Sensorpad 330 können ein elektrisch leitendes Material aufweisen, wie beispielsweise ein Metall. Beispielsweise können das Sourcepad 320 und das Sensorpad 330 wenigstens eines aufweisen von Al, Cu, W, Ti, Ni, Sn, Au, Ag, Pt, Pd, und eine Legierung eines oder mehrerer dieser Materialien. Die Dicke des Metalls des Sensorpads 330 kann in dem Bereich von beispielsweise 0.5µm bis 1µm, oder 1µm bis 5µm liegen (siehe zum Beispiel 6).
  • Eine Halbleiteranordnung wie sie in Bezug auf die 2 und 3 oben beschrieben wurde, kann in dem Halbleiterkörper 100 integriert sein oder kann auf einer Oberfläche des Halbleiterkörpers 100 gebildet sein. 5 zeigt schematisch einen Bereich A des Halbleiterkörpers 100 aus 4 in größerem Detail. Der in 5 dargestellte Bereich A weist das Sensorpad 330 und Teile des Sourcepads 320 auf. Eine Halbleiteranordnung kann mit dem Sourcepad 320 sowie mit dem Sensorpad 330 elektrisch verbunden sein. Weiterhin kann eine Halbleiteranordnung beispielsweise teilweise unter dem Sourcepad 320 und teilweise unter dem Sensorpad 330 angeordnet sein, wie im Folgenden unter Bezugnahme auf die 6 bis 9 beschrieben wird.
  • Nun bezugnehmend auf 6, ist eine Querschnittsansicht des Halbleiterkörpers 100 in einer Schnittebene B-B wie in 5 schematisch dargestellt gezeigt. Ein Halbleiterbauelement ist in dem Halbleiterkörper 100 gebildet. Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial aufweisen, wie beispielsweise Silizium (Si), Siliziumcarbid (SiC), Galliumnitrid (GaN), Galliumarsenid (GaAs), oder ähnliches. In 6 ist ein Bereich des Halbleiterbauelementes dargestellt, welcher ein aktives Gebiet in dem Halbleiterkörper 100 bildet. In seinem aktiven Gebiet weist ein Halbleiterbauelement wenigstens eine funktionierende Transistorzelle auf, mit einer Gateelektrode 33 die durch ein Gatedielektrikum 34 dielektrisch von einem Bodygebiet 32 isoliert wird. Das Bodygebiet 32 ist ein dotiertes Halbleitergebiet in dem aktiven Gebiet des Halbleiterkörpers 100. In dem in 6 dargestellten Beispiel ist die Gateelektrode 33 oberhalb einer ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet.
  • Das in 6 dargestellte Halbleiterbauelement weist weiterhin ein Driftgebiet 35 auf. Das Driftgebiet 35 grenzt an das Bodygebiet 32 der wenigstens einen Transistorzelle an und bildet einen pn-Übergang mit dem Bodygebiet 32. Das Driftgebiet 35 ist zwischen dem Bodygebiet 32 der wenigstens einen Transistorzelle und einem Draingebiet 36 angeordnet. Das Draingebiet 36 kann an das Driftgebiet 35 (wie dargestellt) angrenzen. Gemäß einem weiteren Beispiel (nicht dargestellt) ist ein Feldstoppgebiet desselben Dotierstofftyps wie das Driftgebiet 35, jedoch höher dotiert als das Driftgebiet 35, zwischen dem Driftgebiet 35 und dem Draingebiet 36 angeordnet. Das Transistorbauelement weist weiterhin wenigstens ein Kompensationsgebiet 38 eines Dotierstofftyps auf, welcher entgegengesetzt ist zu dem Dotierstofftyp des Driftgebietes 35. Gemäß einem Beispiel grenzt das wenigstens eine Kompensationsgebiet 38 an das Bodygebiet 32 der wenigstens einen Transistorzelle an. Gemäß einem Beispiel weist das Transistorbauelement eine Vielzahl von Transistorzellen auf, und jede Transistorzelle weist ein Kompensationsgebiet 38 auf, welches an das Bodygebiet 32 der entsprechenden Transistorzelle angrenzt. In einer vertikalen Richtung y des Halbleiterkörpers 100, welches eine Richtung senkrecht zu der ersten Oberfläche 101 ist, erstreckt sich das wenigstens eine Kompensationsgebiet 38 in Richtung des Draingebietes 36. Gemäß einem Beispiel (nicht dargestellt) ist das Kompensationsgebiet 38 entfernt von dem Draingebiet 36 angeordnet, sodass ein Abschnitt des Driftgebietes 35 oder ein Puffergebiet zwischen dem Kompensationsgebiet 38 und dem Draingebiet 36 angeordnet ist. Ein solches Puffergebiet kann denselben Dotierstofftyp aufweisen wie das Driftgebiet 35, kann jedoch beispielsweise höher dotiert sein als das Driftgebiet 35. Gemäß einem weiteren Beispiel grenzt das Kompensationsgebiet an das Draingebiet 36 an (vgl. 6).
  • Weiterhin bezugnehmend auf 6, weist das Transistorbauelement weiterhin eine Sourceelektrode 41 auf. Die Sourceelektrode 41 ist elektrisch mit dem Sourcegebiet 31 und dem Bodygebiet 32 der wenigstens einen Transistorzelle mittels erster Kontaktstöpsel 421 elektrisch verbunden. Die ersten Kontaktstöpsel 421 können beispielsweise wenigstens eines aufweisen von Wolfram, Aluminium, Kupfer, und einer Ti/TiN Barriereschicht. Die Sourceelektrode 42 bildet einen Sourceanschluss S oder ist elektrisch mit einem Sourceanschluss S des Transistorbauelementes verbunden. Das Transistorbauelement weist weiterhin einen Drainanschluss D auf, welcher elektrisch mit dem Draingebiet 36 verbunden ist. Eine Drainelektrode welche elektrisch mit dem Draingebiet 36 verbunden ist, kann den Drainanschluss D bilden. Eine solche Drainelektrode ist in 6 jedoch nicht explizit dargestellt.
  • Das Transistorbauelement kann ein n-Typ Transistorbauelement oder ein p-Typ Transistorbauelement sein. Der Bauelementtyp wird durch die Art der Dotierung des Sourcegebietes 31 bestimmt. In einem n-Typ Transistorbauelement, ist das Sourcegebiet 31 ein n-Typ Gebiet, das Bodygebiet 32 ist p-Typ Gebiet, das Driftgebiet 35, welches einen Dotierstofftyp entgegensetzt zu dem Dotierstofftyp des Bodygebietes 32 aufweist, ist ein n-Typ Gebiet, und das wenigstens eine Kompensationsgebiet 38 ist ein p-Typ Gebiet. In einem p-Typ Transistorbauelement, ist das Sourcegebiet 31 ein p-Typ Gebiet, das Bodygebiet 32 ist ein n-Typ Gebiet, das Driftgebiet 35 ist ein p-Typ Gebiet, und das wenigstens Kompensationsgebiet 38 ist ein n-Typ Gebiet. Das Transistorbauelement kann als MOSFET oder als IGBT implementiert werden. In einem MOSFET weist das Draingebiet 36 denselben Dotierstofftyp auf wie das Driftgebiet 35, und in einem IGBT weist das Draingebiet 36, welches auch als Kollektorgebiet bezeichnet werden kann, einen Dotierstofftyp auf, der entgegengesetzt ist zu dem Dotierstofftyp des Driftgebietes 35. Eine Dotierstoffkonzentration des Draingebietes 36 kann beispielsweise aus einem Bereich von zwischen 1E18 und 1E19 cm-3, 1E18 und 1E20 cm-3, oder 1E18 und 1E21 cm-3 gewählt werden, Dotierstoffkonzentrationen des Driftgebietes 35 und der Kompensationsgebiete 38 können aus einem Bereich von zwischen 1E15 und 5E16 cm-3 gewählt werden, und eine Dotierstoffkonzentration des Bodygebietes 32 wird gewählt aus einem Bereich von zwischen 5E16 cm-3 und 5E17 cm-3. Die in den Figuren dargestellten Transistorzellen sind planare Transistorzellen. Die Transistorzellen als planare Transistorzellen auszubilden ist jedoch lediglich ein Beispiel. Gemäß einem weiteren Beispiel (nicht dargestellt), werden die Transistorzellen als Grabentransistorzellen implementiert. Das heißt, die wenigstens eine Gateelektrode 33 ist in einem Graben angeordnet, welcher sich von der ersten Oberfläche 101 des Halbleiterkörpers 100 in den Halbleiterkörper 100 hineinersteckt.
  • In dem oben beschriebenen Transistorbauelement sind eine Vielzahl von Transistorzellen parallel zu einander geschaltet. Das heißt, die Sourcegebiete 31 dieser Transistorzellen sind mit dem Sourceanschluss S verbunden, das gemeinsame Draingebiet 36 ist mit dem Drainanschluss D verbunden, und die wenigstens eine Gateelektrode 33 ist mit einem Gateanschluss (in 6 nicht dargestellt) verbunden.
  • In dem in 6 dargestellten Beispiel ist die Sourceelektrode 41 keine durchgehende Schicht, wie in Bezug auf die 4 und 5 oben beschrieben. Eine Sensor-Elektrode 43 ist in einer horizontalen Richtung x des Halbleiterkörpers 100 benachbart zu der Sourceelektrode 41 angeordnet. Die Sensorelektrode 43 bildet einen Sensoranschluss ASP oder ist elektrisch mit einem Sensoranschluss ASP verbunden. Die Sourceelektrode 41 und die Sensorelektrode 43 sind jedoch nicht direkt miteinander verbunden, sondern sind entfernt voneinander angeordnet, so dass eine Lücke zwischen der Sourceelektrode 41 und der Sensorelektrode 43 gebildet wird. Die Lücke kann beispielsweise eine Breite w2 von zwischen 10µm und 20µm aufweisen, wenn die Sourceelektrode 41 und die Sensorelektrode 43 eine verhältnismäßig große Dicke d1 aufweisen (z.B. zwischen 2 und 10µm). Die Lücke kann beispielsweise eine Breite w2 von zwischen 1µm und 10µm aufweisen, wenn die Sourceelektrode 41 und die Sensorelektrode 43 eine verhältnismäßig geringe Dicke di aufweisen (z.B. zwischen 0,5 und 5µm). Dies sind jedoch lediglich Beispiele. Jegliche anderen Breiten sind ebenfalls möglich. Die ersten Kontaktstöpsel 421 , die direkt unterhalb der Sourceelektrode 41 angeordnet sind, erstrecken sich von den Sourcegebieten 31 durch die dritte Isolationsschicht 51 welche auf der oberen Oberfläche 101 des Halbleiterkörpers 100 gebildet ist, bis zu der Sourceelektrode 41, um die unterhalb der Sourceelektrode 41 angeordneten Sourcegebiete 31 elektrisch mit der Sourceelektrode 41 zu verbinden. In den Figuren wird die dritte Isolationsschicht 51 als einzelne durchgehende Schicht dargestellt, welche sich von der Oberfläche 101 des Halbleiterkörpers 100 zu der Sourceelektrode 41 erstreckt. Dies ist jedoch lediglich ein Beispiel. In vielen Fällen ist eine Gateoxidschicht mit einer Dicke von beispielsweise 5nm bis 200nm oder 40nm bis 120nm auf der Oberfläche 101 des Halbleiterkörpers 100 angeordnet. Die dritte Isolationsschicht 51 kann diese Gateoxidschicht und einen zusätzliche Schicht aufweisen, welche auf dieser Gateoxidschicht ausgebildet ist. Diese zusätzliche Schicht kann beispielsweise ein undotiertes TEOX (Tetraethylorthosilikat) mit einer Dicke von zwischen 50nm und 200nm, und ein dotiertes BPSG (Borophosphosilikatglas) mit einer Dicke von zwischen 200nm und 2µm oder 1 100nm bis 1300nm aufweisen. Die dritte Isolationsschicht 51 kann daher verschiedene Teilschichten aufweisen, welche in den Figuren jedoch nicht explizit dargestellt sind. Zweite Kontaktstöpsel 412 sind unterhalb der Lücke zwischen der Sourceelektrode 41 und der Sensorelektrode 43 angeordnet. Die zweiten Kontaktstöpsel 422 können diejenigen Transistorzellen kontaktieren, welche unterhalb der Lücke zwischen der Sourceelektrode 41 und der Sensorelektrode 43 angeordnet sind, können sich jedoch beispielsweise nicht durch die gesamte dritte Isolationsschicht 51 erstrecken. Eine vierte Isolationsschicht 45 kann oberhalb der zweiten Kontaktstöpsel 422 in einer vertikalen Richtung y des Halbleiterkörpers 100 angeordnet sein, so dass die zweiten Kontaktstöpsel 422 nicht freigelegt sind und keine ungewollten elektrischen Verbindungen herstellen können. Dasselbe gilt für die dritten Kontaktstöpsel 423 , die dazu ausgebildet sind Transistorzellen zu kontaktieren, die unterhalb der Sensorelektrode 43 angeordnet sind. Die dritten Kontaktstöpsel 423 welche unterhalb der Sensorelektrode 43 angeordnet sind, können sich nur teilweise von den entsprechenden Sourcegebieten 31 durch die dritte Isolationsschicht 52 erstrecken. Die dritten Kontaktstöpsel 423 , welche unterhalb der Sensorelektrode 43 angeordnet sind, können elektrisch von der Sensorelektrode 43 durch die vierte Isolationsschicht 45 isoliert sein, welche zwischen den dritten Kontaktstöpseln 423 und der Sensorelektrode 43 angeordnet ist. Das elektrisch leitende Material der ersten, zweiten, dritten und vierten Kontaktstöpsel 421 , 422 , 423 , 44 ist in 6 als gestrichelte Fläche dargestellt.
  • Eine Halbleiteranordnung ist auf der oberen Oberfläche 101 des Halbleiterkörpers 100 angeordnet. Die Halbleiteranordnung kann zumindest teilweise unterhalb der Sensorelektrode 43 angeordnet sein, wie in 6 dargestellt. Die in 6 dargestellte Sensoranordnung entspricht im Wesentlichen der Sensoranordnung welche unter Bezugnahme auf 3 oben beschrieben wurde. Die zweite Halbleiterschicht 140 ist elektrisch mit der Sensorelektrode 43 mittels eines vierten Kontaktstöpsels 44 verbunden. Der vierte Kontaktstöpsel 44 kann beispielsweise Wolfram aufweisen. In dem in 3 dargestellten Beispiel ist die tragende Schicht 130 direkt benachbart zu der ersten Halbleiterschicht 120 angeordnet. In 6 ist die erste Halbleiterschicht 120 in dem Halbleiterkörper 100 ausgebildet und entspricht im Wesentlichen dem Driftgebiet 35. In dem in 6 dargestellten Beispiel ist jedoch ein Implantationsgebiet 124 zwischen der tragenden Schicht 130 und der ersten Halbleiterschicht 120 bzw. dem Driftgebiet 35 ausgebildet. Das Implantationsgebiet 124 kann sich in einer horizontalen Richtung x des Halbleiterkörpers 100 über die gesamte Breite w3 der Halbleiteranordnung erstrecken. Das Implantationsgebiet 124 kann sich auch über die Breite w3 der Halbleiteranordnung hinaus erstrecken. Das Implantationsgebiet 124 kann einen Dotierstofftyp aufweisen, der entgegengesetzt ist zu dem Dotierstofftyp der ersten Halbleiterschicht 120. Beispielsweise kann das Implantationsgebiet 124 ein p-Typ Gebiet sein, wenn das Transistorbauelement ein n-Typ Transistorbauelement ist. Das Implantationsgebiet 124 kann eine Dotierstoffkonzentration aufweisen, die aus einem Bereich von 5E12 bis 1E14cm-3 gewählt wird. Das Implantationsgebiet 124 kann beispielsweise Bor aufweisen.
  • Die Halbleiteranordnung kann in dem aktiven Gebiet des Transistorbauelementes angeordnet sein. Es kann jedoch sein, dass in einem Bereich direkt unterhalb der Halbleiteranordnung keine Transistorzelle oder nur Teile einer Transistorzelle implementiert sind. Beispielsweise kann die Halbleiternordnung zwischen zwei funktionierenden Transistorzellen der Transistoranordnung angeordnet sein, d.h. die Halbleiteranordnung kann sich über lediglich eine Transistorzelle erstrecken, wie in 6 schematisch dargestellt (nur ein Kompensationsgebiet 38 ist unterhalb der Halbleiteranordnung angeordnet). Eine Entfernung s1 zwischen zwei aufeinander folgenden Kontaktstöpseln 411 , 422 , 423 , 44 kann zwischen 3µm und 1µm, z.B. 5,5µm betragen. Eine Breite w3 der Halbleiteranordnung in einer ersten horizontalen Richtung x des Halbleiterkörpers 100 kann daher geringer sein als 20µm oder geringer als 6µm, z.B. geringer als 11µm (w3 < 2*s1). Dies ist jedoch lediglich ein Beispiel. Gemäß einem anderen Beispiel kann sich die Halbleiteranordnung über mehr als eine Transistorzelle erstrecken. Das heißt, mehr als ein Kompensationsgebiet 38 ist unterhalb der Halbleiteranordnung angeordnet (nicht speziell dargestellt). In diesem Beispiel würde das Folgende gelten: w3 < n*s1, mit n > 2. Gemäß einem anderen Beispiel erstreckt sich die Halbleiteranordnung in der zweiten horizontalen Richtung z anstatt in der ersten horizontalen Richtung x, wie unter Bezugnahme auf 7 unten beschrieben wird. Beispielsweise kann die Breite w3 der Halbleiteranordnung in der ersten horizontalen Richtung x oder in der zweiten horizontalen Richtung z des Halbleiterkörpers 100 zwischen 10µm und 200µm betragen.
  • Nun Bezug nehmend auf 7, ist ein teilweiser Querschnitt der Halbleiteranordnung in einer zweiten horizontalen Richtung z des Halbleiterkörpers 100 in einer Schnittebene C-C wie in 5 eingezeichnet schematisch dargestellt. In dem in 7 dargestellten Beispiel sind jedoch jegliche Elemente der Halbleiteranordnung und des Transistorbauelementes welche unterhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet sind aus Gründen der Einfachheit nicht dargestellt. Wie in 7 dargestellt, kann die Halbleiteranordnung wenigstens einen pn-Übergang aufweisen. Der wenigstens eine pn-Übergang kann eine Serienanordnung wenigstens einer Diode 201 , 202 , ..., 20n darstellen, wie durch die Dioden repräsentierenden Schaltsymbole in 7 angedeutet (vergleiche auch 1). Ein pn-Übergang kann durch aufeinanderfolgende erste und zweite Übergangsgebiete 143, 144 gebildet werden, welche unterschiedliche Dotierstofftypen aufweisen. Beispielsweise kann ein erstes Übergangsgebiet 143 ein n-Typ Gebiet sein, und ein zweites Übergangsgebiet 144 kann ein p-Typ Gebiet sein. In anderen Worten kann eine Diodenkette oder -reihe in der zweiten horizontalen Richtung z zwischen dem vierten Kontaktstöpsel 44 und einem fünften Kontaktstöpsel 424 gebildet werden, mit aufeinander folgenden pn-Übergängen an den Gebietsgrenzen der ersten und zweiten Übergangsgebiete 143, 144. Gemäß einer beispielhaften Ausführungsform, können die Dotierstoffkonzentrationen der ersten und zweiten Übergangsgebiete 143, 144 derart angepasst werden, so dass sie eine Reihenschaltung aus wenigstens zwei Dioden 201 , 202 , ..., 20n bilden, wobei jede der aufeinander folgenden Dioden 201 , 202 , ..., 20n eines der ersten Übergangsgebiete 143 und ein benachbartes zweites Übergangsgebiet 144 aufweist.
  • Optional kann die Halbleiteranordnung weiterhin dritte Gebiete 145 aufweisen, welche denselben Dotierstofftyp aufweisen wie die ersten Übergangsgebiete 143, welche jedoch höher dotiert sind als die ersten Übergangsgebiete 143. Ein drittes Gebiet 145 kann beispielsweise zwischen zwei aufeinander folgenden pn-Übergängen angeordnet sein. Das heißt, zwischen dem ersten Übergangsgebiet 143 eines ersten pn-Übergangs und dem zweiten Übergangsgebiet 144 eines darauf folgenden pn-Übergangs. Die dritten Gebiete 145 können weiterhin Anschlussgebiete darstellen, welche durch die vierten und fünften Kontaktstöpsel 44, 424 kontaktiert werden. Beispielsweise kann der vierte Kontaktstöpsel 44 eine Kathode einer der Dioden 201 , 202 , ..., 20n kontaktieren, und der fünfte Kontaktstöpsel 424 kann eine Anode einer der Dioden 201 , 202 , ..., 20n kontaktieren oder anders herum. Eine Länge s2 der Halbleiteranordnung zwischen dem vierten Kontaktstöpsel 44 und dem fünften Kontaktstöpsel 424 in der zweiten horizontalen Richtung z kann zwischen 10µm und 30µm, zwischen 10µm und 50µm oder sogar bis zu 500µm oder bis zu 1500µm, z.B. 1000µm betragen.
  • In einer Anordnung ohne die dritten Gebiete 145 bilden ein erstes Übergangsgebiet 143 eines ersten pn-Übergangs und das zweite Übergangsgebiet 144 eines darauf folgenden pn-Übergangs wenigstens einen zusätzlichen antiseriellen pn-Übergang. Solche zusätzlichen antiseriellen pn-Übergänge sind grundsätzlich unerwünscht. Ein ähnlicher Effekt tritt in Anordnungen auf, welche die dritten Gebiete 145 aufweisen. Da die dritten Gebiete 145 denselben Dotierstofftyp aufweisen wie die ersten Übergangsgebiete 143, welches ein Dotierstofftyp ist der unterschiedlich ist zu dem Dotierstofftyp der zweiten Übergangsgebiete 144, bilden die dritten Gebiete und die angrenzenden zweiten Übergangsgebiete 144 wenigstens einen unerwünschten zusätzlichen antiseriellen pn-Übergang. Weiterhin Bezug nehmend auf 7, kann die Halbleiteranordnung optional weiterhin eines oder mehrere Shuntelemente 70 aufweisen. Die Anzahl der Shuntelemente 70 kann von der Anzahl der zusätzlichen antiseriellen pn-Übergänge abhängen, welche in der Halbleiteranordnung zwischen den ersten Übergangsgebieten 143 (oder dritten Gebieten 145) eines ersten pn-Übergangs und den zweiten Übergangsgebieten 144 eines darauffolgenden pn-Übergangs gebildet werden. Jedes des wenigstens einen Shuntelementes 70 erstreckt sich teilweise in die Halbleiteranordnung (in die zweite Halbleiterschicht 140) hinein und steht in Kontakt mit jeweils einem unterschiedlichen des wenigstens einen zusätzlichen antiseriellen pn-Übergangs. Die Shuntelemente 70 sind dazu ausgebildet, die zusätzlichen antiseriellen pn-Übergänge zu shunten. Jedes Shuntelement 70 steht in elektrischem Kontakt mit einen der zweiten Übergangsgebiete 144 und einem angrenzenden ersten oder dritten Gebiet 143, 145. Ein erstes Ende 72 des Shuntelements 70 erstreckt sich in und steht in direktem Kontakt mit der ersten Isolationsschicht 51. Ein zweites Ende 73 des Shuntelements 70 erstreckt sich in eines der zweiten Übergangsgebiete 144 hinein und ist einem entsprechenden zweiten Übergangsgebiet 144 und einem angrenzenden ersten oder dritten Gebiet 143, 145 in der zweiten horizontalen Richtung z des Halbleiterkörpers 100 zwischengeschaltet. Das Shuntelement 70 kann eine vergrabene Struktur sein, z.B. ein vergrabener Stöpsel. Das heißt, das Shuntelement 70 kann sich beispielsweise nicht durch die gesamte dritte Isolationsschicht 51 von dem zweiten Übergangsgebiet 144 bis zu der Sensorelektrode 43 hindurch erstrecken. Das Shuntelement 70 kann sich beispielsweise nur teilweise durch die dritte Isolationsschicht 51 hindurch erstrecken, und kann von der vierten Isolationsschicht 45 bedeckt sein. Das heißt, die vierte Isolationsschicht 45 ist zwischen dem Shuntelement 70 und der Sensorelektrode 43 angeordnet, um einen elektrischen Kontakt zwischen dem Shuntelement 70 und der Sensorelektrode 43 zu verhindern.
  • Das wenigstens eine Shuntelement 70 kann beispielsweise ein hochdotiertes Polysilizium oder ein Metall aufweisen. Gemäß einem Beispiel weist das wenigstens eine Shuntelement 70 Wolfram auf. Alternativ kann das wenigstens eine Shuntelement 70 ein hochdotiertes Polysilizium, AlCu, oder eine Barriereschicht aufweisen, wobei die Barriereschicht beispielsweise wenigstens eines aufweisen kann von Ti und Ti/N. Gemäß einem anderen Beispiel weist das Shuntelement 70 Polysilizium auf, mit einer Netto-Dotierstoffkonzentration von beispielsweise wenigstens 1*1019cm-3. Andere geeignete Materialien sind jedoch ebenfalls möglich.
  • Gemäß einem anderen Beispiel und wie weiterhin in 7 dargestellt, kann eine zusätzliche Shuntschicht 71 benachbart zu dem Shuntelement 70 und angrenzend an das zweite Ende 73 des Shuntelementes 70 angeordnet sein. Die zusätzliche Shuntschicht 71 kann daher zwischen dem zweiten Ende 73 des Shuntelements 70 und dem entsprechenden zweiten Übergangsgebiet 144 in einer vertikalen Richtung y des Halbleiterkörpers 100 angeordnet sein. Die zusätzliche Shuntschicht 71 kann ein Metallsilizid wie beispielsweise TiSi2 aufweisen. Gemäß einem Beispiel ist die zusätzliche Shuntschicht 71 elektrisch mit einer hochdotierten Schicht 74 verbunden, welche denselben Dotierstofftyp aufweist wie das entsprechende zweite Übergangsgebiet 144, welche jedoch höher dotiert ist als das zweite Übergangsgebiet 144.
  • Jede der wenigstens einen Shuntanordnung mit einem Shuntelement 70, einer zusätzlichen Shuntschicht 71 und einer hochdotierten Schicht 74 ist dazu ausgebildet, einen des wenigstens einen zusätzlichen pn-Übergangs zu shunten. Dadurch wird ein zusätzlicher pn-Übergang zwischen zwei benachbarten zweiten Übergangsgebieten 144 und ersten oder dritten Gebieten 143, 145 effektiv elektrisch geshuntet oder verhindert, wenn ein entsprechendes Shuntelement 70 und eine zusätzliche Shuntschicht bereitgestellt werden.
  • Wie unter Bezugnahme auf die 6 und 7 oben beschrieben wurde, können ein oder mehrere pn-Übergänge in der Halbleiteranordnung nacheinander in einer zweiten horizontalen Richtung z des Halbleiterkörpers 100 angeordnet sein. Dies ist jedoch lediglich ein Beispiel. Gemäß einem anderen Beispiel können ein oder mehrere pn-Übergänge in der Halbleiteranordnung in einer ersten horizontalen Richtung x des Halbleiterkörpers 100 ausgebildet sein, insbesondere in der zweiten Halbleiterschicht 140, wobei die erste horizontale Richtung x senkrecht zu der zweiten horizontalen Richtung z steht. Dies ist beispielhaft in den 8 und 9 dargestellt. 8 zeigt schematisch eine Querschnittsansicht einer Halbleiteranordnung in einer Querschnittsebene B-B wie in 5 dargestellt. 9 zeigt schematisch eine Draufsicht auf den Bereich D wie in 5 dargestellt. In dem vorliegenden Beispiel weist die Halbleiteranordnung eine Breite w3 auf, die größer ist als die Breite w2 der Lücke zwischen der Sourceelektrode 41 und der Sensorelektrode 43. Die zweite Halbleiterschicht 140 kann elektrisch mit der Sourceelektrode 41 mittels eines fünften Kontaktstöpsels 424 und mit der Sensorelektrode 43 mittels eines vierten Kontaktstöpsels 44 verbunden sein. Der fünfte Kontaktstöpsel 424 kann die zweite Halbleiterschicht 140 in einem Bereich kontaktieren, welcher benachbart zu dem ersten Material 150 auf einer ersten Seite angeordnet ist, und der vierte Kontaktstöpsel kann die zweite Halbleiterschicht in einem Bereich kontaktieren, welcher benachbart zu dem ersten Material 150 auf einer zweiten Seite der zweiten Halbleiterschicht 140 angeordnet ist.
  • Ein oder mehrere pn-Übergänge können in der zweiten Halbleiterschicht 140 gebildet sein, wobei jeder pn-Übergang zwischen einem ersten Übergangsgebiet 143 und einem benachbarten zweiten Übergangsgebiet 144 gebildet wird. Wie oben bereits beschrieben, kann der wenigstens eine pn-Übergang eine Serienschaltung wenigstens einer Diode 201 , 202 , ..., 20n bilden, welche durch die Schaltsymbole in 9 angedeutet wird. Wie ebenfalls oben beschrieben wurde, können in einer Kette aus zwei oder mehr aufeinanderfolgenden pn-Übergängen zusätzliche pn-Übergänge zwischen dem ersten Übergangsgebiet 143 eines ersten pn-Übergangs und dem zweiten Übergangsgebiet 144 eines angrenzenden pn-Übergangs gebildet werden. Solche zusätzlichen pn-Übergänge können mittels Shuntelementen 70 geshuntet oder verhindern werden, wie unter Bezugnahme auf 7 oben beschrieben wurde. In 8 sind Shuntelemente 70 lediglich angedeutet. Die Anordnung und die Funktion solcher Shuntelemente 70 und entsprechender zusätzlicher Shuntschichten (in 8 nicht explizit dargestellt) kann jedoch ähnlich sein zu der Anordnung und der Funktion wie sie in Bezug auf 7 oben beschrieben wurden.
  • In dem in den 8 und 9 dargestellten Beispiel sind die ersten und zweiten Übergangsgebiete 143, 144 langgestreckte Gebiete. Das heißt, eine Länge s2 der ersten und zweiten Übergangsgebiete 143, 144 in der zweiten horizontalen Richtung z ist wesentlich größer als eine Breite der ersten und zweiten Übergangsgebiete 143, 144 in der ersten horizontalen Richtung x. Ein zweites Übergangsgebiet 144 kann ein Kontaktgebiet bilden, welches durch einen fünften Kontaktstöpsel 424 kontaktiert wird, und ein zweites Übergangsgebiet 144 kann weiterhin ein zusätzliches Kontaktgebiet bilden, welches beispielsweise durch den vierten Kontaktstöpsel 44 kontaktiert wird. Die zwei Kontaktgebiete können benachbart zu den Unterschnitten zwischen der zweiten Halbleiterschicht 140 und der ersten Halbleiterschicht 120 angeordnet sein, welche mit dem ersten Material 150 gefüllt sind. Die Unterschnitte können eine maximale Tiefe w4 in der ersten horizontalen Richtung x aufweisen. Die maximale Tiefe w4 kann beispielsweise bis zu 5,5µm betragen.
  • Wie unter Bezugnahme auf die 6 bis 9 oben beschrieben wurde, kann die Halbleiteranordnung oberhalb oder in der Nähe eines aktiven Zellenfelds eines Transistorbauelementes angeordnet sein, welches in dem Halbleiterkörper 100 angeordnet ist. Da die thermische Leitfähigkeit λ2 des ersten Materials größer ist als die thermische Leitfähigkeit λ1 der tragenden Schicht 130, wird in dem Transistorbauelement erzeugte Wärme zu der zweiten Halbleiterschicht 140 im Wesentlichen über das erste Material 150 übertragen. Beispielsweise kann bei Raumtemperatur die thermische Leitfähigkeit λ2 des ersten Materials 150 (z.B. Polysilizium) 90 Mal größer sein als die thermische Leitfähigkeit λ1 der tragenden Schicht 130 (z.B. Siliziumdioxid). Das heißt, die zweite Halbleiterschicht 140 wird durch die erste Halbleiterschicht 120 im Wesentlichen über das zweite Material 150 erwärmt. Eine Temperatur wenigstens in Teilen der zweiten Halbleiterschicht 140 kann daher ähnlich sein zu einer Temperatur des Transistorbauelementes. Ein Sensorelement welches in oder auf der zweiten Halbleiterschicht 140 ausgebildet ist, kann daher eine Temperatur detektieren, welche die Temperatur in dem Transistorbauelement repräsentiert. Beispielsweise kann ein Strom, welcher durch den wenigstens einen pn-Übergang oder die wenigstens eine Diode 20n fließt, oder eine Durchlassspannung Vf der wenigstens einen Diode 20n detektiert werden. Wenn ein konstanter Durchlassstrom durch die wenigstens eine Diode 20n erzwungen wird, ist die resultierende Durchlassspannung Vf der wenigstens einen Diode 20n im Wesentlichen abhängig von der Temperatur des pn-Übergangs oder der Diode 20n . Daher ist die detektierte Durchlassspannung Vf ein Indiz für die Temperatur der zweiten Halbleiterschicht 140 und weiterhin für die Temperatur des Transistorbauelements. Wenn die Halbleiteranordnung mit dem Sensorelement nicht auf dem aktiven Zellenfeld des Transistorbauelementes sondern in einem Bereich benachbart zu dem aktiven Zellenfeld angeordnet ist, kann die Temperatur der zweiten Halbleiterschicht 140 niedriger sein als die Temperatur des Transistorbauelementes, da die Temperatur nicht direkt an die zweite Halbleiterschicht 140 übertragen werden kann. Dies kann die Reaktionszeit des Sensorelements verlängern.
  • Gemäß einem weiteren in 10 dargestellten Beispiel kann das Sensorelement zumindest teilweise in einem Sensorbereich 1401 angeordnet sein, welches ein Bereich der zweiten Halbleiterschicht 140 ist, der benachbart zu dem ersten Material 150 angeordnet ist. Wie oben beschrieben, wird Wärme von dem Transistorbauelement oder, allgemeiner gesprochen, von der ersten Halbleiterschicht 120 im Wesentlichen über das erste Material 150 an die zweite Halbleiterschicht 140 übertragen. Der thermische Widerstand Rth des ersten Materials 150 kann vergleichsweise niedrig sein. Eine kurze Reaktionszeit des Sensorelementes ist für viele Applikationen wichtig um die thermische Überlastung des Transistorbauelementes zu verhindern. Die tragende Schicht 130, welche eine vergleichsweise niedrige thermische Leitfähigkeit aufweist (hoher thermischer Widerstand Rth ), stellt eine vergleichsweise gute thermische Isolation zwischen der ersten Halbleiterschicht 120 und der zweiten Halbleiterschicht 140 bereit. Die thermische Kapazität Cth der zweiten Halbleiterschicht 140 kann vergleichsweise hoch sein. Für manche Applikationen kann es gewünscht sein, die thermische Kapazität Cth der zweiten Halbleiterschicht 140 zu reduzieren. Gemäß einem Beispiel kann die Halbleiteranordnung daher einen Bereich aufweisen, der aus zweitem Material 162 gebildet wird, welches eine thermische Leitfähigkeit aufweist, die geringer ist als die thermische Leitfähigkeit der zweiten Halbleiterschicht 140. Der Bereich aus zweitem Material 162 ist dazu ausgebildet, einen ersten Bereich 1402 der zweiten Halbleiterschicht 140 thermisch von dem Sensorbereich 1401 zu isolieren. Da die thermische Leitfähigkeit des zweiten Materials 162 vergleichsweise niedrig ist, wird Wärme von dem Sensorbereich 1401 nur zu einem geringen Anteil an den verbleibenden ersten Bereich 1402 der zweiten Halbleiterschicht 140 übertragen. Dies kann die thermische Kapazität Cth des Sensorbereiches 1401 signifikant reduzieren. Wie in 10 beispielhaft dargestellt, kann sich das zweite Material 162 durch die zweite Halbleiterschicht 140 in einer vertikalen Richtung y erstrecken. Auf diese Art und Weise kann der Sensorbereich 1401 zumindest teilweise von dem verbleibenden ersten Bereich 1402 getrennt und dadurch thermisch entkoppelt werden. Diese thermische Entkopplung kann zu einer schnelleren Reaktionszeit des Sensorelementes und einer höheren Genauigkeit der Temperaturmessungen führen. Das Sensorelement kann zumindest teilweise in dem Sensorbereich 1401 angeordnet sein. Einige Teile des Sensorelementes können jedoch auch in dem verbleibenden ersten Bereich 1402 angeordnet sein. Das heißt, das Sensorelement kann sich von dem Sensorbereich 1401 in dem verbleibenden ersten Bereich 1402 hineinerstrecken. Beispielsweise können wenigstens die Anschlussbereiche, welche durch den vierten und fünften Kontaktstöpsel 44, 424 kontaktiert werden, in dem ersten Bereich 1402 angeordnet sein.
  • Nun bezugnehmend auf 11 wird ein beispielhaftes Verfahren zum Herstellen einer Halbleiteranordnung schematisch dargestellt. Wie in 11 A schematisch dargestellt ist, ist eine tragende Schicht 130 zwischen einer ersten Halbleiterschicht 120 und einer zweiten Halbleiterschicht 140 angeordnet. Die zweite Halbleiterschicht 140 kann beispielsweise eine strukturierte Schicht sein. Das heißt, die zweite Halbleiterschicht 140 kann nur auf einigen Teilen der tragenden Schicht 130 angeordnet sein, während andere Teile der tragenden Schicht 130 nicht von der zweiten Halbleiterschicht 140 bedeckt sind. Die erste Halbleiterschicht 120 kann ein herkömmliches Halbleitermaterial aufweisen, wie beispielsweise Silizium (Si), Siliziumcarbid (SiC), Galliumnitrid (GaN), Galliumarsinid (GaAs), oder ähnliches. Die erste Halbleiterschicht 120 kann beispielsweise eine Dicke von wenigstens 5µm aufweisen. Die tragende Schicht 130 kann wenigstens eines aufweisen von einem Oxid, einem Nitrid, einem Oxinitrid, ein High-k-Material, ein Imid, ein isolierendes Harz oder Glas. Die tragende Schicht 130 kann ein Felddielektrikum aufweisen, wie beispielsweise ein Feldoxid oder Gatedielektrikum, zum Beispiel ein Gateoxid. Die tragende Schicht 130 kann ein Feldoxid aufweisen, welches beispielsweise mittels einer lokalen Oxidation von Silizium (englisch: local oxidation of silicon, LOCOS), abgeschiedenem Oxid oder Grabenisolation (englisch: shallow trench isolation STI) hergestellt werden kann. Ein Dicke der tragenden Schicht 130, das heißt ein Abstand zwischen der ersten Halbleiter Schicht 120 und der zweiten Halbleiterschicht 140, kann beispielsweise wenigstens 500nm oder wenigstens 800nm betragen. Die zweite Halbleiterschicht 140 kann beispielsweise eine polykristalline Siliziumschicht sein. Die zweite Halbleiterschicht 140 kann beispielsweise eine Dicke von wenigstens 200nm oder wenigstens 300nm aufweisen.
  • Wie in 11B schematisch dargestellt, wird die tragende Schicht 130 teilweise entfernt. Beispielsweise kann ein Ätzprozess dazu verwendet werden, die tragende Schicht 130 teilweise zu entfernen. Während dieses Ätzprozesses kann die zweite Halbleiterschicht 140 als eine Schutzschicht fungieren. Das heißt, die tragende Schicht 130 wird nur in solchen Bereichen geätzt, welche nicht von der zweiten Halbleiterschicht 140 bedeckt sind. Während des Ätzprozesses können jedoch Unterschnitte zwischen der ersten Halbleiterschicht 120 und der zweiten Halbleiterschicht 140 gebildet werden. Die resultierende Struktur nach dem Ätzprozess, welches Unterschnitte zwischen dem ersten und zweiten Halbleiterschichten 120, 140 aufweist, ist in 11B schematisch dargestellt.
  • Nun bezugnehmend auf 11C, kann eine Isolationsschicht 122, 142 auf freigelegten Oberflächen der ersten Halbleiterschicht 120, der tragenden Schicht 130 und der zweiten Halbleiterschicht 140 abgeschieden werden. Die Isolationsschicht 122, 142 kann beispielsweise eines aufweisen von einem Oxid, einem Nitrid, einem Oxynitrid, einem High-k-Material, einem Imid, einem isolierenden Harz oder Glas. Die Isolationsschicht kann ein Felddielektrikum aufweisen, wie beispielsweise ein Feldoxid oder Gatedielektrikum, zum Beispiel ein Gateoxid. In 11C wird die Isolationsschicht in den Bereichen, welche die erste Halbleiterschicht 120 bedecken als erste Isolationsschicht 122 bezeichnet, und in solchen Bereichen in welchen sie die zweite Halbleiterschicht 140 bedeckt wird sie als zweite Isolationsschicht 142 bezeichnet. In den Bereichen, in welchen sie die tragende Schicht 130 bedeckt, wird die Isolationsschicht in gestrichelten Linien dargestellt. Die Isolationsschicht kann das gleiche Material aufweisen wie die tragende Schicht 130. Daher kann sie in den Bereichen in welchen sie die tragende Schicht 130 bedeckt als ein Teil der tragenden Schicht 130 angesehen werden (in 11C in gestrichelten Linien dargestellt). Die Isolationsschicht kann beispielsweise ein thermisch gewachsenes Oxid aufweisen. Die Dicke einer solchen Isolationsschicht, welche ein thermisch gewachsenes Oxid aufweist, kann in den Bereichen in welchen sie die tragende Schicht 130 bedeckt beispielsweise im Bereich von einigen Nanometern liegen. In denjenigen Bereichen, in welchen sie die erste Halbleiterschicht 120 und die zweite Halbleiterschicht 140 bedeckt, kann die Dicke eines thermisch gewachsenen Oxids jedoch größer als einige Nanometer sein. Gemäß einem anderen Beispiel kann die Isolationsschicht unter Verwendung chemischer Gasphasenabscheidung (englisch: chemical vapor deposition, CVD) abgeschieden werden. In diesem Fall kann die Isolationsschicht in den Bereichen wo sie die tragende Schicht 130 bedeckt im Wesentlichen dieselbe Dicke aufweisen wie in denjenigen Bereichen, in welchen sie die erste Halbleiterschicht 120 und die zweite Halbleiterschicht 140 bedeckt.
  • In einem darauf folgenden Schritt können die Unterschnitte mit einem ersten Material 150 gefüllt werden. Es kann daher eine Schicht des ersten Material 150 auf den ersten und zweiten Halbleiterschichten 120, 140 gebildet werden, wobei die erste und die zweite Isolationsschicht 122, 42 jeweils zwischen dem ersten Material 150 und der entsprechenden ersten oder zweiten Halbleiterschicht 120, 140 angeordnet ist. Während des Schrittes des Abscheidens des ersten Materials 150, können die Unterschnitte zwischen der ersten und der zweiten Halbleiterschicht 120, 140 zumindest teilweise mit dem ersten Material 150 gefüllt werden. In dem in 11D dargestellten Beispiel werden die Unterschnitte komplett mit dem ersten Material 150 gefüllt. Dies ist jedoch lediglich ein Beispiel. Es ist möglich, dass das erste Material 150 solche Bereiche nicht erreicht, welche weit hinten in den Unterschnitten unterhalb der zweiten Halbleiterschicht 140 angeordnet sind. Daher können die Unterschnitte möglicherweise nicht immer komplett mit dem ersten Material 150 gefüllt werden und kleine Hohlräume können zwischen der zweiten Halbleiterschicht 140 und der tragenden Schicht 130 verbleiben. Nach dem Abscheiden des ersten Materials 150 kann das erste Material 150 in solchen Bereichen wieder entfernt werden, welche nicht in dem wenigstens einen Unterschnitt angeordnet sind, wie in 11E schematisch dargestellt. Beispielsweise kann ein anisotroper Ätzprozess verwendet werden, um das erste Material 150 zu entfernen.
  • Nun bezugnehmend auf 11F kann eine maskierende Schicht 180 gebildet werden. Die maskierende Schicht 180 kann freiliegende Oberflächen der ersten Isolationsschicht 122 und des ersten Materials 150 bedecken. Weiterhin kann die maskierende Schicht 180 teilweise die freiliegenden Oberflächen der zweiten Isolationsschicht 142 bedecken. Es können daher Öffnungen in der maskierenden Schicht 180 verbleiben. In einem darauffolgenden Ätzprozess kann wenigstens ein Graben 160 in denjenigen Bereichen gebildet werden, welche nicht durch die maskierende Schicht 180 bedeckt sind. Der wenigstens eine Graben 160 kann sich durch die zweite Isolationsschicht 142 und die zweite Halbleiterschicht 140 in einer vertikalen Richtung y erstrecken. Der wenigstens eine Graben 160 kann den wenigstens einen Sensorbereich 1401 von verbleibenden ersten Bereichen 1402 der zweiten Halbleiterschicht 140 trennen, wie unter Bezugnahme auf 10 oben beschrieben wurde. Der wenigstens eine Graben 160 kann dann mit einem zweiten Material 162 gefüllt werden, wie in 11G schematisch dargestellt. Das zweite Material 162 kann eine thermische Leitfähigkeit aufweisen, welche geringer ist als die thermische Leitfähigkeit der zweiten Halbleitersschicht 140. Das zweite Material 162 kann beispielsweise ein Oxid, ein thermisches Oxid oder ein Interlevel-Oxid (TEOS oder BPSG) aufweisen. Das Verwenden einer weiteren maskierenden Schicht 180 ist jedoch lediglich ein Beispiel. Es ist ebenso möglich den wenigstens einen Graben 160 ohne Verwendung einer zusätzlichen Maske zu erzeugen. Beispielsweise kann der wenigstens eine Graben 160 in demselben Schritt gebildet werden, während welchem die zweite Halbleiterschicht 140 geätzt wird. Die zweite Halbleiterschicht 140 kann zu Beginn eine durchgehende Schicht sein, welche während eines Strukturierungsschrittes teilweise entfernt wird. Das heißt, die zweite Halbleiterschicht 140 kann Abmessungen aufweisen, die größer sind als die letztendlichen Abmessungen (Breite w3 , Länge s2 ) nach dem Strukturierungsschritt (vgl. zum Beispiel, 9). Nach dem Durchführen dieses Strukturierungsschrittes während welchem der wenigstens eine Graben ebenfalls gebildet werden kann, kann der wenigstens eine Graben 160 mit einem Fotolack gefüllt werden, welcher für die Feldoxidmaske in einem darauffolgenden Feldoxid-Ätzprozess (Ätzen der tragenden Schicht 130) verwendet wird. Nachdem das Feldoxid geätzt wurde und der Fotolack entfernt wurde, kann der wenigstens eine Graben 160 dann während einer darauffolgenden Gateoxidation oxidiert werden, und kann später mit einem Interlevel-Oxid (TEOS und/oder BPSG) gefüllt werden welches das zweite Material 162 bildet.
  • Wie in 12 schematisch dargestellt, kann das zweite Material 162 derart angeordnet sein, dass sein erster Sensorbereich 1401 thermisch von ersten Bereichen 1402 entkoppelt ist, wobei die ersten Bereiche 1402 als Verbindungsbereiche fungieren können. Das heißt, die ersten Bereiche 1402 können Bereiche sein, in welchen die fünften Kontaktstöpsel 1424 und die vierten Kontaktstöpsel 44 angeordnet sind um die zweite Halbleiterschicht 140 zu kontaktieren. 12 zeigt schematisch eine Draufsicht auf einen Halbleiterkörper der eine beispielhafte Halbleiteranordnung aufweist. Die Draufsicht zeigt einen Bereich der zweiten Halbleiterschicht 140. Eine tragende Schicht 130 die in einer vertikalen Richtung y unterhalb der zweiten Halbleiterschicht 140 angeordnet ist, ist in 12 in gestichelten Linien dargestellt, da diese von der zweiten Halbleiterschicht 140 bedeckt wird. Ebenfalls in gestrichelten Linien dargestellt sind Verbindungsbereiche 1402 , in welchen die vierten Kontaktstöpsel 44 und die fünften Kontaktstöpsel 424 die zweite Halbleiterschicht 140 kontaktieren. Das Beispiel aus 12 zeigt eine Zweidrahtverbindung, das heißt, ein vierter Kontaktstöpsel 44 und ein fünfter Kontaktstöpsel 424 werden dazu verwendet, die zweite Halbleiterschicht 140 mit einer ersten Metallisierung 41 und mit einer zweiten Metallisierung 43 elektrisch zu verbinden (erste und zweite Metallisierung 41, 43 in 12 nicht dargestellt). Dies ist jedoch lediglich ein Beispiel. Es ist ebenso möglich, die zweite Halbleiterschicht 140 mit mehr als einem vierten Kontaktstöpsel 44 und mit mehr als einem fünften Kontaktstöpsel 424 elektrisch zu kontaktieren. Das zweite Material 162 umgibt die Verbindungsbereiche 1402 in horizontalen Richtungen x, z des Halbleiterkörpers 100 teilweise. Es kann jedoch eine Verbindung verbleiben, um es einem elektrischen Strom zu ermöglichen, zwischen dem Verbindungsbereich 1402 und dem wenigstens einen Sensorbereich 1401 zu fließen. Die Form des in 12 dargestellten zweiten Materials 162 ist lediglich ein Beispiel. Jegliche andere Formen sind möglich, um die Verbindungsbereiche 1402 von dem wenigstens einen Sensorbereich 1401 thermisch zu entkoppeln. Beispielsweise kann das zweite Material 162 in mäanderförmigen Verbindungslinien angeordnet sein (nicht dargestellt).
  • Wie unter Bezugnahme auf die 6 bis 9 oben beschrieben wurde, können die Halbleiteranordnung und das Sensorpad 330 in einem aktiven Gebiet des Transistorbauelementes welches in dem Halbleiterkörper 100 angeordnet ist angeordnet sein. Dies ist jedoch lediglich ein Beispiel. Gemäß einem weiteren Beispiel, welches schematisch in 13 dargestellt ist, kann die Halbleiteranordnung alternativ auch in einem passiven Bereich des Transistorbauelementes, welches in dem Halbleiterkörper 100 angeordnet ist, angeordnet sein. Ein passiver Bereich des Transistorbauelementes kann ein Bereich sein, welcher nicht alle aktiven Komponenten aufweist, die notwendig sind um eine funktionierende (funktionsfähige) Transistorzelle zu bilden (aktive Komponenten sind zum Beispiel Gateoxid, Sourcegebiete 31, Bodygebiete 32, Gateelektroden 33, oder Draingebiete 36). Weiterhin kann ein passiver Bereich ein Feldoxid anstatt eines Gateoxids aufweisen. In aktiven Bereichen kann das Gateoxid die erste Isolationsschicht 122 bilden, wie oben beschrieben wurde. Ein passiver Bereich kann beispielsweise ein Bereich benachbart zu den horizontalen Rändern des Halbleiterkörpers 100 sein (Randbereich). Das Sensorpad 330 beziehungsweise die zweite Metallisierung 43, können jedoch zumindest teilweise in einem aktiven Bereich des Transistorbauelementes angeordnet sein. Das heißt, aktive Komponenten des Transistorbauelementes (zum Beispiel Gateoxid, Sourcegebiete 31, Bodygebiete 32, Gateelektroden 33, Kompensationsgebiete 38) können unterhalb der zweiten Metallisierung 43 angeordnet sein. Die zweite Metallisierung 43 kann sich jedoch in passive Bereiche des Transistorbauelementes erstrecken, und die Halbleiteranordnung und das Sensorelement elektrisch zu kontaktieren. In 13 wird die Halbleitleiteranordnung lediglich durch Dioden 201 , 202 angedeutet. Wie in 13 angedeutet, kann ein Teil der zweiten Metallisierung 43 als Bondbereich verwendet werden (vgl. ebenso Bondbereich BA in 14). Das heißt, ein Bonddraht kann auf diesen Bereich der zweiten Metallisierung 43 gebondet werden, um die zweite Metallisierung elektrisch zu kontaktieren. In 13 wird dieser Bereich der zweiten Metallisierung mit einer Breite w5 angedeutet. Jegliche Kontaktstöpsel, welche unterhalb der zweiten Metallisierung 43 angeordnet sind, können von der zweiten Metallisierung 43 mittels der vierten Isolationsschicht 45 elektrisch isoliert werden, um elektrische Kurzschlüsse zwischen der zweiten Metallisierung 43 und der ersten Metallisierung 41 zu verhindern. In 13 trifft dies beispielsweise auf die dritten Kontaktstöpsel 423 zu.
  • Nun bezugnehmend auf 14, kann die Halbleiteranordnung in einem alternativen Beispiel in einem Hochspannungs-Randabschlussbereich des Halbleiterkörpers 100 angeordnet sein. Der Hochspannungs-Randabschlussbereich ist in einem passiven Bereich des Transistorbauelementes angeordnet. Die zweite Metallisierung kann in einem aktiven Bereich des Transistorbauelementes angeordnet sein, kann sich jedoch in passive Bereich des Transistorbauelementes erstrecken, um die Halbleiteranordnung elektrisch zu kontaktieren. Wenn die Halbleiteranordnung in einem passiven Bereich des Transistorbauelementes angeordnet ist, kann diese jedoch in einem Teil des passiven Bereiches angeordnet sein, welcher direkt benachbart zu dem aktiven Bereich des Transistorbauelementes angeordnet ist. Wie beispielsweise in 14 dargestellt, kann der mit dem ersten Material 150 gefüllte Unterschnitt benachbart zu dem Bodygebiet 32 einer der Transistorzellen angeordnet sein. Auf diese Weise ist die thermische Kopplung zwischen dem aktiven Bereich des Transistorbauelementes, wo Wärme erzeugt wird, und der Halbleiteranordnung immer noch ausreichend um schnelle Reaktionszeiten und genaue Messungen zu ermöglichen. Das heißt, eine Temperatur welche von einem Sensorelement das in der Halbleiteranordnung angeordnet ist detektiert wird, entspricht im Wesentlichen der Temperatur des Transistorbauelementes. Andere Teile der Halbleiteranordnung können mittels eines zweiten Materials 162 thermisch entkoppelt werden, wie unter Bezugnahme auf die 10 und 12 oben beschrieben wurde.
  • Die zweite Metallisierung 43, welche das aktive Sensorpad ASP bildet, wird in der Regel mittels Bonddrähten kontaktiert (in 14 nicht dargestellt). Ein solcher Bonddraht kann auf die zweite Metallisierung 43 in einem bestimmten Bondgebiet BA gebondet werden. Das Bondgebiet BA kann beispielsweise durch solche Teile der zweiten Metallisierung 43 gebildet werden, welche auf aktiven Bereichen des Transistorbauelementes angeordnet sind, wie in 14 beispielhaft dargestellt. Es ist jedoch ebenso möglich, einen Bondbereich BA auf solchen Teilen der zweiten Metallisierung 43 anzuordnen, welche auf passiven Bereichen des Transistorbauelementes angeordnet sind (nicht dargestellt).
  • Wie unter Bezugnahme auf die 7 und 9 oben beschrieben und wie weiter in 15 dargestellt, kann die Halbleiteranordnung eine langestreckte Struktur sein. Das heißt, eine Länge s2 der Halbleiteranordnung in der zweiten horizontalen Richtung z ist groß im Vergleich zu einer Breite w3 der Halbleiteranordnung in der ersten horizontalen Richtung x. Wie oben bereits beschrieben wurde, kann die Länge s2 der Halbleitanordnung in der zweiten horizontalen Richtung z zwischen 50µm und 1500µm, zwischen 100µm und 1500µm, oder zwischen 500µm und 1500µm, z.B. 1000µm, betragen. Die Unterschnitte werden in der Regel auf gegenüberliegenden Seiten entlang der gesamten Länge s2 der Halbleiteranordnung ausgebildet. Nach dem Ausbilden der Unterschnitte und vor dem Auffüllen der Unterschnitte mit dem ersten Material 150, weist die zweite Halbleiterschicht 140 freistehende Strukturen in den Bereichen benachbart zu den Unterschnitten auf (vgl. 11B und C). Die Halbleiteranordnung weist in diesem Zwischenzustand eine tischähnliche Struktur auf. Die Dicke der zweiten Halbleiterschicht 140 ist jedoch relativ gering, wie unter Bezugnahme auf 11A oben beschrieben wurde. Beispielsweise kann die zweite Halbleiterschicht 140 eine Dicke d2 von 200mm, 300nm, 500nm oder bis zu einem 1µm aufweisen. Die hervorstehenden Bereiche der zweiten Halbleiterschicht 140, welche benachbart zu den Unterschnitten angeordnet sind, können eine Länge w4 von etwa beispielsweise 4.5µm ausweisen. In anderen Worten, kann die maximale Tiefe w4 der Unterschnitte in der ersten horizontalen Richtung x etwa 4.5µm betragen. Andere Tiefen w4 sind jedoch ebenfalls möglich. Unterschiedliche Dicken d2 der zweiten Halbleiterschicht 140 von beispielsweise etwa 200nm bis zu etwa einem 1µm und eine maximale Tiefe w4 der Unterschnitte von 4.5µm resultiert in einem geringen Seitenverhältnis (w4/d2 = 4.5µm/200... 1000nm) von etwa 4 bis 22 (vgl. zum Beispiel 16A). Andere Seitenverhältnisse sind möglich für unterschiedliche Dicken der zweiten Halbleiterschicht 140 und unterschiedliche maximale Tiefen w4 der Unterschnitte. Solche geringen Seitenverhältnisse sind für viele Applikationen tolerierbar. Die Halbleiteranordnung kann in diesem Zwischenzustand mit den zwischen der ersten Halbleiterschicht 120 und der zweiten Halbleiterschicht 140 gebildeten Unterschnitten jedoch mechanisch instabil sein. Beispielsweise kann die mechanische Stabilität der Struktur durch Nassätzprozesse oder während Trockenschritten negativ beeinflusst werden. Aufgrund von Kapillarkräften zwischen benachbarten Strukturen können beispielsweise die hervorstehenden Bereiche der zweiten Halbleiterschicht 140 an der tragenden Schicht 130 oder an der ersten Halbleitersschicht 120 anhaften. Es besteht weiterhin ein hohes Risiko, dass sich Risse in der zweiten Halbleiterschicht 140 ausbilden, insbesondere in denjenigen Bereichen, welche benachbart zu den Unterschnitten angeordnet sind. Es besteht daher ein Risiko einer erhöhten Anzahl von Defekten und der Ertragsausfall kann hoch sein.
  • Um die mechanische Stabilität der Halbleiteranordnung zu erhöhen, kann die Halbleiteranordnung wenigstens eine tragende Struktur 132 aufweisen. Die wenigstens eine tragende Struktur 132 kann durch Teile der tragenden Schicht 130 gebildet werden. Beispielsweise kann die tragende Schicht 130 Bereiche aufweisen, welche von unter der zweiten Halbleitersschicht 140 in der ersten horizontalen Richtung hervorstehen, wobei die hervorstehenden Bereiche wenigstens eine tragende Struktur 132 bilden. Eine Halbleiteranordnung mit einer tragenden Struktur 132 ist in 15 schematisch dargestellt. Die Halbleiteranordnung kann entlang ihrer Länge s2 eine tragende Struktur 132 aufweisen. In anderen Ausführungsformen können jedoch auch zwei oder mehr tragende Strukturen 132 entlang der Länge s2 der Halbleiteranordnung angeordnet sein. Die Anzahl an tragenden Strukturen 132 kann von der Länge s2 der Halbleiteranordnung anhängen. Die tragende Schicht 130 kann daher eine erste minimale Breite w7 (w7 = (w3 - 2*w4), vgl. 9, 16A) in solchen Bereichen aufweisen, in welchen die Unterschnitte zwischen der ersten Halbleiterschicht 120 und der zweiten Halbleiterschicht 140 ausgebildet sind, und kann eine zweite Breite w5 (w5 = w3 + 2* w6, vgl. 16B) in den Bereichen aufweisen, in welchen eine tragende Struktur 132 gebildet ist. Die zweite Breite w5 kann beispielsweise 22µm oder mehr betragen. Der hervorstehende Teil der tragenden Schicht 130 kann eine Breite w6 von beispielsweise 4.5µm aufweisen. Die wenigstens eine tragende Struktur 132 kann eine Breite s3 von beispielsweise etwa 9µm aufweisen.
  • 16A zeigt schematisch eine Querschnittsansicht einer Halbleiteranordnung in einer Schnittebene E-E wie in 15 dargestellt, das heißt in einem Bereich in welchem Unterschnitte zwischen der ersten Halbleiterschicht 120 und der zweiten Halbleiterschicht 140 gebildet sind. 16A entspricht im Wesentlichen der Struktur welche umfassend unter Bezugnahme auf 3 oben beschrieben wurde. 16B zeigt schematisch eine Querschnittsansicht einer Halbleiteranordnung in einer Schnittebene E'-E' wie in 15 dargestellt, das heißt in einem Bereich in welchem eine tragende Struktur 132 gebildet ist. Die tragende Schicht 130 steht in diesem Bereich unter der zweiten Halbleiterschicht 140 hervor. Das heißt, in diesem Bereich der Halbleiteranordnung sind keine Unterschnitte ausgebildet. Die thermische Leitfähigkeit zwischen der ersten Halbleitersschicht 120 und der zweiten Halbleiterschicht 140 ist in den Bereichen der tragenden Strukturen 132 daher gering. Daher kann gemäß einem Beispiel in Bereichen der zweiten Halbleiterschicht 140, welche benachbart zu einer der tragenden Strukturen 132 angeordnet sind, beispielsweise kein Sensorelement ausgebildet sein.
  • Das Ausbilden der wenigstens einen tragenden Struktur 132 erfordert keine zusätzlichen Ätzschritte. Die wenigstens eine tragende Struktur 132 kann während desselben Ätzschrittes gebildet werden, welcher dazu verwendet wird die Unterschnitte zu erzeugen. Dies ist beispielhaft in den 17 und 18 dargestellt. Bezugnehmend auf 18A kann eine maskierende Schicht 190 lokal auf der zweiten Halbleiterschicht 140 und auf Teilen der tragenden Schicht 130 angeordnet sein. Das Anordnen der maskierenden Schicht 190 auf Teilen der zweiten Halbleiterschicht 140 ist jedoch optional. Die zweite Halbleiterschicht 140 kann selbst als eine maskierende Schicht während des Ätzschrittes fungieren. Daher kann es ausreichend sein, die maskierende Schicht 190 lediglich auf Teilen der tragenden Schicht 130 anzuordnen, welche benachbart zu der zweiten Halbleiterschicht 140 angeordnet sind. 18A zeigt eine Querschnittsansicht der Halbleiteranordnung in einer Schnittebene E'-E' wie in 15 dargestellt. 17A zeigt eine Querschnittsansicht der Halbleiteranordnung in einer Schnittebene E-E wie in 15 dargestellt. 17A entspricht 11A, welche oben bereits beschrieben wurde und zeigt die Halbleiteranordnung bevor der Ätzschritt in den Bereichen durchgeführt wurde, in welchen die Unterschnitte gebildet werden sollen. Während des darauffolgenden Ätzschrittes werden die Unterschnitte in den Bereichen der Halbleiterstruktur gebildet, welche nicht von der maskierenden Schicht 190 bedeckt sind (vergleiche 17B). Wie jedoch in 18B dargestellt, werden keine Unterschnitte zwischen der ersten Halbleiterschicht 120 und der zweiten Halbleiterschicht 140 in den Bereichen gebildet, in welchen die maskierende Schicht 190 auf der tragenden Schicht 130 angeordnet ist. Während des Ätzschrittes werden Unterschnitte zwischen der ersten Halbleiterschicht 120 und der maskierenden Schicht 190 gebildet, wie in 18B dargestellt. Wenn die maskierende Schicht 190 nach Abschluss des Ätzschrittes jedoch entfernt wird, werden die Unterschnitte zwischen der ersten Halbleiterschicht 120 und der maskierenden Schicht 190 selbstverständlich entfernt, und die hervorstehenden Bereiche der tragenden Schicht 130 verbleiben um die tragende Struktur 132 zu bilden, wie in 18C dargestellt.
  • Nun bezugnehmend auf 19A, ist ein beispielhaftes Halbleiterbauelement schematisch dargestellt. Das Halbleiterbauelement weist einen Halbleiterkörper 100 und ein Transistorbauelement auf. Der Halbleiterkörper 100 weist eine erste Halbleiterschicht 120 auf. Das Transistorbauelement weist eine Vielzahl von Transistorzellen auf. Beispielsweise kann das Transistorbauelement ein sogenanntes Superjunction-Bauelement aufweisen. Das in 19A dargestellte Transistorbauelement entspricht im Wesentlichen dem Transistorbauelement, welches unter Bezugnahme auf die 6 und 8 oben beschrieben wurde. In dem in 19 dargestellten Beispiel ist das Transistorbauelement in einem ersten Bereich des Halbleiterkörpers 100 bzw. der ersten Halbleiterschicht 120 angeordnet, wobei der erste Bereich ein aktives Gebiet des Halbleiterkörpers 100 bzw. der ersten Halbleiterschicht 120 bildet. In seinem aktiven Gebiet weist das Halbleiterbauelement wenigstens eine funktionierende Transistorzelle mit einer Gateelektrode 33 auf, welche dielektrisch von einem Bodygebiet 32 mittels eines Gatedielektrikums 34 isoliert wird. Das Bodygebiet 32 ist ein dotiertes Halbleitergebiet in dem aktiven Gebiet des Halbleiterkörpers 100. In dem in 19A dargestellten Beispiel ist die Gateelektrode 33 oberhalb einer ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet.
  • Das in 19A dargestellte Transistorbauelement weist weiterhin ein Driftgebiet 35 auf. Das Driftgebiet 35 grenzt an das Bodygebiet 32 der wenigstens einen Transistorzelle an und bildet einen pn-Übergang mit dem Bodygebiet 32. Das Driftgebiet 35 ist zwischen dem Bodygebiet 32 der wenigstens einen Transistorzelle und einem Draingebiet 36 angeordnet. Das Draingebiet 36 kann an das Driftgebiet 35 angrenzen (wie dargestellt). Gemäß einem anderen Beispiel (nicht dargestellt) kann jedoch ein Feldstoppgebiet desselben Dotierstofftyps wie das Driftgebiet 35 jedoch höher dotiert als das Driftgebiet 35 zwischen dem Driftgebiet 35 und dem Draingebiet 36 angeordnet sein. Weiterhin weist das Transistorbauelement wenigstens ein Kompensationsgebiet 38 eines Dotierstofftyps auf, der entgegengesetzt ist zu dem Dotierstofftyp des Driftgebietes 35. Gemäß einem Beispiel grenzt das wenigstens eine Kompensationsgebiet 38 an das Bodygebiet 32 der wenigstens einen Transistorzelle an. Gemäß einem Beispiel weist das Transistorbauelement eine Vielzahl von Transistorzellen auf, und jede Transistorzelle weist ein Kompensationsgebiet 38 auf, welches an das Bodygebiet 32 der entsprechenden Transistorzelle angrenzt. In einer vertikalen Richtung y des Halbleiterkörpers 100/der ersten Halbleiterschicht 120, welches eine Richtung senkrecht zu der ersten Oberfläche 101 ist, erstreckt sich das wenigstens eine Kompensationsgebiet 38 in Richtung des Draingebietes 36. Gemäß einem Beispiel (nicht dargestellt) ist das Kompensationsgebiet 38 entfernt von dem Draingebiet 36 angeordnet, so dass ein Teil des Driftgebietes 35 oder ein Puffergebiet zwischen dem Kompensationsgebiet 38 und dem Draingebiet 36 angeordnet ist. Ein solches Puffergebiet kann denselben Dotierstofftyp aufweisen wie das Driftgebiet 35, kann jedoch beispielsweise höher dotiert sein als das Driftgebiet 35. Gemäß einem anderen Beispiel grenzt das Kompensationsgebiet an das Draingebiet 36 an (vergleiche 19A).
  • Das Halbleiterbauelement weist weiterhin eine Sensorstruktur auf, wobei die Sensorstruktur in oder auf einer zweiten Halbleiterschicht 140 ausgebildet ist. Die zweite Halbleiterschicht 140 ist oberhalb der ersten Halbleiterschicht 120 bzw. des Driftgebietes 35 in einer vertikalen Richtung y des Halbleiterkörpers 100 angeordnet und ist von der ersten Halbleiterschicht 120/dem Driftgebiet 35 durch das Gatedielektrikum 34 dielektrisch isoliert. Weiterhin kann, wie unter Bezugnahme auf 6 oben beschrieben wurde, ein Implantationsgebiet 124 zwischen dem Gatedielektrikum 34 unterhalb der zweiten Halbleiterschicht 140 und der ersten Halbleiterschicht 120 bzw. dem Driftgebiet 35 gebildet sein. Die zweite Halbleiterschicht 140 kann mit der Sourceelektrode 41 mittels eines fünften Kontaktstöpsels 424 und mit der Sensorelektrode 43 mittels eines vierten Kontaktstöpsels 44 elektrisch verbunden sein. Die zweite Halbleiterschicht 140 mit der Sensorstruktur ist zumindest teilweise in dem aktiven Gebiet des Halbleiterkörpers 100 angeordnet.
  • Die zweite Halbleiterschicht 140 mit dem darin oder darauf angeordneten Sensorelement kann komplett in dem aktiven Gebiet des Halbleiterkörpers 100 angeordnet sein, wie in 19 dargestellt. Dies ist jedoch lediglich ein Beispiel. Alternativ kann die zweite Halbleiterschicht 140 komplett in einem passiven Gebiet des Halbleiterkörpers 100 angeordnet sein. Gemäß einem anderen Beispiel kann die zweite Halbleiterschicht 140 teilweise in dem aktiven Gebiet und teilweise in dem passiven Gebiet angeordnet sein. Ein passives Gebiet des Halbleiterkörpers 100 kann ein Gebiet sein, welches nicht alle aktiven Komponenten aufweist, die dazu notwendig sind eine funktionierende (funktionsfähige) Transistorzelle zu bilden (aktive Komponenten sind z.B. Gateoxid, Sourcegebiete 31, Bodygebiete 32, Gateelektroden 33, oder Draingebiete 36). Weiterhin kann ein passives Gebiet ein Feldoxid anstatt eines Gateoxids aufweisen. Ein passives Gebiet kann beispielsweise ein Gebiet sein, welches benachbart zu den horizontalen Rändern des Halbleiterkörpers 100 angeordnet ist (Randgebiet).
  • Nun bezugnehmend auf 19B kann das Sensorelement wenigstens einen pn-Übergang aufweisen. Der wenigstens eine pn-Übergang ist in 19B nur sehr grob angedeutet. Jeder pn-Übergang kann zwischen einem ersten Übergangsgebiet 143 und einem angrenzenden zweiten Übergangsgebiet 144 gebildet sein (erste und zweite Übergangsgebiete sind in 19B nicht explizit dargestellt). Wie bereits oben beschrieben wurde, kann der wenigstens eine pn-Übergang eine Serienschaltung wenigstens einer Diode bilden. Wie ebenfalls oben bereits beschrieben wurde, können sich in einer Kette aus zwei oder mehr aufeinanderfolgenden pn-Übergängen zusätzliche pn-Übergänge bilden, zwischen dem ersten Übergangsgebiet eines ersten pn-Übergangs und dem zweiten Übergangsgebiet eines angrenzenden pn-Übergangs. Solche zusätzlichen pn-Übergänge können unter Verwendung von Shuntelementen 70 geshuntet oder verhindert werden, wie unter Bezugnahme auf die 7 und 8 oben beschrieben wurde. In 19B sind Shuntelemente 70 nur schematisch angedeutet. Die Anordnung und Funktion solcher Shuntelemente 70 und entsprechender zusätzlicher Shuntschichten (in 19B nicht explizit dargestellt) können ähnlich sein zu der Anordnung und Funktion wie sie unter Bezugnahme auf die 7 und 8 oben beschrieben wurde.

Claims (28)

  1. Verfahren aufweisend: teilweises Entfernen einer tragenden Schicht (130), welche zwischen einer ersten Halbleiterschicht (120) und einer zweiten Halbleiterschicht (140) angeordnet ist, unter Verwendung eines Ätzprozesses, wobei dadurch wenigstens ein Unterschnitt zwischen der ersten Halbleiterschicht (120) und der zweiten Halbleiterschicht (140) gebildet wird; wenigstens teilweises Auffüllen des wenigstens eines Unterschnittes mit einem ersten Material (150), welches eine höhere thermische Leitfähigkeit (λ2) aufweist als die tragende Schicht (130); und Ausbilden eines Sensorelementes (20) in oder auf der zweiten Halbleiterschicht (140).
  2. Verfahren nach Anspruch 1, wobei das wenigstens teilweise Auffüllen des wenigstens einen Unterschnittes aufweist: Bilden einer Schicht des ersten Materials (150) auf freiliegenden Oberflächen der ersten Halbleiterschicht (120) und auf freiliegenden Oberflächen der tragenden Schicht (130); und Entfernen des ersten Materials (150) in solchen Bereichen, welche nicht in dem wenigstens einen Unterschnitt angeordnet sind.
  3. Verfahren nach Anspruch 1 oder 2, das weiterhin aufweist: Bilden eines Grabens (160) in der zweiten Halbleiterschicht (140), wobei sich der Graben von einer oberen Oberfläche der zweiten Halbleiterschicht (140) zu einer gegenüberliegenden unteren Oberfläche der zweiten Halbleiterschicht (140) erstreckt.
  4. Verfahren nach Anspruch 3, das weiterhin aufweist: Auffüllen des Grabens (160) mit einem zweiten Material (162), welches eine thermische Leitfähigkeit aufweist, die geringer ist als die thermische Leitfähigkeit der zweiten Halbleiterschicht (140).
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Ausbilden eines Sensorelementes (20) in der zweiten Halbleiterschicht (140) aufweist Ausbilden wenigstens eines pn-Übergangs in der zweiten Halbleiterschicht (140).
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Halbleiterschicht (140) während des Ätzschrittes bei welchem die tragende Schicht (130) teilweise entfernt wird als Schutzschicht dient.
  7. Verfahren nach Anspruch 6, das weiterhin aufweist: vor dem teilweisen Entfernen der tragenden Schicht (130), Bilden einer maskierenden Schicht (190), welche wenigstens an einen Teil der tragenden Schicht (130) angrenzt, wobei die maskierende Schicht (190) dazu ausgebildet ist, das Ausbilden von Unterschnitten zwischen der ersten Halbleiterschicht (120) und der zweiten Halbleiterschicht (140) in wenigstens einem Bereich zu verhindern.
  8. Verfahren nach Anspruch 7, das weiterhin aufweist: Entfernen der maskierenden Schicht (190) nach Abschluss des Ätzprozesses, der dazu verwendet wird die tragende Schicht (130) teilweise zu entfernen.
  9. Halbleiteranordnung die aufweist: eine tragende Schicht (130) die zwischen einer ersten Halbleiterschicht (120) und einer zweiten Halbleiterschicht (140) angeordnet ist, wobei die tragende Schicht (130) eine erste thermische Leitfähigkeit (λ1) aufweist; wenigstens ein aus einem ersten Material (150) gebildetes erstes Gebiet, wobei das wenigstens eine erste Gebiete zwischen der ersten Halbleitersschicht (120) und der zweiten Halbleiterschicht (140) und benachbart zu der tragenden Schicht (130) angeordnet ist, und wobei das erste Material (150) eine zweite thermische Leitfähigkeit (λ2) aufweist, die größer ist als die erste thermische Leitfähigkeit (λ1); und ein Sensorelement (20) das in oder auf der zweiten Halbleiterschicht (140) gebildet ist.
  10. Halbleiteranordnung nach Anspruch 9, wobei das Sensorelement (20) wenigstens einen pn-Übergang aufweist.
  11. Halbleiteranordnung nach Anspruch 9 oder 10, wobei die tragende Schicht (130) Abschnitte aufweist, die unter der zweiten Halbleiterschicht (140) hervorragen.
  12. Halbleiteranordnung nach einen der Ansprüche 9 bis 11, die weiterhin aufweist: eine erste Isolationsschicht (122), die zwischen der ersten Halbleiterschicht (120) und dem ersten Material (150) angeordnet ist; und eine zweite Isolationsschicht (142), die zwischen der zweiten Halbleiterschicht (140) und dem ersten Material (150) angeordnet ist.
  13. Halbleiteranordnung nach Anspruch 12, wobei die zweite Isolationsschicht (142) weiterhin auf Oberflächen der zweiten Halbleitersschicht (140) angeordnet ist, welche nicht von der tragenden Schicht (130) bedeckt sind.
  14. Halbleiteranordnung nach einem der Ansprüche 9 bis 13, die weiterhin ein Transistorbauelement aufweist, wobei das Transistorbauelement wenigstens eine Gateelektrode (33) und eine Vielzahl von Transistorzellen aufweist, wobei jede Transistorzelle ein Sourcegebiet (31) und ein Bodygebiet (32) die in der ersten Halbleiterschicht (120) ausgebildet sind aufweist, wobei sich das Bodygebiet (32) von einer ersten Oberfläche (101) der ersten Halbleiterschicht (120) in die erste Halbleiterschicht (120) hineinersteckt, und von der wenigstens einen Gateelektrode (33) durch ein Gatedielektrikum (34) dielektrisch isoliert ist.
  15. Halbleiteranordnung nach Anspruch 14, wobei das Sourcegebiet (31) und das Bodygebiet (32) jeder Transistorzelle elektrisch mit einer ersten Metallisierung (41) verbunden sind, welche einen Sourceanschluss (S) des Transistorbauelementes bildet; und die zweite Halbleiterschicht (140) elektrisch mit der ersten Metallisierung (41) verbunden ist.
  16. Halbleiteranordnung nach Anspruch 15, wobei die zweite Halbleiterschicht (140) weiterhin mit einer zweiten Metallisierung (43) elektrisch verbunden ist, welche ein aktives Sensorpad (ASP) bildet.
  17. Halbleiteranordnung nach Anspruch 16, die weiterhin eine dritte Isolationsschicht (51) aufweist, die auf der ersten Oberfläche (101) der ersten Halbleiterschicht (120) angeordnet ist, wobei die dritte Isolationsschicht (51) weiterhin zwischen der zweiten Metallisierung (43) und der ersten Halbeiterschicht (120) angeordnet ist.
  18. Halbleiteranordnung nach Anspruch 17, wobei wenigstens eine der Vielzahl von Transistorzellen in einem Bereich der ersten Halbleiterschicht (120) angeordnet ist, welcher unterhalb der zweiten Metallisierung (43) angeordnet ist.
  19. Halbleiteranordnung nach einem der Ansprüche 15 bis 18, wobei das Sensorelement (20) wenigstens eine Diode (20n) in der zweiten Halbleiterschicht (140) aufweist.
  20. Halbleiteranordnung nach Anspruch 19, wobei die erste Metallisierung (41) elektrisch mit einer Kathode einer der wenigstens einen Diode (20n) verbunden ist, und die zweite Metallisierung (43), welche das Sensorpad (ASP) bildet, elektrisch mit einer Anode einer der wenigstens einen Diode (20n) verbunden ist.
  21. Halbleiteranordnung nach einen der Ansprüche 14 bis 20, wobei das Sensorelement zumindest teilweise in einem aktiven Gebiet des Transistorbauelementes oder zumindest teilweise in einem passiven Gebiet des Transistorbauelementes angeordnet ist.
  22. Halbleiteranordnung nach einen der Ansprüche 9 bis 21, wobei Die zweite Halbleiterschicht (140) eine erste Breite (w3) in einer ersten horizontalen Richtung (x) des Halbleiterkörpers (100) und eine erste Länge (s2) in einer zweiten horizontalen Richtung (z) des Halbleiterkörpers (100) aufweist, wobei die erste horizontale Richtung (x) senkrecht zu der zweiten horizontalen Richtung (z) steht; die erste Breite (w3) zwischen 10µm und 200µm beträgt; und die erste Länge (s2) zwischen 10µm und 1500µm beträgt.
  23. Halbleiteranordnung nach einem der Ansprüche 9 bis 22, wobei die zweite Halbleiterschicht (140) einen Sensorbereich (1401) und einen verbleibenden Bereich (1402) aufweist, wobei das Sensorelement (20) zumindest teilweise in dem Sensorbereich (1401) angeordnet ist, und wobei die Halbleiteranordnung weiterhin eine Schicht eines zweiten Materials (162) aufweist, welche dazu ausgebildet ist eine thermische Isolation zwischen dem Sensorgebiet (1401) und dem verbleibenden Gebiet (1402) bereitzustellen.
  24. Halbleiteranordnung nach einem der Ansprüche 10 bis 23, wobei jeder des wenigstens einen pn-Übergangs ein erstes Übergangsgebiet (143) eines ersten Dotierstofftyps und ein zweites Übergangsgebiet (144) eines zweiten Dotierstofftyps aufweist, wobei der zweite Dotierstofftyp entgegengesetzt ist zu dem ersten Dotierstofftyp; oder jeder des wenigstens einen pn-Übergangs ein erstes Übergangsgebiet (143) eines ersten Dotierstofftypes, ein zweites Übergangsgebiet (144) eines zweiten Dotierstofftypes der entgegengesetzt ist zu dem ersten Dotierstofftyp, und wenigstens ein drittes Gebiet (145) des selben Dotierstofftypes wie das erste Übergangsgebiet (143) jedoch höher dotiert als das erste Übergangsgebiet (143) aufweist, wobei jedes des wenigstens einen dritten Gebietes (145) zwischen dem ersten Übergangsgebiet (143) eines ersten pn-Übergangs und dem zweiten Übergangsgebiet (144) eines darauffolgenden pn-Überganges angeordnet ist.
  25. Halbleiteranordnung nach Anspruch 24, wobei das erste Übergangsgebiet (143) eines ersten pn-Übergangs und das zweite Übergangsgebiet (144) eines angrenzenden pn-Übergangs wenigstens einen zusätzlichen antiseriellen pn-Übergang bilden; die Halbleiteranordnung weiterhin wenigstens ein Shuntelement (70) aufweist; jedes des wenigstens einen Shuntelements (70) in elektrischem Kontakt mit dem ersten Übergangsgebiet (143) eines ersten pn-Übergangs und einem angrenzenden zweiten Übergangsgebiet (144) eines angrenzenden pn-Übergangs steht; und jedes des wenigstens einen Shuntelements (70) dazu ausgebildet ist, einen der zusätzlichen antiseriellen pn-Übergänge elektrisch zu shunten.
  26. Halbleiteranordnung nach Anspruch 24, wobei ein drittes Gebiet (145) und das zweite Übergangsgebiet (144) eines angrenzenden pn-Übergangs wenigstens einen zusätzlichen antiseriellen pn-Übergang bilden; die Halbleiteranordnung weiterhin wenigstens ein Shuntelement (70) aufweist; jedes des wenigstens einen Shuntselements (70) in elektrischem Kontakt mit dem dritten Gebiet (145) eines ersten pn-Übergangs und dem zweiten Übergangsgebiet (144) eines angrenzenden pn-Übergangs steht; und jedes des wenigstens einen Shuntelements (70) dazu ausgebildet ist, einen der zusätzlichen antiseriellen pn-Übergänge elektrisch zu shunten.
  27. Halbleiteranordnung nach Anspruch 25 oder 26, wobei das wenigstens eine Shuntelement (70) Wolfram, ein hochdotiertes Polysilizium, AlCu, oder eine Barriereschicht aufweist.
  28. Halbleiteranordnung nach einem der Ansprüche 25 bis 27, wobei eine vierte Isolationsschicht (45) zwischen dem wenigstens einen Shuntelement (70) und der Sensorelektrode (43) angeordnet ist, um das wenigstens eine Shuntelement (70) elektrisch von der Sensorelektrode (43) zu isolieren.
DE102018115326.0A 2018-06-26 2018-06-26 Halbleiteranordnung und verfahren zu deren herstellung Active DE102018115326B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018115326.0A DE102018115326B3 (de) 2018-06-26 2018-06-26 Halbleiteranordnung und verfahren zu deren herstellung
US16/447,207 US10971620B2 (en) 2018-06-26 2019-06-20 Method for producing a semiconductor arrangement
CN201910559552.9A CN110648982A (zh) 2018-06-26 2019-06-26 用于产生半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018115326.0A DE102018115326B3 (de) 2018-06-26 2018-06-26 Halbleiteranordnung und verfahren zu deren herstellung

Publications (1)

Publication Number Publication Date
DE102018115326B3 true DE102018115326B3 (de) 2020-01-02

Family

ID=68886483

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018115326.0A Active DE102018115326B3 (de) 2018-06-26 2018-06-26 Halbleiteranordnung und verfahren zu deren herstellung

Country Status (3)

Country Link
US (1) US10971620B2 (de)
CN (1) CN110648982A (de)
DE (1) DE102018115326B3 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
JP7343427B2 (ja) * 2020-03-16 2023-09-12 株式会社東芝 半導体装置
CN113742795A (zh) 2020-05-27 2021-12-03 台湾积体电路制造股份有限公司 对集成电路中的半导体存储器的安全级别进行认证的方法
EP3958325A1 (de) * 2020-08-18 2022-02-23 Infineon Technologies Austria AG Halbleiterbauelement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130050166A1 (en) * 2011-08-24 2013-02-28 Qualcomm Mems Technologies, Inc. Silicide gap thin film transistor
DE102016104968B3 (de) 2016-03-17 2017-07-27 Infineon Technologies Ag Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6460411B1 (en) * 1997-02-14 2002-10-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flow sensor component
DE10063991B4 (de) * 2000-12-21 2005-06-02 Infineon Technologies Ag Verfahren zur Herstellung von mikromechanischen Bauelementen
US6511915B2 (en) * 2001-03-26 2003-01-28 Boston Microsystems, Inc. Electrochemical etching process
JP2011171815A (ja) * 2010-02-16 2011-09-01 Panasonic Corp 圧力波発生素子及びそれを搭載したデバイス
US9382111B2 (en) * 2014-06-26 2016-07-05 Infineon Technologies Dresden Gmbh Micromechanical system and method for manufacturing a micromechanical system
DE102015106707A1 (de) * 2015-04-30 2016-11-03 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
GB2558896B (en) * 2017-01-17 2019-10-09 Cambridge Entpr Ltd A single membane flow-pressure sensing device
CN116314045A (zh) * 2017-04-24 2023-06-23 罗姆股份有限公司 半导体装置、半导体模块、电子元器件以及SiC半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130050166A1 (en) * 2011-08-24 2013-02-28 Qualcomm Mems Technologies, Inc. Silicide gap thin film transistor
DE102016104968B3 (de) 2016-03-17 2017-07-27 Infineon Technologies Ag Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung

Also Published As

Publication number Publication date
CN110648982A (zh) 2020-01-03
US20190393334A1 (en) 2019-12-26
US10971620B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
DE102018115326B3 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102013108987B4 (de) Halbleitervorrichtung und Verfahren zum Ausbilden einer Halbleitervorrichtung
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102017108048A1 (de) Halbleitervorrichtung mit einer grabenstruktur
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE102017122650B4 (de) Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
DE102015107319B4 (de) Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit in halbleitermesas gebildeten sourcezonen und verfahren zur herstellung einer halbleitervorrichtung
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102011079138A1 (de) Vertikales transistorbauelement
DE102017108047A1 (de) Halbleitervorrichtung mit struktur zum schutz gegen elektrostatische entladung
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102012103369A1 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102015108537B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102014105790B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
WO2014191280A1 (de) Träger für einen optoelektronischen halbleiterchip und optoelektronisches bauteil
DE102013107380B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102019131238A1 (de) Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102018010349

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative