DE102006044690B4 - Elektronisches Bauteil und Verfahren zum Herstellen - Google Patents

Elektronisches Bauteil und Verfahren zum Herstellen Download PDF

Info

Publication number
DE102006044690B4
DE102006044690B4 DE102006044690A DE102006044690A DE102006044690B4 DE 102006044690 B4 DE102006044690 B4 DE 102006044690B4 DE 102006044690 A DE102006044690 A DE 102006044690A DE 102006044690 A DE102006044690 A DE 102006044690A DE 102006044690 B4 DE102006044690 B4 DE 102006044690B4
Authority
DE
Germany
Prior art keywords
layer
component
layer region
housing body
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006044690A
Other languages
English (en)
Other versions
DE102006044690A1 (de
Inventor
Ralf Otremba
Erwin Huber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006044690A priority Critical patent/DE102006044690B4/de
Priority to US11/859,456 priority patent/US20080073773A1/en
Publication of DE102006044690A1 publication Critical patent/DE102006044690A1/de
Application granted granted Critical
Publication of DE102006044690B4 publication Critical patent/DE102006044690B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48855—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Elektronisches Bauteil (290, 390), umfassend:
ein integriertes Bauelement (230, 330, 430),
einen Gehäusekörper (250, 340, 440),
einen elektrisch leitfähigen ersten Schichtbereich (274, 378, 478), der außerhalb des Gehäusekörpers (30) angeordnet ist,
wobei der Gehäusekörper (250, 340, 440) seitlich des ersten Schichtbereichs (274, 378, 478) angeordnet ist oder seitlich an den ersten Schichtbereich (274, 378, 478) angrenzt,
und wobei der erste Schichtbereich (274, 378, 478) aus dem Gehäusekörper (250, 340, 440) hinausragt,
wobei das Bauteil (290, 390) eine Umverdrahtungsvorrichtung (282, 380, 480) aus dem gleichen Material wie der erste Schichtbereich (274, 378, 478) enthält,
wobei die Umverdrahtungsvorrichtung (282, 380, 480) eine kleinere Schichtdicke als der erste Schichtbereich (274, 378, 480) hat, und
wobei die Umverdrahtungsvorrichtung (282, 380, 480) eine interne Umverdrahtungsvorrichtung (282, 380, 480) ist, die selbst keinen Anschluss nach außen bildet.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil, das mindestens ein integriertes Bauelement enthält. Das integrierte Bauelement enthält ein Schaltungselement oder eine Vielzahl von Schaltungselementen, alternativ oder zusätzlich auch Sensorelemente oder andere Elemente. Als Schaltungselemente werden insbesondere Halbleiterschaltungselemente verwendet, z. B. Transistoren, Dioden, Thyristoren.
  • Das integrierte Bauelement wird durch einen Gehäusekörper vor Umwelteinflüssen geschützt. Somit soll das Bauteil auf einfache Art und Weise mit dem Gehäusekörper versehen werden können, wobei Anschlussvorrichtungen vorzusehen sind, die äußere Anschlüsse des Bauteils bilden.
  • Es besteht ein Bedürfnis nach einem einfach aufgebauten Bauteil, das insbesondere klein ist und einfach hergestellt werden kann. Außerdem besteht ein Bedürfnis nach einem einfachen Herstellungsverfahren für ein Bauteil. Insbesondere bei Leistungsbauteilen werden erhöhte Anforderungen gestellt.
  • Aus der JP 11-195 742 A ist eine Halbleiteranordnung bekannt, die aus einer Metallplatte heraus geätzte Anschlusselektroden eines Zuleitungsrahmens enthält. Aus der US 6 812 552 B2 ist für eine Flip-Chip Technik ein teilweise strukturierter Zuleitungsrahmen bekannt, der eine Vielzahl äußerer Anschlüsse enthält, die Zuleitungen bilden. Aus der US 6 933 594 B2 ist ein LPCCEBS (Leadless Plastic Chip Carrier with Etch Back pad Singulation) bekannt. Ein Erdungsring gewährleistet konstante Abstände zwischen dem Erdungsring und Erdungspads, an die der Erdungsring drahtgebondet wird. Der Erdungsring wird dann herausgebondet zu nur einem der externen I/O-Pads. Aus der US 6 451 627 B1 ist eine Halbleiteranordnung bekannt. Aus der US 6 208 020 B1 ist ein Zuleitungsrahmen bekannt zum Verwenden in einer Harz-vergossenen Halbleiteranordnung.
  • Erfindungsgemäß wird ein elektronisches Bauteil gemäß Anspruch 1 angegeben.
  • Außerdem wird erfindungsgemäß ein Verfahren gemäß Anspruch 19 angegeben.
  • Im Folgenden werden Ausführungsformen und Ausführungsbeispiele erläutert. Bezüglich der Ausführungsbeispiele wird auf die Figuren Bezug genommen. Darin zeigen:
  • 1A bis 1D ein erstes nicht die Erfindung zeigendes Ausführungsbeispiel für die Herstellung eines Bauteils unter Verwendung von Bonddrähten,
  • 2A und 2B ein zweites nicht die Erfindung zeigendes Ausführungsbeispiel für die Herstellung eines Bauteils unter Verwendung eines Flip-Chip-Verfahrens,
  • 3A bis 3C ein drittes Ausführungsbeispiel für die Herstellung eines Bauteils, wobei gleichzeitig eine innere Umverdrahtung hergestellt wird,
  • 4A bis 4D ein viertes Ausführungsbeispiel für die Herstellung eines Bauteils, wobei ein vom Gehäusekörper weggekrümmter Anschluss erzeugt wird, und
  • 5A und 5B ein fünftes Ausführungsbeispiel für die Herstellung eines Bauteils, wobei ebenfalls ein vom Gehäusekörper weggekrümmter Anschluss erzeugt wird
  • Der in den Ansprüchen 1 und 19 angesprochene erste Schichtbereich bzw. die erste Schicht kann zwei zueinander parallel angeordnete ebene Grenzflächen haben. Zwischen diesen Grenzflächen kann ein homogenes Material des Schichtbereichs angeordnet sein oder es können zu den Grenzflächen parallel liegende Teilschichten eines Schichtstapels angeordnet sein. Der Schichtbereich bzw. die Grenzflächen können insbesondere auch parallel zu einer Außenfläche des Gehäusekörpers liegen, insbesondere zu einer Hauptfläche, d. h. einer im Vergleich zu Seitenflächen sehr großen Fläche.
  • Bei einer Ausführungsform kann der Schichtbereich vollständig außerhalb des Gehäusekörpers liegen. So kann insbesondere eine Grenzfläche des Schichtbereichs in einer Ebene bzw. mit Abstand zu einer Ebene liegen, in der eine Außenfläche des Gehäusekörpers liegt, insbesondere können diese Außenfläche und die dem Gehäusekörper am nächsten liegende Grenzfläche des Schichtbereichs einander zugewandt sein.
  • Bei einer anderen Ausführungsform kann der Schichtbereich Kupfer oder eine Kupferlegierung enthalten, oder aus Kupfer oder einer Kupferlegierung bestehen, die mindestens 50 Atomprozent oder mindestens 80 Atomprozent Kupfer enthält. Damit kann der Schichtbereich einen besonders gut elektrisch leitfähigen Anschluss des Bauteils bilden.
  • Bei einer nächsten Ausführungsform kann zwischen dem ersten Schichtbereich und dem Bauelement oder zwischen dem ersten Schichtbereich und einer im Gehäusekörper angeordneten Verbindungsvorrichtung, die beispielsweise zu dem Bauelement führt, eine elektrisch leitfähige zweite Schicht oder ein zweiter Schichtstapel angeordnet sein. Auch die zweite Schicht bzw. der zweite Schichtstapel kann sich vollständig außerhalb des Gehäusekörpers befinden. Dies ist beispielsweise darauf zurückzuführen, dass beide Schichtbereiche gleichzeitig strukturiert worden sind, nachdem der Gehäusekörper an einem Schichtstapel angeordnet worden ist, der mindestens zwei Schichten enthielt, aus denen beispielsweise unter Verwendung nur einer Maske der erste Schichtbereich und die zweite Schicht erzeugt worden sind.
  • Insbesondere kann die zweite Schicht Zinn enthalten. Insbesondere Kupfer-Zinn-Legierungen oder Silber-Zinn-Legierungen sind für sogenanntes Diffusionsbonden sehr gut geeignet. Das Diffusionsbonden bewirkt, dass bei einer vergleichsweise niedrigen Temperatur, von beispielsweise kleiner als 200°C eine Verbindung erzeugt werden kann, die auch bei einer ver gleichsweise hohen Temperatur von beispielsweise größer als 400°C noch temperaturbeständig ist.
  • Vorzugsweise kann die im Gehäusekörper angeordnete Verbindungsvorrichtung ein Bonddraht sein. Der Bonddraht ist vorzugsweise an der zweiten Schicht oder an dem zweiten Schichtstapel angeordnet. Alternativ kann die im Gehäusekörper angeordnete Vorrichtung ein Lotkügelchen oder eine Flip-Chip-Verbindung sein, beispielsweise ein sogenannter Kupferpfeiler bzw. Kupferbump.
  • Weiterhin kann das Bauteil einen weiteren Schichtbereich umfassen oder enthalten. Der weitere Schichtbereich besteht aus dem gleichen Material wie der erste Schichtbereich, wobei auch der weitere Schichtbereich vollständig außerhalb des Gehäusekörpers angeordnet sein kann. Insbesondere kann der weitere Schichtbereich in der gleichen Schicht angeordnet sein wie der erste Schichtbereich, wobei jedoch beide Schichtbereiche voneinander elektrisch isoliert sein können.
  • Insbesondere kann das Bauelement an dem ersten Schichtbereich angeordnet sein, wobei von dem Bauelement zu dem weiteren Schichtbereich eine im Gehäusekörper angeordnete Verbindungsvorrichtung führen kann, insbesondere ein Bonddraht oder ein Kontaktbügel. Dabei ist ein Kontaktbügel starrer als ein Bonddraht und hat eine bessere Wärmeleitungsfunktion, beispielsweise auch als Kühlblech.
  • Alternativ kann von dem Bauelement zu dem ersten Schichtbereich eine im Gehäusekörper angeordnete erste Verbindungsvorrichtung und von dem Bauelement zu dem weiteren Schichtbereich eine im Gehäusekörper angeordnete zweite Verbindungsvorrichtung führen. Diese beiden Verbindungsvorrichtungen können insbesondere Bonddrähte und/oder Kontaktbügel sein.
  • Alternativ kann der Gehäusekörper seitlich des ersten Schichtbereichs angeordnet sein oder sogar seitlich an den ersten Schichtbereich angrenzen. Somit ragt dann der erste Schichtbereich aus dem Gehäusekörper hinaus, vorzugsweise mit mehr als 30 oder mit mehr als 40 Prozent seines Volumens. Durch das Hinausragen wird ein Abstand festgelegt, mit dem das Bauteil auf einem Träger angeordnet werden kann, z. B. auf einer Leiterplatte. Die Verankerung des Schichtbereichs wird erhöht, weil der Gehäusekörper auch seitlich des Schichtbereichs angeordnet ist.
  • Bei der Alternative kann das Bauteil einen weiteren Schichtbereich aus dem gleichen Material wie der erste Schichtbereich umfassen oder enthalten. Der Gehäusekörper kann auch seitlich des weiteren Schichtbereichs angeordnet werden oder seitlich an den weiteren Schichtbereich angrenzen. Auch der weitere Schichtbereich kann aus dem Gehäusekörper hinaus ragen. Der erste Schichtbereich und der zweite Schichtbereich können dann in der gleichen Schicht angeordnet sein, jedoch voneinander elektrisch isoliert.
  • Insbesondere kann so zwischen dem ersten Schichtbereich und dem weiteren Schichtbereich ein Bereich liegen, in dem Material des Gehäusekörpers angeordnet ist.
  • Das Bauelement kann an dem ersten Schichtbereich angeschlossen sein, wobei von dem Bauelement zu dem weiteren Schichtbereich eine im Gehäusekörper angeordnete Verbindungsvorrichtung führen kann, insbesondere ein Bonddraht oder ein Kontaktbügel. Alternativ kann von dem Bauelement zu dem ersten Schichtbereich eine im Gehäuse angeordnete Verbindungsvorrichtung führen und von dem Bauelement zu dem weiteren Schichtbereich eine im Gehäusekörper angeordnete zweite Verbindungsvorrichtung führen, wobei die Verbindungsvorrichtungen beispielsweise wieder langgestreckt sein können, z. B. Bonddrähte oder Kontaktbügel usw.
  • Bei einer anderen Ausführungsform kann das Bauteil eine Umverdrahtungsvorrichtung enthalten, die das gleiche Material wie der erste Schichtbereich enthalten kann oder aus dem gleichen Material bestehen kann, wobei die Umverdrahtungsvorrichtung vorzugsweise elektrisch isoliert ist von dem ersten Schichtbereich obwohl die Umverdrahtungsvorrichtung sich vorzugsweise in der gleichen Schicht wie der erste Schichtbereich befindet. Jedoch kann die Umverdrahtungsvorrichtung eine kleinere Schichtdicke als der Schichtbereich haben, wobei die Schichtdicke der Umverdrahtungsvorrichtung vorzugsweise mindestens 30 Prozent kleiner sein kann als die Schichtdicke des ersten Schichtbereichs. Durch diese Maßnahme wird gewährleistet, dass ein Abstand zur elektrischen Isolation erzeugt wird, zwischen der Umverdrahtungsvorrichtung und einer Trägervorrichtung, auf die das Bauteil montiert wird, beispielsweise eine Leiterplatte.
  • Weiterhin kann an der Umverdrahtungsvorrichtung das integrierte Bauelement oder ein weiteres integriertes Bauelement angeordnet sein. Alternativ oder zusätzlich kann an der Umverdrahtungsvorrichtung mindestens eine Verbindungsvorrichtung angeordnet sein, die innerhalb des Gehäusekörpers angeordnet ist, insbesondere eine langgestreckte Verbindungsvorrichtung, wie z. B. ein Bonddraht oder ein Kontaktbügel.
  • Insbesondere kann die vom Gehäusekörper abgewandte Seite der Umverdrahtungsvorrichtung mit der nächstliegenden Außenfläche des Gehäusekörpers abschließen oder sogar zu der nächstliegenden Außenfläche des Gehäusekörpers in den Gehäusekörper zurückgesetzt sein, um den Abstand zu einer Trägerplatte weiter zu vergrößern, auf die das Bauelement montiert wird.
  • Auch kann das Bauteil so ausgebildet sein, dass der erste Schichtbereich oder ein zweiter Schichtbereich mit den gleichen genannten Merkmalen wie der erste Schichtbereich in zwei Lagen angeordnet ist. Beide Lagen sind parallel zueinander angeordnete Teilschichten des Schichtbereichs. An einem Grenzgebiet berühren sich die beiden Lagen. Seitlich dieses Grenzgebietes sind die Lagen mit lateralem Versatz zueinander angeordnet, insbesondere an einander gegenüberliegenden Rändern des Grenzgebietes. Mit anderen Worten gesprochen, entsteht ein vom Gehäusekörper weggekrümmter Anschluss des Bauteils. Ein solcher Anschluss ist besonders gut geeignet, um mechanische Spannungen zu kompensieren, die quer zum Gehäusekörper angreifen. Der gekrümmte Anschluss wirkt ähnlich wie eine Blattfeder.
  • Insbesondere kann das Bauelement direkt an dem gekrümmten Schichtbereich angeordnet werden, vorzugsweise in Flip-Chip-Technik.
  • Auch kann das Bauteil mindestens einen weiteren Schichtbereich umfassen oder enthalten mit den gleichen genannten Merkmalen wie der erste Schichtbereich oder wie der gekrümmte Schichtbereich. Beide Schichtbereiche sind vorzugsweise voneinander elektrisch isoliert und es befindet sich auch kein Material des Gehäusekörpers zwischen diesen beiden Schichtbereichen.
  • Alternativ kann das Bauteil mindesten einen gekrümmten Schichtbereich und eine innere Umverdrahtungsvorrichtung enthalten, die keinen äußeren Anschluss des Bauteils bildet.
  • Das Bauelement kann insbesondere ein Leistungsbauelement sein. Insbesondere kann das Leistungsbauelement ein vertikales Leistungstransistor sein. Bei einem vertikalen Leistungstransistor fließen die Elektronen von der Bauelementvorderseite (z. B. Source) zu der Bauelementrückseite (z. B. Drain), oder umgekehrt. Durch einen ganzflächigen elektrischen Kontakt einer Bauelementeseite, insbesondere der Bauelementrückseite, mit der direkt darunter liegenden Trägerplatte kann der Leitungswiderstand des Leistungstransistors deutlich gesenkt werden. Leistungstransistoren können große Schaltspannungen schalten, beispielsweise Schaltspannungen größer als 10 Volt, größer 40 Volt oder sogar größer als 100 Volt. Die durch das Bauteil geschalteten Ströme liegen beispielsweise im Bereich von 1 Ampere bis 100 Ampere oder darüber. Die Leistungen können beispielsweise im Bereich von 1 Watt bis 5 Watt liegen.
  • Das integrierte Bauelement kann beispielsweise mindestens eine Abmessung haben, die kleiner als 5 mm2 (Quadratmillimeter) ist. Insbesondere kann die Größe der Fläche des Chips im Bereich von 1 mm2 bis 25 mm2 liegen. Die Größe der Fläche des Bauteils kann dagegen vorzugsweise im Bereich von 10 mm2 bis 100 mm2 liegen. Damit kann aufgrund der Schichtbereiche eine Flächenanpassung von der vergleichsweise kleinen Chipfläche auf eine größere Montagefläche vorgenommen werden. In diesem Zusammenhang wird auch von der Vergrößerung eines Footprints gesprochen, was unten näher erläutert wird.
  • Außerdem wird das oben genannte Verfahren zum Herstellen eines elektronischen Bauteils angegeben. Bspw. ist ein ganzflächiges Planarisieren bei diesem Verfahren nicht erforderlich. Die erste Schicht kann vor dem Anordnen des Gehäusekörpers eine gleichmäßige Schichtdicke haben und kann bei dem Strukturieren in ihrer gesamten Schichtdicke durchtrennt werden. Demzufolge ist dann nur ein Strukturierungsschritt erforderlich.
  • Außerdem kann bei diesem Strukturieren eine zwischen dem Bauelement und der ersten Schicht angeordnete zweite Schicht mitstrukturiert werden. Die zweite Schicht enthält ein anderes Material als die erste Schicht oder besteht aus einem anderen Material als die erste Schicht. Damit braucht zum Strukturieren beider Schichten nur eine Maske verwendet werden. Beispielsweise ist die zweite Schicht eine Schutzschicht zum Schützen der ersten Schicht oder eine Schicht, an der sich Verbindungsvorrichtungen, z. B. Bonddrähte, innerhalb des Bauteils besser befestigen lassen als an der ersten Schicht.
  • Alternativ kann jedoch auch ein erstes Strukturieren der Schicht vor dem Anordnen des Gehäusekörpers durchgeführt werden, wobei an der Seite strukturiert wird, an der dann der Gehäusekörper angeordnet wird. Das Strukturieren der Schicht nach dem Anordnen des Gehäusekörpers ist dann ein zweites Strukturieren. Das erste Strukturieren der Schicht kann vorzugsweise bis in eine Tiefe durchgeführt werden, die kleiner als die Schichtdicke der ersten Schicht ist. Durch dieses Vorgehen ergeben sich neue Anwendungsmöglichkeiten, wie beispielsweise eine gleichzeitig hergestellte innere Umverdrahtung oder ein gekrümmter Anschlussbereich. Außerdem kann durch diese Maßnahme erreicht werden, dass der Gehäusekörper die Anschlussvorrichtungen bzw. Schichtbereiche auch seitlich umfasst, so dass der Gehäusekörper besser verankert werden kann.
  • Durch die genannten Maßnahmen können integrierte Schaltungen oder Chips kostengünstig, flexibel und standardisierbar verpackt werden. Insbesondere können so auch Leistungstransistoren im Chip Scale Package (CSP) Standard verpackt werden. Aufgrund einer durch die Schichtbereiche realisierten Umverdrahtung ist der Footprint des Bauteils nicht abhängig von der Chipgröße, so dass der Footprint auf eine standardisierte bzw. vorgegebene Größe angepasst werden kann. Mittels der vorgeschlagenen CSP-Montage, insbesondere einer Power CSP-Montage, werden insbesondere Vorteile wie hohe Flexibilität von TSLP-Gehäusen (Thin Small Leadless Package) mit Kostenvorteilen kombiniert. Die erste Schicht wird dabei als Opfersubstrat zur Herstellung des Footprints verwendet, um aufwendige Umverdrahtungen im Gehäuse zu vermeiden. Damit dient die erste Schicht nicht nur als Chipträger während der Montage, sondern auch als Basis für einen flexiblen Footprint. Die Verankerung des Footprints in der Pressmasse kann dabei mittels zusätzlichem Ätzschritt vor dem Die-Bondprozess mit Hinterschneidungen in der Trägerfolie bzw. erste Schicht erzeugt werden.
  • Sofern in der Beschreibung ”kann” verwendet wird, ist sowohl die Möglichkeit gemeint als auch die tatsächliche technische Realisierung. Die erläuterten Ausführungsbeispiele und Ausführungsformen sollen den Schutzumfang der Erfindung nicht beschränken, sondern nur zur Erläuterung dienen.
  • 1A bis 1D betreffen eine nicht die Erfindung zeigende Ausführungsform für die Herstellung eines Bauteils. Dabei wird von einer unstrukturierten Trägerschicht 10 ausgegangen, die auch als Metallfolie bezeichnet werden kann. Die Trägerschicht 10 ist elektrisch leitfähig und hat beispielsweise eine Dicke D1 im Bereich von 100 Mikrometer bis 300 Mikrometer, Beispielsweise besteht die Trägerschicht 10 vollständig aus Kupfer, aus einer Kupferlegierung mit einem hohen Anteil von Kupfer, beispielsweise größer als 80 Atomprozent, oder aus einer Nickel-Eisen-Legierung, oder aus einem anderen geeigneten elektrisch leitfähigen Material.
  • Eine optionale elektrisch leitfähige Schicht 12 befindet sich auf der Trägerschicht 10. Beispielsweise verbessert die optionale Trägerschicht 12 bei einer Trägerschicht 10 aus Kupfer die Bondbarkeit von Bonddrähten. Die Schicht 12 hat beispielsweise eine Dicke im Bereich von 0,5 Mikrometer bis 3 Mikrometer. Geeignete Materialien für die Schicht 12 sind beispielsweise Aluminium, Nickel, Palladium, Gold, Silber, bzw. Schichtstapel aus diesen Materialien. Die Schicht 12 wird im Ausführungsbeispiel ganzflächig auf die Trägerschicht 10 aufgebracht, so dass keine weitere Strukturierung der Schicht 12 vor dem Aufbringen eines Gehäusekörpers erforderlich ist, siehe 1B, Gehäusekörper 30. Jedoch kann die Schicht 12 alternativ auch strukturiert werden oder strukturiert aufgebracht werden.
  • Ein integriertes Bauelement bzw. ein Chip 14 wird auf der Trägerschicht 10 bzw. auf der optionalen Schicht 12 befestigt, beispielsweise durch Löten mit einem Weichlot, durch Kleben mit einem Leitkleber oder bevorzugt durch Diffusions bonden. Im Fall eines Diffusionsbondens ist an der Rückseite des Chips 14 beispielsweise eine Schicht angeordnet, die unter Verwendung einer dünnen Zinnschicht direkt auf das Kupfer der Trägerschicht 10 gebondet werden kann. Alternativ ist sowohl am Chip 14 als auch nur an der Trägerschicht 10 eine Diffusionslotschicht (AuSn, AgSn, CuSn) ausgebildet. Andere Materialkombinationen, die intermetallische Phasen bilden, werden ebenfalls verwendet, z. B. SnAg.
  • Der Chip 14 kann ein vertikales Schaltungselement enthalten, insbesondere einen oder mehrere parallel geschaltete vertikale Leistungstransistoren, oder aber auch laterale Schaltelemente. Typischerweise wird für Leistungsbauelemente eine Vielzahl von Schaltungselementen parallel geschaltet.
  • Wie in 1B dargestellt ist, werden anschließend Bonddrähte 16 vom Chip 14 auf die Trägerschicht 10 oder die Schicht 12 gebondet. Im vorliegenden Beispiel ist aus darstellerischen Gründen nur ein Chip 14 mit einem Bonddraht 16 gezeigt. Typischerweise werden aber mehrere Bonddrähte gebondet. Wenn z. B. der Chip nur einen vertikalen Leistungstransistor enthält, verbinden z. B. zwei Bonddrähte die Vorderseite des Chips mit der Trägerschicht 10, um zum Beispiel „Source” und „Gate” (Steueranschluss) auf der Chip-Vorderseite des Leistungstransistors anzuschließen, während die Drain über die Chip-Rückseite angeschlossen ist.
  • Es können auch mehrere Chips 14 (nicht dargestellt) auf der Trägerschicht 10 angeordnet sein. Beispielsweise kann das Verfahren für vier bis sechs Bauelemente gleichzeitig an der Trägerschicht 10 durchgeführt werden. So wird an einer Vorderseite, an der ein Steueranschluss eines Halbleiterbauelementes angeordnet ist, ein Bonddraht 16 angeordnet, der am Chip 14 an einer Bondstelle 18 befestigt wird, insbesondere einem Bondpad. Der Bonddraht 16 wird außerdem an einer Bondstelle 20 befestigt, die sich an der Schicht 12 befindet. Anstelle von Bonddrähten oder an anderen Stellen als Bond drähte lassen sich auch Metallbügel verwenden, beispielsweise aus Kupfer, die eine größere Wärmeleitung ermöglichen und auch größere Ströme transportieren können als Bonddrähte. Zum Befestigen der Metallbügel lässt sich beispielsweise wieder Diffusionsbonden verwenden.
  • Nach dem Anschließen des Chips 14 bzw. der weiteren Chips wird ein Gehäusekörper 30 erzeugt, beispielsweise durch Verpressen, Vergießen, Siebdruck oder ähnliche Verfahren. Der Gehäusekörper 30 besteht ohne weitere isolierende Maßnahmen bspw. aus einem elektrisch isolierenden Material, beispielsweise auf Epoxybasis, insbesondere Epoxyharz.
  • Wie in 1C dargestellt ist, wird nach dem Ausbilden des Gehäusekörpers 30 eine Resistschicht 32 aufgebracht, insbesondere aus Fotolack oder auch eine sogenannte Hartmaske aus einem anderen geeigneten Material. Die Resistschicht 32 wird mit Hilfe eines fotolithografischen Verfahrens strukturiert und entwickelt. Anschließend wird ein nass-chemischer oder trocken-chemischer Ätzprozess durchgeführt, wobei in die Trägerschicht 10 und in die optional vorhandene Schicht 12 Aussparungen 31a und 31b geätzt werden. Nicht geätzte Bereiche der Trägerschicht 10 sind dabei von Resistbereichen 32a und 32b abgedeckt. So entstehen Kontaktbereiche 10a, im Ausführungsbeispiel für die Rückseite des Chips 14, und 10b, im Ausführungsbeispiel für den Anschluss des Steuerbereichs eines Schaltelementes.
  • Wie in 1D dargestellt ist, werden die gemeinsam gefertigten Bauteile dann vereinzelt, wobei ein Bauteil 40 entsteht. In 1D sind innerhalb des Gehäusekörpers 30 liegende Elemente nicht dargestellt. Zwischen der in 1C dargestellten Herstellungsstufe und der in 1D dargestellten Herstellungsstufe liegen gegebenenfalls noch weitere Herstellungsstufen, insbesondere Prüfschritte, Lasermarkierungen usw. Bei einer alternativen Variante werden die anhand der 1A bis 1D erläuterten Verfahrensschritte nur für ein einzelnes Bauteil 40 ausgeführt.
  • Die 2A und 2B betreffen ein zweites nicht die Erfindung zeigendes Ausführungsbeispiel für die Herstellung eines Bauteils unter Verwendung eines Flip-Chips-Verfahrens. Es wird eine Trägerschicht 110 verwendet, auf der optional eine Schicht 112 aufgebracht wird. Bezüglich der Trägerschicht 110 und der Schicht 112 wird auf die Ausführungen zur Trägerschicht 10 bzw. zur Schicht 12 verwiesen. Auf die noch ungeätzte Trägerschicht 110 bzw. auf die noch nicht strukturierte Schicht 112 wird ein Chip 114 in Flip-Chip-Technik aufgebracht. Dabei werden beispielsweise Lotkügelchen 116 verwendet. Alternativ kann Diffusionsbonden verwendet werden, beispielsweise wenn am Chip 114 Kupfervorsprünge ausgebildet sind. Weitere alternative oder zusätzliche Befestigungs- bzw. Anschlussmöglichkeiten können verwendet werden, insbesondere Bonddrähte.
  • Auch das anhand der 2A erläuterte Verfahren kann für mehrere Chips 114 gleichzeitig durchgeführt werden, beispielsweise für sechs bis zehn Chips 114. Nach dem Befestigen und Anschließen der Chips 114 wird ein Gehäusekörper 130 an der Schicht 112 bzw. direkt an der Trägerschicht 110 hergestellt. Bezüglich der Herstellung des Gehäusekörpers 130 wird auf den Gehäusekörper 30 verwiesen.
  • Wie in 2B dargestellt ist, wird nach dem Herstellen des Gehäusekörpers 130 eine Maske auf der Trägerschicht 110 erzeugt, beispielsweise unter Verwendung einer Resistschicht 132, die mit Hilfe eines fotolithografischen Verfahrens strukturiert wird, wobei Resistbereiche 132a, 132b und 132c erzeugt werden. Danach wird mit Hilfe eines nass-chemischen oder trocken-chemischen Ätzverfahrens die Trägerschicht 110 strukturiert, wobei Schichtbereiche 110a, 110b und 110c entstehen, die voneinander elektrisch isoliert sind. Falls eine Schicht 112 vorhanden ist, so wird diese gleichzeitig, d. h. unter Verwendung der Resistbereiche 132a bis 132c mitstruktu riert, wobei gegebenenfalls auch ein zweistufiges Ätzverfahren eingesetzt wird.
  • Anschließend werden weitere Herstellungsschritte durchgeführt, wie Prüfen, Lasermarkierung usw. Danach werden die Bauteile vereinzelt, wobei ein Bauteil 140 entsteht. Alternativ wird das anhand der 2A und 2B erläuterte Verfahren jedoch auch für ein einzelnes Bauteil 140 ausgeführt.
  • Die 3A bis 3C zeigen ein drittes erfindungsgemäßes Ausführungsbeispiel für die Herstellung eines Bauteils, wobei gleichzeitig eine innere Umverdrahtung hergestellt wird. Es wird wieder von einer Trägerschicht 210 mit gleichmäßiger Schichtdicke ausgegangen, für die das zur Trägerschicht 10 Gesagte gilt. Auf die Trägerschicht 210 wird eine Maske aufgebracht, beispielsweise mit Hilfe einer Resistschicht 212. Die Resistschicht 212 wird strukturiert mit einem fotolithografischen Verfahren durch selektives Bestrahlen bzw. Belichten und anschließendes Entwickeln, wobei Resistbereiche 214, 216 und 218 entstehen, zwischen denen es Aussparungen gibt. Mit Hilfe eines nasschemischen oder trocken-chemischen Ätzverfahrens werden in die Trägerschicht 210 Aussparungen 220, 222 und 224 sowie weitere nicht dargestellte Aussparungen geätzt. Der Ätzvorgang wird nass-chemisch oder trocken-chemisch durchgeführt und beispielsweise gestoppt, wenn die Aussparungen 220 bis 224 eine Tiefe haben, die etwa der halben Schichtdicke der Trägerschicht 210 entsprechen. Alternativ wird in einem Bereich von +10 Prozent bzw. –10 Prozent um die halbe Schichtdicke gestoppt.
  • Wie in 3B dargestellt ist, werden nach dem Erzeugen der Aussparungen 220, 222, 224 und dem Entfernen der Resistbereiche 214, 216 und 218 Chips 230, 232 sowie weitere nicht dargestellte Chips auf die Trägerschicht 210 bzw. auf eine solche optionale Schicht zwischen den Aussparungen 220, 222, 224 aufgebracht, die der Schicht 12 entspricht. Im Ausführungsbeispiel werden je Bauteil zwei Chips 230, 232 verwendet, beispielsweise ein Schaltchip und eine Ansteuerschaltung. Bei anderen Ausführungsbeispielen wird jedoch nur ein Chip je Bauteil verwendet.
  • Die Chips 230, 232 werden mit dem gleichen Verfahren aufgebracht, wie für den Chip 14 oben erläutert. Die Chips 230, 232 werden dabei zwischen den Aussparungen 220, 222, 224 angeordnet, d. h. auf noch ungedünnten Bereichen der Trägerschicht 210.
  • Danach werden Bonddrähte 240, 242 an den Bauelementen 230, 232 angeschlossen. Die Bonddrähte führen beispielsweise direkt zu noch ungedünnten Bereichen der Kupferschicht 110. Der Bonddraht 240 führt zu einem noch ungedünnten Bereich, der auf der anderen Seite der Aussparung 220 liegt als der Chip 230. Der Bonddraht 242 führt in die Blattebene hinein bzw. aus der Blattebene heraus ebenfalls zu einem Kontaktbereich, der durch die Aussparung 220 von dem Kontaktbereich getrennt ist, an dem der Chip 232 befestigt ist. Ein Bonddraht 244 liegt mit einem Ende am gleichen Kontaktbereich an, an dem auch der Chip 232 befestigt ist. Anstelle der Bonddrähte oder zusätzlich zu den Bonddrähten 240 bis 244 lassen sich auch Kontaktbügel oder andere Verbindungsvorrichtungen verwenden.
  • Nach dem Anschließen der Chips 230, 232 mit Hilfe der Bonddrähte 240 bis 244 wird ein Gehäusekörper 250 hergestellt, wobei auf die bereits beschriebene Herstellung des Gehäusekörpers 30 verwiesen wird. Beispielsweise wird der Gehäusekörper 250 in einem Molding-Verfahren hergestellt.
  • Wie in 3C dargestellt ist, wird die Trägerschicht 210 samt Gehäusekörper 250 beispielsweise umgedreht, um anschließend eine weitere Maske zu erzeugen, beispielsweise mit Hilfe einer Resistschicht 260. Alternativ wird eine Hartmaske mit Hilfe einer Resistschicht erzeugt. Die Resistschicht 260 wird auf der noch unstrukturierten Seite der Trägerschicht 210 aufgebracht, selektiv bestrahlt bzw. belichtet und entwi ckelt, wobei Resistbereiche 262 und 264 entstehen. Der Resistbereich 264 wird an einem Bereich der Trägerschicht 210 erzeugt, an dem der Resistbereich 216 lag. Der Resistbereich 262 liegt an einem Bereich der Trägerschicht 210, an dem der Resistbereich 214 lag. In der Resistschicht 260 gibt es aber keinen Resistbereich, der an dem Bereich der Trägerschicht 210 angeordnet ist, an der der Resistbereich 214 angeordnet war. Auf diese Weise kann eine interne Umverdrahtung 282 erzeugt werden, wie im Folgenden erläutert.
  • Mit Hilfe eines nass-chemischen bzw. trocken-chemischen Verfahrens wird die Trägerschicht 210 auch von der anderen Seite her so lange selektiv zur Maske 260 geätzt, bis Aussparungen 270 erzeugt worden sind, die durch die beim ersten Strukturieren verbliebene Schichtdicke der Trägerschicht 210 hindurchreichen. Es entstehen zwei voneinander getrennte Kontaktbereiche 272 und 274 seitlich der Aussparung 270. Der Kontaktbereich 274 dient dabei zum Anschluss der Rückseite des Chips 230. Eine Aussparung 280 dünnt einen Umverdrahtungsbereich 282, an dem der Chip 232 und der Bonddraht 244 angeordnet sind. Der Umverdrahtungsbereich 282 hat eine schichtdicke D2 und dient der internen Leitbahnführung in dem entstehenden Bauteil, d. h. er stellt selbst keinen Anschluss nach außen dar.
  • Die Resistbereiche 262 und 264 werden nach dem Ätzen entfernt. Die Bauteile werden gegebenenfalls geprüft, markiert usw. Anschließend werden die Bauteile vereinzelt, wobei auch ein Bauteil 290 entsteht.
  • Bei anderen Ausführungsbeispielen werden die Chips 230, 232 beispielsweise in Flip-Chip-Technik aufgebracht, wobei beispielsweise zusätzlich eine innere Umverdrahtung 282 erzeugt wird.
  • Die 4A bis 4D zeigen ein viertes erfindungsgemäßes Ausführungsbeispiel für die Herstellung eines Bauteils, wobei ein von einem in 4C gezeigten Gehäusekörper 340 weggekrümmter Anschluss erzeugt wird. Wie in 4A dargestellt ist, wird wiederum von einer Trägerschicht 310 ausgegangen, für die das zur Trägerschicht 10 Gesagte gilt. Optional ist auf der Trägerschicht 310 auch eine der Schicht 12 entsprechende Schicht angeordnet. Auf die noch ungedünnte Trägerschicht 310 bzw. auf eine der Schicht 12 entsprechende Schicht wird eine Maske aufgebracht, beispielsweise unter Verwendung einer Resistschicht 312. Die Resistschicht wird selektiv bestrahlt und entwickelt, wobei beispielsweise ein Resistbereich 314 erzeugt wird. Mit Hilfe eines nass-chemischen oder trocken-chemischen Ätzverfahrens wird die Trägerschicht 310 strukturiert, gegebenenfalls auch die auf der Trägerschicht 310 vorhandene Schicht, die der Schicht 12 entspricht. Es entstehen Aussparungen 318, deren Boden jeweils in der Trägerschicht 310 endet, weil die Trägerschicht 310 bei diesem ersten Strukturieren nur in einer Teilschicht jedoch nicht in ihrer gesamten Schichtdicke strukturiert wird.
  • Wie in 4B dargestellt ist, wird anschließend ein Chip 330 auf einem noch ungedünnten Bereich der Trägerschicht 310 angeordnet, insbesondere in Flip-Chip-Technik oder mit Hilfe von Die-Bonden. Danach werden optional Bonddrähte 332 an dem Chip 330 befestigt, die bspw. zu anderen Chips oder zu anderen äußeren Anschlüssen führen.
  • Nach dem Befestigen des Chips 330 wird ein Gehäusekörper 340 hergestellt, für den das zum Gehäusekörper 30 Gesagte gilt. Nach dem Herstellen des Gehäusekörpers 340 wird, wie in 4C gezeigt, an der noch unstrukturierten Seite der Trägerschicht 310 eine weitere Maske aufgebracht, beispielsweise mit Hilfe einer Resistschicht 350. Die Resistschicht 350 wird mit einem lithografischen Verfahren strukturiert, wobei ein Resistbereich 352 erzeugt wird, der an einem Bereich liegt, an dem beim ersten Strukturieren kein Resistbereich 314 lag. Mit Hilfe eines nass-chemischen oder trocken-chemischen Ätzverfahrens wird die Trägerschicht 310 gedünnt, jedoch nur bis etwa zur halben Schichtdicke der Trägerschicht 110, wie auch bei dem anhand der 4A erläuterten Strukturierungsschritt. Es ist nicht so wesentlich, dass jeweils auf die Hälfte geätzt wird. Es genügt, dass beim zweiten Ätzen so lange geätzt wird, bis die Trägerschicht „vereinzelt” wird in einzelne Regionen, d. h. Kontaktregionen, Umverdrahtungsregionen, etc. Insbesondere entsteht eine Aussparung 354, an der dem Chip 330 gegenüberliegenden Seite der Trägerschicht 310. Außerdem entsteht in der Trägerschicht 310 ein gekrümmter Abschnitt 355, der von dem Gehäusekörper 340 weggekrümmt ist. Anschließend wird der Resistbereich 352 entfernt.
  • Somit enthält die Trägerschicht 310 im Bereich des Chips 330 eine dem Chip 330 nahe Lage 356, und eine dem Chip 330 entfernte Lage 358. An einer gestrichelten Linie 360 grenzen die beiden Lagen 356 und 358 in dem gekrümmten Abschnitt 355 aneinander, insbesondere an einem in sich homogen Materialbereich.
  • Wie in 4D dargestellt ist, wird an der mit Hilfe der Resistschicht 350 bereits strukturierten Seite der Trägerschicht 310 eine weitere Maske angeordnet, insbesondere mit Hilfe einer Resistschicht 370, die mit Hilfe eines fotolithografischen Verfahrens strukturiert wird, wobei Resistbereiche 372 und 374 erzeugt werden. Der Resistbereich 372 liegt auch in einem Gebiet, in dem der Resistbereich 352 lag, erstreckt sich aber näher zum Chip 330 hin. Der Resistbereich 374 deckt außerdem einen Bereich ab, der von der entwickelten Resistschicht 350 nicht abgedeckt worden ist, so dass hier eine Umverdrahtung 380 bedeckt wird. Anschließend wird mit Hilfe eines nass-chemischen oder trocken-chemischen Ätzverfahrens eine Aussparung 376 geätzt, wobei die Umverdrahtung 380 elektrisch isoliert wird von einem Anschlussbereich 378 mit dem gekrümmtem Abschnitt 355.
  • Die Resistbereiche 374, 372 werden entfernt, gegebenenfalls werden Prüfschritte, Markierungsschritte usw. durchgeführt.
  • Danach werden mehrere Bauteile vereinzelt, die gleichzeitig an der Trägerschicht 310 hergestellt worden sind, siehe Bauteil 390.
  • Bei einem anderen erfindungsgemäßen Ausführungsbeispiel wird gemäß der 5A und 5B eine Aussparung 422 beim ersten Strukturierungsschritt erzeugt. Dies ist in 5A durch Resistbereiche 314, 320 und die Aussparung 422 angedeutet. Im Übrigen werden die anhand der 4B und 4C erläuterten Verfahrensschritte durchgeführt. Gleiche Elemente sind mit Bezugszeichen versehen, deren Wert um den Wert 100 erhöht ist, z. B. Chip 430 im Vergleich zu Chip 330. Es entsteht auch ohne dritten Strukturierungsschritt eine Umverdrahtung 480 und ein gekrümmter Anschlussbereich 478.
  • Bei anderen Ausführungsbeispielen gibt es am Chip 330 bzw. 430 sowohl links als auch rechts jeweils einen Anschluss 378 mit gekrümmtem Bereich 355, sowie ggf. weitere gekrümmte Anschlüsse. Die in 4A bis 5B dargestellten Verfahrensschritte lassen sich insbesondere durchführen, wenn nur ein Chip 330 pro Bauteil 390 verwendet wird, oder wenn mehrere Chips verwendet werden, beispielsweise zwei Chips, wie im Fall von als Halbbrückenschaltung geschalteten Schaltelementen bzw. vier Chips, wie im Fall von als Vollbrückenschaltung geschalteten Schaltelementen. Auch Ansteuerschaltungen können optional in einem Bauteil 390, 490 zusätzlich zu einem Chip enthalten sein.
  • Die anhand der 1A bis 5B erläuterten Verfahren sind insbesondere für Leistungsbauelemente geeignet.
    • 10, 100
    Trägerschicht
    12, 112
    Schicht
    14, 114
    Chip
    16
    Bonddraht
    18, 20
    Bondstelle
    30, 130
    Gehäusekörper
    31a, 31b
    Aussparung
    32, 132
    Resistschicht
    32a, 32b
    Resistbereich
    132a bis 132b
    Resistbereich
    10a, 10b
    Kontaktbereich
    12a, 12b
    Schichtbereich
    40, 140
    Bauteil
    116
    Lotkügelchen
    110a bis 110c
    Kontaktbereich
    112a bis 112c
    Schichtbereich
    210, 310
    Trägerschicht
    212, 312
    Resistschicht
    214 bis 218
    Resistbereich
    220 bis 224
    Aussparung
    230, 232
    Chip
    240 bis 244
    Bonddraht
    250
    Gehäusekörper
    260
    Resistschicht
    262, 264
    Resistbereich
    270
    Aussparung
    272, 274
    Kontaktbereich
    280
    Aussparung
    282
    Umverdrahtung
    290
    Bauteil
    314,
    Resistbereich
    318, 418
    Aussparung
    420
    Resistbereich
    422
    Aussparung
    330, 440
    Chip
    332, 432
    Bonddraht
    340, 440
    Gehäusekörper
    350, 450
    Resistschicht
    352, 452
    Resistbereich
    354, 454
    Aussparung
    355, 455
    gekrümmter Bereich
    356, 358
    Lage
    456, 458
    Lage
    360, 460
    gestrichelte Linie
    370
    Resistschicht
    372, 374
    Resistbereich
    376
    Aussparung
    378, 478
    Anschlussbereich
    380
    Umverdrahtung
    390
    Bauteil
    D1, D2
    Schichtdicke

Claims (27)

  1. Elektronisches Bauteil (290, 390), umfassend: ein integriertes Bauelement (230, 330, 430), einen Gehäusekörper (250, 340, 440), einen elektrisch leitfähigen ersten Schichtbereich (274, 378, 478), der außerhalb des Gehäusekörpers (30) angeordnet ist, wobei der Gehäusekörper (250, 340, 440) seitlich des ersten Schichtbereichs (274, 378, 478) angeordnet ist oder seitlich an den ersten Schichtbereich (274, 378, 478) angrenzt, und wobei der erste Schichtbereich (274, 378, 478) aus dem Gehäusekörper (250, 340, 440) hinausragt, wobei das Bauteil (290, 390) eine Umverdrahtungsvorrichtung (282, 380, 480) aus dem gleichen Material wie der erste Schichtbereich (274, 378, 478) enthält, wobei die Umverdrahtungsvorrichtung (282, 380, 480) eine kleinere Schichtdicke als der erste Schichtbereich (274, 378, 480) hat, und wobei die Umverdrahtungsvorrichtung (282, 380, 480) eine interne Umverdrahtungsvorrichtung (282, 380, 480) ist, die selbst keinen Anschluss nach außen bildet.
  2. Bauteil (290, 390) nach Anspruch 1, wobei der erste Schichtbereich (274, 378, 478) aus dem Gehäusekörper (250, 340, 440) hinausragt mit mehr als 30 Prozent oder mit mehr als 40 Prozent seines Volumens.
  3. Bauteil (290) nach Anspruch 2, wobei das Bauteil (290) einen weiteren Schichtbereich (272) aus dem gleichen Material wie der erste Schichtbereich (274) umfasst oder enthält, wobei der Gehäusekörper (250) auch seitlich des weiteren Schichtbereichs (272) angeordnet ist oder seitlich an den weiteren Schichtbereich (272) angrenzt, und wobei der weitere Schichtbereich (272) aus dem Gehäusekörper (250) hinausragt, und wobei vorzugsweise der weitere Schichtbereich (272) in der gleichen Schicht angeordnet ist wie der erste Schichtbereich (274).
  4. Bauteil (290) nach Anspruch 3, wobei zwischen dem ersten Schichtbereich (274) und dem weiteren Schichtbereich (272) ein Bereich liegt, in dem Material des Gehäusekörpers (250) angeordnet ist.
  5. Bauteil (290) nach Anspruch 3 oder 4, wobei das Bauelement (230) an den ersten Schichtbereich (274) angeschlossen ist und wobei von dem Bauelement (230) zu dem weiteren Schichtbereich (272) eine im Gehäusekörper (250) angeordnete Verbindungsvorrichtung (240) führt, insbesondere ein Bonddraht oder ein Kontaktbügel, oder wobei von dem Bauelement (230) zu dem ersten Schichtbereich eine im Gehäusekörper (250) angeordnet erste Verbindungsvorrichtung führt und von dem Bauelement (230) zu dem weiteren Schichtbereich (272) eine im Gehäusekörper (250) angeordnete zweite Verbindungsvorrichtung (240) führt, wobei vorzugsweise die erste Verbindungsvorrichtung und die zweite Verbindungsvorrichtung (240) ein Bonddraht oder Kontaktbügel ist.
  6. Bauteil (290, 390) nach einem der vorhergehenden Ansprüche, wobei die Umverdrahtungsvorrichtung (283, 380, 480) und der erste Schichtbereich (274, 378, 478) in einer Schicht angeordnet sind, und wobei die Umverdrahtungsvorrichtung (282, 380, 480) eine um mindestens 30 Prozent kleinere Schichtdicke (D2) als der erste Schichtbereich (274, 378, 478) hat.
  7. Bauteil (290, 390) nach einem der vorhergehenden Ansprüche, wobei an der Umverdrahtungsvorrichtung (282, 380, 480) das integrierte Bauelement (330, 430) oder ein weiteres integriertes Bauelement (232) angeordnet ist, und/oder wobei an der Umverdrahtungsvorrichtung (282, 380) mindestens eine Verbindungsvorrichtung (244) angeordnet ist, die innerhalb des Gehäusekörpers (250, 340) angeordnet ist, insbesondere ein Bonddraht (244) oder ein Kontaktbügel.
  8. Bauteil (29, 390) nach einem der vorhergehenden Ansprüche, wobei die vom Gehäusekörper (250, 340, 440) abgewandte Seite der Umverdrahtungsvorrichtung (282, 380, 480) mit der nächstliegenden Außenfläche des Gehäusekörpers (250, 340, 440) abschließt oder in die nächstliegenden Außenfläche des Gehäusekörpers (250, 340, 440) zurückgesetzt ist, vorzugsweise um mindestens 10 Mikrometer.
  9. Bauteil (390) nach einem der vorhergehenden Ansprüche, wobei der erste Schichtbereich (378, 478) oder ein zweiter Schichtbereich mit den gleichen genannten Merkmalen wie der erste Schichtbereich (378, 478) in zwei Lagen (356, 358; 456, 458) einer Schicht angeordnet ist, wobei die beiden Lagen (356, 358; 456, 458) in einem ersten Gebiet (360, 460) aneinandergrenzen und seitlich davon zueinander versetzt angeordnet sind.
  10. Bauteil (390) nach Anspruch 9, wobei das Bauelement (330) an dem die Lagen enthaltenden Schichtbereich (378) angeordnet ist.
  11. Bauteil (390) nach Anspruch 9 oder 10 sofern nicht auf Anspruch 3 rückbezogen, wobei das Bauteil (390) mindestens einen weiteren Schichtbereich umfasst oder enthält mit den gleichen genannten Merkmalen, wie der erste Schichtbereich oder wie der Schichtbereich mit den Lagen, wobei der gesamte Bereich zwischen dem ersten Schichtbereich und dem Schichtbereich mit den Lagen oder zwischen den beiden Schichtbereichen mit den Lagen frei von Material des Gehäusekörpers (340) ist.
  12. Bauteil (290, 390) nach einem der vorhergehenden Ansprüche, wobei das Bauelement (230, 330, 430) ein Leistungsbauelement (230, 330, 430) ist, insbesondere mit einer Schaltleistung größer 1 Watt, oder wobei das Bauelement (230, 330, 430) ein vertikales Bauelement (230, 330, 430) ist.
  13. Bauteil (290, 390) nach einem der vorhergehenden Ansprüche, wobei der erste Schichtbereich (274, 378, 478) geätzte Seitenflächen aufweist, insbesondere konkave Seitenflächen.
  14. Bauteil (290, 390) nach einem der vorhergehenden Ansprüche, wobei der erste Schichtbereich (274, 378, 478) zwei zueinander im wesentlichen parallel liegende ebene Grenzflächen hat, wobei die Grenzflächen höchstens um ein Grad oder höchsten um drei Grad zueinander geneigt sind.
  15. Bauteil (290, 390) nach einem der vorhergehenden Ansprüche, wobei zwischen dem Bauelement (230, 330, 430) und dem ersten Schichtbereich (274, 378, 478) nur eine Schicht aus einem anderen Material als das Material des ersten Schichtbereichs (274, 378, 478) angeordnet ist.
  16. Bauteil (290, 390) nach einem der vorhergehenden Ansprüche, wobei ein Abstand zwischen der dem ersten Schichtbereich (274, 378, 478) zugewandten Seite des Bauelements (230, 330, 430) und der dem Bauelement (230, 330, 430) zugewandten Grenzfläche des ersten Schichtbereichs (274, 378, 478) kleiner als 10 Mikrometer oder kleiner als 5 Mikrometer ist.
  17. Bauteil (290, 390) nach einem der vorhergehenden Ansprüche, wobei der erste Schichtbereich (274, 378, 478) eine gleichmäßige Schichtdicke im Bereich von 100 Mikrometer bis 300 Mikrometer hat.
  18. Bauteil (290, 390) nach einem der vorhergehenden Ansprüche, wobei der erste Schichtbereich (274, 378, 478) Kupfer oder eine Kupferlegierung enthält oder wobei der erste Schichtbereich (274, 378, 478) aus Kupfer oder aus einer Kupferlegierung besteht, die mindestens 50 Atomprozent oder 80 Atomprozent Kupfer enthält.
  19. Verfahren zum Herstellen eines elektronischen Bauteils (290, 390), umfassend: Anordnen eines integrierten Bauelements (230, 330, 430) an einer zweiten Schicht (12, 112), die an einer elektrisch leitfähigen ersten Schicht (210, 310, 410) angeordnet ist, oder an der elektrisch leitfähigen ersten Schicht (210, 310, 410), Aufbringen eines Gehäusematerials (250, 340, 440) auf das Bauelement (230, 330, 430), nach dem Aufbringen des Gehäusematerials (250, 340, 440) Strukturieren der ersten Schicht (210, 310, 410) unter Erzeugen von Schichtbereichen (274, 378, 478), erstes Strukturieren der ersten Schicht (210, 310) vor dem Anordnen des Gehäusematerials (250, 340, 440), wobei das Strukturieren der ersten Schicht (210, 310) nach dem Anordnen des Gehäusematerials (250, 340, 440) ein zweites Strukturieren ist, wobei beim ersten Strukturieren mindestens ein zweiter Schichtbereich (282) mit einer ersten Maske (218) bedeckt ist, wobei der zweite Schichtbereich (282, 380, 480) beim zweiten Strukturieren gedünnt wird bis der zweite Schichtbereich (282, 380, 480) vom ersten Schichtbereich (274) getrennt ist, und wobei der zweite Schichtbereich (282, 380, 480) als interne Umverdrahtung (282) in dem Bauteil (290, 390) verbleibt, die selbst keinen Anschluss nach außen bildet.
  20. Verfahren nach Anspruch 19, wobei das Gehäusematerial aushärtet zu einem Gehäusekörper (250, 340, 440).
  21. Verfahren nach Anspruch 19 oder 20, wobei bei dem Strukturieren die erste Schicht (210, 310, 410) in ihrer gesamten Schichtdicke (D1) strukturiert wird, und wobei die erste Schicht (210, 310, 410) vor dem Strukturieren vorzugsweise eine gleichmäßige Schichtdicke hat.
  22. Verfahren nach einem der Ansprüche 19 bis 21, umfassend den Schritt: Strukturieren einer zwischen dem Bauelement (230, 330, 430) und der ersten Schicht (210, 310, 410) angeordneten zweiten Schicht (12, 112) nach dem Anordnen des Gehäusematerials (250, 340, 440), wobei die zweite Schicht ein anderes Material enthält oder aus einem anderen Material besteht als die erste Schicht (210, 310, 410).
  23. Verfahren nach Anspruch 22, wobei dieselbe Maske zum Strukturieren der ersten Schicht (210, 310, 410) und der zweiten Schicht (12, 112) verwendet wird.
  24. Verfahren nach Anspruch 19, wobei das erste Strukturieren und vorzugsweise auch das zweite Strukturieren nur bis in eine Tiefe durchgeführt wird, die kleiner als die Schichtdicke der ersten Schicht (210, 310, 410) ist.
  25. Verfahren nach einem der Ansprüche 19 bis 24, wobei beim ersten Strukturieren und beim zweiten Strukturieren mindestens ein erster Schichtbereich (274) jeweils durch eine Maske (216, 264) geschützt ist, wobei der erste Schichtbereich (274) vorzugsweise den äußeren Anschluss des Bauteils (290, 390) bildet.
  26. Verfahren nach einem der Ansprüche 19 bis 25, wobei zwei Lagen (356, 358) eines ersten Schichtbereichs (378) ausgebildet werden durch Dünnen der ersten Schicht (310) von zwei verschiedenen Seiten her, wobei ein gekrümmter Anschluss (478) des Bauteils (390) ausgebildet wird.
  27. Verfahren nach Anspruch 26, wobei die beiden Lagen (356, 358) in einem ersten Gebiet (360) aneinandergrenzend und seitlich des ersten Gebiets (360) zueinander lateral versetzt ausgebildet werden.
DE102006044690A 2006-09-22 2006-09-22 Elektronisches Bauteil und Verfahren zum Herstellen Expired - Fee Related DE102006044690B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006044690A DE102006044690B4 (de) 2006-09-22 2006-09-22 Elektronisches Bauteil und Verfahren zum Herstellen
US11/859,456 US20080073773A1 (en) 2006-09-22 2007-09-21 Electronic device and production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006044690A DE102006044690B4 (de) 2006-09-22 2006-09-22 Elektronisches Bauteil und Verfahren zum Herstellen

Publications (2)

Publication Number Publication Date
DE102006044690A1 DE102006044690A1 (de) 2008-04-03
DE102006044690B4 true DE102006044690B4 (de) 2010-07-29

Family

ID=39134010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006044690A Expired - Fee Related DE102006044690B4 (de) 2006-09-22 2006-09-22 Elektronisches Bauteil und Verfahren zum Herstellen

Country Status (2)

Country Link
US (1) US20080073773A1 (de)
DE (1) DE102006044690B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010064247A1 (de) * 2010-12-28 2012-06-28 Robert Bosch Gmbh Verfahren zur Herstellung einer Einpressdiode und Einpressdiode
US9443787B2 (en) * 2013-08-09 2016-09-13 Infineon Technologies Austria Ag Electronic component and method
US10153761B2 (en) * 2013-10-29 2018-12-11 Hrl Laboratories, Llc GaN-on-sapphire monolithically integrated power converter
US20160218021A1 (en) * 2015-01-27 2016-07-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
EP3298629A4 (de) 2015-10-09 2019-01-09 HRL Laboratories, LLC Monolithisch integrierter gan-auf-saphir-leistungswandler

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195742A (ja) * 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008548B1 (ko) * 1987-05-07 1991-10-18 가부시키가이샤 히타치세이사쿠쇼 충전발전기의 전압조정장치
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP2002043352A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体素子とその製造方法および半導体装置
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
JP2005203390A (ja) * 2004-01-13 2005-07-28 Seiko Instruments Inc 樹脂封止型半導体装置の製造方法
US7732351B2 (en) * 2006-09-21 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and laser processing apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195742A (ja) * 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Also Published As

Publication number Publication date
DE102006044690A1 (de) 2008-04-03
US20080073773A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102011013225B4 (de) Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102015115999B4 (de) Elektronische Komponente
DE112007000994T5 (de) Halbleiterplättchengehäuse einschließlich mehrerer Plättchen und einer gemeinsamen Verbindungsstruktur
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102007063820B3 (de) Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102006044690B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE112019005745T5 (de) Halbleiterbauelement
DE10334575B4 (de) Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
DE102011057024A1 (de) Verfahren und System zum Bereitstellen eines Fusing nach der Kapselung von Halbleiterbauelementen
DE102018103979A1 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist
DE102005061015B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee