DE102015100868A1 - Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung - Google Patents

Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung Download PDF

Info

Publication number
DE102015100868A1
DE102015100868A1 DE102015100868.8A DE102015100868A DE102015100868A1 DE 102015100868 A1 DE102015100868 A1 DE 102015100868A1 DE 102015100868 A DE102015100868 A DE 102015100868A DE 102015100868 A1 DE102015100868 A1 DE 102015100868A1
Authority
DE
Germany
Prior art keywords
electrically conductive
composite material
conductive composite
integrated circuit
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015100868.8A
Other languages
English (en)
Other versions
DE102015100868B4 (de
Inventor
Edward Fürgut
Ivan Nikitin
Joachim Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015100868.8A priority Critical patent/DE102015100868B4/de
Priority to US14/987,820 priority patent/US9496228B2/en
Publication of DE102015100868A1 publication Critical patent/DE102015100868A1/de
Application granted granted Critical
Publication of DE102015100868B4 publication Critical patent/DE102015100868B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15798—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

In verschiedenen Ausführungsformen ist eine integrierte Schaltung bereitgestellt. Die integrierte Schaltung kann einen Halbleiterchip und ein elektrisch leitendes Verbundmaterial, das an dem Halbleiterchip befestigt ist, enthalten, wobei das elektrisch leitende Verbundmaterial ein Metall enthalten kann und wobei ein Wärmeausdehnungskoeffizientenwert (CTE-Wert) des elektrisch leitenden Verbundmaterials kleiner sein kann als der CTE-Wert des Metalls.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich allgemein auf eine integrierte Schaltung und auf ein Verfahren zum Herstellen einer integrierten Schaltung.
  • Hintergrund
  • In der herkömmlichen Gehäusetechnologie von Chips, z. B. Halbleiterchips, kann ein Chip auf einen Träger gebondet sein, z. B. einen Leadframe. Anforderungen, die sich auf eine Wärmeleitfähigkeit und/oder eine elektrische Leitfähigkeit des Leadframe beziehen, können zu Kupfer (Cu) als ein Material der Wahl für den Leadframe führen. Die thermische und elektrische Leitfähigkeit von Kupfer kann vergleichsweise hoch sein.
  • Typischerweise kann das Bonden des Chips, z. B. des Halbleiterchips, an den Leadframe bei einer erhöhten Temperatur ausgeführt werden, beispielsweise bei einer Temperatur von mehr als 200°C. Da Wärmeausdehnungskoeffizienten (CTE) der Bondingpartner, d. h. des Chips und des Trägers, z. B. des Leadframe, verschieden sein können, kann eine Kühlung des gebondeten Systems (des Chips, der auf den Leadframe gebondet ist) zu einer relativ hohen Belastung führen.
  • Die Belastung kann zu einer Änderung der elektrischen Eigenschaften von Halbleitern, z. B. des Halbleitermaterials des Chips, und/oder zu einem mechanischen Defekt, beispielsweise während einer Belastungsprüfung, führen.
  • Eine ähnliche Art von Belastung kann durch Kontaktieren des Chips mit Klemmen oder durch Plattieren, z. B. Galvanisieren, von Metallkontakten auf dem Chip, verursacht werden, selbst wenn eine Belastungsmenge niedriger sein kann.
  • Auch in dem Fall, wenn ein Niedertemperatur-Bondingverfahren verwendet werden kann, z. B. ein Bonden bei Zimmertemperatur, kann thermische Belastung während eines Betriebs des Chips verursacht werden, weil Betriebstemperaturen, z. B. von Leistungschips, Temperaturen bis zu einer Höhe von etwa 260°C erreichen können.
  • Mit anderen Worten, wenn eine Vorrichtung, die einen Halbleiter, z. B. einen Chip, enthält, der ein Material aufweist, z. B. ein Metall, mit einem CTE, der von dem CTE des auf ihm gebildeten Halbleiter signifikant verschieden ist, großen Temperaturänderungen ausgesetzt ist, kann eine Belastung in dem Halbleiter und/oder einer Verbindung zwischen dem Halbleiter und dem Material (z. B. dem Metall) induziert werden, unabhängig davon, ob die Temperaturänderung durch eine Kühlung nach einem Hochtemperaturbonden des Material an den Halbleiter, eine Erwärmung der Vorrichtung während des Betriebs, eine Erwärmung/Kühlung der Halbleitervorrichtung aufgrund von Umgebungstemperaturen an ihrem Betriebsort oder irgendeine andere Temperaturänderung verursacht ist.
  • Bis heute wurde keine Lösung zum Verringern der starken, temperaturinduzierten mechanischen Verschlechterung von Vorrichtungen und/oder von Belastung zwischen dem Halbleiter, z. B. Silizium, und einem Metall, z. B. Kupfer, bei gleichzeitigem Vermeiden eines signifikanten Einflusses auf die (z. B. Verschlechterung der) Wärmeleitfähigkeit und/oder elektrische Leitfähigkeit des Systems gefunden.
  • Zusammenfassung
  • In verschiedenen Ausführungsformen ist eine integrierte Schaltung bereitgestellt. Die integrierte Schaltung kann einen Halbleiterchip und ein elektrisch leitendes Verbundmaterial, das an dem Halbleiterchip befestigt ist, enthalten. Das elektrisch leitende Verbundmaterial kann ein Metall enthalten, und ein Wärmeausdehnungskoeffizientenwert (CTE-Wert) des elektrisch leitenden Verbundmaterials kann niedriger sein als der CTE-Wert des Metalls.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf dieselben Teile durchgehend für die unterschiedlichen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht, stattdessen ist im Allgemeinen die Darstellung der Prinzipien der Erfindung betont. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, in denen:
  • 1 einen Abschnitt einer integrierten Schaltung in Übereinstimmung mit verschiedenen Ausführungsformen zeigt;
  • 2 eine integrierte Schaltung in Übereinstimmung mit verschiedenen Ausführungsformen zeigt;
  • 3A und 3B eine integrierte Schaltung in Übereinstimmung mit verschiedenen Ausführungsformen während unterschiedlicher Stufen ihrer Herstellung zeigen;
  • 4A und 4B eine integrierte Schaltung in Übereinstimmung mit verschiedenen Ausführungsformen während unterschiedlicher Stufen ihrer Herstellung zeigen;
  • 5A und 5B eine integrierte Schaltung in Übereinstimmung mit verschiedenen Ausführungsformen während unterschiedlicher Stufen ihrer Herstellung zeigen;
  • 6 eine integrierte Schaltung in Übereinstimmung mit verschiedenen Ausführungsformen zeigt; und
  • 7 eine schematische Darstellung eines Verfahrens zum Herstellen einer integrierten Schaltung in Übereinstimmung mit verschiedenen Ausführungsformen zeigt.
  • Beschreibung
  • Die folgende genaue Beschreibung bezieht sich auf die begleitenden Zeichnungen, die durch Darstellung spezifische Einzelheiten und Ausführungsformen, in denen die Erfindung praktiziert werden kann, zeigen.
  • Das Wort ”beispielhaft” wird hier verwendet, so dass es ”als ein Beispiel, eine Instanz oder Darstellung dienend” bedeutet. Jede Ausführungsform oder Konstruktion, die hier als ”beispielhaft” beschrieben ist, ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Konstruktionen zu deuten.
  • Das Wort ”über”, das mit Bezug auf aufgebrachtes Material, das ”über” einer Seite oder Oberfläche gebildet ist, verwendet ist, kann hier so verwendet sein, dass es bedeutet, dass das aufgebrachte Material ”direkt auf”, z. B. in direktem Kontakt mit, der implizierten Seite oder Oberfläche gebildet ist. Das Wort ”über”, das mit Bezug auf ein aufgebrachtes Material, das ”über” einer Seite oder Oberfläche gebildet ist, verwendet ist, kann hier so verwendet sein, so dass es bedeutet, dass das aufgebrachte Material ”indirekt auf” der implizierten Seite oder Oberfläche mit einer oder mehreren zusätzlichen Schichten, die zwischen der implizierten Seite oder Oberfläche und dem aufgebrachten Material angeordnet sind, gebildet ist.
  • Sofern nicht anders spezifiziert können die Begriffe ”Metall”, ”metallisch”, ”Metallkomponente”, ”metallische Komponente” und Ähnliches sowohl ein reines Metall als auch eine Metalllegierung enthalten.
  • Der Begriff ”Verbundmaterial” kann hier so verstanden werden, dass er sich auf ein Material bezieht, das wenigstens zwei unterschiedliche Materialien enthält, von denen eines (z. B. als kleine Partikel) in dem anderen dispergiert ist. Es kann verstanden werden, dass es nicht makroskopische Teile enthält, die zusammen gebondet sind, um ein Verbundmaterial, z. B. ein geschichtetes Laminat, zu bilden.
  • Verschiedene Aspekte der Erfindung sind für Vorrichtungen vorgesehen, und verschiedene Aspekte der Erfindung sind für Verfahren vorgesehen. Es ist zu verstehen, dass die grundlegenden Eigenschaften der Vorrichtungen auch für die Verfahren gelten, und umgekehrt. Deshalb kann der Kürze halber doppelte Beschreibung solcher Eigenschaften weggelassen worden sein.
  • In verschiedenen Ausführungsformen kann das Problem gelöst sein durch Verwenden z. B. als einen Träger oder ein Verbindungselement für den Chip, z. B. den Halbleiterchip, eines hochleitfähigen Verbundmaterials, das ein Metall enthalten kann und das einen Wärmeausdehnungskoeffizienten (CTE) aufweisen kann, der eingestellt sein kann auf oder hin zu, z. B. überstimmend mit, dem CTE des Chips, z. B. eines Halbleitermaterials des Chips. Der CTE des leitenden Verbundmaterials kann niedriger sein als der CTE des Metalls.
  • In verschiedenen Ausführungsformen kann ein elektrisch leitendes metallbasiertes Verbundmaterial, z. B. mit einer elektrischen Leitfähigkeit von mehr als etwa 35 × 106 S/m, mit einem niedrigen CTE, z. B. mit einem CTE von 12 × 10–6/K (die Einheit kann auch als ppm/K ausgedrückt sein) oder niedriger, z. B. unterhalb von 10 × 10–6/K, und mit einer hohen Wärmeleitfähigkeit (z. B. oberhalb von 100 W/mK) z. B. oberhalb von 150 W/mK) kann als ein Chipträger verwendet werden, z. B. ein Leadframe, und/oder als ein Verbindungselement in einem Gehäuse, z. B. einem Chipgehäuse.
  • In verschiedenen Ausführungsformen kann eine Belastung auf das Halbleitermaterial niedriger sein. Ein Biegen oder Wölben des Halbleitermaterials, z. B. des Siliziums, z. B. eines Substrats, und/oder des Trägers, z. B. des Leadframe und/oder des Verbindungselements, z. B. einer Chipvorderseitenverbindung, kann niedriger sein, z. B. minimal.
  • In verschiedenen Ausführungsformen kann ein Biegen/Wölben des Chips, z. B. des Halbleiterchips, minimiert sein, bzw. eine Belastungsbedingung in dem Halbleitermaterial, z. B. dem Silizium, kann angepasst sein durch Metallisieren des Chips von zwei entgegengesetzten Seiten, z. B. von einer Vorderseite und von einer Rückseite, mit dem Verbundmaterial, z. B. dem elektrisch leitenden Verbundmaterial.
  • In verschiedenen Ausführungsformen kann das Reduzieren der Belastung, die durch Temperaturänderungen verursacht wird, mit anderen Worten ein erhöhter Widerstand gegen Temperaturwechselbeanspruchung, eine Haltbarkeit und damit eine Lebensdauer der Vorrichtung, die das Halbleitermaterial, z. B. den Chip, und das Verbundmaterial enthält, erhöhen.
  • In verschiedenen Ausführungsformen kann es eine erhöhte Toleranz gegen Temperaturänderungen, die durch eine bessere Übereinstimmung des CTE des Halbleiters und des CTE des elektrisch leitenden Materials verursacht sein kann, ermöglichen, einen elektrischen Strom, der durch die Vorrichtung geleitet werden kann, zu erhöhen. Mit anderen Worten kann eine Leistungsfähigkeit der Vorrichtung verbessert sein.
  • In verschiedenen Ausführungsformen kann eine Kühlung der Vorrichtung, die den Chip und das Verbundmaterial, z. B. das elektrisch leitende Verbundmaterial, enthält, verbessert sein, beispielsweise im Vergleich mit Aluminium oder einer herkömmlichen Formmasse, z. B. falls das Verbundmaterial wenigstens teilweise das Aluminium oder die Formmasse ersetzen kann.
  • In verschiedenen Ausführungsformen können Eigenschaften des Verbundmaterials, z. B. des elektrisch leitenden Verbundmaterials, z. B. mechanische und/oder thermische und/oder elektrische Eigenschaften, fein, einfach und/oder spezifisch anpassbar sein durch spezifisches Wählen eines Typs von Komponenten, die in dem (z. B. elektrisch leitenden) Verbundmaterial enthalten sind, und ihre relative Menge, z. B. eine volumenbasierte Menge.
  • In verschiedenen Ausführungsformen kann das (z. B. elektrisch leitende) Verbundmaterial wenigstens teilweise, z. B. wenigstens ein Teil der Verbundmaterials und/oder einige der verschiedenen Verbundmaterialien, z. B. die verschiedenen elektrisch leitenden Verbundmaterialien, unter Verwendung eines Verkapselungsprozesses wie Spritzgussverfahren, Transfergussverfahren und/oder Pressgussverfahren produziert sein. Das Spritzgussverfahren kann zu geringeren Herstellungskosten führen.
  • In verschiedenen Ausführungsformen, kann das (z. B. elektrisch leitende) Verbundmaterial wenigstens ein Metall (z. B. rein oder eine Metalllegierung) und eine zweite Komponente, z. B. ein Keramikmaterial, Kohlenstoff (z. B. ein Kohlenstoffallotrop, z. B. Graphit) oder ein zweites Metall enthalten. Die zweite Komponente, z. B. das Keramikmaterial, der Kohlenstoff und/oder das zweite Metall) kann einen niedrigeren CTE aufweisen als das Metall. Das Metall kann eine höhere elektrische Leitfähigkeit und/oder Wärmeleitfähigkeit aufweisen als die zweite Komponente, z. B. das Keramikmaterial, der Kohlenstoff und/oder das zweite Metall.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial Aluminium und Graphit enthalten. Das elektrisch leitende Verbundmaterial kann beispielsweise die Aluminium-Graphit-Verbindung sein, wie sie durch ”Hoffmann Elektrokohle” produziert wird, die eine Wärmeleitfähigkeit von über 220 W/mK und einen CTE von etwa 8 × 10–6/K aufweisen kann.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial ein Metall und Diamant enthalten.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial Kupfer und ein Keramikmaterial enthalten.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial ein Metall und Molybdän enthalten.
  • 1 zeigt eine integrierte Schaltung 100 in Übereinstimmung mit verschiedenen Ausführungsformen.
  • In verschiedenen Ausführungsformen kann die integrierte Schaltung 100 einen Halbleiterchip 102, im Folgenden auch einfach als Chip 102 bezeichnet, enthalten, der eine erste Oberfläche 1021 auf einer ersten Seite des Chips 102 und eine zweite Oberfläche 1022 auf einer zweiten Seite entgegengesetzt der ersten Seite des Chips 102 aufweist. Der Halbleiterchip 102 kann irgendein bekannter Typ von Halbleiterchip 102 sein oder ihn enthalten, beispielsweise ein Logikchip, ein Leistungschip, usw. Der Halbleiterchip 102 kann ein Halbleitermaterial, z. B. Silizium, Germanium, Halbleiterverbindungen, z. B. III-V-Halbleiter, wie z. B. Galliumarsenid oder Galliumnitrid, II-VI-Halbleiter, IV-IV-Halbleiter wie z. B. Silizium-Germanium oder Siliziumcarbid, und Ähnliches, enthalten oder wesentlich daraus bestehen.
  • In verschiedenen Ausführungsformen kann die erste Seite des Chips 102, auch als Vorderseite oder Oberseite des Chips bezeichnet, so betrachtet werden, dass sie eine aktive Seite des Chips 102 bildet. Mit anderen Worten kann auf der ersten Seite, z. B. in und/oder auf der ersten Oberfläche des Chips 102, wenigstens eine elektronische Komponente gebildet sein. Die zweite Seite kann auch als Rückseite des Chips 102 bezeichnet sein.
  • In verschiedenen Ausführungsformen kann auf und/oder in der zweiten Oberfläche 1022 des Chips 102 eine elektrisch leitende Verbindung, z. B. zu der wenigstens einen elektronischen Komponente, vorgesehen sein. Alternativ kann keine elektrisch leitende Verbindung durch die zweite Oberfläche 1022 des Chips 102 bereitgestellt sein. Eine wärmeleitende Verbindung kann durch die zweite Oberfläche 1022 bereitgestellt sein.
  • In verschiedenen Ausführungsformen kann die integrierte Schaltung 100 einen Körper 106, z. B. eine Chip-Kontaktstelle, oder einen Träger, z. B. ein Leadframe, enthalten. Der Körper 106 kann ein elektrisch leitendes Verbundmaterial 105 enthalten oder wesentlich daraus bestehen. Der Körper 106 kann eine erste Oberfläche 1061 auf einer ersten Seite des Körpers 106 und eine zweite Oberfläche 1062 auf einer zweiten Seite des Körpers 106 entgegengesetzt der ersten Oberfläche 1061 aufweisen. In verschiedenen Ausführungsformen kann die erste Oberfläche 1061 strukturiert sein. Die erste Oberfläche 1061 kann beispielsweise wenigstens einen Vorsprung oder wenigstens eine Öffnung enthalten, z. B. mehrere Vorsprünge und/oder Öffnungen, wie z. B. in 1. gezeigt ist. Dadurch kann in verschiedenen Ausführungsformen ein Oberflächenbereich der ersten Oberfläche 1061 des Körpers 106, z. B. des Trägers, vergrößert sein, z. B. zum Bereitstellen einer größeren Kühlfläche, z. B. einer Kühlfläche, die von dem Halbleiterchip 102 weg weist, z. B. nach außen. In verschiedenen Ausführungsformen kann keine der Oberflächen des Körpers 106 strukturiert sein, oder die erste Oberfläche 1061 und die zweite Oberfläche 1062 des Körpers 106 können strukturiert sein.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 ein Metall und Partikel enthalten, z. B. Keramikpartikel, Kohlenstoffpartikel und/oder Metallpartikel, die mehrere Parameter des Metalls beeinflussen. Beispielsweise kann im Vergleich zu dem Metall der CTE-Wert erniedrigt sein. Darüber hinaus kann eine elektrische Leitfähigkeit und/oder Wärmeleitfähigkeit erniedrigt sein.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 aus einer Formmasse gebildet sein, z. B. durch Guss, z. B. Spritzgussverfahren, Transfergussverfahren oder Pressgussverfahren, einem Verbund aus wenigstens der Metallkomponente und der zweiten (z. B. Keramik, Kohlenstoff und/oder Metall) Komponente. In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 durch Sintern, z. B. Laser-Sintern, z. B. durch Sintern wenigstens der Metallkomponente und der zweiten Komponente, gebildet sein. In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 durch Plattieren, z. B. durch Galvanisieren, beispielsweise durch Bilden einer metallischen Komponente auf einer Oberfläche, z. B. auf Oberflächen kleiner Partikel, der zweiten Komponente gebildet sein. In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 durch Abscheidung, z. B. durch chemische oder physikalische Gasphasenabscheidung, der metallischen Komponente auf einer Oberfläche, z. B. auf Oberflächen kleiner Partikel, der zweiten Komponente gebildet sein.
  • In verschiedenen Ausführungsformen kann der Körper 106, der das elektrisch leitende Verbundmaterial 105 enthält, beispielsweise unter Verwendung von Spritzgussverfahren, Pressgussverfahren, Sintern oder Plattieren gebildet sein.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105, z. B. der Körper 106, eine Dicke 106T im Bereich von etwa 50 μm bis etwa 2 mm, z. B. von etwa 100 μm bis etwa 1 mm aufweisen.
  • In verschiedenen Ausführungsformen kann in der integrierten Schaltung 100 der Halbleiterchip 102, z. B. die zweite Oberfläche 1022 des Chips 102, an dem elektrisch leitenden Verbundmaterial 105, z. B. dem Körper 106, befestigt sein. Der Chip 102 kann beispielsweise an der zweiten Oberfläche 1062 (z. B. einer. im Wesentlichen flachen Oberfläche) des Körpers 106, z. B. an einem Abschnitt des Körpers 106, der das Verbundmaterial 105 enthält, befestigt sein. Der Chip 102 kann an dem elektrisch leitenden Verbundmaterial 105 gebondet sein. In verschiedenen Ausführungsformen kann im Wesentlichen die gesamte zweite Oberfläche 1022 des Chips 102 an dem Körper 106 befestigt sein, z. B. an dem Körper 106 befestigt sein, z. B. dem Verbundmaterial 105 des Körpers 106.
  • In verschiedenen Ausführungsformen kann eine Bondschicht 104 zum Anbringen des Halbleiterchips 102, z. B. an dem Körper 106, verwendet sein. Alle geeigneten bekannten Verfahren zum Befestigen des Chips 102 an dem Körper 106, z. B. Anbringen des Chips 102 auf dem Körper 106, können verwendet sein, beispielsweise Anbringen des Chips 102 unter Verwendung eines Klebebondschichtmaterials 104 (das elektrisch leitend und/oder wärmeleitend sein kann, beispielsweise kann seine elektrische Leitfähigkeit und/oder Wärmeleitfähigkeit vergleichbar der elektrischen Leitfähigkeit und/oder Wärmeleitfähigkeit des Verbundmaterials 105 sein, oder elektrisch isolierend sein kann), Diffusionslöten, Löten und Ähnlichem.
  • In verschiedenen Ausführungsformen kann das Material der Bondschicht 104 ein Lötmetall, z. B. ein Diffusionslötmetall, z. B. ein Gold/Zinn-Diffusionslötmetall, ein elektrisch leitender Klebstoff oder Ähnliches sein oder es/ihn enthalten. Die Bondschicht 104 kann eine Dicke in einem Bereich von etwa 10 nm bis etwa 10 μm, z. B. von etwa 20 nm bis etwa 1 μm, z. B. etwa 100 nm aufweisen. In verschiedenen Ausführungsformen kann die Bondschicht 104 eine unterschiedliche Dicke aufweisen.
  • Die Bondschicht 104 kann in verschiedenen Ausführungsformen als eine Teil- oder vollständige Schicht aus Bondschichtmaterial gebildet sein, das zwischen dem Halbleiterchip 102 und dem Verbundmaterial 105 angeordnet sein kann, z. B. enthält der Körper 106 das Verbundmaterial 105. In verschiedenen Ausführungsformen kann das Bondmaterial 104 flexibler, z. B. elastischer, sein als das Halbleitermaterial und/oder das Verbundmaterial 105, und/oder die Dicke der Bondschicht 104 kann sehr klein sein und/oder ihr Wärmeausdehnungskoeffizient kann ähnlich dem CTE des Halbleitermaterials oder dem CTE des Verbundmaterials 105 sein. Auf diese Weise kann eine differentielle Bewegung zwischen der Bondschicht 104 und dem Halbleitermaterial bzw. Verbundmaterial 105, das an ihm angebracht ist, die durch eine Temperaturänderung der integrierten Schaltung 100 verursacht wird, unbedeutend sein, beispielsweise weil die CTEs der Materialien (wenigstens näherungsweise) übereinstimmen und/oder weil die Bondschicht 104 zu dünn und/oder zu flexibel ist, um sich relativ zu dem Halbleitermaterial und/oder dem Verbundmaterial 105 zu bewegen.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 ein Metall enthalten, das in dem Folgenden auch als die Metallkomponente oder metallische Komponente bezeichnet sein kann, und ein zweites Material, das hier auch als die zweite Komponente bezeichnet sein kann. Das Metall kann beispielsweise wenigstens eines aus einer Gruppe sein, die aus Kupfer, Silber, Aluminium, Gold, Kupfer-Silber-Legierung, Kupfer-Zink-Legierung und Kupfer-Zinn-Legierung besteht. Die zweite Komponente kann beispielsweise wenigstens eines aus einer Gruppe enthalten, die aus einem Keramikmaterial, einem Kohlenstoffmaterial, z. B. einem Kohlenstoffallotrop, einem Metall oder einem anderen, z. B. festen, anorganischen Material besteht. Die zweite Komponente kann beispielsweise wenigstens eine aus einer Gruppe sein, die aus einem Kohlenstoffallotrop, z. B. Graphit, Graphen, Diamant oder Kohlenstoffnanoröhren, Silizium, Siliziumkarbid. Siliziumnitrid, Siliziumoxid, Aluminiumnitrid, Bornitrid, Molybdän, und Aluminiumoxid besteht. Alternativ kann die Metallkomponente ein anderes Metall enthalten oder wesentlich daraus bestehen, und/oder die zweite Komponente kann ein anderes Material, z. B. ein Keramikmaterial, enthalten oder wesentlich daraus bestehen.
  • In verschiedenen Ausführungsformen kann das Verbundmaterial wenigstens eines aus einer Gruppe von Materialkombinationen enthalten, wobei die Gruppe besteht aus Aluminium und Graphit; einem Metall und Kohlenstoffnanoröhren; einem Metall und Graphen; einem Metall und Diamant; Kupfer und einem Keramikmaterial; einem Metall und Molybdän, z. B. Molybdänpartikeln, z. B. Molybdänpulver; einem Metall und Siliziumcarbid; einem Metall und Siliziumnitrid; einem Metall und Aluminiumnitrid; einem Metall und Silizium; einem Metall und Siliziumoxid; einem Metall und Bornitrid; und einem Metall und Aluminiumoxid. Das Metall der Materialkombinationen kann beispielsweise aus der vorstehend aufgelisteten Gruppe für die Metallkomponente ausgewählt sein. Alternativ kann es ein anderes Metall sein oder enthalten. Das zweite Material der Materialkombinationen kann aus der Gruppe ausgewählt sein, die vorstehend für die zweite Komponente aufgelistet ist. Alternativ kann es ein anderes Material sein oder enthalten.
  • In verschiedenen Ausführungsformen kann ein CTE der zweiten Komponente niedriger sein als ein CTE der Metallkomponente. In verschiedenen Ausführungsformen kann der CTE der zweiten Komponente niedriger sein als etwa 12 × 10–6/K, z. B. in einem Bereich von etwa 1 × 10–6/K bis etwa 10 × 10–6/K, z. B. von etwa 2 × 10–6/K bis etwa 8 × 10–6/K.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 einen Wärmeausdehnungskoeffizienten (CTE) aufweisen, der kleiner als oder gleich etwa 12 × 10–6/K ist.
  • In verschiedenen Ausführungsformen kann eine spezifische Kombination von Materialien ausgewählt sein, um einen vordefinierten CTE in dem elektrisch leitenden Verbundmaterial 105 zu erhalten. In verschiedenen Ausführungsformen kann eine relative Menge des Metalls und des zweiten Materials angepasst sein, um einen vordefinierten CTE zu erhalten.
  • In verschiedenen Ausführungsformen kann ein Unterschied zwischen dem vordefinierten CTE und einem CTE eines Halbleitermaterials des Halbleiterchips 102 kleiner sein als etwa 8 × 10–6/K, beispielsweise kleiner als etwa 4 × 10–6/K.
  • In verschiedenen Ausführungsformen kann die integrierte Schaltung 100 den Halbleiterchip 102, der das Halbleitermaterial enthält, und das elektrisch leitende Verbundmaterial 105, das an dem Halbleiterchip 102 befestigt ist, enthalten, wobei der Unterschied ΔCTE(Halbleiter, Verbund) zwischen dem Wärmeausdehnungskoeffizienten des elektrisch leitenden Verbundmaterials 105 und dem Wärmeausdehnungskoeffizienten des Halbleitermaterials kleiner als oder gleich etwa 10, z. B. kleiner als oder gleich etwa 8, kleiner als oder gleich etwa 5 sein kann.
  • In verschiedenen Ausführungsformen können eine elektrische Leitfähigkeit und/oder eine Wärmeleitfähigkeit der Metallkomponente höher als eine elektrische Leitfähigkeit und/oder Wärmeleitfähigkeit der zweiten Komponente sein. In verschiedenen anderen Ausführungsformen kann die elektrische Leitfähigkeit und/oder Wärmeleitfähigkeit der zweiten Komponente so hoch wie die elektrische Leitfähigkeit und/oder Wärmeleitfähigkeit des Metalls oder sogar höher sein.
  • In verschiedenen Ausführungsformen ist eine elektrische Leitfähigkeit des Verbundmaterials höher als eine elektrische Leitfähigkeit der zweiten Komponente und/oder eine Wärmeleitfähigkeit des Verbundmaterials ist höher als eine Wärmeleitfähigkeit der zweiten Komponente.
  • In verschiedenen Ausführungsformen kann die Wärmeleitfähigkeit des Verbundmaterials 105 höher sein als etwa 35 W/mK, z. B. höher als etwa 100 W/mK, z. B. höher als etwa 200 W/mK.
  • In verschiedenen Ausführungsformen kann eine Untergrenze für die Wärmeleitfähigkeit und/oder die elektrisch Leitfähigkeit des elektrisch leitenden Verbundmaterials 105 unter Berücksichtigung einer beabsichtigten Anwendung definiert sein, z. B. unter Berücksichtigung, woran das elektrisch leitende Verbundmaterial 105 befestigt sein kann, und/oder welche Strommenge (thermisch oder elektrisch) durch das Verbundmaterial übertragen werden soll. Der Typ des Metalls und/oder der Typ des zweiten Materials und/oder ihre relativen Mengen können so ausgewählt und/oder angepasst sein, dass die Untergrenze für die Wärmeleitfähigkeit und/oder elektrische Leitfähigkeit des Verbundmaterials 105 erreicht oder überschritten werden kann, und so dass der CTE des elektrisch leitenden Verbundmaterials 105 niedriger sein kann als der CTE des Metalls, so dass beispielsweise der CTE-Wert zwischen dem CTE-Wert für das Metall und dem CTE-Wert für das Halbleitermaterial des Halbleiterchips 102 liegen kann. Mit anderen Worten kann eine Differenz ΔCTE(Halbleiter, Verbund) zwischen dem CTE des Halbleitermaterials des Halbleiterchips 102 und dem Verbundmaterial 105 kleiner sein als eine Differenz ΔCTE(Halbleiter, Metall) zwischen dem CTE des Halbleitermaterials des Halbleiterchip 102 und dem Metall, das in dem elektrisch leitenden Verbundmaterial 105 enthalten ist.
  • In verschiedenen Ausführungsformen kann eine Obergrenze für den CTE des elektrisch leitenden Verbundmaterials 105 oder der Differenz ΔCTE(Halbleiter, Verbund) zwischen dem CTE des Halbleitermaterials des Halbleiterchips 102 und dem Verbundmaterial 105 unter Berücksichtigung einer beabsichtigten Anwendung definiert sein, z. B. unter Berücksichtigung dessen, woran das elektrisch leitende Verbundmaterial 105 befestigt sein kann, und/oder welche Strommenge. (thermisch oder elektrisch) durch das elektrisch leitende Verbundmaterial 105 übertragen werden soll. Der Typ des Metalls und/oder der Typ des zweiten Materials und/oder ihre relativen Mengen können ausgewählt und/oder angepasst sein, so dass die Obergrenze für den CTE des elektrisch leitenden Verbundmaterials 105 oder der Differenz ΔCTE(Halbleiter, Verbund) erreicht oder unterschritten werden kann, und so dass die Wärmeleitfähigkeit und/oder elektrische Leitfähigkeit höher sein kann als die Wärmeleitfähigkeit und/oder elektrische Leitfähigkeit des zweiten Materials, das in dem elektrisch leitenden Verbundmaterial 105 enthalten ist.
  • Mit anderen Worten kann das elektrisch leitende Verbundmaterial 105 einen Kompromiss zur Verfügung stellen zwischen einer guten Wärmeleitfähigkeit und/oder elektrischen Leitfähigkeit, und einen kleinen Unterschied des Wärmeausdehnungskoeffizienten zwischen dem Halbleitermaterial des Halbleiterchips 102 und einem Material, das an dem Halbleitermaterial befestigt ist, um eine elektrisch leitende oder wärmeleitende Verbindung bereitzustellen. Abhängig von einer vorgesehenen Anwendung können die Materialen (Metall und zweites Material, z. B. Keramik, Kohlenstoff, Metall oder ein anderes anorganisches festes Material, z. B. Silizium), die in dem elektrisch leitenden Verbundmaterial 105 enthalten sind, ausgewählt sein und ihre relative Menge angepasst sein entweder zum Erhalten eines Gleichgewichts zwischen der Leitfähigkeit und dem Unterschied des CTE oder zum Opfern einiger Leitfähigkeit zugunsten eines kleineren Unterschieds des CTE, oder umgekehrt.
  • In verschiedenen Ausführungsformen kann eine Erhöhung der relativen Menge von Metall in dem Verbundmaterial 105 in Bezug auf das zweite Material die elektrische Leitfähigkeit und/oder Wärmeleitfähigkeit erhöhen und die Differenz ΔCTE(Halbleiter, Verbund) erhöhen. In verschiedenen Ausführungsformen kann eine Erhöhung der relativen Menge des zweiten Materials in dem Verbundmaterial 105 in Bezug auf das Metall die Differenz ΔCTE(Halbleiter, Verbund) herabsetzen und die elektrische Leitfähigkeit und/oder Wärmeleitfähigkeit erniedrigen.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 einen CTE-Gradienten enthalten. Der CTE-Gradient kann in dem elektrisch leitenden Verbundmaterial 105 auf eine Weise gebildet sein, so dass der CTE am nächsten an dem CTE des Halbleitermaterials des Halbleiterchips 102 ist (mit anderen Worten, ΔCTE(Halbleiter, Verbund) kann am kleinsten sein), was typischerweise dem niedrigsten CTE entsprechen kann, in einem Abschnitt des Verbundmaterials 105, der an dem Halbleiterchip 102 befestigt sein soll, z. B. in einem Abschnitt des Körpers 106, z. B. an oder in der Nähe der zweiten Oberfläche 1062 des Körpers 106 von 1. Der CTE kann weiter von dem CTE des Halbleitermaterials des Halbleiterchips 102 abweichen (mit anderen Worten kann ΔCTE(Halbleiter, Verbund) größer sein), was typischerweise einem höheren CTE entsprechen kann, in einem weiteren Abschnitt des elektrisch leitenden Verbundmaterials 105 entfernt von dem Abschnitt des Verbundmaterials 105, der an dem Halbleiterchip 102 befestigt sein soll, z. B. in einem Abschnitt des Körpers 106, z. B. an oder in der Nähe der ersten Oberfläche 1061 des Körpers 106 von 1.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 mit dem CTE Gradienten eine Möglichkeit bereitstellen, den CTE des elektrisch leitenden Verbundmaterials 105 in nahe Übereinstimmung mit dem CTE des Halbleitermaterials an dem Abschnitt, der an dem Halbleiterchip 102 befestigt sein soll, zu bringen, aber gleichzeitig die Wärmeleitfähigkeit und/oder elektrische Leitfähigkeit des Verbundmaterials 105, z. B. des Körpers 106, durch Aufnehmen von mehr Metall (mit z. B. der höheren Wärmeleitfähigkeit und/oder elektrischen Leitfähigkeit) in das elektrisch leitende Verbundmaterial 105 entfernt von dem Abschnitt, der an dem Halbleiterchip 102 befestigt sein soll, weiter zu erhöhen.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 eine Chipkontaktstelle bilden. In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 einen Leadframe bilden.
  • In verschiedenen Ausführungsformen kann über dem Körper 106 eine Metallschicht 108 gebildet sein. Die Metallschicht 108 kann wenigstens ein Metall oder eine Metalllegierung, z. B. Silber, Titan, Kupfer oder Ähnliches, enthalten oder wesentlich daraus bestehen. Die Metallschicht 108 kann konfiguriert sein, so dass sie eine daran angebrachte elektrisch leitende Verbindung aufweist. In 1 kann die elektrisch leitende Verbindung die Verbindung sein, die durch die Bondschicht 104 bereitgestellt ist. Die elektrisch leitende Verbindung kann jedoch andere Typen von Verbindungen und/oder andere verbundene Elemente enthalten oder wesentlich daraus bestehen (siehe z. B. 2, wo die Metallschicht 108 zum Verbinden einer integrierten Schaltung 200 mit einem Äußeren der integrierten Schaltung 200 verwendet werden kann), beispielsweise können Bonddrähte an die Bondschicht 104 gelötet sein, usw.
  • Die Metallschicht 108 kann eine Dicke in einem Bereich von etwa 10 nm bis etwa 10 μm, z. B. von etwa 20 nm bis etwa 1 μm, z. B. etwa 100 nm aufweisen. In verschiedenen Ausführungsformen kann die Metallschicht 108 eine unterschiedliche Dicke aufweisen.
  • Die Metallschicht 108 kann in verschiedenen Ausführungsformen als ein Teil einer oder eine vollständige Metallschicht 108, die über wenigstens einer Seite des elektrisch leitenden Verbundmaterials 105, z. B. über der zweiten Oberfläche des Körpers 106, angeordnet sein kann, gebildet sein.
  • In verschiedenen Ausführungsformen kann die Metallschicht 108 flexibler, z. B. elastischer, als das Halbleitermaterial und/oder das elektrisch leitende Verbundmaterial 105 sein, und/oder eine Dicke der Metallschicht 108 kann sehr klein sein und/oder ihr Wärmeausdehnungskoeffizient kann ähnlich dem CTE des Halbleitermaterials oder dem CTE des elektrisch leitenden Verbundmaterials 105 sein. Auf diese Weise kann eine differentielle Bewegung zwischen der Metallschicht 108 und denn Halbleitermaterial bzw. elektrisch leitenden Verbundmaterial 105, das an ihm angebracht ist, die durch eine Temperaturänderung der integrierten Schaltung 100 verursacht wird, unbedeutend sein, beispielsweise weil die CTEs der Materialien (wenigstens näherungsweise) übereinstimmen und/oder weil die Metallschicht 108 zu dünn und/oder zu flexibel ist, um sich relativ zu dem Halbleitermaterial und/oder dem elektrisch leitenden Verbundmaterial 105 zu bewegen.
  • 2 zeigt eine integrierte Schaltung 200 in Übereinstimmung mit verschiedenen Ausführungsformen.
  • Die Beschreibung im Kontext mit 1, z. B. Teile, Materialien, Parameter, usw., kann meist auch für die integrierte Schaltung 200 von 2 gelten. Beispielsweise können ein Halbleiterchip 102, ein elektrisch leitendes Verbundmaterial 105, ein Körper 106, eine Metallschicht 108 und eine Bondschicht 104 ähnlich oder gleich den vorstehend beschriebenen sein.
  • Im Gegensatz zu der integrierten Schaltung 100 von 1 kann der Halbleiterchip 102 der integrierten Schaltung 200 von 2 an der ersten Oberfläche 1061 des Körpers 106, z. B. an der strukturierten Oberfläche 1061 des Körpers 106, befestigt sein.
  • In verschiedenen Ausführungsformen, beispielsweise wenn der Halbleiterchip 102 an der ersten Oberfläche 1061 des Körpers 106 befestigt wird, kann der wenigstens eine Vorsprung oder die wenigstens eine Öffnung, der/die in dem Körper 106 gebildet ist, der das Verbundmaterial 105 enthält, einen Raum zum Aufnehmen eines Materials bereitstellen, z. B. eines Bondschichtmaterials, z. B. eines Lötmetalls, das zum Befestigen des Chips 102 an dem Verbundmaterial 105 verwendet wird. Mit anderen Worten kann eine Ankerstruktur zum Verbinden des Verbundmaterials 105, z. B. des Körpers 106, mit einem weiteren Element, z. B. dem Halbleiterchip 102, kann bereitgestellt sein.
  • 3A und 3B zeigen eine integrierte Schaltung 300 in Übereinstimmung mit verschiedenen Ausführungsformen während unterschiedlicher Stufen ihrer Herstellung.
  • Die Beschreibung im Kontext mit 1 und 2, z. B. Teile, Materialien, Parameter usw. kann meist auch für die integrierte Schaltung 300 der 3A und 3B gelten. Beispielsweise können ein Halbleiterchip 102, ein elektrisch leitendes Verbundmaterial 105 und eine Bondschicht 102 ähnlich oder gleich den vorstehend beschriebenen sein.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 wenigstens eine Chipvorderseitenverbindung 310 bilden, z. B. mehrere Chipvorderseitenverbindungen 310, z. B. eine Chipvorderseitenverbindungsstruktur. Mit anderen Worten kann das elektrisch leitende Verbundmaterial 105 konfiguriert sein, eine elektrisch leitende Verbindung zu der ersten Seite, z. B. der ersten Oberfläche 1021, des Halbleiterchips 102 bereitzustellen. Hier kann eine strukturierte Oberfläche der Chipvorderseitenverbindung 310, die zu dem Chip weist, als eine erste Oberfläche 3101 auf einer ersten Seite der Chipvorderseitenverbindung 310 bezeichnet sein, und eine Oberfläche der Chipvorderseitenverbindung 310, die der ersten Oberfläche des Chipvorderseitenverbindung 310 entgegengesetzt ist, kann als eine zweite Oberfläche 3102 der Chipvorderseitenverbindung 310 bezeichnet sein. Die zweite Oberfläche 3102 der Chipvorderseitenverbindung 310 kann auf der zweiten Seite der Chipvorderseitenverbindung 310 angeordnet sein.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 nicht an der vollständigen ersten Oberfläche 1021 des Halbleiterchips 102 befestigt sein. Stattdessen kann das elektrisch leitende Verbundmaterial 105 so gebildet sein, dass es im Wesentlichen nur an elektrischen Kontakten (nicht gezeigt), die in oder auf der ersten Oberfläche 1021 des Halbleiterchips 102 gebildet sind, befestigt ist und dadurch die wenigstens eine Chipvorderseitenverbindung 310, z. B. die mehreren Chipvorderseitenverbindungen 310, z. B. die Chipvorderseitenverbindungsstruktur, bildet.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 als ein integrierter Teil gebildet sein, z. B. unter Verwendung von Spritzgussverfahren, Pressgussverfahren, Plattieren oder Sintern (siehe 3A). Danach (siehe 3B), z. B. in dem Fall, dass die wenigstens eine Chipvorderseitenverbindung 310 die mehreren Chipvorderseitenverbindungen 310 enthält, kann wenigstens eine elektrisch isolierende Öffnung 316, z. B. mehrere elektrisch isolierende Öffnungen, zwischen den einzelnen Chipvorderseitenverbindungen 310 aus den mehreren Chipvorderseitenverbindungen 310 z. B. unter Verwendung eines Ätzprozesses gebildet sein.
  • In verschiedenen Ausführungsformen kann eine Maskenschicht 314, z. B. eine strukturierte Maskenschicht, auf das elektrisch leitende Verbundmaterial 105, z. B. auf die wenigstens eine Chipvorderseitenverbindung 310, aufgebracht sein. Die Maskenschicht 314 kann über der zweiten Oberfläche 3102 der Chipvorderseitenverbindung 310 gebildet sein. Die Maskenschicht 314 kann als eine Ätzsperre während des Ätzprozesses zum Ätzen der wenigstens einen elektrisch isolierenden Öffnung 316 dienen. Die Maskenschicht 314 kann so strukturiert sein, dass ein Ätzen der integrierten Schaltung 300 mit der Maskenschicht 314 das elektrisch leitende Verbundmaterial 105 in der Umgebung der wenigstens einen Chipvorderseitenverbindung 310 entfernen kann. Die Maskenschicht 314 kann ein Metall und/oder eine Metalllegierung enthalten oder wesentlich daraus bestehen. Die Maskenschicht 314 kann beispielsweise Indium/Zinn, Gold oder eine Goldlegierung, Silber oder eine Silberlegierung oder Ähnliches enthalten oder wesentlich daraus bestehen. In dem Fall, wenn die Maskenschicht 314 Metall enthält, kann die Maskenschicht 314 nach dem Ätzen erhalten bleiben und kann zum Bereitstellen einer elektrisch leitenden Verbindung zu dem Halbleiterchip 102 durch die wenigstens eine Chipvorderseitenverbindung 310 verwendet werden. Mit anderen Worten kann die Maskenschicht 314 einem doppelten Zweck als eine Ätzsperre und als eine Metallisierung, z. B. eine Metallisierung, z. B. eine selektive Metallisierung, der wenigstens einen Chipvorderseitenverbindung 310 dienen. Alternativ oder zusätzlich kann die Maskenschicht 314 als eine Schutzschicht und/oder als eine Verbindungsschicht dienen.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 direkt als die mehreren einzelnen Chipvorderseitenverbindungen 310 gebildet sein.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 als eine Wärmesenke und/oder als eine Struktur zur Wärmespeicherung dienen, während sie gleichzeitig die Chipvorderseitenverbindung 310 bereitstellt.
  • In verschiedenen Ausführungsformen kann die integrierte Schaltung 300 einen Träger 312 enthalten. Der Halbleiterchip 102 der integrierten Schaltung 300 kann an dem Träger 312 angebracht sein. Der Träger 312 kann in verschiedenen Ausführungsformen jede Art von geeignetem Träger 312 sein. Der Träger 312 kann beispielsweise ein wenigstens teilweise elektrisch leitender Träger 312, z. B. ein Metallträger, ein Träger, der das elektrisch leitende Verbundmaterial 105 enthält, ein dotierter Halbleiter, ein Polymerträger, der elektrisch leitende Abschnitte enthält, oder Ähnliches sein oder ihn enthalten. Der Träger 312 kann beispielsweise ein Leadframe sein. Der Träger 312 kann beispielsweise ein wenigstens teilweise elektrisch isolierender Träger 312, z. B. ein Keramikträger, ein Glasträger, ein Polymerträger oder Ähnliches sein oder ihn enthalten.
  • Der Halbleiterchip 102 kann an dem Träger 312 unter Verwendung einer Bondschicht 104, z. B. der Bondschicht 104 wie vorstehend beschrieben, angebracht sein.
  • In verschiedenen Ausführungsformen kann die vorstehende Beschreibung für das elektrisch leitende Verbundmaterial 105, das eine Vorderseitenverbindung 310 bildet, ähnlich für das elektrisch leitende Verbundmaterial 105, das eine Rückseitenverbindung (nicht gezeigt) bildet, gelten.
  • In verschiedenen Ausführungsformen kann zum Bilden der Vorderseitenverbindung 310 und/oder für die Rückseitenverbindung das elektrisch leitende Verbundmaterial 105, das Plattieren oder das Aufbringen, z. B. wie vorstehend beschrieben, verwendet werden.
  • 4A und 4B zeigen eine integrierte Schaltung 400 in Übereinstimmung mit verschiedenen Ausführungsformen während unterschiedlicher Stufen ihrer Herstellung.
  • Die Beschreibung im Kontext mit 1 bis 3B, z. B. Teile, Materialien, Parameter, usw., kann meist auch für die integrierte Schaltung 400 der 4A und 4B gelten. Als Beispiel können ein Halbleiterchip 102, ein elektrisch leitendes Verbundmaterial 105 und eine Bondschicht 102 ähnlich oder gleich den vorstehend beschriebenen sein.
  • In verschiedenen Ausführungsformen kaum die integrierte Schaltung 400 Einkapselungsmaterial 420 enthalten, um den Halbleiterchip 102 wenigstens teilweise einzukapseln (siehe 4A) und/oder zum wenigstens teilweisen Einkapseln des Halbleiterchips 102 (siehe 4B).
  • Das Einkapselungsmaterial 420 kann jedes geeignete Einkapselungsmaterial 420 enthalten oder wesentlich daraus bestehen, beispielsweise ein isolierendes Einkapselungsmaterial, beispielsweise Material, das typischerweise zum Einkapseln von Halbleiterchips verwendet wird, beispielsweise ein Polymer, z. B. ein Harz oder ein Keramikmaterial.
  • In verschiedenen Ausführungsformen können das elektrisch leitende Verbundmaterial 105 und das Einkapselungsmaterial 420 zusammengefügt sein, um eine Einkapselung 422 des Halbleiterchips 102 zu bilden. Mit anderen Worten kann in verschiedenen Ausführungsformen das elektrisch leitende Verbundmaterial 105 wenigstens einen Teil der Einkapselung 422, die das Einkapselungsmaterial 420 enthält, bilden.
  • In verschiedenen Ausführungsformen, wie z. B. in 4A gezeigt, kann die Einkapselung 422 vorgeformt sein. Mit anderen Worten kann die Einkapselung 422, die das elektrisch leitende Verbundmaterial 105 und das Einkapselungsmaterial 420 enthält, als individueller Teil gebildet sein, um mit dem Halbleiterchip 102 zusammengefügt zu werden. Beispielsweise, jedoch nicht darauf beschränkt, kann die Einkapselung 422 in einem Fall vorgeformt sein, wenn das Bilden des elektrisch leitenden Verbundmaterials 105 eine Verarbeitungstemperatur erfordern kann, die durch andere Teile, z. B. den Halbleiterchip 102, der integrierten Schaltung 400 nicht toleriert werden kann. Beispielsweise kann das Bilden des elektrisch leitenden Verbundmaterials 105 Schmelzen der Metallkomponente des elektrisch leitenden Verbundmaterials 105 enthalten, das nicht ausgeführt werden kann, während die Metallkomponente in physikalischem Kontakt mit dem Heizofen ist.
  • Die Einkapselung 422 kann beispielsweise durch Bilden des elektrisch leitenden Verbundmaterials 105, z. B. der wenigstens einen Chipvorderseitenverbindung 310 gebildet sein, z. B. wie vorstehend beschrieben. Das gebildete elektrisch leitende Verbundmaterial 105, z. B. die wenigstens eine Chipvorderseitenverbindung 310, kann dann in einer Gussform (nicht gezeigt) platziert werden. Die Gussform kann eine Form der zu bildenden Einkapselung definieren. Die Gussform kann ferner geformt sein, um einen Raum 424 wenigstens für den Halbleiterchip 102, der in die Einkapselung 422 eingerührt werden soll, zu reservieren. Wenigstens ein Raum in der Gussform, z. B. benachbart dem elektrisch leitenden Verbundmaterial 105, z. B. die wenigstens eine Chipvorderseitenverbindung 310, kann wenigstens teilweise mit dem Einkapselungsmaterial 420 gefüllt sein. Das Einkapselungsmaterial 420 kann in verschiedenen Ausführungsformen ein Polymer, beispielsweise ein vorgehärtetes Polymer, das auch als teilweise gehärtetes Polymer oder als B-Stufen-Polymer bezeichnet sein kann, enthalten oder wesentlich daraus bestehen. In verschiedenen Ausführungsformen kann die Einkapselung 422 Abschnitte, z. B. Oberflächenabschnitte, des elektrisch leitenden Verbundmaterials 105 und Abschnitte, z. B. Oberflächenabschnitte, des Einkapselungsmaterials 420, z. B. des Polymers, z. B. des vorgehärteten Polymers, enthalten. Das elektrisch leitende Verbundmaterial 105, z. B. wenigstens einer der Oberflächenabschnitte der Einkapselung 422, der das elektrisch leitende Verbundmaterial 105 enthält, kann in einem Bereich (oder in Bereichen) der Einkapselung eingeordnet sein, wo eine elektrisch leitende Verbindung, z. B. zu dem Halbleiterchip 102, erwünscht sein kann.
  • Das Einkapselungsmaterial 420, z. B. das Polymer, z. B. das vorgehärtete Polymer, kann ein einem Bereich (oder in Bereichen) der Einkapselung angeordnet sein, wo eine elektrisch isolierende Verbindung, z. B. eine Isolierung von dem Halbleiterchip 102, erwünscht sein kann.
  • In verschiedenen Ausführungsformen kann die vorgeformte Einkapselung 422 dann mit dem Halbleiterchip 102 zusammengefügt werden. Der Halbleiterchip 102 kann in den Raum 424, der durch die Gussform reserviert ist, eingeführt werden (siehe 4B). Während des und/oder nach dem Einführen/s des Halbleiterchips in den Raum 424 kann eine elektrisch leitende Verbindung zwischen dem Halbleiterchip 102 und dem elektrisch leitenden Verbundmaterial 105, z. B. der Chipvorderseitenverbindung 310, gebildet werden, z. B. durch Löten, z. B. Diffusionslöten.
  • In verschiedenen Ausführungsformen kann das endgültige Härten, das z. B. das Erwärmen auf eine Temperatur in einem Bereich von etwa 100°C bis etwa 200°C enthält, auf die Einkapselung 422 angewandt werden.
  • In verschiedenen Ausführungsformen kann der Chip 102 entweder vor dem Einführen in die Einkapselung 422 oder danach mit einem Träger 312 verbunden werden, des beispielsweise ähnlich oder gleich dem Träger 312 aus 3A oder 3B ist, z. B. unter Verwendung einer Bondschicht 104, z. B. wie vorstehend beschrieben.
  • In verschiedenen Ausführungsformen kann eine Maskenschicht, beispielsweise eine Maskenschicht ähnlich oder gleich der in dem Kontext mit 3B beschriebenen Maskenschicht 314, über der Einkapselung 422 gebildet sein, beispielsweise über einer Oberfläche der Einkapselung 422, die von dem Chip 102 weg weist, beispielsweise der Oberfläche der Einkapselung 422, die die zweite Oberfläche der Chipvorderseitenverbindung 310 enthält. Wie vorstehend beschrieben kann die Maskenschicht zum selektiven Ätzen des elektrisch leitenden Verbundmaterials 105 verwendet werden. Der Ätzprozess kann zum Vereinzeln individueller Chipvorderseitenverbindungen ausgeführt werden, wie z. B. im Kontext mit 3B beschrieben ist. Isolierende Abschnitte zwischen den individuellen Chipvorderseitenverbindungen 310 können in verschiedenen Ausführungsformen durch das Einkapselungsmaterial 420 gebildet oder teilweise gebildet sein.
  • In verschiedenen Ausführungsformen kann es nicht erforderlich sein, eine zusätzliche Einkapselung zum Einkapseln der integrierten Schaltung 400 anzuwenden. In verschiedenen Ausführungsformen kann jedoch eine zusätzliche Einkapselung (nicht gezeigt) zusätzlich gebildet sein.
  • In verschiedenen Ausführungsformen (nicht gezeigt) kann das elektrisch leitende Verbundmaterial 105, z. B. als wenigstens Teil der Einkapselung 422 des Chips 102, durch Bilden, z. B. Gießen, des elektrisch leitenden Verbundmaterials 105 direkt auf/um dem/den Chip 102 gebildet sein, z. B. ohne zuerst eine vorgegossene Einkapselung 422 zu bilden.
  • 5A und 5B zeigen eine integrierte Schaltung 500 in Übereinstimmung mit verschiedenen Ausführungsformen während unterschiedlicher Stufen ihrer Herstellung.
  • Die Beschreibung im Kontext mit 1 und 4B, z. B. Teile, Materialien, Parameter usw., kann meist auch für die integrierte Schaltung 500 der 5A und 5B gelten. Beispielsweise können ein Halbleiterchip 102, ein elektrisch leitendes Verbundmaterial 105, ein Einkapselungsmaterial 420, eine Metallschicht 108 und eine Bondschicht 102 ähnlich oder gleich den vorstehend beschriebenen sein.
  • In verschiedenen Ausführungsformen kann die integrierte Schaltung 500 Einkapselungsmaterial 420 enthalten, um den Halbleiterchip 102 wenigstens teilweise einzukapseln (siehe 5A) und/oder zum wenigstens teilweisen Einkapseln des Halbleiterchips 102 (siehe 5B).
  • Die integrierte Schaltung 500 kann sich von den verschiedenen Ausführungsformen, die im Kontext mit den 4A und 4B beschrieben sind, beispielsweise darin unterscheiden, dass das elektrisch leitende Verbundmaterial 105 einen Körper 106 bilden kann, der ähnlich oder gleich dem Körper 106 sein kann, der in Kontext mit den 3A und 3B beschrieben ist, z. B. ein Träger, ein Leadframe, und darin, dass die Einkapselung 422 den Körper 106 (der das elektrisch leitende Verbundmaterial 105 enthält oder daraus besteht) und das Einkapselungsmaterial 420 enthalten kann.
  • Der Körper 106 kann konfiguriert sein, um mit der zweiten Oberfläche 1022 des Halbleiterchips 102 verbunden zu sein.
  • Wie in 5B gezeigt ist, kann der Halbleiterchip 102 in den Raum 424, der durch die Gussform reserviert ist, eingeführt werden (siehe 5B). Während und/oder nach dem Einführen des Halbleiterchips in den Raum 424 kann eine elektrisch leitende Verbindung zwischen dem Halbleiterchip 102 und dem elektrisch leitenden Verbundmaterial 105, z. B. dem Körper 106, gebildet werden, z. B. durch Löten, z. B. durch Diffusionslöten, beispielsweise unter Verwendung einer Bondschicht 104, die ähnlich oder gleich der vorstehend beschriebenen Bondschicht 104 sein kann.
  • In verschiedenen Ausführungsformen kann der Körper 106 gebildet sein, um wenigstens einen Vorsprung 106f zu enthalten. Im Gegensatz zu der wenigstens einen Öffnung oder dem wenigstens einen Vorsprung von 1 und/oder 2 kann der wenigstens eine Vorsprung 106f gebildet sein, um sich über die Oberfläche des Halbleiterchips 102 hinaus zu erstrecken, mit der der Halbleiterchip 102 an dem elektrisch leitenden Verbundmaterial 105, z. B. dem Körper 106, befestigt sein kann.
  • In verschiedenen Ausführungsformen können das Einkapselungsmaterial 420 und die erste Seite des Halbleiterchips 1021 eine gemeinsame, z. B. im Wesentlichen ebene, Oberfläche bilden. Das Einkapselungsmaterial 420, das elektrisch leitende Verbundmaterial 105 (z. B. in einem Bereich des wenigstens einen Vorsprungs 106f) und die erste Seite 1021 des Halbleiterchips 102 können eine gemeinsame, z. B. im Wesentlichen ebene, Oberfläche bilden. In verschiedenen Ausführungsformen kann somit ein Vorderseitenkontakt zu der Rückseite 1022 des Halbleiterchips 102 bereitgestellt sein, z. B. durch die erste Oberfläche 1061 des Körpers 106 in dem Bereich des wenigstens einen Vorsprungs 106f.
  • In verschiedenen Ausführungsformen kann auf der gemeinsamen Oberfläche eine Chipvorderseitenverbindung (nicht gezeigt) gebildet sein, z. B. eine Chipvorderseitenverbindung, die ein Metall oder eine Metalllegierung, einen dotierten Halbleiter und/oder das elektrisch leitende Verbundmaterial in Übereinstimmung mit verschiedenen Ausführungsformen enthält.
  • Eine zusätzliche Einkapselung kann auf die integrierte Schaltung 500 angewandt werden, z. B. eine zusätzliche Einkapselung, die den Halbleiterchip 102 über seiner ersten Seite einkapselt, z. B. nach dem Bilden der Chipvorderseitenverbindung.
  • 6 zeigt eine integrierte Schaltung 600 in Übereinstimmung mit verschiedenen Ausführungsformen.
  • Die Beschreibung im Kontext mit 1 bis 5B, z. B. Teile, Materialien, Parameter, usw. kann meist auch für die integrierte Schaltung 600 von 6 gelten. Beispielsweise können ein Halbleiterchip 102 und ein elektrisch leitendes Verbundmaterial 105 ähnlich oder gleich den vorstehend beschriebenen sein.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial 105 über der ersten Oberfläche 1021 und über der zweiten Oberfläche 1022 des Halbleiterchips 102 gebildet sein. Das elektrisch leitende Verbundmaterial 105 kann an, z. B. auf, der ersten Oberfläche 1021 und an, z. B. auf, der zweiten Oberfläche 1022 des Halbleiterchips 102 befestigt sein. Das elektrisch leitende Verbundmaterial 105 kann eine erste Schicht 630 über der ersten Oberfläche 1021 und eine zweite Schicht 632 über der zweiten Oberfläche 1022 des Halbleiterchips 102 bilden. Mit anderen Worten kann das elektrisch leitende Verbundmaterial 105 an einer ersten Seite des Chips 102 (auf der die erste Oberfläche 1021 gebildet sein kann) und an einer zweiten Seite des Chips 102 (auf der die zweite Oberfläche 1022 gebildet sein kann) entgegengesetzt der ersten Seite befestigt sein.
  • In verschiedenen Ausführungsformen können die erste Schicht 630 und die zweite Schicht 632 des elektrisch leitenden Verbundmaterials 105 dicke Schichten 630, 632 sein. Beispielsweise können eine Dicke 630T der ersten Schicht 630 und/oder eine Dicke 632T der zweiten Schicht 632 in einem Bereich von etwa 50 μm bis etwa 2 mm, z. B. von etwa 100 μm bis etwa 1 mm, sein.
  • In verschiedenen Ausführungsformen kann das Verbundmaterial 105, z. B. die erste Schicht 630 und/oder die zweite Schicht 632, als ein Wärmepuffer wirken.
  • In verschiedenen Ausführungsformen können Maßnahmen (nicht gezeigt) zum Vermeiden eines elektrischen Kurzschließens elektrischer Kontakte, die auf dem Halbleiterchip 102, z. B. in oder auf der ersten Oberfläche 1021 des Halbleiterchips 102, gebildet sind, angewandt werden, z. B. können isolierende Strukturen gebildet sein, und elektrisch leitende Verbindungen zu den elektrischen Kontakten können, z. B. innerhalb der isolierenden Strukturen, gebildet sein.
  • In verschiedenen Ausführungsformen kann das Befestigen des elektrisch leitenden Verbundmaterials 105 sowohl an der ersten Oberfläche 1021 als auch der zweiten Oberfläche 1022 des Halbleiterchips 102 bedeuten, dass einer Biegekraft, die während einer Temperaturänderung der integrierten Schaltung 600 auftreten kann, z. B. während einer Abkühlung nach der Herstellung oder während eines Temperaturanstiegs während des Betriebs der integrierten Schaltung 600, aufgrund einer restlichen Diskrepanz des CTE zwischen dem Halbleitermaterial des Halbleiterchips 102 und dem elektrisch leitenden Verbundmaterial 105, das an dem, z. B. der ersten Oberfläche 1021 des, Halbleiterchip 102 befestigt ist, eine gleiche oder ähnliche Gegenkraft entgegenwirkt aufgrund einer restlichen Diskrepanz des CTE zwischen dem Halbleitermaterial des Halbleiterchips 102 und dem elektrisch leitenden Verbundmaterial 105, das an der zweiten Oberfläche 1022 befestigt ist. Als Konsequenz kann der Chip 102 während der Temperaturänderung überhaupt nicht gebogen sein oder nur geringfügig gebogen sein.
  • In verschiedenen Ausführungsformen können hohe thermomechanische Spannungen (die sogar zu einem Brechen oder einer Delaminierung eines Chips führen können), die ein typisches Problem sein können, dem metallisierte Halbleiterchips, z. B. dünne Halbleiterchips, z. B. Galliumnitrid-Chips, aufgrund einer großen Differenz des CTE zwischen dem Halbleiterchip und den Metallisierungen, ausgesetzt sein können, vermieden werden. Dadurch kann eine Herstellung sogar dünnerer Halbleiterchips realisierbar gemacht werden.
  • In verschiedenen Ausführungsformen kann ein Spritzgussverfahren, z. B. wie vorstehend beschrieben, zum Aufbringen des elektrisch leitenden Verbundmaterials 105 ausgeführt werden. Alternativ kann jedes andere geeignete Verfahren, z. B. wie vorstehend beschrieben, zum Aufbringen des elektrisch leitenden Verbundmaterials 105 verwendet werden.
  • In verschiedenen Ausführungsformen kann die Dicke 630T des elektrisch leitenden Verbundmaterials 105, das an der ersten Seite des Chips 102 befestigt ist, d. h. der ersten Schicht 630, etwa dieselbe sein wie die Dicke 632T des elektrisch leitenden Verbundmaterials 105, das an der zweiten Seite des Chips 102 befestigt ist, d. h. der zweiten Schicht 632. Dadurch kann die Größe der Biegekraft, die auf sowohl die erste Seite 630 als auch auf die zweite Seite 632 ausgeübt wird, annähernd ausgeglichen sein.
  • In verschiedenen Ausführungsformen kann die elektrische Leitfähigkeit des elektrisch leitenden Verbundmaterials 105 nicht genutzt werden. Stattdessen kann die Wärmeleitfähigkeit genutzt werden, beispielsweise durch Aufbringen des elektrisch leitenden Verbundmaterials 105, z. B. wie in 6 gezeigt, auf die erste Oberfläche 1021 und/oder die zweite Oberfläche 1022 des Halbleiterchips 102, z. B. auf beide Oberflächen 1021, 1022 als Abstandselement, z. B. ohne elektrisch verbunden zu sein, zum Kühlen des Halbleiterchips 102, z. B. während des Betriebs. In einem Fall, wenn das elektrisch leitende Verbundmaterial 105 an beiden Oberflächen 1021, 1022 befestigt ist, kann doppelseitige Kühlung (DSC) ausgeführt werden. In verschiedenen Ausführungsformen kann der Halbleiterchip 102 mit der daran befestigten wenigstens einen Schicht 630, 632 aus elektrisch leitendem Verbundmaterial 105 zwischen zwei Platten zum direkten Kupferbonden angeordnet sein (DCB-Platten), mit anderen Worten der Halbleiterchip 102 mit der daran befestigten wenigstens einen Schicht 630, 632 elektrisch leitenden Verbundmaterials 105 kann jede der Schichten 630, 632 direkt auf eine DCB-Platte kupfergebondet aufweisen. Dadurch kann eine Kühlleistung des Halbleiterchips 102 verbessert sein.
  • In verschiedenen Ausführungsformen kann das Halbleitermaterial des Halbleiterchips 102, z. B. Galliumnitrid (GaN) von der thermischen Leitfähigkeit des elektrisch leitenden Verbundmaterials profitieren.
  • 7 zeigt eine schematische Darstellung 700 eines Verfahrens zum Herstellen einer integrierten Schaltung in Übereinstimmung mit verschiedenen Ausführungsformen.
  • In verschiedenen Ausführungsformen kann ein Verfahren zum Herstellen einer integrierten Schaltung bereitgestellt sein. Das Verfahren kann das Bereitstellen eines Halbleiterwafers (in 710); und Befestigen eines elektrisch leitenden Verbundmaterials, das ein Metall enthält, an dem Halbleiterwafer enthalten, wobei das elektrisch leitende Verbundmaterial einen CTE-Wert aufweisen kann, der kleiner ist als ein CTE-Wert des Metalls (in 720).
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial einen CTE-Wert aufweisen, der kleiner als oder gleich etwa 12 × 10–6/K ist.
  • In verschiedenen Ausführungsformen kann das Befestigen des elektrisch leitenden Verbundmaterials auf dem Halbleiterwafer wenigstens eines aus Löten, Gießen, Plattieren, Sintern und Kleben enthalten.
  • In verschiedenen Ausführungsformen kann das Befestigen des elektrisch leitenden Verbundmaterials auf dem Halbleiterwafer entweder Bilden einer gemeinsamen Grenzschicht zwischen dem elektrisch leitenden Verbundmaterial und dem Halbleiterwafer oder das Bilden einer Adhäsionsschicht zwischen dem elektrisch leitenden Verbundmaterial und dem Halbleiterwafer, die an dem elektrisch leitenden Verbundmaterial und dem Halbleiterwafer anhaftet, enthalten.
  • In verschiedenen Ausführungsformen kann das Verfahren ferner das Vereinzeln des Wafers in einzelne Chips enthalten.
  • In verschiedenen Ausführungsformen kann das Vereinzeln wenigstens eines aus Ätzen, Chipschneiden, Laserablation, Sägen und Drahterodieren enthalten.
  • In verschiedenen Ausführungsformen ist eine integrierte Schaltung bereitgestellt. Die integrierte Schaltung kann einen Halbleiterchip und ein elektrisch leitendes Verbundmaterial, das an dem Halbleiterchip befestigt ist, enthalten, wobei das elektrische leitende Verbundmaterial einen Wärmeausdehnungskoeffizientenwert (CTE-Wert) aufweist, der kleiner als oder gleich etwa 12 × 10–6/K ist.
  • In verschiedenen Ausführungsformen ist eine integrierte Schaltung bereitgestellt. Die integrierte Schaltung kann einen Halbleiterchip und ein elektrisch leitendes Verbundmaterial, das an dem Halbleiterchip befestigt ist, enthalten, wobei das elektrisch leitende Verbundmaterial ein Metall enthalten kann und wobei ein Wärmeausdehnungskoeffizientenwert (CTE-Wert) des elektrisch leitenden Verbundmaterials kleiner sein kann als der CTE-Wert des Metalls.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial einen Wärmeausdehnungskoeffizientenwert (CTE-Wert) aufweisen, der kleiner als oder gleich etwa 12 × 10–6/K ist.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial ferner eine zweite Komponente enthalten, wobei die zweite Komponente wenigstens eines aus einer Gruppe von Materialen enthält oder daraus besteht, wobei die Gruppe aus einem Keramikmaterial, einem Kohlenstoffmaterial, einem Metall und einem festen anorganischen Material, das von den vorstehenden verschieden ist, besteht.
  • In verschiedenen Ausführungsformen kann die zweite Komponente wenigstens eines aus einer Gruppe aus Kohlenstoffmaterialien enthalten oder daraus bestehen, wobei die Gruppe aus Graphit; Kohlenstoffnanoröhren; Graphen; und Diamant besteht.
  • In verschiedenen Ausführungsformen kann die zweite Komponente wenigstens eines aus einer Gruppe aus Keramikmaterialien enthalten oder daraus bestehen, wobei die Gruppe aus Siliziumcarbid; Siliziumnitrid; Aluminiumnitrid; Bornitrid; und Aluminiumoxid besteht.
  • In verschiedenen Ausführungsformen kann die zweite Komponente Molybdän enthalten oder daraus bestehen.
  • In verschiedenen Ausführungsformen kann die zweite Komponente Silizium enthalten oder daraus bestehen.
  • In verschiedenen Ausführungsformen kann das Metall Aluminium enthalten oder daraus bestehen.
  • In verschiedenen Ausführungsformen kann das Metall Kupfer enthalten oder daraus bestehen.
  • In verschiedenen Ausführungsformen kann die zweite Komponente Graphit enthalten oder daraus bestehen.
  • In verschiedenen Ausführungsformen kann die zweite Komponente ein Keramikmaterial enthalten oder daraus bestehen.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial ein Metall oder eine Metalllegierung und ein Keramikmaterial enthalten.
  • In verschiedenen Ausführungsformen kann das Verbundmaterial wenigstens eines aus einer Gruppe von Materialkombinationen enthalten, wobei die Gruppe aus einem Metall und Kohlenstoff; einem Metall und Graphit; Aluminium und Graphit; einem Metall und Kohlenstoffnanoröhren; einem Metall und Graphen; einem Metall und Diamant; Kupfer und Molybdän; Kupfer und einem Keramikmaterial; einem Metall und Siliziumcarbid; einem Metall und Siliziumnitrid; einem Metall und Silizium; einem Metall und Aluminiumnitrid; einem Metall und Bornitrid; und einem Metall und Aluminiumoxid besteht.
  • In verschiedenen Ausführungsformen ist die relative Menge des Metalls und der zweiten Komponente angepasst, um einen vordefinierten CTE zu erhalten.
  • In verschiedenen Ausführungsformen kann die relative Menge des Metalls oder der Metalllegierung und des Keramikmaterials angepasst sein, um einen vordefinierten CTE zu erhalten.
  • In verschiedenen Ausführungsformen kann die Differenz zwischen dem vorbestimmten CTE und einem CTE eines Halbleitermaterials des Halbleiterchips kleiner als etwa 8 sein.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial einen CTE-Gradienten enthalten.
  • In verschiedenen Ausführungsformen kann die integrierte Schaltung ferner Einkapselungsmaterial enthalten, das den Halbleiterchip wenigstens teilweise einkapselt.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial wenigstens einen Teil der Einkapselung, die das Einkapselungsmaterial enthält, bilden.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial eine Chipkontaktstelle bilden.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial eine Chipvorderseitenverbindungsstruktur bilden. In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial eine Chiprückseitenverbindungsstruktur bilden.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial als eine Formmasse gebildet sein.
  • In verschiedenen Ausführungsformen kann die integrierte Schaltung ferner eine Bondschicht enthalten, die zwischen dem Halbleiterchip und dem elektrisch leitenden Verbundmaterial angeordnet ist.
  • In verschiedenen Ausführungsformen kann die Bondschicht ein Diffusionslötmetall enthalten.
  • In verschiedenen Ausführungsformen kann wenigstens eine Oberfläche des elektrisch leitenden Verbundmaterials mehrere Vorsprünge und/oder Öffnungen enthalten.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial an einer ersten Seite des Chips und an einer zweiten Seite des Chips, die der ersten Seite entgegengesetzt ist, befestigt sein.
  • In verschiedenen Ausführungsformen kann eine Dicke des elektrisch leitenden Verbundmaterials, das an der ersten Seite befestigt ist, etwa dieselbe sein wie eine Dicke des elektrisch leitenden Verbundmaterials, das an der zweiten Seite befestigt ist.
  • In verschiedenen Ausführungsformen ist eine integrierte Schaltung bereitgestellt. Die integrierte Schaltung kann einen Halbleiterchip, der ein Halbleitermaterial enthält; und ein elektrisch leitendes Verbundmaterial, das an dem Halbleiterchip befestigt ist, enthalten, wobei eine Differenz zwischen einem Wärmeausdehnungskoeffizienten des elektrisch leitenden Verbundmaterials und eines Wärmeausdehnungskoeffizienten des Halbleitermaterials kleiner als oder gleich etwa 10 × 10–6/K sein kann.
  • In verschiedenen Ausführungsformen ist eine integrierte Schaltung bereitgestellt. Die integrierte Schaltung kann einen Halbleiterchip; eine Einkapselung, die den Halbleiterchip einkapselt; und ein elektrisch leitendes Verbundmaterial enthalten, wobei das elektrisch leitende Verbundmaterial ein Metall enthalten kann und wobei ein Wärmeausdehnungskoeffizientenwert (CTE-Wert) des elektrisch leitenden Verbundmaterials niedriger sein kann als der CTE-Wert des Metalls.
  • In verschiedenen Ausführungsformen kann das elektrisch leitende Verbundmaterial wenigstens einen Teil der Einkapselung bilden.
  • In verschiedenen Ausführungsformen ist ein Verfahren zum Herstellen einer integrierten Schaltung bereitgestellt. Das Verfahren kann das Bereitstellen eines Halbleiterwafers; und Befestigen eines elektrisch leitenden Verbundmaterials, das einen CTE-Wert aufweist, der kleiner als oder gleich etwa 12 × 10–6/K ist, an dem Halbleiterwafer enthalten.
  • In verschiedenen Ausführungsformen ist ein Verfahren zum Herstellen einer integrierten Schaltung bereitgestellt. Das Verfahren kann das Bereitstellen wenigstens einer Halbleitervorrichtung; und Befestigen eines elektrisch leitenden Verbundmaterials, das ein Metall enthält, an der wenigstens einen Halbleitervorrichtung enthalten, wobei das elektrisch leitende Verbundmaterial einen CTE-Wert aufweisen kann, der kleiner ist als ein CTE-Wert des Metalls.
  • In verschiedenen Ausführungsformen kann das Befestigen des elektrisch leitenden Verbundmaterials auf der wenigstens einen Halbleitervorrichtung wenigstens eines aus Löten, Gießen, Plattieren, Abscheiden, Sintern und Kleben enthalten.
  • In verschiedenen Ausführungsformen kann das Befestigen des elektrisch leitenden Verbundmaterials auf dem Halbleiterwafer wenigstens eines aus Löten, Gießen, Plattieren, Abscheiden, Sintern und Kleben enthalten.
  • In verschiedenen Ausführungsformen kann das Gießen wenigstens eines aus Spritzgussverfahren, Pressgussverfahren und Transfergussverfahren sein.
  • In verschiedenen Ausführungsformen kann das Befestigen des elektrisch leitenden Verbundmaterials auf der wenigstens einen Halbleitervorrichtung entweder Bilden einer gemeinsamen Grenzschicht zwischen dem elektrisch leitenden Verbundmaterial und der wenigstens einen Halbleitervorrichtung oder das Bilden einer Adhäsionsschicht zwischen dem elektrisch leitenden Verbundmaterial und der wenigstens einen Halbleitervorrichtung, die an dem elektrisch leitenden Verbundmaterial und der wenigstens einen Halbleitervorrichtung anhaftet, enthalten.
  • In verschiedenen Ausführungsformen kann das Befestigen des elektrisch leitenden Verbundmaterials auf dem Halbleiterwafer entweder Bilden einer gemeinsamen Grenzschicht zwischen dem elektrisch leitenden Verbundmaterial und dem Halbleiterwafer oder das Bilden einer Adhäsionsschicht zwischen dem elektrisch leitenden Verbundmaterial und dem Halbleiterwafer, die an dem elektrisch leitenden Verbundmaterial und dem Halbleiterwafer anhaftet, enthalten.
  • In verschiedenen Ausführungsformen kann die wenigstens eine Halbleitervorrichtung mehrere Halbleitervorrichtungen enthalten, und das Verfahren kann ferner das Vereinzeln der mehreren Halbleitervorrichtungen in einzelne Halbleitervorrichtungen enthalten.
  • In verschiedenen Ausführungsformen kann das Verfahren ferner das Vereinzeln des Wafers in einzelne Chips enthalten.
  • In verschiedenen Ausführungsformen kann das Vereinzeln wenigstens eines aus Ätzen, Chipschneiden, Laserablation, Sägen und Drahterodieren enthalten.
  • Obwohl die Erfindung insbesondere mit Bezug auf spezifische Ausführungsformen gezeigt und beschrieben wurde, ist durch Fachleute zu verstehen, dass verschiedene Änderungen in Form und Einzelheiten daran vorgenommen werden können, ohne vom Geist und Schutzbereich der Erfindung, wie sie durch die beigefügten Ansprüche definiert sind, abzuweichen. Der Schutzbereich der Erfindung ist somit durch die beigefügten Ansprüche angegeben, und alle Änderungen, die in die Bedeutung und den Bereich der Äquivalenz der Ansprüche fallen, sollen deshalb eingeschlossen sein.

Claims (29)

  1. Integrierte Schaltung, die Folgendes umfasst: einen Halbleiterchip; und elektrisch leitendes Verbundmaterial, das an dem Halbleiterchip befestigt ist, wobei das elektrisch leitende Verbundmaterial ein Metall umfasst und wobei ein Wärmeausdehnungskoeffizientenwert (CTE-Wert) des elektrisch leitenden Verbundmaterials niedriger ist als der CTE-Wert des Metalls.
  2. Integrierte Schaltung nach Anspruch 1, wobei das elektrisch leitende Verbundmaterial einen Wärmeausdehnungskoeffizientenwert (CTE-Wert) aufweist, der kleiner als oder gleich etwa 12 × 10–6/K ist.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei das elektrisch leitende Verbundmaterial ferner eine zweite Komponente umfasst, wobei die zweite Komponente wenigstens eines aus einer Gruppe von Materialien enthält oder daraus besteht, wobei die Gruppe besteht aus einem Keramikmaterial; einem Kohlenstoffmaterial; einem Metall; und einem festen anorganischen Material, das von den vorstehenden verschieden ist.
  4. Integrierte Schaltung nach Anspruch 3, wobei die zweite Komponente wenigstens eines aus einer Gruppe von Kohlenstoffmaterialien enthält oder daraus besteht, wobei die Gruppe besteht aus Graphit; Kohlenstoffnanoröhren; Graphen; und Diamant.
  5. Integrierte Schaltung nach Anspruch 3, wobei die zweite Komponente wenigstens eines aus einer Gruppe von Keramikmaterialien enthält oder daraus besteht, wobei die Gruppe besteht aus Siliziumcarbid; Siliziumnitrid; Aluminiumnitrid; Bornitrid; und Aluminiumoxid.
  6. Integrierte Schaltung nach Anspruch 3, wobei die zweite Komponente Molybdän enthält oder daraus besteht.
  7. Integrierte Schaltung nach Anspruch 3, wobei die zweite Komponente Silizium enthält oder daraus besteht.
  8. Integrierte Schaltung nach Anspruch 3, wobei das Metall Aluminium enthält oder daraus besteht.
  9. Integrierte Schaltung nach Anspruch 3, wobei das Metall Kupfer enthält oder daraus besteht.
  10. Integrierte Schaltung nach Anspruch 8 oder 9, wobei die zweite Komponente Graphit enthält oder daraus besteht.
  11. Integrierte Schaltung nach Anspruch 8 oder 9, wobei die zweite Komponente ein Keramikmaterial enthält oder daraus besteht.
  12. Integrierte Schaltung nach Anspruch 8 oder 9, wobei die zweite Komponente Molybdän enthält oder daraus besteht.
  13. Integrierte Schaltung nach Anspruch 3, wobei die relative Menge des Metalls und der zweiten Komponente angepasst ist, um einen vordefinierten CTE zu erhalten.
  14. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, wobei das elektrisch leitende Verbundmaterial einen CTE-Gradienten umfasst.
  15. Integrierte Schaltung nach einem der Ansprüche 1 bis 14, die ferner Folgendes umfasst: Einkapselungsmaterial, das den Halbleiterchip wenigstens teilweise einkapselt.
  16. Integrierte Schaltung nach Anspruch 15, wobei das elektrisch leitende Verbundmaterial wenigstens einen Teil der Einkapselung bildet, die das Einkapselungsmaterial umfasst.
  17. Integrierte Schaltung nach einem der Ansprüche 1 bis 16, wobei das elektrisch leitende Verbundmaterial eine Chipkontaktstelle bildet.
  18. Integrierte Schaltung nach einem der Ansprüche 1 bis 17, wobei das elektrisch leitende Verbundmaterial eine Chipvorderseitenverbindungsstruktur bildet.
  19. Integrierte Schaltung nach einem der Ansprüche 1 bis 18, wobei das elektrisch leitende Verbundmaterial eine Chiprückseitenverbindungsstruktur bildet.
  20. Integrierte Schaltung nach einem der Ansprüche 1 bis 19, die ferner eine Bondschicht umfasst, die zwischen dem Halbleiterchip und dem elektrisch leitenden Verbundmaterial angeordnet ist.
  21. Integrierte Schaltung nach einem der Ansprüche 1 bis 20, wobei wenigstens eine Oberfläche des elektrisch leitenden Verbundmaterials mehrere Vorsprünge und/oder Öffnungen umfasst.
  22. Integrierte Schaltung nach einem der Ansprüche 1 bis 21, wobei das elektrisch leitende Verbundmaterial an einer ersten Seite des Chips und an einer zweiten Seite des Chips, die der ersten Seite entgegengesetzt ist, befestigt ist.
  23. Integrierte Schaltung, die Folgendes umfasst: einen Halbleiterchip; eine Einkapselung, die den Halbleiterchip einkapselt; und elektrisch leitendes Verbundmaterial; wobei das elektrisch leitende Verbundmaterial ein Metall umfasst und wobei ein Wärmeausdehnungskoeffizientenwert (CTE-Wert) des elektrisch leitenden Verbundmaterials niedriger ist als der CTE-Wert des Metalls.
  24. Integrierte Schaltung nach Anspruch 23, wobei das elektrisch leitende Verbundmaterial wenigstens einen Teil der Einkapselung bildet.
  25. Verfahren zum Herstellen einer integrierten Schaltung, wobei das Verfahren Folgendes umfasst: Bereitstellen wenigstens einer Halbleitervorrichtung; und Befestigen eines elektrisch leitenden Verbundmaterials, das ein Metall umfasst, an der wenigstens einen Halbleitervorrichtung, wobei das elektrisch leitende Verbundmaterial einen CTE-Wert aufweist, der kleiner ist als ein CTE-Wert des Metalls.
  26. Verfahren nach Anspruch 25, wobei das Befestigen des elektrisch leitenden Verbundmaterials auf der wenigstens einen Halbleitervorrichtung wenigstens eines aus Löten, Gießen, Plattieren, Abscheiden, Sintern und Kleben umfasst.
  27. Verfahren nach Anspruch 25 oder 26, wobei das Befestigen des elektrisch leitenden Verbundmaterials auf der wenigstens einen Halbleitervorrichtung entweder Bilden einer gemeinsamen Grenzschicht zwischen dem elektrisch leitenden Verbundmaterial und der wenigstens einen Halbleitervorrichtung oder das Bilden einer Adhäsionsschicht zwischen dem elektrisch leitenden Verbundmaterial und der wenigstens einen Halbleitervorrichtung, die an dem elektrisch leitenden Verbundmaterial und der wenigstens einen Halbleitervorrichtung anhaftet, umfasst.
  28. Verfahren nach einem der Ansprüche 25 bis 27, wobei die wenigstens eine Halbleitervorrichtung mehrere Halbleitervorrichtungen umfasst und das Verfahren ferner Folgendes umfasst: Vereinzeln der wenigstens einen Halbleitervorrichtung in einzelne Halbleitervorrichtungen.
  29. Verfahren nach Anspruch 28, wobei das Vereinzeln wenigstens eines aus Ätzen, Chipschneiden, Laserablation, Sägen und Drahterodieren umfasst.
DE102015100868.8A 2015-01-21 2015-01-21 Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung Active DE102015100868B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015100868.8A DE102015100868B4 (de) 2015-01-21 2015-01-21 Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
US14/987,820 US9496228B2 (en) 2015-01-21 2016-01-05 Integrated circuit and method of manufacturing an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015100868.8A DE102015100868B4 (de) 2015-01-21 2015-01-21 Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE102015100868A1 true DE102015100868A1 (de) 2016-07-21
DE102015100868B4 DE102015100868B4 (de) 2021-06-17

Family

ID=56293723

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015100868.8A Active DE102015100868B4 (de) 2015-01-21 2015-01-21 Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Country Status (2)

Country Link
US (1) US9496228B2 (de)
DE (1) DE102015100868B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002821B1 (en) 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
CN109671619B (zh) * 2018-12-26 2020-12-25 上海集成电路研发中心有限公司 一种晶圆级混合键合的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004054063B3 (de) * 2004-11-05 2006-06-08 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer rissarmen Verbindung und rissarme Verbindung
DE102007036841A1 (de) * 2007-08-06 2009-02-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102012200329A1 (de) * 2011-01-12 2012-07-12 Infineon Technologies Ag Halbleiteranordnung mit einem Heatspreader
DE102013110541A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834337A (en) * 1996-03-21 1998-11-10 Bryte Technologies, Inc. Integrated circuit heat transfer element and method
US5838063A (en) * 1996-11-08 1998-11-17 W. L. Gore & Associates Method of increasing package reliability using package lids with plane CTE gradients
DE10009678C1 (de) * 2000-02-29 2001-07-19 Siemens Ag Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
US7221050B2 (en) * 2004-09-02 2007-05-22 Intel Corporation Substrate having a functionally gradient coefficient of thermal expansion
KR101767381B1 (ko) * 2010-12-30 2017-08-11 삼성전자 주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004054063B3 (de) * 2004-11-05 2006-06-08 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer rissarmen Verbindung und rissarme Verbindung
DE102007036841A1 (de) * 2007-08-06 2009-02-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102012200329A1 (de) * 2011-01-12 2012-07-12 Infineon Technologies Ag Halbleiteranordnung mit einem Heatspreader
DE102013110541A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung

Also Published As

Publication number Publication date
US9496228B2 (en) 2016-11-15
US20160211226A1 (en) 2016-07-21
DE102015100868B4 (de) 2021-06-17

Similar Documents

Publication Publication Date Title
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE112013007390B4 (de) Halbleitermodul, Halbleitervorrichtung und Fahrzeug
DE112011103926B4 (de) Halbleitervorrichtung
DE102015106552B4 (de) Elektronisches Modul mit Fluid-Kühlkanal und Verfahren zum Herstellen desselben
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE60017304T2 (de) Metallmatrix-Verbundmaterial, Verfahren zu seiner Herstellung und seine Verwendung
DE112012006656B4 (de) Halbleitervorrichtung
DE102014102006B4 (de) Halbleitermodul
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE112015006112B4 (de) Halbleitervorrichtung
DE102019129234A1 (de) Halbleiltervorrichtung mit verbesserter wärmeabfuhr undverfahren zur herstellung derselben
DE102018102144A1 (de) Elektronisches Bauelement
DE102014100282B4 (de) Integrierte schaltungen und verfahren zur herstellung einer integrierten schaltung
DE102013102058B4 (de) Chipanordnungen und Verfahren zum Bilden einer Chipanordnung
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
DE102009044863A1 (de) Halbleiter-Bauelement
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102011053362A1 (de) Leistungs-halbleiterchip-verkapselung
DE102016121801B4 (de) Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102013109558A1 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative