DE102014100282B4 - Integrierte schaltungen und verfahren zur herstellung einer integrierten schaltung - Google Patents

Integrierte schaltungen und verfahren zur herstellung einer integrierten schaltung Download PDF

Info

Publication number
DE102014100282B4
DE102014100282B4 DE102014100282.2A DE102014100282A DE102014100282B4 DE 102014100282 B4 DE102014100282 B4 DE 102014100282B4 DE 102014100282 A DE102014100282 A DE 102014100282A DE 102014100282 B4 DE102014100282 B4 DE 102014100282B4
Authority
DE
Germany
Prior art keywords
carrier
chip
layer
integrated circuit
encapsulation material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014100282.2A
Other languages
English (en)
Other versions
DE102014100282A1 (de
Inventor
Wolfram Hable
Josef Höglauer
Khalil Hosseini
Joachim Mahler
Manfred Mengel
Ralf Otremba
Xaver Schlögel
Juergen Schredl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014100282A1 publication Critical patent/DE102014100282A1/de
Application granted granted Critical
Publication of DE102014100282B4 publication Critical patent/DE102014100282B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Integrierte Schaltung, aufweisend:- einen Träger (404, 4041, 4042);- einen Chip (4061, 4062), der an eine Trägeroberseite (614, 6141, 6142) montiert ist;- Einkapselungsmaterial (948), das zumindest teilweise den Chip (4061, 4062) und den Träger (404, 4041, 4042) bedeckt;- zumindest eine innerhalb von dem Einkapselungsmaterial (948) angeordnete Zwischenverbindung (976), die den Chip (4061, 4062) elektrisch mit dem Träger (404, 4041, 4042) verbindet;- einen Schichtenstapel (1782), der über einer Trägerbodenseite (616, 6161, 6162) gegenüber der Trägeroberseite (614, 6141, 6142) von dem Träger (404, 4041, 4042) angeordnet ist, wobei der Schichtenstapel (1782) aufweist:- eine Mehrzahl von Polymerschichten (1782P), wobei zumindest eine von den Polymerschichten (1782P) über der Trägerbodenseite (616, 6161, 6162) und über zumindest einer Unterseite (968, 972) von dem Einkapselungsmaterial (948) angeordnet ist; und- zumindest eine Metallschicht (1782M) oder zumindest eine keramische Schicht (1782C), wobei zumindest eine Metallschicht (1782M) oder zumindest eine keramische Schicht (1782C) zwischen zwei der Mehrzahl von Polymerschichten (1782P) angeordnet ist;- und wobei der Träger (404, 4041, 4042) zumindest eine Trägerverlängerung (974) aufweist, so dass nicht alle Oberflächen von dem Träger (404, 4041, 4042) vollständig von dem Einkapselungsmaterial (948) oder von dem Schichtenstapel (1782) bedeckt sind.

Description

  • Verschiedene Ausführungsformen betreffen allgemein auf eine Chip-Anordnung, ein Verfahren zur Herstellung einer Chip-Anordnung, integrierte Schaltungen und ein Verfahren zur Herstellung einer integrierten Schaltung.
  • Derzeitige Chip-Packungen (Chip-Gehäuse, Chip-Packages) können eine schlechte Wärmeableitung haben. 9A zeigt eine Darstellung einer Wärmesenkenisolierung auf der Basis eines Moldens. Eine Chip-Packung, z.B. eine TO- (Transistor Outline) Chip-Packung, kann eine rückseitige Isolierung enthalten, z.B. ein Einkapselungsmaterial, z.B. eine Vergussmasse, die über eine Rückseite eines Leiterrahmens (Leadframe) gebildet ist, wie durch 909 angegeben, wobei die rückseitige Isolierung mit typischen Dicken zu einer schlechteren Wärmeableitungsleistung führen kann als eine TO-Chip-Packung ohne rückseitige Isolierung. 9B zeigt den Wärmewiderstand 919 (K/W) in Bezug auf eine Chipfläche 921 (mm2) einer Chip-Packung mit unterschiedlichen Dicken der rückseitigen Isolierung: keine rückseitige Isolierung 911; etwa 400 µm dicke rückseitige Isolierung 913; etwa 600 µm dicke rückseitige Isolierung 915; und etwa 800 µm dicke rückseitige Isolierung 917. Typische Einkapselungsdicken der rückseitigen Isolierung, die normalerweise etwa 400 µm sind, wie z.B. durch 913 dargestellt, leiden an einem viel höheren Wärmewiderstand als Chip-Packungen ohne rückseitige Isolierung, wie z.B. durch 911 dargestellt ist, und weisen daher eine schlechtere Wärmeableitung als ohne rückseitige Isolierung auf.
  • 5 zeigt eine Grafik 500 einer dielektrischen Durchschlagsstärke (kV/mm) 519 gegenüber einer Probendicke d 521, z.B. einer Vergussmassendicke. 5 zeigt, dass für einen Bereich von Materialien die dielektrische Durchschlagsstärke abnimmt, wenn die Dicke des Materials zunimmt. Infolgedessen können Chip-Packungen mit dicken rückseitigen Isolierungsschichten, z.B. dicken Vergussmassen, zu einer verringerten dielektrischen Durchschlagstärke führen.
  • 10A und 10B zeigen eine Chip-Packung, z.B. eine Fullpak-Chip-Packung, wobei ein Chip 1006 auf einem Leiterrahmen gebildet sein kann. Der Leiterrahmen kann an seiner Rückseite 309 mit einer Vergussmasse 1007 isoliert sein. Ein Bonddraht 1008 kann elektrisch an den Chip und an den Leiterrahmen 1005 angeschlossen sein und mindestens ein Teil des Leiterrahmens kann plattiert 1009 sein. Der Leiterrahmen kann als Wärmesenke für die Komponenten dienen und kann mit einer Vergussmasse an der Rückseite 309 durch einen Einkapselungsprozess geformt werden. Eine 100 µm dicke Vergussmasse kann zum Beispiel über der Rückseite 309 des Leiterrahmens und der Rückseite des Chips gebildet werden. Daher kann der Leiterrahmen an beiden Seiten geformt werden. Der Leiterrahmen kann sich durch die Vergussmasse erstrecken, wobei die Rückseite 309 des Leiterrahmens von der Umgebung elektrisch isoliert sein kann.
  • Wie in 10B dargestellt, kann aufgrund von Rissen 1011 und/oder Hohlräumen 1013 in der Vergussmasse, die signifikant die elektrische Isolierungsleistung beeinträchtigen, eine begrenzte elektrische Isolierung mit der Vergussmasse 1007 erreicht werden. Weitere Herausforderungen hängen mit dem Auftragen einer Vergussmasse und den Kosten zusammen. Ferner bieten Vergussmassen eine geringe Wärmeleitfähigkeit von weniger als 1 W/mK.
  • Weitere Beispiele sind gezeigt in US 2003/0122232 A1 ; US 2005/0067719 A1 ; US 2007/0277873 A1 ; US 2002/0012762 A1 ; US 8 324 653 B1 ; und US 2006/0165978 A1 .
  • Verschiedene Ausführungsformen stellen eine Chip-Anordnung bereit, enthaltend: einen Träger; mindestens einen Chip, der elektrisch an eine Trägeroberseite angeschlossen ist; ein Einkapselungsmaterial, das zumindest teilweise den mindestens einen Chip und die Trägeroberseite umgibt, wobei das Einkapselungsmaterial an einer oder mehreren lateralen Seite(n) des Trägers gebildet ist; und ein keramisches Material, das auf einer Trägerbodenseite und an mindestens einer Seite des Einkapselungsmaterials angeordnet ist.
  • Gemäß einer Ausführungsform hat das keramische Material einen anderen Wärmeausdehnungskoeffizienten als das Einkapselungsmaterial.
  • Gemäß einer Ausführungsform enthält das keramische Material keramische Partikel, die in einem Polymermaterial eingebettet sind.
  • Gemäß einer Ausführungsform enthält das keramische Material eine Laminatschicht, die einen Einbettungsabschnitt und einen Füllabschnitt enthält; wobei der Einbettungsabschnitt mindestens ein Material aus der folgenden Gruppe von Materialien enthält, wobei die Gruppe von Materialien aus: Epoxid, Polyimid, einem wärmehärtenden Material, einem thermoplastischen Material, Silikon, Polyacrylat oder Gemischen davon besteht; und wobei der Füllabschnitt eine oder mehrere Struktur(en) enthält, die mindestens ein Material aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe von Materialien aus: Kalziumoxid, Aluminiumoxid, Siliziumoxid, Aluminiumnitrid und Zirkonoxid, Bornitrid, einem Metalloxid, einem Metallnitrid, einem Metallkarbid, einem Metallbor besteht.
  • Gemäß einer Ausführungsform enthalten die eine oder mehreren Struktur(en) mindestens eine aus der folgenden Gruppe von Strukturen, wobei die Gruppe aus: Partikeln, Nanopartikeln, Mikropartikeln, Fasern, Mikrofasern, Nanofasern, Nanostrukturen, Mikrostrukturen besteht.
  • Gemäß einer Ausführungsform ist das keramische Material an mindestens einer Seite des Einkapselungsmaterials angeordnet, wobei die mindestens eine Seite des Einkapselungsmaterials im Wesentlichen in einer Ebene mit der Trägerbodenseite liegt und gegen diese stößt.
  • Gemäß einer Ausführungsform enthält der mindestens eine Chip mindestens einen von einem Leistungshalbleiter-Chip, einem Halbleiterlogik-Chip und einem Halbleiterspeicher-Chip.
  • Gemäß einer Ausführungsform enthält der Leistungshalbleiter-Chip mindestens eine Leistungshalbleitervorrichtung aus der Gruppe bestehend aus: einem Leistungstransistor, einem Leistungs-MOS-Transistor, einem bipolaren Leistungstransistor, einem Leistungsfeldeffekttransistor, einem bipolaren Leistungstransistor mit isoliertem Gate, einem Thyristor, einem MCT (MOS Controlled Thyristor), einem SCR (Silicon Controlled Rectifier), einer Leistungs-Schottky-Diode, einer Siliziumkarbiddiode und einer Galliumnitridvorrichtung.
  • Gemäß einer Ausführungsform enthält der Halbleiterlogik-Chip mindestens eine Halbleiterlogikvorrichtung aus der Gruppe bestehend aus: einer anwendungsspezifischen integrierten Schaltung, einem Treiber, einer Steuerung, einem Sensor.
  • Gemäß einer Ausführungsform enthält das Einkapselungsmaterial mindestens eines aus der folgenden Gruppe von Materialien, wobei die Gruppe aus: gefülltem oder ungefülltem Epoxid, vorimprägnierten Verbundfasern, verstärkten Fasern, Laminat, einem Vergussmaterial, einem wärmehärtenden Material, einem thermoplastischen Material, Füllpartikeln, faserverstärktem Laminat, faserverstärktem Polymerlaminat und faserverstärktem Polymerlaminat mit Füllpartikeln besteht.
  • Gemäß einer Ausführungsform enthält der Träger einen Leiterrahmen, wobei der Leiterrahmen mindestens eines aus der folgenden Gruppe von Materialien enthält, wobei die Gruppe von Materialien aus: Kupfer, Nickel, Eisen, Kupferlegierung, Nickellegierung, Eisenlegierung besteht.
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Herstellung einer Chip-Anordnung bereit, wobei das Verfahren enthält: elektrisches Anschließen mindestens eines Chips an eine Trägeroberseite; zumindest teilweises Umgeben des mindestens einen Chips und der Trägeroberseite mit einem Einkapselungsmaterial, wobei das Einkapselungsmaterial an einer oder mehreren lateralen Seite(n) des Trägers gebildet ist; und Anordnen eines keramischen Materials an einer Trägerbodenseite und an mindestens einer Seite des Einkapselungsmaterials.
  • Verschiedene Ausführungsformen stellen eine integrierte Schaltung bereit, enthaltend: einen Chip; Einkapselungsmaterial, das den Chip zumindest teilweise bedeckt; einen Schichtstapel, der zumindest teilweise über dem Einkapselungsmaterial angeordnet ist, wobei der Schichtstapel enthält: eine Polymerschicht, die über dem Einkapselungsmaterial angeordnet ist; und eine Metallschicht oder eine keramische Schicht, die über der Polymerschicht angeordnet ist.
  • Gemäß einer Ausführungsform hat die Polymerschicht eine Dicke im Bereich von etwa 200 µm bis etwa 500 µm.
  • Gemäß einer Ausführungsform enthält die Polymerschicht mindestens ein Material aus der folgenden Gruppe von Materialien, wobei die Gruppe von Materialien aus: Polyimid, Epoxid, Acrylat, Silikon, Polyethylenterephthalat, Polyphenylensulfid, Polyetherimid, Polysulfon, Flüssigkristallpolymeren, Polyamidimid und Polyphenylenoxid besteht.
  • Gemäß einer Ausführungsform unterscheidet sich die Polymerschicht vom Einkapselungsmaterial.
  • Gemäß einer Ausführungsform hat die Polymerschicht einen anderen Wärmeausdehnungskoeffizienten als das Einkapselungsmaterial.
  • Gemäß einer Ausführungsform enthält die keramische Schicht eine bei niederer Temperatur eingebrannte Keramik.
  • Gemäß einer Ausführungsform enthält die keramische Schicht mindestens ein Material aus der folgenden Gruppe von Materialien, wobei die Gruppe von Materialien aus: Kalziumoxid, Aluminiumoxid, Siliziumoxid, Aluminiumnitrid und Zirkonoxid, Bornitrid, einem Metalloxid, einem Metallnitrid besteht.
  • Gemäß einer Ausführungsform enthält das keramische Material keramische Partikel, die in einem Polymermaterial eingebettet sind.
  • Verschiedene Ausführungsformen stellen eine integrierte Schaltung bereit, enthaltend: einen Träger; einen Chip, der an dem Träger montiert ist, Einkapselungsmaterial, das zumindest teilweise den Chip und den Träger bedeckt; einen Schichtenstapel, der über dem Träger an einer Seite des Trägers gegenüber dem Chip angeordnet ist, wobei der Schichtenstapel enthält: eine Polymerschicht, die über dem Träger angeordnet ist; und eine Metallschicht oder eine keramische Schicht, die über der Polymerschicht angeordnet ist.
  • Gemäß einer Ausführungsform unterscheidet sich die Polymerschicht vom Einkapselungsmaterial.
  • Gemäß einer Ausführungsform hat die Polymerschicht einen anderen Wärmeausdehnungskoeffizienten als das Einkapselungsmaterial.
  • Gemäß einer Ausführungsform enthält die keramische Schicht eine bei niederer Temperatur eingebrannte Keramik.
  • Gemäß einer Ausführungsform enthält das keramische Material keramische Partikel, die in einem Polymermaterial eingebettet sind.
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Herstellung einer integrierten Schaltung bereit, wobei das Verfahren enthält: zumindest teilweises Bedecken eines Chips mit Einkapselungsmaterial; Anordnen eines Schichtenstapels zumindest teilweise über dem Einkapselungsmaterial, wobei der Schichtenstapel enthält: eine Polymerschicht, die über dem Einkapselungsmaterial angeordnet ist; und eine Metallschicht oder eine keramische Schicht, die über der Polymerschicht angeordnet ist.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen allgemein auf dieselben Teile in allen verschiedenen Ansichten. Die Zeichnungen sind nicht unbedingt maßstabgetreu, da der Schwerpunkt auf der Darstellung der Prinzipien der Erfindung liegt. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, von welchen:
    • 1A bis 1C ein Verfahren zur Herstellung einer Chip-Anordnung gemäß einer Ausführungsform zeigen;
    • 2A und 2B eine Chip-Anordnung gemäß einer Ausführungsform zeigen;
    • 3 ein Verfahren zur Herstellung einer Chip-Anordnung gemäß einer Ausführungsform zeigt;
    • 4 eine Chip-Anordnung gemäß einer Ausführungsform zeigt;
    • 5 eine Grafik einer dielektrischen Durchschlagstärke (kV/mm) gegenüber einer Probendicke zeigt;
    • 6 ein Verfahren zur Herstellung einer integrierten Schaltung gemäß einer Ausführungsform zeigt;
    • 7A bis 7C ein Verfahren zur Herstellung einer integrierten Schaltung gemäß einer Ausführungsform zeigen;
    • 8A und 8B Verfahren zur Herstellung einer integrierten Schaltung gemäß einer Ausführungsform zeigen;
    • 9A eine Darstellung einer Wärmesenkenisolierung auf Basis eines Gusses zeigt;
    • 9B eine Grafik einer Wärmebeständigkeit (K/W) gegenüber Chip-Fläche (mm2) einer Chip-Packung mit unterschiedlichen Dicken der rückseitigen Isolierung zeigt;
    • 10A und 10B eine Chip-Packung zeigen, wobei ein Chip auf einem Leiterrahmen gebildet werden kann.
  • Die folgende ausführliche Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen zeigen, in welchen die Erfindung ausgeführt werden kann.
  • Der Begriff „beispielhaft“ wird hierin in der Bedeutung „als Beispiel, Exemplar oder Veranschaulichung dienend“ verwendet. Jede hierin als „beispielhaft“ beschriebene Ausführungsform oder Ausgestaltung ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Ausgestaltungen zu verstehen.
  • Der Begriff „über“ wird hierin zur Beschreibung der Bildung eines Elements, z.B. einer Schicht, „über“ einer Seite oder Oberfläche verwendet und kann in der Bedeutung verwendet werden, dass das Element, z.B. die Schicht, „direkt auf“, z.B. in direktem Kontakt mit, der genannten Seite oder Oberfläche gebildet wird. Der Begriff „über“ kann hierin auch zur Beschreibung der Bildung eines Elements, z.B. einer Schicht, „über“ einer Seite oder Oberfläche, verwendet werden und kann in der Bedeutung verwendet werden, dass das Element, z.B. die Schicht, „indirekt auf“ der genannten Seite oder Oberfläche gebildet wird, wobei eine oder mehrere zusätzliche Schicht(en) zwischen der genannten Seite oder Oberfläche und der gebildeten Schicht angeordnet sind.
  • Verschiedene Ausführungsformen stellen eine Chip-Packung (auch bezeichnet als Chip-Package oder Chip-Gehäuse) bereit, z.B. eine Einzel-Chip- oder Mehrfach-Chip-Packung, die einen oder mehrere Chip(s) in einem Halbleitergehäuse enthält, wobei eine einzelne Schicht oder ein mehrschichtiger Stapel, z.B. eine Kombination aus Polymeren und/oder Metallschichten und/oder keramischen Schichten, für eine Wärmeableitung verwendet werden kann. Infolgedessen kann die Chip-Anordnung oder Chip-Packung sehr gute Wärmeableitungseigenschaften aufweisen, d.h., eine gute Wärmeleitfähigkeit von Wärme weg vom Chip und eine sehr gute elektrische Isolierung.
  • 4 zeigt die Chip-Anordnung 402 gemäß einer Ausführungsform.
  • Die Chip-Anordnung 402 kann einen Träger 404; mindestens einen Chip 406, der elektrisch an eine Trägeroberseite 614 angeschlossen ist; Einkapselungsmaterial 948, das zumindest teilweise den mindestens einen Chip 406 und die Trägeroberseite 614 umgibt, wobei das Einkapselungsmaterial 948 an einer oder mehreren lateralen Seite(n) 952, 954 des Trägers 404 gebildet sein kann; und keramisches Material 966, das an einer Trägerbodenseite 616 und an mindestens einer Seite 968, 972 des Einkapselungsmaterials 948 angeordnet ist, enthalten.
  • 1A bis 1C zeigen ein Verfahren zur Herstellung einer Chip-Anordnung, wie einer Chip-Anordnung 402, gemäß verschiedenen Ausführungsformen.
  • Wie in 1A dargestellt, kann eine Chip-Anordnung, z.B. eine TO-247 Chip-Packung, einen Chip 406 enthalten, der über einem Träger 404 angeordnet ist.
  • Der Träger 404 kann einen Leiterrahmen enthalten, wobei der Leiterrahmen mindestens eines aus der folgenden Gruppe von Materialien enthält, wobei die Gruppe von Materialien aus: Kupfer, Nickel, Eisen, Silber, Gold, Palladium, Phosphor, Kupferlegierung, Nickellegierung, Eisenlegierung, Silberlegierung, Goldlegierung, Palladiumlegierung, Phosphorlegierung besteht.
  • Der Chip 406 kann durch ein elektrisch leitendes Medium 418, z.B. ein Chipbefestigungsmaterial, elektrisch an den Träger 404 angeschlossen sein. Das elektrisch leitende Medium 418 kann mindestens eines aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe aus: einem Lötmittel, einem Weichlötmittel, einem Diffusionslötmittel, einer Paste, einer Nanopaste, einem Klebstoff, einem elektrisch leitenden Klebstoff, einem wärmeleitenden Klebstoff besteht. Das elektrisch leitende Medium 418 kann mindestens eines aus der folgenden Gruppe von Elementen enthalten, wobei die Gruppe von Elementen aus: Ag, Zn, Sn, Pb, Bi, In, Cu, Au besteht.
  • Das elektrisch leitende Medium 418 kann so gestaltet sein, dass es die Chip-Bodenseite 422 an die Trägerbodenseite 614 klebt. Der Chip 406 kann eine Chip-Oberseite 424 enthalten, wobei die Chip-Oberseite 424 einer Richtung entgegengesetzt jener Richtung zugewandt sein kann, in die die Chip-Bodenseite 422 zeigt. Der Chip 406 kann eine Chip-Rückseiten-Metallisierungsschicht (nicht dargestellt) enthalten, die auch als Rückseitenkontaktstelle bezeichnet werden kann, die über der Chip-Bodenseite 422 gebildet ist. Die Chip-Rückseiten-Metallisierungsschicht 406 kann durch das elektrisch leitende Medium 418 an den Träger 404 geklebt sein.
  • Der Chip 406 kann einen Leistungshalbleiter-Chip enthalten, z.B. Vorrichtungen, die imstande sind, eine Spannung im Bereich von etwa 50 V bis etwa 5000 V zu tragen, z.B. von etwa 100 V bis etwa 3000 V, z.B. von etwa 500 V bis etwa 1500 V. Der Leistungshalbleiter-Chip kann mindestens eine Leistungshalbleitervorrichtung aus der Gruppe bestehend aus: einem Leistungstransistor, einem Leistungs-MOS-Transistor, einem bipolaren Leistungstransistor, einem Leistungsfeldeffekttransistor, einem bipolaren Leistungstransistor mit isoliertem Gate, einem Thyristor, einem MCT (MOS Controlled Thyristor), einem SCR (Silicon Controlled Rectifier), einer Leistungs-Schottky-Diode, einer Siliziumkarbiddiode und einer Galliumnitridvorrichtung, enthalten.
  • Das Einkapselungsmaterial 948 kann über dem Träger 404 angeordnet werden. Das Einkapselungsmaterial 948 kann z.B. durch einen Vergussmaterialabscheidungsprozess abgeschieden werden, z.B. einen Rotationsbeschichtungsprozess, z.B. einen chemischen Dampfabscheidungsprozess. Vor dem Abscheiden des Einkapselungsmaterials 948 kann die Seite des Trägers 404, an der Einkapselungsmaterial 948 abgeschieden werden soll, d.h., die Trägeroberseite 614, einem Aufrauungsprozess unterzogen werden, um die Haftfähigkeit des Einkapselungsmaterials 948 an der Seite des Trägers 404, d.h., der Trägeroberseite 614, zu verbessern.
  • Das Einkapselungsmaterial 948 kann ein elektrisch leitendes Material enthalten.
  • Das Einkapselungsmaterial 948 kann mindestens eines aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe aus: gefülltem oder ungefülltem Epoxid, vorimprägnierten Verbundfasern, verstärkten Fasern, Laminat, einem Vergussmaterial, einem wärmehärtenden Material, einem thermoplastischen Material, Füllpartikeln, faserverstärktem Laminat, faserverstärktem Polymerlaminat und faserverstärktem Polymerlaminat mit Füllpartikeln besteht.
  • Das Einkapselungsmaterial 948 kann zumindest teilweise den Chip 406 und eine oder mehrere laterale Seite (n) 952, 954 des Trägers 404 umgeben. Das Einkapselungsmaterial 948 kann über einer oder mehreren Seite(n) des Chips 406 gebildet sein, z.B. über der Chip-Oberseite 424, und über einer oder mehreren lateralen Chip-Seite(n), d.h., den Seitenwänden. Die lateralen Chip-Seiten können die Chip-Oberseite 424 mit der Chip-Bodenseite 422 verbinden. Das Einkapselungsmaterial 948 kann direkt an einer oder mehreren Seite(n) des Chips 406 gebildet sein, z.B. direkt an der Chip-Oberseite 424 und/oder direkt an den lateralen Chip-Seiten. Das Einkapselungsmaterial 948 kann über der Trägeroberseite 614 gebildet sein. Das Einkapselungsmaterial 948 kann über einer oder mehreren lateralen Seite(n) 952, 954 des Trägers 404 gebildet sein.
  • Das Einkapselungsmaterial 948 kann eine Dicke tM in einem Bereich von etwa 10 µm bis etwa 500 µm, z.B. etwa 20 µm bis etwa 300 µm, z.B. etwa 30 µm bis etwa 200 µm aufweisen.
  • Wie in 1B dargestellt, kann keramisches Material 966 über der Trägerbodenseite 616 abgeschieden werden. Vor dem Abscheiden des keramischen Materials 966 kann die Seite des Trägers 404, an der keramisches Material 966 abgeschieden werden soll, d.h., die Trägerbodenseite 616, einem Aufrauungsprozess unterzogen werden, um die Haftfähigkeit des keramischen Materials 966 an der Seite des Trägers zu verbessern, d.h., der Trägerbodenseite 616.
  • Das keramische Material 966 kann über der Trägerbodenseite 616 und direkt an mindestens einer Seite 968, 972 des Einkapselungsmaterials 948 abgeschieden werden. Die Seite(n) 968, 972 des Einkapselungsmaterials 948 kann im Wesentlichen parallel zur Trägerbodenseite 616 liegen. Die Seite(n) 968, 972 des Einkapselungsmaterials 948 kann (können) auf einer im Wesentlichen fluchtenden Ebene mit der Trägerbodenseite 616 liegen. Daher kann das keramische Material 966 über der Trägerbodenseite 616 und direkt an der (den) Seite (n) 968, 972 des Einkapselungsmaterials 948 in einem einzigen Abscheidungsprozess abgeschieden werden.
  • Das keramische Material 966 kann durch Laminieren abgeschieden werden. Das keramische Material 966 kann eine Laminatlage, z.B. ein Verbundmaterial, enthalten, das einen Einbettungsabschnitt und einen Füllabschnitt enthält; wobei der Einbettungsabschnitt mindestens ein Material aus der folgenden Gruppe von Materialien enthalten kann, wobei die Gruppe aus: einem organischen Material, Epoxid, Polyimid, einem wärmehärtenden Material, einem thermoplastischen Material, Silikon, Polyacrylat oder Gemischen davon besteht; und wobei der Füllabschnitt eine oder mehrere Struktur(en) enthalten kann, die mindestens ein Material aus der folgenden Gruppe von Materialien enthält (enthalten), wobei die Gruppe von Materialien aus: Kalziumoxid, Aluminiumoxid, Siliziumoxid, Aluminiumnitrid und Zirkonoxid, Bornitrid, einem Metalloxid, einem Metallnitrid besteht. Das keramische Material 966 kann z.B. unter Wärme und Druck über der Trägerbodenseite 616 und/oder direkt auf mindestens eine Seite 968, 972 des Einkapselungsmaterials 948 laminiert werden. Die eine oder mehreren Struktur(en) kann (können) mindestens eine aus der folgenden Gruppen von Strukturen enthalten, wobei die Gruppe aus: Partikeln, Nanopartikeln, Mikropartikeln, Fasern, Mikrofasern, Nanofasern, Nanostrukturen, Mikrostrukturen besteht.
  • Das keramische Material 966 kann eine Dicke tc in einem Bereich von etwa 40 µm bis etwa 300 µm, z.B. etwa 45 µm bis etwa 200 µm, z.B. etwa 50 µm bis etwa 150 µm aufweisen.
  • Es ist klar, dass abhängig von der Gestaltung der Chip-Packung eine oder mehrere elektrisch leitende Trägerverlängerung(en) 974, z.B. Leiter des Leiterrahmens, elektrisch an den Träger 404 angeschlossen sein können. Die Anzahl elektrisch leitender Trägerverlängerungen 974 und die Positionierung elektrisch leitender Trägerverlängerungen 974 kann von der erforderlichen Gestaltung der Chip-Packung abhängig sein. Das Einkapselungsmaterial 948 kann zumindest einen Teil der elektrisch leitenden Trägerverlängerungen 974 umgeben.
  • Der Chip 406 kann an die elektrisch leitenden Trägerverlängerungen 974 durch eine oder mehrere weitere elektrische Zwischenverbindungen 976 elektrisch angeschlossen sein. Die weiteren elektrischen Zwischenverbindungen 976, z.B. elektrisch leitende Drähte, können an eine oder mehrere weitere Kontaktstelle(n) 978, die über der Chip-Oberseite 424 gebildet sind, an elektrisch leitende Trägerverlängerungen 974 elektrisch angeschlossen sein. Ferner kann der Chip 406 durch ein elektrisch leitendes Medium 618, das über der Chip-Bodenseite 424 gebildet ist, elektrisch an den Träger 404 angeschlossen sein. Mindestens ein Teil 974 des Trägers 404 kann mit einer Plattierungsschicht 1609 plattiert sein. Die Plattierungsschicht 1609 kann ein Metall, z.B. Kupfer, Zinn, Zinn/Silber, Nickel/Palladium/Gold, Nickel/Palladium, Nickel/Silber/Gold enthalten.
  • Das keramische Material 966 kann ein anderes Material als das Einkapselungsmaterial 948 enthalten oder sein. Das keramische Material 966 kann einen anderen Wärmebeständigkeitskoeffizienten als das Einkapselungsmaterial 948 haben. Das keramische Material 966 kann ein Material mit geringerer Wärmebeständigkeit als das Einkapselungsmaterial 948 enthalten. Zum Beispiel kann das keramische Material 966 eine Wärmebeständigkeit in einem Bereich von etwa 0,1 bis 10 K/W aufweisen, z.B. etwa 1 K/W. Infolgedessen kann ein dünneres rückseitiges Isoliermaterial der Chip-Packung in der Form des keramischen Materials 966 im Vergleich zu einem üblichen Vergussmassenisolierungsmaterial verwendet werden, das über der Rückseite der Chip-Packung gebildet ist, das schlechte Wärmeableitungseigenschaften aufweist.
  • Das Einkapselungsmaterial 948 kann mindestens eines aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe aus: gefülltem oder ungefülltem Epoxid, vorimprägnierten Verbundfasern, verstärkten Fasern, Laminat, einem Vergussmaterial, einem wärmehärtenden Material, einem thermoplastischen Material, Füllpartikeln, faserverstärktem Laminat, faserverstärktem Polymerlaminat, faserverstärktem Polymerlaminat mit Füllpartikeln besteht.
  • Wie in 1C dargestellt, kann somit eine Chip-Anordnung, wie die Chip-Anordnung 402, durch Verwendung des oben beschriebenen Verfahrens hergestellt werden. Die Chip-Anordnung 402 kann ferner einem Trennprozess unterzogen werden, um die Chip-Packung fertigzustellen, wobei nach Bedarf ein Zerschneiden in Würfel durch mindestens eines von Einkapselungsmaterial 948, Träger 404 und dem keramischen Material 966 entlang der Packungskontur erfolgen kann.
  • Es ist klar, dass mindestens ein Loch 1194 durch das Einkapselungsmaterial 948, den Träger 404 und das keramische Material 966 gebildet werden kann. Eine Befestigungsvorrichtung 1192, z.B. eine Schraube, kann durch das Loch 1194 eingesetzt werden, die zum Befestigen der Chip-Anordnung 402 an einer externen Vorrichtung, z.B. einer Wärmesenke, verwendet werden kann.
  • 2A und 2B zeigen eine Chip-Anordnung gemäß verschiedenen Ausführungsformen.
  • Wie gemäß 1A bis 1C beschrieben, kann eine Laminatisolierung an einer Gehäuserückseite enthalten sein. 2A zeigt eine Chip-Anordnung, die mehr als einen Träger 404, z.B. Träger 4041 und Träger 4042, gemäß einer Ausführungsform enthält. Eine oder mehrere elektrisch leitende Trägerverlängerung(en) 9741, 9742, kann (können) elektrisch an jeden Träger 4041, 4042 angeschlossen sein. Zum Beispiel kann (können) die elektrisch leitende(n) Trägerverlängerung(en) 9741 elektrisch an den Träger 4041 und die elektrisch leitende(n) Trägerverlängerung(en) 9742 elektrisch an den Träger 4042 angeschlossen sein. Die Anzahl elektrisch leitender Trägerverlängerungen 9741, 9742 und die Positionierung von elektrisch leitenden Trägerverlängerungen 9741, 9742 können von der erforderlichen Gestaltung der Chip-Packung abhängig sein. Das Einkapselungsmaterial 948 kann zumindest einen Teil von einer oder mehreren elektrisch leitenden Trägerverlängerung(en) 9741, 9742 umgeben. Das Einkapselungsmaterial 948 kann so gestaltet sein, dass es den Träger 4041 mit dem Träger 4042 verbindet. Das Einkapselungsmaterial 948 kann zwischen dem Träger 4041 und dem Träger 4042 angeordnet sein. Der Chip 4061 kann über der Oberseite 6141 des Trägers 4041 angeordnet sein. Der Chip 4062 kann über der Oberseite 6142 des Trägers 4042 angeordnet sein.
  • Das Einkapselungsmaterial 948 kann zumindest einen Teil von Chip 4061 und Chip 4062 umgeben. Jeder der Chips 4061 und 4062 kann an mindestens eine der elektrisch leitenden Trägerverlängerungen 9741, 9742 durch eine von einer oder mehreren weiteren elektrischen Zwischenverbindungen 9761, 9762 elektrisch angeschlossen sein. Jede der weiteren elektrischen Zwischenverbindungen 9761, 9762 kann mindestens eine von weiteren Kontaktstellen 9781, 9782, die über Chip-Oberseiten 4241, 4242 gebildet sind, an mindestens eine der elektrisch leitenden Trägerverlängerungen 9741, 9742 elektrisch anschließen.
  • Wie in 2B dargestellt, kann keramisches Material 966 an mindestens einer Seite 968, 972 des Einkapselungsmaterials 948 angeordnet sein, wobei die mindestens eine Seite 968, 972 des Einkapselungsmaterials 948 im Wesentlichen in einer Ebene mit der Trägerbodenseite 616 liegen und gegen diese stoßen kann. Das keramische Material 966 kann über der Trägerbodenseite 6161 und der Trägerbodenseite 6162 und direkt an mindestens einer Seite 968, 972 des Einkapselungsmaterials 948 angeordnet sein. Mindestens eine Seite 968, 972 des Einkapselungsmaterials 948 kann im Wesentlichen parallel zu mindestens einer der Trägerbodenseiten 6161, 6162 liegen. Mindestens eine Seite 968, 972 des Einkapselungsmaterials 948 kann auf einer im Wesentlichen fluchtenden Ebene sie die mindestens eine der Trägerbodenseiten 6161, 6162 liegen. Daher kann das keramische Material 966 über den Trägerbodenseiten 6161, 6162 und direkt an der mindestens einen Seite 968, 972 des Einkapselungsmaterials 948 in einem einzigen Abscheidungsprozess angeordnet werden.
  • Eine Wärmeableitung von den Komponenten kann im Vergleich zu derzeitigen Chip-Packungsanordnungen deutlich verbessert werden. Eine Schicht 1294 kann über dem keramischen Material 966 angeordnet werden. Die Schicht 1294 kann ein Wärmeableitungsmaterial enthalten, z.B. Kupfer, und kann eine zusätzliche Wärmeausbreitung und thermische Kopplung bereitstellen. Die Schicht 1294 kann mindestens eines aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe aus: Kupfer, Nickel, Eisen, Aluminium, Kupferlegierung, Nickellegierung, Eisenlegierung, Aluminiumlegierung, Wolfram, Siliziumkarbid, Aluminiumkarbid besteht. Gemäß verschiedenen anderen Ausführungsformen kann die Schicht 1294 eine Keramik enthalten, z.B. Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN), Siliziumdioxid (SiO2), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC), Titandioxid (TiO2), Titannitrid (TiN), Zirkondioxid (Zr02), Bornitrid (BN) und/oder Borkarbid (BC).
  • 3 zeigt ein Verfahren 300 zur Herstellung einer Chip-Anordnung gemäß einer Ausführungsform.
  • Das Verfahren 300 kann enthalten:
    • Elektrisches Anschließen mindestens eines Chips an eine Trägeroberseite (in 310);
    • mindestens teilweises Umgeben des mindestens einen Chips und der Trägeroberseite mit einem Einkapselungsmaterial, wobei das Einkapselungsmaterial an einer oder mehreren lateralen Seite(n) des Trägers gebildet ist (in 320);
  • Anordnen eines keramischen Materials an einer Trägerbodenseite und an mindestens einer Seite des Einkapselungsmaterials (in 330) .
  • 6 zeigt ein Verfahren 600 zur Herstellung einer integrierten Schaltung gemäß einer Ausführungsform.
  • Das Verfahren 600 kann enthalten:
    • zumindest teilweises Bedecken eines Chips mit einem Einkapselungsmaterial (in 610);
  • Anordnen eines Schichtenstapels zumindest teilweise über dem Einkapselungsmaterial durch Anordnen einer Polymerschicht über dem Einkapselungsmaterial; und einer Metallschicht oder einer keramischen Schicht über der Polymerschicht (in 620).
  • 7 zeigt ein Verfahren 700 zur Herstellung einer integrierten Schaltung, z.B. einer Chip-Packung, gemäß einer Ausführungsform. Das Verfahren 700 kann eines oder mehrere oder alle der Elemente enthalten, die in Bezug auf 1A bis 1C beschrieben sind, außer dass anstelle von keramischem Material 966 ein Schichtenstapel 1782 über dem Einkapselungsmaterial 948 angeordnet werden kann.
  • 7A zeigt die Komponentengestaltung, wobei Einkapselungsmaterial 948 über der Trägeroberseite 614 unter Anwendung von Prozessen gebildet werden kann, die jenen ähnlich oder gleich sind, die in Bezug auf 1A beschrieben wurden. Die Chip-Rückseitenmetallisierung 617 und/oder Trägerbodenseite 616 kann im Wesentlichen frei von Einkapselungsmaterial 948 sein.
  • Wie in 7B dargestellt, kann ein Schichtenstapel 1782 über der Trägerbodenseite 616 angeordnet werden, wobei der Schichtenstapel 1782 die Trägerbodenseite 616 elektrisch isolieren kann. Die integrierte Schaltung 702, die in 7B dargestellt ist, kann einen Chip 406 enthalten. Das Einkapselungsmaterial 948 kann den Chip 406 zumindest teilweise bedecken. Der Schichtenstapel 1782 kann zumindest teilweise über dem Einkapselungsmaterial 948 angeordnet werden. Der Schichtenstapel 1782 kann eine Polymerschicht 1782P enthalten, die über dem Einkapselungsmaterial 948 angeordnet wird. Der Schichtenstapel 1782 kann eine Metallschicht 1782M oder keramische Schicht 1782C enthalten, die über der Polymerschicht 1782P angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann die integrierte Schaltung 702 einen Träger 404 enthalten. Der Chip 406 kann auf dem Träger 404 montiert sein. Das Einkapselungsmaterial 948 kann zumindest teilweise den Chip 406 und Träger 404 bedecken. Der Schichtenstapel 1782 kann über dem Träger 404 an der Seite 616 des Trägers 404 gegenüber dem Chip 406 angeordnet sein, d.h., gegenüber der Seite, an der der Chip 406 montiert ist. Die Polymerschicht 1782P kann über dem Träger 404 angeordnet sein. Die Metallschicht 1782M oder keramische Schicht 1782C kann über der Polymerschicht 1782P angeordnet sein.
  • Der Schichtenstapel 1782 kann mindestens zwei Schichten aus unterschiedlichen Materialien enthalten. Zum Beispiel kann der Schichtenstapel 1782 aufeinanderfolgende Schichten enthalten, einschließlich: Polymerschicht 1782P, Metallschicht 1782M und Polymerschicht 1782P, die für eine elektrische Isolierung der Trägerbodenseite 616 und zum Bereitstellen einer guten Wärmeleitfähigkeit weg von der Trägerbodenseite 616 im Halbleitergehäuse der integrierten Schaltung 702 verwendet werden können. Wie in 7C dargestellt, kann die Anzahl von Schichten im Schichtenstapel 1782 nicht auf zwei oder drei begrenzt sein und kann jede positive ganze Zahl von Schichten verschiedener Schichten in einer abwechselnden Anordnung, wie hierin beschrieben, enthalten.
  • Zum Beispiel kann ein Schichtenstapel 1782 mehrere Schichten enthalten, wobei jede folgende Schicht abwechselnd eine Polymerschicht 1782P und eine Metallschicht 1782M oder keramische Schicht 1782C ist.
  • Die Polymerschicht 1782P kann eine Dicke in einem Bereich von etwa 200 µm bis etwa 500 µm haben. Die Polymerschicht 1782P kann ein anderes Material als das Einkapselungsmaterial 948 enthalten oder sein. Die Polymerschicht 1782P kann einen anderen Wärmebeständigkeitskoeffizienten als das Einkapselungsmaterial 948 haben.
  • Die Polymerschicht 1782P kann mindestens ein Material aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe von Materialien aus: Polyimid, Epoxid, Acrylat, Silikon, Polyethylenterephthalat, Polyphenylensulfid (PPS), Polyetherimid (PEI), Polysulfon (PSU), Flüssigkristallpolymeren (LCP) Polyamidimid (PAI) und Polyphenylenoxid besteht.
  • Gemäß einer Ausführungsform kann die keramische Schicht 1782C eine bei niederer Temperatur eingebrannte Keramik enthalten. Gemäß einer Ausführungsform kann die keramische Schicht 1782C analog zum keramischen Material 966 sein. Mit anderen Worten, die keramische Schicht 1782C kann eine im Wesentlichen ähnliche Zusammensetzung wie das keramische Material 966 haben. Zum Beispiel kann die keramische Schicht 1782C mindestens eines aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe von Materialien aus: Kalziumoxid, Aluminiumoxid, Siliziumoxid, Aluminiumnitrid und Zirkonoxid, Bornitrid, einem Metalloxid, einem Metallnitrid besteht.
  • Gemäß einer Ausführungsform kann die Metallschicht 1782M eine Metallfolie, zum Beispiel eine Kupferfolie, enthalten. Die Metallschicht 1782M kann eine Dicke im Bereich von etwa 200 µm bis etwa 500 µm aufweisen. Gemäß anderen Ausführungsformen kann die Metallschicht 1782M eine Folie enthalten, die mindestens eines aus der folgenden Gruppe von Materialien enthalten kann, wobei die Gruppe von Materialien aus: Kupfer, Nickel, Eisen, Silber und Gold besteht.
  • Die Metallschicht 1782M, z.B. eine Kupfermetallfolie, kann an beiden Seiten an einem elektrisch isolierenden Polymer, z.B. der Polymerschicht 1782P, liegen. Die Polymerschicht 1782P kann mit Partikeln gefüllt sein. Gemäß einigen Ausführungsformen kann die Polymerschicht 1782P zumindest teilweise mit Mineralpartikeln gefüllt sein, um an den Wärmeausdehnungskoeffizienten (CTE) des Trägers 404 angepasst zu sein, der etwa 17 ppm/K sein kann. Als ein Beispiel kann die Polymerschicht 1782P Kupferpartikel enthalten, wenn der Träger 404 Kupfer enthält. Mit anderen Worten, die Polymerschicht 1782P kann ein oder mehrere Partikel enthalten, die einen Wärmeausdehnungskoeffizienten haben der im Wesentlichen gleich dem Wärmeausdehnungskoeffizienten des Trägers 404 ist. Die zusätzlichen Partikel können die gesamte Wärmeleitfähigkeit der Polymerschicht erhöhen, während sie noch immer eine elektrische Isolierung bereitstellen. Die Schichtstruktur 1782 kann auf den Chip-Kontakt, z.B. die Wärmesenke, z.B. auf den Träger 404 aufgebracht werden, um das Gehäuse an der anderen Seite des Leiterrahmens elektrisch zu isolieren.
  • Gemäß einer Ausführungsform kann die Schichtstruktur 1782 eine Metallschicht 1782M, z.B. eine 50 µm dicke Kupferplatte, enthalten, die eine Wärmeleitfähigkeit von 380 W/mK enthalten kann, die an jeder der beiden Seiten mit einer 25 µm dicken Polymerschicht oder -folie 1782P bedeckt sein kann. Die Polymerschicht oder -folie 1782P kann mit Siliziumdioxidpartikeln gefüllt sein.
  • Verschiedene Ausführungsformen stellen eine integrierte Schaltung bereit, wobei eine Schichtstruktur 1782, die mindestens zwei Schichten enthält, z.B. ein Polymer 1782P und ein Metall 1782M, auf eine Chip-Wärmesenke, z.B. einen Träger 404 laminiert sein kann, um die Rückseite 616 der Komponente an der Seite der Chip-Packung, die einer Schaltungsplatte gegenüberliegt (die Trägeroberseite 614 ist üblicherweise der Schaltungsplatte zugewandt) elektrisch zu isolieren. Gleichzeitig kann die Wärmeableitung von der Rückseite der Komponente verbessert werden.
  • Es kann eine sehr gute elektrische Isolierung der Chip-Kontaktstellen, Wärmesenken, der Leiter und des Leiterrahmens gegen die Umwelt erreicht werden. Zusätzlich kann eine gute Wärmeleitfähigkeit erreicht werden. Die Metallplatte, z.B. der Träger 404 (aufgrund seiner höheren Wärmekapazität) kann als signifikante Temperaturwärmesenke in der Chip-Packung aufgrund einer Kühlung durch Luftkonvektion auf der Schaltungsplatte dienen, insbesondere durch kurze Zeitpulse von weniger als 1s. Eine verbesserte Kühlung durch Konvektionskühlung kann während langer Betriebszeiten erreicht werden und eine sehr hohe mechanische Stabilität kann aufgrund der Eliminierung der Vergussmasse von der Trägerrückseite erreicht werden. Erhöhte elektrische Isolierungsfähigkeiten des Polymers können im Vergleich zu einer Epoxidvergussmasse erreicht werden, z.B. aufgrund der Verwendung von Hochleistungsthermokunststoffen wie Polyphenylensulfid (PPS), Polyetherimid (PEI), Polyphenyloxid (PPO), Polysulfon (PSU) und Flüssigkristallpolymeren (LCP). Diese Hochleistungsthermokunststoffe können einen dielektrischen Durchschlag von mehr als 100 V/um haben. Da der durchschnittliche dielektrische Durchschlag umso höher ist, je dünner die Schichtdicke ist, kann ein erhöhter dielektrischer Durchschlag aus einem mehrschichtigen System, z.B. der Schichtstruktur 1782, mit derselben Gesamtdicke aber mit mehreren dünnen Schichten erreicht werden, im Gegensatz zu einer einzigen Schicht mit derselben Gesamtdicke wie die Schichtstruktur 1782.
  • Bei Verwendung einer Kupfermetallschicht 1782M mit einer Wärmeleitfähigkeit von etwa 380 W/mK und mit einer Dicke von einigen 100 µm kann die Wärmeleitfähigkeit im Vergleich zu einer Vergussmasseneinkapselung an der Chipkontakt-Rückseite oder der Trägerbodenseite 616 signifikant höher sein.
  • Die Schichtstruktur 1782 kann auf die Trägerbodenseite 616 laminiert werden, nachdem die Chips der Komponente gebildet wurden. Die mehrschichtige Struktur 1782 kann eine Streifenform aufweisen, kann z.B. die Form eines Matrix-Leiterrahmens aufweisen, wobei Schichten der Schichtstruktur 1782 aneinander und über den Leiterrahmen gebunden sind. Als Alternative kann die mehrschichtige Isolierungsstruktur bereits auf die reinen Leiterrahmenstreifen vorlaminiert sein. Nach der Vereinzelung der Komponenten, z.B. Schneiden der einzelnen Chip-Packungen in Würfel, können die elektrisch isolierten Chip-Packungen an eine Schaltungsplatte gebunden, z.B. gelötet werden.
  • Es ist klar, dass ein Pressen des mehrschichtigen Schichtstrukturlaminats 1782 unter Druck und hoher Temperatur zum Erweichen des Polymermaterials 1782P führen kann, wobei die Schichtstruktur 1782 sogar über den Seitenwänden der Metallschicht 1782M gebildet sein kann, so dass die Metallseiten von der Umgebung elektrisch isoliert sein können.
  • 8A und 8B zeigen ein Verfahren zur Herstellung einer integrierten Schaltung 802 gemäß verschiedenen Ausführungsformen.
  • Nach dem Formen des Einkapselungsmaterials 948 an der Oberseite, wie gemäß 1A und 7A beschrieben, können Einsparungen unter der Kontaktierung des Chip-Trägers 404 bereitgestellt werden, wobei hinzugefügtes Einkapselungsmaterial 1848, das aus demselben Material wie das Einkapselungsmaterial 948 gebildet sein kann, über einem Teil der Trägerbodenseite 616 gebildet werden kann.
  • Wie in 8B dargestellt, kann die Schichtstruktur 1782 so gebildet werden, dass sie über der Trägerbodenseite 616 und über dem hinzugefügten Einkapselungsmaterial 1848 liegt.

Claims (15)

  1. Integrierte Schaltung, aufweisend: - einen Träger (404, 4041, 4042); - einen Chip (4061, 4062), der an eine Trägeroberseite (614, 6141, 6142) montiert ist; - Einkapselungsmaterial (948), das zumindest teilweise den Chip (4061, 4062) und den Träger (404, 4041, 4042) bedeckt; - zumindest eine innerhalb von dem Einkapselungsmaterial (948) angeordnete Zwischenverbindung (976), die den Chip (4061, 4062) elektrisch mit dem Träger (404, 4041, 4042) verbindet; - einen Schichtenstapel (1782), der über einer Trägerbodenseite (616, 6161, 6162) gegenüber der Trägeroberseite (614, 6141, 6142) von dem Träger (404, 4041, 4042) angeordnet ist, wobei der Schichtenstapel (1782) aufweist: - eine Mehrzahl von Polymerschichten (1782P), wobei zumindest eine von den Polymerschichten (1782P) über der Trägerbodenseite (616, 6161, 6162) und über zumindest einer Unterseite (968, 972) von dem Einkapselungsmaterial (948) angeordnet ist; und - zumindest eine Metallschicht (1782M) oder zumindest eine keramische Schicht (1782C), wobei zumindest eine Metallschicht (1782M) oder zumindest eine keramische Schicht (1782C) zwischen zwei der Mehrzahl von Polymerschichten (1782P) angeordnet ist; - und wobei der Träger (404, 4041, 4042) zumindest eine Trägerverlängerung (974) aufweist, so dass nicht alle Oberflächen von dem Träger (404, 4041, 4042) vollständig von dem Einkapselungsmaterial (948) oder von dem Schichtenstapel (1782) bedeckt sind.
  2. Integrierte Schaltung nach Anspruch 1, wobei sich zumindest eine Polymerschicht (1782P) vom Einkapselungsmaterial (948) unterscheidet.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, wobei zumindest eine Polymerschicht (1782P) mindestens ein Material aus der folgenden Gruppe von Materialien umfasst, wobei die Gruppe von Materialien aus: Polyimid, Epoxid, Acrylat, Silikon, Polyethylenterephthalat, Polyphenylensulfid, Polyetherimid, Polysulfon, Flüssigkristallpolymeren, Polyamidimid und Polyphenylenoxid besteht.
  4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, wobei zumindest eine Polymerschicht (1782P) einen anderen Wärmeausdehnungskoeffizienten hat als das Einkapselungsmaterial (948).
  5. Integrierte Schaltung nach einem Ansprüche 1 bis 4, wobei zumindest eine Polymerschicht (1782P) eine Dicke im Bereich von etwa 200 µm bis etwa 500 µm aufweist.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, wobei die zumindest eine keramische Schicht (1782C) eine Niedertemperatur-Einbrand-Keramik aufweist.
  7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6, wobei die zumindest eine keramische Schicht (1782C) mindestens ein Material aus der folgenden Gruppe von Materialien aufweist, wobei die Gruppe von Materialien aus: Kalziumoxid, Aluminiumoxid, Siliziumoxid, Aluminiumnitrid und Zirkoniumoxid, Bornitrid, einem Metalloxid, einem Metallnitrid, einem Metallkarbid, einem Metallbor besteht.
  8. Integrierte Schaltung nach einem der Ansprüche 1 bis 7, wobei die keramische Schicht (1782C) keramische Partikel aufweist, die in einem Polymermaterial (1782P) eingebettet sind.
  9. Integrierte Schaltung nach einem der Ansprüche 1 bis 8, wobei der zumindest eine Chip (4061, 4062) mindestens einen von einem Leistungshalbleiter-Chip (4061, 4062), einem Halbleiterlogik-Chip und einem Halbleiterspeicher-Chip aufweist.
  10. Integrierte Schaltung nach Anspruch 9, wobei der Leistungshalbleiter-Chip (4061, 4062) mindestens eine Leistungshalbleitervorrichtung aus der Gruppe bestehend aus: einem Leistungstransistor, einem Leistungs-MOS-Transistor, einem bipolaren Leistungstransistor, einem Leistungsfeldeffekttransistor, einem bipolaren Leistungstransistor mit isoliertem Gate, einem Thyristor, einem MCT (MOS Controlled Thyristor), einem SCR (Silicon Controlled Rectifier), einer Leistungs Schottky-Diode, einer Siliziumkarbiddiode und einer Galliumnitridvorrichtung aufweist.
  11. Integrierte Schaltung nach Anspruch 9 oder 10, wobei der Halbleiterlogik-Chip (4061, 4062) mindestens eine Halbleiterlogikvorrichtung aus der Gruppe bestehend aus: einer anwendungsspezifischen integrierten Schaltung, einem Treiber, einer Steuerung, einem Sensor aufweist.
  12. Integrierte Schaltung nach einem der Ansprüche 1 bis 11, wobei das Einkapselungsmaterial (948) mindestens eines aus der folgenden Gruppe von Materialien aufweist, wobei die Gruppe aus: gefülltem oder ungefülltem Epoxid, vorimprägnierten Verbundfasern, verstärkten Fasern, Laminat, einem Vergussmaterial, einem wärmehärtenden Material, einem thermoplastischen Material, Füllpartikeln, faserverstärktem Laminat, faserverstärktem Polymerlaminat und faserverstärktem Polymerlaminat mit Füllpartikeln besteht.
  13. Integrierte Schaltung nach einem der Ansprüche 1 bis 12, wobei der Träger (404, 4041, 4042) einen Leiterrahmen aufweist, wobei der Leiterrahmen mindestens eines aus der folgenden Gruppe von Materialien aufweist, wobei die Gruppe von Materialien aus: Kupfer, Nickel, Eisen, Kupferlegierung, Nickellegierung, Eisenlegierung besteht.
  14. Verfahren zur Herstellung einer Integrierten Schaltung, wobei das Verfahren aufweist: elektrisches Anschließen von zumindest einem Chip (4061, 4062) an eine Trägeroberseite (614, 6141, 6142) mittels zumindest einer Zwischenverbindung (976); zumindest teilweises Umgeben von dem zumindest einen Chip (4061, 4062) und von der Trägeroberseite (614, 6141, 6142) mit einem Einkapselungsmaterial (948), wobei das Einkapselungsmaterial (948) an einer oder mehreren lateralen Seite(n) des Trägers (404, 4041, 4042) gebildet ist, und wobei das Einkapselungsmaterial (948) die Zwischenverbindung (976) zumindest teilweise umgibt; Anordnen von einem Schichtenstapel (1782) über einer Trägerbodenseite (616, 6161, 6162) gegenüber der Trägeroberseite (614, 6141, 6142) und zumindest teilweise über dem Einkapselungsmaterial (948), wobei der Schichtenstapel (1782) aufweist: eine Mehrzahl von Polymerschichten (1782P), wobei zumindest eine von den Polymerschichten (1782P) über der Trägerbodenseite (616, 6161, 6162) und über zumindest einer Unterseite von dem Einkapselungsmaterial (948) angeordnet ist; und zumindest eine Metallschicht (1782M) oder zumindest eine keramische Schicht (1782C), wobei zumindest eine Metallschicht (1782M) oder zumindest eine keramische Schicht (1782C) zwischen zwei der Mehrzahl der Polymerschichten (1782P) angeordnet ist; und wobei der Träger (404, 4041, 4042) zumindest eine Trägerverlängerung (974) aufweist, so dass nicht alle Oberflächen des Trägers (404, 4041, 4042) vollständig von dem Einkapselungsmaterial (948) oder dem Schichtenstapel (1782) bedeckt sind.
  15. Verfahren nach Anspruch 14, ferner aufweisend: Erwärmen von dem Schichtenstapel (1782) auf eine Temperatur, bei der die Mehrzahl von Polymerschichten (1782P) erweicht; Pressen von dem Schichtenstapel (1782) bei einem Druck, so dass sich eine Polymerschicht (1782P) über der Seitenwand der zumindest einen Metallschicht (1782M) oder der zumindest einen Keramikschicht (1782C) bildet.
DE102014100282.2A 2013-01-16 2014-01-13 Integrierte schaltungen und verfahren zur herstellung einer integrierten schaltung Active DE102014100282B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/742,456 2013-01-16
US13/742,456 US9397018B2 (en) 2013-01-16 2013-01-16 Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit

Publications (2)

Publication Number Publication Date
DE102014100282A1 DE102014100282A1 (de) 2014-07-17
DE102014100282B4 true DE102014100282B4 (de) 2023-06-22

Family

ID=51015193

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014100282.2A Active DE102014100282B4 (de) 2013-01-16 2014-01-13 Integrierte schaltungen und verfahren zur herstellung einer integrierten schaltung

Country Status (3)

Country Link
US (1) US9397018B2 (de)
CN (1) CN103928411B (de)
DE (1) DE102014100282B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116807A1 (de) 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur
DE102016105243A1 (de) 2016-03-21 2017-09-21 Infineon Technologies Ag Räumlich Selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu Fördern
DE102016015883B3 (de) 2016-03-21 2022-07-14 Infineon Technologies Ag Räumlich selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu fördern
CN106356345A (zh) * 2016-11-24 2017-01-25 敦南微电子（无锡）有限公司 高导热大功率桥式整流器结构
JP6972622B2 (ja) * 2017-04-03 2021-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102019104010A1 (de) 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
JP7069082B2 (ja) 2019-05-08 2022-05-17 三菱電機株式会社 電力用半導体装置およびその製造方法
EP3872851A1 (de) * 2020-02-27 2021-09-01 Infineon Technologies Austria AG Schutzkappe für verpackung mit wärmeschnittstellenmaterial
CN117637636A (zh) * 2024-01-26 2024-03-01 华羿微电子股份有限公司 一种保护芯片的功率半导体封装结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012762A1 (en) 1997-07-28 2002-01-31 Michael H. Bunyan Double-side thermally conductive adhesive tape for plastic-packaged electronic components
US20030122232A1 (en) 2001-12-27 2003-07-03 Naohiko Hirano Semiconductor power device
US20050067719A1 (en) 2003-09-30 2005-03-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same
US20060165978A1 (en) 2005-01-27 2006-07-27 Mitsubishi Denki Kabushiki Kaisha Insulating sheet and method for producing it, and power module comprising the insulating sheet
US20070277873A1 (en) 2006-06-02 2007-12-06 Emcore Corporation Metamorphic layers in multijunction solar cells
US8324653B1 (en) 2009-08-06 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with ceramic/metal substrate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153710A (en) 1991-07-26 1992-10-06 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with laminated backup cell
US5561322A (en) 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
KR100342589B1 (ko) 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP2001351929A (ja) * 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
JP4177571B2 (ja) * 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
KR100902766B1 (ko) * 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
EP1496551B1 (de) 2003-07-09 2013-08-21 Nichia Corporation Lichtemittierende Diode, Herstellungsverfahren dafür und Beleuchtungsvorrichtung damit
JP2007012857A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
US8093713B2 (en) 2007-02-09 2012-01-10 Infineon Technologies Ag Module with silicon-based layer
US7868465B2 (en) 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
US7683477B2 (en) 2007-06-26 2010-03-23 Infineon Technologies Ag Semiconductor device including semiconductor chips having contact elements
US8077475B2 (en) * 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
DE102009014794B3 (de) * 2009-03-28 2010-11-11 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines für Hochvoltanwendungen geeigneten festen Leistungsmoduls und damit hergestelltes Leistungsmodul
US20140197527A1 (en) 2013-01-16 2014-07-17 Infineon Technologies Ag Chip arrangement and a method for manufacturing a chip arrangement
US9230889B2 (en) 2013-01-16 2016-01-05 Infineon Technologies Ag Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012762A1 (en) 1997-07-28 2002-01-31 Michael H. Bunyan Double-side thermally conductive adhesive tape for plastic-packaged electronic components
US20030122232A1 (en) 2001-12-27 2003-07-03 Naohiko Hirano Semiconductor power device
US20050067719A1 (en) 2003-09-30 2005-03-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same
US20060165978A1 (en) 2005-01-27 2006-07-27 Mitsubishi Denki Kabushiki Kaisha Insulating sheet and method for producing it, and power module comprising the insulating sheet
US20070277873A1 (en) 2006-06-02 2007-12-06 Emcore Corporation Metamorphic layers in multijunction solar cells
US8324653B1 (en) 2009-08-06 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with ceramic/metal substrate

Also Published As

Publication number Publication date
US20140197552A1 (en) 2014-07-17
DE102014100282A1 (de) 2014-07-17
CN103928411A (zh) 2014-07-16
US9397018B2 (en) 2016-07-19
CN103928411B (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
DE102014100282B4 (de) Integrierte schaltungen und verfahren zur herstellung einer integrierten schaltung
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102016106137B4 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102015118245A1 (de) Thermisches Schnittstellenmaterial mit definierten thermischen, mechanischen und elektrischen Eigenschaften
DE102013102058B4 (de) Chipanordnungen und Verfahren zum Bilden einer Chipanordnung
DE102014102006B4 (de) Halbleitermodul
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102015115999B4 (de) Elektronische Komponente
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
US9984897B2 (en) Method for manufacturing a chip arrangement including a ceramic layer
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102013109558B4 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102013113464A1 (de) Chipmodul, Isoliermaterial und Verfahren zur Herstellung eines Chipmoduls
DE102014107743B4 (de) Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016101887B4 (de) Verfahren zum Herstellen eines Package mit Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung
DE102016117826A1 (de) Elektronische vorrichtung, elektronikmodul und herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative