DE102014108328A1 - Gehäusebaugruppe für eingebettete Chips und zugehörige Techniken und Konfigurationen - Google Patents

Gehäusebaugruppe für eingebettete Chips und zugehörige Techniken und Konfigurationen Download PDF

Info

Publication number
DE102014108328A1
DE102014108328A1 DE201410108328 DE102014108328A DE102014108328A1 DE 102014108328 A1 DE102014108328 A1 DE 102014108328A1 DE 201410108328 DE201410108328 DE 201410108328 DE 102014108328 A DE102014108328 A DE 102014108328A DE 102014108328 A1 DE102014108328 A1 DE 102014108328A1
Authority
DE
Germany
Prior art keywords
chip
reinforced plate
layer
coupled
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201410108328
Other languages
English (en)
Other versions
DE102014108328B4 (de
Inventor
Takashi Shuto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102014108328A1 publication Critical patent/DE102014108328A1/de
Application granted granted Critical
Publication of DE102014108328B4 publication Critical patent/DE102014108328B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Ausführungsformen der vorliegenden Offenbarung betreffen eine Gehäusebaugruppe für eingebettete Chips sowie zugehörige Techniken und Konfigurationen. In einer Ausführungsform, enthält ein Gerät eine Gehäusebaugruppe umfassend eine Chip-Befestigungsschicht, einen Chip, der mit der Chip-Befestigungsschicht gekoppelt ist, wobei der Chip eine Seite umfassend aktive Vorrichtungen des Chips und eine inaktive Seite hat, die gegenüber der aktiven Seite angeordnet ist, eine verstärkte Platte, die mit der Chip-Befestigungsschicht gekoppelt ist, wobei die verstärkte Platte eine erste Seite und eine zweite Seite hat, die gegenüber der ersten Seite angeordnet ist, und eine Aussparung, die in der verstärkten Platte angeordnet ist, und eine oder mehrere Aufbauschichten, die mit der zweiten Seite der verstärkten Platte gekoppelt sind, wobei die eine oder die mehreren Aufbauschichten einen Isolator und leitende Merkmale umfassen, die in dem Isolator angeordnet sind, wobei die leitenden Merkmale mit dem Chip elektrisch gekoppelt sind, wobei die inaktive Seite des Chips in direktem Kontakt mit der Chip-Befestigungsschicht ist, die erste Seite der verstärkten Platte in direktem Kontakt mit der Chip-Befestigungsschicht ist und der Chip in der Aussparung angeordnet ist. Andere Ausführungsformen können beschrieben und/oder beansprucht werden.

Description

  • GEBIET
  • Ausführungsformen der vorliegenden Offenbarung betreffen im Allgemeinen das Gebiet von integrierten Schaltungen und insbesondere eine Gehäusebaugruppe für eingebettete Chips sowie zugehörige Techniken und Konfigurationen.
  • ALLGEMEINER STAND DER TECHNIK
  • Derzeit können Gehäusebaugruppen für integrierte Schaltungen (IC) Package-on-Package-(PoP)-Konfigurationen umfassen, wobei das erste Gehäusesubstrat mit einem zweiten Gehäusesubstrat mithilfe eines Interposers, der zwischen dem ersten und zweiten Gehäusesubstrat angeordnet ist, gekoppelt ist. Beispielsweise kann das erste Gehäusesubstrat ein dünnes kernloses Substrat für einen Prozessor und das zweite Gehäusesubstrat für ein Speicherbauteil sein, und das erste und zweite Gehäusesubstrat können jeweils mithilfe von Mikro-Lotkugeln mit dem Interposer gekoppelt sein. Eine resultierende PoP-Struktur unter Verwendung des Interposers kann eine Höhe (z. B. z-Höhe) haben, die die Implementierung der PoP-Struktur in Vorrichtung mit einem kleinen Formfaktor einschränkt, wie z. B. mobile Computervorrichtungen, die auf immer kleinere Abmessungen verkleinert werden.
  • Darüber hinaus kann das dünne kernlose Substrat eine Halterung für die Handhabung des Substrats während den Fügevorgängen erfordern, wie z. B. Lotkugel-Reflow, Chip-Befestigung und/oder Interposer-Befestigungsvorgänge aufgrund von fehlender Struktursteifigkeit. Die Verwendung der Halterung kann Montagekosten und Komplexität erhöhen. Darüber hinaus kann in einigen Fällen ein Hochtemperatur-Wärmevorgang (z. B. ~260°C) verwendet werden, um den Chip mithilfe eines lötbaren Materials mit dem Substrat zu koppeln, was zu mit Wärmebelastung verbundenen Defekten (z. B. Verwerfung) aufgrund des Unterschieds im Wärmedehnungskoeffizienten (CTE) zwischen dem Chip und dem Substrat führen kann.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Ausführungsformen sind anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen leicht zu verstehen. Zur Erleichterung dieser Beschreibung bezeichnen gleiche Bezugszeichen gleiche Strukturelemente. Die Ausführungsformen sind in den Figuren der beiliegenden Zeichnungen beispielhaft und nicht einschränkend veranschaulicht.
  • 1 veranschaulicht schematisch eine Querschnitt-Seitenansicht einer beispielhaften integrierten Schaltungs-(IC)-Gehäusebaugruppe gemäß einigen Ausführungsformen.
  • Die 2a–h veranschaulichen schematisch verschiedene Fertigungsstadien einer beispielhaften IC-Gehäusebaugruppe gemäß einigen Ausführungsformen.
  • 3 veranschaulicht schematisch eine Querschnitt-Seitenansicht einer weiteren beispielhaften IC-Gehäusebaugruppe gemäß einigen Ausführungsformen.
  • 4 veranschaulicht schematisch eine Querschnitt-Seitenansicht noch einer weiteren beispielhaften IC-Gehäusebaugruppe gemäß einigen Ausführungsformen.
  • 5 veranschaulicht schematisch eine Querschnitt-Seitenansicht noch einer weiteren beispielhaften IC-Gehäusebaugruppe gemäß einigen Ausführungsformen.
  • 6 veranschaulicht schematisch eine Querschnitt-Seitenansicht noch einer weiteren beispielhaften IC-Gehäusebaugruppe gemäß einigen Ausführungsformen.
  • 7 veranschaulicht schematisch ein Ablaufdiagramm für ein Verfahren zur Fertigung einer IC-Gehäusebaugruppe gemäß einigen Ausführungsformen.
  • 8 veranschaulicht schematisch eine Computervorrichtung, die eine IC-Gehäusebaugruppe, wie sie hier beschrieben ist, gemäß einigen Ausführungsformen aufweist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ausführungsformen der vorliegenden Offenbarung betreffen eine Gehäusebaugruppe für eingebettete Chips sowie zugehörige Techniken und Konfigurationen. In der folgenden Beschreibung werden unterschiedliche Aspekte der veranschaulichenden Umsetzungen unter Verwendung von Begriffen beschrieben, die gewöhnlich vom Fachmann verwendet werden, um anderen Fachmännern das Wesen seiner Arbeit zu vermitteln. Für Fachleute ist jedoch zu erkennen, dass Ausführungsformen der vorliegenden Offenbarung mit nur einigen der beschriebenen Aspekte realisiert werden können. Zu Erklärungszwecken sind spezifische Zahlen, Materialien und Konfigurationen dargelegt, um ein umfassendes Verständnis der veranschaulichenden Implementierungen vermitteln. Für Fachleute ist jedoch zu erkennen, dass Ausführungsformen der vorliegenden Offenbarung ohne die spezifischen Einzelheiten realisiert werden können. In anderen Fällen werden allgemein bekannte Merkmale weggelassen oder vereinfacht, um die veranschaulichenden Implementierungen verständlicher zu machen.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, welche einen Teil hiervon bilden, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen, und in welchen Ausführungsformen, in welchen der Gegenstand der vorliegenden Offenbarung realisiert werden kann, veranschaulichend dargestellt sind. Es versteht sich von selbst, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinne aufzufassen, und der Schutzumfang der Ausführungsformen wird durch die angehängten Ansprüche und ihre Äquivalente definiert.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B” (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C” (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung kann Beschreibungen auf perspektivischer Basis verwenden, wie beispielsweise oben/unten, innen/außen, oberhalb/unterhalb und dergleichen. Solche Beschreibungen werden lediglich verwendet, um die Erörterung zu erleichtern, und sind nicht dazu gedacht, die Anwendung von hierin beschriebenen Ausführungsformen auf eine bestimmte Orientierung zu beschränken.
  • Die Beschreibung kann die Ausdrücke „in einer Ausführungsform” oder „in Ausführungsformen” verwenden, welche sich jeweils auf eine oder mehrere der gleichen oder verschiedenen Ausführungsformen beziehen können. Außerdem sind die Begriffe „umfassend”, „aufweisend” und dergleichen, wie in Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet, bedeutungsgleich.
  • Hierin wird möglicherweise der Begriff „gekoppelt mit” zusammen mit seinen Ableitungen verwendet. „Gekoppelt” kann eines oder mehr von Folgendem bedeuten. „Gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem physischem oder elektrischem Kontakt stehen. „Gekoppelt” kann jedoch auch bedeuten, dass zwei oder mehr Elemente indirekt miteinander in Kontakt stehen, aber trotzdem miteinander zusammenwirken oder interagieren, und es kann bedeuten, dass ein oder mehrere andere Elemente zwischen die Elemente, die als miteinander gekoppelt bezeichnet werden, gekoppelt oder geschaltet sind. Der Begriff „direkt gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem Kontakt stehen.
  • In verschiedenen Ausführungsformen kann der Ausdruck „ein erstes Merkmal, das auf einem zweiten Merkmal ausgebildet, angeordnet oder anderweitig darauf aufgebracht ist” bedeuten, dass das erste Merkmal über dem zweiten Merkmal ausgebildet, angeordnet oder darüber aufgebracht ist und mindestens ein Teil des ersten Merkmals in direktem Kontakt (z. B. direktem physischem und/oder elektrischem Kontakt) oder indirektem Kontakt (z. B. mit einem oder mehreren anderen Merkmalen zwischen dem ersten Merkmal und dem zweiten Merkmal) mit mindestens einem Teil des zweiten Merkmals stehen kann.
  • Wie verwendet, kann sich der Begriff „Modul” auf eine anwendungsspezifische integrierte Schaltung (Application Specific Integrated Circuit (ASIC)), eine elektronische Schaltung, ein System an Chip (SoC), einen Prozessor (gemeinsam, dediziert oder Gruppe) und/oder auf Speicher (gemeinsam, dedizierte oder Gruppe) beziehen, Teil davon sein oder diese aufweisen, die ein oder mehrere Software- oder Firmware-Programme, eine kombinierende Logikschaltung und/oder andere geeignete Bauteile, die die beschriebene Funktionalität bereitstellen, ausführen.
  • 1 veranschaulicht schematisch eine Querschnitt-Seitenansicht einer beispielhaften integrierten Schaltungs-(IC)-Gehäusebaugruppe (im Folgenden „Gehäusebaugruppe 100” genannt) gemäß einigen Ausführungsformen. Bei einigen Ausführungsformen kann die Gehäusebaugruppe 100 ein Gehäusesubstrat 104 aufweisen, das, wie man sehen kann, mit einem oder mehreren Chips (das heißt Chips 102a, 102b) und einer Leiterplatte 106, gekoppelt ist.
  • In einer Ausführungsform kann sich die IC-Gehäusebaugruppe 100 nur auf das Gehäusesubstrat 104 beziehen. Das Gehäusesubstrat 104 kann eine Chip-Befestigungsschicht 108, eine verstärkte Schicht (im Folgenden „verstärkte Platte 110” genannt), eine Laminatschicht 112 und eine oder mehrere Aufbauschichten (im Folgenden „Aufbauschichten 114” genannt) umfassen, die wie gezeigt gekoppelt sind.
  • Das Gehäusesubstrat 104 kann eine Chip-Befestigungsschicht 108 umfassen, die für die Befestigung des Chips 102a als Substrat verwendet werden kann. Das heißt, in einigen Ausführungsformen kann der Chip 102a in direktem Kontakt mit der Chip-Befestigungsschicht 108 gekoppelt werden. In einigen Ausführungsformen kann die Chip-Befestigungsschicht 108 aus einem elektrisch isolierenden Material wie zum Beispiel einem Epoxidharz bestehen. In einigen Ausführungsformen kann die Chip-Befestigungsschicht 108 aus demselben Material wie ein Isolator 114a der Aufbauschichten 114 bestehen. Die Chip-Befestigungsschicht 108 kann bei anderen Ausführungsformen aus anderen geeigneten Materialien bestehen.
  • Die Gehäusebaugruppe 100 kann einen Chip 102a umfassen, der mit der Chip-Befestigungsschicht 108 gekoppelt und in das Gehäusesubstrat 104 eingebettet ist. Der Chip 102a kann eine aktive Seite A haben, die aktive Vorrichtungen umfasst, wie z. B. eine oder mehrere Transistorvorrichtungen, und eine inaktive Seite I, die gegenüber der aktiven Seite A angeordnet ist. In einigen Ausführungsformen kann die inaktive Seite I des Chips 102a in direktem Kontakt mit der Chip-Befestigungsschicht 108 sein. Der Chip 102a kann eine getrennte Einheit eines IC-Produkts darstellen, das aus einem Halbleitermaterial unter Verwendung von Halbleiter-Fertigungstechniken, wie zum Beispiel Dünnfilmabscheidung, Lithographie, Ätzen und dergleichen hergestellt wird. Bei einigen Ausführungsformen kann der Chip einen Prozessor, Speicher, ein System an Chip (SoC) oder ASIC sein, diese aufweisen oder Teil davon sein. In einer Ausführungsform ist der Chip 102a ein Prozessor, wie z. B. eine zentrale Verarbeitungseinheit (Central Processing Unit, CPU). Der Chip 102a kann konfiguriert sein, um andere Funktionen bei anderen Ausführungsformen zu erfüllen.
  • Das Gehäusesubstrat 104 kann ferner eine verstärkte Platte 110 umfassen, die mit der Chip-Befestigungsschicht 108 gekoppelt ist. Die verstärkte Platte 110 kann ein Material umfassen, das bezüglich des Materials der Chip-Befestigungsschicht 108 und/oder Aufbauschichten 114 verstärkt ist. Beispielsweise kann das Material der verstärkten Platte 110 in einigen Ausführungsformen einen Elastizitätsmodul haben, der größer ist als der Elastizitätsmodul für das Material der Chip-Befestigungsschicht 108 und/oder Aufbauschichten 114, oder die verstärkte Platte kann eine Stärke haben, die größer (z. B. um eine höhere Struktursteifigkeit zu bieten) als eine Stärke der Chip-Befestigungsschicht 108 und/oder einzelner oder mehrerer Schichten der Aufbauschichten ist.
  • In einigen Ausführungsformen kann die verstärkte Platte 110 aus einem Epoxidharz mit Glastuch bestehen. In anderen Ausführungsformen kann die verstärkte Platte 110 aus einem Metall (z. B. wie in Verbindung mit 3 beschrieben) bestehen. Die verstärkte Platte 110 kann bei anderen Ausführungsformen aus anderen geeigneten Materialien bestehen. Die verstärkte Platte 110 kann das Gehäusesubstrat 104 für die Handhabung und/oder das Fügen in Verbindung mit der Herstellung der Aufbauschichten 114 beispielsweise unter Verwendung von Bumpless Build-Up Layer(BBUL)-Techniken verstärken. Beispielsweise kann die verstärkte Platte 110 in einigen Ausführungsformen die Notwendigkeit für eine Halterung vermeiden, die für die Handhabung und/oder das Fügen während der Herstellung eines flexiblen Gehäusesubstrat verwendet werden kann.
  • Die verstärkte Platte 110 kann eine erste Seite S1 und eine zweite Seite S2 haben, die gegenüber der ersten Seite S1 angeordnet ist. In einigen Ausführungsformen kann die erste Seite S1 in direktem Kontakt mit der Chip-Befestigungsschicht 108 sein. Die verstärkte Platte 110 kann darüber hinaus eine Aussparung 110a haben, die in der verstärkten Platte 110 ausgebildet ist. In einigen Ausführungsformen kann die Aussparung 110a die verstärkte Platte 110 durchlaufen, um, wie man sieht, eine Öffnung zwischen der ersten Seite S1 und der zweiten Seite S2 herzustellen.
  • In einigen Ausführungsformen kann der Chip 102a in der Aussparung 110a angeordnet sein. Der Chip kann, wie man in einigen Ausführungsformen sieht, eine Stärke haben, die kleiner ist als die Stärke der verstärkten Platte 110, gemessen von der ersten Seite S1 zur zweiten Seite S2. Das Einbetten des Chips 102a in die Aussparung 110a kann eine Gesamthöhe (z. B. die in 1 durch einen Pfeil dargestellte Z-Bemaßung) des Gehäusesubstrats 104 und/oder der Gehäusebaugruppe 100 reduzieren. Beispielsweise muss kein separates eigenständiges Interposer-Element erforderlich sein, um das Gehäusesubstrat 104, das den Chip 102a aufnimmt, mit dem Chip 102b zu koppeln (z. B. es werden keine Mikro-Lotkugelverbindungen zwischen den Gehäusen benötigt, die jeweils die Chips 102a und 102b aufnehmen), was eine Reduzierung der Gehäusehöhe ermöglichen kann.
  • In einigen Ausführungsformen kann die verstärkte Platte 110 eine oder mehrere Verbindungen umfassen, die konfiguriert sind, um die erste Seite S1 und die zweite Seite S2 der verstärkten Platte 110 elektrisch zu koppeln, wie beispielsweise die Durchkontaktierungen (Plated Through Holes, PTHs) 110b. Die PTHs 110b können konfiguriert sein, um elektrische Signale des Chips 102a (und/oder möglicherweise anderer Chips, wie z. B. Chip 102b) routen. In einigen Ausführungsformen können die PTHs 110b eine plattierte Öffnung 110c umfassen, die aus einem elektrisch leitenden Material wie beispielsweise einem Metall (z. B. Kupfer) besteht, das mit einem Verdämmungsmaterial 110d, wie beispielsweise Epoxidharz, gefüllt ist. Die verstärkte Platte 110 kann weitere geeignete Verbindungsstrukturen umfassen, die durch die verstärkte Platte 110 ausgebildet sind, um die elektrischen Signale in anderen Ausführungsformen routen.
  • Das Gehäusesubstrat 104 kann ferner eine Laminatschicht 112 umfassen, die mit der verstärkten Platte 110 gekoppelt und zwischen den Aufbauschichten 114 und der verstärkten Platte 110 angeordnet ist. In einigen Ausführungsformen kann die Laminatschicht 112 in direktem Kontakt mit der zweiten Seite S2 der verstärkten Platte 110 sein. Die Laminatschicht 112 kann Prepreg-Material (z. B. B-Zustandsmaterial) umfassen, das in die Aussparung 110a fließt, um ein Chip-Verkapselungsmaterial 112a des Chips 102a bereitzustellen, wenn dieser einem Wärme- und/oder Druckverfahren (z. B. Heißpressverfahren) ausgesetzt ist. Das Chip-Verkapselungsmaterial 112a kann Prepreg-Material umfassen, das in der Aussparung 110a angeordnet ist und mindestens teilweise die aktive Seite A und/oder Seitenwände des Chips 102a verkapselt. Das Chip-Verkapselungsmaterial 112a kann die Aussparung 110a in einigen Ausführungsformen füllen oder im Wesentlichen füllen.
  • In einigen Ausführungsformen kann das Prepreg-Material der Laminatschicht 112 und das Chip-Verkapselungsmaterial 112a ein Epoxidharz mit Glastuch umfassen. Das Prepreg-Material kann darüber hinaus das Gehäusesubstrat 104 für die Handhabung und/oder das Fügen in Verbindung mit der Herstellung der Aufbauschichten 114 verstärken und/oder verfestigen. Das Material der Laminatschicht 112 und das Chip-Verkapselungsmaterial 112a können in anderen Ausführungsformen andere geeignete Materialien umfassen.
  • Eine oder mehrere Verbindungen können in der Laminatschicht 112 ausgebildet sein, um den Chip 102a mit leitenden Merkmalen 114b (z. B. elektrische Routing-Merkmale) der Aufbauschichten 114 elektrisch zu koppeln. Beispielsweise können die Verbindungen in einigen Ausführungsformen Durchkontaktierungsstrukturen 112b umfassen, die sich durch die Laminatschicht 112 und das Chip-Verkapselungsmaterial 112a zu entsprechenden Kontakten, wie z. B. Kontaktinseln auf dem Chip 102a, erstrecken. Die Durchkontaktierungsstrukturen 112b können mithilfe eines beliebigen geeigneten Prozesses ausgebildet werden, einschließlich beispielsweise eines Laservorgangs zum Entfernen von Material der Laminatschicht 112 und des Chip-Verkapselungsmaterials 112a, um ein Laser-Durchkontaktierungskontaktloch zwischen dem Chip 102a und den Aufbauschichten 114 bereitzustellen. Das Laser-Durchkontaktierungskontaktloch kann eine Struktur haben, die genauso aussieht, als wäre sie durch einen Laservorgang ausgebildet. Beispielsweise kann ein Profil des Laser-Durchkontaktierungskontaktlochs, wie man sieht, spitz zulaufen. Die Verbindungen der Laminatschicht 112 können bei anderen Ausführungsformen andere geeignete Verbindungsstrukturen aufweisen.
  • Die Verwendung eines Laservorgangs zum Bilden von Öffnungen in der Laminatschicht 112 und/oder im Chip-Verkapselungsmaterial 112a kann bei einer Temperatur (z. B. bei oder fast bei Raumtemperatur) erfolgen, die viel niedriger ist als die Löt-Reflow-Temperatur. Dementsprechend können durch Verwenden eines Laservorgangs zum Herstellen des Laser-Durchkontaktierungskontaktlochs für das erste Verbindungsniveau (First-Level Interconnect, FLI) zwischen dem Chip 102a und dem Gehäusesubstrat 104 wärmebedingte Defekte (z. B. Belastung oder Verwerfung) reduziert oder vermieden werden, die eine fehlerhafte Zuverlässigkeit der Verbindung oder andere FLI-Defekte verursachen, die mit dem CTE-Unterschied zwischen dem Chip 102a und dem Gehäusesubstrat 104 in Verbindung stehen. Beispielsweise können Defekte, wie z. B. Massive Solder Bump-Bridge(MSBB), Die Misalignment-(DM) und Non-Contact Open-(NCO)Defekte in Verbindung mit der Verwendung von Mikrokugelverbindungen in der Gehäusebaugruppe 100 reduziert und/oder vermieden werden.
  • Das Gehäusesubstrat 104 kann ferner die Aufbauschichten 114 umfassen, die mit der ersten Seite der verstärkten Platte 110 gekoppelt sind. In einigen Ausführungsformen ist eine einzelne Aufbauschicht der Aufbauschichten 114 in direktem Kontakt mit der Laminatschicht 112. Die Aufbauschichten 114 können elektrische Routing-Merkmale (z. B. im Folgenden „leitende Merkmale 114b” genannt) einzelner Aufbauschichten 114 sein, die gemeinsam in einem elektrisch isolierenden Material (im Folgenden „Isolator 114a” genannt) gekoppelt sind. Die leitenden Merkmale 114b können beispielsweise, Kerben, Durchkontakte, Bahnen oder andere geeignete Routing-Strukturen umfassen, die aus einem elektrisch leitenden Material (z. B. Kupfer) bestehen. Der Isolator 114a kann aus einem Epoxidharz bestehen. Die leitenden Merkmale 114b und der Isolator 114a können bei anderen Ausführungsformen aus anderen geeigneten Materialien bestehen. In einigen Ausführungsformen können die Aufbauschichten 114 unter Verwendung von Ajinomoto-Aufbaufilm(ABF)-Techniken ausgebildet werden. Andere geeignete Techniken zum Herstellen der Aufbauschichten 114 können bei anderen Ausführungsformen verwendet werden.
  • In einigen Ausführungsformen kann ein weiterer Chip 102b mit dem Gehäusesubstrat 104 gekoppelt werden. Beispielsweise ist der Chip 102b in der dargestellten Ausführungsform mit den Aufbauschichten 114 unter Verwendung eines lötbaren Materials 116, wie z. B. Lothöcker zum Koppeln entsprechender Kontakte (z. B. Kontaktinseln) auf dem Chip 102b mit den leitenden Merkmalen 114b der Aufbauschichten 114, in einer Flipchip-Konfiguration gekoppelt. In einigen Ausführungsformen kann ein Unterfüllungsmaterial 118 zwischen einer aktiven Seite des Chips 102b und des Gehäusesubstrats 104 angeordnet sein. Der Chip 102b kann mit dem Gehäusesubstrat 104 mithilfe anderer geeigneter Techniken gekoppelt sein, wie beispielsweise, Techniken zum Drahtbonden, Einbettungstechniken und dergleichen oder andere FLI-Verbindungsstrukturen, wie z. B. Stützen, um den Chip 102b mit dem Gehäusesubstrat 104 zu koppeln.
  • Gemäß verschiedenen Ausführungsformen kann der erste Chip 102a ein Logikchip wie beispielsweise ein Prozessor oder ASIC sein und der zweite Chip 102b ein Speicherchip sein. Die ersten Chips 102a und/oder, 102b können konfiguriert sein, um andere Funktionen bei anderen Ausführungsformen auszuführen.
  • In einigen Ausführungsformen können die leitenden Merkmale 114b der Aufbauschichten 114 elektrisch mit den Chips 102a und/oder 102b (z. B. und möglicherweise anderen Chips) gekoppelt und konfiguriert sein, um elektrische Signale der Chips 102a und/oder 102b durch das Gehäusesubstrat 104 zu routen. Die elektrischen Signale können Eingangs-/Ausgangs-(A/E)-Signale und/oder Leistungs-/Erdungssignale verbunden mit dem Betrieb der Chips 102a, 102b umfassen. In einigen Ausführungsformen können die leitenden Merkmale 114b elektrische Signale zwischen den Chips 102a, 102b routen. In dieser Hinsicht können die Chips 102a und 102b elektrisch miteinander gekoppelt sein. In einigen Ausführungsformen können die leitenden Merkmale 114b elektrische Signale zwischen einem oder mehreren der Chips 102a, 102b und einem anderen elektrischen Bauteil, wie beispielsweise einer Leiterplatte 106, mithilfe von Verbindungen in der Laminatschicht 112, PTHs 110b und/oder Gehäuseniveau-Verbindungen, wie z. B. Lotkugeln 120, routen.
  • In einigen Ausführungsformen können eine oder mehrere Gehäuseniveau-Verbindungen, wie beispielsweise Lotkugeln 120, mit dem Gehäusesubstrat 104 gekoppelt werden, um die elektrischen Signale weiter zu einem anderen elektrischen Bauteil, wie z. B. einer Leiterplatte 106, zu routen. Die Lotkugeln 120 können in einigen Ausführungsformen in einer Ball-Grid-Array-(BGA)-Konfiguration angeordnet sein. Die Gehäuseniveau-Verbindungen können andere geeignete Strukturen umfassen, wie beispielsweise, Land-Grid-Array-(LGA)-Strukturen. Die Gehäuseniveau-Verbindungen (z. B. Lotkugeln 120) können, in einigen Ausführungsformen, wie man sieht, mit den PTHs 110b durch die Chip-Befestigungsschicht 108 gekoppelt werden. In anderen Ausführungsformen können zusätzliche Aufbauschichten (nicht gezeigt) auf der Chip-Befestigungsschicht 108 ausgebildet sein, um zusätzliches elektrisches Routing für das Gehäusesubstrat 104 bereitzustellen, und die Gehäuseniveau-Verbindungen können mit den zusätzlichen Aufbauschichten gekoppelt sein.
  • Die Gehäusebaugruppe 100 kann darüber hinaus eine Leiterplatte 106 umfassen, die mit dem Gehäusesubstrat 104 durch die Gehäuseniveau-Verbindungen (z. B. Lotkugeln 120) gekoppelt ist. Nur ein kleiner Teil der Leiterplatte 106 kann zum Zweck der Diskussion dargestellt werden. Die Gehäuseniveau-Verbindungen können mit Kontakten (z. B. Kontaktinseln) der Leiterplatte 106 gekoppelt sein, um elektrische Signale der Chips 102a, 102b zwischen dem Gehäusesubstrat 104 und der Leiterplatte 106 zu routen. Die Leiterplatte 106 kann eine gedruckte Leiterplatte (PCB) sein, die aus einem elektrisch isolierenden Material besteht, wie zum Beispiel ein Epoxidharzlaminat. Die Leiterplatte 106 kann zum Beispiel elektrisch isolierende Schichten aufweisen, die aus Materialien wie zum Beispiel Polytetrafluorethylen, Phenol-Baumwollpapiermaterialien, wie zum Beispiel Flame Retardant 4 (FR-4), FR-1, Baumwollpapier und Epoxidharzmaterialien, wie zum Beispiel CEM-1 oder CEM-3, oder Glasfasergewebe-Materialien, die mit einem Epoxidharz-Prepreg-Material zusammengeschichtet sind, bestehen. Elektrische Routing-Strukturen (nicht gezeigt), wie zum Beispiel Bahnen, Kerben, Durchkontaktierungen und dergleichen, können durch die elektrisch leitenden Schichten ausgebildet sein, um die elektrischen Signale der Chips 102a, 102b durch die Leiterplatte 106 zu routen. Die Leiterplatte 106 kann bei anderen Ausführungsformen aus anderen geeigneten Materialien bestehen. Bei einigen Ausführungsformen ist die Leiterplatte 106 eine Hauptplatine (zum Beispiel Hauptplatine 802 der 8).
  • Die Gehäusebaugruppe 100 kann Bauteile enthalten, die bei anderen Ausführungsformen in einer großen Vielfalt anderer geeigneter Konfigurationen konfiguriert sind, zum Beispiel Interposer, Multichip-Gehäusekonfigurationen, die System-in-Package (SiP) und/oder Package-on-Package-(PoP)-Konfigurationen aufweisen, um bei einigen anderen Ausführungsformen elektrische Signale zwischen den Chips 102a, 102b und anderen elektrischen Bauteilen zu routen.
  • Die 2a–h veranschaulichen schematisch verschiedene Fertigungsstadien einer beispielhaften IC-Gehäusebaugruppe (im Folgenden „Gehäusebaugruppe 200” genannt) gemäß einigen Ausführungsformen. Die Gehäusebaugruppe 200 kann mit Ausführungsformen, die in Zusammenhang mit Gehäusebaugruppe 100 beschrieben sind und umgekehrt, übereinstimmen.
  • 2a zeigt die Gehäusebaugruppe 200 nach dem Bereitstellen einer Chip-Befestigungsschicht 108 auf einem Dummy-Nutzen (im Folgenden „Nutzen 224” genannt), der die Handhabung der Gehäusebaugruppe 200 während der Herstellung vereinfacht. Ein abziehbarer Kern 222, der aus einem Metall wie beispielsweise Kupfer bestehen kann, kann auf dem Nutzen 224 angeordnet sein, um die Chip-Befestigungsschicht 108 aufzunehmen und zu halten. In einigen Ausführungsformen kann die Chip-Befestigungsschicht 108 ein B-Zustandsharz umfassen, das auf dem abziehbaren Kern 222 positioniert wird.
  • Ein Chip 102a und die verstärkte Platte 110 können, wie durch die nach unten zeigenden Pfeile gezeigt, auf der Chip-Befestigungsschicht 108 positioniert werden. Vor der Positionierung auf der Chip-Befestigungsschicht 108 kann die verstärkte Platte 110 so hergestellt werden, dass sie eine oder mehrere PTHs 110b umfasst, die eine Aussparung 110a und Bahnen 110e haben, die auf beiden Seiten der plattierten Öffnungen 110c ausgebildet sind, die mit einem Verdämmungsmaterial 110d gefüllt werden können.
  • 2b zeigt die Gehäusebaugruppe 200 nach dem Koppeln des Chips 102a und der verstärkten Platte 110 mit der Chip-Befestigungsschicht 108. Der Chip 102a und die verstärkte Platte 110 können mit der Chip-Befestigungsschicht 108 mithilfe einer geeigneten Technik gekoppelt werden. In einigen Ausführungsformen kann ein Beschichtungsverfahren zum Koppeln des Chips 102a und der verstärkten Platte 110 mit der Chip-Befestigungsschicht 108 verwendet werden. Beispielsweise kann ein Heißpressverfahren in einer Vakuumumgebung verwendet werden, um Wärme und Druck zwischen der Chip-Befestigungsschicht 108 und der verstärkten Platte 110 und/oder zwischen der Chip-Befestigungsschicht 108 und dem Chip 102a anzuwenden. In einigen Ausführungsformen kann auf das Heißpressverfahren ein Härtungsverfahren folgen, das zum Härten des B-Zustandsharzes der Chip-Befestigungsschicht 108 verwendet werden kann. In einigen Ausführungsformen können der Chip 102a und die verstärkte Platte 110 gleichzeitig mit der Chip-Befestigungsschicht 108 gekoppelt werden (z. B. mithilfe desselben Heißpressverfahrens und/oder Härtungsverfahrens).
  • 2c zeigt die Gehäusebaugruppe 200 nach der Bereitstellung der Laminatschicht 112 zur Positionierung auf der verstärkten Platte 110, und 2d zeigt die Gehäusebaugruppe 200 nach der Durchführung eines Beschichtungsverfahrens, um die Laminatschicht 112 mit der verstärkten Platte 110 zu koppeln und die Aussparung 110a mit Material der Laminatschicht 112 zu füllen, um Chip-Verkapselungsmaterial 112a bereitzustellen. Die Laminatschicht 112 kann in einigen Ausführungsformen aus B-Zustands-Prepreg-Material bestehen. In einigen Ausführungsformen umfasst das Beschichtungsverfahren ein Heißpressverfahren. Andere geeignete Techniken und/oder Materialien können in Verbindung mit der Laminatschicht 112 in anderen Ausführungsformen verwendet werden.
  • 2e zeigt die Gehäusebaugruppe 200 nach dem Ausbilden einer oder mehrerer Aufbauschichten 114 auf der Laminatschicht 112 und das Entkoppeln der Chip-Befestigungsschicht 108 vom Nutzen 224. Die Aufbauschichten 114 können mithilfe einer beliebigen geeigneten Technik ausgebildet werden, einschließlich beispielsweise Beschichtungsverfahren, wie z. B. ABF-Techniken. Der abziehbare Kern 222 kann vom Nutzen 224 (z. B. durch Abziehen) entfernt werden. Der abziehbare Kern 222 kann darüber hinaus von der Chip-Befestigung 108 durch Abzieh- und/oder Ätzvorgänge entfernt werden, die zum Entfernen von Material vom abziehbaren Kern 222 in Bezug auf die Chip-Befestigungsschicht 108 ausgewählt werden.
  • In einigen Ausführungsformen können vor dem Ausbilden der Aufbauschichten 114, Durchkontaktierungsstrukturen 112b durch Material der Laminatschicht 112 ausgebildet werden, um FLIs für den Chip 102a bereitzustellen. Die Durchkontaktierungsstrukturen 112b können mithilfe eines Laservorgangs ausgebildet werden, um das Material in einigen Ausführungsformen von der Laminatschicht 112 zu entfernen. Der Laservorgang kann einen Bohrvorgang umfassen, der unter Verwendung einer Umgebungstemperatur ausgeführt wird, die bei oder fast bei Raumtemperatur oder unter 100°C ist.
  • 2f zeigt die Gehäusebaugruppe 200 nach dem Ausbilden der Öffnungen 114c, um leitende Merkmale 114b der Aufbauschichten 114 freizulegen, und das Ausbilden der Öffnungen 108a, um Verbindungen (z. B. PTHs 110b) der verstärkten Platte 110 freizulegen. Die Öffnungen 114c und 108a können mithilfe einer beliebigen geeigneten Technik ausgebildet werden, einschließlich beispielsweise eines Laservorgangs zum Wegbohren von Material des Isolators 114a und/oder der Chip-Befestigungsschicht 108. Ein Vorgang zum Entfernen von Bohrrückständen kann zum Säubern der Flächen in den Öffnungen 114c und/oder 108a verwendet werden, und eine Flächenendbearbeitung kann auf elektrisch leitenden Flächen in den Öffnungen 114c und/oder 108a aufgebracht werden, um die Ausbildung von Kontaktlöchern mit den elektrisch leitenden Flächen zu vereinfachen.
  • 2g zeigt die Gehäusebaugruppe 200 nach dem Ablagern von lötbarem Material 116 in den Öffnungen 114c mithilfe einer beliebigen geeigneten Technik. Das lötbare Material 116 kann beispielsweise Lothöcker für die Chip-Befestigung umfassen. In anderen Ausführungsformen kann das lötbare Material 116 auf einer Fläche des Chips aufgebracht werden, der an der Gehäusebaugruppe 200 befestigt werden soll.
  • 2h zeigt die Gehäusebaugruppe 200 nach dem Befestigen des Chips 102b an der Gehäusebaugruppe 200. Beispielsweise kann der Chip 102b mit den leitenden Merkmalen 114b der Aufbauschichten 114 mithilfe eines a Flipchip-Reflow-Lötvorgangs gekoppelt werden. In einigen Ausführungsformen kann das Unterfüllungsmaterial 118 in einem Bereich zwischen dem Chip 102b und dem Gehäusesubstrat 104 angeordnet sein.
  • 3 veranschaulicht schematisch eine Querschnitt-Seitenansicht einer beispielhaften IC-Gehäusebaugruppe (im Folgenden „Gehäusebaugruppe 300” genannt) gemäß einigen Ausführungsformen. Die Gehäusebaugruppe 300 kann mit Ausführungsformen, die in Zusammenhang mit Gehäusebaugruppe 100 oder 200 beschrieben sind, übereinstimmen, mit Ausnahme davon, dass die verstärkte Platte 110 der Gehäusebaugruppe 300 der 3 einen elektrisch leitenden Kern 110f, wie z. B. ein Metall (z. B. Aluminium oder Kupfer), und eine elektrisch isolierende Schicht 110g umfasst, die auf dem Kern 110f angeordnet ist, um eine Barriere zwischen dem Material des Kerns 110f und den Verbindungen (z. B. PTHs 110b) bereitzustellen, die in der verstärkten Platte 110 angeordnet sind, um Kurzschlüsse und/oder Leckstrom zu vermeiden. Der Kern 110f kann ein Material enthalten, das den CTE-Unterschied zwischen Materialien (z. B. Materialien des Chips 102a) der Gehäusebaugruppe 300 während des Wärmeverfahrens reduziert und/oder ein Material, das eine höhere thermische Leitfähigkeit hat, um die Wärmeabfuhr vom Chip 102a zu erleichtern.
  • Die Gehäusebaugruppe 300 kann darüber hinaus eine Lötresistschicht 330 umfassen, die auf den Aufbauschichten 114 ausgebildet ist, und der Chip 102b kann mit den leitenden Merkmalen 114b der Aufbauschichten 114 durch die Lötresistschicht 330 gekoppelt sein. Obgleich dies nicht gezeigt wird, kann in einigen Ausführungsformen eine Lötresistschicht 330 auf der Chip-Befestigungsschicht 108 ausgebildet sein.
  • 4 veranschaulicht schematisch eine Querschnitt-Seitenansicht noch einer beispielhaften integrierten Schaltungs-(IC)-Gehäusebaugruppe (im Folgenden „Gehäusebaugruppe 400” genannt) gemäß einigen Ausführungsformen. Bei einigen Ausführungsformen kann der Chip 102b, wie man sieht, mit einer inaktiven Seite I des Chips 102a gekoppelt sein. In der dargestellten Ausführungsform ist der Chip 102b mit dem Chip 102a mithilfe von lötbarem Material 116 (z. B. oder anderen geeigneten FLIs) gekoppelt, das sich durch die Chip-Befestigungsschicht 108 erstreckt. In einigen Ausführungsformen umfasst der Chip 102a eine oder mehrere Silikon-Durchkontaktierungen (TSVs) 440, die zwischen der aktiven Seite A und der inaktiven Seite I angeordnet sind, um elektrische Signale durch den Chip 102a zu routen. Die Verbindungen (z. B. lötbares Material 116) des Chips 102b können mit den TSVs 440 elektrisch gekoppelt sein. In einigen Ausführungsformen können elektrische Signale zwischen den Chips 102a und 102b über die TSVs 440 geroutet werden.
  • 5 veranschaulicht schematisch eine Querschnitt-Seitenansicht noch einer beispielhaften integrierten Schaltungs-(IC)-Gehäusebaugruppe (im Folgenden „Gehäusebaugruppe 500” genannt) gemäß einigen Ausführungsformen. Die Gehäusebaugruppe 500 stellt eine Beispiel-PoP-Konfiguration dar.
  • In der Gehäusebaugruppe 500 ist ein Gehäusesubstrat 555 umfassend einen Chip 102c mit dem Gehäusesubstrat 104 der Gehäusebaugruppe 300 mithilfe von Gehäuseniveau-Verbindungen, wie beispielsweise Lotkugeln 120, gekoppelt. In der dargestellten Ausführungsform umfasst das Gehäusesubstrat 555 den Chip 102c, der beispielsweise mithilfe eines Klebstoffs, wie z. B. einem Unterfüllungsmaterial 118, auf einem Laminat 552 montiert ist. In der dargestellten Ausführungsform ist der Chip 102c mit dem Laminat 552 mithilfe von einem oder mehreren Bonding-Drähten 556 in einer Drahtbond-Konfiguration gekoppelt. Der Chip 102b ist zwischen dem Gehäusesubstrat 555 und dem Gehäusesubstrat 104 angeordnet.
  • Das Gehäusesubstrat 555 kann elektrische Routing-Merkmale umfassen, wie beispielsweise, PTHs 110b, die mit dem Chip 102c durch die Bonding-Drähte 556 gekoppelt sind. Die elektrischen Routing-Merkmale des Gehäusesubstrats 555 können elektrische Signale des Chips 102c zu oder von den Gehäuseniveau-Verbindungen, wie z. B. Lotkugeln 120, routen. Sonstige geeignete Techniken zum Koppeln des Chips 102c mit dem Gehäusesubstrat 555 können in anderen Ausführungsformen, einschließlich beispielsweise Flipchip-Konfigurationen, Einbettungstechniken usw., verwendet werden.
  • Eine Lötresistschicht 330 kann auf gegenüberliegenden Seiten des Laminats 552 ausgebildet werden. In einigen Ausführungsformen kann eine Vergussmasse 554 ausgebildet werden, um den Chip 102c zu verkapseln. Gemäß verschiedenen Ausführungsformen können das Unterfüllungsmaterial 118, die Vergussmasse 554 und/oder die Lötresistschicht 330 aus einem Epoxidharz bestehen, und das Laminat 552 kann ein kupferkaschiertes Laminat (Copper Clad Laminate, CCL) sein, das aus einem Epoxidharz mit Glastuch besteht. Andere geeignete Materialien können in anderen Ausführungsformen verwendet werden. Das Gehäusesubstrat 555 kann bei anderen Ausführungsformen eine große Vielzahl an anderen geeigneten Konfigurationen aufweisen. In einigen Ausführungsformen kann das Gehäusesubstrat 555 beliebige geeignete elektrische Routing-Merkmale umfassen, um den Chip 102c mit elektrischen Routing-Merkmalen des Gehäusesubstrats 104 zu koppeln.
  • 6 veranschaulicht schematisch eine Querschnitt-Seitenansicht noch einer beispielhaften integrierten Schaltungs-(IC)-Gehäusebaugruppe (im Folgenden „Gehäusebaugruppe 600” genannt) gemäß einigen Ausführungsformen. Die Gehäusebaugruppe 600 stellt eine andere PoP-Baugruppe dar. In der Gehäusebaugruppe 600 ist ein Gehäusesubstrat 555 umfassend einen Chip 102c mit dem Gehäusesubstrat 104 der Gehäusebaugruppe 400 mithilfe von Gehäuseniveau-Verbindungen, wie beispielsweise Lotkugeln 120, gekoppelt. Der Chip 102c der Gehäusebaugruppe 500 oder 600 kann konfiguriert sein, um mit den Chips 102a und/oder 102b und/oder einer Leiterplatte durch die Gehäuseniveau-Verbindungen (z. B. Lotkugeln 120) zu kommunizieren, die das Gehäusesubstrat 555 mit dem Gehäusesubstrat 104 koppeln.
  • 7 veranschaulicht schematisch ein Ablaufdiagramm für ein Verfahren 700 zur Fertigung einer IC-Gehäusebaugruppe gemäß einigen Ausführungsformen. Das Verfahren 700 kann mit Techniken und/oder Konfigurationen übereinstimmen, die in Verbindung mit den 1–6 und umgekehrt beschrieben sind.
  • Bei 702 kann das Verfahren 700 das Bereitstellen einer Chip-Befestigungsschicht (z. B. Chip-Befestigungsschicht 108 der 2a) umfassen. Bei 704 kann das Verfahren 700 das Koppeln eines ersten Chips (z. B. Chip 102a der 2b) mit der Chip-Befestigungsschicht umfassen. Bei 706 kann das Verfahren 700 das Koppeln einer verstärkten Platte (z. B. verstärkte Platte 110 der 2b) mit der Chip-Befestigungsschicht umfassen, wobei die verstärkte Platte eine Aussparung hat. Gemäß verschiedenen Ausführungsformen können die Aktionen bei 704 und 706 während desselben Vorgangs (z. B. Heißpress- und/oder Härtungsverfahren) gleichzeitig ausgeführt werden.
  • Bei 708 kann das Verfahren 700 das Ablagern eines Chip-Verkapselungsmaterials (z. B. Chip-Verkapselungsmaterial 112a der 2d) in der Aussparung umfassen. In einigen Ausführungsformen kann das Ablagern des Chip-Verkapselungsmaterials in der Aussparung durch Anbringen einer Laminatschicht (z. B. Laminatschicht 112 der 2c) auf der verstärkten Platte und das Heißpressen der Laminatschicht ausgeführt werden, um die Laminatschicht mit der verstärkten Platte zu koppeln und im Wesentlichen die Aussparung mit Material der Laminatschicht zu füllen.
  • Bei 710 kann das Verfahren 700 das Ausbilden von Chipniveau-Verbindungen (z. B. FLIs) umfassen, die sich durch das Chip-Verkapselungsmaterial zum ersten Chip erstrecken. Die Chipniveau-Verbindungen können beispielsweise, Durchkontaktierungsstrukturen (z. B. Durchkontaktierungsstrukturen 112b der 2e) umfassen, die mithilfe einer Laserbohrungstechnik ausgebildet wird. Die Chipniveau-Verbindungen können bei anderen Ausführungsformen andere geeignete Strukturen aufweisen.
  • Bei 712 kann das Verfahren 700 das Ausbilden einer oder mehrerer Aufbauschichten (z. B. Aufbauschichten 114 der 2e) eines ersten Gehäusesubstrats (z. B. Gehäusesubstrat 104 der 2e) auf der verstärkten Platte umfassen. In einigen Ausführungsformen ist der erste Chip mit elektrischen Routing-Merkmalen (z. B. leitenden Merkmalen 114b der 2e) der einen oder der mehreren Aufbauschichten durch die Chipniveau-Verbindungen nach dem Ausbilden der einen oder der mehreren Aufbauschichten elektrisch gekoppelt.
  • Bei 714 kann das Verfahren 700 das elektrische Koppeln eines zweiten Chips (z. B. Chip 102b der 2h) mit dem ersten Chip umfassen. In einigen Ausführungsformen ist der zweite Chip mit dem ersten Chip durch die elektrischen Routing-Merkmale der einen oder der mehreren Aufbauschichten (z. B. Gehäusebaugruppe 300 der 3) elektrisch gekoppelt. In anderen Ausführungsformen ist der zweite Chip mit einer inaktiven Seite des ersten Chips (z. B. Gehäusebaugruppe 400 der 4) gekoppelt. Beispielsweise kann der erste Chip TSVs umfassen, und der zweite Chip kann mit den TSVs durch die inaktive Seite des ersten Chips mithilfe von Verbindungen elektrisch gekoppelt sein, die sich durch die Chip-Befestigungsschicht erstrecken.
  • Bei 716 kann das Verfahren 700 ein zweites Gehäusesubstrat (z. B. Gehäusesubstrat 555 der 5–6) umfassend einen dritten Chip (z. B. Chip 102c der 5–6) mit dem ersten Gehäusesubstrat (z. B. Gehäusesubstrat 104 der 5–6) elektrisch koppeln. Das zweite Gehäusesubstrat kann jeweils mit einer der zwei gegenüberliegenden Seiten des ersten Gehäusesubstrats wie dargestellt beispielsweise in Verbindung mit 5–6 mithilfe von Gehäuseniveau-Verbindungen, wie z. B. Lotkugeln 120, gekoppelt werden.
  • Bei 718 kann das Verfahren 700 das elektrische Koppeln des ersten Gehäusesubstrats mit einer Leiterplatte (z. B. Leiterplatte 106 der 1) umfassen. In einigen Ausführungsformen können Gehäuseniveau-Verbindungen, wie z. B. Lotkugeln, jeweils mit einer der zwei gegenüberliegenden Seiten des ersten Gehäusesubstrats gekoppelt werden, um elektrische Signale zwischen den Chips (z. B. dem ersten Chip und zweiten Chip) des ersten Gehäusesubstrats und der Leiterplatte routen. In Ausführungsformen, in denen das zweite Gehäusesubstrat mit dem ersten Gehäusesubstrat gekoppelt ist, können die Gehäuseniveau-Verbindungen, die bei 718 ausgebildet werden, darüber hinaus konfiguriert sein, um elektrische Signale zwischen Chips (z. B. dem dritten Chip) des zweiten Gehäusesubstrats und der Leiterplatte zu routen.
  • Verschiedene Vorgänge werden auf eine Weise, die für das Verständnis des beanspruchten Gegenstands am hilfreichsten ist, als mehrere getrennte Vorgänge der Reihe nach beschrieben. Die Reihenfolge der Beschreibung ist jedoch nicht dahingehend auszulegen, dass diese Vorgänge unbedingt von einer Reihenfolge abhängig sind. Die Aktionen des Verfahrens 700 können zum Beispiel in einer anderen beliebigen Reihenfolge als der abgebildeten ausgeführt werden.
  • Ausführungsformen der vorliegenden Offenbarung können unter Verwendung jeder geeigneten, nach Wunsch zu konfigurierenden Hardware und/oder Software in ein System implementiert werden. 8 veranschaulicht schematisch eine Computervorrichtung 800, die eine IC-Gehäusebaugruppe, wie sie hier beschrieben ist, gemäß einigen Ausführungsformen aufweist. Die Computervorrichtung 800 kann eine Platine, wie z. B. Hauptplatine 802, umfassen. Die Hauptplatine 802 kann eine Anzahl von Bauteilen aufweisen, darunter aber ohne darauf beschränkt zu sein, einen Prozessor 804 und mindestens einen Kommunikationschip 806. Der Prozessor 804 kann physisch und elektrisch mit der Hauptplatine 802 gekoppelt sein. Bei einigen Umsetzungen kann der mindestens eine Kommunikationschips 806 ebenfalls physisch und elektrisch mit der Hauptplatine 802 gekoppelt sein. Bei weiteren Ausführungsformen, kann der Kommunikationschip 806 Teil des Prozessors 804 sein.
  • In Abhängigkeit von seinen Anwendungen kann die Computervorrichtung 800 andere Bauteile umfassen, die physisch und elektrisch mit der Hauptplatine 802 gekoppelt sein können oder nicht. Diese anderen Bauteile können, ohne auf sie beschränkt zu sein, flüchtigen Speicher (zum Beispiel DRAM), nicht flüchtigen Speicher (zum Beispiel ROM), Flashspeicher, einen Grafikprozessor, einen digitalen Signalprozessor, einen Krypto-Prozessor, einen Chipsatz, eine Antenne, ein Display, ein Touchscreen-Display, einen Touchscreen-Controller, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein Global Positioning System-(GPS)-Gerät, einem Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera, ein Massenspeichergerät (wie zum Beispiel eine Festplatte, Compact Disc (CD), Digital Versatile Disk (DVD) usw. enthalten.
  • Der Kommunikationschip 806 kann drahtlose Kommunikation für die Übertragung von Daten zu und von der Computervorrichtung 800 ermöglichen. Der Begriff „drahtlos” und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff bedeutet nicht, dass die dazugehörigen Vorrichtungen keine Drähte enthalten, obwohl dies in einigen Ausführungsformen der Fall sein könnte. Der Kommunikationschip 806 kann einen beliebigen von einer Anzahl von Drahtlosstandards oder -protokollen implementieren, die ohne auf Institute for Electrical und Electronic Engineers (IEEE)-Standards beschränkt zu sein, umfassen Wi-Fi (IEEE 802.11-Familie), IEEE 802.16-Standards (z. B. IEEE 802.16-2005 Ergänzung), Long-Term Evolution(LTE)-Projekt gemeinsam mit allen Ergänzungen, Updates, und/oder Revisionen (z. B. das LTE-Advanced-Projekt, Ultra Mobile Broadband(UMB)-Projekt (auch als „3GPP2” bezeichnet), usw.). BWA-Netzwerke, die mit IEEE 802.16 kompatibel sind, werden allgemein WiMAX-Netzwerke genannt, ein Akronym für Worldwide Interoperability for Microwave Access, das eine Zertifizierungskennzeichnung für Produkte ist, die die Konformitäts- und Wechselwirkungstests für die Standards IEEE 802.16 bestanden haben. Der Kommunikationschip 806 kann in Übereinstimmung mit einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA) oder LTE-Netzwerk arbeiten. Der Kommunikationschip 806 kann in Übereinstimmung mit Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 806 kann in Übereinstimmung mit Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), Ableitungen davon sowie mit irgendwelchen anderen drahtlosen Protokollen arbeiten, die 3G, 4G, 5G und höher genannt werden. Der Kommunikationschip 806 kann bei anderen Ausführungsformen in Übereinstimmung mit anderen drahtlosen Protokollen arbeiten.
  • Die Computervorrichtung 800 kann eine Mehrzahl von Kommunikationschips 806 umfassen. Zum Beispiel kann ein erster Kommunikationschip 806 drahtlosen Kommunikationen mit kürzerer Reichweite zugeordnet sein, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 806 kann drahtlosen Kommunikation mit einer größeren Reichweite zugeordnet sein, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen.
  • Der Prozessor 804 der Computervorrichtung 800 kann in eine IC-Gehäusebaugruppe (z. B. Gehäusebaugruppe 100 der 1) verpackt werden, wie im vorliegenden Dokument beschrieben. Unter Bezugnahme auf 1 und 8, kann die Leiterplatte 106 der 1 zum Beispiel eine Hauptplatine 802 sein, und der Prozessor 804 kann ein Chip 102a oder 102b sein, der in ein Gehäusesubstrat 104 gepackt ist. Das Gehäusesubstrat 104 und die Hauptplatine 802 können miteinander durch Verwendung von Gehäuseniveau-Verbindungsstrukturen (z. B. Lotkugeln 120) gekoppelt werden. Der Begriff „Prozessor” kann sich auf jede Vorrichtung oder einen Teil einer Vorrichtung beziehen, die/der elektronische Daten von Registern und oder Speicher verarbeitet, um die elektronischen Daten in andere elektronischen Daten umzuwandeln, die in Registern und/oder Speichern gespeichert werden können.
  • Der Kommunikationschip 806 kann auch einen Chip (zum Beispiel Chip 102a der 1) aufweisen, der in einer IC-Baugruppe (zum Beispiel Gehäusebaugruppe 100 der 1), wie hier beschrieben, verpackt ist. Bei weiteren Umsetzungen, kann ein anderes Bauteil (zum Beispiel eine Speichervorrichtung oder andere integrierte Schaltungsvorrichtung), das innerhalb der Computervorrichtung 800 verpackt ist, einen Chip aufweisen (zum Beispiel Chip 102a oder 102b der 1), der in einer IC-Gehäusebaugruppe (zum Beispiel Baugruppe 100 der 1) wie hier beschrieben verpackt ist.
  • In verschiedenen Implementierungen kann die Computervorrichtung 800 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent („PDA”), ein Ultra-Mobile PC, ein Mobiltelefon, ein Tischcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikabspielgerät oder ein digitaler Videorekorder sein. In einer Ausführungsform kann die Computervorrichtung 800 eine Computervorrichtung sein. In weiteren Implementierungen kann die Computervorrichtung 800 eine beliebige andere elektronische Vorrichtung sein, welche Daten verarbeitet.
  • BEISPIELE
  • Gemäß verschiedenen Ausführungsformen, beschreibt die vorliegende Offenbarung ein Gerät (z. B. eine Gehäusebaugruppe) umfassend eine Chip-Befestigungsschicht, einen Chip, der mit der Chip-Befestigungsschicht gekoppelt ist, wobei der Chip eine Seite umfassend aktive Vorrichtungen des Chips und eine inaktive Seite hat, die gegenüber der aktiven Seite angeordnet ist, eine verstärkte Platte, die mit der Chip-Befestigungsschicht gekoppelt ist, wobei die verstärkte Platte eine erste Seite und eine zweite Seite hat, die gegenüber der ersten Seite angeordnet ist, und eine Aussparung, die in der verstärkten Platte angeordnet ist, und eine oder mehrere Aufbauschichten, die mit der zweiten Seite der verstärkten Platte gekoppelt sind, wobei die eine oder die mehreren Aufbauschichten einen Isolator und leitende Merkmale umfassen, die in dem Isolator angeordnet sind, wobei die leitenden Merkmale mit dem Chip elektrisch gekoppelt sind, wobei die inaktive Seite des Chips in direktem Kontakt mit der Chip-Befestigungsschicht ist, die erste Seite der verstärkten Platte in direktem Kontakt mit der Chip-Befestigungsschicht ist und der Chip in der Aussparung angeordnet ist. In einigen Ausführungsformen kann das Gerät ferner ein Chip-Verkapselungsmaterial enthalten, das in der Aussparung angeordnet ist und zumindest teilweise die aktive Seite des Chips verkapselt, wobei der Chip mit den elektrischen Routing-Merkmalen der einen oder mehreren Aufbauschichten durch Durchkontaktierungsstrukturen elektrisch gekoppelt ist, die sich durch das Chip-Verkapselungsmaterial erstrecken. In einigen Ausführungsformen umfasst das Chip-Verkapselungsmaterial Prepreg-Material einer Laminatschicht, die zwischen der einen oder den mehreren Aufbauschichten und der verstärkten Platte angeordnet ist, wobei die Laminatschicht in direktem Kontakt mit der zweiten Seite der verstärkte Platte ist, und der Chip eine Stärke hat, die kleiner ist als die Stärke der verstärkten Platte, gemessen von der ersten Seite zur zweiten Seite der verstärkten Platte.
  • In einigen Ausführungsformen ist der Chip ein erster Chip, und das Gerät umfasst ferner einen zweiten Chip, der mit dem ersten Chip elektrisch gekoppelt ist. In einigen Ausführungsformen ist der zweite Chip mit dem ersten Chip durch die elektrischen Routing-Merkmale von der einen oder den mehreren Aufbauschichten elektrisch gekoppelt, und die verstärkte Platte umfasst Durchkontaktierungen (Plated Through Holes, PTHs), die konfiguriert sind, um elektrische Signale des ersten Chips und des zweiten Chips zu Gehäuseniveau-Verbindungen zu routen, die mit den PTHs durch die Chip-Befestigungsschicht gekoppelt sind. In einigen Ausführungsformen sind die eine oder die mehreren Aufbauschichten, die verstärkte Platte und die Chip-Befestigungsschicht Teil eines ersten Gehäusesubstrats und die Gehäuseniveau-Verbindungen sind erste Gehäuseniveau-Verbindungen, die konfiguriert sind, um das erste Gehäusesubstrat mit einer Leiterplatte zu koppeln. In einigen Ausführungsformen umfasst das Gerät darüber hinaus ein zweites Gehäusesubstrat, das mit dem ersten Gehäusesubstrat mithilfe zweiter Gehäuseniveau-Verbindungen gekoppelt ist, und einen dritten Chip, der in dem zweiten Gehäusesubstrat montiert oder eingebettet ist, wobei der dritte Chip mit dem ersten Gehäusesubstrat durch die zweiten Gehäuseniveau-Verbindungen elektrisch gekoppelt ist, wobei der zweite Chip zwischen dem ersten Gehäusesubstrat und dem zweiten Gehäusesubstrat angeordnet ist.
  • In einigen Ausführungsformen umfasst der erste Chip Silizium-Durchkontakte (TSVs), die zwischen der aktiven Seite und der inaktiven Seite des ersten Chips angeordnet sind, und der zweite Chip ist mit den TSVs durch die inaktive Seite des ersten Chips mithilfe von Verbindungen elektrisch gekoppelt, die sich durch die Chip-Befestigungsschicht erstrecken. In einigen Ausführungsformen sind die eine oder die mehreren Aufbauschichten, die verstärkte Platte und die Chip-Befestigungsschicht Teil eines ersten Gehäusesubstrats, und das Gerät umfasst darüber hinaus erste Gehäuseniveau-Verbindungen, die konfiguriert sind, um das erste Gehäusesubstrat mit einer Leiterplatte zu koppeln, ein zweites Gehäusesubstrat, das mit dem ersten Gehäusesubstrat mithilfe zweiter Gehäuseniveau-Verbindungen gekoppelt ist, die konfiguriert sind, um elektrische Signale zwischen dem ersten Gehäusesubstrat und dem zweiten Gehäusesubstrat durch die Chip-Befestigungsschicht zu routen, und einen dritten Chip, der in dem zweiten Gehäusesubstrat montiert oder eingebettet ist, wobei der dritte Chip mit dem ersten Gehäusesubstrat durch die zweiten Gehäuseniveau-Verbindungen elektrisch gekoppelt ist. In einigen Ausführungsformen bestehen die eine oder die mehreren Aufbauschichten aus einem Epoxidmaterial, und die verstärkte Platte besteht aus einem Epoxidmaterial mit Glastuch. In einigen Ausführungsformen umfasst die verstärkte Platte Verbindungen, die konfiguriert sind, um die erste Seite und die zweite Seite der verstärkten Platte elektrisch zu koppeln, und die verstärkte Platte besteht aus einem Metallkern mit einer elektrisch isolierenden Schicht, die auf dem Metallkern angeordnet ist, um den Metallkern von den Verbindungen der verstärkten Platte elektrisch zu isolieren.
  • Gemäß verschiedenen Ausführungsformen, beschreibt die vorliegende Offenbarung ein Verfahren zum Herstellen einer Gehäusebaugruppe, wobei das Verfahren Folgendes umfasst: das Bereitstellen einer Chip-Befestigungsschicht, das Koppeln eines Chips mit der mit der Chip-Befestigungsschicht, wobei der Chip eine aktive Seite umfassend aktive Vorrichtungen des Chips und eine inaktive Seite hat, die gegenüber der aktiven Seite angeordnet ist, das Koppeln einer verstärkte Platte mit der Chip-Befestigungsschicht, wobei die verstärkte Platte eine erste Seite und eine zweite Seite hat, die gegenüber der ersten Seite angeordnet ist, und eine Aussparung, die in der verstärkten Platte angeordnet ist, und das Ausbilden einer oder mehrerer Aufbauschichten auf der zweiten Seite der verstärkten Platte, wobei die eine oder die mehreren Aufbauschichten einen Isolator und leitende Merkmale umfassen, die in dem Isolator angeordnet sind, wobei die leitenden Merkmale mit dem Chip elektrisch gekoppelt sind, wobei die inaktive Seite des Chips in direktem Kontakt mit der Chip-Befestigungsschicht ist, die erste Seite der verstärkten Platte in direktem Kontakt mit der Chip-Befestigungsschicht ist und der Chip in der Aussparung angeordnet ist. In einigen Ausführungsformen umfasst das Verfahren darüber hinaus vor dem Ausbilden der einen oder der mehreren Aufbauschichten, das Ablagern eines Chip-Verkapselungsmaterials in der Aussparung und mindestens teilweise das Verkapseln der aktiven Seite des Chips, und das Ausbilden von Durchkontaktierungsstrukturen, die sich durch das Chip-Verkapselungsmaterial erstrecken, mithilfe eines Laserbohrvorgangs, wobei der Chip mit den elektrischen Routing-Merkmalen der einen oder der mehreren Aufbauschichten durch die Durchkontaktierungsstrukturen nach dem Ausbilden der einen oder der mehreren Aufbauschichten elektrisch gekoppelt ist. In einigen Ausführungsformen umfasst das Ablagern des Chip-Verkapselungsmaterials das Anbringen einer Laminatschicht auf der zweiten Seite der verstärkten Platte und das Heißpressen der Laminatschicht, um die Laminatschicht mit der verstärkten Platte zu koppeln und im Wesentlichen die Aussparung mit Prepreg-Material der Laminatschicht zu füllen.
  • In einigen Ausführungsformen ist der Chip ein erster Chip, und das Verfahren umfasst ferner das elektrische Koppeln eines zweiten Chips mit dem ersten Chip. In einigen Ausführungsformen umfasst das elektrische Koppeln des zweiten Chips mit dem ersten Chip das elektrische Koppeln des zweiten Chips mit dem ersten Chip durch die elektrischen Routing-Merkmale der einen oder den mehreren Aufbauschichten. In einigen Ausführungsformen umfasst das Verfahren darüber hinaus das Ausbilden von Gehäuseniveau-Verbindungen, die mit dem ersten Chip und dem zweiten Chip durch die Chip-Befestigungsschicht und Durchkontaktierungen (Plated Through Holes, PTHs) elektrisch gekoppelt sind, die in der verstärkten Platte angeordnet sind, wobei die PTHs konfiguriert sind, um elektrische Signale des ersten Chips und des zweiten Chips zu Gehäuseniveau-Verbindungen zu routen. In einigen Ausführungsformen sind die eine oder die mehreren Aufbauschichten, die verstärkte Platte und die Chip-Befestigungsschicht Teil eines ersten Gehäusesubstrats und die Gehäuseniveau-Verbindungen sind erste Gehäuseniveau-Verbindungen, die konfiguriert sind, um das erste Gehäusesubstrat mit einer Leiterplatte zu koppeln. In einigen Ausführungsformen umfasst das Verfahren darüber hinaus das Koppeln eines zweiten Gehäusesubstrats mit dem ersten Gehäusesubstrat mithilfe zweiter Gehäuseniveau-Verbindungen, wobei das zweite Gehäusesubstrat einen dritten Chip umfasst, der in dem zweiten Gehäusesubstrat montiert oder eingebettet ist, wobei der dritte Chip mit dem ersten Gehäusesubstrat durch die zweiten Gehäuseniveau-Verbindungen elektrisch gekoppelt ist, wobei der zweite Chip zwischen dem ersten Gehäusesubstrat und dem zweiten Gehäusesubstrat angeordnet ist.
  • In einigen Ausführungsformen umfasst der erste Chip Silizium-Durchkontakte (TSVs), die zwischen der aktiven Seite und der inaktiven Seite des ersten Chips angeordnet sind. In einigen Ausführungsformen umfasst das elektrische Koppeln des zweiten Chips mit dem ersten Chip das elektrische Koppeln des zweiten Chips mit den TSVs durch die inaktive Seite des ersten Chips mithilfe von Verbindungen, die sich durch die Chip-Befestigungsschicht erstrecken. In einigen Ausführungsformen sind die eine oder die mehreren Aufbauschichten, die verstärkte Platte und die Chip-Befestigungsschicht Teil eines ersten Gehäusesubstrats. In einigen Ausführungsformen umfasst das Verfahren darüber hinaus das Ausbilden von ersten Gehäuseniveau-Verbindungen, die konfiguriert sind, um das erste Gehäusesubstrat mit einer Leiterplatte zu koppeln, und ein zweites Gehäusesubstrats mit dem ersten Gehäusesubstrat mithilfe zweiter Gehäuseniveau-Verbindungen zu koppeln, die konfiguriert sind, um elektrische Signale zwischen dem ersten Gehäusesubstrat und dem zweiten Gehäusesubstrat durch die Chip-Befestigungsschicht zu routen, wobei das zweite Gehäusesubstrat einen dritten Chip umfasst, der in dem zweiten Gehäusesubstrat montiert oder eingebettet ist, wobei der dritte Chip mit dem ersten Gehäusesubstrat durch die zweiten Gehäuseniveau-Verbindungen elektrisch gekoppelt ist. In einigen Ausführungsformen umfasst das Bereitstellen einer Chip-Befestigungsschicht das Bereitstellen eines B-Zustandsharzes auf einem Nutzen, und das Koppeln eines Chips mit der Chip-Befestigungsschicht und das Koppeln einer verstärkten Platte mit der Chip-Befestigungsschicht mithilfe eines Heißpressverfahrens zum Befestigen des Chips und der verstärkten Platte an das B-Zustandsharz wird gleichzeitig ausgeführt.
  • Gemäß verschiedenen Ausführungsformen, beschreibt die vorliegende Offenbarung ein System (z. B. eine Computervorrichtung) umfassend eine Leiterplatte und eine Gehäusebaugruppe, die mit der Leiterplatte gekoppelt ist, wobei die Gehäusebaugruppe Folgendes umfasst: eine Chip-Befestigungsschicht, einen Chip, der mit der Chip-Befestigungsschicht gekoppelt ist, wobei der Chip eine aktive Seite umfassend aktive Vorrichtungen des Chips und eine inaktive Seite hat, die gegenüber der aktiven Seite angeordnet ist, eine verstärkte Platte, die mit der Chip-Befestigungsschicht gekoppelt ist, wobei die verstärkte Platte eine erste Seite und eine zweite Seite hat, die gegenüber der ersten Seite angeordnet ist, und eine Aussparung, die in der verstärkten Platte angeordnet ist, und eine oder mehrere Aufbauschichten, die mit der zweiten Seite der verstärkten Platte gekoppelt sind, wobei die eine oder die mehreren Aufbauschichten einen Isolator und leitende Merkmale umfassen, die in dem Isolator angeordnet sind, wobei die leitenden Merkmale mit dem Chip elektrisch gekoppelt sind, wobei die inaktive Seite des Chips in direktem Kontakt mit der Chip-Befestigungsschicht ist, die erste Seite der verstärkten Platte in direktem Kontakt mit der Chip-Befestigungsschicht ist und der Chip in der Aussparung angeordnet ist. In einigen Ausführungsformen ist die Leiterplatte mit der Gehäusebaugruppe mithilfe von Gehäuseniveau-Verbindungen gekoppelt, die sich durch die Chip-Befestigungsschicht erstrecken. In einigen Ausführungsformen ist das System eine mobile Computervorrichtung, die ferner eine Antenne, ein Display, ein Touchscreen-Display, einen Touchscreen-Controller, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein Global Positioning System-(GPS)-Gerät, einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher oder eine Kamera umfasst, die mit einer Leiterplatte gekoppelt ist.
  • Verschiedene Ausführungsformen können irgendwelche geeigneten Kombinationen der oben beschriebenen Ausführungsformen aufweisen, darunter alternative (oder) Ausführungsformen von Ausführungsformen, die in Konjunktivform (und) oben beschrieben sind (zum Beispiel können die „und” „und/oder” sein). Ferner können einige Ausführungsformen einen oder mehrere Manufakturartikel (zum Beispiel nicht flüchtige computerlesbare Träger) aufweisen, auf denen Anweisungen gespeichert sind, die, wenn sie ausgeführt werden, in Aktionen irgendeiner der oben beschriebenen Ausführungsformen resultieren. Außerdem können einige Ausführungsformen Geräte oder Systeme enthalten, die irgendwelche geeignete Mittel zum Ausführen der verschiedenen Operationen der oben beschriebenen Ausführungsformen aufweisen.
  • Die oben stehende Beschreibung veranschaulichender Ausführungsformen, darunter das, was in der Zusammenfassung beschrieben ist, ist nicht dazu bestimmt, als vollständig angesehen zu werden oder die Erfindung auf die genauen, hier offenbarten Formen zu beschränken. Auch wenn spezifische Ausführungsformen der Erfindung und Beispiele für sie hier zu veranschaulichenden Zwecken beschrieben sind, sind, wie der Fachmann erkennen wird, verschiedene äquivalente Änderungen innerhalb des Geltungsbereichs der Erfindung möglich.
  • Diese Änderungen können an Ausführungsformen der vorliegenden Offenbarung angesichts der oben stehenden ausführlichen Beschreibung erfolgen. Die in den folgenden Ansprüchen verwendeten Begriffe dürfen nicht dahingehend ausgelegt werden, dass sie die verschiedenen Ausführungsformen der vorliegenden Offenbarung auf spezifische Umsetzungen beschränken, die in der Patentschrift und den Ansprüchen offenbart sind. Der Geltungsbereich der Erfindung soll vielmehr vollständig durch die folgenden Ansprüche bestimmt werden, die gemäß den etablierten Doktrinen der Auslegung von Ansprüchen auszulegen sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE 802.11 [0070]
    • IEEE 802.16 [0070]
    • IEEE 802.16-2005 [0070]
    • IEEE 802.16 [0070]
    • IEEE 802.16 [0070]

Claims (15)

  1. Gehäusebaugruppe umfassend: eine Chip-Befestigungsschicht; einen Chip, der mit der Chip-Befestigungsschicht gekoppelt ist, wobei der Chip eine aktive Seite umfassend aktive Vorrichtungen des Chips und eine inaktive Seite hat, die gegenüber der aktiven Seite angeordnet ist; eine verstärkte Platte, die mit der Chip-Befestigungsschicht gekoppelt ist, wobei die verstärkte Platte eine erste Seite und eine zweite Seite hat, die gegenüber der ersten Seite angeordnet ist, und eine Aussparung, die in der verstärkten Platte angeordnet ist; und eine oder mehrere Aufbauschichten, die mit der zweiten Seite der verstärkten Platte gekoppelt sind, wobei die eine oder mehreren Aufbauschichten einen Isolator und leitende Merkmale umfassen, die im Isolator angeordnet sind, wobei die leitenden Merkmale elektrisch mit dem Chip gekoppelt sind, wobei die inaktive Seite des Chips in direkten Kontakt mit der Chip-Befestigungsschicht ist, wobei die erste Seite der verstärkten Platte in direktem Kontakt mit der Chip-Befestigungsschicht und der Chip in der Aussparung angeordnet ist.
  2. Gehäusebaugruppe nach Anspruch 1 ferner umfassend: ein Chip-Verkapselungsmaterial, das in der Aussparung angeordnet ist und zumindest teilweise die aktive Seite des Chips verkapselt, wobei der Chip mit den elektrischen Routing-Merkmalen der einen oder der mehreren Aufbauschichten durch Durchkontaktierungsstrukturen elektrisch gekoppelt ist, die sich durch das Chip-Verkapselungsmaterial erstrecken.
  3. Gehäusebaugruppe nach Anspruch 2, wobei: das Chip-Verkapselungsmaterial Prepreg-Material einer Laminatschicht umfasst, die zwischen der einen oder den mehreren Aufbauschichten und der verstärkten Platte angeordnet ist, wobei die Laminatschicht in direktem Kontakt mit der zweiten Seite der verstärkte Platte ist; und Der Chip eine Stärke hat, die kleiner ist als die Stärke der verstärkten Platte, gemessen von der ersten Seite zur zweiten Seite der verstärkten Platte.
  4. Gehäusebaugruppe nach Anspruch 1, wobei der Chip ein erster Chip ist, wobei die Gehäusebaugruppe ferner einen zweiten Chip umfasst, der mit dem ersten Chip elektrisch gekoppelt ist.
  5. Gehäusebaugruppe nach Anspruch 4, wobei: der zweite Chip mit dem ersten Chip durch die elektrischen Routing-Merkmale der einen oder der mehreren Aufbauschichten elektrisch gekoppelt ist; und die verstärkte Platte Durchkontaktierungen (Plated Through Holes, PTHs) umfasst, die konfiguriert sind, um elektrische Signale des ersten Chips und des zweiten Chips zu Gehäuseniveau-Verbindungen zu routen, die mit den PTHs durch die Chip-Befestigungsschicht gekoppelt sind.
  6. Gehäusebaugruppe nach Anspruch 5, wobei die eine oder die mehreren Aufbauschichten, die verstärkte Platte und die Chip-Befestigungsschicht Teil eines ersten Gehäusesubstrats und die Gehäuseniveau-Verbindungen erste Gehäuseniveau-Verbindungen sind, die konfiguriert sind, um das erste Gehäusesubstrat mit einer Leiterplatte zu koppeln, wobei die Gehäusebaugruppe ferner umfasst: ein zweites Gehäusesubstrat, das mit dem ersten Gehäusesubstrat mithilfe zweiter Gehäuseniveau-Verbindungen gekoppelt ist; und ein dritter Chip, der in dem zweiten Gehäusesubstrat montiert oder eingebettet ist, wobei der dritte Chip mit dem ersten Gehäusesubstrat durch die zweiten Gehäuseniveau-Verbindungen elektrisch gekoppelt ist, wobei der zweite Chip zwischen dem ersten Gehäusesubstrat und dem zweiten Gehäusesubstrat angeordnet ist.
  7. Gehäusebaugruppe nach Anspruch 4, wobei: der erste Chip Silizium-Durchkontakte (TSVs) umfasst, die zwischen der aktiven Seite und der inaktiven Seite des ersten Chips angeordnet sind; und der zweite Chip mit den TSVs durch die inaktive Seite des ersten Chips mithilfe von Verbindungen elektrisch gekoppelt ist, die sich durch die Chip-Befestigungsschicht erstrecken.
  8. Gehäusebaugruppe nach Anspruch 1, wobei die eine oder die mehreren Aufbauschichten, die verstärkte Platte und die Chip-Befestigungsschicht Teil eines ersten Gehäusesubstrats sind, wobei die Gehäusebaugruppe ferner umfasst: erste Gehäuseniveau-Verbindungen, die konfiguriert sind, um das erste Gehäusesubstrat mit einer Leiterplatte zu koppeln; ein zweites Gehäusesubstrat, das mit dem ersten Gehäusesubstrat mithilfe zweiter Gehäuseniveau-Verbindungen gekoppelt ist, die konfiguriert sind, um elektrische Signale zwischen dem ersten Gehäusesubstrat und dem zweiten Gehäusesubstrat durch die Chip-Befestigungsschicht zu routen; und einen dritter Chip, der in dem zweiten Gehäusesubstrat montiert oder eingebettet ist, wobei der dritte Chip mit dem ersten Gehäusesubstrat durch die zweiten Gehäuseniveau-Verbindungen elektrisch gekoppelt ist.
  9. Gehäusebaugruppe nach einem der Ansprüche 1–8, wobei: die eine oder die mehreren Aufbauschichten aus einem Epoxidmaterial bestehen; und die verstärkte Platte aus einem Epoxidmaterial mit Glastuch bestehen.
  10. Gehäusebaugruppe nach einem der Ansprüche 1–8, wobei die verstärkte Platte Verbindungen umfasst, die konfiguriert sind, um die erste Seite und die zweite Seite der verstärkten Platte elektrisch zu koppeln; und die verstärkte Platte aus einem Metallkern mit einer elektrisch isolierenden Schicht besteht, die auf dem Metallkern angeordnet ist, um den Metallkern von den Verbindungen der verstärkten Platte elektrisch zu isolieren.
  11. Verfahren zum Herstellen einer Gehäusebaugruppe, wobei das Verfahren umfasst: Bereitstellen einer Chip-Befestigungsschicht; Koppeln eines Chips mit der Chip-Befestigungsschicht, wobei der Chip eine aktive Seite umfassend aktive Vorrichtungen des Chips und eine inaktive Seite hat, die gegenüber der aktiven Seite angeordnet ist; Koppeln einer verstärkten Platte mit der Chip-Befestigungsschicht, wobei die verstärkte Platte eine erste Seite und eine zweite Seite hat, die gegenüber der ersten Seite angeordnet ist, und eine Aussparung, die in der verstärkten Platte angeordnet ist; und Ausbilden einer oder mehrerer Aufbauschichten auf der zweiten Seite der verstärkten Platte, wobei die eine oder mehreren Aufbauschichten einen Isolator und leitende Merkmale umfassen, die im Isolator angeordnet sind, wobei die leitenden Merkmale elektrisch mit dem Chip gekoppelt sind, wobei die inaktive Seite des Chips in direkten Kontakt mit der Chip-Befestigungsschicht ist, wobei die erste Seite der verstärkten Platte in direktem Kontakt mit der Chip-Befestigungsschicht ist und der Chip in der Aussparung angeordnet ist.
  12. Verfahren nach Anspruch 11, des Weiteren umfassend: vor dem Ausbilden der einen oder der mehreren Aufbauschichten, das Ablagern eines Chip-Verkapselungsmaterials in der Aussparung und mindestens teilweise das Verkapseln der aktiven Seite des Chips; und das Ausbilden von Durchkontaktierungsstrukturen, die sich durch das Chip-Verkapselungsmaterial erstrecken, mithilfe eines Laserbohrvorgangs, wobei der Chip mit den elektrischen Routing-Merkmalen der einen oder der mehreren Aufbauschichten durch die Durchkontaktierungsstrukturen nach dem Ausbilden der einen oder der mehreren Aufbauschichten elektrisch gekoppelt ist.
  13. Verfahren nach Anspruch 12, wobei das Ablagern des Chip-Verkapselungsmaterials das Anbringen einer Laminatschicht auf der zweiten Seite der verstärkten Platte und das Heißpressen der Laminatschicht umfasst, um die Laminatschicht mit der verstärkten Platte zu koppeln und im Wesentlichen die Aussparung mit Prepreg-Material der Laminatschicht zu füllen; und wobei das Bereitstellen einer Chip-Befestigungsschicht das Bereitstellen eines B-Zustandsharzes auf einem Nutzen umfasst und das Koppeln eines Chips mit der Chip-Befestigungsschicht und das Koppeln einer verstärkten Platte mit der Chip-Befestigungsschicht mithilfe eines Heißpressverfahrens zum Befestigen des Chips und der verstärkten Platte an das B-Zustandsharz gleichzeitig ausgeführt wird.
  14. Eine Computervorrichtung umfassend: eine Leiterplatte; und eine Gehäusebaugruppe, die mit der Leiterplatte gekoppelt ist, wobei die Gehäusebaugruppe umfasst: eine Chip-Befestigungsschicht; einen Chip, der mit der Chip-Befestigungsschicht gekoppelt ist, wobei der Chip eine aktive Seite umfassend aktive Vorrichtungen des Chips und eine inaktive Seite hat, die gegenüber der aktiven Seite angeordnet ist; eine verstärkte Platte, die mit der Chip-Befestigungsschicht gekoppelt ist, wobei die verstärkte Platte eine erste Seite und eine zweite Seite hat, die gegenüber der ersten Seite angeordnet ist, und eine Aussparung, die in der verstärkten Platte angeordnet ist; und eine oder mehrere Aufbauschichten, die mit der zweiten Seite der verstärkten Platte gekoppelt ist, wobei die eine oder mehreren Aufbauschichten einen Isolator und leitende Merkmale umfassen, die im Isolator angeordnet sind, wobei die leitenden Merkmale elektrisch mit dem Chip gekoppelt sind, wobei die inaktive Seite des Chips in direkten Kontakt mit der Chip-Befestigungsschicht ist, wobei die erste Seite der verstärkten Platte in direktem Kontakt mit der Chip-Befestigungsschicht ist und der Chip in der Aussparung angeordnet ist.
  15. Computervorrichtung nach Anspruch 14, wobei: die Leiterplatte mit der Gehäusebaugruppe mithilfe von Gehäuseniveau-Verbindungen gekoppelt ist, die sich durch die Chip-Befestigungsschicht erstrecken; und die Computervorrichtung eine mobile Computervorrichtung ist, die ferner Folgendes umfasst: eine oder mehrere Antennen, ein Display, ein Touchscreen-Display, einen Touchscreen-Controller, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein Global Positioning System-(GPS)-Gerät, einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher oder eine Kamera umfasst, die mit einer Leiterplatte gekoppelt ist.
DE102014108328.8A 2013-06-26 2014-06-13 Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen Active DE102014108328B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/928,179 US9685414B2 (en) 2013-06-26 2013-06-26 Package assembly for embedded die and associated techniques and configurations
US13/928,179 2013-06-26

Publications (2)

Publication Number Publication Date
DE102014108328A1 true DE102014108328A1 (de) 2014-12-31
DE102014108328B4 DE102014108328B4 (de) 2022-06-30

Family

ID=52017467

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014108328.8A Active DE102014108328B4 (de) 2013-06-26 2014-06-13 Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen

Country Status (5)

Country Link
US (4) US9685414B2 (de)
KR (1) KR101654713B1 (de)
CN (1) CN104253116B (de)
BR (1) BR102014015448A2 (de)
DE (1) DE102014108328B4 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
WO2013089754A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9941219B2 (en) * 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
TWI562318B (en) * 2015-09-11 2016-12-11 Siliconware Precision Industries Co Ltd Electronic package and fabrication method thereof
DE112015007213B4 (de) * 2015-12-22 2021-08-19 Intel Corporation Halbleiter-package mit durchgangsbrücken-die-verbindungen und verfahren zum herstellen eines halbleiter-package
EP3465751B1 (de) 2016-06-03 2021-08-18 Intel Corporation Drahtlosmodul mit antennengehäuse und deckelgehäuse
US10729000B2 (en) * 2016-09-28 2020-07-28 Intel Corporation Thermal conductivity for integrated circuit packaging
JP2018120968A (ja) * 2017-01-25 2018-08-02 太陽誘電株式会社 プリント配線板、プリント配線板を用いたモジュールおよびプリント配線板を用いたカメラモジュール
US11430740B2 (en) * 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
US10217719B2 (en) * 2017-04-06 2019-02-26 Micron Technology, Inc. Semiconductor device assemblies with molded support substrates
US10757800B1 (en) 2017-06-22 2020-08-25 Flex Ltd. Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern
US11646288B2 (en) * 2017-09-29 2023-05-09 Intel Corporation Integrating and accessing passive components in wafer-level packages
CN111201599A (zh) 2017-12-28 2020-05-26 英特尔公司 用于提供集成电路管芯的堆叠式布置的器件、方法和***
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
US11322444B2 (en) * 2018-03-23 2022-05-03 Intel Corporation Lithographic cavity formation to enable EMIB bump pitch scaling
US10431563B1 (en) 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
US10515929B2 (en) * 2018-04-09 2019-12-24 International Business Machines Corporation Carrier and integrated memory
KR102586794B1 (ko) * 2018-06-08 2023-10-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102163059B1 (ko) * 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
US10964660B1 (en) 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
US10896877B1 (en) * 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
US11094625B2 (en) * 2019-01-02 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with improved interposer structure
CN113273317A (zh) * 2019-01-07 2021-08-17 特斯拉公司 具有嵌入式组件阵列的封装设备
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US20200411441A1 (en) * 2019-06-27 2020-12-31 Intel Corporation Lithographically defined vertical interconnect access (via) for a bridge die first level interconnect (fli)
US11164804B2 (en) 2019-07-23 2021-11-02 International Business Machines Corporation Integrated circuit (IC) device package lid attach utilizing nano particle metallic paste
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11310911B2 (en) * 2020-07-14 2022-04-19 Qualcomm Incorporated Three-dimensional (3D) integrated circuit (IC) integration of an embedded chip and a preformed metal routing structure
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5847327A (en) 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US20020189853A1 (en) * 2001-06-15 2002-12-19 Phoenix Precision Technology Corp. BGA substrate with direct heat dissipating structure
TW589724B (en) 2002-03-28 2004-06-01 Toshiba Corp Semiconductor device
JP4638657B2 (ja) 2003-03-19 2011-02-23 太陽誘電株式会社 電子部品内蔵型多層基板
TW200701774A (en) * 2005-06-28 2007-01-01 Visera Technologies Co Ltd Stack-type image sensor module
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
CN100505194C (zh) 2006-03-21 2009-06-24 华东科技股份有限公司 无胶带黏晶方式的集成电路封装方法
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
US7886437B2 (en) 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
JP5284155B2 (ja) 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US8304915B2 (en) * 2008-07-23 2012-11-06 Nec Corporation Semiconductor device and method for manufacturing the same
US7842541B1 (en) * 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US8067308B2 (en) * 2009-06-08 2011-11-29 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
JP5280945B2 (ja) 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US8039304B2 (en) 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
TWI460834B (zh) 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
US8466567B2 (en) * 2010-09-16 2013-06-18 Stats Chippac Ltd. Integrated circuit packaging system with stack interconnect and method of manufacture thereof
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US8421245B2 (en) * 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
JP5536682B2 (ja) * 2011-01-18 2014-07-02 日本特殊陶業株式会社 部品内蔵配線基板
JP2012191123A (ja) * 2011-03-14 2012-10-04 Renesas Electronics Corp 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム
US9006031B2 (en) * 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
US8848380B2 (en) * 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
US8975741B2 (en) 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
US8916481B2 (en) * 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US20140048950A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same
US9087847B2 (en) * 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE 802.11
IEEE 802.16
IEEE 802.16-2005

Also Published As

Publication number Publication date
US9685414B2 (en) 2017-06-20
KR101654713B1 (ko) 2016-09-07
US20180308805A1 (en) 2018-10-25
US10014263B2 (en) 2018-07-03
CN104253116B (zh) 2018-03-27
US20170271277A1 (en) 2017-09-21
KR20150001635A (ko) 2015-01-06
US20150001731A1 (en) 2015-01-01
US20190237413A1 (en) 2019-08-01
US10522483B2 (en) 2019-12-31
US10304785B2 (en) 2019-05-28
CN104253116A (zh) 2014-12-31
BR102014015448A2 (pt) 2015-10-06
DE102014108328B4 (de) 2022-06-30

Similar Documents

Publication Publication Date Title
DE102014108328B4 (de) Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE102014104989B4 (de) Integrierte Schaltungs-Gehäusebaugruppe, die eine Glaslötstoppmaskenschicht enthält, und Verfahren zu deren Herstellung
DE112014003166B4 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite und Verfahren zur Herstellung einer solchen Baugruppe
US10770387B2 (en) Integrated circuit package substrate
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE102015112979B4 (de) Techniken und Ausgestaltungen, die mit einer Gehäuselastbaugruppe assoziiert sind
DE102013018140A1 (de) Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehende Durchführungen
DE102019106317A1 (de) Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur
DE102014109520A1 (de) Paketbaugruppen-konfigurationen für mehrfach-dies und dazugehörige techniken
JP2016046517A (ja) キャプダクタアセンブリに関連する技術及び構成
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE112014006417T5 (de) Integrierte Schaltungsanordnungen mit Formmasse
DE112015006746T5 (de) Koaxiale Vias
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE102015101952A1 (de) IC-Gehäuse
DE102018113003A1 (de) Halbleitergehäuse mit einem Hohlraum
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE112014002746B4 (de) Lötkontakte für buchsenbaugruppen und verfahren zur herstellung derselben
DE102018203990A1 (de) Mikroelektronikgehäuse, das eine erhöhte Speicherkomponentendichte bereitstellt
DE112014006418T5 (de) Package-Substrat für integrierte Schaltungen
DE112015006844T5 (de) Robuste Intermetallische-Verbindung-Schicht-Grenzfläche für ein Gehäuse in einer Gehäuseeinbettung
DE102022133839A1 (de) Mikroelektronische baugruppen mit siliciumnitridmehrfachschicht
DE112019002044T5 (de) Fan-out-package-on-package mit klebediebefestigung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: DENNEMEYER & ASSOCIATES S.A., DE

R020 Patent grant now final