CN111201599A - 用于提供集成电路管芯的堆叠式布置的器件、方法和*** - Google Patents

用于提供集成电路管芯的堆叠式布置的器件、方法和*** Download PDF

Info

Publication number
CN111201599A
CN111201599A CN201780095209.2A CN201780095209A CN111201599A CN 111201599 A CN111201599 A CN 111201599A CN 201780095209 A CN201780095209 A CN 201780095209A CN 111201599 A CN111201599 A CN 111201599A
Authority
CN
China
Prior art keywords
die
integrated circuit
processor
memory
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780095209.2A
Other languages
English (en)
Inventor
W·戈梅斯
M·博尔
G·J·欣顿
R·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111201599A publication Critical patent/CN111201599A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

用于提供集成电路(IC)管芯堆叠的互连电路的技术和机制。在一个实施例中，第一IC管芯的第一集成电路被配置为经由第一IC管芯的第一互连耦合到第二IC管芯的第二集成电路。当第一IC管芯和第二IC管芯彼此耦合时，第一IC管芯的第二互连进一步耦合到第二集成电路，其中第二互连耦合到第一IC管芯的两个相对侧中的每一侧。在另一个实施例中，第二集成电路包括处理器逻辑单元，并且第一集成电路被配置为缓存数据以供处理器逻辑单元访问。在另一个实施例中，第一集成电路包括输电电路和封装上输入输出接口，以缓存数据以供处理器逻辑单元以较高的带宽和较低的功耗进行访问。

Description

用于提供集成电路管芯的堆叠式布置的器件、方法和***
技术领域
本文描述的实施例总体上涉及集成电路器件的领域，且更具体地但非排他地，涉及用于将电路与堆叠式管芯器件互连的方法和装置。
背景技术
在可以将集成电路(IC)管芯更密集地封装在电路板表面上的情况下，可以减小所封装模块的尺寸和成本，并可以提高***性能。一种提高封装密度的可能方法涉及将管芯彼此上下堆叠地放置以形成被称为堆叠式管芯器件或堆叠式芯片器件的三维堆叠。近年来，堆叠式管芯技术的扩散和多样性不断增加。这种管芯堆叠方案包括：堆叠多个尺寸逐渐减小的管芯以便于引线键合，或使用间隔物堆叠多个相同尺寸的管芯，或者采用斜切(beveling)技术或将“T-切割”管芯用于上部管芯。
随着连续几代的半导体制造和封装技术在尺寸和集成度上的不断发展，期望在渐进的改进方面获得越来越高的额外提高，从而可以实现IC管芯堆叠设计的多样性。
附图说明
在附图的各图中通过示例而非限制的方式示出了本发明的各种实施例，其中：
图1是示出根据实施例的集成电路器件的元件的截面图。
图2是示出根据实施例的提供堆叠式IC管芯的功能的方法的要素的流程图。
图3是根据实施例的IC管芯的堆叠式布置的透视图。
图4是根据实施例的IC管芯的堆叠式布置的透视图。
图5是根据实施例的IC管芯的堆叠式布置的透视图。
图6是根据实施例的IC管芯的堆叠式布置的透视图。
图7是根据实施例的IC管芯的堆叠式布置的透视图。
图8是示出了根据实施例的计算设备的元件的功能框图。
图9是示出根据实施例的示例性计算机***的元件的功能框图。
具体实施方式
本文讨论的实施例多样地提供了用于IC管芯的技术和机制，以提供有源电路元件的功能和互连功能，这使得能够向或从另一IC管芯传递一个或多个电压和/或一个或多个信号。在一个实施例中，第一IC管芯被配置为以堆叠式配置与第二IC管芯耦合。第一IC管芯可以包括第一集成电路，该第一集成电路包括有源电路元件(例如，包括CMOS和/或其他晶体管)，以耦合到第二IC管芯的第二集成电路并与第二集成电路一起操作。在这样的实施例中，第一IC管芯可以进一步包括在第一IC管芯的相对侧之间提供直通连接的互连。当耦合到第二IC管芯时，第一IC管芯的第一部分可操作以用作硅中介层，例如，其中第一IC管芯的另一部分用于提供高速缓存、控制器、电压调节器和/或其他有源电路功能以与第二IC管芯一起操作。
本文描述的技术可以在一个或多个电子设备中实现。可以利用本文描述的技术的电子设备的非限制性示例包括任何种类的移动设备和/或固定设备，诸如相机、蜂窝电话、计算机终端、台式计算机、电子阅读器、传真机、信息亭、膝上型电脑、上网本电脑、笔记本电脑、互联网设备、支付终端、个人数字助理、媒体播放器和/或记录器、服务器(例如，刀片服务器、机架安装服务器、其组合等)、机顶盒、智能电话、平板个人电脑、超移动个人电脑、有线电话、其组合等。更一般地，本文描述的技术可以在包括以堆叠式配置彼此布置的IC管芯的多种电子设备中的任何一种中使用。
图1示出了根据实施例的包括IC管芯的堆叠式布置的***100的侧视截面图。至少一个这样的IC管芯可以被耦合以提供以下二者：可被另一个IC管芯访问的有源电路元件，以及中介层型功能，中介层类型功能传递一个或多个电压和/或一个或多个信号以使用所述另一个IC管芯来进行其通信。图1中包括的插图示出了***100的一个区域101的详细视图。
作为举例说明而非限制，***100可以包括IC管芯130和耦合到其上的一个或多个其他IC管芯150a(和/或150b)的堆叠式布置。例如，***100可以在顶部上包括多个并排的IC管芯150a/150b，每个IC管芯都连接到下面的单个IC管芯130。IC管芯130的侧面132可以具有设置在其中或在其上的第一触点180(例如，包括金属焊盘、微凸块焊点等)，其中IC管芯130被配置为经由第一触点180耦合到接口硬件，接口硬件被设置在IC管芯150a(和/或150b)的相对侧之中或之上。类似地，IC管芯130可进一步包括第二触点170，其设置在与侧面132相对的另一侧134之中或之上。在一些实施例中，第二触点170可有助于将IC管芯130额外地耦合到封装衬底120。
封装衬底120示出了包括陶瓷、有机和/或其他合适的绝缘体材料的各种结构中的任意种，以向IC管芯130提供物理支撑。封装衬底120的图案化导体(未示出)可以以各种方式延伸穿过这种绝缘体材料，以便于向和/或从IC管芯130发送一个或多个电压或信号。这样的导体-例如，包括铜、金、银等-可以通过图案化的金属层和以各种方式耦合到其上的过孔形成。封装衬底120可以包括从常规封装衬底设计调整而来的结构-例如，其中封装衬底120具有内核或可替换地是无内核的。***100可以另外或替代地包括各种引线键合和/或其他互连结构中的任意种(未示出)，以便以各种方式来促进IC管芯130、150a(和/或150b)中的一些或全部与封装衬底120彼此电耦合。
在一些实施例中，设置在封装衬底120的底侧之中或之上的额外触点160可以有助于将封装衬底120进一步耦合到一个或多个其他结构，诸如所示的举例说明性印刷电路板(PCB)110。PCB 110可以由此经由封装衬底120的导体耦合到IC管芯130、150a(和/或150b)。然而，***100可以可替代地省略PCB 110-例如，在***100是要经由触点160耦合到PCB110的封装IC器件的情况下。在一些实施例中，***100可以进一步省略封装衬底120。
IC管芯150a(和/或150b)可以包括集成电路152a(和/或152b)，其可操作以访问堆叠式布置的其他电路和/或以其他方式与堆叠式布置的其他电路一起操作-例如，其中所述其他电路包括IC管芯130的举例说明性集成电路140。在这样的实施例中，集成电路140和集成电路152a(和/或152b)可以经由触点180中的一些触点彼此耦合。此外，集成电路152a/152b(和/或IC管芯150a/150b的其他电路)可以进一步-例如经由触点180中的其他触点和经由IC管芯130的互连结构142-耦合到触点170中的一些触点或全部触点。例如，互连结构142可以将触点180中的各个触点分别与触点170中相应的一个触点耦合。经由互连结构142的这种耦合中的一些或全部可以独立于IC管芯130的任何有源电路元件。
集成电路152a(和/或152b)可以包括处理器逻辑单元，诸如中央处理单元和/或图形处理器的一个或多个内核。在这样的实施例中，电路140可以包括被配置为响应于所述处理器逻辑单元而操作(例如，通过接收来自所述处理器逻辑单元的请求并对所述请求进行服务)和/或以其他方式促进所述处理器逻辑单元的操作的各种有源电路元件中的任何种。作为举例说明而非限制，集成电路140可以包括数据高速缓存(在一些实施例中，包括分层高速缓存架构的多个级)，该数据高速缓存用于缓存数据以供集成电路152a/152b的处理器访问。替代地或另外地，集成电路140可以包括输电电路，用以向集成电路152a/152b提供电源电压-并且在一些实施例中，提供参考电压(例如，地电压)。在一些实施例中，集成电路140另外地或替代地包括存储器控制器、主存储器逻辑单元-例如，包括动态随机存取存储器(DRAM)等。例如，集成电路152a(和/或152b)可以包括主机处理器和RAM存储器逻辑单元，其中集成电路140包括存储器控制器逻辑单元，主机处理器将通过该存储器控制器逻辑单元来访问所述RAM存储器逻辑单元。在一些实施例中，集成电路140包括输入/输出(I/O)电路，该输入/输出(I/O)电路包括被配置为根据标准协议参与通信的一个或多个协议栈。
如区域101的详细视图所示，IC管芯130可以包括半导体衬底131和器件层133，该器件层133包括与半导体衬底131以各种方式集成(例如，形成在其之中或之上)的集成电路。器件层133的这种集成电路可以包括互补金属氧化物半导体(CMOS)晶体管和/或其他有源电路元件，这些有源电路元件被配置为用作数据高速缓存、主存储器、输电电路、I/O电路等。然而，一些实施例不限于可以利用器件层133的集成电路提供的特定功能。
IC管芯130可进一步包括设置在器件层133上的一个或多个金属化层135。该一个或多个金属化层135可以包括图案化的迹线、过孔和/或其他导电结构，其以各种方式使器件层133能够与IC管芯150a(和/或150b)耦合。例如，器件层133可以包括集成电路140的一些或全部，其中一个或多个金属化层135包括互连146，每个互连146都耦合在集成电路140与触点180中相应的一个触点之间。尽管将互连146图示为过孔结构，但鉴于本文的描述，应当理解，互连146的具体数量和配置仅是举例说明性的，并且根据特定于实施方式的细节可以包括多种不同的图案化导电路径中的任何种。
如在区域101的详细视图中进一步示出的，IC管芯150a(和/或150b)可以类似地包括半导体衬底151和器件层153，该器件层153包括设置在半导体衬底151之中或之上的集成电路。器件层153的有源电路元件(例如，包括集成电路152a/125b)可以提供处理器、存储器、控制器、集线器、I/O电路和/或被配置为与集成电路140通信的各种其他逻辑单元中的任何种。一些实施例不限于可以利用器件层153的集成电路提供的特定功能。IC管芯150a(和/或150b)的一个或多个金属化层155可以提供导电结构，以使得能够将器件层153与IC管芯130耦合。
在一个实施例中，IC管芯130的附加互连(例如，包括所示的举例说明性互连144)中的每个附加互连将被以各种方式耦合到触点180中相应的一个触点和触点170中相应的一个触点-例如，其中，在IC管芯130的相对侧上的触点经由不包括任何有源电路元件的信号路径彼此耦合。互连144(例如，其可以包括互连结构142)可以以各种方式用作相应的“直通”导电路径，每个导电路径在侧面132、134之间传送各自的信号或各自的电压。例如，互连144可以穿过器件层133，同时与器件层133的任何有源电路元件电隔离。因此，IC管芯130可以提供数据高速缓存、存储器、控制器、I/O和/或其他有源电路组件的功能，以及例如有助于IC管芯150a(和/或150b)与(例如)封装衬底120的互连的中介层的附加功能。尽管将互连144图示为过孔结构，但鉴于本文的描述，应当理解，互连144的具体数量和配置仅是举例说明性的，并且根据特定于实施方式的细节可以包括多种不同的图案化导电路径中的任何种。
图2示出了根据实施例的用于提供IC管芯的堆叠式布置的方法200的操作。方法200是耦合IC管芯以提供有源电路元件的功能-有源电路元件例如将用作高速缓存、控制器、输电单元、I/O接收器/发射器等-以及直通功能的处理的一个示例，所述直通功能使另一个IC管芯与封装衬底或其他此类器件之间能够进行通信。方法200可以例如提供***100的结构之间的连通性。
在所示的举例说明性实施例中，方法200包括：在210处，将第一IC管芯的第一互连中的每个第一互连，经由设置在该IC管芯的第一侧之中或之上的第一触点中相应的一个第一触点耦合到第二IC管芯。例如，第一IC管芯、第二IC管芯、第一触点和第一侧可以分别是IC管芯130、IC管芯150a(和/或150b)、触点180和侧面132。第一互连(例如，包括互连144)中的每个第一互连可以延伸到第一IC管芯的第一侧和与第一侧相对的第二侧(例如，侧面134)。
方法200可以进一步包括：在220处，将第一IC管芯的第二互连中的每个第二互连，经由第一触点中相应的一个第一触点耦合到第二IC管芯。第二互连(例如，包括互连146)可以耦合在第一IC管芯的第一集成电路与第二IC管芯的第二集成电路之间。例如，第一集成电路和第二集成电路可以分别包括集成电路140和集成电路152a(和/或152b)。第二集成电路可以例如包括处理器逻辑单元，诸如中央处理单元的一个或多个处理器内核。替代地或另外地，第一集成电路可以包括数据高速缓存器、输电电路、I/O协议栈、存储器控制器等中的一个或多个。
作为举例说明而非限制，第二集成电路可以包括处理器和存储器(例如，包括一个或多个DRAM块)，其中，第一集成电路包括存储器控制器，用以经由第二互连耦合到处理器和存储器中的每一个。在这样的实施例中，存储器控制器可以向处理器提供对存储器的访问。例如，第一IC管芯可以从第二IC管芯接收由主机处理器发送的针对存储器控制器的存储器访问请求。为了满足这样的存储器访问请求，存储器控制器可以从第一IC管芯发送相应的命令以读取、写入、刷新、激活或以其他方式访问第二IC管芯的DRAM。响应于这样的命令，DRAM可以将一个或多个信号(例如，包括已读取的数据、控制信号、纠错信息等)发送回第一IC管芯处的存储器控制器。基于这样的一个或多个信号，存储器控制器可以将指示该存储器访问请求已被服务的通信发送回第二IC的主机处理器。
尽管一些实施例在这方面不受限制，但是方法200可以另外或替代地包括一个或多个操作，以将堆叠式IC管芯进一步耦合到其他电路器件和/或有助于这种进一步的耦合。例如，方法200可以包括：在230处，经由第一IC管芯的第二侧将第一IC管芯耦合到封装衬底。方法200可以进一步包括：例如，在240处，在第一IC管芯和第二IC管芯上方沉积模塑料。
在一些实施例中，方法200另外或替代地包括：在250处，在第一IC管芯与第二IC管芯之间传送信号。例如，在250处的传送可以包括：在第二IC管芯和封装衬底或经由第二侧耦合到第一IC管芯的其他器件之间经由第一互连传送第一信号。在250处的传送可以另外或替代地包括：经由第二互连在第一集成电路和第二集成电路之间传送第二信号。在这样的实施例中，第一集成电路和第二集成电路可以参与一系列信号，包括例如读和/或写请求以及对访问高速缓存、DRAM等中的数据的响应。
图3示出了根据另一实施例的包括IC管芯的堆叠式配置的IC器件300的分解图。IC器件300的电路结构可以具有***100的特征-例如，其中，根据方法200执行所述结构的制造、互连和/或操作。
在所示的实施例中，IC器件300包括IC管芯310、320，其例如在功能上分别对应于IC管芯150a、130。IC管芯320可以经由其侧面322耦合到IC管芯310的侧面312。例如，这种耦合可以使IC管芯310的集成电路316能够经由IC管芯310、320的各自金属化层与IC管芯320的集成电路326进行通信。在一个示例性实施例中，集成电路316包括一个或多个处理器，其中集成电路326包括(例如)用于要由所述一个或多个处理器访问的数据的高速缓存。
IC管芯320的一个或多个金属化层可以进一步包括其他互连(例如所示的举例说明性互连340)，这些互连有助于在IC管芯320的侧面322与IC管芯320的与侧面322相对的侧面324之间的直通连接。在这样的实施例中，集成电路316(或IC管芯310的其他电路)可以被耦合以经由互连340传送信号。这种传送可以包括发送由集成电路316接收的信号，该信号用于确定集成电路316和集成电路326之间的通信。替代地或另外地，这种传送可以包括发送由集成电路316输出的信号，该信号是基于集成电路316和集成电路326之间的通信的。
图4示出了根据另一实施例的包括堆叠式IC管芯的IC器件400的分解图。IC器件400可以具有***100或IC器件300的特征-例如，其中根据方法200的一种或多种操作来提供所述结构的功能。
在一个实施例中，IC器件400包括IC管芯410、420，其例如在功能上分别对应于IC管芯150a、130。IC管芯410、420可以经由相应的侧面412、422彼此耦合-例如，其中这种耦合使得IC管芯410的集成电路416能够经由IC管芯410、420的金属化层与IC管芯420的集成电路(诸如所示的举例说明性集成电路组件426、428)进行通信。集成电路416可以包括(例如)一个或多个处理器内核，以执行主机操作***和/或各种其他软件过程中的任何种。
在这样的实施例中，集成电路组件426、428可以提供不同的功能-例如，其中，集成电路组件426、428将由IC管芯310的处理器在不同的时间和/或彼此独立地以各种方式进行访问。例如，集成电路组件426、428可以包括数据高速缓存器、存储器控制器、输电单元、I/O协议栈等中的不同的相应项。IC管芯420的一个或多个金属化层可以进一步包括其他互连440，这些互连440有助于在IC管芯420的侧面422与IC管芯420的与侧面422相对的另一侧424之间的直通连接。集成电路416(或IC管芯410的其他电路)可以经由互连440耦合以传送信号-例如，其中一些或所有这样的信号将以各种方式确定集成电路416与集成电路组件426、428中的一者或两者之间的通信，或以各种方式基于集成电路416与集成电路组件426、428中的一者或两者之间的通信。
图5示出了根据另一实施例的包括堆叠式IC管芯的IC器件500的分解图。IC器件500可以具有***100或IC器件300、400之一的特征。在一个实施例中，IC器件500包括IC管芯510、520，其例如在功能上分别对应于IC管芯150a、130。IC管芯510、520可以经由相应的侧面512、522彼此耦合-例如，其中这种耦合使得IC管芯510的集成电路(例如，包括电路部件516、518)能够经由IC管芯510、520的金属化层与IC管芯520的集成电路526进行通信。电路组件516、518可以包括(例如)处理器单元，且在一些实施例中，包括要由处理器单元访问的一个或多个DRAM和/或其他存储器块。仅作为示例而非限制，在所示的实施例中，电路组件516包括以堆叠式配置布置的两个DRAM和/或其他类型的存储器块。
在这样的实施例中，集成电路组件526可以提供存储器控制器的功能，所述存储器控制器耦合到电路组件516、518中的每一个。存储器控制器可以被配置为服务于来自由电路组件516、518的处理器执行的主机进程的请求，该请求要访问存储在电路组件516、518的存储器中的数据。IC管芯520的金属化层可以进一步包括其他互连540，这些互连540有助于在IC管芯520的相对侧522、524之间的直通连接。电路组件516、518(或IC管芯510的其他电路元件)可以经由互连540耦合以传送信号-例如，其中一些或所有这样的信号将以各种方式确定在集成电路526与集成电路组件516、518中的一者或两者之间的通信或以各种方式基于在集成电路526与集成电路组件516、518中的一者或两者之间的通信。
图6示出了根据另一实施例的包括堆叠式IC管芯的IC器件600的分解图。IC器件600可以具有***100或IC器件300、400和500之一的特征。在一个实施例中，IC器件600包括IC管芯610、620，其例如在功能上分别对应于IC管芯150a、130。IC管芯610、620可以经由相应的侧面612、622彼此耦合-例如，其中这种耦合使得IC管芯610的集成电路(例如，包括电路组件616、618和650)能够经由IC管芯610、620的金属化层与IC管芯620的集成电路626进行通信。仅作为示例而非限制，电路组件616可以包括一个或多个DRAM和/或其他存储器块，并且电路组件618可以包括处理器单元。仅作为示例而非限制，在示出的实施例中，电路组件616包括以堆叠式配置布置的四个DRAM和/或其他类型的存储器块。另外，电路组件650可以包括输入/输出(I/O)总线，以有助于在处理器单元618与一个或多个存储器块616之间的高带宽访问。
在这样的实施例中，仅作为示例而非限制，IC器件600可以提供存储器控制器以及输电和封装上输入输出(OPIO)接口的功能，如集成电路组件626的分解图所示，所有这些都可以耦合到电路组件616、618和650中的每一个。存储器控制器可以被配置为使用OPIO接口和I/O总线650来服务于来自由电路组件618的处理器执行的主机进程的请求，该请求包括对访问存储在电路组件616的存储器(例如DRAM存储器块)中的数据的请求。
在这样的实施例中，仅作为示例而非限制，当将IC器件600集成到片上***(SOC)或中央处理单元(CPU)中时，OPIO接口和I/O总线650的功能减少了对大量DRAM通道的需求。电路组件626和I/O总线650中的输电和OPIO接口功能可实现存储器616、处理器单元618和存储器控制器626电路组件之间的高速低电压传输速率，从而有助于以较低的功耗对存储器进行较高带宽的访问。
在这样的实施例中，IC管芯620的金属化层可以进一步包括其他互连640，这些互连640有助于在IC管芯620的相对侧622、624之间的直通连接。电路组件616、618和650(或IC管芯610的其他电路元件)可以经由互连640耦合以传送信号-例如，其中一些或所有这样的信号将以各种方式确定基于在集成电路626与集成电路组件616、618和650中的一个或多个之间的通信，或以各种方式基于在集成电路626与集成电路组件616、618和650中的一个或多个之间的通信。
图7示出了根据另一实施例的包括堆叠式IC管芯的IC器件700的分解图。IC器件700可以具有***100以及IC器件300、400、500和600之一的特征。在一个实施例中，IC器件700包括IC管芯710a和710b，其例如在功能上对应于IC管芯150a和150b，其中两个IC管芯710a/710b并排堆叠在单个下部IC管芯720的顶部上，该下部IC管芯720例如在功能上对应于IC管芯130。IC管芯710a、710b和720可以经由相应的侧面712a/712b、722彼此耦合-例如，其中这种耦合使IC管芯710a/710b的集成电路(例如，包括电路组件716a/716b、718a/718b)能够经由IC管芯710a、710b和720的金属化层与IC管芯720的集成电路726进行通信。电路组件716a/716b、718a/718b可以包括(例如)处理器单元，并且在一些实施例中，可以包括要被处理器单元访问的一个或多个DRAM和/或其他存储器块。仅作为示例而非限制，在所示实施例中，电路组件716a/716b各自都包括以堆叠式配置布置的两个DRAM和/或其他类型的存储器块。
在这样的实施例中，集成电路组件726可以提供存储器控制器的功能，该存储器控制器耦合到电路组件716a/716b、718a/718b中的每一个。存储器控制器可以被配置为服务于来自由电路组件716a/716b、718a/718b的处理器执行的主机进程的请求，该请求访问存储在电路组件716a/716b、718a/718b的存储器中的数据。IC管芯720的金属化层可以进一步包括其他互连740，这些互连740有助于在IC管芯720的相对侧722、724之间的直通连接。电路组件716a/716b、718a/718b(或IC管芯710a和/或710b的其他电路元件)可以经由互连740耦合以传送信号-例如，其中一些或所有这样的信号将以各种方式确定在集成电路726与集成电路组件716a/716b、718a/718b中的任何一个或多个之间的通信，或以各种方式基于在集成电路726与集成电路组件716a/716b、718a/718b中的任何一个或多个之间的通信。
图8示出了根据一个实施例的计算设备800。计算设备800容纳板802。板802可以包括多个组件，包括但不限于：处理器804和至少一个通信芯片806。处理器804物理地且电气地耦合到板802。在一些实施方式中，该至少一个通信芯片806也物理地且电气地耦合到板802。在进一步的实施方式中，通信芯片806是处理器804的一部分。
取决于其应用，计算设备800可以包括其他组件，这些其他组件可以或可以不物理地且电气地耦合到板802。这些其他部件包括但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位***(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(诸如，硬盘驱动器、光盘(CD)、数字多用途盘(DVD)等等)。
通信芯片806实现了无线通信，用于往来于计算设备800传送数据。术语“无线”及其派生词可以用于描述可通过非固态介质借助使用经调制的电磁辐射传送数据的电路、设备、***、方法、技术、通信信道等。该术语并非暗示相关设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信芯片806可以实施多种无线标准或协议中的任意种，包括但不限于：Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G及之后的任何其他无线协议。计算设备800可以包括多个通信芯片806。例如，第一通信芯片806可以专用于近距离无线通信，诸如Wi-Fi和蓝牙，并且第二通信芯片806可以专用于远距离无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备800的处理器804包括封装在处理器804内的集成电路管芯。术语“处理器”可以指代任何器件或器件的部分，其处理来自寄存器和/或存储器的电子数据，以将该电子数据转变为可以存储在寄存器和/或存储器中的其他电子数据。通信芯片806也包括封装在通信芯片806内的集成电路管芯。
在多个实施方式中，计算设备800可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在进一步的实施方式中，计算设备800可以是处理数据的任何其他电子设备。
一些实施例可以被提供为计算机程序产品或软件，其可以包括其上存储有指令的机器可读介质，该指令可以用于对计算机***(或其他电子设备)进行编程以执行根据实施例的过程。机器可读介质包括用于以机器(例如，计算机)可读的形式存储或发送信息的任何机制。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光存储介质、闪存设备等)、机器(例如计算机)可读传输介质(电、光、声或其他形式的传播信号(例如红外信号、数字信号等))等。
图9示出了采用计算机***900的示例性形式的机器的示意图，在其中可以执行用于使该机器执行本文描述的方法中的任何一个或多个的指令集。在替代实施例中，该机器可以连接(例如，联网)到局域网(LAN)、内联网、外联网或互联网中的其他机器。该机器可以在客户机-服务器网络环境中以服务器或客户机的能力运行，或者在对等(或分布式)网络环境中作为对等机器运行。该机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、Web电器、服务器、网络路由器、交换机或网桥，或能够执行指令集(顺序或以其他方式)的机器，该指令集指定该机器要采取的操作。此外，尽管仅示出了单个机器，但是术语“机器”也应被认为包括单独地或共同地执行一个(或多个)指令集以执行本文描述的方法中的任何一个或多个的机器(例如，计算机)的任何集合。
示例性计算机***900包括处理器902、主存储器904(例如，只读存储器(ROM)、闪存、动态随机存取存储器(DRAM)(诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器906(例如，闪存、静态随机存取存储器(SRAM)等)和辅助存储器918(例如，数据存储设备)，它们经由总线930彼此通信。
处理器902代表一个或多个通用处理器件，诸如微处理器、中央处理单元等。更特别地，处理器902可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实施其他指令集的处理器或实施指令集组合的处理器。处理器902也可以是一个或多个专用处理器件，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理器902被配置为执行用于执行本文描述的操作的处理逻辑926。
计算机***900可以进一步包括网络接口设备908。计算机***900还可以包括视频显示单元910(例如，液晶显示器(LCD)、发光二极管显示器(LED)或阴极射线管(CRT))、字母数字输入设备912(例如键盘)、光标控制设备914(例如鼠标)和信号生成设备916(例如扬声器)。
辅助存储器918可以包括机器可访问存储介质(或更具体地，计算机可读存储介质)932，其上存储了体现本文描述的方法或功能中的任何一个或多个的一个或多个指令集(例如，软件922)。在由计算机***900执行软件922的过程中，软件922也可以全部或至少部分地驻留在主存储器904内和/或处理器902内，主存储器904和处理器902也构成机器可读存储介质。可以经由网络接口设备908通过网络920进一步传送或接收软件922。
尽管在示例性实施例中将机器可访问存储介质932示为单个介质，但是术语“机器可读存储介质”应被认为包括存储一个或多个指令集的单个介质或多个介质(例如，集中式或分布式数据库，和/或相关高速缓存和服务器)。术语“机器可读存储介质”也应被认为包括能够存储或编码供机器执行并且使机器执行一个或多个实施例中的任何实施例的指令集的任何介质。因此，术语“机器可读存储介质”应被认为包括但不限于固态存储器以及光和磁介质。
在一个实施方式中，一种集成电路(IC)管芯包括：第一触点，设置在IC管芯的第一侧之中或之上，其中，IC管芯被配置为经由第一触点耦合到第二IC管芯；第二触点，设置在IC管芯的第二侧之中或之上，第二侧与第一侧相对；第一集成电路，包括用于与第二IC管芯的第二集成电路通信的第一有源电路元件；第一互连，每个第一互连都延伸到第一侧和第二侧；以及第二互连，每个第二互连都耦合在第一侧和第一集成电路之间，其中，第一互连和第二互连中的每一个互连经由第一触点中相应的一个第一触点耦合到第二IC管芯。
在一个实施例中，第二集成电路包括处理器。在另一个实施例中，第一集成电路包括数据高速缓存。在另一个实施例中，第一集成电路包括输电电路。在另一个实施例中，第一集成电路包括协议栈。在另一个实施例中，第二集成电路包括处理器和存储器，并且其中，第一集成电路包括存储器控制器，以经由第二互连耦合到处理器和存储器中的每一个，存储器控制器向处理器提供对存储器的访问。
在另一个实施方式中，一种方法包括：将第一集成电路(IC)管芯的第一互连中的每个第一互连，经由设置在该IC管芯的第一侧之中或之上的第一触点中相应的一个第一触点耦合到第二IC管芯，第一互连中的每个第一互连延伸至第一IC管芯的第一侧和第二侧，第二侧与第一侧相对；以及将第一IC管芯的第二互连中的每个第二互连都经由第一触点中相应的一个第一触点耦合到第二IC管芯，其中，第二互连耦合在第一IC管芯的第一集成电路与第二IC管芯的第二集成电路之间。
在另一个实施例中，该方法还包括经由第二侧将第一IC管芯耦合到封装衬底。在另一个实施例中，该方法还包括在第一IC管芯和第二IC管芯上方沉积模塑料。在另一个实施例中，第二集成电路包括处理器。在另一个实施例中，第一集成电路包括数据高速缓存。在另一个实施例中，第一集成电路包括输电电路。在另一个实施例中，第一集成电路包括协议栈。在另一个实施例中，第二集成电路包括处理器和存储器，并且其中，第一集成电路包括存储器控制器，以经由第二互连耦合到处理器和存储器中的每一个，存储器控制器向处理器提供对存储器的访问。
在另一个实施方式中，一种***包括：第一集成电路(IC)管芯，其包括第一集成电路；以及第二IC管芯，其包括：第一触点，所述第一触点设置在第二IC管芯的第一侧之中或之上，其中，第二IC管芯经由第一触点耦合到第一IC管芯；第二触点，所述第二触点设置在第二IC管芯的第二侧之中或之上，第二侧与第一侧相对；第二集成电路，所述第二集成电路包括用于与第一集成电路通信的第一有源电路元件；第一互连，每个第一互连都延伸到第一侧和第二侧；以及第二互连，每个第二互连都耦合在第一侧和第二集成电路之间，其中，第一互连和第二互连中的每个互连经由第一触点中相应的一个第一触点耦合到第一IC管芯。该***还包括显示设备，该显示设备经由第二IC管芯耦合到第一IC管芯，该显示设备基于第二IC管芯输出的信号来显示图像。
在一个实施例中，第一集成电路包括处理器。在另一个实施例中，第二集成电路包括数据高速缓存。在另一个实施例中，第二集成电路包括输电电路。在另一个实施例中，第二集成电路包括协议栈。在另一个实施例中，第一集成电路包括处理器和存储器，并且其中，第二集成电路包括存储器控制器，以经由第二互连耦合到处理器和存储器中的每一个，存储器控制器向处理器提供对存储器的访问。
在一个实施例中，第二集成电路包括处理器、存储器和输入/输出总线。在一个实施例中，第一集成电路包括存储器控制器、输电电路和封装上输入输出(OPIO)接口组件中的每一个，第一集成电路经由第二互连耦合到处理器、存储器和输入/输出总线中的每一个，其中，存储器控制器、输电电路和OPIO接口向处理器提供带宽较高且功耗较低的对存储器的访问。
本文描述了能够耦合集成电路芯片的技术和架构。在上面的描述中，出于解释的目的，阐述了许多具体细节以便提供对某些实施例的透彻理解。然而，对本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践某些实施例。在其他实例中，以方框图形式示出了结构和设备，以避免使描述难以理解。
说明书中对“一个实施例”或“实施例”的提及表示结合该实施例说明的特定特征、结构或特性包括在本发明的至少一个实施例中。短语“在一个实施例中”在说明书中各个地方的出现不一定全都指代相同的实施例。
本文的具体实施方式的某些部分是根据对计算机存储器内的数据位的操作的算法和符号表示来呈现的。这些算法描述和表示是计算领域的技术人员用于最有效地向本领域的其他技术人员传达其工作实质的手段。此处，算法通常被认为是导致所需结果的步骤的自洽序列。这些步骤是需要对物理量进行物理操纵的步骤。通常，尽管不是必须的，这些量采取能够被存储、传输、组合、比较和以其他方式操纵的电或磁信号的形式。主要出于通用的原因，有时已经证明将这些信号称为位、值、元素、符号、字符、项、数字等是方便的。
但是，应该记住，所有这些和类似术语均应与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非从本文的讨论明显地另有表述，否则应理解，在整个说明中，利用诸如“处理”或“计算”或“运算”或“确定”或“显示”等术语的讨论是指计算机***或类似电子计算设备的操作和过程，该操作和过程将表示为计算机***寄存器和存储器中物理(电子)量的数据操纵并转换为类似地表示为计算机***存储器或寄存器或其他此类信息存储、传输或显示设备中的物理量的其他数据。
某些实施例还涉及用于执行本文中的操作的装置。该装置可以被特别构造用于所需目的，或者可以包括由存储在计算机中的计算机程序选择性地启动或重新配置的通用计算机。这样的计算机程序可以存储在计算机可读存储介质中，例如但不限于：任何类型的盘，包括软盘、光盘、CD-ROM和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)(诸如动态RAM(DRAM))、EPROM、EEPROM、磁卡或光卡，或适合存储电子指令并耦合到计算机***总线的任何类型的介质。
本文提出的算法和显示与任何特定计算机或其他装置没有固有的关联。各种通用***可以与根据本文的教导的程序一起使用，或者可以证明构造更专用的装置以执行所需的方法步骤是方便的。依据本文的描述，各种这些***的所需结构将是显而易见的。另外，没有参考任何特定编程语言描述某些实施例。应当理解，可以使用多种编程语言来实现如本文所述的这样的实施例的教导。
除了本文描述的内容之外，在不脱离其范围的情况下，可以对所公开的实施例及其实施方式进行各种修改。因此，本文中的图示和示例应以举例说明性而非限制性的意义来解释。本发明的范围应仅通过参考所附权利要求书来衡量。

Claims (23)

1.一种集成电路(IC)管芯，包括：
第一触点，其设置在所述IC管芯的第一侧之中或之上，其中，所述IC管芯被配置为经由所述第一触点耦合到第二IC管芯；
第二触点，其设置在所述IC管芯的第二侧之中或之上，所述第二侧与所述第一侧相对；
第一集成电路，其包括用于与所述第二IC管芯的第二集成电路通信的第一有源电路元件；
第一互连，每个第一互连都延伸到所述第一侧和所述第二侧；以及
第二互连，每个第二互连都耦合在所述第一侧和所述第一集成电路之间，其中，所述第一互连和所述第二互连中的每个互连都经由所述第一触点中相应的一个第一触点耦合到所述第二IC管芯。
2.根据权利要求1所述的IC管芯，其中，所述第二集成电路包括处理器。
3.根据权利要求1所述的IC管芯，其中，所述第一集成电路包括数据高速缓存。
4.根据权利要求1所述的IC管芯，其中，所述第一集成电路包括输电电路。
5.根据权利要求1所述的IC管芯，其中，所述第一集成电路包括协议栈。
6.根据前述权利要求1-5中任一项所述的IC管芯，其中，所述第二集成电路包括处理器和存储器，并且其中，所述第一集成电路包括存储器控制器，以经由所述第二互连耦合到所述处理器和所述存储器中的每一个，所述存储器控制器向所述处理器提供对所述存储器的访问。
7.根据前述权利要求1-5中任一项所述的IC管芯，其中，所述第二集成电路包括处理器、存储器和输入/输出总线，并且其中，所述第一集成电路包括存储器控制器、输电电路和封装上输入输出(OPIO)接口组件中的每一个，所述第一集成电路经由所述第二互连耦合到所述处理器、所述存储器和所述输入/输出总线中的每一个，所述存储器控制器、所述输电电路和所述OPIO接口向所述处理器提供带宽较高且功耗较低的对所述存储器的访问。
8.一种方法，包括：
将第一集成电路(IC)管芯的第一互连中的每个第一互连，经由设置在所述IC管芯的第一侧之中或之上的第一触点中相应的一个第一触点耦合到第二IC管芯，所述第一互连中的每一个第一互连都延伸至所述第一IC管芯的所述第一侧和第二侧，所述第二侧与所述第一侧相对；以及
将所述第一IC管芯的第二互连中的每个第二互连，经由所述第一触点中相应的一个第一触点耦合到所述第二IC管芯，其中，所述第二互连耦合在所述第一IC管芯的第一集成电路与所述第二IC管芯的第二集成电路之间。
9.根据权利要求8所述的方法，还包括：经由所述第二侧将所述第一IC管芯耦合到封装衬底。
10.根据权利要求8所述的方法，还包括：在所述第一IC管芯和所述第二IC管芯上方沉积模塑料。
11.根据权利要求8所述的方法，其中，所述第二集成电路包括处理器。
12.根据权利要求8所述的方法，其中，所述第一集成电路包括数据高速缓存。
13.根据权利要求8所述的方法，其中，所述第一集成电路包括输电电路。
14.根据权利要求8所述的方法，其中，所述第一集成电路包括协议栈。
15.根据前述权利要求8-14中任一项所述的方法，其中，所述第二集成电路包括处理器和存储器，并且其中，所述第一集成电路包括存储器控制器，以经由所述第二互连耦合到所述处理器和所述存储器中的每一个，所述存储器控制器向所述处理器提供对所述存储器的访问。
16.根据前述权利要求8-14中任一项所述的方法，其中，所述第二集成电路包括处理器、存储器和输入/输出总线，并且其中，所述第一集成电路包括存储器控制器、输电电路和封装上输入输出(OPIO)接口组件中的每一个，所述第一集成电路经由所述第二互连耦合到所述处理器、所述存储器和所述输入/输出总线中的每一个，所述存储器控制器、所述输电电路和所述OPIO接口向所述处理器提供带宽较高且功耗较低的对所述存储器的访问。
17.一种***，包括：
第一集成电路(IC)管芯，其包括第一集成电路；
第二IC管芯，其包括：
第一触点，其设置在所述第二IC管芯的第一侧之中或之上，其中，所述第二IC管芯经由所述第一触点耦合到所述第一IC管芯；
第二触点，其设置在所述第二IC管芯的第二侧之中或之上，所述第二侧与所述第一侧相对；
第二集成电路，其包括用于与所述第一集成电路通信的第一有源电路元件，
第一互连，每个第一互连都延伸到所述第一侧和所述第二侧；以及
第二互连，每个第二互连都耦合在所述第一侧和所述第二集成电路之间，其中，所述第一互连和所述第二互连中的每个互连都经由所述第一触点中相应的一个第一触点耦合到所述第一IC管芯；以及
显示设备，其经由所述第二IC管芯耦合到所述第一IC管芯，所述显示设备基于所述第二IC管芯输出的信号来显示图像。
18.根据权利要求17所述的***，其中，所述第一集成电路包括处理器。
19.根据权利要求17所述的***，其中，所述第二集成电路包括数据高速缓存。
20.根据权利要求17所述的***，其中，所述第二集成电路包括输电电路。
21.根据权利要求17所述的***，其中，所述第二集成电路包括协议栈。
22.根据前述权利要求17-21中任一项所述的***，其中，所述第一集成电路包括处理器和存储器，并且其中，所述第二集成电路包括存储器控制器，以经由所述第二互连耦合到所述处理器和所述存储器中的每一个，所述存储器控制器向所述处理器提供对所述存储器的访问。
23.根据前述权利要求17-21中任一项所述的***，其中，所述第二集成电路包括处理器、存储器和输入/输出总线，并且其中，所述第一集成电路包括存储器控制器、输电电路和封装上输入输出(OPIO)接口组件中的每一个，所述第一集成电路经由所述第二互连耦合到所述处理器、所述存储器和所述输入/输出总线中的每一个，所述存储器控制器、所述输电电路和所述OPIO接口向所述处理器提供带宽较高且功耗较低的对所述存储器的访问。
CN201780095209.2A 2017-12-28 2017-12-28 用于提供集成电路管芯的堆叠式布置的器件、方法和*** Pending CN111201599A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/068831 WO2019132946A1 (en) 2017-12-28 2017-12-28 Device, method and system for providing a stacked arrangement of integrated circuit dies

Publications (1)

Publication Number Publication Date
CN111201599A true CN111201599A (zh) 2020-05-26

Family

ID=67064082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780095209.2A Pending CN111201599A (zh) 2017-12-28 2017-12-28 用于提供集成电路管芯的堆叠式布置的器件、方法和***

Country Status (4)

Country Link
US (2) US11373987B2 (zh)
EP (1) EP3732713A4 (zh)
CN (1) CN111201599A (zh)
WO (1) WO2019132946A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019132946A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Device, method and system for providing a stacked arrangement of integrated circuit dies
US20240186248A1 (en) * 2022-12-01 2024-06-06 Adeia Semiconductor Bonding Technologies Inc. Backside power delivery network
US20240222328A1 (en) * 2022-12-30 2024-07-04 Intel Corporation Package architecture with memory chips having different process regions

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601842B2 (ja) * 2010-01-18 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体装置の試験方法、及びデータ処理システム
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US9362233B2 (en) * 2013-06-29 2016-06-07 Intel IP Corporation Radio frequency shielding within a semiconductor package
US9147638B2 (en) 2013-07-25 2015-09-29 Intel Corporation Interconnect structures for embedded bridge
US9355892B2 (en) 2013-09-09 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with active and passive devices in different tiers
US9184128B2 (en) 2013-12-13 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package and methods of forming the same
US8947931B1 (en) 2014-06-13 2015-02-03 Sandisk Technologies Inc. Memory module
US9871007B2 (en) * 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
DE112015006937T5 (de) * 2015-09-25 2018-09-06 Intel Corporation Verpackte integrierte Schaltkreisvorrichtung mit Vertiefungsstruktur
US9891282B2 (en) * 2015-12-24 2018-02-13 Intel Corporation Chip fabric interconnect quality on silicon
CN117995801A (zh) * 2017-09-25 2024-05-07 英特尔公司 使用具有双侧互连层的管芯的单片芯片堆叠
CN111095551A (zh) * 2017-09-29 2020-05-01 英特尔公司 用于提供电感器结构的器件、***和方法
WO2019066985A1 (en) * 2017-09-30 2019-04-04 Intel Corporation MINIMUM REDUCTION IN INSERTION LOSS VARIATION IN SILICON CONNECTION HOLES (TSV)
WO2019132946A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Device, method and system for providing a stacked arrangement of integrated circuit dies
US20190287872A1 (en) * 2018-03-19 2019-09-19 Intel Corporation Multi-use package architecture
US11018124B2 (en) * 2018-08-31 2021-05-25 Intel Corporation Embedded memory device and method for embedding memory device in a substrate
US20200119250A1 (en) * 2018-10-11 2020-04-16 Intel Corporation In-situ formation of a thermoelectric device in a substrate packaging
US11658095B2 (en) * 2019-03-29 2023-05-23 Intel Corporation Bump integrated thermoelectric cooler

Also Published As

Publication number Publication date
US11749663B2 (en) 2023-09-05
WO2019132946A1 (en) 2019-07-04
US20220271022A1 (en) 2022-08-25
US11373987B2 (en) 2022-06-28
US20210074695A1 (en) 2021-03-11
EP3732713A4 (en) 2021-08-04
EP3732713A1 (en) 2020-11-04

Similar Documents

Publication Publication Date Title
TWI728002B (zh) 改良晶粒的尺寸及效能之技術
US11749663B2 (en) Device, method and system for providing a stacked arrangement of integrated circuit dies
US9183890B2 (en) Stacked semiconductor device and method of manufacturing the same
US10490516B2 (en) Packaged integrated circuit device with cantilever structure
US11901274B2 (en) Packaged integrated circuit device with recess structure
US11355427B2 (en) Device, method and system for providing recessed interconnect structures of a substrate
US10998302B2 (en) Packaged device with a chiplet comprising memory resources
US10070526B2 (en) Connector with structures for bi-lateral decoupling of a hardware interface
US10477684B2 (en) Apparatus, system, and method including a bridge device for interfacing a package device with a substrate
CN107632951A (zh) 控制非直接串行连接存储设备的设备及其应用和操作方法
US20180005972A1 (en) Interface structures for packaged circuitry and method of providing same
US11134030B2 (en) Device, system and method for coupling a network-on-chip with PHY circuitry
CN111095551A (zh) 用于提供电感器结构的器件、***和方法
US11153968B2 (en) Device, system and method to promote the integrity of signal communications
US9177906B1 (en) Semiconductor package including an extended bandwidth
US10729002B2 (en) Device, system and method to mitigate signal noise in communications with a memory module
WO2017172035A1 (en) Shell structure for insulation of a through-substrate interconnect
US20230207428A1 (en) Integrated circuit die for efficient incorporation in a die stack
US20230317561A1 (en) Scalable architecture for multi-die semiconductor packages
US20240235078A9 (en) System and method for connection management in data processing system
US10497669B2 (en) Hybrid die stacking
WO2019066968A1 (en) STRUCTURES FOR DRIVING HEAT USING A SUB-HOUSED DEVICE AND METHOD OF OBTAINING THE SAME

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination