DE112015006746T5 - Koaxiale Vias - Google Patents

Koaxiale Vias Download PDF

Info

Publication number
DE112015006746T5
DE112015006746T5 DE112015006746.9T DE112015006746T DE112015006746T5 DE 112015006746 T5 DE112015006746 T5 DE 112015006746T5 DE 112015006746 T DE112015006746 T DE 112015006746T DE 112015006746 T5 DE112015006746 T5 DE 112015006746T5
Authority
DE
Germany
Prior art keywords
vias
axis
substrate
coaxial
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015006746.9T
Other languages
English (en)
Inventor
Adrian Rodriguez
Christopher F. Kenney
Matthew G. Priolo
Tianlong Henry Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112015006746T5 publication Critical patent/DE112015006746T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Ausführungsformen hierin können ein Substrat betreffen, das einen koaxialen Via mit einem Signalteil und einem Masseabschirmungsteil beinhaltet. Bei Ausführungsformen kann der Via ferner ein Pad beinhalten, das mit dem Signalteil gekoppelt ist. Das Pad und der Masseabschirmungsteil sind möglicherweise nicht komplanar zueinander. Bei Ausführungsformen kann das Substrat mehrere Vias aufweisen, die in einer gestaffelten und/oder übersprungenen Weise gebildet werden. Andere Ausführungsformen können beschrieben und/oder beansprucht werden.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft allgemein das Gebiet von IC-Gehäusen (IC: Integrated Circuit – integrierter Schaltkreis) und insbesondere koaxiale Vias, die in IC-Gehäusen verwendet werden.
  • Allgemeiner Stand der Technik
  • Vias können verwendet werden, um Leistung und Signale vertikal durch Gehäuse und Leiterplatten zu übertragen. Jedoch kann Via-zu-Via-Übersprechen schädlich für Busse bei hohen Datenraten sein. Ferner kann das Übersprechen für längere und enger beabstandete Vias an Schwere zunehmen. Allgemein können koaxiale Vias verwendet werden, um das Via-Übersprechen durch die Verwendung einer äußeren Masseabschirmung und eines inneren Leiters zu verringern. Übersprechen kann bei Gehäusen, die Vias mit einem Rastermaß von weniger als 0,5 Millimetern (mm) beinhalten, ein besonderes Problem sein, was die Verwendung von koaxialen Vias wünschenswert macht. Wie hier verwendet, kann das Rastermaß auf den Abstand von dem Zentrum eines Vias zu dem Zentrum eines anderen angrenzenden Vias verweisen.
  • Jedoch können die meisten koaxialen Vias in Rastermaßen unterhalb von 0,5 mm schwierig herzustellen sein. Diese Schwierigkeit kann darin begründet liegen, dass die Vias ein relativ großes Pad erfordern, das verwendet werden kann, um den Via elektrisch und/oder physisch mit einer anderen Komponente zu koppeln. Die Verwendung eines relativ großen Pads kann erfordern, dass die Masseabschirmung einen relativ großen Umfang aufweist. Der relativ große Umfang kann es schwierig machen, mehrere Vias in ein Substrat zu bohren, weil das Webbing, das heißt der Teil des Substrats zwischen den Vias, während des Herstellungsprozesses sehr dünn und strukturell instabil wird.
  • Kurze Beschreibung der Zeichnungen
  • Ausführungsformen werden sofort anhand der folgenden ausführlichen Beschreibung im Zusammenhang mit den begleitenden Zeichnungen verständlich werden. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Bezugsziffern gleiche strukturelle Elemente. Ausführungsformen sind in den Figuren der begleitenden Zeichnungen lediglich beispielhaft und nicht beschränkend veranschaulicht.
  • 1 ist eine vereinfachte Querschnittsseitenansicht eines koaxialen Vias gemäß verschiedenen Ausführungsformen.
  • 2-A, 2-B, 2-C, 2-D, 2-E und 2-F sind vereinfachte Querschnittsseitenansichten von Phasen der Herstellung des koaxialen Vias aus 1 gemäß verschiedenen Ausführungsformen.
  • 3 ist ein Beispiel für ein Substrat mit gestaffelten Vias gemäß verschiedenen Ausführungsformen.
  • 4 ist ein Beispiel für ein Substrat mit übersprungenen Vias gemäß verschiedenen Ausführungsformen.
  • 5 ist ein Beispielprozess für das Fertigen des koaxialen Vias aus 1 gemäß verschiedenen Ausführungsformen.
  • 6 ist ein Beispielprozess für das Fertigen der Substrate aus 3 oder 4 gemäß verschiedenen Ausführungsformen.
  • 7 veranschaulicht schematisch eine Querschnittsseitenansicht einer Integrierter-Schaltkreis(IC)-Baugruppe, die den koaxialen Via aus 1 oder die Substrate aus 3 oder 4 beinhalten kann, gemäß manchen Ausführungsformen.
  • 8 veranschaulicht schematisch eine Rechenvorrichtung, die einen oder mehrere der koaxialen Vias aus 1 oder der Substrate aus 3 oder 4 beinhalten kann, gemäß manchen Ausführungsformen.
  • Ausführliche Beschreibung
  • Ausführungsformen können ein Substrat mit einem oder mehreren koaxialen Vias beinhalten. Bei Ausführungsformen können die koaxialen Vias einen Masseabschirmungsteil und einen Signalteil beinhalten. Der Signalteil kann mit einem Pad gekoppelt sein. Bei Ausführungsformen sind das Pad und der Masseabschirmungsteil möglicherweise nicht komplanar zueinander. Bei manchen Ausführungsformen können verschiedene der Vias in einer gestaffelten oder übersprungenen Weise abgeschieden werden.
  • Bei der folgenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil hiervon bilden, wobei gleiche Ziffern durchweg gleiche Teile kennzeichnen, und in denen durch Veranschaulichung Ausführungsformen gezeigt werden, in denen der Gegenstand der vorliegenden Offenbarung umgesetzt werden kann. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Demzufolge ist die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinne aufzufassen und ist der Schutzumfang von Ausführungsformen durch die angehängten Ansprüche und deren Äquivalente definiert.
  • Zum Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B“ (A), (B) oder (A und B). Zum Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung verwendet möglicherweise die Ausdrücke „bei einer Ausführungsform“ oder „bei Ausführungsformen“, die jeweils auf eine oder mehrere derselben oder verschiedener Ausführungsformen verweisen. Weiterhin sind die Begriffe „umfassend“, „beinhaltend“, „aufweisend“ und dergleichen, wie sie mit Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet werden, synonym.
  • Der Begriff „gekoppelt mit“ kann hier, zusammen mit seinen Ableitungen, verwendet werden. „Gekoppelt“ kann eines oder mehr von dem Folgendem bedeuten. „Gekoppelt“ kann bedeuten, dass sich zwei oder mehr Elemente in direktem physischen oder elektrischen Kontakt befinden. Jedoch kann „gekoppelt“ auch bedeuten, dass zwei oder mehr Elemente einander indirekt kontaktieren, aber dennoch miteinander zusammenwirken oder wechselwirken, und kann bedeuten, dass ein oder mehrere andere Elemente zwischen die Elemente, die als miteinander gekoppelt gelten, gekoppelt oder zwischen diesen verbunden sind.
  • Bei verschiedenen Ausführungsformen kann der Ausdruck „eine erste Schicht, die auf einer zweiten Schicht gebildet ist“ bedeuten, dass die erste Schicht über der zweiten Schicht gebildet ist und dass sich wenigstens ein Teil der ersten Schicht in direktem Kontakt (z. B. direktem physischen und/oder elektrischen Kontakt) oder indirektem Kontakt (z. B. mit einer oder mehreren anderen Schichten zwischen der ersten und zweiten Schicht) mit wenigstens einem Teil der zweiten Schicht befindet.
  • 1 ist eine vereinfachte Querschnittsseitenansicht eines koaxialen Vias 120 gemäß verschiedenen Ausführungsformen. Allgemein ist das in 1 dargestellte Bild sowohl horizontal als auch vertikal symmetrisch. Zum Beispiel kann das Bild als zu der Achse 170 symmetrisch betrachtet werden. Daher können nur gewisse Stücke oder Teile speziell nummeriert sein und ansonsten versteht sich, dass sie bei anderen nichtnummerierten Teilen der Figur vorhanden sind. Zum Beispiel kann ein Harz 130 nur in dem rechten Teil aus 1 beschriftet sein, aber es versteht sich, dass es auch in dem linken Teil aus 1 vorhanden ist, da es durch ein ähnlich geformtes und schraffiertes Element in 1 dargestellt ist. Diese Beschriftung dient der Klarheit und Einfachheit der Betrachtung der Figur und soll die Idee oder den Schutzumfang der in der Figur dargestellten Ausführungsform nicht eingrenzen oder beschränken.
  • Allgemein kann ein Gehäuse 100 eine Substratkernschicht 110 beinhalten. Die Substratkernschicht 110 kann eine Substratkernschicht eines Substrats 190 sein, das in, auf oder als Teil eines Patches, eines Die, eines Interposers, einer Leiterplatte (PCB: Printed Circuit Board), eines Abstandshalters verwendet wird, und/oder irgendein anderer Typ von Substrat eines Gehäuses sein. Allgemein kann die Substratkernschicht 110 aus einem beliebigen elektrisch und/oder thermisch neutralen dielektrischen Material, wie etwa einem Harz, Epoxid, Polytetrafluroethylen (PTFE) oder irgendeinem anderen Material, gebildet sein. Beispielmaterialien können ein Epoxidmaterial, wie etwa ein FR-4-Material, beinhalten. Allgemein kann das Harz oder Epoxid ein Glasfasergewebe umgeben. Es kann ermöglicht werden, dass das Harz oder Epoxid fließt und bei einer spezifischen Temperatur und/oder einem spezifischen Druck erstarrt. In manchen Fällen beinhaltet das PTFE oder irgendein ähnliches Material möglicherweise nicht das Glasgewebe.
  • Die Substratkernschicht 110 kann sich zwischen einem leitfähigen Massematerial befinden, das eine obere Schicht 105, eine untere Schicht 115 und einen Masseabschirmungsteil 125 des koaxialen Vias 120 beinhaltet. Wie zuvor angemerkt, ist 1 eine vereinfachte Querschnittsansicht und somit versteht es sich, dass der Masseabschirmungsteil 125 bei Betrachtung von der Oberseite des Gehäuses 100 kreisförmig oder von irgendeiner anderen Form sein und einen Durchmesser aufweisen kann, der als Y bezeichnet wird. Bei manchen Ausführungsformen können die obere Schicht 105 und/oder die untere Schicht 115 zusätzliche dielektrische Zwischenverbindungs- und Metallschichten (nicht gezeigt) oberhalb und/oder unterhalb des koaxialen Vias 120 aufweisen. Diese zusätzlichen Schichten sind der Deutlichkeit der Figur halber nicht gezeigt. Der Masseabschirmungsteil 125 kann eine Achse aufweisen, die allgemein koaxial zu der Achse 170 ist. Bei speziellen Ausführungsformen kann der Durchmesser des Masseabschirmungsteils 125 auf Variablen, wie etwa einer Fertigungsüberdeckungstoleranz (z. B. dem Minimum der Fertigungsüberdeckungstoleranz), einer Fertigungsnetztoleranz (z. B. einem Maximum der Fertigungsüberdeckungstoleranz) und/oder einem gewünschten Rastermaß, basieren. Bei manchen Ausführungsformen kann der Durchmesser des Masseabschirmungsteils 125 näherungsweise 13 mils betragen, obwohl der Durchmesser des Masseabschirmungsteils 125 bei anderen Ausführungsformen größer oder kleiner sein kann. Zum Beispiel kann der Durchmesser des Masseabschirmungsteils 125 bei manchen Ausführungsformen zwischen näherungsweise 10 mils und 15 mils betragen.
  • Die obere Schicht 105 und die untere Schicht 115 können Leiterbahnen, Leitungen oder irgendeine andere Konfiguration aus leitfähigem Material zum Koppeln des Masseabschirmungsteils 125 mit einer oder mehreren anderen Komponenten oder Elementen des Gehäuses 100 oder einer elektronischen Vorrichtung, mit der das Gehäuse 100 gekoppelt ist, sein. Bei manchen Ausführungsformen können die obere Schicht 105 und/oder die untere Schicht 115 als Masseschichten betrachtet werden. Bei Ausführungsformen können die obere Schicht 105, die untere Schicht 115 und/oder der Masseabschirmungsteil Kupfer, Gold, Silber, Aluminium, Blei oder irgendein anderes ähnliches Material sein. Bei manchen Ausführungsformen kann der Masseabschirmungsteil ein Lotmaterial sein oder dieses beinhalten.
  • Der Via 120 kann ferner einen Signalteil 150 beinhalten. Ähnlich dem Masseabschirmungsteil 125 kann der Signalteil 150 bei Betrachtung von der Oberseite des Gehäuses 100 allgemein kreisförmig oder von irgendeiner anderen Form sein. Der Signalteil 150 kann einen Durchmesser aufweisen, der in 1 als X bezeichnet wird. Der Durchmesser kann kleiner als der Durchmesser Y des Masseabschirmungsteils 125 sein. Bei speziellen Ausführungsformen kann der Durchmesser des Signalteils 150 näherungsweise 5 mils betragen, obwohl der Durchmesser des Signalteils 150 bei anderen Ausführungsformen größer oder kleiner sein kann. Wie in 1 gesehen werden kann, kann der Signalteil 150 eine Achse aufweisen, die koaxial zu der Achse 170 und der Achse des Masseabschirmungsteils 125 ist.
  • Zwischen dem Masseabschirmungsteil 125 und dem Signalteil 150 kann das Substrat 190 ein Harz 130 beinhalten, das zum Beispiel ein nichtleitfähiges Epoxidharz sein kann. Das Harz 130 kann allgemein den Signalteil 150 lateral einkapseln und den Signalteil 150 elektrisch von dem Masseabschirmungsteil 125 isolieren. Allgemein kann die dielektrische Konstante des Harzes 130 die Gesamtimpedanz des koaxialen Vias 120 erheblich beeinflussen.
  • Das Substrat 190 kann ferner eine Prepreg-Schicht 135 auf beiden Seiten des Substrats 190 beinhalten. Speziell können die Prepreg-Schichten 135 dazu dienen, die obere Schicht 105, die untere Schicht 115 und den Masseabschirmungsteil 125 elektrisch und thermisch von dem Innenbereich des Substrats 190 zu isolieren. Obwohl dies nicht gezeigt ist, können die obere Schicht 105 und/oder die untere Schicht 115 mit einem Masseabschirmungsteil eines (nicht gezeigten) anderen Vias oder einem oder mehreren Pads, Stiften oder irgendeiner anderen Verbindung durch die Prepreg-Schicht(en) 135 koppeln, so dass die obere Schicht 105 und/oder die untere Schicht 115 mit einer Masse außerhalb des Gehäuses 100 gekoppelt werden können. Bei manchen Ausführungsformen können eine oder beide der Prepreg-Schicht(en) irgendein anderes elektrisch und/oder thermisch neutrales dielektrisches Material oder irgendein anderes Material sein. Bei Ausführungsformen hierin können der Masseabschirmungsteil 125 und der Via 120 allgemein als „vergraben“ bezeichnet werden. Speziell kann sich der Masseabschirmungsteil 125 durch den Großteil des Substrats 190 mit Ausnahme der Prepreg-Schichten 135 erstrecken.
  • Bei manchen Ausführungsformen kann der Signalteil 150 hohl oder halbhohl sein und mit einem dielektrisch und/oder thermisch neutralen Füllstoff 155 gefüllt sein. Bei Ausführungsformen kann der Füllstoff 155 das gleiche oder ein ähnliches Material wie das Harz 130 sein. Bei manchen Ausführungsformen kann der Füllstoff 155 entweder leitfähig oder nichtleitfähig ein. Allgemein kann ein nichtleitfähiges Material verwendet werden, um eine mögliche thermische Ausdehnung zu steuern, die während einer Herstellung und/oder Verwendung des Gehäuses 100 auftreten kann.
  • Das Gehäuse 100 kann ferner ein Pad 165 auf einer oder beiden Seiten des Substrats 190 beinhalten. Wie in 1 gezeigt, kann/können das/die Pad(s) 165 direkt elektrisch und physisch mit dem Signalteil 150 gekoppelt sein. Allgemein kann/können das/die Pad(s) bei Betrachtung von der Oberseite des Gehäuses 100 kreisförmig oder von einer anderen Form sein. Bei Ausführungsformen, bei denen das/die Pad(s) 165 kreisförmig sind, kann/können das/die Pad(s) einen Durchmesser aufweisen, wie durch Z angegeben, der größer als der Durchmesser X des Signalteils 150 sein kann. Bei Ausführungsformen kann der Durchmesser Z näherungsweise 10 mils betragen, obwohl das/die Pad(s) bei anderen Ausführungsformen einen größeren oder kleineren Durchmesser aufweisen kann/können. Bei Ausführungsformen kann/können das/die Pad(s) 165 aus einem leitfähigen Material, wie etwa Kupfer, gebildet sein. Bei manchen Ausführungsformen kann das Kupfer eine zusätzliche Plattierungsbeschichtung aus einem Material, wie etwa hartem Gold oder chemischem Nickel-Sudgold (ENIG: Electroless Nickel Immersion Gold), beinhalten. Bei anderen Ausführungsformen kann/können das/die Pad(s) 165 aus irgendeinem zusätzlichen oder alternativen leitfähigen Material gebildet sein. Speziell kann/können das/die Pad(s) 165 dazu konfiguriert sein, mit irgendeinem anderen Substrat, Pad, Lotmaterial, Die, Chip, Gehäuse, oder anderem Rechenelement, das dazu konfiguriert ist, ein elektrisches Signal an das Pad 165 zu liefern, gekoppelt sein. Das Signal kann von einem Pad 165 entlang des Signalteils 150 und zu dem anderen Pad 165 weitergegeben werden, wo das Signal von dem Pad 165 zu einem anderen Substrat, Pad, Lotmaterial, Die, Chip, Gehäuse usw. weitergegeben werden kann.
  • Allgemein kann, wie in 1 gezeigt, der Masseabschirmungsteil 125 allgemein innerhalb des Substrats 190 positioniert sein, das mit den Flächen der Prepreg-Schichten 135 gekoppelt ist, die allgemein einander zugewandt sind. Im Gegensatz dazu können die Pads 165 mit dem Außenteil des Substrats 190 gekoppelt sein, das mit den Flächen der Prepreg-Schichten 135 gekoppelt ist, die voneinander abgewandt sind. Die Pads 165 und der Masseabschirmungsteil 125 können als nicht komplanar zueinander in einer Richtung senkrecht zu der Achse 170 beschrieben werden.
  • Wie oben angemerkt, kann es zuvor schwierig gewesen sein, Gehäuse herzustellen, die koaxiale Vias mit einem Rastermaß unterhalb von 0,5 mm mit Pads beinhalten, die komplanar zu dem Masseabschirmungsteil des koaxialen Vias waren. Diese Schwierigkeit kann darin begründet gewesen sein, dass, wenn die Pads komplanar zu dem Signalteil waren, die Pads möglicherweise erzwungen haben, dass der Durchmesser des Masseabschirmungsteils größer als der Durchmesser der Pads war. Diese Zunahme des Durchmessers des Masseabschirmungsteils kann bewirkt haben, dass der Gesamtdurchmesser der Vias relativ groß ist. Der relativ große Durchmesser der Vias kann zu erheblichen strukturellen Instabilitäten aufgrund des Mangels an Substrat-Webbing während des Herstellungsprozesses geführt haben.
  • Bei Ausführungsformen können die Kombination der externen Pads 165 und des vergrabenen Masseabschirmungsteils 125 ermöglichen, dass die Pads 165 einen Durchmesser Z aufweisen, der so groß ist, wie es notwendig ist, um das Gehäuse 100 den Herstellungsanforderungen oder -spezifikationen anzupassen, während Größenbeschränkungen, die dadurch verursacht werden, dass die Pads 165 komplanar zu dem Masseabschirmungsteil 125 sind, beseitigt oder reduziert werden. Speziell kann der Durchmesser Z der Pads 165 so groß wie oder größer als der Durchmesser Y des Masseabschirmungsteils 125 sein. Entfernen oder Reduzieren der Größenbeschränkung kann ermöglichen, dass der Durchmesser des Masseabschirmungsteils 125 reduziert wird, sodass Vias mit dem Rastermaß von weniger als näherungsweise 0,5 mm (z. B. 0,4 mm oder weniger) hergestellt und in Arrays, wie etwa Kugelgitteranordnungen (BGAs: Ball Grid Arrays), verwendet werden können.
  • 2-A bis 2-F stellen verschiedene Phasen einer Herstellung eines Gehäuses, wie etwa des Gehäuses 100, dar. Der Deutlichkeit halber wird nicht jedes Element in jeder Figur wiederholt. Außerdem ist, wie in 1 angegeben, wo das Bild in der Figur symmetrisch ist und mehrere von dem gleichen Element enthält, möglicherweise nicht jedes Mehrfache der Klarheit halber nummeriert.
  • Anfänglich können bei 2-A eine obere Schicht 205 und ein untere Schicht 215 auf eine Substratkernschicht 210 abgeschieden, darauf laminiert und/oder anderswie gebildet oder mit dieser gekoppelt werden. Die obere Schicht 205, die untere Schicht 215 und die Substratkernschicht 210 können ähnlich der oberen Schicht 105, der unteren Schicht 115 bzw. der Substratkernschicht 110 sein.
  • Als Nächstes, wie in 2-B gezeigt, kann ein Loch 220 in der oberen Schicht 205, der unteren Schicht 215 und der Substratkernschicht 210 gebildet und plattiert werden, um einen Masseabschirmungsteil 225 zu bilden. Der Masseabschirmungsteil 225 kann ähnlich dem Masseabschirmungsteil 125 sein. Bei Ausführungsformen kann das Loch 220 mit einem Durchmesser von näherungsweise 13 mils gebildet werden, obwohl der Durchmesser des Masseabschirmungsteils 220 bei anderen Ausführungsformen größer oder kleiner sein kann. Zum Beispiel kann, wie oben beschrieben, der Durchmesser des Masseabschirmungsteils 220 bei manchen Ausführungsformen zwischen näherungsweise 10 bis näherungsweise 15 mils liegen. Diese spezielle Platzierung und dieser spezielle Durchmesser des Lochs können auf einer Anzahl von Faktoren basieren, wie etwa spezifischen Herstellungstoleranzen des Substratkerns 210, der gewünschten Verwendung des resultierenden Gehäuses 100, dem speziellen BGA-Muster, das beabsichtigt war, dem gewünschten Rastermaß der Vias auf dem Gehäuse und/oder einem oder mehreren anderen Faktoren. Bei Ausführungsformen kann das Loch 220 gebohrt, geätzt oder durch einen anderen chemischen, optischen und oder mechanischen Prozess gebildet werden. Außerdem kann, obwohl der Masseabschirmungsteil 225 als plattiert beschrieben ist, der Masseabschirmungsteil 225 bei anderen Ausführungsformen durch irgendeinen anderen Prozess, wie etwa Sputtern, Abscheidung oder irgendeinen anderen Prozess, gebildet werden.
  • Wie in 2-C gezeigt, kann das Loch 220 wenigstens teilweise oder vollständig mit einem Harz 230 gefüllt sein, das dem Harz 130 ähnlich sein kann.
  • Wie in 2-D gezeigt, können Prepreg-Schichten 235 und leitfähige Metallschichten 240 mit beiden Seiten des Harzes 230, der oberen Schicht 205 und der unteren Schicht 215 gekoppelt sein. Die Prepreg-Schichten 235 können den Prepreg-Schichten 135 aus 1 ähnlich sein. Die leitfähigen Metallschichten 240 können zum Beispiel Kupfer, Gold, Aluminium usw. sein, wie oben beschrieben ist. Bei Ausführungsformen können die Prepreg-Schichten 235 geklebt, laminiert oder anderweitig mit der oberen Schicht 205 und der unteren Schicht 215 gekoppelt werden. Die leitfähigen Metallschichten 240 können geklebt, laminiert, abgeschieden, gesputtert oder anderweitig direkt mit den Prepreg-Schichten 235 gekoppelt werden. Bei manchen Ausführungsformen können die leitfähigen Metallschichten 240 mit den Prepreg-Schichten 235 vor dem Koppeln der Prepreg-Schichten 235 mit der oberen Schicht 205 und oder der unteren Schicht 215 gekoppelt werden.
  • Anschließend kann, wie in 2-E gezeigt, ein zweites Loch 245 in den Prepreg-Schichten 235, den leitfähigen Metallschichten 240 und dem Harz 230 gebildet werden. Das Loch 245 kann gebohrt, geätzt oder durch einen anderen chemischen, laserbasierten, optischen und oder mechanischen Prozess gebildet werden. Bei Ausführungsformen kann das Loch 245 einen Durchmesser von näherungsweise 5 mils aufweisen. Das Loch kann dann plattiert werden, um den Signalteil 250 zu bilden. Wie in 2-E gezeigt, kann sich der Signalteil 250 allgemein durch das Loch 245 und entlang der Prepreg-Schichten erstrecken. Allgemein kann der Signalteil 250 aus dem gleichen oder einem ähnlichen Material wie jenem, das oben für den Signalteil 150 beschrieben ist, gebildet werden.
  • Wie in 2-F gezeigt, kann der Signalteil 250 mit einem Füllstoff 255 gefüllt sein, der dem Füllstoff 155 oben ähnlich sein kann. Das Substrat kann dann mit einer weiteren leitfähigen Metallschicht 260, wie dargestellt, plattiert werden, die dazu dienen kann, eine leitfähige Metallkappe über dem Füllstoff 255 zu bilden. Die leitfähige Metallschicht 260 und der Signalteil 250 können dann durch mechanische, optische und/oder chemische Mittel geätzt werden, um ein Pad 165 und das resultierende Gehäuse 100, das in 1 dargestellt ist, zu bilden.
  • Es versteht sich, dass der oben mit Bezug auf 2-A bis 2-F beschriebene Prozess ein Beispielprozess sein kann und bei anderen Ausführungsformen gewisse Elemente auf eine unterschiedliche Weise gebildet werden können oder gewisse Schritte hinzugefügt oder übersprungen werden können.
  • Wie oben beschrieben, kann bei Gehäusen, die mehrere Vias mit einem relativ kleinen Rastermaß (z. B. weniger als 0,5 mm) beinhalten, das Webbing zwischen vergrabenen Masseabschirmungen zu dünn für eine mechanische Steifigkeit und/oder zum Stützen während des Herstellungsprozesses werden. Ein Weg, diese Dünnheit zu überwinden, kann darin bestehen, den Durchmesser des Masseabschirmungsteils der koaxialen Vias zu verkleinern; jedoch kann dies zu einer erheblichen Verringerung der Impedanz des Vias führen, was möglicherweise kein gewünschtes Ergebnis aus Signalintegritätsgründen sein kann. Zum Beispiel kann die verringerte Impedanz schädlich für die Signalqualität sein.
  • Bei Ausführungsformen können, um eine mechanische Stützung zu erhöhen, während die Impedanz nicht erhöht wird, gestaffeltes Bohren während des Herstellungsprozesses verwendet werden. Allgemein kann ein Muster, wie etwa ein BGA-Muster, dass mehrere Vias beinhaltet, identifiziert werden. Ein erster Teil der mehreren Vias, die nichtangrenzende Vias sein können, kann identifiziert und gebohrt werden. Die gebohrten Vias können dann strukturell verstärkt werden, zum Beispiel durch Plattieren und/oder die Verwendung eines Harzmaterials, dass dem Harz 130 ähnlich ist. Dann kann ein zweiter Teil der mehreren Vias, die ebenfalls nichtangrenzende Vias sein können, identifiziert und gebohrt werden.
  • Weil nur einige wenige Vias des Gesamtmusters gleichzeitig gebohrt werden, kann die effektive Beabstandung zwischen den Vias während der Herstellung erhöht werden. Dementsprechend ist das Webbing zwischen den verschiedenen Vias möglicherweise nicht zu dünn oder vollständig weggebohrt. Infolgedessen kann der Durchmesser des Masseabschirmungsteils der verschiedenen koaxialen Vias erhöht werden, während jegliche Impedanzunstetigkeiten oder zunehmendes Übersprechen reduziert oder beseitigt werden.
  • 3 stellt ein Top-Down-Beispiel für ein gestaffeltes Muster dar, durch das verschiedene Vias gebohrt werden können. Speziell stellt das Bild ein Querschnitts-Top-Down-Bild entlang einer Linie A-A aus 1 dar. Bei Ausführungsformen kann ein Gehäuse 300 ein Substrat 320 beinhalten, das dem Substrat 190 ähnlich sein kann, und mehrere koaxiale Vias 301, 302 und 303 beinhalten, die dem koaxialen Via 120 ähnlich sein können. Wie oben beschrieben, kann das Substrat ein Substrat eines Spacers, eines Interposers, eines Die, eines Patches, einer PCB und/oder irgendeines anderen Substrats sein.
  • Jeweilige Vias 301/302/303 können koaxial sein und einen Signalteil 315, der dem Signalteil 150 ähnlich sein kann, und einen Masseabschirmungsteil 305, der dem Masseabschirmungsteil 125 ähnlich sein kann, aufweisen. Die Vias 301/302/303 können ferner einen Harzteil 310 beinhalten, der dem Harzteil 130 ähnlich sein kann. Gewisse Elemente, wie etwa der Füllstoff 155, sind in 3 der Deutlichkeit halber möglicherweise nicht dargestellt.
  • Bei Ausführungsformen kann ein erster Teil der mehreren Vias, zum Beispiel alle Vias 301, identifiziert werden. Wie in 3 gesehen werden kann, grenzen die Vias 301 möglicherweise nicht aneinander an. Die Vias 301 können zu einer Phase, wie etwa der in wenigstens 2-C dargestellten Phase, gebildet werden. Zum Beispiel kann ein Loch, wie etwa das Loch 220, in jedem der Vias 301 gebohrt werden und können die Vias 301 mit einem Harz, wie etwa dem Harz 230, gefüllt werden. Bei anderen Ausführungsformen können die Vias 301, wie in 1 dargestellt, vollständig gebildet werden. Bei anderen Ausführungsformen können die Vias 301 bei einer Phase sein, wie in einer der 2-D bis 2-F dargestellt ist.
  • Anschließend können die Vias 302 identifiziert werden. Wie in 3 gesehen werden kann, grenzen die Vias 302 möglicherweise nicht aneinander an. Die Vias 302 können ähnlich den Vias 301 hergestellt werden, wie oben beschrieben ist. Schließlich können die Vias 303, die möglicherweise ebenfalls nicht aneinander angrenzen, identifiziert und ähnlich den Vias 301 hergestellt werden, wie oben beschrieben ist. Bei manchen Ausführungsformen können die Vias 301, 302 und 303 auf eine gestaffelte Weise durch die in 2-C und/oder 2-D dargestellte Phase gebildet werden und dann kann der Rest des Herstellungsprozesses (d. h. die in 2-E, 2-F dargestellten Phasen und die in 1 dargestellte abschließende Phase) an allen der Vias gleichzeitig durchgeführt werden. Das heißt, die Vias 301, 302 und 303 können auf eine gestaffelte Weise gebohrt und mit Harz gefüllt werden und kann dann die Bildung des Signalteils 315 allgemein zur gleichen Zeit für jeden der Vias 301, 302 und 303 durchgeführt werden.
  • Bei Ausführungsformen kann das Muster der Vias 301/302/303 ein BGA-Muster sein, das für einen Satz gegebener Gehäuseanforderungen zu bilden ist. Obwohl lediglich 12 Vias in 3 dargestellt sind, versteht es sich, dass andere Ausführungsformen mehr oder weniger Vias aufweisen können. Bei manchen Ausführungsformen kann das Muster ein unterschiedlicher Typ von Muster sein, wie etwa eine Kontaktfleckgitteranordnung (LGA: Land Grid Array) oder irgendeine andere Konfiguration von Vias. Bei manchen Ausführungsformen kann eine größere Anzahl an Teilen von Vias (d. h. 4, 5, 6 usw.) identifiziert und in einer gestaffelten Weise verarbeitet werden. Bei manchen Ausführungsformen können die Vias in irgendeinem anderen Muster angeordnet werden, wie etwa einem quadratischen Gitter oder in einem anderen Muster. Bei jenen Ausführungsformen kann eine unterschiedliche Anzahl an Teilen von Vias identifiziert werden, sodass unterschiedliche Vias in den jeweiligen Teilen möglicherweise nicht aneinander angrenzen.
  • Wie zuvor besprochen, können vorherige Techniken sämtliche Masseabschirmungsteile 305 der Vias 301/302/303 allgemein gleichzeitig gebohrt haben. Dieses gleichzeitige Bohren kann zu einem sehr geringen Webbing zwischen angrenzenden Vias geführt haben, was dazu geführt haben kann, dass der Durchmesser der Masseabschirmungsteile verkleinert werden musste, um eine strukturelle Integrität während der Herstellung zu bewahren. Jedoch kann dieses Verkleinern zu einer geringeren Impedanz für den Via geführt haben und/oder Kurzschlüsse zwischen den Signalteilen und den Masseabschirmungsteilen der Vias bewirkt haben. Die niedrigere Impedanz kann bedeutet haben, dass ein beliebiges Signal in dem Via, das nicht an die niedrigere Impedanz angeglichen wurde, eine Impedanzunstetigkeit bewirkt hat, was dazu führen würde, dass eine Signalreflexion in dem Signalteil des Vias auftritt. Eine solche Signalreflexion kann bei Hochgeschwindigkeitsgestaltungen problematisch gewesen sein.
  • Durch das Bohren der Vias 301/302/303 auf eine gestaffelte Weise kann die strukturelle Integrität bei der Herstellung beibehalten werden, was ermöglichen kann, dass der Durchmesser des Masseabschirmungsteils 305 beibehalten oder erhöht wird. Dieser größere Durchmesser kann daher die Impedanz der Vias 301/302/303 erhöhen, wodurch dementsprechend die Unstetigkeit verringert oder beseitigt wird.
  • 4 stellt ein alternatives Top-Down-Beispiel für ein übersprungenes Muster dar, durch das verschiedene Vias gebohrt werden können. Ähnlich 3 stellt das Bild speziell ein Querschnitts-Top-Down-Bild entlang der Linie A-A aus 1 dar. Bei Ausführungsformen kann das Gehäuse 400 ein Substrat 420 beinhalten, das dem Substrat 320 ähnlich sein kann. Das Gehäuse 400 kann ferner mehrere Vias 401 und 402 beinhalten. Die Vias 401 können koaxial sein und einen Signalteil 415, einen Masseabschirmungsteil 405 und ein Harz 410, die dem Signalteil 315, dem Masseabschirmungsteil 305 bzw. dem Harz 310 ähnlich sein können, aufweisen. Die Vias 402 sind möglicherweise nicht koaxial.
  • Bei Ausführungsformen kann der Masseabschirmungsteil 405 der koaxialen Vias 401 gleichzeitig mit den nichtkoaxialen Vias 402 oder auf eine gestaffelte Weise, wie oben beschrieben, gebohrt werden. Indem nur ein Teil des Musters aus Vias koaxial 401 ist und ein anderer Teil der Vias nichtkoaxial 402 ist, können die Masseabschirmungsteile 405 der koaxialen Vias 401 dazu dienen, die nicht koaxialen Vias 402 voneinander „abzumauern“, sodass Via-Übersprechen reduziert oder beseitigt werden kann.
  • Es versteht sich, dass 3 ein Via-Muster darstellt, das als „hexagonal“ betrachtet werden kann, und 4 ein Via-Muster darstellt, das als ein „quadratisches“ Muster betrachtet werden kann. Das heißt, das quadratische Muster kann allgemein entlang einer X- und einer Y-Achse ausgerichtet sein, wie gezeigt ist. Jedoch versteht es sich, dass bei anderen Ausführungsformen die oben mit Bezug auf 3 und 4 beschriebenen Techniken auf unterschiedliche Muster angewandt werden können. Zum Beispiel kann die gestaffelte Technik aus 3 auf ein quadratisches Muster aus Vias, wie etwa jenen in 4 gezeigten, oder irgendein anderes Muster angewandt werden. Außerdem kann die übersprungene Technik aus 4 auf ein hexagonales Muster aus Vias, wie etwa jenem in 3 gezeigten, oder irgendein anderes Muster angewandt werden.
  • Außerdem kann in dem Umfang, dass gewisse der koaxialen Vias, wie etwa die Vias 301, 302 und 303, als aneinander angrenzend gezeigt sein, bei manchen Ausführungsformen die gestaffelte Technik ein gewisses Ausmaß an Ungenauigkeit aufweisen, was dazu führen kann, dass die Masseabschirmungsteile 305 von einem oder mehreren der Vias 301, 302 und/oder 303 einander wenigstens teilweise überlappen.
  • 5 ist ein Beispielprozess für das Fertigen eines koaxialen Vias, wie etwa des koaxialen Vias 120 aus 1, gemäß verschiedenen Ausführungsformen. Speziell kann der Prozess bei 505 Bilden eines Masseabschirmungsteils eines Vias, wie etwa des Masseabschirmungsteils 125 des Vias 120, mit einem ersten Durchmesser, wie etwa dem Durchmesser Y, beinhalten. Der Via kann eine Dicke aufweisen, die geringer als eine Dicke eines Substrats, wie etwa des Substrats 190, ist, wie in 1 dargestellt ist.
  • Der Prozess kann dann Bilden eines Signalteils, wie etwa des Signalteils 150, bei 510 beinhalten. Der Signalteil kann einen Durchmesser, wie etwa den Durchmesser X, und eine Dicke, die wenigstens gleich der Dicke des Substrats ist, aufweisen, wie in 1 gezeigt ist.
  • Der Prozess kann dann bei 515 Bilden eines Pads, wie etwa des Pads 165, das einen Durchmesser, wie etwa den Durchmesser Z, aufweist, beinhalten. Der Durchmesser Z kann größer als der Durchmesser X sein, wie in 1 gezeigt ist, und das Pad kann elektrisch mit dem Signalteil des Vias gekoppelt sein, wie in 1 gezeigt ist.
  • 6 ist ein Beispielprozess für das Fertigen der Substrate aus 3 oder 4 gemäß verschiedenen Ausführungsformen. Der Prozess kann zum Beispiel Identifizieren wenigstens eines ersten Teils der Vias und eines zweiten Teils der Vias bei 605 beinhalten. Der erste Teil der Vias kann zum Beispiel 301 oder 401 sein und der zweite Teil der Vias kann zum Beispiel 302 oder 402 sein. Bei Ausführungsformen können auch ein dritter Teil, wie etwa 303, oder weitere zusätzliche Teile identifiziert werden. Jedoch werden der Knappheit halber lediglich der erste Teil und der zweite Teil mit Bezug auf dieses Beispiel beschrieben.
  • Als Nächstes kann der Prozess Erzeugen koaxialer Vias in Übereinstimmung mit dem ersten Teil der Vias bei 610 beinhalten. Die koaxialen Vias können ähnlich dem Via 120 sein und können die Vias 301 oder 401 sein, wie in 3 bzw. 4 gezeigt ist. Der Prozess kann dann Erzeugen von Vias in Übereinstimmung mit dem zweiten Teil der Vias bei 615 beinhalten. Bei Ausführungsformen können die Vias, die in Übereinstimmung mit dem zweiten Teil der Vias erzeugt sind, koaxiale Vias, wie etwa die Vias 302 oder 120, sein oder kann der zweite Teil der Vias nichtkoaxial sein, wie etwa die Vias 402.
  • Bei Ausführungsformen, bei denen der zweite Teil der Vias koaxial ist, kann das Element 615 anschließend an das Element 610 durchgeführt werden. Bei Ausführungsformen, bei denen der zweite Teil der Vias nichtkoaxial ist, kann das Element 615 anschließend an das oder gleichzeitig mit dem Element 610 durchgeführt werden, wie oben beschrieben ist. Bei manchen Ausführungsformen können gewisse der Elemente außerhalb der Reihenfolge oder aufgeteilt durchgeführt werden. Zum Beispiel können bei manchen Ausführungsformen der erste Teil der Vias vor der Identifikation des zweiten Teils der Vias identifiziert und erzeugt werden. Außerdem können, obwohl die obigen 36 in Bezug auf mehrere Vias beschrieben sind, bei manchen Ausführungsformen jeder Teil der Vias in den mehreren Vias nur einen einzigen Via beinhalten.
  • 7 veranschaulicht schematisch eine Querschnittsseitenansicht einer Integrierter-Schaltkreis(IC)-Baugruppe 700, die einen oder mehrere der Vias 120, 301/302/303 und/oder 401/402 beinhalten kann. Bei manchen Ausführungsformen kann die IC-Baugruppe 700 einen oder mehrere Dies (anschließend „Die 702“) beinhalten, der/die elektrisch und/oder physisch mit einem Gehäusesubstrat 721 gekoppelt ist/sind. Bei manchen Ausführungsformen kann das Gehäusesubstrat 721 elektrisch mit einer PCB 722 gekoppelt sein, wie gesehen werden kann. Bei manchen Ausführungsformen kann die IC-Baugruppe 700 den Die 702 und/oder das Gehäusesubstrat 721 und/oder die PCB 722 gemäß verschiedenen Ausführungsformen beinhalten. Bei manchen Ausführungsformen können der Die 702, die Gehäusesubstrate 721 und/oder die PCB 722 ein Substrat, wie etwa die Substrate 190, 320 und/oder 420, mit jeweiligen Vias 120, 301/302/303 und/oder 401/402 beinhalten, wie oben beschrieben ist.
  • Der Die 702 kann ein diskretes Produkt repräsentieren, das aus einem Halbleitermaterial (z. B. Silicium) unter Verwendung von Halbleiterfertigungstechniken, wie etwa Dünnfilmabscheidung, Lithographie, Ätzen und dergleichen, die in Verbindung mit dem Bilden von CMOS-Vorrichtungen (CMOS: Complementary Metal-Oxide Semiconductor – komplementärer Metall-Oxid-Halbleiter) verwendet werden, gemacht ist. Bei manchen Ausführungsformen kann der Die 702 ein Prozessor, ein Speicher, ein Ein-Chip-System (SoC: System on Chip) oder ein anwendungsspezifischer IC (ASIC) sein, diesen beinhalten oder ein Teil davon sein. Bei manchen Ausführungsformen kann ein elektrisch isolierendes Material, wie etwa zum Beispiel eine Vergussmasse oder ein Unterfüllmaterial (nicht gezeigt), wenigstens einen Teil des Die 702 und/oder Die-Ebene-Zwischenverbindungsstrukturen 706 verkapseln.
  • Der Die 702 kann gemäß einer breiten Vielfalt an geeigneten Konfigurationen einschließlich zum Beispiel, direkt mit dem Gehäusesubstrat 721 in einer Flip-Chip-Konfiguration, wie dargestellt ist, gekoppelt zu sein, an dem Gehäusesubstrat 721 angebracht werden. Bei der Flip-Chip-Konfiguration wird eine aktive Seite, S1, des Die 702 einschließlich einer Schaltungsanordnung an einer Oberfläche des Gehäusesubstrats 721 unter Verwendung von Die-Ebene-Zwischenverbindungstrukturen 706, wie etwa Kontakthügeln, Säulen oder anderen geeigneten Strukturen, die den Die 702 ebenfalls elektrisch mit dem Gehäusesubstrat 721 koppeln können, angebracht. Die aktive Seite S1 des Die 702 kann aktive Vorrichtungen, wie etwa zum Beispiel Transistorvorrichtungen, beinhalten. Eine inaktive Seite, S2, kann gegenüberliegend zu der aktiven Seite S1 angeordnet sein, wie gesehen werden kann.
  • Der Die 702 kann allgemein ein Halbleitersubstrat 702a, eine oder mehrere Vorrichtungsschichten (anschließend „Vorrichtungsschicht 702b“) und eine oder mehrere Zwischenverbindungschichten (anschließend „Zwischenverbindungsschicht 702c“) beinhalten. Das Halbleitersubstrat 702a kann einem oder mehreren der Substrate 190, 320 und/oder 420 ähnlich sein und kann bei manchen Ausführungsformen im Wesentlichen aus Volumenhalbleitermaterialien, wie etwa zum Beispiel Silicium, bestehen. Die Vorrichtungsschicht 702b kann ein Gebiet repräsentieren, wo aktive Vorrichtungen, wie etwa Transistorvorrichtungen, auf dem Halbleitersubstrat gebildet werden. Die Vorrichtungsschicht 702b kann zum Beispiel Transistorstrukturen, wie etwa Kanalkörper und/oder Source/Drain-Gebiete von Transistorvorrichtungen, beinhalten. Die Zwischenverbindungschicht 702c kann Zwischenverbindungsstrukturen (z. B. Elektrodenanschlüsse) beinhalten, die dazu ausgelegt sind, elektrische Signale zu oder von den aktiven Vorrichtungen in der Vorrichtungsschicht 702b zu führen. Zum Beispiel kann die Zwischenverbindungschicht 702c horizontale Leitungen (z. B. Gräben) und/oder vertikale Stopfen (z. B. Vias) oder andere geeignete Merkmale, um eine elektrischen Leitungsführung und/oder Kontakte bereitzustellen, beinhalten. Bei Ausführungsformen kann die Zwischenverbindungschicht einen oder mehrere der Vias 120, 301/302/303 und 401/402 und/oder eine oder mehrere der oberen Schicht 105 und der unteren Schicht 115 beinhalten.
  • Bei manchen Ausführungsformen können die Die-Ebene-Zwischenverbindungsstrukturen 706 elektrisch mit der Zwischenverbindungschicht 702c gekoppelt sein und dazu konfiguriert sein, elektrische Signale zwischen dem Die 702 und anderen elektrischen Vorrichtungen zu führen. Die elektrischen Signale können zum Beispiel Eingang/Ausgang(E/A)-Signale und/oder Leistung/Masse-Signale beinhalten, die in Verbindung mit dem Betrieb des Die 702 verwendet werden.
  • Bei manchen Ausführungsformen ist das Gehäusesubstrat 721 ein epoxidbasiertes Laminatsubstrat mit einer Kern- und/oder Aufbauschichten, wie etwa zum Beispiel ein Ajinomoto Build-up Film(ABF)-Substrat. Das Gehäusesubstrat 721 kann andere geeignete Typen von Substraten bei anderen Ausführungsformen beinhalten, einschließlich zum Beispiel Substraten, die aus Glas, Keramik oder Halbleitermaterialien gebildet sind. Der Kern kann zum Beispiel dem Substratkern 110 ähnlich sein.
  • Das Gehäusesubstrat 721 kann elektrische Leitungsführungsmerkmale beinhalten, die dazu konfiguriert sind, elektrische Signale zu oder von dem Die 702 zu führen. Die elektrischen Leitungsführungsmerkmale können zum Beispiel Pads oder Leiterbahnen (nicht gezeigt) beinhalten, die auf einer oder mehreren Oberflächen des Gehäusesubstrats 721 angeordnet sind, und/oder (nicht gezeigte) interne Leitungsführungsmerkmale, wie etwa zum Beispiel Gräben, Vias oder andere Zwischenverbindungstrukturen, um elektrische Signale durch das Gehäusesubstrat 721 zu führen, beinhalten. Zum Beispiel kann das Gehäusesubstrat 721 bei manchen Beispielen elektrische Leitungsführungsmerkmale, wie etwa (nicht gezeigte) Pads, beinhalten, die dazu konfiguriert sind, die jeweiligen Die-Ebene-Zwischenverbindungsstrukturen 706 des Die 702 zu empfangen.
  • Die PCB 722 kann ein elektrisch isolierendes Material, wie etwa ein Epoxidlaminat, beinhalten. Zum Beispiel kann die PCB 722 elektrisch isolierende Schichten beinhalten, die aus Materialien bestehen, wie etwa zum Beispiel Polytetrafluroethylen, Phenol-Baumwollpapier-Materialien, wie etwa FR4-(Flame Retardant (flammwidrig) 4), FR-1-Baumwollpapier und Epoxidmaterialien, wie etwa CEM-1 oder CEM-3, oder gewobene Glasmaterialien, die unter Verwendung eines Epoxidharz-Prepreg-Materials miteinander laminiert sind. (Nicht gezeigte) Zwischenverbindungsstrukturen, wie etwa Leiterbahnen, Gräben oder Vias, können durch die elektrisch isolierenden Schichten hindurch gebildet werden, um die elektrischen Signale des Die 702 durch die PCB 722 zu führen. Die PCB 722 kann bei anderen Ausführungsformen aus anderen geeigneten Materialien bestehen. Bei manchen Ausführungsformen ist die PCB 722 eine Hauptplatine.
  • Gehäuse-Ebene-Zwischenverbindungen, wie etwa zum Beispiel Lotkugeln 712, können mit einem oder mehreren Pads (im Folgenden „Pads 710“) auf dem Gehäusesubstrat 721 und/oder auf der PCB 722 gekoppelt werden, um entsprechende Lötverbindungen zu bilden, die dazu konfiguriert sind, die elektrischen Signale weiter zwischen dem Gehäusesubstrat 721 und der PCB 722 zu führen. Die Pads 710 können aus einem beliebigen geeigneten leitfähigen Material, wie etwa einem Metall einschließlich Nickel (Ni), Palladium (Pd), Gold (Au), Silber (Ag), Kupfer (Cu) und Verbindungen davon, bestehen. Andere geeignete Techniken zum physischen und/oder elektrischen Koppeln des Gehäusesubstrats 721 mit der PCB 722 können bei anderen Ausführungsformen verwendet werden.
  • Die IC-Baugruppe 700 kann eine breite Vielfalt anderer geeigneter Konfigurationen bei anderen Ausführungsformen beinhalten, einschließlich zum Beispiel geeigneter Kombinationen von Flip-Chip- und/oder Drahtbondungskonfigurationen, Interposern, Mehrfachchipgehäusekonfigurationen, einschließlich SiP-(System-in-Package – System-in-Gehäuse) und/oder POP-Konfigurationen (Pop: Package-on-Package – Gehäuse-auf-Gehäuse). Andere geeignete Techniken zur Führung elektrischer Signale zwischen dem Die 702 und anderen Komponenten der IC-Baugruppe 700 können bei manchen Ausführungsformen verwendet werden.
  • Ausführungsformen der vorliegenden Offenbarung können in einem System unter Verwendung beliebiger geeigneter Hardware und/oder Software zur Konfiguration nach Wunsch implementiert werden. 8 veranschaulicht schematisch eine Rechenvorrichtung 800, die einen oder mehrere der Vias 120, 301/402/303 und/oder 401 und 402 beinhalten kann, gemäß manchen Ausführungsformen. Die Rechenvorrichtung 800 kann eine Platine, wie etwa eine Hauptplatine 802 (z. B. in einem Gehäuse 808), beherbergen. Die Hauptplatine 802 kann eine Anzahl von Komponenten beinhalten, einschließlich unter anderem eines Prozessors 804 und mindestens eines Kommunikationschips 806. Der Prozessor 804 kann physisch und elektrisch mit der Hauptplatine 802 gekoppelt sein. Bei manchen Implementierungen kann der mindestens eine Kommunikationschip 806 ebenfalls physisch und elektrisch mit der Hauptplatine 802 gekoppelt sein. Bei weiteren Implementierungen kann der Kommunikationschip 806 Teil des Prozessors 804 sein.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 800 andere Komponenten beinhalten, die mit der Hauptplatine 802 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten können unter anderem flüchtigen Speicher (z. B. DRAM (Dynamic Random Access Memory)), nichtflüchtigen Speicher (z. B. Nurlesespeicher (ROM)), Flashspeicher, einen Graphikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine GPS(Global Positioning System)-Vorrichtung, einen Kompass, MEMS-Sensoren (MEMS: mikroelektromechansiches System), einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie ein Festplattenlaufwerk, eine CD (Compact Disk), eine DVD (Digital Versatile Disk) und so weiter) beinhalten.
  • Der Kommunikationschip 806 kann drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 800 ermöglichen. Der Begriff „drahtlos“ und dessen Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies in manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip 806 kann beliebige aus einer Anzahl von Drahtlosstandards oder Protokollen implementieren, einschließlich unter anderem Institute for Electrical and Electronic Engineers(IEEE)-Standards einschließlich WiGigg Wi-Fi (IEEE 802.11 Familie), IEEE 802.16-Standards (z. B. IEEE 802.16-Project – Term Evolution(LTE)-Nachtrag), Long 2005 B. z.) zusammen mit jeglichen Nachträgen, Aktualisierungen und/oder Revisionen das Advanced LTE Project, das Ultra MobileBroadband(UMB)-Project (auch als „3GPP2“ bezeichnet) usw.). IEEE 802.16-kompatible Broadband Wireless Access(BWA)-Netzwerke werden allgemein als WiMAX-Netzwerke bezeichnet, einem Akronym, das für Worldwide Interoperability for Microwave Access steht, was eine Zertifikationsmarke für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE 802.16-Standards bestehen. Der Kommunikationschip 806 kann gemäß einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System UMTS), High) Netz arbeiten. -HSPA), oder LTE-Speed Packet Access (HSPA), Evolved HSPA (E Der Kommunikationschip 806 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network GERAN), Univers)al Terrestrial Radio Access Network (UTRAN), oder Evolved UTRAN) arbeiten. Der -UTRAN (E Kommunikationschip 806 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Accessigital Enhanced Cordless Telecommunications TDMA), D) DECT), Ev)olution-Data DO) und deren Ableitungen sowie beliebigen -Optimized (EV anderen drahtlosen Protokollen, die als 3G, 4G, 5G und darüber hinaus n in anderen gekennzeichnet sind, arbeiten. Der Kommunikationschip 806 kan Ausführungsformen gemäß anderen drahtlosen Protokollen arbeiten.
  • Die Rechenvorrichtung 800 kann mehrere Kommunikationschips 806 beinhalten. Beispielsweise kann ein erster Kommunikationschip kürzerreichweitiger drahtloser Kommunikation gewidmet sein, wie etwa WiGig, WiFi und Bluetooth, und ein zweiter Kommunikationschip 806 kann längerreichweitiger drahtloser Kommunikation gewidmet sein, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO und anderen.
  • Der Begriff „Prozessor“ kann auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung verweisen, die/der elektronische Daten von Registern und/oder einem Sprecher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung 800 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Tischcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Settopbox, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Die Rechenvorrichtung 800 kann bei manchen Ausführungsformen eine mobile Rechenvorrichtung sein. Bei weiteren Implementationen kann die Rechenvorrichtung 800 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Bei verschiedenen Ausführungsformen kann die Rechenvorrichtung 800 einen oder mehrere Kühler beinhalten, die mit verschiedenen hier beschriebenen Komponenten gekoppelt sind, einschließlich eines Gehäuses 808, einer Hauptplatine 802, eines Prozessors 804, eines DRAM 814, eines RAM (Random Access Memory) 816, eines ROM 818, eines Kompasses 822, eines GPS 820, Steuerungen 830, eines Kommunikationschips 806, eines Chipsatzes 812, eines Verstärkers 824, einer Grafik-CPU 826, einer Berührungsbildschirmsteuerung 828, eines Lautsprechers 834, einer Kamera 810, einer Berührungsbildschirmanzeige 836, eines Mikrofons 838, Buchsen 840, Sensoren 842, eines Batterie/Lade-Systems 844, und/oder einer Antenne 832.
  • Der folgende Abschnitt stellt Beispiele für verschiedene der hier offenbarten Ausführungsformen bereit.
  • Beispiel 1 kann ein Substrat beinhalten, das Folgendes umfasst: eine dielektrische Schicht auf einer Außenseite des Substrats; eine Achse, die senkrecht zu der dielektrischen Schicht ist; und einen Via, der Folgendes beinhaltet: einen Signalteil mit einer Signalachse, die koaxial zu der Achse ist; ein Pad, das mit dem Signalteil gekoppelt ist und allgemein parallel zu der dielektrischen Schicht ist; und einen Masseabschirmungsteil mit einer Masseachse, die koaxial zu der Achse und der Signalachse ist, wobei der Masseabschirmungsteil um den Signalteil herum angeordnet ist, wobei der Masseabschirmungsteil und das Pad in einer Richtung senkrecht zu der Achse nicht komplanar sind.
  • Beispiel 2 kann das Substrat aus Beispiel 1 beinhalten, das ferner einen Harzteil umfasst, der zwischen dem Signalteil und dem Masseabschirmungsteil angeordnet ist.
  • Beispiel 3 kann das Substrat aus Beispiel 1 beinhalten, wobei der Signalteil ein erster Signalteil ist, die Signalachse eine erste Signalachse ist, das Pad ein erstes Pad ist, der Masseabschirmungsteil ein erster Masseabschirmungsteil ist und die Masseachse eine erste Masseachse ist, wobei das Substrat ferner einen zweiten Via umfasst, der Folgendes beinhaltet: einen zweiten Signalteil mit einer zweiten Signalachse, die parallel zu der Achse ist; ein zweites Pad, das mit dem zweiten Signalteil gekoppelt ist und allgemein komplanar zu dem ersten Pad ist; und einen zweiten Masseabschirmungsteil mit einer zweiten Masseachse, die parallel zu der Achse und koaxial zu der zweiten Signalachse ist, und wobei der zweite Masseabschirmungsteil um den zweiten Signalteil herum angeordnet ist, wobei der zweite Masseabschirmungsteil und das zweite Pad in einer Richtung senkrecht zu der Achse nicht komplanar sind.
  • Beispiel 4 kann das Substrat aus Beispiel 3 beinhalten, wobei der erste Masseabschirmungsteil direkt physisch mit dem zweiten Masseabschirmungsteil gekoppelt ist.
  • Beispiel 5 kann das Substrat aus Beispiel 4 beinhalten, wobei ein Abstand zwischen einem Zentrum des ersten Pads und einem Zentrum des zweiten Pads weniger als näherungsweise 0,5 Millimeter (mm) beträgt.
  • Beispiel 6 kann das Substrat aus einem der Beispiele 1–5 beinhalten, wobei der Signalteil ein leitfähiger Signalteil ist, der elektrisch mit dem Pad gekoppelt ist.
  • Beispiel 7 kann ein Verfahren beinhalten, das Folgendes umfasst: Bilden eines Masseabschirmungsteils eines Vias zwischen einer ersten Seite und einer zweiten Seite eines Substrats, wobei der Masseabschirmungsteil einen ersten Durchmesser aufweist und eine Länge entlang einer Achse des Masseabschirmungsteils aufweist, die kleiner als eine Dicke des Substrats von der ersten Seite zu der zweiten Seite ist; Bilden eines Signalteils des Vias zwischen der ersten Seite und der zweiten Seite des Substrats, wobei der Signalteil einen zweiten Durchmesser aufweist, der kleiner als der erste Durchmesser ist, und eine Achse aufweist, die koaxial zu der Achse des Masseabschirmungsteils ist, wobei der Signalteil eine Länge aufweist, die wenigstens die Dicke des Substrats ist; und Bilden eines Pads auf der ersten Seite des Substrats, wobei das Pad einen Durchmesser aufweist, der größer als der zweite Durchmesser ist, und elektrisch mit dem Signalteil gekoppelt ist und elektrisch von dem Masseabschirmungsteil isoliert ist.
  • Beispiel 8 kann das Verfahren aus Beispiel 7 beinhalten, wobei das Pad sich in einer ersten Ebene parallel zu der ersten Seite befindet und sich der Masseabschirmungsteil in einer zweiten Ebene parallel zu der ersten Ebene befindet und die erste Ebene nicht komplanar zu der zweiten Ebene ist.
  • Beispiel 9 kann das Verfahren aus Beispiel 7 beinhalten, wobei das Bilden des Masseabschirmungsteils Bohren eines Hohlraums in wenigstens einen Teil des Substrats und Plattieren des Hohlraums mit einem leitfähigen Material beinhaltet.
  • Beispiel 10 kann das Verfahren aus Beispiel 9 beinhalten, das ferner anschließend an das Plattieren Füllen des Hohlraums mit einem Harzmaterial umfasst.
  • Beispiel 11 kann das Verfahren aus Beispiel 10 beinhalten, wobei das Bilden des Signalteils Bohren eines Hohlraums in das Harzmaterial und Plattieren des Hohlraums mit einem leitfähigen Material beinhaltet.
  • Beispiel 12 kann das Verfahren aus einem der Beispiele 7–11 beinhalten, wobei die Achse des Signalteils näherungsweise 0,4 mm von der Achse eines anderen Vias entfernt ist.
  • Beispiel 13 kann ein Verfahren beinhalten, das Folgendes umfasst: Identifizieren eines ersten Teils der Vias und eines zweiten Teils der Vias in einem Muster aus Vias, die in einem Substrat zu bilden sind, wobei der erste Teil der Vias weniger als alle der Vias in dem Muster ist und verschieden von dem zweiten Teil der Vias ist; Erzeugen erster koaxialer Vias in dem Substrat in Übereinstimmung mit dem ersten Teil der Vias in dem Muster aus Vias, die in dem Substrat zu bilden sind; und Erzeugen zweiter koaxialer Vias in dem Substrat in Übereinstimmung mit dem zweiten Teil der Vias in dem Muster aus Vias, die in dem Substrat zu bilden sind, anschließend an das Erzeugen der ersten koaxialen Vias.
  • Beispiel 14 kann das Verfahren aus Beispiel 13 beinhalten, wobei das Muster ein Sechskantgittermuster ist.
  • Beispiel 15 kann das Verfahren aus Beispiel 14 beinhalten, wobei Vias in dem ersten Teil der Vias in dem Sechskantgittermuster nicht aneinander angrenzen.
  • Beispiel 16 kann das Verfahren aus Beispiel 13 beinhalten, wobei das Muster ein Quadratgittermuster ist, wobei die Vias in dem Muster gemäß einer x-Achse und einer y-Achse, die senkrecht zu der x-Achse ist, angeordnet sind.
  • Beispiel 17 kann das Verfahren aus Beispiel 16 beinhalten, wobei Vias in dem ersten Teil der Vias entlang der x-Achse oder der y-Achse nicht aneinander angrenzen.
  • Beispiel 18 kann das Verfahren aus einem der Beispiele 13–17 beinhalten, wobei die zweiten Vias zweite koaxiale Vias sind.
  • Beispiel 19 kann das Verfahren aus Beispiel 18 beinhalten, wobei jeweilige Masseabschirmungsteile der ersten koaxialen Vias und der zweiten koaxialen Vias physisch und elektrisch miteinander gekoppelt sind.
  • Beispiel 20 kann das Verfahren aus einem der Beispiele 13–17 beinhalten, wobei ein Abstand von einem Zentrum eines ersten Vias in dem Muster aus Vias und zu einem Zentrum eines zweiten Vias in dem Muster aus Vias weniger als 0,5 Millimeter beträgt.
  • Beispiel 21 kann ein Verfahren beinhalten, das Folgendes umfasst: Identifizieren eines ersten Teils koaxialer Vias und eines zweiten Teils nichtkoaxialer Vias in einem Muster aus Vias, die in einem Substrat zu bilden sind, wobei nichtkoaxiale Vias in dem zweiten Teil nichtkoaxialer Vias in dem Muster nicht aneinander angrenzen; Erzeugen erster, koaxialer Vias in dem Substrat in Übereinstimmung mit dem ersten Teil koaxialer Vias; und Erzeugen zweiter, nichtkoaxialer Vias in dem Substrat in Übereinstimmung mit dem zweiten Teil nichtkoaxialer Vias.
  • Beispiel 22 kann das Verfahren aus Beispiel 21 beinhalten, wobei das Muster ein Sechskantgittermuster ist.
  • Beispiel 23 kann das Verfahren aus Beispiel 21 beinhalten, wobei das Muster ein Quadratgittermuster ist, wobei die Vias in dem Muster gemäß einer x-Achse und einer y-Achse, die senkrecht zu der x-Achse ist, angeordnet sind.
  • Beispiel 24 kann das Verfahren aus Beispiel 21 beinhalten, wobei jeweilige Masseabschirmungsteile von wenigstens zwei koaxialen Vias in den ersten koaxialen Vias physisch und elektrisch miteinander gekoppelt sind.
  • Beispiel 25 kann das Verfahren aus einem der Beispiele 21–24 beinhalten, wobei ein Abstand von einem Zentrum eines ersten Vias in dem Muster aus Vias und zu einem Zentrum eines zweiten Vias in dem Muster aus Vias weniger als 0,5 Millimeter beträgt.

Claims (25)

  1. Substrat, das Folgendes umfasst: eine dielektrische Schicht auf einer Außenseite des Substrats; eine Achse, die senkrecht zu der dielektrischen Schicht ist; und einen Via, der Folgendes beinhaltet: einen Signalteil mit einer Signalachse, die koaxial zu der Achse ist; ein Pad, das mit dem Signalteil gekoppelt ist und allgemein parallel zu der dielektrischen Schicht ist; und einen Masseabschirmungsteil mit einer Masseachse, die koaxial zu der Achse und der Signalachse ist, wobei der Masseabschirmungsteil um den Signalteil herum angeordnet ist, wobei der Masseabschirmungsteil und das Pad in einer Richtung senkrecht zu der Achse nicht komplanar sind.
  2. Substrat nach Anspruch 1, das ferner einen Harzteil umfasst, der zwischen dem Signalteil und dem Masseabschirmungsteil angeordnet ist.
  3. Substrat nach Anspruch 1, wobei der Signalteil ein erster Signalteil ist, die Signalachse eine erste Signalachse ist, das Pad ein erstes Pad ist, der Masseabschirmungsteil ein erster Masseabschirmungsteil ist und die Masseachse eine erste Masseachse ist, wobei das Substrat ferner einen zweiten Via umfasst, der Folgendes beinhaltet: einen zweiten Signalteil mit einer zweiten Signalachse, die parallel zu der Achse ist; ein zweites Pad, das mit dem zweiten Signalteil gekoppelt ist und allgemein komplanar zu dem ersten Pad ist; und einen zweiten Masseabschirmungsteil mit einer zweiten Masseachse, die parallel zu der Achse und koaxial zu der zweiten Signalachse ist, wobei der zweite Masseabschirmungsteil um den zweiten Signalteil herum angeordnet ist, und wobei der zweite Masseabschirmungsteil und das zweite Pad in einer Richtung senkrecht zu der Achse nicht komplanar sind.
  4. Substrat nach Anspruch 3, wobei der erste Masseabschirmungsteil direkt physisch mit dem zweiten Masseabschirmungsteil gekoppelt ist.
  5. Substrat nach Anspruch 4, wobei ein Abstand zwischen einem Zentrum des ersten Pads und einem Zentrum des zweiten Pads weniger als näherungsweise 0,5 Millimeter (mm) beträgt.
  6. Substrat nach einem der Ansprüche 1–5, wobei der Signalteil ein leitfähiger Signalteil ist, der elektrisch mit dem Pad gekoppelt ist.
  7. Verfahren, das Folgendes umfasst: Bilden eines Masseabschirmungsteils eines Vias zwischen einer ersten Seite und einer zweiten Seite eines Substrats, wobei der Masseabschirmungsteil einen ersten Durchmesser aufweist und eine Länge entlang einer Achse des Masseabschirmungsteils aufweist, die kleiner als eine Dicke des Substrats von der ersten Seite zu der zweiten Seite ist; Bilden eines Signalteils des Vias zwischen der ersten Seite und der zweiten Seite des Substrats, wobei der Signalteil einen zweiten Durchmesser aufweist, der kleiner als der erste Durchmesser ist, und eine Achse aufweist, die koaxial zu der Achse des Masseabschirmungsteils ist, wobei der Signalteil eine Länge aufweist, die wenigstens die Dicke des Substrats ist; und Bilden eines Pads auf der ersten Seite des Substrats, wobei das Pad einen Durchmesser aufweist, der größer als der zweite Durchmesser ist, und elektrisch mit dem Signalteil gekoppelt ist und elektrisch von dem Masseabschirmungsteil isoliert ist.
  8. Verfahren nach Anspruch 7, wobei das Pad sich in einer ersten Ebene parallel zu der ersten Seite befindet und sich der Masseabschirmungsteil in einer zweiten Ebene parallel zu der ersten Ebene befindet und die erste Ebene nicht komplanar zu der zweiten Ebene ist.
  9. Verfahren nach Anspruch 7, wobei das Bilden des Masseabschirmungsteils Bohren eines Hohlraums in wenigstens einen Teil des Substrats und Plattieren des Hohlraums mit einem leitfähigen Material beinhaltet.
  10. Verfahren nach Anspruch 9, das ferner anschließend an das Plattieren Füllen des Hohlraums mit einem Harzmaterial umfasst.
  11. Verfahren nach Anspruch 10, wobei das Bilden des Signalteils Bohren eines Hohlraums in das Harzmaterial und Plattieren des Hohlraums mit einem leitfähigen Material beinhaltet.
  12. Verfahren nach einem der Ansprüche 7–11, wobei die Achse des Signalteils näherungsweise 0,4 mm von der Achse eines anderen Vias entfernt ist.
  13. Verfahren, das Folgendes umfasst: Identifizieren eines ersten Teils der Vias und eines zweiten Teils der Vias in einem Muster aus Vias, die in einem Substrat zu bilden sind, wobei der erste Teil der Vias weniger als alle der Vias in dem Muster ist und verschieden von dem zweiten Teil der Vias ist; Erzeugen erster koaxialer Vias in dem Substrat in Übereinstimmung mit dem ersten Teil der Vias in dem Muster aus Vias, die in dem Substrat zu bilden sind; und Erzeugen zweiter Vias in dem Substrat in Übereinstimmung mit dem zweiten Teil der Vias in dem Muster aus Vias, die in dem Substrat zu bilden sind, anschließend an das Erzeugen der ersten koaxialen Vias.
  14. Verfahren nach Anspruch 13, wobei das Muster ein Sechskantgittermuster ist.
  15. Verfahren nach Anspruch 14, wobei Vias in dem ersten Teil der Vias in dem Sechskantgittermuster nicht aneinander angrenzen.
  16. Verfahren nach Anspruch 13, wobei das Muster ein Quadratgittermuster ist, wobei die Vias in dem Muster gemäß einer x-Achse und einer y-Achse, die senkrecht zu der x-Achse ist, angeordnet sind.
  17. Verfahren nach Anspruch 16, wobei Vias in dem ersten Teil der Vias entlang der x-Achse oder der y-Achse nicht aneinander angrenzen.
  18. Verfahren nach einem der Ansprüche 13–17, wobei die zweiten Vias zweite koaxiale Vias sind.
  19. Verfahren nach Anspruch 18, wobei jeweilige Masseabschirmungsteile der ersten koaxialen Vias und der zweiten koaxialen Vias physisch und elektrisch miteinander gekoppelt sind.
  20. Verfahren nach einem der Ansprüche 13–17, wobei ein Abstand von einem Zentrum eines ersten Vias in dem Muster aus Vias und zu einem Zentrum eines zweiten Vias in dem Muster aus Vias weniger als 0,5 Millimeter beträgt.
  21. Verfahren, das Folgendes umfasst: Identifizieren eines ersten Teils koaxialer Vias und eines zweiten Teils nichtkoaxialer Vias in einem Muster aus Vias, die in einem Substrat zu bilden sind, wobei nichtkoaxiale Vias in dem zweiten Teil nichtkoaxialer Vias in dem Muster nicht aneinander angrenzen; Erzeugen erster, koaxialer Vias in dem Substrat in Übereinstimmung mit dem ersten Teil koaxialer Vias; und Erzeugen zweiter, nichtkoaxialer Vias in dem Substrat in Übereinstimmung mit dem zweiten Teil nichtkoaxialer Vias.
  22. Verfahren nach Anspruch 21, wobei das Muster ein Sechskantgittermuster ist.
  23. Verfahren nach Anspruch 21, wobei das Muster ein Quadratgittermuster ist, wobei die Vias in dem Muster gemäß einer x-Achse und einer y-Achse, die senkrecht zu der x-Achse ist, angeordnet sind.
  24. Verfahren nach Anspruch 21, wobei jeweilige Masseabschirmungsteile von wenigstens zwei koaxialen Vias in den ersten koaxialen Vias physisch und elektrisch miteinander gekoppelt sind.
  25. Verfahren nach einem der Ansprüche 21–24, wobei ein Abstand von einem Zentrum eines ersten Vias in dem Muster aus Vias und zu einem Zentrum eines zweiten Vias in dem Muster aus Vias weniger als 0,5 Millimeter beträgt.
DE112015006746.9T 2015-08-31 2015-08-31 Koaxiale Vias Pending DE112015006746T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/047823 WO2017039631A1 (en) 2015-08-31 2015-08-31 Coaxial vias

Publications (1)

Publication Number Publication Date
DE112015006746T5 true DE112015006746T5 (de) 2018-04-12

Family

ID=58188167

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015006746.9T Pending DE112015006746T5 (de) 2015-08-31 2015-08-31 Koaxiale Vias

Country Status (3)

Country Link
US (1) US10276483B2 (de)
DE (1) DE112015006746T5 (de)
WO (1) WO2017039631A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11160163B2 (en) 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
EP3935923A1 (de) * 2019-03-06 2022-01-12 TTM Technologies, Inc. Verfahren zur herstellung von leiterplattenanordnungen mit hoher dichte über array
CN110300492B (zh) * 2019-07-25 2021-03-30 生益电子股份有限公司 一种pcb的制作方法和pcb
US11554628B2 (en) * 2019-12-18 2023-01-17 Gm Cruise Holdings Llc Temperature regulation for autonomous vehicle delivery
US20230063808A1 (en) * 2021-09-02 2023-03-02 Apple Inc. Coaxial via shielded interposer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US20080113505A1 (en) * 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via
US20090267183A1 (en) * 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US8791550B1 (en) 2013-01-15 2014-07-29 International Business Machines Corporation Hybrid conductor through-silicon-via for power distribution and signal transmission
FR3007197B1 (fr) * 2013-06-18 2016-12-09 St Microelectronics Crolles 2 Sas Procede de realisation d'une liaison electrique traversante et d'un condensateur traversant dans un substrat, et dispositif correspondant
US20150028482A1 (en) * 2013-07-23 2015-01-29 Globalfoundries Inc. Device layout for reducing through-silicon-via stress
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections

Also Published As

Publication number Publication date
US20180226328A1 (en) 2018-08-09
WO2017039631A1 (en) 2017-03-09
US10276483B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE102014108328B4 (de) Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen
DE102017223561B4 (de) Hochfrequenzbauelement-Packages und Verfahren zum Bilden derselben
DE112014003166B4 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite und Verfahren zur Herstellung einer solchen Baugruppe
DE102014019978B3 (de) Bridge-verbindung mit geschichteten verbindungsstrukturen
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112017008333T5 (de) Mikroelektronische anordnungen
DE112017008336T5 (de) Mikroelektronische Anordnungen
DE112015006746T5 (de) Koaxiale Vias
DE112015007233B4 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material
DE112016006695T5 (de) Gehäuse auf Antennengehäuse
DE112015007234T5 (de) Vertikale masseebenenisolierung, masseleiter-koaxialisolierung und impedanzabstimmung von durch gehäusevorrichtungen geführten horizontalen datensignalübertragungsleitungen
DE102018129645A1 (de) Verfahren zum Einbetten magnetischer Strukturen in Substrate
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE102020127625A1 (de) Mikroelektronisches gehäuse mit substratintegrierten komponenten
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE102014109520A1 (de) Paketbaugruppen-konfigurationen für mehrfach-dies und dazugehörige techniken
DE112014006417T5 (de) Integrierte Schaltungsanordnungen mit Formmasse
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102021119280A1 (de) Halbleitervorrichtung und verfahren zum bilden davon
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE102015101952A1 (de) IC-Gehäuse
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module

Legal Events

Date Code Title Description
R012 Request for examination validly filed