DE112015006844T5 - Robuste Intermetallische-Verbindung-Schicht-Grenzfläche für ein Gehäuse in einer Gehäuseeinbettung - Google Patents

Robuste Intermetallische-Verbindung-Schicht-Grenzfläche für ein Gehäuse in einer Gehäuseeinbettung Download PDF

Info

Publication number
DE112015006844T5
DE112015006844T5 DE112015006844.9T DE112015006844T DE112015006844T5 DE 112015006844 T5 DE112015006844 T5 DE 112015006844T5 DE 112015006844 T DE112015006844 T DE 112015006844T DE 112015006844 T5 DE112015006844 T5 DE 112015006844T5
Authority
DE
Germany
Prior art keywords
housing
pad
layer
solder
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015006844.9T
Other languages
English (en)
Inventor
Christian Geissler
Georg Seidemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of DE112015006844T5 publication Critical patent/DE112015006844T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03424—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/27849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Ausführungsformen können ein eingebettetes Gehäuse mit einer Diffusionsbarriereschicht betreffen, die zwischen einem Kupfer(Cu)-Pad und einer Lötkugel innerhalb des eingebetteten Gehäuses platziert ist. Während des Lotaufschmelzprozesses wird eine Intermetallische-Verbindung(IMC)-Schicht erzeugt, die nicht mit dem Cu in Kontakt kommt, so dass anschließende hohe Temperaturen, die auf das eingebettete Gehäuse angewandt werden, möglicherweise nicht bewirken, dass das Cu durch Diffusion verbraucht wird. Andere Ausführungsformen können beschrieben und/oder beansprucht werden.

Description

  • Technisches Gebiet
  • Ausführungsformen der vorliegenden Offenbarung betreffen allgemein das Gebiet von Gehäuseanordnungen, insbesondere Gehäuse mit darin eingebetteten anderen Gehäusen oder Elementen.
  • Allgemeiner Stand der Technik
  • Die Nachfrage nach SiP-Lösungen (SiP: System in Package - System in Gehäuse) für mobile und tragbare Märkte nimmt dramatisch zu. Dies wiederum erhöht die Nachfrage nicht nur nach der Integration aktiver und passiver Silicium-Dies, wie integrierter Schaltkreise (ICs: Integrated Circuits) und integrierter passiver Vorrichtungen (IPDs - Integrated Passive Devices), sondern auch nach der Integration und Kapselung von bereits gekapselten Dies und Systemen.
  • Figurenliste
    • 1 veranschaulicht ein Beispiel für eine IMC-Grenzfläche (IMC: Intermetallic Compound - intermetallische Verbindung) auf einem Kupfer(Cu)-Pad gemäß Ausführungsformen.
    • 2 veranschaulicht ein Beispiel für eine IMC-Grenzfläche einer lötfähigen Cu-Unterkontakthügel-Metallisierung (UBM: Under-Bump Metallization) gemäß Ausführungsformen.
    • 3 veranschaulicht ein Beispiel für eine Grenzflächenanordnung an einem Lötpunkt gemäß Ausführungsformen.
    • 4 veranschaulicht ein Beispiel für einen Prozess zum Herstellen einer IMC-Grenzfläche für eine Gehäuse-in-Gehäuse-Anordnung gemäß Ausführungsformen.
    • 5 veranschaulicht ein Beispiel für eine Gehäuse-in-Gehäuse-Einbettung gemäß Ausführungsformen.
    • 6 veranschaulicht schematisch eine Rechenvorrichtung gemäß Ausführungsformen.
  • Ausführliche Beschreibung
  • Ausführungsformen der vorliegenden Offenbarung betreffen allgemein das Gebiet des Verbindens eines oder mehrerer Gehäuse, die ihrerseits innerhalb eines anderen Gehäuses eingebettet sind. Insbesondere kann, um eine elektrische Verbindung zu ermöglichen, eine Diffusionsbarriereschicht zwischen einem Cu-Pad und einer Lötkugel innerhalb des eingebetteten Gehäuses platziert werden. Während des Lotaufschmelzprozesses kann eine IMC-Schicht erzeugt werden, die nicht mit dem Cu in Kontakt kommt, so dass eine anschließende hohe Temperatur, die auf das eingebettete Gehäuse angewandt wird, möglicherweise nicht bewirkt, dass das Cu verbraucht wird.
  • Bei Ausführungsformen können BGA-Gehäuse (BGA: Ball Grid Array - Kugelgitteranordnung), die in einem System-in-Gehäuse (SiP) eingebettet sind, eine Diffusionsbarriereschicht aufweisen, die aus chemisch Nickel/chemisch Palladium/Sudgold (ENEPIG: Electroless Nickel/Electroless Palladium/Immersion Gold) auf dem Cu-Kugelpad oder der Cu-UBM gefertigt ist. Die IMC-Phase der Lötkugel kann dann auf die ENEPIG-Oberfläche begrenzt sein, so dass eine Cu-Diffusion während einer weiteren Hochtemperaturaussetzung unterdrückt wird. Zusätzliche hohe Temperaturen, die während einer SiP-Kapselung, zum Beispiel während einer Polyimidaushärtung, angewandt werden, führen möglicherweise zu keiner Zuverlässigkeitsreduzierung an der Grenzfläche.
  • Die mechanische Belastung auf eine ENEPIG-Schicht, die auf eine Lötverbindung eines eingebetteten Gehäuses ausgeübt werden kann und die durch eine Interaktion mit einer Leiterplatte (PCB: Printed Circuit Board) verursacht werden kann, kann viel niedriger als die Belastung auf eine ENEPIG-Schicht in einer Lötverbindung mit einem direkten Kontakt zu einer PCB sein. Dies kann bewirken, dass die Verbindungen unter Verwendung der ENEPIG-Schicht in einem eingebetteten Gehäuse weniger wahrscheinlich durch zum Beispiel Delaminierung, Rissbildung oder Bruch versagen.
  • Während zum einfacheren Verständnis Ausführungsformen einer Diffusionsbarriereschicht und/oder eines Materials, das für eine Diffusionsbarriereschicht zu verwenden ist, als eine ENEPIG-Schicht beschrieben werden können, kann die Diffusionsbarriereschicht bei alternativen Ausführungsformen mit anderen Techniken, wie etwa chemisch Nickel/Molybdän/Phosphor (NiMoP), mit einem Stapel zwischen der Cu-Oberfläche und der IMC oder mit anderen ähnlich geeigneten Diffusionsunterdrückungsmaterialien und/oder -prozessen umgesetzt werden.
  • Zum einfacheren Verständnis können Ausführungsformen einer Komponente, an der ein Gehäuse angebracht werden kann, als eine PCB beschrieben werden. Bei alternativen Ausführungsformen kann diese Komponente ein beliebiges Substrat sein.
  • Bei der folgenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil hiervon bilden, wobei gleiche Ziffern durchweg gleiche Teile kennzeichnen, und in denen durch Veranschaulichung Ausführungsformen gezeigt werden, in denen der Gegenstand der vorliegenden Offenbarung umgesetzt werden kann. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Demzufolge ist die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinne aufzufassen und ist der Schutzumfang von Ausführungsformen durch die angehängten Ansprüche und deren Äquivalente definiert.
  • Zum Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B“ (A), (B) oder (A und B). Zum Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung kann perspektivenbasierte Beschreibungen, wie etwa obere(r/s)/untere(r/s), hinein/hinaus, über/unter und dergleichen, verwenden. Solche Beschreibungen werden lediglich verwendet, um die Erörterung zu vereinfachen, und sollen die Anwendung von hier beschriebenen Ausführungsformen nicht auf irgendeine bestimmte Orientierung eingrenzen.
  • Die Beschreibung verwendet möglicherweise die Ausdrücke „bei einer Ausführungsform“ oder „bei Ausführungsformen“, die jeweils auf eine oder mehrere derselben oder verschiedene Ausführungsformen verweisen. Weiterhin sind die Begriffe „umfassend“, „beinhaltend“, „aufweisend“ und dergleichen, wie sie mit Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet werden, synonym.
  • Der Begriff „gekoppelt mit“ kann hier, zusammen mit seinen Ableitungen, verwendet werden. „Gekoppelt“ kann eines oder mehr von Folgendem bedeuten. „Gekoppelt“ kann bedeuten, dass sich zwei oder mehr Elemente in direktem physischen oder elektrischen Kontakt befinden. Jedoch kann „gekoppelt“ auch bedeuten, dass zwei oder mehr Elemente einander indirekt kontaktieren, aber dennoch miteinander zusammenwirken oder wechselwirken, und kann bedeuten, dass ein oder mehr andere Elemente zwischen die Elemente, die als miteinander gekoppelt gelten, gekoppelt oder zwischen diesen verbunden sind. Der Begriff „direkt gekoppelt“ kann bedeuten, dass sich zwei oder mehr Elemente in direktem Kontakt befinden.
  • Verschiedene Abläufe können als mehrere diskrete Abläufe in klarer Reihenfolge auf eine Weise beschrieben werden, die außerordentlich hilfreich für das Verständnis des beanspruchten Gegenstands ist. Allerdings sollte die Reihenfolge der Beschreibung nicht derart ausgelegt werden, dass sie andeutet, dass diese Abläufe notwendigerweise von der Reihenfolge abhängen.
  • So wie hier verwendet, kann sich der Begriff „Modul“ auf eine Anwendungsspezifische Integrierte Schaltung (ASIC), einen elektronischen Schaltkreis, einen Prozessor (gemeinsam genutzt, dediziert oder als Gruppe) und/oder einen Speicher (gemeinsam genutzt, dediziert oder als Gruppe) beziehen, Teil davon sein oder solches beinhalten, der/die ein oder mehr Software- oder Firmware-Programme, einen kombinatorischen Logikschaltkreis und/oder andere geeignete Komponenten, die die beschriebene Funktionalität bereitstellen, ausführen.
  • Verschiedene Figuren hier können eine oder mehrere Schichten einer oder mehrerer Gehäuseanordnungen darstellen. Die hier dargestellten Schichten sind als Beispiele für relative Positionen der Schichten der unterschiedlichen Gehäuseanordnungen dargestellt. Die Schichten sind zu Erklärungszwecken dargestellt und sind nicht maßstabsgerecht gezeichnet. Daher sollten vergleichende Größen der Schichten nicht aus den Figuren angenommen werden und können Größen, Dicken oder Abmessungen für manche Ausführungsformen nur angenommen werden, wo sie speziell angegeben oder besprochen sind.
  • Die Herstellung und/oder der Betrieb eines Gehäuses kann zu zusätzlichen Wärmeumsätzen führen, die auf jene Gehäuse angewandt werden, die innerhalb des Gehäuses eingebettet sind. Diese zusätzlichen Wärmeumsätze können viel höher sein, als wenn die eingebetteten Gehäuse alleinstehende Gehäuse wären.
  • Mit höheren Wärmeumsätzen kann eine Cu-Diffusion an den intermetallischen Phasen zwischen einer Zinn(Sn)-Lötkugel und einem Cu-Kugelpad oder einer Cu-UBM auftreten. Aufgrund des zusätzlichen Wärmeumsatzes, der während einer SiP-Kapselung erfahren wird, kann das Cu-Pad vollständig verbraucht werden, mit dem Effekt, dass nur die IMC-Schicht zurückbleibt. Des Weiteren kann das SiP-Gehäuse mit seinen Komponenten Zuverlässigkeitskriterien für Hochtemperaturlagerung (HTS: High Temperature Storage), zyklisches Temperaturdurchlaufen und/oder mechanisches Fallprüfen erfüllen müssen. Bei Ausführungsformen können wenigstens 1-2 Mikrometer (µm) Cu unter der IMC-Schicht nach den Belastungstests verbleiben. Falls kein Cu unter der IMC-Schicht verbleibt, können elektrische Stromkreisunterbrechungen, eine mechanische Beschädigung dielektrischer Schichten usw. resultieren.
  • 1 veranschaulicht ein Beispiel für eine IMC-Schicht-Grenzfläche auf einem Cu-Pad gemäß Ausführungsformen. Ein Gehäuse 100 zeigt eine Ausführungsform einer IMC-Schicht-Grenzfläche auf einem Cu-Pad, das innerhalb eines eingebetteten Gehäuses verwendet werden kann. Bei Ausführungsformen kann die Lötkugel 102 mit einem Cu-Pad 104 verbunden sein und kann das Cu-Pad 104 mit einem Silicium-Die 106 verbunden sein und von einer Lötmaske 116 umgeben sein. Die Lötkugel 102 kann dann mit einem anderen Gehäuse verbunden werden, wo die zwei Gehäuse selbst innerhalb einer Gussmasse enthalten sind, die Teil eines dritten Gehäuses sein kann. Ein Beispiel für eine solche Mehrfachgehäusekonfiguration ist unten ausführlicher beschrieben.
  • Bei Ausführungsformen kann das Cu-Pad 104 mit einer dielektrischen Schicht 112 verbunden sein. Bei manchen Ausführungsformen kann diese eine Umverteilungsschicht sein. Die dielektrische Schicht 112 kann mehrere Schichten aufweisen und kann eine Verbindung zwischen dem Cu-Pad 104 und einem Die-Pad 114 ermöglichen, das dann mit dem Silicium-Die 106 verbunden werden kann.
  • Bei Ausführungsformen kann die Lötkugel 102 aus Sn, aus einer Sn-Legierung oder aus irgendeinem anderen Lötmaterial gefertigt sein. Bei Ausführungsformen kann die ENEPIG-Schicht 108 auf dem Cu-Pad 104 platziert werden. Bei Ausführungsformen kann das Cu-Pad 104 aus Cu oder einer Cu-Legierung gefertigt werden. Die ENEPIG-Schicht 108 kann eine Schutzschicht zwischen dem Cu-Pad 104 und der Lötkugel 102 bilden, welche bei Ausführungsformen das Cu-Pad 104 vollständig von der Lötkugel 102 separieren kann, während eine elektrische Leitfähigkeit zwischen dem Cu-Pad 104 und der Lötkugel 102 immer noch ermöglicht wird.
  • Bei Ausführungsformen kann die ENEPIG-Schicht 108 auf dem Cu-Pad 104 aufgewachsen werden. Bei Ausführungsformen kann die Dicke und/oder Zusammensetzung der ENEPIG-Schicht 108 20-50 nm Gold (Au), 100-300 nm Palladium (Pd) und/oder 3-10 µm Nickel (Ni) sein, obwohl die ENEPIG-Schicht 108 bei anderen Ausführungsformen andere Anteile oder Verhältnisse von Au, Pd und/oder Ni beinhalten und/oder zusätzliche Materialien, Metalle und/oder Legierungen beinhalten kann.
  • Bei Ausführungsformen kann eine IMC-Schicht 110 während des Aufschmelzprozesses der Lötkugel 102 auf der ENEPIG-Schicht aufgewachsen werden, die das gesamte oder einen Teil des Cu-Pads 104 bedeckt. Bei Ausführungsformen kann die IMC-Schicht 110 in der Pd-Schicht der ENEPIG-Schicht 108 wachsen. Bei dieser Ausführungsform kann die IMC-Schicht 110 erheblich wärmestabiler sein, als die IMC-Schicht 110 wäre, falls sie direkt mit dem Cu-Pad 104 gekoppelt wäre. Bei Ausführungsformen kann Ni als eine Diffusionsbarriere entgegen dem Cu-Pad 104 fungieren, wodurch sie als eine geeignete Lösung für eine Gehäuse-in-Gehäuse-Einbettung mit einer zusätzlichen Hochtemperaturaussetzung dient.
  • Bei Ausführungsformen kann das Hinzufügen der ENEPIG-Schicht 108 auf dem Cu-Pad 104 den Kontakt zwischen der resultierenden IMC-Schicht 110 und dem Cu-Pad 104 begrenzen. Durch Begrenzen des Kontakts kann dies dazu führen, dass das Cu-Pad 104 während einer weiteren Hochtemperaturverarbeitung, der das Gehäuse möglicherweise ausgesetzt wird, nicht verbraucht wird. Bei Ausführungsformen kann eine geringere Cu-Diffusion zu einer höheren thermischen Stabilität der IMC-Schicht-Grenzfläche des eingebetteten Gehäuses führen. Mit einer solchen Cu-Reduktion können elektrische Stromkreisunterbrechungen und/oder eine mechanische Beschädigung, wie etwa eine Rissbildung der dielektrischen Schichten 112 und dergleichen, resultieren. Bei Ausführungsformen kann es für Gehäuse-in-Gehäuse-Konstruktionen typisch sein, dass die internen Komponenten eine Temperatur, die 200 °C überschreitet, für über 30 Minuten erreichen. Bei Ausführungsformen kann es mehr als einen dieser Hochtemperaturschritte geben.
  • Ein anderer Vorteil des Aufbringens einer ENEPIG-Schicht 108 innerhalb einer Gehäuse-in-Gehäuse-Konfiguration kann eine dramatische Abnahme einer mechanischen Belastung auf die Grenzfläche zwischen der IMC-Schicht 110 und der ENEPIG-Schicht 108 beinhalten. Dies kann zu einem Versagen während einer mechanischen Fall- oder Stoßprüfung, die zum Beispiel während einer Qualifizierung stattfinden kann, oder im Gebrauch führen. Bei alten Implementierungen kann eine ENEPIG-Schicht 108 unter einer Lötstelle, die direkt mit der PCB verbunden ist, dazu neigen, während einer mechanischen Belastung, wie Fallen oder Biegen, aufgrund der Sprödigkeit der ENEPIG-Schicht zu versagen. Bei Ausführungsformen erscheint bei einer Gehäusekonstruktion, falls sich die ENEPIG-Schicht unter einer Lötverbindung befindet, die nicht direkt mit einer PCB gekoppelt ist, viel weniger mechanische Belastung lokal bei der ENEPIG-Schicht, so dass typische Fallprüfungs- und Biegekriterien auf der PCB erfüllt werden. Zum Beispiel können bei alten Anwendungen Bewegung, Biegen oder Fallen der PCB zu Verbindungsausfällen und/oder Rissbildung an der Verbindungsgrenzfläche führen.
  • Während des Einbettens eines Kugelgitteranordnung(BGA)-Gehäuses in ein Fanout-Waferebene-Gehäuse können Hochtemperaturschritte, wie etwa Polyamidaushärten, stattfinden. Diese hohe Temperatur kann außerhalb der Temperaturzielspezifikation für das eingebettete Gehäuse liegen. Bei alten Implementierungen ohne eine ENEPIG-Schicht 108 kann die IMC-Schicht 110, während sie hohen Temperaturen ausgesetzt wird, weiterhin wachsen und weiterhin das Cu-Pad 104 verbrauchen. Bei alten Implementierungen kann Cu weiterhin verbraucht werden, bis wenig bis kein Cu übrigbleibt. Das IMC-Schicht-Wachstum kann an der (nicht gezeigten) Cu-Auskleidung enden, wobei die Auskleidung typischerweise Ti oder TiN sein kann. An diesem Punkt kann die IMC-Schicht beginnen, zu delaminieren oder zu reißen.
  • 2 veranschaulicht ein Beispiel für eine IMC-Grenzfläche auf einer Cu-UBM gemäß Ausführungsformen. Speziell zeigt 2 ein Ausführungsbeispiel einer IMC-Grenzfläche auf einem Cu-Pad, das innerhalb eines eingebetteten Gehäuses 200 gemäß verschiedenen Ausführungsformen verwendet werden kann.
  • Bei dem Gehäuse 200, das dem Gehäuse 100 ähnlich sein kann, kann eine ENEPIG-Schicht 208, die der ENEPIG-Schicht 108 ähnlich sein kann, auf einer Cu-UBM 204 platziert werden. Dies kann auf eine Reihe von Arten erzielt werden, wie etwa durch Aufbringen der ENEPIG-Schicht 208 direkt auf die Cu-UBM 204 oder durch Wachsen der ENEPIG-Schicht 208 auf der Cu-UBM 204. Eine Lötkugel 202, die der Lötkugel 102 ähnlich sein kann, kann auf der Cu-UBM 204 und der ENEPIG-Schicht 108 platziert werden. Während des Erwärmens kann sich eine IMC-Schicht 210, die der IMC-Schicht 110 ähnlich sein kann, auf der ENEPIG-Schicht 208 ausbilden. Bei Ausführungsformen kann die Cu-UBM 204 an einer Lötmaske 216, die der Lötmaske 116 ähnlich sein kann, angebracht werden. Die Cu-UBM 204 kann an einer dielektrischen Schicht 212, die der dielektrischen Schicht 112 ähnlich sein kann, angebracht werden. Die Cu-UBM 204 kann mit einem Die-Pad 214 verbunden werden, das dem Die-Pad 114 ähnlich sein kann und das mit einem Silicium-Die 206 verbunden ist, der dem Silicium-Die 106 ähnlich sein kann.
  • 3 veranschaulicht ein Beispiel für eine Grenzflächenanordnung an dem Lötpunkt gemäß Ausführungsformen. Das Diagramm 300 zeigt eine ausführliche Ausführungsform einer Grenzflächenanordnung vor dem Lotaufschmelzprozess. Die Lötkugel 302 wird auf der ENEPIG-Schicht 308 platziert, die auf dem Cu-Pad 304 platziert wird. Bei Ausführungsformen umgibt eine Lötmaske 316 das Cu-Pad 304 und stößt an die ENEPIG-Schicht 308 an, so dass die Lötkugel 302 nicht in Kontakt mit dem Cu-Pad 304 kommt.
  • 4 veranschaulicht ein Beispiel für einen Prozess zum Herstellen einer Grenzflächenanordnung gemäß Ausführungsformen. Der Prozess 400 kann bei Block 402 beginnen.
  • Bei Block 404 kann eine Bestimmung erfolgen, ob das Gehäuse einer hohen Temperatur ausgesetzt wird, die den typischen Anwendungsfall überschreitet. Falls nicht kann der Prozess bei Block 416 enden.
  • Ansonsten, falls das Gehäuse Hochtemperaturschritten während des Kapselns oder einer anschließenden Verwendung ausgesetzt wird, kann dann bei Block 406 eine Bestimmung erfolgen, ob das Gehäuse, das hergestellt wird, innerhalb eines anderen Gehäuses eingebettet werden wird. Falls nicht kann der Prozess bei Block 416 enden.
  • Ansonsten, falls das Gehäuse, das hergestellt wird, innerhalb eines anderen Gehäuses eingebettet werden wird, wird dann bei Block 408 ein Cu-Pad oder eine Cu-UBM identifiziert. Bei Ausführungsformen kann dieses Cu-Element als mit einer Lötkugel 102 verbunden identifiziert werden und kann einem Lotaufschmelzprozess unterzogen werden.
  • Bei Block 410 kann eine ENEPIG-Schicht auf dem identifizierten Cu-Pad oder der infizierten Cu-UBM aufgewachsen werden. Bei Ausführungsformen kann die Zusammensetzung der ENEPIG-Schicht, die als chemisch Nickel-Palladium-Gold bezeichnet werden kann, auf dem Cu-Pad oder der Cu-UBM platziert werden, um die IMC-Phase der Lötkugel an der ENEPIG-Oberfläche zu separieren, so dass eine Cu-Diffusion für weitere Hochtemperaturschritte, zum Beispiel während anschließender SiP-Kapselung-Schritte, unterdrückt wird.
  • Bei Ausführungsformen kann eine ENEPIG-Schicht aus variierenden Anteilen von Au, Pd und Ni gefertigt werden. Außerdem können auch andere Elemente zu der ENEPIG-Schicht hinzugefügt werden.
  • Bei Block 412 kann eine Lötkugel auf die Oberseite der ENEPIG-Schicht aufgebracht werden. Bei Ausführungsformen kann die Oberseite der ENEPIG-Schicht auch als die gegenüberliegende Seite der ENEPIG-Schicht identifiziert werden, die sich in Kontakt mit dem Cu-Pad oder der Cu-UBM befindet. Bei Ausführungsformen kann dies Aufbringen einer Lötmaske an verschiedenen Stellen beinhalten. Bei Ausführungsformen kann die Lötmaske in unterschiedlichen Phasen in dem Prozess 400 aufgebracht werden.
  • Bei Block 414 kann der Lötkugelaufschmelzprozess beginnen. Bei Ausführungsformen kann der Lötkugelaufschmelzprozess Aussetzen der Lötkugel, der ENEPIG und/oder des Cu-Pads oder der Cu-UBM variierenden Temperaturen für variierende Zeitmengen beinhalten. Bei Ausführungsformen kann während dieses Prozesses eine IMC-Schicht 110 zwischen der Oberseite der ENEPIG-Schicht 108 und der Lötkugel 102 gebildet werden. Bei Ausführungsformen kann diese IMC-Schicht 110 die Lötkugel 102 davon abhalten, das gesamte oder einen Teil des Cu-Pads 108 oder der Cu-UBM 208 zu kontaktieren.
  • Bei Block 415 kann das Gehäuse in einen SiP-Herstellungsprozess eingebracht werden.
  • Bei Block 416 kann der Prozess 400 enden.
  • 5 veranschaulicht ein Beispiel für eine Gehäuse-Einbettung gemäß Ausführungsformen. Das Diagramm 500 kann eine Ausführungsform einer Gehäuseeinbettung zeigen, bei der ein Gehäuse-in-Gehäuse 560 eine Vergussmasse 540 und eine dielektrische Schicht 512, die den dielektrischen Schichten 112, 212 ähnlich sein kann, beinhalten kann. Außerdem fünf Teilgehäuse 550a, 550b, 550c, 550d, 550e, die mit der Außenseite des Gehäuse-in-Gehäuses 560 mit Cu-Pads 505 verbunden sein können. Bei Ausführungsformen können die Cu-Pads 505, die den Elementen 104 und 204 ähnlich sein können, Cu und eine Auskleidung beinhalten. Bei Ausführungsformen können die Cu-Pads mit externen Lötkugeln 501 verbunden werden, die den Lötkugeln 102, 202 ähnlich sein können und die bei Ausführungsformen Sn oder Sn-Legierungen umfassen können.
  • Die Teilgehäuse 550a, 550b, 550c, 550d, 550e können eine ENEPIG-Schicht 508 beinhalten, die der ENEPIG-Schicht von 108, 208, 308 ähnlich sein kann und die auf den Cu-Pads 504 aufgewachsen sein kann. Lötkugeln 502 können an der ENEPIG-Schicht 508 angebracht werden. Bei Ausführungsformen kann sich während einer Verarbeitung, bei der ausreichende Wärme angewandt wird, eine (nicht gezeigte) IMC-Schicht zwischen der ENEPIG-Schicht 508 und den Cu-Pads 504 ausbilden. Bei Ausführungsformen kann eine Lötschicht 503 angrenzend an die ENEPIG-Schicht 508 platziert werden, wie in dem Teilgehäuse 550d gezeigt ist.
  • 5 veranschaulicht nur eine Ausführungsform einer Gehäuseeinbettung. Andere Ausführungsformen können mehr oder weniger Gehäuse oder Gehäuse in unterschiedlichen Konfigurationen aufweisen. Andere passive oder aktive Vorrichtungen können verwendet werden. Bei Ausführungsformen weisen möglicherweise nicht alle Verbindungen eine ENEPIG-Schicht auf.
  • Ausführungsformen der vorliegenden Offenbarung können in einem System unter Verwendung beliebiger geeigneter Hardware und/oder Software zur Konfiguration nach Wunsch implementiert werden. 6 veranschaulicht schematisch eine Rechenvorrichtung 600 gemäß einer Implementation der Erfindung. Die Rechenvorrichtung 600 kann eine Platine, wie etwa eine Hauptplatine 602 (d. h. ein Gehäuse 651), beherbergen. Die Hauptplatine 602 kann eine Anzahl von Komponenten beinhalten, einschließlich unter anderem eines Prozessors 604 und mindestens eines Kommunikationschips 606. Der Prozessor 604 kann physisch und elektrisch mit der Hauptplatine 602 gekoppelt sein. Bei manchen Implementierungen kann der mindestens eine Kommunikationschip 606 ebenfalls physisch und elektrisch mit der Hauptplatine 602 gekoppelt sein. Bei weiteren Implementierungen kann der Kommunikationschip 606 Teil des Prozessors 604 sein.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 600 andere Komponenten beinhalten, die mit der Hauptplatine 602 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten können unter anderem flüchtigen Speicher, (z. B. DRAM) 620, nichtflüchtigen Speicher (z. B. ROM) 624, Flashspeicher 622, einen Graphikprozessor 630, einen digitalen Signalprozessor (nicht gezeigt), einen Kryptoprozessor (nicht gezeigt), einen Chipsatz 626, eine Antenne 628, eine Anzeige (nicht gezeigt), eine Berührungsbildschirmanzeige 632, eine Berührungsbildschirmsteuerung 646, eine Batterie 636, einen Audiocodec (nicht gezeigt), einen Videocodec (nicht gezeigt), einen Leistungsverstärker 641, eine Global-Positioning-System(GPS)-Vorrichtung 640, einen Kompass 642, einen Beschleunigungsmesser (nicht gezeigt), ein Gyroskop (nicht gezeigt), einen Lautsprecher 650, eine Kamera 652 und eine Massenspeichervorrichtung (wie etwa ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) und so fort) (nicht gezeigt) beinhalten. Weitere in 6 nicht gezeigte Komponenten können ein Mikrofon, ein Filter, einen Oszillator, einen Drucksensor oder einen RFID-Chip beinhalten. Bei Ausführungsformen können eine oder mehrere der Gehäuseanordnungskomponenten 655 eine Gehäuseanordnungskomponente einer Intermetallische-Verbindung-Grenzfläche auf einem in 1 gezeigten Cu-Pad 100 oder eine IMC-Schicht-Grenzfläche auf einer in 2 gezeigten Cu-UBM 200 sein.
  • Der Kommunikationschip 606 kann drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 600 ermöglichen. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies in manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip 606 kann beliebige aus einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Institute-for-Electrical-and-Electronic-Engineers(IEEE)-Standards B. Standards (z.-802.16-Familie), IEEE-802.11-Fi (IEEE-einschließlich Wi -802.16-IEEEPr-Term Evolution(LTE)-Nachtrag), Long-2005oject zusammen mit jeglichen Nachträgen, Aktualisierungen und/oder Revisionen (z. B. das Advanced-LTE-Project, das Ultra-Mobile-Broadband(UMB)-Project (auch als „3GPP2“ bezeichnet) usw.). IEEE-802.16-kompatible BWA-Netzwerke werden allgemein als WiMAX-Netzwerke bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was eine Zertifikationsmarke für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE-802.16-Standards bestehen. Der Kommunikationschip 606 kann gemäß einem Global System for Mobile Communication (GSM), General Service Packet Radio GPRS), Universal Mobile Telecommunications System)UMTS), High Speed Packet) Netz arbeiten. Der -HSPA), oder LTE-Access (HSPA), Evolved HSPA (E Kommunikationschip 606 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM kEDGE Radio Access NetworGERAN), Universal Terrestrial Radio Access Network) UTRAN), oder Evolved)UTRAN) arbeiten. Der Kommunikationschip 606 -UTRAN (E kann gemäß Code Division Multiple Access(CDMA), Time Division Multiple Access -nications (DECT), EvolutionTDMA), Digital Enhanced Cordless Telecommu) DataDO) und deren Ableitungen sowie beliebigen anderen drahtlosen -Optimized (EV Protokollen, die als 3G, 4G, 5G und darüber hinaus gekennzeichnet sind, arbeiten. Der Kommunikationschip 606 kann bei anderen Ausführungsformen gemäß anderen drahtlosen Protokollen arbeiten.
  • Die Rechenvorrichtung 600 kann mehrere Kommunikationschips 606 beinhalten. Beispielsweise kann ein erster Kommunikationschip 606 kürzerreichweitiger drahtloser Kommunikation gewidmet sein, wie etwa Wi-Fi und Bluetooth, und kann ein zweiter Kommunikationschip 606 längerreichweitiger drahtloser Kommunikation gewidmet sein, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen. Bei manchen Ausführungsformen können einer oder mehrere der Kommunikationschips eine Intermetallische-Verbindung-Grenzfläche auf einem Cu-Pad 100 oder eine Intermetallische-Verbindung-Grenzfläche auf einer Cu-UBM 200 beinhalten, wie hier beschrieben ist.
  • Der Prozessor 604 der Rechenvorrichtung 600 kann einen Die in einer Gehäuseanordnung mit einer IMC-Grenzfläche beinalten, wie etwa eine der hier beschriebenen Gehäuseanordnungen 100, 200. Der Begriff „Prozessor“ kann auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung verweisen, die/der elektronische Daten von Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung 600 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Settopbox, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 600 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet, zum Beispiel eine Allzweckvorrichtung, wie etwa eine Allzweckfax- oder -Druckvorrichtung.
  • Beispiele
  • Beispiel 1 ist ein eingebettetes Gehäuse, das Folgendes umfasst: ein Pad; Lot, das elektrisch mit dem Pad gekoppelt ist, wobei wenigstens eine Seite des Pads und das Lot beide innerhalb des eingebetteten Gehäuses liegen; und eine intermetallische Verbindung, IMC, die auf einer Diffusionsbarriere auf dem Pad aufgewachsen ist, wobei die Diffusionsbarriere zwischen dem Pad und dem Lot platziert ist.
  • Beispiel 2 kann den Gegenstand aus Beispiel 1 beinhalten, wobei das Pad ein Kupfer(Cu)-Pad oder eine lötfähige Cu-Unterkugel-Metallisierung, UBM (Under-Ball Metallization), ist.
  • Beispiel 3 kann den Gegenstand aus Beispiel 2 beinhalten, wobei ein Material der Diffusionsbarriere chemisch Nickel/chemisch Palladium/Sudgold, ENEPIG, chemisch Nickel/Molybdän/Phosphor, NiMoP, oder ein Stapel zwischen der Cu-Oberfläche und der IMC-Schicht ist.
  • Beispiel 4 kann den Gegenstand aus Beispiel 2 beinhalten, wobei die IMC eine Schicht ist, die auf dem Cu-Pad oder der Cu-UBM aufgewachsen ist.
  • Beispiel 5 kann den Gegenstand aus Beispiel 1 beinhalten, wobei die Diffusionsbarriere das Pad vollständig von dem Lot separiert, so dass das Pad und das Lot nicht in direkten physischen Kontakt kommen.
  • Beispiel 6 kann den Gegenstand aus Beispiel 1 beinhalten, wobei die Diffusionsbarriere das Pad von dem Lot separiert.
  • Beispiel 7 kann den Gegenstand aus Beispiel 1 beinhalten, wobei das Lot eine Kugelgitteranordnung(BGA)-Lötkugel ist.
  • Beispiel 8 kann den Gegenstand aus Beispiel 1 beinhalten, wobei das eingebettete Gehäuse keine Substratgrenzfläche aufweist.
  • Beispiel 9 kann den Gegenstand aus Beispiel 1 beinhalten, wobei das Gehäuse eine Umverteilungsschicht beinhaltet.
  • Beispiel 10 kann den Gegenstand aus einem der Beispiele 1-9 beinhalten, wobei die Diffusionsbarriere eine zwischen näherungsweise 3 und näherungsweise 10 Mikrometer dicke Nickelschicht, eine zwischen näherungsweise 100 und näherungsweise 300 Nanometer dicke Palladiumschicht oder eine zwischen näherungsweise 20 und näherungsweise 50 Nanometer dicke Goldschicht beinhaltet.
  • Beispiel 11 ist ein System mit einer Eingebettetes-Gehäuse-Anordnung, wobei das System Folgendes umfasst: eine Leiterplatte; eine Eingebettetes-Gehäuse-Anordnung, die elektrisch mit der Leiterplatte gekoppelt ist, wobei die Gehäuseanordnung Folgendes umfasst: ein Kupfer(Cu)-Pad; Lot, das mit dem Pad gekoppelt ist, wobei wenigstens eine Seite des Pads und das Lot innerhalb des Gehäuses liegen; und eine Diffusionsbarriere zwischen dem Pad und dem Lot.
  • Beispiel 12 kann den Gegenstand aus Beispiel 11 beinhalten, wobei die Eingebettetes-Gehäuse-Anordnung ferner eine Intermetallische-Verbindung(IMC)-Schicht zwischen der Diffusionsbarriere und dem Lot umfasst.
  • Beispiel 13 kann den Gegenstand aus Beispiel 12 beinhalten, wobei ein Material der Diffusionsbarriere chemisch Nickel/chemisch Palladium/Sudgold, ENEPIG, chemisch Nickel/Molybdän/Phosphor, NiMoP, oder ein Stapel zwischen der Cu-Oberfläche und der IMC-Schicht ist.
  • Beispiel 14 kann den Gegenstand aus Beispiel 11 beinhalten, wobei das eingebettete Gehäuse elektrisch mit einem zweiten eingebetteten Gehäuse gekoppelt ist.
  • Beispiel 15 kann den Gegenstand aus Beispiel 14 beinhalten, wobei das eingebettete Gehäuse und das zweite eingebettete Gehäuse von einer Vergussmasse umgeben sind.
  • Beispiel 16 kann den Gegenstand aus Beispiel 14 beinhalten, wobei das eingebettete Gehäuse und das zweite eingebettete Gehäuse innerhalb eines dritten Gehäuses eingebettet sind.
  • Beispiel 17 kann den Gegenstand aus Beispiel 14 beinhalten, wobei eine erste Fläche des eingebetteten Gehäuses mit einer ersten Fläche des zweiten eingebetteten Gehäuses verbunden ist.
  • Beispiel 18 kann den Gegenstand aus Beispiel 17 beinhalten, ferner eine zweite Fläche des eingebetteten Gehäuses mit einem oder mehreren Zweite-Fläche-Cu-Pads, die elektrisch mit dem Lot gekoppelt sind, beinhaltend, wobei eine Zweite-Fläche-Diffusionsbarriere im Wesentlichen zwischen dem einen oder den mehreren Zweite-Fläche-Cu-Pads und dem Lot liegt.
  • Beispiel 19 kann den Gegenstand aus Beispiel 18 beinhalten, wobei eine Zweite-Fläche-IMC-Schicht zwischen der Zweite-Fläche-Diffusionsbarriere und dem einen oder den mehreren Zweite-Fläche-Cu-Pads liegt.
  • Beispiel 20 kann den Gegenstand aus Beispiel 15 beinhalten, wobei eine Fläche der Vergussmasse an einer Umverteilungsschicht angebracht ist.
  • Beispiel 21 kann den Gegenstand aus Beispiel 11 beinhalten, wobei das Lot eine Kugelgitteranordnung (BGA) ist.
  • Beispiel 22 kann den Gegenstand aus Beispiel 11 beinhalten, wobei ein Material der Diffusionsbarriere eine ENEPIG-Schicht ist, die eine zwischen näherungsweise 3 und näherungsweise 10 Mikrometer dicke Nickelschicht, eine zwischen näherungsweise 100 und näherungsweise 300 Nanometer dicke Palladiumschicht oder eine zwischen näherungsweise 20 und näherungsweise 50 Nanometer dicke Goldschicht beinhaltet.
  • Verschiedene Ausführungsformen können eine beliebige geeignete Kombination der oben beschriebenen Ausführungsformen einschließlich alternativer (oder) Ausführungsformen von Ausführungsformen, die oben in konjunktiver Form (und) beschrieben sind (z. B. kann das „und“ ein „und/oder“ sein), beinhalten. Weiterhin können manche Ausführungsformen ein oder mehrere Produkte (z. B. nichtflüchtige computerlesbare Medien) mit darauf gespeicherten Anweisungen beinhalten, die, wenn sie ausgeführt werden, zu Handlungen von beliebigen der oben beschriebenen Ausführungsformen führen. Zudem können manche Ausführungsformen Einrichtungen oder Systeme mit beliebigen geeigneten Mitteln zum Ausführen der verschiedenen Abläufe der oben beschriebenen Ausführungsformen beinhalten.
  • Die obige Beschreibung von veranschaulichten Implementierungen der Erfindung, einschließlich dessen, was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Erfindung auf die offenbarten bestimmten Formen beschränken. Während hier zur Veranschaulichung spezielle Implementierungen der Erfindung und Beispiele dafür beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Schutzumfangs der Erfindung möglich, wie ein Fachmann erkennen wird.
  • Diese Modifikationen können im Hinblick auf die obige ausführliche Beschreibung an der Erfindung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Begriffe sollten nicht so ausgelegt werden, dass sie die Erfindung auf die speziellen Implementierungen, die in der Beschreibung und den Ansprüchen offenbart sind, beschränken. Vielmehr ist der Schutzumfang der Erfindung vollständig durch die folgenden Ansprüche zu bestimmen, die in Übereinstimmung mit feststehenden Lehren für die Interpretation von Ansprüchen zu deuten sind.

Claims (22)

  1. Eingebettetes Gehäuse, das Folgendes umfasst: ein Pad; Lot, das elektrisch mit dem Pad gekoppelt ist, wobei wenigstens eine Seite des Pads und das Lot beide innerhalb des eingebetteten Gehäuses liegen; und eine intermetallische Verbindung, IMC, die auf einer Diffusionsbarriere auf dem Pad aufgewachsen ist, wobei die Diffusionsbarriere zwischen dem Pad und dem Lot platziert ist.
  2. Gehäuse nach Anspruch 1, wobei das Pad ein Kupfer(Cu)-Pad oder eine lötfähige Cu-Unterkugel-Metallisierung, UBM (Under-Ball Metallization), ist.
  3. Gehäuse nach Anspruch 2, wobei ein Material der Diffusionsbarriere chemisch Nickel/chemisch Palladium/Sudgold, ENEPIG, chemisch Nickel/Molybdän/Phosphor, NiMoP, oder ein Stapel zwischen der Cu-Oberfläche und der IMC-Schicht ist.
  4. Gehäuse nach Anspruch 2, wobei die IMC eine Schicht ist, die auf dem Cu-Pad oder der Cu-UBM aufgewachsen ist.
  5. Gehäuse nach Anspruch 1, wobei die Diffusionsbarriere das Pad vollständig von dem Lot separiert, so dass das Pad und das Lot nicht in direkten physischen Kontakt kommen.
  6. Gehäuse nach Anspruch 1, wobei die Diffusionsbarriere das Pad von dem Lot separiert.
  7. Gehäuse nach Anspruch 1, wobei das Lot eine Kugelgitteranordnung(BGA)-Lötkugel ist.
  8. Gehäuse nach Anspruch 1, wobei das eingebettete Gehäuse keine Substratgrenzfläche aufweist.
  9. Gehäuse nach Anspruch 1, wobei das Gehäuse eine Umverteilungsschicht beinhaltet.
  10. Gehäuse nach einem der Ansprüche 1-9, wobei die Diffusionsbarriere eine zwischen näherungsweise 3 und näherungsweise 10 Mikrometer dicke Nickelschicht, eine zwischen näherungsweise 100 und näherungsweise 300 Nanometer dicke Palladiumschicht oder eine zwischen näherungsweise 20 und näherungsweise 50 Nanometer dicke Goldschicht beinhaltet.
  11. System mit einer Eingebettetes-Gehäuse-Anordnung, wobei das System Folgendes umfasst: eine Leiterplatte; eine Eingebettetes-Gehäuse-Anordnung, die elektrisch mit der Leiterplatte gekoppelt ist, wobei die Gehäuseanordnung Folgendes umfasst: ein Kupfer(Cu)-Pad; Lot, das mit dem Pad gekoppelt ist, wobei wenigstens eine Seite des Pads und das Lot beide innerhalb des Gehäuses liegen; und eine Diffusionsbarriere zwischen dem Pad und dem Lot.
  12. System nach Anspruch 11, wobei die Eingebettetes-Gehäuse-Anordnung ferner eine Intermetallische-Verbindung(IMC)-Schicht zwischen der Diffusionsbarriere und dem Lot umfasst.
  13. System nach Anspruch 12, wobei ein Material der Diffusionsbarriere chemisch Nickel/chemisch Palladium/Sudgold, ENEPIG, chemisch Nickel/Molybdän/Phosphor, NiMoP, oder ein Stapel zwischen der Cu-Oberfläche und der IMC-Schicht ist.
  14. System nach Anspruch 11, wobei das eingebettete Gehäuse elektrisch mit einem zweiten eingebetteten Gehäuse gekoppelt ist.
  15. System nach Anspruch 14, wobei das eingebettete Gehäuse und das zweite eingebettete Gehäuse von einer Vergussmasse umgeben sind.
  16. System nach Anspruch 14, wobei das eingebettete Gehäuse und das zweite eingebettete Gehäuse innerhalb eines dritten Gehäuses eingebettet sind.
  17. System nach Anspruch 14, wobei eine erste Fläche des eingebetteten Gehäuses mit einer ersten Fläche des zweiten eingebetteten Gehäuses verbunden ist.
  18. System nach Anspruch 17, das ferner Folgendes beinhaltet: eine zweite Fläche des eingebetteten Gehäuses mit einem oder mehreren Zweite-Fläche-Cu-Pads, die elektrisch mit Lot gekoppelt sind, wobei eine Zweite-Fläche-Diffusionsbarriere im Wesentlichen zwischen dem einen oder den mehreren Zweite-Fläche-Cu-Pads und dem Lot liegt.
  19. System nach Anspruch 18, wobei eine Zweite-Fläche-IMC-Schicht zwischen der Zweite-Fläche-Diffusionsbarriere und dem einen oder den mehreren Zweite-Fläche-Cu-Pads liegt.
  20. System nach Anspruch 15, wobei eine Fläche der Vergussmasse an einer Umverteilungsschicht angebracht ist.
  21. System nach Anspruch 11, wobei das Lot eine Kugelgitteranordnung (BGA) ist.
  22. System nach Anspruch 11, wobei ein Material der Diffusionsbarriere eine ENEPIG-Schicht ist, die eine zwischen näherungsweise 3 und näherungsweise 10 Mikrometer dicke Nickelschicht, eine zwischen näherungsweise 100 und näherungsweise 300 Nanometer dicke Palladiumschicht oder eine zwischen näherungsweise 20 und näherungsweise 50 Nanometer dicke Goldschicht beinhaltet.
DE112015006844.9T 2015-08-27 2015-08-27 Robuste Intermetallische-Verbindung-Schicht-Grenzfläche für ein Gehäuse in einer Gehäuseeinbettung Pending DE112015006844T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/047302 WO2017034591A1 (en) 2015-08-27 2015-08-27 Robust intermetallic compound layer interface for package in package embedding

Publications (1)

Publication Number Publication Date
DE112015006844T5 true DE112015006844T5 (de) 2018-08-16

Family

ID=58100654

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015006844.9T Pending DE112015006844T5 (de) 2015-08-27 2015-08-27 Robuste Intermetallische-Verbindung-Schicht-Grenzfläche für ein Gehäuse in einer Gehäuseeinbettung

Country Status (3)

Country Link
US (1) US20180226377A1 (de)
DE (1) DE112015006844T5 (de)
WO (1) WO2017034591A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539986A (zh) * 2021-07-19 2021-10-22 天通瑞宏科技有限公司 一种晶圆级封装结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143722B2 (en) * 2006-10-05 2012-03-27 Flipchip International, Llc Wafer-level interconnect for high mechanical reliability applications
KR101710178B1 (ko) * 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US9173299B2 (en) * 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board
US8912651B2 (en) * 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
TWI492350B (zh) * 2012-11-20 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI500135B (zh) * 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
KR20150012474A (ko) * 2013-07-25 2015-02-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102084540B1 (ko) * 2013-10-16 2020-03-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9606430B2 (en) * 2014-08-28 2017-03-28 Xerox Corporation Method of aerosol printing a solder mask ink composition

Also Published As

Publication number Publication date
WO2017034591A1 (en) 2017-03-02
US20180226377A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE102016101770B4 (de) Chippaket und Bildungsverfahren für Chippaket
DE102014107514B4 (de) Bridge-verbindung mit geschichteten verbindungsstrukturen und verfahren zur bridge-verbindung
DE102014108328B4 (de) Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102014104989B4 (de) Integrierte Schaltungs-Gehäusebaugruppe, die eine Glaslötstoppmaskenschicht enthält, und Verfahren zu deren Herstellung
DE102020117063A1 (de) IC-GEHÄUSE EINSCHLIEßLICH MEHRFACHCHIPEINHEIT MIT GEBONDETEM INTEGRIERTEN WÄRMESPREIZER
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE102016102955B4 (de) Chalkogenidglas-Zusammensetzung und Chalkogenid-Schaltervorrichtungen
DE102012109374A1 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE102016100160A1 (de) Mikroelektronische Nacktchips mit abgeschrägten Ecken
DE102015109751A1 (de) Metalloxid-schichtstruktur und verfahren zum ausbilden derselben
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE112017006475T5 (de) Multi-die-gehäuse mit hoher bandbreite und niedrigem profil
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE112016003782T5 (de) Substrat-auf-Substrat-Package
DE102015101952A1 (de) IC-Gehäuse
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE112014002746B4 (de) Lötkontakte für buchsenbaugruppen und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: INTEL CORPORATION, SANTA CLARA, US

Free format text: FORMER OWNER: INTEL IP CORPORATION, SANTA CLARA, CA, US

R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0023482000