DE102013107123A1 - Ladungskompensations-Halbleitervorrichtung - Google Patents

Ladungskompensations-Halbleitervorrichtung Download PDF

Info

Publication number
DE102013107123A1
DE102013107123A1 DE102013107123.6A DE102013107123A DE102013107123A1 DE 102013107123 A1 DE102013107123 A1 DE 102013107123A1 DE 102013107123 A DE102013107123 A DE 102013107123A DE 102013107123 A1 DE102013107123 A1 DE 102013107123A1
Authority
DE
Germany
Prior art keywords
region
semiconductor device
semiconductor
compensation
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013107123.6A
Other languages
English (en)
Inventor
Hans Weber
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013107123A1 publication Critical patent/DE102013107123A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es ist eine Halbleitervorrichtung vorgesehen: Die Halbleitervorrichtung weist einen Halbleiterkörper und eine auf dem Halbleiterkörper angeordnete Sourcemetallisierung auf. Der Halbleiterkörper umfasst in einem Querschnitt ein Driftgebiet eines ersten Leitfähigkeitstyps, eines erstes Bodygebiet eines zweiten Leitfähigkeitstyps, welches an das Driftgebiet angrenzt, ein erstes Kompensationsgebiet eines zweiten Leitfähigkeitstyps, welches an das erste Bodygebiet angrenzt, eine niedrigere maximale Dotierungskonzentration hat als das erste Bodygebiet und einen ersten pn-Übergang mit dem Driftgebiet bildet, und eine erste Ladungsfalle. Die erste Ladungsfalle grenzt an das erste Kompensationsgebiet an und weist eine Feldplatte und ein isolierendes Gebiet, welches an das Driftgebiet angrenzt und die Feldplatte teilweise umgibt, auf. Die Sourcemetallisierung ist in resistiver elektrischer Verbindung mit dem ersten Bodygebiet angeordnet. Ferner ist ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgesehen.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung betreffen Halbleitervorrichtungen mit Ladungskompensationsstrukturen, insbesondere Leistungshalbleitertransistoren mit Ladungskompensationsstrukturen und entsprechende Verfahren zum Herstellen von Halbleitervorrichtungen.
  • HINTERGRUND
  • Halbleitertransistoren, insbesondere Feldeffekt-gesteuerte Schaltvorrichtungen, wie Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) oder Bipolartransistoren mit isoliertem Gate (IGBTs) wurden für verschiedene Anwendungen verwendet, einschließlich, jedoch ohne Einschränkung, für die Verwendung als Schalter in Stromversorgungen und Leistungswandlern, Elektroautos, Klimaanlagen und sogar Stereoanlagen. Insbesondere sind in Bezug auf Leistungsvorrichtungen, die in der Lage sind, große Ströme zu schalten und/oder bei höheren Spannungen zu arbeiten, häufig ein niedriger Durchlasswiderstand Ron und eine hohe Durchbruchspannung Ubd erwünscht.
  • Für diesen Zweck wurden Ladungskompensations-Halbleitervorrichtungen entwickelt. Das Kompensationsprinzip beruht auf einer gegenseitigen Kompensation von Ladungen in n- und p-dotierten Zonen im Driftgebiet eines MOSFETs.
  • Typischerweise ist die durch p- und n-Zonen gebildete Ladungskompensationsstruktur für vertikale Ladungskompensations-MOSFETs unter der eigentlichen MOSFET-Struktur mit Sourcegebieten, Bodygebieten und Gategebieten und auch unter den zugeordneten MOS-Kanälen angeordnet, die nebeneinander in dem Halbleitervolumen der Halbleitervorrichtung angeordnet sind oder ineinander verschachtelt sind, so dass ihre Ladungen im Ausschaltzustand gegenseitig geräumt werden können und sich im aktivierten Zustand oder Einschaltzustand ein ununterbrochener Leitungsweg niedriger Impedanz von einer Sourceelektrode in der Nähe der Oberfläche zu einer auf der Rückseite angeordneten Drainelektrode ergibt.
  • Durch die Kompensation der p- und n-Dotierungen kann die Dotierung des stromführenden Gebiets im Fall von Kompensationskomponenten erheblich erhöht werden, was trotz des Verlusts einer stromführenden Fläche zu einer erheblichen Verringerung des Durchlasswiderstands Ron führt. Die Verringerung des Durchlasswiderstands Ron solcher Halbleiter-Leistungsvorrichtungen ist mit einer Verringerung des Wärmeverlusts verbunden, so dass diese Halbleiter-Leistungsvorrichtungen mit einer Ladungskompensationsstruktur, verglichen mit herkömmlichen Halbleiter-Leistungsvorrichtungen, ”kühl” bleiben.
  • Schaltverluste von Halbleitervorrichtungen sind in letzter Zeit immer wichtiger geworden. Abhängig vom Vorrichtungsbetrieb bestimmen hauptsächlich die Ausgangsladung QOSS bzw. die elektrische Energie EOSS, die im Raumladungsgebiet gespeichert ist, das im Ausschaltzustand oder während einer Ansteuerung (Vorspannung) in Sperrrichtung gebildet ist, die Schaltverluste. Die gespeicherte Ladung QOSS von Halbleitervorrichtungen mit Ladungskompensationsstrukturen kann vergleichsweise hoch sein. Dies kann zu erheblichen Schaltverlusten EOSS führen. Zusätzlich muss die Ausgangsladung QOSS zum Ermöglichen eines Blockierens in Sperrichtung (bei einer spezifischen Sperrspannung) vollständig entfernt werden, was zu Schaltverzögerungen führt.
  • Ferner ist es zum Erreichen sowohl eines niedrigen Durchlasswiderstands Ron als auch einer hohen Sperrspannung wünschenswert, dass die Dotierungen der p- und n-Zonen der Ladungskompensationsstruktur gut ausbalanciert sind. Dies stellt typischerweise hohe Anforderungen an die Herstellung und kann das Herunterskalieren der Vorrichtungen begrenzen. Beispielsweise können mehrere Prozesse eines epitaxialen Wachstums und einer maskierten Implantation, gefolgt von einem thermischen Eintreiben, verwendet werden, um die Ladungskompensationsstruktur zu bilden. Während des thermischen Eintreibens wachsen die implantierten Strukturen auch in lateraler Richtung. Dies begrenzt den Abstand zwischen den p- und n-Zonen der Ladungskompensationsstruktur.
  • Demgemäß besteht ein Bedarf daran, Schaltverluste und Schaltverzögerungen von Halbleitervorrichtungen mit Ladungskompensationsstrukturen zu verringern und die Herstellung dieser Vorrichtungen zu verbessern.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform einer Halbleitervorrichtung weist die Halbleitervorrichtung einen Halbleiterkörper und eine auf dem Halbleiterkörper angeordnete Sourcemetallisierung auf. Der Halbleiterkörper weist in einem Querschnitt ein Driftgebiet eines ersten Leitfähigkeitstyps, ein erstes Bodygebiet eines zweiten Leitfähigkeitstyps, das an das Driftgebiet angrenzt, ein erstes Kompensationsgebiet des zweiten Leitfähigkeitstyps, das an das erste Bodygebiet angrenzt, eine geringere maximale Dotierungskonzentration als das erste Bodygebiet hat und einen ersten pn-Übergang mit dem Driftgebiet bildet, und eine erste Ladungsfalle auf. Die erste Ladungsfalle grenzt an das erste Kompensationsgebiet an und weist eine Feldplatte und ein Isolationsgebiet auf, das an das Driftgebiet angrenzt und die Feldplatte teilweise umgibt. Die Sourcemetallisierung ist in resistiver elektrischer Verbindung mit dem ersten Bodygebiet angeordnet.
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung einen Halbleiterkörper und eine Sourcemetallisierung auf. Der Halbleiterkörper hat eine erste Fläche und umfasst ein Driftgebiet eines ersten Leitfähigkeitstyps, mehrere Kompensationsgebiete eines zweiten Leitfähigkeitstyps, die jeweils einen pn-Übergang mit dem Driftgebiet bilden und an ein jeweiliges Bodygebiet des zweiten Leitfähigkeitstyps angrenzen, das eine höhere maximale Dotierungskonzentration hat als das benachbarte Kompensationsgebiet, und mehrere Ladungsfallen, die jeweils eine Feldplatte und ein die Feldplatte teilweise umgebendes isolierendes Gebiet aufweisen. Jede der mehreren Ladungsfallen grenzt an mindestens eines der mehreren Kompensationsgebiete an. Die Sourcemetallisierung ist auf der ersten Fläche angeordnet und steht in resistiver elektrischer Verbindung mit jedem der Kompensationsgebiete.
  • Gemäß einer Ausführungsform weist ein Verfahren zur Herstellung einer Halbleitervorrichtung folgende Schritte auf: Bereitstellen eines Halbleiterkörpers mit einer Hauptfläche mit einer Normalenrichtung und einer Halbleiterschicht eines ersten Leitfähigkeitstyps, welche sich bis zur Hauptfläche erstreckt, Bilden, im Halbleiterkörper, mehrere Ladungsfallenstrukturen, welche jeweils eine Feldplatte aufweisen, die in einem Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche ist, teilweise von einem isolierenden Gebiet umgeben ist, Bilden mehrerer Kompensationsgebiete eines zweiten Leitfähigkeitstyps, so dass jedes Kompensationsgebiet einen jeweiligen pn-Übergang innerhalb des Halbleiterkörpers bildet und jedes Kompensationsgebiet im Querschnitt an mindestens eine der Ladungsfallenstrukturen angrenzt, und Bilden einer Sourcemetallisierung in resistiver elektrischer Verbindung mit jedem der mehreren Kompensationsgebiete.
  • Fachleute werden beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der anliegenden Zeichnung zusätzliche Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgerecht, wobei der Nachdruck vielmehr auf die Erläuterung der Grundgedanken der Erfindung gelegt ist. Überdies bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. Es zeigen:
  • 1 einen vertikalen Querschnitt durch einen Halbleiterkörper einer Halbleitervorrichtung gemäß einer Ausführungsform,
  • 2 einen Abschnitt des vertikalen Querschnitts durch die in 1 dargestellte Halbleitervorrichtung gemäß einer Ausführungsform,
  • 3 einen vertikalen Querschnitt durch einen Halbleiterkörper einer Halbleitervorrichtung gemäß einer Ausführungsform,
  • 4 einen vertikalen Querschnitt durch einen Halbleiterkörper einer Halbleitervorrichtung und elektrische Feldverteilungen der Halbleitervorrichtung gemäß Ausführungsformen,
  • 5 einen vertikalen Querschnitt durch einen Halbleiterkörper einer Halbleitervorrichtung gemäß einer Ausführungsform,
  • 6 eine schematische Draufsicht des Halbleiterkörpers einer ähnlichen Halbleitervorrichtung wie der in 5 dargestellten gemäß einer Ausführungsform und
  • die 7 bis 9 vertikale Querschnitte durch einen Halbleiterkörper während Verfahrensschritten eines Verfahrens gemäß Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die anliegende Zeichnung Bezug genommen, die Teil hiervon ist und in der zur Erläuterung spezifische Ausführungsformen dargestellt sind, in denen die Erfindung verwirklicht werden kann. In dieser Hinsicht werden die Richtung betreffende Begriffe, wie ”oben”, ”unten”, ”vorne”, ”hinten”, ”vorderste”, ”hinterste” usw., mit Bezug auf die Orientierung der beschriebenen Figur bzw. Figuren verwendet. Weil Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, werden die die Richtung betreffenden Begriffe nur zur Erläuterung verwendet und sollten in keiner Weise als einschränkend angesehen werden. Es sei bemerkt, dass auch andere Ausführungsformen verwendet werden können, und dass strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht als einschränkend anzusehen, und der Schutzumfang der vorliegenden Erfindung ist durch die anliegenden Ansprüche definiert.
  • Es wird nun detailliert auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel dient der Erklärung und soll die Erfindung nicht einschränken. Beispielsweise können Merkmale, die als Teil einer Ausführungsform erläutert oder beschrieben sind, bei anderen Ausführungsformen oder in Zusammenhang mit anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu erhalten. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Abänderungen enthält. Die Beispiele werden unter Verwendung eines spezifischen Sprachgebrauchs beschrieben, der nicht als den Schutzumfang der anliegenden Ansprüche einschränkend auszulegen ist. Die Zeichnung ist nicht maßstabsgerecht und dient nur der Veranschaulichung. Aus Gründen der Klarheit wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungsbestandteilen mit den gleichen Bezugszahlen bezeichnet, sofern nichts anderes angegeben ist.
  • Der in dieser Beschreibung verwendete Begriff ”horizontal” soll eine Orientierung beschreiben, die im Wesentlichen zu einer ersten horizontalen Fläche oder einer horizontalen Hauptfläche eines Halbleitersubstrats oder -körpers parallel ist. Hierbei kann es sich beispielsweise um die Fläche eines Wafers oder eines Einzelchips handeln.
  • Der in dieser Beschreibung verwendete Begriff ”vertikal” soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Fläche, d. h. parallel zur Normalenrichtung der ersten Fläche des Halbleitersubstrats oder -körpers angeordnet ist.
  • In dieser Beschreibung wird davon ausgegangen, dass eine zweite Fläche eines Halbleitersubstrats oder eines Halbleiterkörpers durch die untere oder rückseitige Fläche gebildet ist, während davon ausgegangen wird, dass die erste Fläche durch die obere Fläche, die vordere Fläche oder die Hauptfläche des Halbleitersubstrats gebildet ist. Die Begriffe ”oberhalb” und ”unterhalb”, die in dieser Beschreibung verwendet werden, beschreiben daher einen relativen Ort eines Strukturmerkmals in Bezug auf ein anderes Strukturmerkmal unter Berücksichtigung dieser Orientierung.
  • In dieser Beschreibung wird n-dotiert als erster Leitfähigkeitstyp (Leitungstyp) bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann. Ferner zeigen einige Figuren relative Dotierungskonzentrationen durch Angeben von ”–” oder ”+” neben dem Dotierungstyp. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die kleiner ist als die Dotierungskonzentration eines ”n”-Dotierungsgebiets, während ein ”n+”-Dotierungsgebiet eine höhere Dotierungskonzentration hat als das ”n”-Dotierungsgebiet. Die Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsgebiete mit der gleichen relativen Dotierungskonzentration die gleiche absolute Dotierungskonzentration haben müssen, sofern nichts anderes erwähnt ist. Beispielsweise können zwei verschiedene ”n+”-Dotierungsgebiete unterschiedliche absolute Dotierungskonzentrationen haben. Das Gleiche gilt beispielsweise für ein n+-Dotierungsgebiet und ein p+-Dotierungsgebiet.
  • Spezifische Ausführungsformen, die in dieser Beschreibung dargelegt sind, betreffen ohne Einschränkung Halbleitervorrichtungen, insbesondere einen Feldeffekt-Halbleitertransistor und Verfahren zu seiner Herstellung. In dieser Beschreibung werden die Begriffe ”Halbleitervorrichtung” und ”Halbleiterbauelement” synonym verwendet. Die Halbleitervorrichtung ist typischerweise ein MOSFET mit einem pn-Übergang, der eine Körperdiode zwischen einem Driftgebiet des ersten Leitfähigkeitstyps und einem Bodygebiet des zweiten Leitfähigkeitstyps bildet, beispielsweise ein vertikaler MOSFET mit einer Sourcemetallisierung und einer isolierten Gateelektrode, die auf der ersten Fläche angeordnet sind, und einer Drainmetallisierung, die mit dem Draingebiet verbunden ist und auf einer der ersten Fläche entgegengesetzten zweiten Fläche angeordnet ist.
  • Der in dieser Beschreibung verwendete Begriff ”kommutierend” soll das Schalten des Stroms einer Halbleitervorrichtung aus einer Durchlassrichtung oder Leitungsrichtung, in der ein pn-Lastübergang, beispielsweise der pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet eines MOSFETs, in Durchlassrichtung vorgespannt ist, in die entgegengesetzte Richtung oder Sperrrichtung, in der der pn-Lastübergang in Sperrrichtung vorgespannt ist, beschreiben. Das Betreiben der Halbleitervorrichtung mit einem in Sperrrichtung vorgespannten pn-Lastübergang wird nachfolgend auch als Betreiben der Halbleitervorrichtung in einem Sperrmodus bezeichnet. Ebenso wird das Betreiben der Halbleitervorrichtung mit einem in Durchlassrichtung vorgespannten pn-Lastübergang nachfolgend auch als Betreiben der Halbleitervorrichtung in einem Durchlassmodus bezeichnet. Der in dieser Beschreibung verwendete Begriff ”hart kommutierend” soll das Kommutieren mit einer Geschwindigkeit von mindestens etwa 1010 V/s, typischer mit einer Geschwindigkeit von mindestens etwa 2·1010 V/s, beschreiben.
  • Typischerweise ist die Halbleitervorrichtung eine Leistungshalbleitervorrichtung mit einem aktiven Bereich, der mehrere MOSFET-Zellen zum Übertragen und/oder Steuern eines Laststroms aufweist. Ferner hat die Leistungshalbleitervorrichtung typischerweise einen peripheren Bereich mit mindestens einer Randabschlussstruktur, welche den aktiven Bereich bei Betrachtung von oben zumindest teilweise umgibt.
  • Der in der Beschreibung verwendete Begriff ”Leistungshalbleitervorrichtung” soll eine Halbleitervorrichtung auf einem Einzelchip mit Hochspannungs- und/oder Hochstrom-Schaltfähigkeiten beschreiben. Mit anderen Worten sind Leistungshalbleitervorrichtungen für einen hohen Strom, typischerweise im Ampere-Bereich, vorgesehen. In dieser Beschreibung werden die Begriffe ”Leistungshalbleitervorrichtung” und ”Leistungshalbleiterbauelement” synonym verwendet.
  • Der in dieser Beschreibung verwendete Begriff ”Feldeffekt” soll die durch ein elektrisches Feld vermittelte Bildung eines leitenden ”Kanals” eines ersten Leitfähigkeitstyps und/oder Steuerung der Leitfähigkeit und/oder Form des Kanals in einem Halbleitergebiet eines zweiten Leitfähigkeitstyps, typischerweise einem Bodygebiet des zweiten Leitfähigkeitstyps, beschreiben. Infolge des Feldeffekts wird ein unipolarer Stromweg durch das Kanalgebiet zwischen einem Sourcegebiet oder einem Emittergebiet des ersten Leitfähigkeitstyps und einem Driftgebiet des ersten Leitfähigkeitstyps gebildet und/oder gesteuert. Das Driftgebiet kann in Kontakt mit einem Draingebiet oder einem Kollektorgebiet stehen. Das Draingebiet oder das Kollektorgebiet steht in einem einen niedrigen Widerstand aufweisenden elektrischen Kontakt mit einer Drain- oder Kollektorelektrode. Das Sourcegebiet oder Emittergebiet steht in einem einen niedrigen Widerstand aufweisenden elektrischen Kontakt mit einer Source- oder Emitterelektrode.
  • In Zusammenhang mit der vorliegenden Beschreibung sollen die Begriffe ”in einem resistiven elektrischen Kontakt” und ”in einer resistiven elektrischen Verbindung” beschreiben, dass sich ein resistiver Stromweg (ohmscher Stromweg) zwischen jeweiligen Elementen oder Abschnitten einer Halbleitervorrichtung befindet, zumindest wenn keine Spannungen an und/oder über die Halbleitervorrichtung angelegt sind. Ebenso sollen die Begriffe ”in einem einen niedrigen Widerstand aufweisenden elektrischen Kontakt” und ”in einer einen niedrigen Widerstand aufweisenden elektrischen Verbindung” beschreiben, dass sich ein einen niedrigen Widerstand aufweisender Stromweg zwischen jeweiligen Elementen oder Abschnitten einer Halbleitervorrichtung befindet, zumindest wenn keine Spannungen an und/oder über die Halbleitervorrichtung angelegt sind. In dieser Beschreibung werden die Begriffe ”in einem einen niedrigen Widerstand aufweisenden elektrischen Kontakt”, ”elektrisch gekoppelt” und ”in einer einen niedrigen Widerstand aufweisenden elektrischen Verbindung” synonym verwendet. Gemäß einigen Ausführungsformen wird der spezifische Widerstand eines niederresistiven Stromwegs zwischen jeweiligen Elementen oder Abschnitten einer Halbleitervorrichtung, der niedrig ist, wenn an und/oder über die Halbleitervorrichtung niedrige Spannungen angelegt sind, beispielsweise eine Probenspannung von weniger als einem Volt oder einigen Volt, oberhalb einer Schwellenspannung, beispielsweise infolge der Verarmung eines Halbleitergebiets, das zumindest einen Teil eines Stromwegs bildet, hoch.
  • In Zusammenhang mit der vorliegenden Beschreibung sollte der Begriff ”MOS” (Metall-Oxid-Halbleiter – ”metal-oxide-semiconductor”) als den allgemeineren Begriff ”MIS” (Metall-Isolator-Halbleiter – ”metal-insulator-semiconductor”) einschließend verstanden werden. Beispielsweise sollte der Begriff MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor – ”metal-oxide-semiconductor field-effect transistor”) als FETs einschließend verstanden werden, die einen Gate-Isolator aufweisen, der kein Oxid ist, so dass der Begriff MOSFET in der allgemeineren Bedeutung von IGFET (Feldeffekttransistor mit isoliertem Gate – ”insulated-gate field-effect transistor”) bzw. MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor – ”metal-insulator-semiconductor field-effect transistor”) verwendet wird.
  • In Zusammenhang mit der vorliegenden Beschreibung soll der Begriff ”Gateelektrode” eine Elektrode beschreiben, die sich neben dem Körpergebiet befindet und davon isoliert ist und dafür ausgelegt ist, ein Kanalgebiet durch das Bodygebiet zu bilden und/oder zu steuern.
  • In Zusammenhang mit der vorliegenden Beschreibung soll der Begriff ”Feldplatte” eine Elektrode beschreiben, die neben einem Halbleitergebiet, typischerweise dem Driftgebiet, angeordnet ist, teilweise von dem Halbleitergebiet isoliert ist und dafür ausgelegt ist, einen verarmten Abschnitt im Halbleitergebiet durch Laden auf eine geeignete Spannung, für ein n-Halbleitergebiet typischerweise eine negative Spannung in Bezug auf das umgebende Halbleitergebiet, auszudehnen.
  • Typischerweise weist die Feldplatte ein die Elektrode bildendes leitendes Gebiet auf, ist in einem Halbleiterkörper angeordnet und vom Halbleiterkörper nur teilweise durch ein isolierendes Gebiet isoliert. Typischerweise ist die Feldplatte in einem vertikalen Querschnitt durch das isolierende Gebiet auf drei Seiten vom Halbleiterkörper isoliert, so dass die durch die teilweise isolierte Feldplatte gebildete Struktur dafür ausgelegt ist, während des Sperrmodus Ladungen, typischerweise negative Ladungen für ein n-Halbleitergebiet, das an das isolierende Gebiet angrenzt, einzufangen, so dass ein Abschnitt des Halbleitergebiets durch die eingefangenen Ladungen verarmt wird. Die durch die Feldplatte und das benachbarte isolierende Gebiet gebildete Struktur wird nachfolgend auch als Ladungsfalle bezeichnet. Das leitende Gebiet besteht typischerweise aus einem Material mit einer elektrischen Leitfähigkeit, die hoch genug ist, damit das leitende Gebiet während des Vorrichtungsbetriebs ein Äquipotentialgebiet bildet. Beispielsweise kann das leitende Gebiet aus einem Material mit einer metallischen oder nahezu metallischen elektrischen Leitfähigkeit in der Art eines Metalls, beispielsweise Wolfram, hochdotiertem Polysilicium, einem Silicid oder dergleichen bestehen. Das leitende Gebiet kann auch aus einem dotierten monokristallinen Halbleitergebiet, typischerweise einem monokristallinen Halbleitergebiet des zweiten Leitfähigkeitstyps, bestehen. Ferner kann die Feldplatte ein schwach dotiertes monokristallines Halbleitergebiet aufweisen, in dem ein Elektronenkanal ausgebildet sein kann. Typischerweise steht das leitende Gebiet in einer resistiven elektrischen Verbindung mit der Sourcemetallisierung des MOSFETs. Das isolierende Gebiet kann aus einem beliebigen geeigneten dielektrischen Material in der Art von Siliciumoxid, beispielsweise thermischem Siliciumoxid, Siliciumnitrid, Siliciumoxynitrid oder dergleichen, bestehen.
  • In Zusammenhang mit der vorliegenden Beschreibung soll der Begriff ”selbstladende Ladungsfalle” eine Ladungsfalle beschreiben, die dafür ausgelegt ist, elektrische Ladungen während des Sperrmodus der Halbleitervorrichtung und/oder während des Kommutierens der Halbleitervorrichtung zu erzeugen und einzufangen. Der Begriff ”selbstladende Ladungsfalle” soll eine Ladungsfalle umfassen, die Ladungserzeugungszentren zum Erzeugen von Elektron-Loch-Paaren während des Kommutierens der Halbleitervorrichtung und/oder während des Sperrmodus der Halbleitervorrichtung aufweist. Ferner soll der Begriff ”selbstladende Ladungsfalle” eine schwebende Feldplatte (floatende Feldplatte, d. h. nicht ohmsch angeschlossene Feldplatte) umfassen, die zumindest in einem Öffnungsbereich, der in Kontakt mit dem umgebenden Halbleitermaterial steht, einen mäßig oder stark n-dotierten Feldstoppabschnitt in der Feldplatte und/oder in dem umgebenden Halbleitermaterial aufweist. Während des Kommutierens der Halbleitervorrichtung und/oder während des Sperrmodus der Halbleitervorrichtung können Elektronen im Feldstoppabschnitt freigegeben und in der selbstladenden Ladungsfalle eingefangen werden. Die Dotierungskonzentration des Feldstoppabschnitts wird so gewählt, dass das während des Kommutierens und/oder während des Sperrmodus gebildete elektrische Feld in oder in der Nähe des Feldstoppabschnitts unterbrochen wird.
  • In Zusammenhang mit der vorliegenden Beschreibung soll der Begriff ”Mesa” oder ”Mesagebiet” ein Halbleitergebiet zwischen zwei benachbarten Gräben beschreiben, der sich in einem vertikalen Querschnitt in das Halbleitersubstrat oder den Halbleiterkörper erstreckt.
  • Nachfolgend werden Ausführungsformen, die Halbleitervorrichtungen und Herstellungsverfahren zur Bildung von Halbleitervorrichtungen betreffen, hauptsächlich mit Bezug auf Silicium-(Si)-Halbleitervorrichtungen erklärt. Dementsprechend ist ein einkristallines Halbleitergebiet oder eine einkristalline Halbleiterschicht typischerweise ein einkristallines Si-Gebiet oder eine einkristalline Si-Schicht. Es ist allerdings zu verstehen, dass der Halbleiterkörper aus einem beliebigen Halbleitermaterial bestehen kann, das für die Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele solcher Materialien umfassen ohne Einschränkung elementare Halbleitermaterialien, wie Silicium (Si) oder Germanium (Ge), Verbindungshalbleitermaterialien der Gruppe IV, wie Siliciumcarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaP), Aluminiumgalliumnitrid (AlGaN), Aluminiumiondiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien, wie Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen. Die vorstehend erwähnten Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen ohne Einschränkung Aluminiumgalliumnitrid(AlGaN)-Aluminiumgalliumindiumnitrid(AlGaInN)-, Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid(AlGaInN)-, Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN)-, Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid(GaN)-, Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid(AlGaN)-, Silicium-Siliciumcarbid(SixC1-x)- und Silicium-SiGe-Heteroübergangs-Halbleitermaterialien. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet. Falls der Halbleiterkörper ein Material mit einer hohen Bandlücke, wie SiC oder GaN, aufweist, das eine hohe Durchbruchspannung bzw. eine hohe kritische Lawinenfeldstärke hat, kann die Dotierung der jeweiligen Halbleitergebiete höher gewählt werden, wodurch der nachfolgend auch als Durchlasswiderstand Ron bezeichnete Widerstand Ron im Durchschaltzustand verringert wird.
  • Mit Bezug auf 1 wird eine erste Ausführungsform einer Halbleitervorrichtung 100 erklärt. 1 zeigt einen vertikalen Querschnitt durch einen Halbleiterkörper 40 der Halbleitervorrichtung 100. Der Halbleiterkörper 40 erstreckt sich zwischen einer ersten Fläche 101, die eine Normalenrichtung hat, welche eine vertikale Richtung en definiert, und einer zweiten Fläche 102, die entgegengesetzt zur ersten Fläche 101 angeordnet ist. Der vertikale Querschnitt wird nachstehend auch als erster Querschnitt bzw. Querschnitt bezeichnet. Eine erste Metallisierung (in 1 nicht dargestellt), die typischerweise eine Sourcemetallisierung bildet, ist typischerweise auf der ersten Fläche 101 angeordnet. Eine zweite Metallisierung 11, die typischerweise eine Drainmetallisierung bildet, ist auf der zweiten Fläche 102 angeordnet. Ferner ist eine dritte Metallisierung (in 1 auch nicht dargestellt), die typischerweise eine Gatemetallisierung bildet, typischerweise auch auf der ersten Fläche 101 angeordnet und von der ersten Metallisierung und dem Halbleiterkörper 40 isoliert. Dementsprechend kann die Halbleitervorrichtung 100 als eine Vorrichtung mit drei Anschlüssen betrieben werden.
  • Der Halbleiterkörper 40 umfasst typischerweise ein monokristallines Grundmaterial 4 und mindestens eine darauf ausgebildete Epitaxialschicht 1. Die Verwendung der Epitaxialschicht bzw. der Epitaxialschichten 1 bietet mehr Freiheit beim Auslegen der Hintergrunddotierung des Materials, weil die Dotierungskonzentration während der Aufbringung der Epitaxialschicht oder -schichten eingestellt werden kann.
  • Gemäß der in 1 dargestellten als Beispiel dienenden Ausführungsform umfasst der Halbleiterkörper 40 eine erste n-Halbleiterschicht 1, die sich zur ersten Fläche 101 erstreckt, und eine n+-Halbleiterschicht 4, die unter der ersten Halbleiterschicht 1 angeordnet ist und an diese angrenzt, sich zur zweiten Fläche 102 erstreckt und typischerweise eine Drain-Kontaktschicht oder ein Drain-Kontaktgebiet bildet.
  • Gemäß einer Ausführungsform umfasst die erste Halbleiterschicht 1 mehrere p-Bodygebiete 5 und eine pn-Kompensationsstruktur mit p-Kompensationsgebieten 6, die jeweils an ein jeweiliges Bodygebiet 5 angrenzen. Die p-Kompensationsgebiete 6 sind im vertikalen Querschnitt vertikal zwischen restlichen n-Abschnitten 1a der ersten Halbleiterschicht 1, die einen oberen Abschnitt 1a des Driftgebiets bilden, angeordnet, welcher nachfolgend auch als erster Abschnitt 1a des Driftgebiets bezeichnet wird. Die p-Kompensationsgebiete 6 und die restlichen n-Abschnitte 1a bilden jeweilige pn-Übergänge. Die maximale Dotierungskonzentration der p-Bodygebiete 5 liegt typischerweise höher als die maximale Dotierungskonzentration der p-Kompensationsgebiete 6.
  • Gemäß der als Beispiel dienenden Ausführungsform sind die p-Kompensationsgebiete 6 als vertikal orientierte Säulen ausgebildet. Alternativ sind die p-Kompensationsgebiete 6 als im Wesentlichen vertikal orientierte streifenartige Parallelepipede ausgebildet.
  • Die Kompensationsgebiete 6 stehen in einer einen niedrigen Widerstand aufweisenden elektrischen Verbindung mit der Sourcemetallisierung. Dies wird mit Bezug auf 2 erklärt, worin ein vergrößerter Abschnitt der in 1 dargestellten ersten Halbleiterschicht 1 und der typischerweise auf der ersten Fläche 101 ausgebildeten Strukturen dargestellt ist. Der dargestellte Abschnitt aus 2 entspricht typischerweise einer von mehreren Einheitszellen der ersten Halbleiterschicht 1 bzw. einem oberen Teil der Halbleitervorrichtung 100.
  • Gemäß der als Beispiel dienenden Ausführungsform sind ein p+-Körperkontaktgebiet 5c und ein n+-Sourcegebiet 15 in einem Bodygebiet 5 ausgebildet. Ferner erstreckt sich ein p+-Kontaktgebiet 6c zwischen dem Körperkontaktgebiet 5c und dem Kompensationsgebiet 6. Das Körperkontaktgebiet 5c, das Sourcegebiet 15 und das Kontaktgebiet 6c sind aus Gründen der Klarheit in 1 und den folgenden Figuren nicht dargestellt.
  • Ein dielektrisches Gebiet 13 ist auf der ersten Fläche 101 angeordnet. Ein Abschnitt 13a des dielektrischen Gebiets 13 ist zwischen der ersten Fläche 101 und der Gateelektrode 12 angeordnet, die sich in horizontaler Richtung vom Driftgebiet 1a entlang dem Bodygebiet 5 zumindest bis zum Sourcegebiet 15 erstreckt, so dass ein Inversionskanal, der hier auch als MOS-Kanal bezeichnet wird, durch den Feldeffekt im Bodygebiet 5 entlang dem einen Gate-Dielektrikum-Gebiet bildenden Abschnitt 13a gebildet werden kann. Dementsprechend kann die Halbleitervorrichtung 100 als ein MOSFET betrieben werden.
  • Der restliche Abschnitt des dielektrischen Gebiets 13 bildet ein Zwischenschichtdielektrikum zwischen der Sourcemetallisierung 10 und der Gateelektrode 12 bzw. der ersten Fläche 101.
  • Gemäß der als Beispiel dienenden Ausführungsform verbindet die Sourcemetallisierung 10 das Sourcegebiet 15 und das Körperkontaktgebiet 5c (und daher das p-Kompensationsgebiet 6) elektrisch über einen durch das Zwischenschichtdielektrikum 15 hindurch und in den Halbleiterkörper 40 hinein ausgebildeten flachen Grabenkontakt. Gemäß anderen Ausführungsformen verbindet die Sourcemetallisierung 10 das Sourcegebiet 15 und das Körperkontaktgebiet 5c elektrisch an der ersten Fläche 101.
  • Gemäß einer Ausführungsform sind die Dotierungskonzentrationen der p-Kompensationsgebiete 6 und der ersten Abschnitte 1a des Driftgebiets so gewählt, dass ihre Ladungen im Sperrzustand wechselseitig geräumt werden können und im Durchschaltzustand ein ununterbrochener Leitungsweg mit einem niedrigen Widerstand von der Sourcemetallisierung 10 zur Drainmetallisierung 11 gebildet wird.
  • Gemäß einer anderen Ausführungsform können die Gateelektrode 12 und das Gate-Dielektrikum 13a in einem Graben gebildet werden, der sich von der ersten Fläche 101 in den Halbleiterkörper 40 erstreckt. Gemäß dieser Ausführungsform grenzen das Bodygebiet 5 und das Sourcegebiet 15 an einen oberen Teil des Grabens an, während das Driftgebiet 1a an einen unteren Teil des Grabens angrenzt. Gemäß dieser Ausführungsform kann sich die Drift-Zone 1a nicht bis zur ersten Fläche 101 im aktiven Bereich erstrecken.
  • Gemäß der in 1 dargestellten als Beispiel dienenden Ausführungsform ist unterhalb jedes p-Kompensationsgebiets 6 eine jeweilige angrenzende Feldplatte 7 angeordnet. Jede Feldplatte 7 ist durch ein jeweiliges isolierendes Gebiet 8 teilweise von einem unteren Abschnitt 1b des Driftgebiets isoliert, der nachfolgend auch als zweiter Abschnitt 1b des Driftgebiets bezeichnet wird.
  • Die Feldplatten 7 können im Wesentlichen zentriert in Bezug auf ein entsprechendes Kompensationsgebiet 6 angeordnet sein. Gemäß anderen Ausführungsformen sind die Feldplatten 7 in horizontaler Richtung in Bezug auf die entsprechenden angrenzenden Kompensationsgebiete 6 versetzt.
  • Die Feldplatten 7 können durch ein leitendes Gebiet gebildet sein, beispielsweise ein Material mit einer metallischen oder nahezu metallischen elektrischen Leitfähigkeit in der Art eines Metalls, eines p-dotierten Polysiliciums, eines Silicids oder dergleichen. Demgemäß steht jede Feldplatte 7 durch das angrenzende p-Kompensationsgebiet 6 in einer resistiven elektrischen Verbindung mit der Sourcemetallisierung 10. Dies bedeutet, dass es jeweilige niederresistive Stromwege von der Sourcemetallisierung zu den Feldplatten 7 gibt, solange die Kompensationsgebiete 6 im Sperrmodus der Halbleitervorrichtung 100 nicht verarmt sind. Wenn die Halbleitervorrichtung 100 aus dem Durchlassmodus, in dem für den dargestellten n-Kanal-MOSFET eine Drainspannung VD an die Drainmetallisierung 11 angelegt ist, die niedriger ist als eine Sourcespannung VS, die an die Drainmetallisierung 11 angelegt ist, in den Sperrmodus kommutiert wird, in dem die Drain-Source-Spannung VDS = VD – VS größer als null ist und in dem keine Kanalgebiete über die Bodygebiete 5 gebildet sind, bleiben die Feldplatten 7 im Wesentlichen beim Sourcepotential VS, solange die Kompensationsgebiete 6 und die oberen Abschnitte 1a des Driftgebiets nicht vollkommen verarmt sind. Während des Kommutierens in den Sperrmodus steigt die Drain-Source-Spannung VDS an, während die Sourcespannung VS niedriger als die Drainspannung VD ist. Dies führt zu einem negativen Laden der Feldplatten 7 mit Elektronen, welche die Drainmetallisierung 11 infolge der Form der isolierenden Gebiete 8 nicht erreichen können. Demgemäß bilden die Feldplatten 7, die teilweise von jeweiligen isolierenden Gebieten 8 umgeben sind, Ladungsfallen, gemäß der als Beispiel dienenden Ausführungsform Elektronenfallen. Falls die Drain-Source-Spannung VDS im Sperrmodus größer als eine Schwellenspannung von beispielsweise 30 V wird, werden die Feldplatten 7, welche die eingefangenen Ladungen aufweisen, schwebend, weil die niederresistiven Stromwege durch die vollkommen verarmten Kompensationsgebiete 6 unterbrochen werden, welche im Wesentlichen keine freien Ladungsträger mehr enthalten, insbesondere keine freien Majoritätsladungsträger (gemäß der als Beispiel dienenden Ausführungsform Elektronen). Weil die Feldplatten 7 bereits unterhalb der Schwellenspannung geladen sind, wird bereits bei niedrigen Sperrspannungen (VDS > 0) ein Raumladungsbereich von den Ladungsfallen 7, 8 in den unteren Abschnitt 1b des Driftgebiets gebildet. Abhängig von der Spannungsklasse, kann die Schwellenspannung zwischen etwa 3% und etwa 25% der Nenndurchbruchspannung VBR reichen. Beispielsweise kann die Schwellenspannung für eine Halbleitervorrichtung mit einer Nennsperrspannung von 600 V etwa 10 V bis etwa 20 V betragen. Dementsprechend können kleinste Werte für die elektrische Energie EOSS erreicht werden. Demgemäß kann das Verhalten der Vorrichtung während des harten Kommutierens verbessert werden. Ferner sind die Ladungsfallen 7, 8 typischerweise in Bezug auf die Ladungskompensation selbsteinstellend. Dementsprechend werden im unteren Abschnitt 1b des Driftgebiets Abweichungen der Ladungskompensation infolge von Herstellungsschwankungen, die für die pn-Ladungskompensationsstrukturen auftreten können, vermieden. Dies bedeutet, dass die durch die p-Kompensationsgebiete 6 und die angrenzenden oberen Abschnitte 1a des Driftgebiets, welche gemäß der als Beispiel dienenden Ausführungsform n-Kompensationsgebiete 1a bilden, gebildete pn-Kompensationsstruktur bei einer gegebenen Nenndurchbruchspannung VBR mit einem höheren Ladungskompensationsfehler bzw. einem größeren Prozessfenster hergestellt werden können. Als eine Faustregel kann der Ladungskompensationsfehler für die obere Kompensationsstruktur bei einer gegebenen Nenndurchbruchspannung VBR um einen Faktor von etwa DL/DS, beispielsweise 1,2 oder 1,5, erhöht werden, wobei die dielektrische Schicht bzw. DS die gesamte vertikale Ausdehnung der pn-Kompensationsstruktur 6, 1a und der durch die Ladungsfallen 7, 8 und die Zwischenteile des unteren Abschnitts 1b des Driftgebiets gebildeten angrenzenden Ladungskompensationsstruktur bzw. die vertikale Ausdehnung der pn-Kompensationsstruktur 6, 1a ist. Dies ermöglicht ist, den Abstand der p-Kompensationsgebiete 6 und damit den Durchlasswiderstand Ron bei einem vergrößerten Prozessfenster zu verringern. Dementsprechend kann ein besseres Verhältnis zwischen der Leistungsfähigkeit der Schaltung und den Kosten erreicht werden.
  • Wenn die Halbleitervorrichtung 100 in den Durchlassmodus zurückgeschaltet wird, fließen die eingefangenen Elektronen zur Sourcemetallisierung 10, wo sie schließlich abgegeben werden. Dementsprechend wird ein niedriger Durchlasswiderstand Ron gewährleistet.
  • Die maximale Dotierungskonzentration des oberen Abschnitts ist typischerweise niedriger als die maximale Dotierungskonzentration des unteren Abschnitts 1b, der im Wesentlichen unterhalb der p-Kompensationsgebiete 6 angeordnet ist.
  • Gemäß der als Beispiel dienenden Ausführungsform grenzen nicht nur die Feldplatten 7, sondern auch die isolierenden Gebiete 8 an jeweilige p-Kompensationsgebiete 6 und den pn-Übergang, der zwischen jeweiligen p-Kompensationsgebieten 6 und dem Driftgebiet 1a ausgebildet ist, an. Dementsprechend können Ladungen während des Sperrmodus sicher in den Ladungsfallen 7, 8 eingesperrt werden.
  • Typischerweise sind die Ladungsfallen 7, 8 in vertikalen Gräben 78 ausgebildet. Das isolierende Gebiet 8 kann durch eine dielektrische Schicht bzw. durch dielektrische Schichten, die an der Bodenwand und den Seitenwänden der vertikalen Gräben 78 angeordnet sind, gebildet werden. Jede Feldplatte 7 grenzt an mindestens ein p-Kompensationsgebiet 6 an und füllt typischerweise zumindest einen unteren Abschnitt des jeweiligen vertikalen Grabens 78. Gemäß der als Beispiel dienenden Ausführungsform ist der oberste Abschnitt jedes vertikalen Grabens 78 durch einen untersten Abschnitt des angrenzenden p-Kompensationsgebiets 6 gefüllt.
  • Ferner können Ladungserzeugungszentren, wie Gitterfehler oder Verunreinigungen, zur Erzeugung von Elektron-Loch-Paaren in einem elektrischen Feld in der Feldplatte 7, beispielsweise an den Übergängen zwischen der Feldplatte 7 und dem p-Halbleitergebiet 6 und jeweiligen n+-Kontaktgebieten und/oder in der Nähe von diesen gebildet werden. Beispielsweise können die Feldplatten 7 aus einem leitenden Material mit einer Fermienergie bestehen, die im Leitungsband des Halbleitermaterials des Driftgebiets 1a, 1b liegt. Beispielsweise können die Feldplatten 7 aus einem Metall, wie Wolfram, oder einem Silicid bestehen, die hohe Ladungserzeugungsraten in elektrischen Feldern aufweisen.
  • Alternativ können die Feldplatten 7 aus einem leitenden Halbleitermaterial mit Gitterfehlern, wie hoch dotiertem Polysilicium oder amorphem Silicium, bestehen. Gitterfehler können auch durch Implantation gebildet werden. Ferner können durch Implantation von Au, Cu oder Pt in ein Halbleitermaterial der Feldplatten 7 und/oder an der Grenzfläche zwischen den Feldplatten 7 und dem jeweiligen isolierenden Gebiet 8 gebildete Fallen als Ladungserzeugungszentren verwendet werden. Überdies können die Feldplatten 7 einen oder mehrere Hohlräume aufweisen. Die Grenzfläche zwischen dem Halbleiter und einem Hohlraum kann auch ein Erzeugungszentrum für Elektron-Loch-Paare bilden.
  • Im vertikalen Querschnitt haben die Feldplatten 7 bzw. die Ladungsfallen 7, 8 typischerweise eine vertikale Ausdehnung, die größer als die maximale horizontale Ausdehnung ist. Die isolierenden Gebiete 8 können im vertikalen Querschnitt im Wesentlichen U-förmig oder im Wesentlichen V-förmig sein.
  • Die in 1 dargestellte Halbleitervorrichtung 100 ist eine als Beispiel dienende vertikale Halbleitervorrichtung. Die Gatemetallisierung zum Kontaktieren der Gateelektroden 12 kann auf der ersten Fläche 101 angeordnet sein. Gemäß anderen Ausführungsformen ist die Gatemetallisierung auf der zweiten Fläche 102 angeordnet und sind die neben der ersten Fläche 101 angeordneten Gateelektroden 12 durch einen leitenden Durchkontakt kontaktiert.
  • Ferner können die selbsteinstellenden Ladungsfallen 7, 8, wie mit Bezug auf die vertikale Halbleitervorrichtung 100 erklärt, und die nachstehend mit Bezug auf die 3 bis 6 erklärten vertikalen Halbleitervorrichtungen auch in lateralen Kompensations-MOSFETs verwendet werden, wobei die Sourcemetallisierung 10, die Drainmetallisierung 11 und die Gatemetallisierung auf einer Fläche angeordnet sind. Gemäß diesen Ausführungsformen sind die Ladungsfallen 7, 8 auch im Driftgebiet zwischen jeweiligen benachbarten ersten Kompensationsgebieten (im Fall eines n-Kanal-MOSFETs vom p-Typ) und der Drainmetallisierung 11 angeordnet. Gemäß diesen Ausführungsformen sind die Ladungsfallen 7, 8 während des Sperrmodus typischerweise auch im Wesentlichen entsprechend den elektrischen Feldlinien orientiert.
  • Beispielsweise können die in 1 dargestellten Strukturen mit Ausnahme der Drainmetallisierung 11 auch einem im Wesentlichen horizontalen Querschnitt durch einen Halbleiterkörper 40 eines lateralen Kompensations-MOSFETs 100 entsprechen. Gemäß dieser Ausführungsform sind die Drainmetallisierung 11 sowie die Source- und Gatemetallisierung typischerweise auf einer dritten Fläche angeordnet, die im Wesentlichen parallel zum Querschnitt aus 1 ist. Dies gilt typischerweise auch für die nachstehend erklärten 3 bis 5. Ferner ist in einem jeweiligen Querschnitt der maximale Abstand zwischen einem Bodygebiet 5 und einem benachbarten p-Kompensationsgebiet 6 sowohl für vertikale Kompensations-MOSFETs als auch für laterale Kompensations-MOSFETs typischerweise kleiner als der maximale Abstand zwischen dem Bodygebiet 5 und einer Ladungsfalle 7, 8, welche an das benachbarte p-Kompensationsgebiet 6 angrenzt.
  • 3 zeigt einen vertikalen Querschnitt durch einen Halbleiterkörper 40 einer Halbleitervorrichtung 200. Die Halbleitervorrichtung 200 ähnelt der vorstehend mit Bezug auf die 1 und 2 erklärten Halbleitervorrichtung 100. Allerdings weist jede Ladungsfalle 7, 8 im vertikalen Querschnitt einen ersten Teil, der an ein jeweiliges p-Kompensationsgebiet 6 angrenzt, und einen zweiten Teil, der vom ersten Teil beabstandet ist, auf. Gemäß der als Beispiel dienenden Ausführungsform weist der erste Teil einen ersten Abschnitt 7a der Feldplatte auf, der im vertikalen Querschnitt vom benachbarten p-Kompensationsgebiet 6 durch ein im Wesentlichen U-förmiges isolierendes Gebiet 8a isoliert ist. Der zweite Teil weist einen zweiten Abschnitt 7b der Feldplatte auf, der im vertikalen Querschnitt vom benachbarten zweiten Abschnitt 1b des Driftgebiets 1a, 1b durch ein im Wesentlichen U-förmiges isolierendes Gebiet 8b teilweise isoliert ist. Die isolierenden Gebiete 8a, 8b können im vertikalen Querschnitt auch im Wesentlichen V-förmig sein. Typischerweise ist der zweite Teil, ähnlich wie vorstehend mit Bezug auf 1 erklärt wurde, in einem vertikalen Graben 78'' ausgebildet. Die U-förmigen isolierenden Gebiete 8a, 8b sind paarweise untereinander angeordnet, so dass der erste Abschnitt 7a im vertikalen Querschnitt am oberen Teil und an den Seitenwänden isoliert ist und der zweite Abschnitt 7b am oberen Teil und an den Seitenwänden isoliert ist. Demgemäß bildet der erste Teil eine Elektronenfalle und bildet der zweite Teil eine Lochfalle. Mit anderen Worten bildet die Ladungsfalle 7a, 7b, 8a, 8b eine kombinierte Elektron-Loch-Ladungsfalle. Demgemäß kann das Schaltverhalten der Halbleitervorrichtung 200 verbessert werden, weil die im Sperrmodus eingefangenen Ladungen einander eliminieren können, wenn die Halbleitervorrichtung 200 in den Durchlassmodus kommutiert wird. Sowohl der erste Abschnitt 7a der Feldplatte als auch der zweite Abschnitt 7b der Feldplatte können im Durchlassmodus und bei einer niedrigen Sperrspannung während des Sperrmodus in einer resistiven elektrischen Verbindung mit der Sourcemetallisierung stehen. Beispielsweise kann die Halbleitervorrichtung 200 in einem anderen vertikalen Querschnitt im Wesentlichen so ausgebildet sein, wie vorstehend mit Bezug auf 1 erklärt wurde. Demgemäß können der erste Abschnitt 7a der Feldplatte und der zweite Abschnitt 7b der Feldplatte ein zusammenhängendes Gebiet bilden.
  • Gemäß anderen Ausführungsformen sind der erste Abschnitt 7a der Feldplatte und der zweite Abschnitt 7b nicht verbunden. Gemäß diesen Ausführungsformen kann der zweite Abschnitt 7b der Feldplatte nicht in einer resistiven elektrischen Verbindung mit der Sourcemetallisierung stehen. Dennoch kann der teilweise isolierte zweite Abschnitt 7b noch eine Ladungsfalle, d. h. eine Elektronenladungsfalle gemäß der als Beispiel dienenden Ausführungsform, bilden. Im Fall, dass die Spannung in Sperrrichtung eine Schwellenspannung von beispielsweise einem Zehntel, einem Fünftel oder einem Viertel einer Nennsperrspannung oder einem dazwischen liegenden Wert überschreitet, so dass sich ein Raumladungsgebiet zum zweiten Abschnitt 1b erstreckt, werden Elektron-Loch-Paare an Ladungserzeugungszentren des zweiten Abschnitts 1b erzeugt und im elektrischen Feld getrennt. Die sich in den zweiten Abschnitten 1b der Ladungsfalle akkumulierenden Elektronen bilden Gegenladungen für feste Ladungen des Raumladungsgebiets im unteren Abschnitt 1b des Driftgebiets. Dementsprechend werden im unteren Abschnitt 1b des Driftgebiets selbstladende Elektronenfallen bereitgestellt. Dementsprechend wird jede Ladungskompensationsfehlanpassung vermieden.
  • 4 zeigt einen vertikalen Querschnitt durch einen Halbleiterkörper 40 einer Halbleitervorrichtung 300 und elektrische Feldverteilungen während des Sperrmodus der Halbleitervorrichtung 300. Die Halbleitervorrichtung 300 ähnelt der vorstehend mit Bezug auf die 1 und 2 erklärten Halbleitervorrichtung 100. Allerdings sind eine zweite Halbleiterschicht 2 und eine dritte Halbleiterschicht 3, die beide vom ersten Leitfähigkeitstyp, gemäß der als Beispiel dienenden Ausführungsform vom n-Typ, sind, zusätzlich zwischen dem Driftgebiet 1 und dem Draingebiet 4 angeordnet. Ferner weist die dritte Halbleiterschicht 3 zwei schwebende Ladungsfallen 7c, 8c, 9 auf, die in vertikalen Gräben 789 unter der Ladungsfalle 7, 8 angeordnet sind. Aus Gründen der Klarheit sind nur eine Ladungsfalle 7, 8 und nur zwei schwebende Ladungsfallen 7c, 8c, 9 in 4 dargestellt.
  • Die zweite Halbleiterschicht 2 kann die gleiche maximale Dotierungskonzentration wie das Driftgebiet 1 aufweisen. Das Volumen der zweiten Halbleiterschicht 2, das unter dem Driftgebiet 1 angeordnet ist, kann bei Sperrspannungen von etwa der nominellen Zwischenkreisspannung Uoff in Sperrrichtung, welche kleiner als die Nenndurchbruchspannung Ubd ist, als ein Feldstopp betrieben werden. Dementsprechend hat die zweite Halbleiterschicht 2 typischerweise eine Dotierungsladung pro horizontaler Fläche Q, die in etwa Qc·Uoff/Ubd ist, beispielsweise etwa zwei Drittel der Durchbruchladung pro Fläche Qc des verwendeten Halbleitermaterials. Beispielsweise beträgt die Durchbruchladung pro Fläche Qc, abhängig von der Dotierungskonzentration, etwa 2·1012 Elementarladungen pro cm2 bis etwa 3·1012 Elementarladungen pro cm2 für Silicium.
  • Gemäß einer Ausführungsform weist die dritte Halbleiterschicht 3 schwebende Ladungsfallen 7c, 8c, 9 auf, die dafür ausgelegt sind, die dritte Halbleiterschicht 3 zu verarmen, wenn ein Durchschlag durch die zweite Halbleiterschicht 2 während des Sperrmodus auftritt, d. h. wenn sich ein zwischen den p-Kompensationsgebieten 6 und den Ladungsfallen 7c, 8c gebildetes Radumladungsgebiet durch die zweite Halbleiterschicht 2 erstreckt. Demgemäß wird ein Lawinendurchbruch der Halbleitervorrichtung 300 bei Spannungen zwischen einer nominellen Zwischenkreisspannung Uoff in Sperrrichtung und der Nenndurchbruchspannung vermieden.
  • Die schwebenden Ladungsfallen 7c, 8c, 9 sind ähnlich den Ladungsfallen 7, 8 ausgebildet. Allerdings sind schwebende p-Halbleitergebiete 9 oberhalb und in Kontakt mit einer jeweiligen schwebenden Feldplatte 7c angeordnet, welche Ladungserzeugungszentren aufweist. Dementsprechend stehen die schwebenden Feldplatten 7c nicht in direktem Kontakt mit der dritten Halbleiterschicht 3, sondern in elektrischem Kontakt über jeweilige zwischen der dritten Halbleiterschicht 3 und den schwebenden p-Halbleitergebieten 9 gebildete pn-Übergänge. Gemäß anderen Ausführungsformen sind die schwebenden p-Halbleitergebiete 9 etwas zu den schwebenden Feldplatten 7 versetzt. Dies erleichtert ein vollständiges Entladen der geladenen schwebenden Feldplatten 7, wenn die Halbleitervorrichtung 300 wieder in Durchlassrichtung geschaltet wird. Alternativ kann ein vollständiges Entladen der geladenen schwebenden Feldplatten 7c durch Anordnen unterbrochener schwebender p-Halbleitergebiete 9 auf den schwebenden Feldplatten 7c erleichtert werden. Beispielsweise können die schwebenden p-Halbleitergebiete 9 in einem anderen vertikalen Querschnitt durch die Halbleitervorrichtung 300 nicht vorhanden sein. Infolge der schwebenden p-Halbleitergebiete 9 ist das elektrische Feld in der dritten Halbleiterschicht 3 während des Sperrmodus und hoher Spannungen in Sperrrichtung gegenüber einer Halbleitervorrichtung ohne die schwebenden p-Halbleitergebiete 9 erhöht.
  • Im Fall einer die nominelle Zwischenkreisspannung Uoff in Sperrrichtung überschreitenden Spannung in Sperrrichtung werden Elektron-Loch-Paare an den Ladungserzeugungszentren der schwebenden Feldplatten 7c erzeugt und im elektrischen Feld getrennt. Während sich die Löcher im elektrischen Feld zur Sourcemetallisierung bzw. zur ersten Fläche 101 bewegen, bleiben die erzeugten Elektronen infolge der isolierenden Gebiete 8c in den schwebenden Feldplatten 7 gefangen. Die Erzeugung von Elektron-Loch-Paaren endet, wenn die schwebenden Feldplatten 7c genügend geladen und im Wesentlichen feldfrei sind. Die eingefangenen Ladungen bilden die Gegenladungen für die festen Ladungen des verarmten Abschnitts der dritten Halbleiterschicht 3. Die isolierenden Gebiete 8c können die schwebenden Feldplatten 7 teilweise auch oben isolieren.
  • Gemäß der in 4 dargestellten als Beispiel dienenden Ausführungsform bilden die schwebenden Feldplatten 7c, die durch jeweilige der isolierenden Gebiete 8c teilweise isoliert sind, selbstladende Elektronenfallen 7c, 8c. Gemäß anderen Ausführungsformen, bei denen die dritte Halbleiterschicht 3 vom p-Typ ist, werden selbstladende Lochfallen 7c, 8c durch die teilweise isolierten schwebenden Feldplatten 7c bereitgestellt.
  • Wenn die Halbleitervorrichtung 300 wieder in Durchlassrichtung geschaltet wird, werden die geladenen schwebenden Feldplatten 7c und die Feldplatten 7 wieder entladen, um einen niedrigen Durchlasswiderstand Ron aufrechtzuerhalten.
  • Zusätzlich zeigt 4 elektrische Feldverteilungen der Halbleitervorrichtung 300 während des Sperrmodus entlang einer vertikalen Linie s, die teilweise durch die p-Kompensationsgebiete 6 der Halbleitervorrichtung 300 verläuft. Wenn eine Spannung U in Sperrrichtung bei oder unterhalb der nominellen Zwischenkreisspannung Uoff in Sperrrichtung (U ≤ Uoff) zwischen die Drainmetallisierung und die Sourcemetallisierung gelegt wird, fällt die Spannung U in Sperrrichtung über das Driftgebiet 1 bzw. das p-Kompensationsgebiet 6 sowie die Halbleiterschicht 2 erheblich ab, wie durch die elektrische Feldverteilung E1 dargestellt ist.
  • Während des Sperrmodus der Halbleitervorrichtung 300 und bei einem Durchschlag der zweiten Halbleiterschicht 2 werden die schwebenden Feldplatten 7c geladen, d. h. für eine dritte n-Halbleiterschicht 3 negativ geladen. Dementsprechend wird die dritte Halbleiterschicht 3 zwischen den Feldplatten 7c horizontal verarmt, so dass ein Lawinendurchbruch der Halbleitervorrichtung 300 bei Spannungen zwischen der nominellen Zwischenkreisspannung Uoff in Sperrrichtung und der Nenndurchbruchspannung Ubd verhindert wird. Wegen der Verwendung der schwebenden Feldplatten 7c kann die Dotierungskonzentration der dritten Halbleiterschicht 3 verhältnismäßig hoch sein und beispielsweise im Wesentlichen mit der Dotierungskonzentration des Driftgebiets 1 übereinstimmen. Demgemäß wird der Durchlasswiderstand Ron der Halbleitervorrichtung 300 typischerweise niedrig gehalten. Ferner werden die schwebenden Feldplatten 7c nur bei ausnehmend hohen Spannungen über der nominellen Zwischenkreisspannung Uoff in Sperrrichtung geladen. Dementsprechend werden Schaltverluste während des Normalbetriebs der Halbleitervorrichtung 300 niedrig gehalten. Weil Spannungen in Sperrrichtung über der nominellen Zwischenkreisspannung Uoff in Sperrrichtung selten sind, sind die Gesamtschaltverluste der Halbleitervorrichtung 300 typischerweise niedriger als bei herkömmlichen Kompensations-MOSFETs mit dem gleichen Durchlasswiderstand Ron. Mit anderen Worten wird der Kompromiss zwischen Schaltverlusten und Durchlassstromverlusten verbessert. MOSFETs sind bei typischen Anwendungen hauptsächlich Spannungen in Sperrrichtung ausgesetzt, die erheblich unterhalb der Nennsperrspannung liegen. Typischerweise werden MOSFETs in Schaltungen mit einer vorgesehenen Schaltungsspannung während des Nominalbetriebs verwendet, welche zu nominellen Zwischenkreisspannungen Uc von nur etwa 30% bis 70% der Nennsperrspannung, beispielsweise etwa 400 V für eine Nennsperrspannung von 650 V, führt.
  • 5 zeigt einen vertikalen Querschnitt durch einen Halbleiterkörper 40 einer Halbleitervorrichtung 400. Die Halbleitervorrichtung 400 ähnelt der vorstehend mit Bezug auf die 1 und 2 erklärten Halbleitervorrichtung 100. Allerdings weist das n-Driftgebiet drei n-Abschnitte auf, nämlich einen oberen Abschnitt 1a, welcher an die p-Kompensationsgebiete 6 angrenzt, einen unteren Abschnitt 1b, welcher mindestens Hauptteile der Ladungsfallen 7, 8 aufweist, und einen untersten Abschnitt 1c, welcher an das Draingebiet 4 angrenzt. Der untere Abschnitt 1b des Driftgebiets hat typischerweise eine höhere maximale Dotierungskonzentration als der obere Abschnitt 1a und der unterste Abschnitt 1c des Driftgebiets. Ferner grenzen die Feldplatten 7 der Ladungsfallen 7, 8, welche in den vertikalen Gräben 78' angeordnet sind, nicht an ein jeweiliges p-Kompensationsgebiet 6 in 5 an. Allerdings können die Feldplatten 7 der Ladungsfallen 7, 8, welche in den vertikalen Gräben 78' angeordnet sind, auch in einer resistiven elektrischen Verbindung mit der Sourcemetallisierung stehen, beispielsweise in einem anderen vertikalen Querschnitt. Die Feldplatten 7 der Ladungsfallen 7, 8, welche in den vertikalen Gräben 78' angeordnet sind, werden nachfolgend auch als dritte Ladungsfallen 7, 8 bezeichnet.
  • Gemäß einer Ausführungsform sind die p-Kompensationsgebiete 6 und alle Ladungsfallen 7, 8 in einem horizontalen Querschnitt, d. h. in einem zweiten Querschnitt, der im Wesentlichen orthogonal zum vertikalen Querschnitt ist, als im Wesentlichen parallele Balken geformt, die gegeneinander geneigt sind, beispielsweise um etwa 90°, wie in 6 dargestellt ist, worin ein horizontaler Querschnitt durch eine Halbleitervorrichtung 500 gezeigt ist, welche der in 5 dargestellten Halbleitervorrichtung 400 ähnelt. Demgemäß kann jede Feldplatte 7 der Halbleitervorrichtung 400, 500 an mehrere p-Kompensationsgebiete 6 angrenzen. Gemäß anderen Ausführungsformen sind die p-Kompensationsgebiete 6 und die Ladungsfallen 7, 8 in einem horizontalen Querschnitt bzw. von oben betrachtet als Kreise, Ellipsen oder Polygone geformt oder im Wesentlichen ringförmig.
  • Gemäß anderen Ausführungsformen stehen die Feldplatten 7 der Ladungsfallen 7, 8, die in den vertikalen Gräben 78' angeordnet sind, nicht in resistiver elektrischer Verbindung mit der Sourcemetallisierung und weisen Ladungserzeugungszentren auf. Demgemäß bilden die dritten Ladungsfallen selbstladende Ladungsfallen ähnlich jenen, die vorstehend mit Bezug auf 3 erklärt wurden.
  • Typischerweise bilden die mehreren Kompensationsgebiete 6 bei Betrachtung in einer Normalenrichtung en der ersten Fläche 101 ein erstes Gitter und die mehreren Ladungsfallen 7, 8 bei Betrachtung in der Normalenrichtung en ein zweites Gitter.
  • Das erste Gitter und das zweite Gitter können zueinander geneigt sein. Dies erleichtert ein Feinabstimmen der Vorrichtungsparameter, um sowohl eine niedrige elektrische Energie EOSS als auch einen niedrigen Durchlasswiderstand Ron zu erhalten. Typischer ist die Gitterkonstante oder der Gitterabstand pf des zweiten Gitters kleiner als die Gitterkonstante oder der Abstand ps des ersten Gitters, wie in den 4, 5 dargestellt ist, um sowohl die niedrigste elektrische Energie EOSS als auch den niedrigsten Durchlasswiderstand Ron zu erhalten. Für diesen Zweck sollten der maximale horizontale Spannungsabfall Us zwischen einem p-Kompensationsgebiet 6 und dem ersten Abschnitt 1a des Driftgebiets und der maximale horizontale Spannungsabfall Uf zwischen einer Feldplatte 7 und dem zweiten Abschnitt 1b des Driftgebiets im Sperrmodus im Wesentlichen gleich sein. Bei einer gegebenen als Beispiel dienenden Sperrspannung von etwa 150 V der die Ladungsfallen 7, 8 in 5 aufweisenden Schicht 1b muss die Ladungskompensationsstruktur 1a, 6 etwa 75% einer Nennsperrspannung von 600 V widerstehen. Als eine Daumenregel ist der Gesamtdurchlasswiderstand Ron1 unter diesen Annahmen
    Figure DE102013107123A1_0002
    wobei Ron2 der Durchlasswiderstand einer ähnlichen Halbleitervorrichtung mit einer Nennsperrspannung von 600 V ist, jedoch ohne den die Ladungsfallen 7, 8 aufweisenden zweiten Abschnitt 1b.
  • Für einen größeren Abstand ps der p-Kompensationsgebiete kann eine erhebliche Verringerung des Durchlasswiderstands erreicht werden. Falls der Abstand PS der p-Kompensationsgebiete 6 verhältnismäßig klein ist, ist die Verringerung des Durchlasswiderstands kleiner. Die Herstellung der Ladungsfallen 7, 8 ist jedoch kostenwirksamer als die Herstellung herkömmlicher pn-Kompensationsstrukturen. Dementsprechend kann der Kosten-Leistungs-Faktor (Ron·Fläche·Kosten) um bis zu etwa 30% verringert werden.
  • Die 7 bis 9 zeigen ein Verfahren zum Bilden einer Halbleitervorrichtung 100 gemäß mehreren Ausführungsformen. Diese Figuren zeigen vertikale Querschnitte durch einen Halbleiterkörper während oder nach speziellen Verfahrensschritten. In einem ersten Prozess wird ein Halbleiterkörper, beispielsweise ein Wafer oder ein Substrat, mit einer Hauptfläche oder oberen Fläche 103 und einer zweiten oder rückseitigen Fläche 102 entgegengesetzt zur oberen Fläche 103 bereitgestellt. Die Normalenrichtung en der oberen Fläche 103 definiert eine vertikale Richtung. Wie in 7 dargestellt ist, weist der Halbleiterkörper typischerweise eine vierte n+-Halbleiterschicht 4 auf, die sich zur zweiten Fläche 102 erstreckt und typischerweise eine Drain-Schicht in der zu erzeugenden Halbleitervorrichtung bildet. Eine n-Halbleiterschicht 1b wird auf der vierten Halbleiterschicht 4 angeordnet und erstreckt sich bis zur oberen Fläche 103. Die Halbleiterschicht 1b kann eine untere Drift-Schicht oder ein unteres Driftgebiet 1b der herzustellenden Halbleitervorrichtung bilden.
  • Mit Bezug auf 8 sei bemerkt, dass vertikale Gräben 78 von der oberen Fläche 103 in die Halbleiterschicht 1b geätzt werden. Ferner werden die Seitenwände und die Bodenwände der vertikalen Gräben 78 durch isolierende Gebiete 8 isoliert. Dies kann durch Abscheiden und/oder thermische Oxidation und Entfernen der gebildeten dielektrischen Schicht von der oberen Fläche 103 erfolgen. Alternativ kann eine dielektrische Schicht oder eine zur Bildung vertikaler Gräben 78 verwendete Hartmaske als Ätzstopp zur nachfolgenden Bildung von Feldplatten verwendet werden und danach entfernt werden.
  • Mit Bezug auf 9 sei bemerkt, dass Feldplatten 7 in den vertikalen Gräben 78 gebildet werden. Das Bilden der Feldplatten 7 kann das Aufbringen eines leitenden Materials in der Art eines Metalls, wie Wolfram, eines hoch dotierten polykristallinen p-Siliciums, eines hoch dotierten amorphen p-Siliciums oder eines hoch dotierten porösen p-Siliciums und das Rückätzen des aufgebrachten leitenden Materials aufweisen.
  • Die Feldplatten 7 können so gebildet werden, dass Ladungserzeugungszentren in sie aufgenommen werden. Beispielsweise können Gitterfehler in dem leitenden Material durch Implantation gebildet werden. Alternativ oder zusätzlich können tiefe Fallen durch Implantieren von Au, Cu oder Pt in ein aufgebrachtes Halbleitermaterial der schwebenden Feldplatten 7 und/oder an der Grenzfläche zwischen den schwebenden Feldplatten 7 und dem jeweiligen isolierenden Gebiet 8 gebildet werden.
  • Danach werden typischerweise mehrere n-Epitaxialschichten auf die obere Fläche 103 aufgebracht, und Ionenimplantationsprozesse werden ausgeführt, um eine auf der unteren Driftschicht 1b angeordnete und sich zu einer ersten Fläche 101 erstreckende obere n-Driftschicht 1a zu bilden und Kompensationsgebiete 6 und Bodygebiete 5 in der ersten Halbleiterschicht 1 zu bilden. Typischerweise werden die Kompensationsgebiete 6 als im Wesentlichen vertikal orientierte Säulen oder im Wesentlichen vertikal orientierte streifenförmige Parallelepipede gebildet.
  • Ionenimplantationsprozesse werden typischerweise mit einer integralen Ionendosis ausgeführt, so dass restliche Abschnitte 1a der ersten Halbleiterschicht 1, die obere Drift-Gebiete bilden, im Wesentlichen verarmt werden, wenn eine Spannung in Sperrichtung von in etwa einer Schwellenspannung in Sperrrichtung, die niedriger ist als eine Nenndurchbruchspannung der Halbleitervorrichtung, in Sperrrichtung an den Halbleiterkörper angelegt wird, was einem Vorspannen der zwischen den Kompensationsgebieten 6 und dem Driftgebiet 1a gebildeten pn-Übergänge in Sperrrichtung entspricht.
  • Alternativ können die Kompensationsgebiete 6 durch Ätzen vertikaler Gräben in der einen oder den mehreren auf die untere Driftschicht 1b aufgebrachten Epitaxialschichten und Füllen der vertikalen Gräben mit einem p-Halbleitermaterial gebildet werden.
  • Anschließend können n+-Sourcegebiete, p-Bodygebiete und p+-Körperkontaktgebiete durch Implantationen gebildet werden. Ferner werden typischerweise isolierte Gateelektroden auf der ersten Fläche 101 gebildet, wohin sich die erste Halbleiterschicht 1 erstreckt. Ein Zwischenschichtdielektrikum wird typischerweise auf der ersten Fläche 101 gebildet und oberhalb der Source- und Bodygebiete mit Aussparungen versehen.
  • Anschließend wird eine Sourcemetallisierung in einem einen niedrigen spezifischen Widerstand aufweisenden Kontakt mit den Sourcegebieten, den Körperkontaktgebieten und demgemäß mit den Bodygebieten 5, den Kompensationsgebieten 6 und den Feldplatten 7 auf der ersten Fläche 101 gebildet. Ferner kann eine Gatemetallisierung in niederresistivem Kontakt mit den Gateelektroden auf der ersten Fläche 101 gebildet werden. Zur Bildung eines n-Kanal-MOSFETs mit drei Anschlüssen wird eine Drainmetallisierung auf die zweite Fläche 102 aufgebracht. Die sich ergebende Halbleitervorrichtung 100 ist in den 1, 2 dargestellt. Ein ähnlicher p-Kanal-MOSFET kann mit entgegengesetzten Dotierungsbeziehungen gebildet werden.
  • Die gebildete Halbleitervorrichtung ist typischerweise ein vertikaler MOSFET, typischer ein vertikaler Leistungs-MOSFET mit der Sourcemetallisierung und der Gatemetallisierung auf der ersten Fläche 101. Alternativ kann die Gatemetallisierung auf der zweiten Fläche 101 ausgebildet bzw. angeordnet werden.
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung einen Halbleiterkörper mit einer ersten Fläche, die eine vertikale Richtung definiert, und einer auf der ersten Fläche angeordneten Sourcemetallisierung. In einem vertikalen Querschnitt umfasst der Halbleiterkörper ferner: ein Driftgebiet eines ersten Leitfähigkeitstyps, ein erstes Bodygebiet eines zweiten Leitfähigkeitstyps, ein erstes Kompensationsgebiet des zweiten Leitfähigkeitstyps, das an das erste Bodygebiet angrenzt, eine niedrigere Dotierungskonzentration als das erste Bodygebiet hat, einen ersten pn-Übergang mit dem Driftgebiet bildet und in resistiver elektrischer Verbindung mit der ersten Metallisierung steht, und eine erste Ladungsfalle. Die erste Ladungsfalle ist unterhalb der ersten Oberfläche angeordnet, vom ersten Bodygebiet beabstandet und umfasst eine Feldplatte in resistiver elektrischer Verbindung mit der Sourcemetallisierung sowie ein isolierendes Gebiet, das an das Driftgebiet angrenzt und die Feldplatte teilweise umgibt.
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung einen Halbleiterkörper und eine Sourcemetallisierung auf. Der Halbleiterkörper hat eine erste Fläche und umfasst ein Driftgebiet eines ersten Leitfähigkeitstyps, mehrere Kompensationsgebiete eines zweiten Leitfähigkeitstyps, die jeweils einen pn-Übergang mit dem Driftgebiet bilden und an ein jeweiliges Bodygebiet des zweiten Leitfähigkeitstyps angrenzen, das eine höhere maximale Dotierungskonzentration hat als das benachbarte Kompensationsgebiet, d. h. das Kompensationsgebiet, an das das jeweilige Bodygebiet angrenzt, und mehrere Ladungsfallen, die jeweils eine Feldplatte und ein die Feldplatte teilweise umgebendes isolierendes Gebiet aufweisen. Jede der Feldplatten der mehreren Ladungsfallen grenzt an mindestens eines der mehreren Kompensationsgebiete an. Die Sourcemetallisierung ist auf der ersten Fläche angeordnet und steht in resistiver elektrischer Verbindung mit jedem der Kompensationsgebiete.
  • Gemäß einer Ausführungsform weist das Verfahren zur Herstellung einer vertikalen Halbleitervorrichtung folgende Schritte auf: Bereitstellen eines Halbleiterkörpers eines ersten Leitfähigkeitstyps mit einer oberen Fläche, welche eine vertikale Richtung definiert, und einer rückseitigen Fläche, welche entgegengesetzt zur oberen Fläche angeordnet ist, Bilden, in dem Halbleiterkörper von der oberen Fläche, mehrerer Ladungsfallenstrukturen, die jeweils eine Feldplatte aufweisen, die teilweise von einem isolierenden Gebiet umgeben ist, Bilden, auf der oberen Fläche, einer oberen Driftschicht des ersten Leitfähigkeitstyps, welche mehrere Kompensationsgebiete eines zweiten Leitfähigkeitstyps aufweist, so dass jedes Kompensationsgebiet einen jeweiligen pn-Übergang innerhalb der oberen Driftschicht bildet und jedes Kompensationsgebiet an mindestens eine von den Ladungsfallenstrukturen angrenzt, und Bilden einer Sourcemetallisierung in einer resistiven elektrischen Verbindung mit jedem der mehreren Kompensationsgebiete.
  • Gemäß einer anderen Ausführungsform wird ein lateraler MOSFET, typischer ein lateraler Leistungs-MOSFET, gebildet. Gemäß dieser Ausführungsform werden die Abschnitte 1a, 1b des Driftgebiets und des Draingebiets 4 im vertikalen Querschnitt Seite an Seite angeordnet.
  • Das Bilden eines lateralen MOSFETs umfasst typischerweise auch die Prozesse des Bereitstellens eines Halbleiterkörpers, der eine Hauptfläche 103 mit einer Normalenrichtung und eine rückseitige Fläche 102 aufweist, die entgegengesetzt angeordnet ist und eine Halbleiterschicht 1b eines ersten Leitfähigkeitstyps, die sich zur Hauptfläche 103 erstreckt, aufweist (siehe 7), Bildens, in dem Halbleiterkörper, mehrerer Ladungsfallenstrukturen 7, 8, die jeweils eine Feldplatte 7 aufweisen, die in einem Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche 103 ist, teilweise von einem isolierenden Gebiet 8 umgeben ist, Bildens mehrerer Kompensationsgebiete 6 eines zweiten Leitfähigkeitstyps, so dass jedes Kompensationsgebiet 6 einen jeweiligen pn-Übergang mit dem Halbleiterkörper bildet und jedes Kompensationsgebiet 6 im Querschnitt an mindestens eine der Ladungsfallenstrukturen 7, 8 angrenzt, und Bildens einer Sourcemetallisierung 10 in einer resistiven elektrischen Verbindung mit jedem der mehreren Kompensationsgebiete. Allerdings umfasst das Bilden der Ladungsfallenstruktur typischerweise das Ätzen von Gräben 78 in den Halbleiterkörper von einer dritten Fläche des Halbleiterkörpers, die im Wesentlichen orthogonal zur Hauptfläche ist, d. h. im Wesentlichen parallel zu dem in 7 dargestellten Querschnitt, an Stelle des Ätzens von Gräben 78 von der Hauptfläche in den Halbleiterkörper, wie mit Bezug auf 8 erklärt wurde. Mit anderen Worten werden die Hauptfläche und die rückseitige Fläche im Fall lateraler MOSFETs typischerweise durch laterale Flächen des Halbleiterkörpers bzw. des Halbleiterwafers gebildet. Ferner können die von den Ladungsfallenstrukturen 7, 8 gebildeten Gräben 78 zusammen mit zusätzlichen Gräben gebildet werden, die mit einem Halbleitermaterial des zweiten Leitfähigkeitstyps zu füllen sind, um die Kompensationsgebiete 6 zu bilden. Ferner ist das Bilden von Epitaxialschichten zur Bildung der pn-Kompensationsstruktur in dieser Prozesssequenz nicht erforderlich. Dementsprechend kann die Herstellung lateraler Kompensations-MOSFETs mit Ladungsfallen erleichtert werden. Die anderen Prozesse können ähnlich ausgeführt werden wie vorstehend mit Bezug auf die 7 bis 9 für vertikale MOSFETs erklärt wurde. Die Sourcemetallisierung 10, die Drainmetallisierung 11 und die Gatemetallisierung werden typischerweise während der Herstellung lateraler MOSFETs auf der dritten Fläche gebildet. Ferner werden die isolierten Gateelektroden typischerweise neben der dritten Fläche während der Herstellung lateraler MOSFETs gebildet.
  • Wenngleich verschiedene als Beispiel dienende Ausführungsformen der Erfindung offenbart worden sind, wird es Fachleuten verständlich sein, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung erreichen, ohne vom Gedanken und vom Schutzumfang der Erfindung abzuweichen. Fachleuten wird offensichtlich sein, dass ersatzweise andere Komponenten verwendet werden können, welche die gleichen Funktionen erfüllen. Es sei bemerkt, dass mit Bezug auf eine spezifische Figur erklärte Merkmale mit Merkmalen anderer Figuren kombiniert werden können, selbst in solchen Fällen, in denen dies nicht explizit erwähnt wurde. Es ist beabsichtigt, dass diese Modifikationen des erfindungsgemäßen Konzepts durch die anliegenden Ansprüche abgedeckt werden.
  • Räumlich relative Begriffe, wie ”unter”, ”unterhalb”, ”niedriger”, ”über”, ”oberhalb” und dergleichen, werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements in Bezug auf ein zweites Element zu erklären. Diese Begriffe sollen verschiedene Orientierungen der Vorrichtung zusätzlich zu anderen Orientierungen als jenen, die in den Figuren dargestellt sind, umfassen. Ferner werden Begriffe, wie ”erster”, ”zweiter” und dergleichen, auch verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und sie sollten auch nicht als einschränkend angesehen werden. Gleiche Begriffe bezeichnen in der gesamten Beschreibung gleiche Elemente.
  • Hier sind die Begriffe ”aufweisend”, ”enthaltend”, ”einschließend”, ”umfassend” und dergleichen nicht einschränkende Begriffe, welche das Vorhandensein erwähnter Elemente oder Merkmale angeben, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel ”ein”, ”eine”, ”eines” und ”der/die/das” sollen, sofern der Zusammenhang nichts anderes klar angibt, den Plural sowie den Singular einschließen.
  • Angesichts des vorstehenden Bereichs von Variationen und Anwendungen ist zu verstehen, dass die vorliegende Erfindung nicht durch die vorstehende Beschreibung beschränkt ist und auch nicht durch die anliegende Zeichnung beschränkt ist. Vielmehr ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre legalen Entsprechungen eingeschränkt.

Claims (25)

  1. Halbleitervorrichtung (100–500), umfassend: – einen Halbleiterkörper (40), der in einem ersten Querschnitt Folgendes aufweist: – ein Driftgebiet (1, 1a, 1b) eines ersten Leitfähigkeitstyps, – ein erstes Bodygebiet (5) eines zweiten Leitfähigkeitstyps, welches an das Driftgebiet angrenzt, – ein erstes Kompensationsgebiet (6) des zweiten Leitfähigkeitstyps, welches an das erste Bodygebiet (5) angrenzt, eine niedrigere maximale Dotierungskonzentration hat als das erste Bodygebiet und einen ersten pn-Übergang mit dem Driftgebiet (1a) bildet, und – eine erste Ladungsfalle (78, 78'), die an das erste Kompensationsgebiet (6) angrenzt und eine Feldplatte (7, 7a, 7b) und ein isolierendes Gebiet (8), welches an das Driftgebiet (1) angrenzt und die Feldplatte (7) teilweise umgibt, aufweist, und – eine Sourcemetallisierung (10), welche auf dem Halbleiterkörper (40) angeordnet ist und in einer resistiven elektrischen Verbindung mit dem ersten Bodygebiet steht.
  2. Halbleitervorrichtung nach Anspruch 1, welche im ersten Querschnitt ferner Folgendes umfasst: – ein zweites Bodygebiet (5) des zweiten Leitfähigkeitstyps, welches vom ersten Bodygebiet (5) beabstandet ist und in resistiver elektrischer Verbindung mit dem ersten Bodygebiet steht, – ein zweites Kompensationsgebiet (6) des zweiten Leitfähigkeitstyps, welches an das zweite Bodygebiet angrenzt, eine niedrigere maximale Dotierungskonzentration als das zweite Bodygebiet hat, einen zweiten pn-Übergang mit dem Driftgebiet (1a) bildet und in resistiver elektrischer Verbindung mit der Sourcemetallisierung (10) steht, und – eine zweite Ladungsfalle (78), welche an das zweite Kompensationsgebiet (6) angrenzt und eine Feldplatte (7, 7a, 7b) und ein isolierendes Gebiet (8), welches an das Driftgebiet (1) angrenzt und die Feldplatte (7) teilweise umgibt, aufweist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die erste Ladungsfalle (78) an das zweite Kompensationsgebiet (6) angrenzt.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei der Halbleiterkörper (40) eine erste Fläche (101) mit einer eine vertikale Richtung definierenden Normalenrichtung aufweist, wobei die Sourcemetallisierung auf der ersten Fläche angeordnet ist und wobei der erste Querschnitt ein vertikaler Querschnitt ist, wobei der Halbleiterkörper (40) ferner eine Drainmetallisierung (11) aufweist, welche entgegengesetzt zur Sourcemetallisierung (10) angeordnet ist und in resistiver elektrischer Verbindung mit dem Driftgebiet (1) steht, wobei die Feldplatte (7) einen minimalen Abstand zur ersten Fläche hat und wobei sich ein Raumladungsgebiet im Driftgebiet zwischen dem ersten Kompensationsgebiet (6) und dem zweiten Kompensationsgebiet (6) und vertikal unterhalb des minimalen Abstands erstreckt, wenn eine Spannung in Sperrrichtung zwischen die Sourcemetallisierung (10) und die Drainmetallisierung (11) gelegt ist, die höher als eine Schwellenspannung ist, und wobei die Schwellenspannung nicht größer als etwa ein Viertel einer Nennsperrspannung der Halbleitervorrichtung ist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Feldplatte (7) im ersten Querschnitt einen ersten Abschnitt (7a), welcher an das erste Kompensationsgebiet (6) angrenzt, und einen zweiten Abschnitt (7b), welcher vom ersten Abschnitt beabstandet ist, aufweist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Feldplatte (7, 7a, 7b) in resistiver elektrischer Verbindung mit der Sourcemetallisierung (10) steht.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Feldplatte (7) mindestens ein Ladungserzeugungszentrum aufweist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Feldplatte (7) einen Hohlraum, ein polykristallines Halbleitermaterial, ein amorphes Halbleitermaterial, ein Halbleitermaterial mit Gitterfehlern, ein Halbleitermaterial mit tiefe Fallen bildenden Verunreinigungen, ein p-dotiertes Silicium, ein Silicid und/oder ein Metall aufweist.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das isolierende Gebiet (8) an den ersten pn-Übergang angrenzt.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das isolierende Gebiet (8) im ersten Querschnitt im Wesentlichen U-förmig oder V-förmig ist.
  11. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das isolierende Gebiet (8) im ersten Querschnitt einen ersten Abschnitt (8a), welcher zwischen der Feldplatte (7a, 7b) und dem ersten Kompensationsgebiet (6) angeordnet ist und zumindest an einer Oberseite der Feldplatte (7a) an die Feldplatte angrenzt, und einen zweiten Abschnitt (8b), welcher vom ersten Abschnitt beabstandet ist und zumindest an eine Unterseite der Feldplatte angrenzt, wobei die Unterseite entgegengesetzt zur Oberseite angeordnet ist, aufweist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei zumindest einer von dem ersten Abschnitt und dem zweiten Abschnitt im Wesentlichen U-förmig oder V-förmig ist.
  13. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Driftgebiet einen ersten Abschnitt (1a) des ersten Leitfähigkeitstyps, welcher eine erste maximale Dotierungskonzentration aufweist und an das erste Bodygebiet (5) angrenzt, und einen zweiten Abschnitt (1b) des ersten Leitfähigkeitstyps, welcher an den ersten Abschnitt des Driftgebiets und die erste Ladungsfalle (78) angrenzt und eine zweite Dotierungskonzentration aufweist, die höher ist als die erste Dotierungskonzentration, aufweist.
  14. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (40) eine erste Fläche (101) mit einer eine vertikale Richtung definierenden Normalenrichtung aufweist, wobei die Sourcemetallisierung auf der ersten Fläche angeordnet ist und wobei die erste Ladungsfalle (78) im ersten Querschnitt im Wesentlichen unterhalb des ersten Kompensationsgebiets (6) angeordnet ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 2 bis 14, welche ferner eine dritte Ladungsfalle (78') aufweist, welche im ersten Querschnitt zwischen der ersten Ladungsfalle (78) und der zweiten Ladungsfalle (78) angeordnet ist, und eine Feldplatte (7) und ein isolierendes Gebiet (8) aufweist, welches an das Driftgebiet (1) angrenzt und die Feldplatte (7) teilweise umgibt.
  16. Halbleitervorrichtung nach Anspruch 15, wobei das erste Kompensationsgebiet (6) und das zweite Kompensationsgebiet (6) in einem zweiten Querschnitt, der im Wesentlichen orthogonal zum ersten Querschnitt ist, als im Wesentlichen parallel verlaufende Streifen geformt sind und wobei die Feldplatten der ersten, der zweiten und der dritten Ladungsfalle (78, 78') im zweiten Querschnitt als Streifen geformt sind, die im Wesentlichen parallel zueinander verlaufen und in Bezug auf das erste Kompensationsgebiet (6) und das zweite Kompensationsgebiet (6) geneigt sind.
  17. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, weiter umfassend: – ein Draingebiet (4) des ersten Leitfähigkeitstyps mit einer maximalen Dotierungskonzentration, die höher als die maximale Dotierungskonzentration des Driftgebiets (1a) ist, und – eine dritte Halbleiterschicht (3) des ersten Leitfähigkeitstyps, welche zwischen dem Driftgebiet (1) und dem Draingebiet (4) angeordnet ist und zumindest eine von einer schwebenden Feldplatte (7) und einer schwebenden Ladungsfalle (7, 8, 9) aufweist.
  18. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das erste Kompensationsgebiet (6) im ersten Querschnitt als eine Säule, die im Wesentlichen in einer Normalenrichtung des ersten Querschnitts orientiert ist, oder ein streifenartiges Parallelepiped, das im Wesentlichen in Normalenrichtung orientiert ist, gebildet ist.
  19. Halbleitervorrichtung (100–500), umfassend: – einen Halbleiterkörper (40) mit einer ersten Fläche (101) und einem Driftgebiet (1, 1a, 1b) eines ersten Leitfähigkeitstyps, mehreren Kompensationsgebieten (6) eines zweiten Leitfähigkeitstyps, welche jeweils einen pn-Übergang mit dem Driftgebiet (1) bilden und an ein jeweiliges Bodygebiet (5) des zweiten Leitfähigkeitstyps angrenzen, das eine höhere maximale Dotierungskonzentration als das benachbarte Kompensationsgebiet hat, und mehreren Ladungsfallen (78), welche jeweils eine Feldplatte (7) und ein isolierendes Gebiet (8), welches die Feldplatte (7) teilweise umgibt, aufweisen, wobei jede der mehreren Ladungsfallen (78) an mindestens eines der mehreren Kompensationsgebiete (6) angrenzt, und – eine Sourcemetallisierung (10), welche auf der ersten Fläche (101) angeordnet ist und in resistiver elektrischer Verbindung mit jedem der Kompensationsgebiete (6) steht.
  20. Halbleitervorrichtung nach Anspruch 19, wobei die mehreren Kompensationsgebiete (6) bei Betrachtung in einer Normalenrichtung der ersten Fläche (101) ein erstes Gitter bilden und wobei die mehreren Ladungsfallen (78) bei Betrachtung in der Normalenrichtung ein zweites Gitter bilden.
  21. Halbleitervorrichtung nach Anspruch 20, wobei eine Gitterkonstante des zweiten Gitters kleiner als eine Gitterkonstante des ersten Gitters ist.
  22. Halbleitervorrichtung nach Anspruch 20 oder 21, wobei das zweite Gitter in Bezug auf das erste Gitter geneigt ist.
  23. Verfahren zur Herstellung einer Halbleitervorrichtung (100–500), umfassend: – Bereitstellen eines Halbleiterkörpers (4, 1b) mit einer Hauptfläche (101, 103) mit einer Normalenrichtung und einer Halbleiterschicht (1b) eines ersten Leitfähigkeitstyps, welche sich bis zur Hauptfläche erstreckt, – Bilden, im Halbleiterkörper, mehrerer Ladungsfallenstrukturen (78), welche jeweils eine Feldplatte (7) aufweisen, die in einem Querschnitt, der im Wesentlichen orthogonal zur Hauptfläche ist, teilweise von einem isolierenden Gebiet (8) umgeben ist, – Bilden mehrerer Kompensationsgebiete (6) eines zweiten Leitfähigkeitstyps, so dass jedes Kompensationsgebiet (6) einen jeweiligen pn-Übergang innerhalb des Halbleiterkörpers bildet und jedes Kompensationsgebiet (6) im Querschnitt an mindestens eine der Ladungsfallenstrukturen (78) angrenzt, und – Bilden einer Sourcemetallisierung (10) in resistiver elektrischer Verbindung mit jedem der mehreren Kompensationsgebiete (6).
  24. Verfahren nach Anspruch 23, wobei das Bilden der Ladungsfallenstrukturen (78) mindestens einen der folgenden Schritte aufweist: – Ätzen von Gräben (78) von der Hauptfläche in den Halbleiterkörper, – Ätzen von Gräben (78) in den Halbleiterkörper von einer Fläche des Halbleiterkörpers, die im Wesentlichen orthogonal zur Hauptfläche ist, – Isolieren der Seitenwände und der Bodenwände der Gräben, – zumindest teilweises Füllen von jedem der Gräben mit einem leitenden Gebiet und – Bilden von Ladungserzeugungszentren in mindestens einem der leitenden Gebiete (7).
  25. Verfahren nach Anspruch 23 oder 24, wobei das Bilden der mehreren Kompensationsgebiete (6) mindestens einen der folgenden Schritte aufweist: – Bilden mindestens einer Epitaxialschicht (1a) des ersten Leitfähigkeitstyps auf der Halbleiterschicht (1b) unter Verwendung einer epitaxialen Abscheidung, – maskiertes Implantieren von Dotierungsmaterialien des zweiten Leitfähigkeitstyps in die mindestens einen Epitaxialschicht, – Ätzen zusätzlicher Gräben in den Halbleiterkörper und/oder die mindestens eine Epitaxialschicht, und – Füllen der zusätzlichen Gräben mit einem Halbleitermaterial des zweiten Leitfähigkeitstyps.
DE102013107123.6A 2012-07-05 2013-07-05 Ladungskompensations-Halbleitervorrichtung Withdrawn DE102013107123A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/541,884 US8742550B2 (en) 2012-07-05 2012-07-05 Charge compensation semiconductor device
US13/541,884 2012-07-05

Publications (1)

Publication Number Publication Date
DE102013107123A1 true DE102013107123A1 (de) 2014-01-23

Family

ID=49877871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013107123.6A Withdrawn DE102013107123A1 (de) 2012-07-05 2013-07-05 Ladungskompensations-Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US8742550B2 (de)
CN (1) CN103531614B (de)
DE (1) DE102013107123A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779509B2 (en) 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9275862B2 (en) * 2013-05-10 2016-03-01 Infineon Technologies Austria Ag Compensation devices
JP6696499B2 (ja) 2015-11-24 2020-05-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7378947B2 (ja) * 2019-03-28 2023-11-14 ローム株式会社 半導体装置
JP7263286B2 (ja) * 2020-03-24 2023-04-24 株式会社東芝 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE386339T1 (de) 1998-11-18 2008-03-15 Infineon Technologies Ag Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE10061528C1 (de) 2000-12-11 2002-07-25 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
US6566201B1 (en) * 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
DE10339455B3 (de) 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
DE10340131B4 (de) * 2003-08-28 2005-12-01 Infineon Technologies Ag Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung
EP1696490A1 (de) * 2005-02-25 2006-08-30 STMicroelectronics S.r.l. Ladungskompensationshalbleiterbauelement und dazugehoriges Herstellungsverfahren
DE102005023026B4 (de) * 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
EP2267785A3 (de) * 2005-07-27 2011-09-07 Infineon Technologies Austria AG Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
DE102005041257B4 (de) 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041285B4 (de) 2005-08-31 2009-06-25 Infineon Technologies Ag Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005041322B4 (de) 2005-08-31 2017-03-16 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102005047056B3 (de) 2005-09-30 2007-01-18 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
DE102007018631B4 (de) 2007-04-19 2009-01-22 Infineon Technologies Austria Ag Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102007020659B4 (de) 2007-04-30 2012-02-23 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US8101997B2 (en) * 2008-04-29 2012-01-24 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production

Also Published As

Publication number Publication date
US20140008717A1 (en) 2014-01-09
CN103531614A (zh) 2014-01-22
CN103531614B (zh) 2016-12-28
US8742550B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014119278B4 (de) Halbleiterbauelemente
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE112018002873T5 (de) Halbleitereinheit und leistungswandler
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102012217626B4 (de) Halbleiterbauelement mit selbstladenden Feldelektroden
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102012107326A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102011051670A1 (de) Ein Verfahren zum Schützen eines Halbleiterbauelements gegenüber Degradierung, ein vor heissen Ladungsträgern geschütztes Halbleiterbauelement und ein Herstellungsverfahren dafür
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102013102289A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102012105162A1 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102014119384A1 (de) Ladungkompensationsvorrichtung
DE102009044670A1 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee