DE102016115758B3 - Halbleitervorrichtung, enthaltend eine Superjunction-Struktur - Google Patents

Halbleitervorrichtung, enthaltend eine Superjunction-Struktur Download PDF

Info

Publication number
DE102016115758B3
DE102016115758B3 DE102016115758.9A DE102016115758A DE102016115758B3 DE 102016115758 B3 DE102016115758 B3 DE 102016115758B3 DE 102016115758 A DE102016115758 A DE 102016115758A DE 102016115758 B3 DE102016115758 B3 DE 102016115758B3
Authority
DE
Germany
Prior art keywords
semiconductor
conductivity type
dopants
semiconductor device
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016115758.9A
Other languages
English (en)
Inventor
Franz Hirler
Hans Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016115758.9A priority Critical patent/DE102016115758B3/de
Priority to US15/685,324 priority patent/US10319810B2/en
Priority to KR1020170106972A priority patent/KR101976269B1/ko
Priority to CN201710742501.0A priority patent/CN107785432A/zh
Application granted granted Critical
Publication of DE102016115758B3 publication Critical patent/DE102016115758B3/de
Priority to US16/394,653 priority patent/US10770541B2/en
Priority to KR1020190049894A priority patent/KR102208949B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung einer Ausführungsform umfasst Transistorzellen (102) in einem Transistorzellenbereich (103) eines Halbleiterkörpers (101). Eine Superjunction-Struktur (104) im Halbleiterkörper (101) umfasst eine Vielzahl von Drift-Teilgebieten (105) und Kompensations-Teilgebieten (106) von entgegengesetzten ersten und zweiten Leitfähigkeitstypen, die entlang einer lateralen Richtung (x) abwechselnd angeordnet sind. Ein Abschlussbereich (108) außerhalb des Transistorzellenbereichs (103) zwischen einem Rand des Halbleiterkörpers (101) und dem Transistorzellenbereich (103) enthält erste und dritte Abschluss-Teilgebiete (111, 113) des ersten Leitfähigkeitstyps. Ein zweites Abschluss-Teilgebiet (112) des zweiten Leitfähigkeitstyps ist zwischen den ersten und zweiten Abschluss-Teilgebieten (111, 113) entlang einer vertikalen Richtung (z) angeordnet, die zu einer ersten Oberfläche (115) des Halbleiterkörpers (101) senkrecht ist.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen, die als Ladungskompensations- oder Superjunction-(SJ-)Halbleitervorrichtungen bekannt sind, zum Beispiel SJ-Feldeffekttransistoren mit isoliertem Gate (SJ-IGFETs), basieren auf einer wechselseitigen Raumladungskompensation von n- und p-dotierten Gebieten in einem Halbleitersubstrat oder -körper, was einen verbesserten Kompromiss zwischen einem flächenspezifischen Einschaltwiderstand Ron × A und einer Durchbruchspannung Vbr zwischen Lastanschlüssen wie etwa Source und Drain ermöglicht. Beispiele derartiger SJ-Feldeffekttransistoren sind in den Druckschriften CN 101 510 561 B , DE 10 2009 038 731 A1 sowie DE 10 2010 060 229 A1 beschrieben. Eine Entwicklung einer Ladungskompensation von SJ-Halbleitervorrichtungen hängt von der Genauigkeit ab, wenn ein lateraler oder horizontaler Ladungsausgleich durch die n-dotierten und p-dotierten Gebiete eingerichtet wird und wenn eine elektrische Feldstärke in einem Bereich außerhalb eines Transistorzellenbereichs reduziert wird.
  • Es ist wünschenswert, eine Superjunction-Halbleitervorrichtung in Bezug auf Leistung zu verbessern und eine zugehörige Superjunction-Halbleitervorrichtung zu schaffen.
  • ZUSAMENFASSUNG
  • Die Aufgabe wird durch die Lehre des unabhängigen Anspruchs 1 gelöst. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung mit Transistorzellen in einem Transistorzellenbereich eines Halbleiterkörpers. Die Halbleitervorrichtung umfasst ferner eine Superjunction-Struktur im Halbleiterkörper. Die Superjunction-Struktur umfasst eine Vielzahl von Drift-Teilgebieten und Kompensations-Teilgebieten entgegengesetzter erster und zweiter Leitfähigkeitstypen, die entlang einer lateralen Richtung abwechselnd angeordnet sind. Die Halbleitervorrichtung umfasst ferner einen Abschlussbereich außerhalb des Transistorzellenbereichs zwischen einem Rand des Halbleiterkörpers und dem Transistorzellenbereich. Der Abschlussbereich umfasst erste und dritte Abschluss-Teilgebiete des ersten Leitfähigkeitstyps und ein zweites Abschluss-Teilgebiet des zweiten Leitfähigkeitstyps, das zwischen den ersten und dritten Abschluss-Teilgebieten entlang einer vertikalen Richtung senkrecht zu einer ersten Oberfläche des Halbleiterkörpers angeordnet ist.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in diese Offenbarung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Offenbarung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Offenbarung. Andere Ausführungsformen und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1 bis 3C sind schematische Querschnittsansichten eines Halbleiterkörpers zum Veranschaulichen von Ausführungsformen eines Abschlussbereichs einer Superjunction-Halbleitervorrichtung.
  • 3D ist eine grafische Darstellung zum Veranschaulichen von Dotierungskonzentrationsprofilen entlang einer Linie AA' der 3A bis 3C.
  • 4A bis 4C sind schematische Querschnittsansichten zum Veranschaulichen eines Verfahrens zum Ausbilden einer dotierten Halbleiterschicht auf einem Halbleitersubstrat durch mehrfaches epitaktisches Wachstum von Halbleiter-Teilschichten und Ionenimplantation von Dotierstoffen in die Halbleiter-Teilschichten.
  • 5 veranschaulicht eine Ausführungsform einer Superjunction-Struktur im Halbleiterkörper, die nacheinander angeordnete erste und zweite Halbleiterzonen eines verschiedenen Leitfähigkeitstyps enthält.
  • 6 veranschaulicht ein schematisches Diagramm eines Beispiels eines Konzentrationsprofils erster und zweiter Dotierstoffarten entlang einer in 5 veranschaulichten Schnittlinie FF'.
  • 7 veranschaulicht ein schematisches Diagramm eines Beispiels des Konzentrationsprofils der ersten und zweiten Dotierstoffarten entlang einer in 5 veranschaulichten Schnittlinie GG'.
  • 8A veranschaulicht ein schematisches Diagramm eines ersten Beispiels eines Konzentrationsprofils der ersten und zweiten Dotierstoffarten entlang einer in 5 veranschaulichten Schnittlinie EE'.
  • 8B veranschaulicht ein schematisches Diagramm eines zweiten Beispiels des Konzentrationsprofils der ersten und zweiten Dotierstoffarten entlang der Schnittlinie EE' von 5.
  • 9A veranschaulicht ein schematisches Diagramm eines ersten Beispiels eines Konzentrationsprofils der ersten Dotier- und zweiten Dotierstoffart entlang einer in 5 veranschaulichten Schnittlinie HH'.
  • 9B veranschaulicht ein schematisches Diagramm eines zweiten Beispiels des Konzentrationsprofils der ersten und zweiten Dotierstoffarten entlang einer in 5 veranschaulichten Schnittlinie II'.
  • 10 veranschaulicht eine Querschnittsansicht einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform eines vertikalen FET.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Der Klarheit halber sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen, oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” neben dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsgebiets ist, während ein ”n+”-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die Begriffe ”Wafer”, ”Substrat”, ”Halbleiterkörper” oder ”Halbleitersubstrat”, die in der folgenden Beschreibung verwendet werden, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium (Si), Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium (SiGe), Germanium (Ge) oder Galliumarsenid (GaAs) sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Der Begriff ”horizontal”, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche des Wafers oder eines Die bzw. eines Chips sein.
  • Der Begriff ”vertikal”, wie er in dieser Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d. h. parallel zur Normalenrichtung der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers, angeordnet ist.
  • In dieser Beschreibung wird eine zweite Oberfläche eines Halbeitersubstrates oder Halbleiterkörpers als durch die untere oder Rückseitenoberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, Vorder- oder Frontseite oder Hauptoberfläche des Halbeitersubstrates gebildet betrachtet wird. Die Ausdrücke ”oberhalb” und ”unterhalb”, wie diese in der vorliegenden Beschreibung verwendet sind, beschreiben daher eine relative Lage eines strukturellen Merkmales zu einem anderen.
  • In dieser Beschreibung bezieht sich n-dotiert auf einen ersten Leitfähigkeitstyp, während p-dotiert auf einen zweiten Leitfähigkeitstyp bezogen ist. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein können.
  • Eine Prozessierung bzw. Verarbeitung eines Halbleiterwafers kann Halbleitervorrichtungen mit Anschlusskontakten, wie etwa Kontaktkissen/pads (oder Elektroden), zur Folge haben, die die Herstellung eines elektrischen Kontaktes mit den integrierten Schaltungen oder in dem Halbleiterkörper enthaltener getrennter Halbleitervorrichtungen erlauben. Die Elektroden können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial der Halbleiterchips aufgebracht sind. Die Elektrodenmetallschichten können mit irgendeiner gewünschten geometrischen Gestalt und irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Elektrodenmetallschichten können beispielsweise in der Form einer Schicht vorliegen, die ein Gebiet bzw. einen Bereich bedeckt. Irgendein gewünschtes Metall, beispielsweise Cu, Ni, Sn, Au, Ag, Pt, Pd und eine Legierung von einem oder mehreren dieser Metalle kann als das Material verwendet werden. Die Elektrodenmetallschicht bzw. die Elektrodenmetallschichten müssen nicht homogen oder aus nur einem Material hergestellt sein, so dass verschiedene Zusammensetzungen und Konzentrationen der Materialien möglich sind, die in der (den) Elektrodenmetallschicht(en) enthalten sind. Als ein Beispiel können die Elektrodenschichten groß genug dimensioniert sein, um mit einem Draht gebondet bzw. verbunden zu werden.
  • In Ausführungsformen, die hier offenbart sind, werden eine oder mehrere leitfähige Schichten, insbesondere elektrisch leitende Schichten, angewandt. Es soll betont werden, dass derartige Ausdrücke wie ”gebildet” oder ”angewandt bzw. aufgebracht” so zu verstehen sind, dass sie praktisch alle Arten und Techniken eines Aufbringens von Schichten abdecken. Insbesondere bedeuten sie, dass sie Techniken umfassen, in welchen Schichten auf einmal beispielsweise als Ganzes angewandt werden, z. B. Laminattechniken, sowie Techniken, in welchen Schichten in einer sequentiellen Weise aufgetragen werden, wie beispielsweise durch Sputtern bzw. Zerstäuben, Galvanisieren bzw. Plattieren, Formen, CVD (chemische Gasphasenabscheidung), PVD (physikalische Gasphasenabscheidung), Verdampfung, hybride physikalisch-chemische Gasphasenabscheidung (HPCVD) und so weiter.
  • Die aufgebrachte leitfähige Schicht kann unter anderem eine oder mehrere Schichten aus Metall, wie etwa Cu oder Sn oder einer Legierung hiervon, eine Schicht einer leitenden Paste und eine Schicht eines Bondmaterials umfassen. Die Schicht aus einem Metall kann eine homogene Schicht sein. Die leitende Paste kann Metallpartikel umfassen, die in einem verdampfbaren oder härtbaren Polymermaterial verteilt sind, wobei die Paste ein Fluid, viskos oder wachsförmig sein kann. Das Bond- bzw. Verbindungsmaterial kann elektrisch und mechanisch den Halbleiterchip beispielsweise an einem Träger oder beispielsweise einem Kontaktclip festmachen bzw. damit verbinden. Ein weiches Lotmaterial oder insbesondere ein Lotmaterial, das in der Lage ist, Diffusionslotbindungen bzw. -bonds zu bilden, kann verwendet werden, beispielsweise Lotmaterial, das einen oder mehrere Stoffe aus Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu umfasst.
  • Ein Vereinzelungsprozess kann genutzt werden, um den Wafer in einzelne Chips zu teilen. Eine beliebige Technik zum Zerteilen kann angewandt werden, beispielsweise Messer-Zerteilen (Sägen), Laser-Zerteilen, Ätzen und so weiter. Der Halbleiterkörper, zum Beispiel ein Halbleiterwafer, kann zerteilt werden, indem der Halbleiterwafer auf ein Band, insbesondere ein Vereinzelungsband, aufgebracht wird, das Zerteilungsmuster, insbesondere ein rechtwinkeliges Muster, auf den Halbleiterwafer z. B. gemäß einer oder mehreren der oben erwähnten Techniken aufgebracht wird und das Band, z. B. entlang vier orthogonalen Richtungen in der Ebene des Bandes, gezogen wird. Durch Ziehen des Bandes wird der Halbleiterwafer in eine Vielzahl von Halbleiterdies (Chips) geteilt.
  • 1 ist eine schematische Querschnittsansicht eines Halbleiterkörpers 101 zum Veranschaulichen eines Teils einer Halbleitervorrichtung gemäß einer Ausführungsform.
  • Die Halbleitervorrichtung umfasst Transistorzellen 102 in einem Transistorzellenbereich 103 des Halbleiterkörpers 101. Die Halbleitervorrichtung umfasst ferner eine Superjunction-Struktur 104 im Halbleiterkörper 101. Die Superjunction-Struktur 104 umfasst eine Vielzahl von Drift-Teilgebieten 105 und Kompensations-Teilgebieten 106 entgegengesetzter erster und zweiter Leitfähigkeitstypen. Die Drift-Teilgebiete 105 und Kompensations-Teilgebiete 106 sind entlang einer lateralen Richtung x abwechselnd angeordnet. Die Halbleitervorrichtung umfasst ferner einen Abschlussbereich 108 außerhalb des Transistorzellenbereichs 103 zwischen einem Rand des Halbleiterkörpers 101 und dem Transistorzellenbereich 103. Der Abschlussbereich 108 umfasst erste und dritte Abschluss-Teilgebiete 111, 113 des ersten Leitfähigkeitstyps und ein zweites Abschluss-Teilgebiet 112 des zweiten Leitfähigkeitstyps, das zwischen den ersten und dritten Abschluss-Teilgebieten 111, 113 entlang einer vertikalen Richtung z senkrecht zu einer ersten Oberfläche 115 des Halbleiterkörpers 101 angeordnet ist.
  • Planare Gatestrukturen 116, die eine Gateelektrode und ein Gatedielektrikum umfassen, sind an der ersten Oberfläche 115 des Halbleiterkörpers 101 im Transistorzellenbereich 103 ausgebildet. Gemäß anderen Ausführungsformen sind die planaren Gatestrukturen 116 durch Graben-Gatestrukturen ersetzt. In Graben-Gatestrukturen trennt ein Gatedielektrikum, das Wände eines Grabens auskleidet, die Gateelektrode und einen Teil des den Graben umgebenden Halbleiterkörpers elektrisch. Eine optionale Feldelektrode(n) und ein optionales Felddielektrikum (Felddielektrika) können zum Beispiel im Graben angeordnet sein.
  • Body- und Sourcegebiete 117 sind im Halbleiterkörper 101 an der ersten Oberfläche 115 ausgebildet und sind über Kontakte 121, zum Beispiel über Kontaktstecker oder Kontaktleitungen, die sich durch ein zwischen der Sourceelektrode 120 und der ersten Oberfläche 115 angeordnetes Zwischendielektrikum 122 erstrecken, mit einer Sourceelektrode 120 elektrisch gekoppelt. Der Transistorzellenbereich 103 endet und der Abschlussbereich 108 beginnt, wo Transistorzellen 102 zum Beispiel wegen fehlender Kontakte 121 zu den Body- und Sourcegebieten 117 und/oder fehlender Body- und Sourcegebiete 117 und/oder fehlender Gatestrukturen 116 beispielsweise nicht länger funktionsfähig sind. Eine Gate-Verbindungsstruktur 124 kann im Abschlussbereich 108 angeordnet sein und den Transistorzellenbereich 103 vollständig oder teilweise umgeben, um eine elektrische Verbindung zwischen den planaren oder Graben-Gatestrukturen 116 und einem Gate-Pad beispielsweise bereitzustellen.
  • Eine Gate-Ringstruktur 126 und eine Drain-Ringstruktur 127 können oberhalb einer ersten Oberfläche 115 positioniert sein, um einen lokalisierten Eintritt von Äquipotentiallinien in ein dielektrisches Material 129 vorzusehen, das zwischen den Gate- und Drain-Ringstrukturen 126, 127 angeordnet ist.
  • Das zweite Abschluss-Teilgebiet 112 ermöglicht eine verbesserte Nutzung eines Halbleitervolumens im Abschlussbereich 108 hinsichtlich einer Spannungsabsorption. In Abschlussbereichen ohne das zweite Abschluss-Teilgebiet 112 ist eine Charakteristik der Äquipotentiallinien hauptsächlich durch eine Abschlussstruktur(en) nahe der ersten Oberfläche 115, zum Beispiel durch Feldplattenstrukturen und/oder Junction- bzw. Übergangsabschlussausdehnungs-(JTE-)Gebieten, bestimmt. Folglich tragen ein Teil des Halbleiterkörpers 101 unterhalb der Drain-Ringstruktur 127 und ein Teil des Halbleiterkörpers 101 zwischen der Drain-Ringstruktur 127 und einer Vereinzelungskante nicht oder nur in einem geringen Maß zu einer Spannungsabsorption bei. In der in 1 veranschaulichten Ausführungsform ermöglicht das zweite Abschluss-Teilgebiet 112 ein Formen einer Krümmung von Äquipotentiallinien. Daher kann ein Volumen des Halbleiterkörpers 101 unterhalb der Drain-Ringstruktur 127 für eine Spannungsabsorption genutzt werden. Dadurch kann eine Größe des Abschlussbereichs 108 reduziert werden.
  • In einigen Ausführungsformen liegt eine Ausdehnung d2 des zweiten Abschluss-Teilgebiets 112 entlang der vertikalen Richtung z zwischen 20% und 80% einer vertikalen Distanz dv zwischen einer Unterseite der Kompensations-Teilstrukturen 106 und der ersten Oberfläche 115.
  • In einigen Ausführungsformen ist das zweite Abschluss-Teilgebiet 112 elektrisch floatend bzw. potentialfrei. Ein elektrisch potentialfreies zweites Abschluss-Teilgebiet 112 kann gebildet werden, indem die umgebenden ersten und dritten Abschluss-Teilgebiete 111, 113 so verschmolzen werden, dass sie das zweite Abschluss-Teilgebiet 112 beispielsweise vollständig umgeben.
  • In einigen Ausführungsformen ist das zweite Abschluss-Teilgebiet 112 vom zweiten Leitfähigkeitstyp und enthält Dotierstoffe des zweiten Leitfähigkeitstyps, die durch Dotierstoffe des ersten Leitfähigkeitstyps teilweise kompensiert werden. Paare von Dotierstoffen der ersten und zweiten Leitfähigkeitstypen können As und B, As und Al, Sb und B, Sb und Al, P und Al entsprechen.
  • In einigen Ausführungsformen sind die ersten und dritten Abschluss-Teilgebiete 111, 113 jeweils vom ersten Leitfähigkeitstyp und enthalten Dotierstoffe des ersten Leitfähigkeitstyps, die durch Dotierstoffe des zweiten Leitfähigkeitstyps teilweise kompensiert werden. Ein Paar von Dotierstoffen der ersten und zweiten Leitfähigkeitstypen in jedem der ersten und dritten Abschluss-Teilgebiete 111, 113 kann dem Paar von Dotierstoffen der ersten und zweiten Leitfähigkeitstypen in dem zweiten Abschluss-Teilgebiet 112 entsprechen, obgleich eine Anzahl von Dotierstoffen des ersten Leitfähigkeitstyps eine Anzahl von Dotierstoffen des zweiten Leitfähigkeitstyps in jedem der ersten und dritten Abschluss-Teilgebiete 111, 113 übertrifft, wodurch eine Nettodotierung des ersten Leitfähigkeitstyps in jedem der ersten und dritten Abschluss-Teilgebiete 111, 113 eingestellt wird, und eine Anzahl von Dotierstoffen des zweiten Leitfähigkeitstyps eine Anzahl von Dotierstoffen des ersten Leitfähigkeitstyps in dem zweiten Abschluss-Teilgebiet 112 übertrifft, wodurch eine Nettodotierung des zweiten Leitfähigkeitstyps im zweiten Abschluss-Teilgebiet 112 eingestellt wird. Beispielsweise kann eine Anzahl von As-Dotierstoffen eine Anzahl von B-Dotierstoffen in jedem der ersten und dritten Abschlussteilgebiete 111, 113 übersteigen, wodurch eine Nettodotierung vom n-Typ in jedem der ersten und dritten Abschluss-Teilgebiete 111, 113 eingestellt wird, und eine Anzahl von B-Dotierstoffen kann eine Anzahl von As-Dotierstoffen in dem zweiten Abschluss-Teilgebiet 112 übersteigen, wodurch eine Nettodotierung vom p-Typ in dem zweiten Abschluss-Teilgebiet 112 eingestellt wird.
  • In einigen Ausführungsformen kann sich ein Kompensationsverhältnis (Grad einer Kompensation) von geringfügig p-geladen in einem oberen Bereich der Superjunction-Struktur 104 zu geringfügig n-geladen in einem unteren Bereich der Superjunction-Struktur ändern, wobei der untere Bereich eine größere Distanz zur ersten Oberfläche 115 als der obere Bereich aufweist. Daher kompensieren die elektrischen Ladungen stationärer Ladungen in den Drift-Teilgebieten 105 und den Kompensations-Teilgebieten 106, zum Beispiel ionisierte Dotierstoffatome, einander nicht perfekt. Die n- und/oder p-Ladung kann zum Beispiel während eines mehrfachen epitaktischen Wachstums von Halbleiter-Teilschichten und einer Ionenimplantation von Dotierstoffen in die Halbleiter-Teilschichten in sowohl den Transistorzellenbereich 103 als auch dem Abschlussbereich 108 eingestellt werden.
  • In einigen Ausführungsformen umgibt das zweite Abschluss-Teilgebiet 112 den Transistorzellenbereich 103.
  • In einigen Ausführungsformen enthält jedes der Drift-Teilgebiete 105 Dotierstoffe des ersten Leitfähigkeitstyps, die durch Dotierstoffe des zweiten Leitfähigkeitstyps teilweise kompensiert werden. Desgleichen enthält jedes der Kompensations-Teilgebiete 106 Dotierstoffe des zweiten Leitfähigkeitstyps, die durch Dotierstoffe des ersten Leitfähigkeitstyps teilweise kompensiert werden. Ein Paar Dotierstoffe der ersten und zweiten Leitfähigkeitstypen in den Drift-Teilgebieten 105 kann dem Paar Dotierstoffe der ersten und zweiten Leitfähigkeitstypen in den Kompensations-Teilgebieten 106 entsprechen, obgleich eine Anzahl von Dotierstoffen des ersten Leitfähigkeitstyps eine Anzahl von Dotierstoffen des zweiten Leitfähigkeitstyps in den Drift-Teilgebieten 105 übersteigt, wodurch eine Nettodotierung des ersten Leitfähigkeitstyps in den Drift-Teilgebieten 105 eingestellt wird, und eine Anzahl von Dotierstoffen des zweiten Leitfähigkeitstyps eine Anzahl von Dotierstoffen des ersten Leitfähigkeitstyps in den Kompensations-Teilgebieten 106 übersteigt, wodurch eine Nettodotierung des zweiten Leitfähigkeitstyps in den Kompensations-Teilgebieten 106 eingestellt wird. Beispielsweise kann eine Anzahl von As-Dotierstoffen eine Anzahl von B-Dotierstoffen in den Drift-Teilgebieten 105 übersteigen, wodurch eine Nettodotierung vom n-Typ in den Drift-Teilgebieten 105 eingestellt wird, und eine Anzahl von B-Dotierstoffen kann eine Anzahl von As-Dotierstoffen in den Kompensations-Teilgebieten 106 übersteigen, wodurch eine Nettodotierung vom p-Typ in den Kompensations-Teilgebieten 106 eingestellt wird.
  • In einigen Ausführungsformen kann ein gleiches Paar Dotierstoffe der ersten und zweiten Leitfähigkeitstypen in jedem der Drift-Teilgebiete 105, der Kompensations-Teilgebiete 106 und den ersten bis dritten Abschluss-Teilgebieten 111, 112, 113 vorhanden sein.
  • In einigen Ausführungsformen liegt ein Maximum eines Konzentrationsprofils des Paars Dotierstoffe der ersten und zweiten Leitfähigkeitstypen in den Drift-Teilgebieten 105 entlang der lateralen Richtung x in einer Mitte von jedem der Drift-Teilgebiete 105.
  • In einigen Ausführungsformen fällt ein Konzentrationsprofil des Paars Dotierstoffe der ersten und zweiten Leitfähigkeitstypen an einer Grenzfläche zwischen den Drift-Teilgebieten 105 und den Kompensations-Teilgebieten 106 entlang der lateralen Richtung x von den Drift-Teilgebieten 105 zu den Kompensations-Teilgebieten 106 ab.
  • In einigen Ausführungsformen ist die Halbleitervorrichtung ein vertikaler Leistungstransistor mit einem ersten Lastanschlusskontakt an der ersten Oberfläche des Halbleiterkörpers, zum Beispiel der Sourceelektrode 120 an der ersten Oberfläche 115 des Halbleiterkörpers 101, die in der Ausführungsform von 1 veranschaulicht ist, und einem zweiten Lastanschlusskontakt an einer zweiten Oberfläche des Halbleiterkörpers, die der ersten Oberfläche gegenüberliegt, zum Beispiel einem in der Ausführungsform von 1 veranschaulichten Drainkontakt D.
  • In einigen Ausführungsformen ist ein viertes Abschluss-Teilgebiet 131 des zweiten Leitfähigkeitstyps zwischen dem ersten Abschluss-Teilgebiet 111 und der ersten Oberfläche 115 angeordnet.
  • Bezug nehmend auf die Ausführungsform einer Halbleitervorrichtung, die in der Querschnittsansicht von 2 veranschaulicht ist, ist ein Feldstoppgebiet 132 des ersten Leitfähigkeitstyps zwischen einem Rand des Halbleiterkörpers 101 und dem zweiten Abschluss-Teilgebiet 112 ausgebildet. Das Feldstoppgebiet 132 ist dafür eingerichtet, ein Spannungssperrvermögen des Abschlussbereichs 108 zu verbessern, und bewirkt zusammen mit dem zweiten Abschluss-Teilgebiet 112 eine Krümmung von Äquipotentiallinien 128 in Richtung der ersten Oberfläche 115 in einem Bereich zwischen der Source-Ringstruktur 126 und der Drain-Ringstruktur 127, wodurch die Äquipotentiallinien 128 von den Chiprändern ferngehalten werden. Dadurch wird ein elektrischer Pfad, der dafür eingerichtet ist, ein Drainpotential von einer Rückseite des Halbleiterkörpers 101 zur ersten Oberfläche 115 zu führen, bereitgestellt, was das Raumladungsgebiet daran hindert, sich unter Betriebsbedingungen basierend auf angelegten Sperrspannungen zu den Chiprändern auszudehnen.
  • In einigen Ausführungsformen liegt eine Ausdehnung 12 des zweiten Abschluss-Teilgebiets 112 zwischen 3 × p und 15 × p, wobei p der Abstand der Kompensations-Teilgebiete 106 ist.
  • In einigen Ausführungsformen liegt eine vertikale Ausdehnung df des Feldstoppgebiets 132 zwischen 50% und 110% der vertikalen Distanz dv zwischen einer Unterseite der Kompensations-Teilgebiete 106 und der ersten Oberfläche 115. Dadurch kann ein effektives Sperrvermögen des Abschlussgebiets erreicht werden.
  • Eine Begrenzung 1302 eine Raumladungsgebiets, das in 2 veranschaulicht ist, liegt im Abschlussbereich 108 geringfügig näher zur ersten Oberfläche 115 als im Transistorzellenbereich 103. Folglich steht für eine Absorption einer Sperrspannung weniger Halbleitervolumen zur Verfügung.
  • Maßnahmen zur Vergrößern des Halbleitervolumens, das für eine Absorption einer Sperrspannung im Abschlussbereich 108 zur Verfügung steht, werden mit Verweis auf 3A bis 3D beschrieben. Die schematische Querschnittsansicht von 3A ist ähnlich 2 und umfasst verglichen mit 2 keine zusätzlichen Maßnahmen zum Vergrößern des Halbleitervolumens, das für eine Absorption einer Sperrspannung im Abschlussbereich 108 zur Verfügung steht.
  • Die schematische Querschnittsansicht von 3B veranschaulicht eine Querschnittsansicht des Halbleiterkörpers 101, der verglichen mit 3A eine zusätzliche Maßnahme zum Vergrößern des für eine Absorption einer Sperrspannung im Abschlussbereich 108 verfügbaren Halbleitervolumens umfasst. In der Ausführungsform von 3B führt eine maskierte Implantation von Dotierstoffen des zweiten Leitfähigkeitstyps, zum Beispiel vor einem mehrfachen epitaktischen Wachstum von Teilschichten, die Dotierstoffe in zumindest einen Teil des oder in den gesamten Abschlussbereich 108 bei einem vertikalen Niveau der oder nahe der Unterseite des Kompensations-Teilgebiete 106 ein, ist aber bezüglich des Transistorzellenbereichs 103 maskiert. Eine Dosis der Dotierstoffe des zweiten Leitfähigkeitstyps wird geeignet eingestellt, um die partielle Kompensation des dritten Abschluss-Teilgebiets 113 zu erhöhen. Folglich unterscheidet sich ein Dotierungsprofil des in 3B veranschaulichten dritten Abschluss-Teilgebiets 113 von dem Dotierungsprofil des in 3A veranschaulichten dritten Abschluss-Teilgebiets 113 (siehe zum Beispiel 3D). In einigen Ausführungsformen liegt die Dosis beispielsweise in einem Bereich von 1012 cm–2 bis 2 × 1013 cm–2 oder in einem Bereich von 1012 cm–2 bis 5 × 1012 cm–2.
  • Die schematische Querschnittsansicht von 3C veranschaulicht eine Querschnittsansicht des Halbleiterkörpers 101, der verglichen mit 3A eine weitere zusätzliche Maßnahme zum Vergrößern des für eine Absorption einer Sperrspannung verfügbaren Halbleitervolumens im Abschlussbereich 108 umfasst. In der Ausführungsform von 3C führt eine maskierte Implantation von Dotierstoffen des zweiten Leitfähigkeitstyps die Dotierstoffe in zumindest einen Teil des oder in den gesamten Abschlussbereich 108 ein, ist aber bezüglich des Transistorzellenbereichs 103 maskiert. Eine Dosis der Dotierstoffe des zweiten Leitfähigkeitstyps wird geeignet eingestellt, um eine Gegendotierung eines Teils des dritten Abschluss-Teilgebiets 113 zu erzielen, wodurch ein fünftes Abschluss-Teilgebiet 125 des zweiten Leitfähigkeitstyps gebildet wird, das zwischen dem dritten Abschluss-Teilgebiet 113 und einem Halbleitersubstrat 135 des ersten Leitfähigkeitstyps angeordnet ist. In einigen Ausführungsformen liegt eine vertikale Distanz d5 zwischen dem fünften Abschluss-Teilgebiet 125 und der ersten Oberfläche 115 zwischen 80% und 100% der vertikalen Distanz dv zwischen der Unterseite der Kompensations-Teilgebiete 106 und der ersten Oberfläche 115.
  • In der grafischen Darstellung von 3D sind Dotierungskonzentrationskurven entlang einer Schnittlinie AA' der 3A bis 3C veranschaulicht. Eine Dotierungskonzentrationskurve c0 veranschaulicht eine Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps entlang der Schnittlinie AA' der 3A bis 3C, abgesehen von Dotierstoffen des ersten Leitfähigkeitstyps, die mit einer Hintergrunddotierung eines Trägersubstrats verbunden sind, die sich von einer Tiefenposition t aus beginnend in Richtung einer zweiten Oberfläche des Halbleiterkörpers erstreckt. Eine Dotierungskonzentrationskurve c1 veranschaulicht eine Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps entlang der Schnittlinie AA' von 3A. Zwischen Schnittpunkten I1 und I2 der Kurven c0 und c1 befindet sich das zweite Abschluss-Teilgebiet 112. Eine Dotierungskonzentrationskurve c2 veranschaulicht eine Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps entlang der Schnittlinie AA' von 3B. Ein schraffierter Bereich 137 veranschaulicht die Erhöhung der partiellen Kompensation des dritten Abschluss-Teilgebiets 113. Eine Dotierungskonzentrationskurve c3 veranschaulicht eine Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps entlang der Schnittlinie AA' von 3C. Zwischen Schnittpunkten I3 und I4 der Kurven c0 und c3 befindet sich das fünfte Abschluss-Teilgebiet 125.
  • 4A bis 10 liefern weitere Details im Hinblick auf Prozessmerkmale zum Herstellen von Halbleitervorrichtungen, wie sie in 1 bis 3C veranschaulicht sind.
  • In einigen Ausführungsformen umfasst der Halbleiterkörper 101 eine Halbleiterschicht auf einem Halbleitersubstrat, wobei die Halbleiterschicht Dotierstoffe vom n- und p-Typ aufweist, die wie im Folgenden beschrieben gebildet werden kann.
  • Bezug nehmend auf die in 4A veranschaulichte schematische Querschnittsansicht umfasst das Halbleitersubstrat 135 einen hochdotierten Halbleiterträger 1351 und eine oder mehrere funktionale Halbleiterschichten 1352; zum Beispiel können ein Feldstoppgebiet(e) und/oder eine Sockelschicht(en) zum Einstellen eines Profils einer elektrischen Feldstärke als der Halbleiterkörper 101 bereitgestellt werden. Die aus der mit Verweis auf 3C beschriebenen maskierten Implantation resultierenden Dotierstoffe können ebenfalls Teil des Halbleitersubstrats 135 sein.
  • Bezug nehmend auf die schematischen Querschnittsansichten der 4B und 4C wird eine Dicke des Halbleiterkörpers 101 erhöht, indem eine Halbleiter-Teilschicht 153 auf einer Prozessoberfläche des Halbleiterkörpers 101 ausgebildet wird. Dotierstoffe vom n- und p-Typ werden innerhalb der Halbleiter-Teilschicht 153 gebildet, indem die Dotierstoffe vom n- und/oder p-Typ in die Halbleiter-Teilschicht 153 implantiert werden. Die Dotierstoffe vom n- und p-Typ können ein oder mehrere Male bei einer oder verschiedenen Implantationsenergien und/oder Implantationsdosen implantiert werden. Eine Ionenimplantation bei verschiedenen Energien kann verschiedene Implantationstiefen zur Folge haben, wie in Bezug auf Implantationsgebiete 1541, 1542 in 4B veranschaulicht ist. Die mit einer Einführung der Dotierstoffe des Implantationsgebiets 1542 verbundene Implantationsenergie ist größer als die Implantationsenergie, die mit der Einführung der Dotierstoffe des Implantationsgebiets 1541 oder eines Implantationsgebiets 1543 eines entgegengesetzten Leitfähigkeitstyps zu den Implantationsgebieten 1541, 1542 verbunden ist. Abgesehen von einer Ionenimplantation können andere Dotierungsprozesse, zum Beispiel eine in-situ-Dotierung oder eine Dotierung von einer festen Dotierungsquelle genutzt werden, um ein oder mehrere der Implantationsgebiete 1541, 1542, 1543 zu bilden.
  • In einigen Ausführungsformen ist die Prozessoberfläche während einer Dotierstoffimplantation der Ionenimplantationsprozesse, veranschaulicht mit Verweis auf 4B, frei von einer Ionenimplantationsmaske im Transistorzellenbereich oder sogar frei von jeglicher strukturierter Ionenimplantationsmaske überall auf der Prozessoberfläche.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4C können die Prozesse zur Ausbildung von Halbleiter-Teilschichten und einer Ionenimplantation von Dotierstoffen vom n- und p-Typ mehrere Male wiederholt werden, um eine vertikale Ausdehnung der Superjunction-Struktur in Verbindung mit Implantationsdosen der Dotierstoffe vom n- und p-Typ an eine gewünschte Drain-Source-Sperrspannung der endgültigen Vorrichtung anzupassen. Beispiele von Klassen einer Drain-Source-Sperrspannung oder von Vorrichtungsspannungsklassen umfassen Sperrspannungen in dem Bereich von hunderten von Volt, zum Beispiel 400 V, 500 V, 600 V, 650 V, 700 V, 800 V, 900 V, 1000 V. In einigen Ausführungsformen ist eine Dicke von jeder der Halbleiter-Teilschichten 153 in einem Bereich von 1 μm bis 15 μm, zum Beispiel in einem Bereich von 2 μm bis 8 μm, eingestellt.
  • In einigen Ausführungsformen unterscheidet sich eine Gesamtimplantationsdosis der Dotierstoffe vom n- und p-Typ in alle Halbleiter-Teilschichten 153 um zumindest 20%. Mit anderen Worten unterscheidet sich eine Gesamtdosis der Dotierstoffe vom n- und p-Typ, die durch Integrieren einer Konzentration der Dotierstoffe vom n- und p-Typ entlang einer vertikalen Ausdehnung der Superjunction-Struktur bestimmt wird, um zumindest 20%.
  • Der durch die Prozesse wie mit Verweis auf 4A bis 4C beschrieben ausgebildete Halbleiterkörper 101 kann den Prozessen unterzogen werden, wie mit Verweis auf einen Diffusionsprozess beschrieben wird, zum Beispiel einem vertikalen Diffusionsprozess, um ein vertikales Profil einer Dotierstoffkonzentration der in die Implantationsgebiete 1541, 1542, 1543 eingeführten Dotierstoffe einzustellen.
  • Weitere Prozesse werden nach den in 4A bis 4C veranschaulichten Prozessen ausgeführt.
  • Die weiteren Prozesse umfassen ein Ausbilden der in 1 bis 3C veranschaulichten Superjunction-Struktur 104, indem Gräben im Halbleiterkörper 101 an Positionen ausgebildet werden, wo die Drift-Teilgebiete 105 oder die Kompensations-Teilgebiete 106 gebildet werden sollen, die Gräben mit einem intrinsischen oder geringfügig dotierten Halbleiterfüllmaterial, zum Beispiel durch einen epitaktischen Wachstumsprozess, gefüllt werden und der Halbleiterkörper 101 geheizt wird, um einen Diffusionsprozess herbeizuführen, zum Beispiel eine laterale Diffusion der Dotierstoffe vom n- und p-Typ, die durch wie beispielsweise in 4A bis 4C veranschaulichte Prozesse in den Halbleiterkörper 101 eingeführt wurden. Diese Dotierstoffe können aufgrund verschiedener Diffusionsgeschwindigkeiten in verschiedenen Mengen in das Füllmaterial diffundieren, wodurch p- und n-dotierte Netto-Gebiete gebildet werden, zum Beispiel die Kompensations- und Drift-Teilgebiete 106, 105 der in 1 bis 3C veranschaulichten Superjunction-Struktur 104. Bezug nehmend auf die schematische Querschnittsansicht des in 5 veranschaulichten Halbleiterkörpers 101 kann der laterale Diffusionsprozess eine Superjunction-Struktur 143 im Transistorzellenbereich 103 ergeben, der erste Halbleiterzonen 145a, 145b eines ersten Leitfähigkeitstyps und zweite Halbleiterzonen 150a, 150b eines zweiten Leitfähigkeitstyps umfasst, der vom ersten Leitfähigkeitstyp verschieden ist. Die ersten und zweiten Halbleiterzonen sind entlang einer lateralen Richtung abwechselnd angeordnet, die sich parallel zu einer Vorderseite des Halbleiterkörpers 101, zum Beispiel entlang der in 1 veranschaulichten lateralen Richtung x, erstreckt. Die Sequenz einer Anordnung dieser Zonen entlang der lateralen Richtung ist eine erste Halbleiterzone 145a, eine zweite Halbleiterzone 150a, eine erste Halbleiterzone 145b, eine zweite Halbleiterzone 150b.
  • Jede der ersten Halbleiterzonen 145a, 145b enthält eine erste Dotierstoffart des ersten Leitfähigkeitstyps und eine zweite Dotierstoffart des zweiten Leitfähigkeitstyps. Da jede der ersten Halbleiterzonen 145a, 145b vom ersten Leitfähigkeitstyp ist, ist eine Konzentration der ersten Dotierstoffart innerhalb dieser Zonen größer als die Konzentration der zweiten Dotierstoffart.
  • Jede der zweiten Halbleiterzonen 150a, 150b enthält die zweite Dotierstoffart. Diese zweiten Halbleiterzonen 150a, 150b können ebenfalls die erste Dotierstoffart in einer niedrigeren Konzentration als die Konzentration der zweiten Dotierstoffart enthalten.
  • Eine der ersten und zweiten Halbleiterzonen, d. h. die ersten Halbleiterzonen 145a, 145b oder die zweiten Halbleiterzonen 150a, 150b, bilden Driftzonen der Superjunction-Halbleitervorrichtung. Ein Diffusionskoeffizient der zweiten Dotierstoffart basiert vorwiegend auf einer interstitiellen bzw. Zwischengitterstellendiffusion. Als ein Beispiel kann die zweite Dotierstoffart beispielsweise Bor oder Aluminium sein.
  • Eine Superjunction-Halbleitervorrichtung, die die in 5 veranschaulichte Superjunction-Struktur 143 enthält, kann weitere strukturelle Elemente enthalten, die in 5 nicht veranschaulicht sind, entweder weil diese Elemente in einem Vorrichtungsbereich gelegen sind, der von dem in 5 veranschaulichten Bereich verschieden ist, oder weil diese Elemente aus Gründen der Klarheit nicht veranschaulicht sind. Beispiele dieser in 5 nicht veranschaulichten Elemente hängen vom Typ der Vorrichtung ab und können eine oder eine Vielzahl von Randabschlussstrukturen, Maßnahmen zum Erhöhen einer Unempfindlichkeit gegen Lawinen, Halbleiterstrukturen, die Body- und Source-, Drain-, Anoden-, Kathoden-, Gatestrukturen einschließlich Gatedielektrika und Gateelektroden, Isolierungs-Dielektrika, leitfähige Strukturen wie etwa Kontaktstecker und Metallschichten beispielsweise umfassen.
  • Der erste Leitfähigkeitstyp kann ein n-Typ sein, und der zweite Leitfähigkeitstyp kann ein p-Typ sein. Als ein weiteres Beispiel kann der erste Leitfähigkeitstyp der p-Typ sein, und der zweite Leitfähigkeitstyp kann der n-Typ sein.
  • Die ersten und zweiten Halbleiterzonen 145a, 145b, 150a, 150b bilden Halbleiterdrift- und -kompensationszonen eines verschiedenen Leitfähigkeitstyps. In einem Sperr- bzw. Rückwärts-Betriebsmodus der Vorrichtung kann eine gesamte Raumladung von zumindest einer der ersten Halbleiterzonen die Raumladung von zumindest einer der zweiten Halbleiterzonen elektrisch kompensieren. Eine elektrisch aktive Dosis von zumindest einer der ersten Halbleiterzonen kann auch kleiner als 20% oder 10% oder gar 5% als die entsprechende Dosis von einer der zweiten Halbleiterzonen sein, wobei Dosis J∫(dN/dx) in den ersten oder zweiten Halbleiterzonen in der lateralen Richtung meint, wobei N die effektive oder Netto-Konzentration einer Dotierung vom n-Typ oder p-Typ ist.
  • Beispiele von Materialien der ersten und zweiten Dotierstoffarten können As und B, As und Al, Sb und B, Sb und Al umfassen.
  • Eine der ersten und zweiten Halbleiterzonen 145a, 145b, 150a, 150b kann zumindest eine epitaktische Halbleiterschicht enthalten, die auf einem Halbleitersubstrat entlang einer vertikalen Richtung z senkrecht zu einer lateralen Richtung aufgewachsen wurde, z. B. wie in 4A bis 4C veranschaulicht ist. Die andere der ersten und zweiten Halbleiterzonen 145a, 145b, 150a, 150b kann innerhalb der Gräben angeordnet sein, die innerhalb des Halbleiterkörpers 101 ausgebildet sind. Diese Zonen können epitaktische Halbleiterschichten umfassen, die auf Seitenwänden der Gräben entlang der lateralen Richtung gezüchtet wurden. Eine Breite der ersten Halbleiterzonen 145a, 145b kann beispielsweise größer als eine Breite eines Mesagebiets zwischen benachbarten Gräben sein.
  • Die ersten und/oder zweiten Dotierstoffarten können, beispielsweise wie in Bezug auf 4A bis 4C veranschaulicht und beschrieben, in den Halbleiterkörper 101 implantiert werden.
  • 6 veranschaulicht ein schematisches Diagramm eines Beispiels eines Konzentrationsprofils der ersten und zweiten Dotierstoffarten C1, C2 entlang der lateralen Richtung einer in 5 veranschaulichten Schnittlinie FF'.
  • Eine Konzentration C1 der ersten Dotierstoffart mit dem ersten Leitfähigkeitstyp ist innerhalb der ersten Halbleiterzone 145a (d. h. linker Teil des in 6 veranschaulichten Graphen) größer als die Konzentration C2 der zweiten Dotierstoffart mit dem zweiten Leitfähigkeitstyp. Im Gegensatz dazu ist die Konzentration C2 der zweiten Dotierstoffart innerhalb der zweiten Halbleiterzone 150a (d. h. rechter Teil des in 6 veranschaulichten Graphen) größer als die Konzentration C1 der ersten Dotierstoffart innerhalb dieser Zone. Folglich entspricht der Leitfähigkeitstyp der ersten Halbleiterzone 145a dem Leitfähigkeitstyp der ersten Dotierstoffart, und die Leitfähigkeit der zweiten Halbleiterzone 150a entspricht dem Leitfähigkeitstyp der zweiten Dotierstoffart.
  • Mit anderen Worten nimmt eine Konzentration der Dotierstoffe von jeder der ersten und zweiten Arten an einer Grenzfläche zwischen einer der ersten Halbleiterzonen 145a, 145b und einer der zweiten Halbleiterzonen 150a, 150b entlang der lateralen Richtung von der ersten zu der zweiten Halbleiterzone ab. Die Dotierstoffprofile schneiden sich an der Grenzfläche, während ein Gradient des Profils für die erste Dotierstoffart größer ist als für die zweite Dotierstoffart.
  • 7 veranschaulicht ein schematisches Diagramm eines Beispiels eines Profils einer Konzentration C1, C2 der ersten und zweiten Dotierstoffart entlang der lateralen Richtung einer in 5 veranschaulichten Schnittlinie GG'.
  • Eine Konzentration C1 der ersten Dotierstoffart ist innerhalb der ersten Halbleiterzone 145b (d. h. rechter Teil des in 7 veranschaulichten Graphen) größer als die Konzentration C2 der zweiten Dotierstoffart. Im Gegensatz dazu ist die Konzentration C2 der zweiten Dotierstoffart innerhalb der zweiten Halbleiterzone 150a (d. h. linker Teil des in 7 veranschaulichten Graphen) größer als die Konzentration C1 der ersten Dotierstoffart. Folglich entspricht ein Leitfähigkeitstyp der ersten Halbleiterzone 145b dem Leitfähigkeitstyp der ersten Dotierstoffart, und der Leitfähigkeitstyp der zweiten Halbleiterzone 150a entspricht dem Leitfähigkeitstyp der zweiten Dotierstoffart.
  • 8A veranschaulicht ein Beispiel eines Profils von Konzentrationen C1, C2 erster und zweiter Dotierstoffarten entlang der lateralen Richtung einer in 5 veranschaulichten Schnittlinie EE' des Halbleiterkörpers 101.
  • Ein Schnittbereich zwischen dem Profil einer Konzentration C1 der ersten Dotierstoffart und dem Profil einer Konzentration C2 der zweiten Dotierstoffart definiert eine Grenzfläche zwischen einer ersten Halbleiterzone wie etwa der ersten Halbleiterzone 145a mit einer Konzentration C1 der ersten Dotierstoffart, die größer als die Konzentration C2 der zweiten Dotierstoffart ist, und einer zweiten Halbleiterzone wie etwa der zweiten Halbleiterzone 150a mit einer Konzentration C2 der zweiten Dotierstoffart, die größer als die Konzentration C1 der ersten Dotierstoffart ist. Ein schematisches Profil von Konzentrationen C1, C2, wie in 8A veranschaulicht, kann hergestellt werden, indem erste und zweite Dotierstoffarten aus einem Volumen der ersten Halbleiterzonen wie etwa den ersten Halbleiterzonen 145a, 145b in ein Volumen der Halbleiterzone wie etwa der zweiten Halbleiterzone 150a diffundieren, welche ursprünglich undotiert und, wie in 5 veranschaulicht ist, ausgebildet sein kann. Eine Breite der ersten Halbleiterzonen 145a, 145b kann beispielsweise größer als eine Breite eines Mesagebiets zwischen benachbarten Gräben sein.
  • In dem in 8A veranschaulichten Beispiel ist ein Diffusionskoeffizient der zweiten Dotierstoffart mindestens zweimal so groß wie der Diffusionskoeffizient der ersten Dotierstoffart. Ein Maximum der Konzentration von Dotierstoffen C1, C2 von jeder der ersten und zweiten Dotierstoffarten entlang der lateralen Richtung EE' liegt in der Mitte von jeder der ersten Halbleiterzonen 145a, 145b mit einer gleichen lateralen Distanz zu den benachbarten der zweiten Halbleiterzonen. Ein Minimum der Konzentration C2 der zweiten Dotierstoffart liegt in der Mitte von jeder der zweiten Halbleiterzonen wie etwa der zweiten Halbleiterzone 150a mit einer gleichen lateralen Distanz zu den benachbarten der ersten Halbleiterzonen wie etwa den ersten Halbleiterzonen 145a, 145b.
  • In dem in 8A veranschaulichten Beispiel bleibt innerhalb jeder der zweiten Halbleiterzonen wie etwa der zweiten Halbleiterzone 150a ein von einer ersten Dotierstoffart freies Gebiet 144 übrig. Eine Welligkeit von jedem der Konzentrationsprofile C1, C2 kann durch eine Vielzahl von Parametern wie etwa beispielsweise Abmessungen und Distanz der Gebiete, die als Diffusionsreservoir dienen, Diffusionskoeffizienten der jeweiligen Dotierstoffarten und Wärmebilanz und Diffusionszeit der jeweiligen Arten beeinflusst werden.
  • Das schematische Diagramm von 8B veranschaulicht ein anderes Beispiel eines Profils von Konzentrationen C1, C2 entlang der lateralen Richtung der in 5 veranschaulichten Schnittlinie EE' der Superjunction-Struktur 143. Die Lage von Maxima und Minima des Profils der Konzentration C2 der zweiten Dotierstoffart ist ähnlich dem in 8A veranschaulichten Beispiel.
  • Das Profil der Konzentration C1 der ersten Dotierstoffart unterscheidet sich von dem in 8A veranschaulichten entsprechendem Profil dadurch, dass sich die erste Dotierstoffart in einem gesamten Volumen zweiter Halbleiterzonen wie etwa der zweiten Halbleiterzone 150a befindet. Folglich wird eine Diffusion der ersten Dotierstoffart aus benachbarten Diffusionsreservoirs wie etwa Reservoirs, die innerhalb erster Halbleiterzonen 145a, 145b gelegen sind, so herbeigeführt, dass die beiden Diffusionsprofile überlappen werden und kein Halbleitervolumen wie das Gebiet 144 ohne eine erste Dotierstoffart bei den zweiten Halbleiterzonen wie etwa der Halbleiterzone 150a, die in 8A veranschaulicht ist, übrig bleibt.
  • 9A veranschaulicht ein Beispiel eines Profils von Konzentrationen C1, C2 der ersten und zweiten Dotierstoffarten entlang einer vertikalen Richtung z einer Schnittlinie HH' der Superjunction-Struktur 143, die in 5 veranschaulicht ist. Das Profil von Konzentrationen C1, C2 der ersten und zweiten Dotierstoffarten entlang der vertikalen Richtung z einer Schnittlinie HH' kann eingerichtet werden, indem ein Diffusionsprozess, zum Beispiel ein vertikaler Diffusionsprozess, vor dem mit Verweis auf 5 bis 8B beschriebenen lateralen Diffusionsprozess ausgeführt wird.
  • Sowohl das Profil der Konzentration C1 der ersten Dotierstoffart als auch das Profil der Konzentration C2 der zweiten Dotierstoffart enthalten Maxima und Minima entlang der vertikalen Richtung z der Schnittlinie HH'. Die Konzentration C1 der ersten Dotierstoffart ist größer als die Konzentration C2 der zweiten Dotierstoffart. Folglich ist ein Leitfähigkeitstyp dieser ersten Halbleiterzone 145a gleich dem Leitfähigkeitstyp der ersten Dotierstoffart.
  • Die Anzahl von Maxima der Konzentrationsprofile C1, C2 von jeder der ersten und zweiten Dotierstoffarten entlang der vertikalen Richtung z der Schnittlinie HH' kann der Anzahl epitaktischer Halbleiter-Teilschichten entsprechen, die zum Beispiel durch Prozesse wie in 4A bis 4C veranschaulicht auf einem Halbleitersubstrat gebildet wurden. Die ersten und zweiten Dotierstoffarten können in jede der epitaktischen Schichten des Halbleiters implantiert werden. Jede Implantation in eine der epitaktischen Schichten des Halbleiters kann beispielsweise nach Ausbildung der einen der epitaktischen Schichten eines Halbleiters und vor Ausbildung der nächsten der epitaktischen Halbleiterschichten ausgeführt werden. Eine Implantationsdosis der ersten Art kann gleich der Implantationsdosis der zweiten Dotierstoffart sein. Diese Dosen können auch nahezu die gleichen sein, wobei sie sich für zumindest eine der epitaktischen Halbleiterschichten voneinander um weniger als 20% oder 10% oder 5% oder 3% oder 1% unterscheiden. Durch Variieren der Dosen, zum Beispiel größere p- als n-Dosen in einer oberen Hälfte der epitaktischen Schicht(en) und größere n- als p-Dosen in einer unteren Hälfte der epitaktischen Schicht(en), kann ein Ladungsungleichgewicht eingestellt werden, zum Beispiel ein Ungleichgewicht, das durch überschüssige p-Ladung in der oberen Hälfte der epitaktischen Schicht(en) hervorgerufen wird, und ein Ladungsungleichgewicht, das durch eine überschüssige n-Ladung in der unteren Hälfte der epitaktischen Schicht(en) hervorgerufen wird. Als ein Beispiel kann durch Einstellen der Implantationsdosen der ersten und zweiten Dotierstoffarten auf verschiedene Werte, z. B. auf obige Ausführungsformwerte, eine Herstellungstoleranz in Bezug auf die Durchbruchspannung der resultierenden Vorrichtung verbessert werden. Die Maxima des Profils der Konzentration C1, C2 der ersten und zweiten Dotierstoffarten können entlang der vertikalen Richtung z gemäß Implantationsenergien, die für eine Implantation der ersten und zweiten Dotierstoffarten beispielsweise gewählt werden, gegeneinander verschoben sein. Eine Gesamtimplantation pro Teilschicht kann auch beispielsweise in eine Vielzahl von Teildosen bei verschiedenen Implantationsenergien geteilt werden.
  • Mit dem Beispiel von Profilen einer Konzentration C1, C2, die in 9A veranschaulicht sind, ist ein Profil einer Konzentration C1, C2 erster und zweiter Dotierstoffarten entlang der vertikalen Richtung z einer Schnittlinie II' in der Superjunction-Struktur 143 von 5 verbunden. Dieses Profil kann ebenfalls Maxima und Minima entlang der vertikalen Richtung z der Schnittlinie II' enthalten. Im Gegensatz zur Beziehung C1 > C2, die für die Profile entlang der vertikalen Richtung HH' gilt, die in 9A veranschaulicht sind, kann C2 > C1 für die Profile entlang der vertikalen Richtung z der Schnittlinie II' von 5 (in 9A nicht veranschaulicht) gelten.
  • 9B veranschaulicht ein anderes Beispiel eines Profils von Konzentrationen C1, C2 entlang der vertikalen Richtung z der Schnittlinie II' in der Superjunction-Struktur 143 von 5. In der in 9B veranschaulichten Ausführungsform sind durch vertikale Diffusion der Dotierstoffarten hervorgerufene Maxima aufgrund eines konstanten oder nahezu konstanten Profils der Konzentrationen C1, C2 nicht länger vorhanden.
  • In einigen anderen Ausführungsformen, und verschieden von dem Beispiel von Profilen, die in 9A veranschaulicht sind, enthält das Konzentrationsprofil C2 der zweiten Dotierstoffart mit dem größeren Diffusionskoeffizienten weniger Maxima entlang der vertikalen Richtung z als das Konzentrationsprofil C1 der ersten Dotierstoffart. Dies kann erreicht werden, indem mehrere Implantationsenergien genutzt werden, wenn die zweite Dotierstoffart implantiert wird und/oder wenn eine Vielzahl epitaktischer Schichten eines Halbleiters gebildet wird, die die ersten Halbleiterzonen 145a, 145b bilden, indem die zweite Dotierstoffart in weniger von diesen epitaktischen Schichten als die erste Dotierstoffart implantiert wird. Eines dieser Profile oder beide können auch entlang der vertikalen Richtung z z. B. um einen Bruchteil von 5% oder 10% oder 20% geringfügig variieren. Derartige Variationen können ermöglichen, die Unempfindlichkeit gegen Lawinen der Vorrichtung zu verbessern oder die Herstellungstoleranz in Bezug auf die Durchbruchspannung der Vorrichtung zu verbessern. Als ein Beispiel kann eine Konzentration des einen der Dotierstoffe, der die Driftzone bildet, ein Spitzenmaximum entlang der vertikalen Richtung z, welches höher als die andere Maxima ist, z. B. in einer Mitte der Driftzone entlang der vertikalen Richtung z aufweisen. Dieses Beispiel kann ein Verbessern einer Unempfindlichkeit gegenüber Lawinen der Vorrichtung ermöglichen. Als ein weiteres Beispiel kann eine Konzentration des einen der Dotierstoffe, der die Driftzone bildet, ein Spitzenmaximum bei oder nahe einer Oberseite und/oder Unterseite der Driftzone aufweisen, wobei das Spitzenmaximum höher als die anderen Maxima in der vertikalen Richtung ist. Dieses weitere Beispiel kann ein Ausgleichen einer vertikalen Diffusion von Dotierstoffen aus den zu bildenden Driftzonen ermöglichen.
  • Mit dem Beispiel von Profilen einer Konzentration C1, C2, die in 9B veranschaulicht sind, sind Profile einer Konzentration C1, C2 der ersten und zweiten Dotierstoffarten entlang der vertikalen Richtung z im Halbleiterkörper 101 von 5 verbunden. Im Gegensatz zur Beziehung C1 > C2, die für die Profile entlang der vertikalen Richtung z der Schnittlinie HH' von 5 gilt, wie in 9A veranschaulicht ist, kann C2 > C1 für die Profile entlang der vertikalen Richtung z entlang der Schnittlinie II' von 5 gelten, wie in 9B veranschaulicht ist.
  • Andere Beispiele von Profilen von Dotierstoffkonzentrationen C1, C2 entlang der vertikalen Richtung z können Teile mit Maxima und Minima und andere Teile einer konstanten Dotierstoffkonzentration umfassen. Derartige Profile können beispielsweise durch eine Kombination einer in-situ-Dotierung in dem Prozess zur Abscheidung epitaktischer Schichten und einer Dotierung durch Ionenimplantation von Dotierstoffen hergestellt werden. Weitere Prozesse können zum Fertigstellen der Superjunction-Halbleitervorrichtung folgen. Beispiele weiterer Prozesse umfassen eine Ausbildung eines Gatedielektrikums, einer Gateelektrode, von Lastanschlüssen an gegenüberliegenden Oberflächen des Halbleiterkörpers und Verdrahtungsbereichen, planare Abschlussstrukturen, zum Beispiel eine oder mehrere einer Potential-Ringstruktur und einer Übergangsabschlussausdehnungs-Struktur, eine thermische Prozessierung für eine vertikale Zwischendiffusion von Dotierstoffen der Implantationsgebiete. Die oben mit Verweis auf 4A bis 9B beschriebenen vertikalen und lateralen Diffusionsprozesse ergeben auch die ersten bis dritten Abschluss-Teilgebiete 111, 112, 113 des Transistorzellenbereichs 108, die in 1 bis 3C veranschaulicht sind.
  • 10 veranschaulicht eine schematische Querschnittsansicht eines Bereichs eines vertikalen FET 301, der erste Halbleiterzonen 345a, 345b vom n-Typ und eine zweite Halbleiterzone 350a vom p-Typ umfasst. Die Halbleiterzonen sind entlang der lateralen Richtung x in der Sequenz einer ersten Halbleiterzone 345a, einer zweiten Halbleiterzone 350a und einer ersten Halbleiterzone 345b aufeinanderfolgend angeordnet. Das Profil von Konzentrationen der ersten und zweiten Dotierstoffarten innerhalb dieser Halbleiterzonen kann einem beliebigen der jeweiligen obigen Beispiele entsprechen. Die ersten Halbleiterzonen 345a, 345b bilden Driftzonen des FET 301. In einem Rückwärts- bzw. Sperr-Betriebsmodus des FET 301 können freie Träger aus diesen Gebieten entfernt werden, und eine Ladungskompensation zwischen den ersten und zweiten Halbleiterzonen kann erreicht werden, d. h. die Raumladung einer der ersten Zonen kann die Raumladung einer der zweiten Zonen elektrisch kompensieren.
  • Der FET 301 enthält eine Halbleiterstruktur 325 mit einem Bodygebiet 326 vom p-Typ und einem Sourcegebiet 327 vom n+-Typ, die an einer Vorderseite 304 des Halbleiterkörperbereichs 306 ausgebildet sind.
  • Ein Drain 335 vom n+-Typ ist an einer Rückseite des Halbleiterkörperbereichs 306, die der Vorderseite 304 gegenüberliegt, ausgebildet. Eine Halbleiterzone 341 vom n-Typ kann zwischen den ersten und zweiten Halbleiterzonen 345a, 345b, 350a und dem Drain 345 vom n+-Typ angeordnet sein. Die Halbleiterzone 341 vom n-Typ kann eine Konzentration von Dotierstoffen gleich den ersten Halbleiterzonen 345a aufweisen. Gemäß einem anderen Beispiel kann eine Konzentration von Dotierstoffen der Halbleiterzone 341 vom n-Typ höher oder niedriger als die Konzentration der ersten Halbleiterzonen 345a, 345b sein. Die Halbleiterzone 341 vom n-Typ kann eine Feldstoppzone sein, die dafür eingerichtet ist, eine Unempfindlichkeit wie etwa eine Unempfindlichkeit gegen Lawinen des FET 301 zu verbessern.
  • An der Vorderseite 304 ist eine leitfähige Struktur 355 mit der Halbleiterstruktur 325 elektrisch gekoppelt. Die leitfähige Struktur 355 kann leitfähige Elemente wie etwa Kontaktstecker und leitfähige Schichten eines leitfähigen Materials wie etwa Metalle und/oder dotierte Halbleiter umfassen. Die leitfähige Struktur 355 kann dafür eingerichtet sein, eine elektrische Verbindung zwischen dem FET 301 und weiteren Elementen wie etwa weiteren Schaltungsvorrichtungen oder Chip-Pads beispielsweise vorzusehen.
  • Der FET 301 enthält auch Gatestrukturen 360a, 360b, die Gatedielektrika 362a, 362b, Gateelektroden 364a, 364b und isolierende Schichten 366a, 366b umfassen.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (16)

  1. Halbleitervorrichtung, umfassend: Transistorzellen (102) in einem Transistorzellenbereich (103) eines Halbleiterkörpers (101); eine Superjunction-Struktur (104) im Halbleiterkörper (101), wobei die Superjunction-Struktur (104) eine Vielzahl von Drift-Teilgebieten (105) und Kompensations-Teilgebieten (106) entgegengesetzter erster und zweiter Leitfähigkeitstypen umfasst, die entlang einer lateralen Richtung (x) abwechselnd angeordnet sind, wobei jedes der Drift-Teilgebiete (105) erste Dotierstoffe des ersten Leitfähigkeitstyps enthält, die von zweiten Dotierstoffen des zweiten Leitfähigkeitstyps teilweise kompensiert werden, und ein Konzentrationsprofil von jedem der ersten und zweiten Dotierstoffe an einer Grenzfläche zwischen den Drift-Teilgebieten (105) und den Kompensations-Teilgebieten (106) entlang der lateralen Richtung von den Drift-Teilgebieten (105) zu den Kompensations-Teilgebieten (106) abfällt; einen Abschlussbereich (108) außerhalb des Transistorzellenbereichs (103) zwischen einem Rand des Halbleiterkörpers (101) und dem Transistorzellenbereich (103), wobei der Abschlussbereich (108) umfasst erste und dritte Abschluss-Teilgebiete (111, 113) des ersten Leitfähigkeitstyps und ein zweites Abschluss-Teilgebiet (112) des zweiten Leitfähigkeitstyps, das zwischen den ersten und dritten Abschluss-Teilgebieten (111, 113) entlang einer vertikalen Richtung (z), die zu einer ersten Oberfläche (115) des Halbleiterkörpers (101) senkrecht ist, angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Ausdehnung (d2) des zweiten Abschluss-Teilgebiets (112) entlang der vertikalen Richtung (z) zwischen 20% und 80% einer vertikalen Distanz (dv) zwischen einer Unterseite der Kompensations-Teilgebiete (106) und der ersten Oberfläche (115) liegt.
  3. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das zweite Abschluss-Teilgebiet (112) elektrisch potentialfrei ist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei die ersten und dritten Abschluss-Teilgebiete (111, 113) verschmelzen und das zweite Abschluss-Teilgebiet (112) vollständig umgeben.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das zweite Abschluss-Teilgebiet (112) vom zweiten Leitfähigkeitstyp ist und Dotierstoffe des zweiten Leitfähigkeitstyps enthält, die durch Dotierstoffe des ersten Leitfähigkeitstyps teilweise kompensiert werden.
  6. Halbleitervorrichtung nach Anspruch 5, wobei jedes der ersten und dritten Abschluss-Teilgebiete (111, 113) vom ersten Leitfähigkeitstyp ist und Dotierstoffe des ersten Leitfähigkeitstyps enthält, die durch Dotierstoffe des zweiten Leitfähigkeitstyps teilweise kompensiert werden.
  7. Halbleitervorrichtung nach einem der Ansprüche 5 und 6, wobei ein Paar Dotierstoffe der ersten und zweiten Leitfähigkeitstypen einem von As und B, As und Al, Sb und B, Sb und Al, P und Al entspricht.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Ausdehnung (12) des zweiten Abschluss-Teilgebiets (112) zwischen 3 × p und 15 × p liegt, wobei p ein Abstand der Kompensations-Teilgebiete (106) ist.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das zweite Abschluss-Teilgebiet (112) den Transistorzellenbereich (103) umgibt.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend ein Feldstoppgebiet (132) des ersten Leitfähigkeitstyps zwischen dem Rand des Halbleiterkörpers (101) und dem zweiten Abschluss-Teilgebiet (112).
  11. Halbleitervorrichtung nach Anspruch 10, wobei eine vertikale Ausdehnung (df) des Feldstoppgebiets (132) zwischen 50% und 110% einer vertikalen Ausdehnung (dv) der Kompensations-Teilgebiete (106) liegt.
  12. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend ein viertes Abschluss-Teilgebiet (131) des zweiten Leitfähigkeitstyps, das zwischen dem ersten Abschluss-Teilgebiet (111) und der ersten Oberfläche (115) angeordnet ist.
  13. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend ein fünftes Abschluss-Teilgebiet (125) des zweiten Leitfähigkeitstyps, das zwischen dem dritten Abschluss-Teilgebiet (113) und einem Halbleitersubstrat (135) des ersten Leitfähigkeitstyps angeordnet ist.
  14. Halbleitervorrichtung nach Anspruch 13, wobei eine vertikale Distanz (d5) zwischen dem fünften Abschluss-Teilgebiet (125) und der ersten Oberfläche (115) zwischen 80% und 100% einer vertikalen Distanz (dv) zwischen einer Unterseite der Kompensations-Teilgebiete (106) und der ersten Oberfläche (115) liegt.
  15. Halbleitervorrichtung nach Anspruch 1, wobei ein Maximum eines Konzentrationsprofils der ersten und zweiten Dotierstoffe in den Drift-Teilgebieten (105) entlang der lateralen Richtung (x) in einer Mitte von jedem der Drift-Teilgebiete gelegen ist.
  16. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Halbleitervorrichtung ein vertikaler Leistungstransistor ist, der einen ersten Lastanschlusskontakt an der ersten Oberfläche des Halbleiterkörpers und einen zweiten Lastanschlusskontakt an einer zweiten Oberfläche des Halbleiterkörpers aufweist, die der ersten Oberfläche gegenüberliegt.
DE102016115758.9A 2016-08-25 2016-08-25 Halbleitervorrichtung, enthaltend eine Superjunction-Struktur Active DE102016115758B3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102016115758.9A DE102016115758B3 (de) 2016-08-25 2016-08-25 Halbleitervorrichtung, enthaltend eine Superjunction-Struktur
US15/685,324 US10319810B2 (en) 2016-08-25 2017-08-24 Semiconductor device including super junction structure
KR1020170106972A KR101976269B1 (ko) 2016-08-25 2017-08-24 초접합 구조를 포함하는 반도체 장치
CN201710742501.0A CN107785432A (zh) 2016-08-25 2017-08-25 包括超级结结构的半导体器件
US16/394,653 US10770541B2 (en) 2016-08-25 2019-04-25 Semiconductor device including super junction structure
KR1020190049894A KR102208949B1 (ko) 2016-08-25 2019-04-29 초접합 구조를 포함하는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016115758.9A DE102016115758B3 (de) 2016-08-25 2016-08-25 Halbleitervorrichtung, enthaltend eine Superjunction-Struktur

Publications (1)

Publication Number Publication Date
DE102016115758B3 true DE102016115758B3 (de) 2018-03-01

Family

ID=61167315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016115758.9A Active DE102016115758B3 (de) 2016-08-25 2016-08-25 Halbleitervorrichtung, enthaltend eine Superjunction-Struktur

Country Status (4)

Country Link
US (2) US10319810B2 (de)
KR (2) KR101976269B1 (de)
CN (1) CN107785432A (de)
DE (1) DE102016115758B3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687729A (zh) * 2021-03-17 2021-04-20 中芯集成电路制造(绍兴)有限公司 功率器件的终端结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009038731A1 (de) 2008-09-30 2010-07-01 Infineon Technologies Austria Ag Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
CN101510561B (zh) 2009-03-30 2010-08-11 东南大学 超结纵向双扩散金属氧化物半导体管
DE102010060229A1 (de) 2009-10-29 2011-05-12 Infineon Technologies Ag Halbleitervorrichtung mit Halbleiterzonen und Herstellungsverfahren hierfür

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP3721172B2 (ja) * 2003-04-16 2005-11-30 株式会社東芝 半導体装置
WO2007052196A1 (en) * 2005-11-02 2007-05-10 Nxp B.V. Method of manufacturing a semiconductor device
JP2008124346A (ja) 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP5487658B2 (ja) * 2009-03-17 2014-05-07 富士電機株式会社 半導体装置およびその製造方法
US20140001514A1 (en) 2012-07-02 2014-01-02 Infineon Technologies Ag Semiconductor Device and Method for Producing a Doped Semiconductor Layer
EP2973669A4 (de) * 2013-03-15 2016-11-09 United Silicon Carbide Inc Verbesserte vjfet-vorrichtungen
US9218958B2 (en) * 2013-12-10 2015-12-22 Infineon Technologies Ag Method for forming a semiconductor device
US9281392B2 (en) * 2014-06-27 2016-03-08 Infineon Technologies Austria Ag Charge compensation structure and manufacturing therefor
JP6323556B2 (ja) * 2014-07-04 2018-05-16 富士電機株式会社 半導体装置
JP6319454B2 (ja) * 2014-10-24 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
US9620585B1 (en) * 2016-07-08 2017-04-11 Semiconductor Components Industries, Llc Termination for a stacked-gate super-junction MOSFET

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009038731A1 (de) 2008-09-30 2010-07-01 Infineon Technologies Austria Ag Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
CN101510561B (zh) 2009-03-30 2010-08-11 东南大学 超结纵向双扩散金属氧化物半导体管
DE102010060229A1 (de) 2009-10-29 2011-05-12 Infineon Technologies Ag Halbleitervorrichtung mit Halbleiterzonen und Herstellungsverfahren hierfür

Also Published As

Publication number Publication date
US10319810B2 (en) 2019-06-11
US20190252492A1 (en) 2019-08-15
US10770541B2 (en) 2020-09-08
KR20190047680A (ko) 2019-05-08
US20180061939A1 (en) 2018-03-01
KR102208949B1 (ko) 2021-01-29
KR101976269B1 (ko) 2019-08-28
CN107785432A (zh) 2018-03-09
KR20180023844A (ko) 2018-03-07

Similar Documents

Publication Publication Date Title
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013107632A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation und Halbleitervorrichtung
DE102016115759B4 (de) Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102014103049B4 (de) Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102016111940B4 (de) Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102015121100B4 (de) Halbleiterbauelement mit grabenrandabschluss
DE102013105763A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102015105718A1 (de) Halbleiterdiode
DE102014101859A1 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102013113540A1 (de) Transistorzellenanordnung mit halbleiterdiode
DE102016114389B3 (de) Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
DE102015106693A1 (de) Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102016115758B3 (de) Halbleitervorrichtung, enthaltend eine Superjunction-Struktur
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final