CN103531613A - 半导体器件和用于产生掺杂半导体层的方法 - Google Patents

半导体器件和用于产生掺杂半导体层的方法 Download PDF

Info

Publication number
CN103531613A
CN103531613A CN201310273728.7A CN201310273728A CN103531613A CN 103531613 A CN103531613 A CN 103531613A CN 201310273728 A CN201310273728 A CN 201310273728A CN 103531613 A CN103531613 A CN 103531613A
Authority
CN
China
Prior art keywords
doping
region
semiconductor device
dopant atom
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310273728.7A
Other languages
English (en)
Inventor
F.希尔勒
F.卡尔曼
A.毛德
G.米勒
H-J.舒尔策
H.施特拉克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103531613A publication Critical patent/CN103531613A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件和用于产生掺杂半导体层的方法。一种半导体器件包括器件区。该器件区包括至少一个器件区区段，其包括第一掺杂类型且具有至少1E16cm-3的第一掺杂浓度的掺杂剂原子和第二掺杂类型且具有至少1E16cm-3的第二掺杂浓度的掺杂剂原子。

Description

半导体器件和用于产生掺杂半导体层的方法
技术领域
本发明的实施例涉及半导体器件以及用于产生掺杂半导体层的方法。
背景技术
诸如功率晶体管或功率二极管的功率半导体器件的开发中的一个重要目的是产生具有高电压阻挡能力但具有低导通电阻（RON）的器件。
诸如功率晶体管或功率二极管的功率半导体器件通常包括漂移区，该漂移区主要限定半导体器件的电压阻挡能力和导通电阻。在诸如功率MOSFET或功率IGBT的功率晶体管中，漂移区被布置在主体区与漏区之间并被低于漏区掺杂。在功率二极管（其中，漂移区也称为基区）中，漂移区被布置在p发射极与n发射极之间并具有低于两个发射区中的每个的有效掺杂浓度。
常规功率晶体管的导通电阻取决于电流流动方向上的漂移区的长度和漂移区的有效掺杂浓度，其中，导通电阻在漂移区的长度减
小时或在漂移区中的有效掺杂浓度增加时减小。在二极管或IGBT中，二极管或IGBT被正向偏置时的跨漂移区的电压降取决于电流流动方向上的漂移区的长度和漂移区的有效载流子浓度，其中，当漂移区的长度减小时或者当有效载流子浓度增加时，电压减小且因此减少了损耗。当类似于二极管或IGBT的双极器件被正向偏置时，电子和空穴的注入将漂移区的有效载流子浓度增加至漂移区的掺杂浓度以上。然而，在晶体管中以及在二极管中，减小该区的长度或增加掺杂浓度降低电压阻挡能力。
发明内容
第一实施例涉及具有漂移区的半导体器件。该漂移区包括至少一个漂移区区段，其包括第一掺杂类型且具有至少1E16 cm-3的第一掺杂浓度的掺杂剂原子和第二掺杂类型且具有1E16 cm-3的第二掺杂浓度的掺杂剂原子。
第二实施例涉及产生半导体器件的方法。该方法包括提供半导体衬底、在半导体衬底上形成外延层以及向外延层中引入第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子。
本领域的技术人员在阅读以下详细描述时和观看附图时将认识到附加特征和优点。
附图说明
现在将参考图附图来解释示例。附图用于示出基本原理，使得仅示出理解该基本原理所需的方面。附图并未按比例。在图中，相同的参考标号表示相同特征。
图1图示出包括漂移区的半导体器件的垂直横截面图。
图2图示出图1的漂移区的掺杂分布的实施例。
图3图示出被实现为垂直MOS晶体管的半导体器件的第一实施例。
图4图示出图3的MOS晶体管的主体区、漂移区和漏区的掺杂分布。
图5图示出被实现为垂直MOS晶体管的半导体器件的第二实施例。
图6图示出在漂移区中包括场电极的垂直MOS晶体管的实施例。
图7图示出在漂移区中包括补偿区的垂直MOS晶体管的实施例。
图8图示出被实现为包括邻近于漂移区的漂移控制区的垂直MOS晶体管的半导体器件。
图9图示出横向MOS晶体管的实施例。
图10图示出被实现为二极管的半导体器件。
图11包括图11A至11D，图示出用于产生半导体器件的漂移区的方法的第一实施例。
图12包括图12A和12B，图示出用于产生半导体器件的漂移区的方法的第二实施例。
图13包括图13A和13B，图示出图13A和13B中所示的制造过程的不同时间的图12B的半导体主体的掺杂分布。
图14图示出包括具有扩散阻挡层（barrier）的漂移区的半导体器件的垂直横截面图。
图15图示出根据又实施例的半导体器件的垂直横截面图。
图16图示出在pn结的弯曲区域中包括共掺杂半导体区的半导体器件的垂直横截面图。
图17图示出在边缘终止结构中包括共掺杂半导体区的半导体器件的垂直横截面图。
图18图示出包括半导体器件的MOS晶体管的垂直横截面图，该半导体器件在主体区与漂移区之间的pn结处包括共掺杂半导体区。
图19图示出根据第一实施例的MOS晶体管的垂直横截面图，包括在沟槽栅极电极下面的共掺杂半导体区。
图20图示出根据第一实施例的MOS晶体管的垂直横截面图，包括在沟槽栅极电极下面的共掺杂半导体区。
图21图示出根据第一实施例的MOS晶体管的垂直横截面图，包括在场电极下面的共掺杂半导体区。
图22图示出根据第一实施例的MOS晶体管的垂直横截面图，包括在场电极下面的共掺杂半导体区。
图23图示出在漂移区和主体区的弯曲区段下面的pn结处包括共掺杂半导体区的MOS晶体管的垂直横截面图。
图24图示出在漂移（基极）区和漏（阴极）区之间包括共掺杂半导体区的半导体器件的垂直横截面图。
图25图示出包括共掺杂半导体区的闸流晶体管的垂直横截面图。
具体实施方式
在以下具体实施方式中，对构成其一部分的附图进行参考，并且在附图中以图示的方式图示出其中可以实施本发明的特定实施例。在这方面，参考所述图的取向来使用方向术语，诸如“顶”、“底”、“前”、“后”、“前缘”、“后缘”等。由于可以以许多不同的取向对实施例的部件进行定位，所以方向术语被用于图示的目的，并且绝不是限制性的。应理解的是在不脱离本发明的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，不应以限制性意义来理解以下详细描述，并且由所附权利要求书来限定本发明的范围。应理解的是可以将本文所述的各种示例性实施例的特征相互组合，除非具体地另外说明。
图1图示出根据第一实施例的半导体器件的横截面图。该半导体器件包括半导体主体100、半导体主体100中的漂移区11和漂移区11与第一器件区12之间的器件结。该器件结在第一器件区是掺杂半导体区时是pn结，或者当第一器件区12是肖特基区或肖特基金属时是肖特基结。肖特基金属是例如铝（Al）、硅化钨（WSi）、二硅化钽（TaSi）、硅化钛（TiSi）、硅化铂（PtSi）或硅化钴（CoSi）。
半导体主体的半导体材料可以是常规半导体材料，诸如例如硅（Si）、硅锗（SiGe）、碳化硅（SiC）、氮化镓（GaN）、氮化镓铝（gallium aluminium nitride）（GaAIN）等。
第一器件区12被电耦合到第一电极或端子21，并且漂移区11被电耦合或连接到第二电极或端子22。在图1中仅示意性地图示出这些第一和第二电极21、22。
漂移区11是掺杂（单晶）半导体区，其包括第一掺杂类型（n或p）的掺杂剂原子和与第一掺杂类型互补的第二掺杂类型（p或n）的掺杂剂原子。这些掺杂剂原子同质地（homogenously）或至少几乎同质地分布在漂移区11中。“至少几乎同质地分布”意指漂移区11中的第一掺杂剂原子的掺杂浓度和第二掺杂剂原子的掺杂浓度在垂直方向上相差小于5倍（less than a factor 5），或者甚至小于2倍（less than a factor 2）。
第一掺杂剂原子的第一掺杂浓度为至少1E16 cm-3或者至少1E17 cm-3，并且第二掺杂剂原子的第二掺杂浓度为至少1E16cm-3、至少1E17cm-3或者至少5E17cm-3。漂移区11可以具有第一和第二掺杂类型中的一个的净掺杂或有效掺杂。漂移区11的净掺杂NNET由第一和第二掺杂浓度之间的差的绝对值给定，即
Figure 93243DEST_PATH_IMAGE002
其中，N1是第一掺杂浓度，并且N2是第二掺杂浓度。漂移区11的净掺杂在第一掺杂浓度N1高于第二掺杂浓度N2时是第一掺杂类型的掺杂，并且漂移区11的净掺杂在第二掺杂浓度N2高于第一掺杂浓度N1时是第二掺杂类型的掺杂。根据一个实施例，净掺杂NNET在1E12 cm-3 与1E16 cm-3之间或1E12 cm-3 与and 1E14 cm-3之间。根据一个实施例，净掺杂是第一和第二掺杂浓度中的每一个的至少100（1E2）分之一。
根据一个实施例，第一掺杂类型的掺杂剂原子是相同类型的掺杂剂原子，诸如磷原子、砷原子、氮原子、硅原子或锑原子，并且第二掺杂类型的掺杂剂原子是相同类型的掺杂剂原子，诸如硼原子、铟原子、镓原子、钙原子、锌原子、铍原子、镁原子或铝原子。硼（B）原子、镓（Ga）原子、铝（Al）原子和铟（In）原子在硅（Si）中和碳化硅（SiC）中是p型掺杂剂原子，并且磷的（P）原子、砷（As）原子和锑（Sb）原子在硅（Si）中和碳化硅（SiC）中是p型掺杂原子。在碳化硅（SiC）中，也可以使用氮（N）作为施主（n型掺杂原子）。在氮化镓（GaN）中，硅（Si）原子是第一类型的掺杂剂原子，而钙（Ca）原子、（Zn）锌原子、铍（Be）原子以及镁（Mn）原子是第二类型的掺杂剂原子。根据其他实施例，使用不同类型的掺杂剂原子来实现一个掺杂类型的掺杂。
漂移区11的净掺杂限定漂移区11的欧姆电阻，其中，当净掺杂NNET增加时，欧姆电阻减小。当第一和第二掺杂浓度N1、N2相等时，净掺杂NNET是零或接近于零。在这种情况下，漂移区11的欧姆电阻对应于本征半导体材料的欧姆电阻。由于技术原因，第一和第二掺杂剂原子的掺杂浓度不能完全相等，使得净掺杂浓度NNET不能完全是零。下面，当这些掺杂浓度之间的差小于 5E12 cm-3时，认为第一掺杂浓度和第二掺杂浓度是相等的，使得净掺杂小于5E12 cm-3，或者如果净掺杂是第一和第二掺杂浓度中的每一个的至少300或至少1000分之一。
当第一和第二掺杂浓度N1、N2是相等的时，第一掺杂类型的每个掺杂剂原子具有第二掺杂类型的相应掺杂剂原子，使得一个掺杂类型的每个掺杂剂原子被互补掺杂类型的相应掺杂剂原子补偿。被互补掺杂剂原子补偿的掺杂剂原子对漂移区11的电传导没有贡献，并且因此不减小漂移区11的欧姆电阻。然而，用两个不同掺杂类型的掺杂剂原子来掺杂漂移区11可以帮助降低漂移区11中的载流子迁移率，并且因此可以帮助增加半导体器件的电压阻挡能力。下面在本文中更详细地对此进行解释。
图2示意性地图示出沿着半导体器件的电流流动方向x的图1的半导体器件的掺杂分布。电流流动方向x是其中当在第一和第二负载端子21、22之间施加使漂移区11与第一器件区12之间的器件结在前向方向上偏置的电压时电流流过半导体器件的方向。参考图1，电流流动方向x是垂直于器件结的方向。
在图2中，第一掺杂浓度被示为实线，而第二掺杂浓度被示为划线和点线。参考图2，漂移区11包括第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子，其中，这些掺杂剂原子同质地或至少几乎同质地分布在漂移区11中。第一掺杂剂原子的掺杂浓度N1和第二掺杂剂原子的N2为至少1E16cm-3或至少 1E17cm-3。参考先前的说明，第一和第二掺杂浓度N1、N2可以略有不同，使得漂移区11具有第一和第二掺杂类型中的一个的净掺杂或有效掺杂。在图2中所示的实施例中，第一掺杂浓度N1略高于第二掺杂浓度N2，使得漂移区11具有第一掺杂类型的有效掺杂浓度。在图2中所示的实施例中，其他器件区12是与第一掺杂类型互补的第二掺杂类型的掺杂半导体区。其他器件区12可以具有与漂移区11相同或者甚至更高的第一掺杂类型的掺杂剂原子的掺杂浓度。然而，第一器件区12中的第二掺杂类型的掺杂剂原子的掺杂浓度高于第一掺杂类型的掺杂剂原子的掺杂浓度，使得第一器件区12具有第二掺杂类型的有效掺杂或净掺杂。
下面解释漂移区11中的具有两个掺杂类型的掺杂剂原子的效果。当半导体器件处于其中电流流过漂移区11的导通状态时，漂移区11的欧姆电阻取决于有效掺杂浓度以及—在双极器件的情况下—取决于漂移区11中的有效载流子浓度和漂移区11的长度，其中，当有效掺杂浓度增加时，欧姆电阻减小，并且其中当漂移区11的长度增加时欧姆电阻增加。下面，导通状态下的措辞“有效掺杂浓度”被用于单极器件中的有效掺杂浓度以及双极器件中的有效载流子浓度两者，虽然在双极器件中，有效载流子浓度可以超过本底净掺杂浓度一定的数量级。在双极器件的关断状态下，在导通状态期间形成有效载流子浓度的移动电荷被在漂移区11中扩展的电场从漂移区去除，仅留下第一和第二掺杂类型的固定电荷。漂移区11的长度是电流流动方向x上的漂移区11的维度。当漂移区11与第一器件区12之间的器件结被反向偏置时，半导体器件处于关断状态，使得耗尽区或空间电荷区从器件结处开始在漂移区11中扩展。当例如第一掺杂类型是n型掺杂且第二掺杂类型是p型掺杂使得漂移区11具有n型有效掺杂且第一器件区12具有p型有效掺杂时，可以通过在第二负载端子22与第一负载端子21之间施加正电压来使器件结反向偏置。
当器件结被反向偏置时在漂移区11中扩展的耗尽区的宽度取决于使结反向偏置的电压。耗尽区的宽度是电流流动方向上的耗尽区的维度，并且当使结反向偏置的电压增加时增加。在耗尽区内，存在漂移区11中的第一掺杂类型的离子化掺杂剂原子和第一器件区12中的相应的离子化掺杂剂原子。在结的两侧的掺杂剂原子的离子化引起电场。当由漂移区11中的这些离子化掺杂剂原子和由第一器件区12中的相应离子化掺杂剂原子产生的电场达到临界电场时，达到半导体器件的电压阻挡能力。临界电场是半导体主体100的半导体材料的材料常数。
通过增加离子化掺杂剂原子的密度，自由载流子被更频繁地分散。因此，减小了这些载流子的平均自由路径长度。为了获得足够的能量以产生另一电子空穴对，必须在较短的路程上使载流子加速，这意味着与具有较低密度的离子化掺杂剂原子的器件相比用较高的电场。因此，通过减小载流子的平均自由路径，可以增强半导体材料的临界电场强度。换言之，通过降低自由载流子的迁移率，分散过程导致用于某个电场强度的自由载流子的降低速度，防止了雪崩现象。因此，增强了临界电场。
在多个不同的半导体器件中、具体地在功率半导体器件中可以使用如图1中所示的和如参考图1和2所解释的基本器件结构，其具有包括第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子的漂移区11、第一器件区12和在漂移区11与第一器件区12之间的结。下面参考其他图来解释如图1中所示的包括基本器件结构的那些功率半导体器件的某些实施例。
图3图示出参考图1和2所解释的功率晶体管、具体地包括具有漂移区11和第一器件区12的基本器件结构的MOS功率晶体管的垂直横截面图。在图3的MOS晶体管中，漂移区11具有第一掺杂类型的有效掺杂。第一器件区12是MOS晶体管的主体区且具有第二掺杂类型的有效掺杂。MOS晶体管还包括具有与主体区12的有效掺杂互补的有效掺杂并被主体区12与漂移区11分离的源区31。第一负载端子21是MOS晶体管的源极端子S并通过源极电极34被电连接到主体区12和源区31。栅极电极32邻近于主体区12并沿着主体区12从源区31延伸至漂移区11或其中，并通过栅极电介质33与主体区12和其他半导体区介电绝缘。栅极电极32被电连接到MOS晶体管的栅极端子G。
参考图3，MOS晶体管还包括通过漂移区11与主体区12分离的漏区13。第二负载端子22形成MOS晶体管的漏极端子并通过漏区13被耦合到漂移区11。可以用具有与源区31中的掺杂剂原子的掺杂类型相对应的掺杂类型的掺杂剂原子对漏区13进行重掺杂。漏区13可以包括其他半导体区（未示出），诸如场截止或接触区。
可以将MOS晶体管实现为n型晶体管或p型晶体管，其中，导电类型由源区31的掺杂类型限定。源区31的掺杂类型由源区的有效掺杂浓度的掺杂类型限定。等同地，任何其他器件区的掺杂类型由该器件区的有效掺杂浓度的掺杂类型限定。
在n型晶体管中，源区31和漂移区II具有有效n掺杂，而主体区12具有有效p掺杂。在p型晶体管中，源区31和漂移区11具有有效p掺杂，而主体区12具有有效n掺杂。可以将MOS晶体管实现为增强型晶体管或耗尽型晶体管。此外，可以将MOS晶体管实现为MOSFET或IGBT。在MOSFET中，漏区13的有效掺杂具有与源区31和漂移区11相同的掺杂类型，而在IGBT中，漏区13具有与源区31和漂移区11的有效掺杂的掺杂类型互补的掺杂类型的有效掺杂。在IGBT中，源极端子S也称为发射极，而漏极端子D也称为集电极。
图3的MOS晶体管可以通过在栅极与源极端子G、S之间施加适当的驱动电压而像常规MOS晶体管一样操作。当例如MOS晶体管是n型增强型晶体管时，当在栅极与源极端子G、S之间施加电压时，晶体管被导通，该电压高于MOS晶体管的阈值电压。当MOS晶体管被关断时和当在漏极端子D与源极端子S之间施加正电压时，漂移区11与主体区12之间的pn结被反向偏置，使得耗尽区在漂移区11中扩展。在漂移区11中具有第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子的共掺杂的图3的MOS晶体管的电压阻挡能力高于具有带有相同尺寸且带有相同有效掺杂浓度的漂移区但在漂移区11中不具有第一和第二类型掺杂剂原子的共掺杂的常规MOS晶体管的电压阻挡能力。
参考图3中的点线中的图示，可以用多个相同的晶体管单元来实现MOS晶体管，每个晶体管单元包括源区31、主体区12以及栅极电极32和栅极电介质33的区段。漂移区11和漏区13可以由单独的晶体管单元共享（对于单独的晶体管单元可以是共同的）。单独晶体管单元通过使源区31和主体区12连接到源极端子S且通过使栅极电极32的单独区段连接到栅极端子G而被并联地连接。
图4图示出图4的MOS晶体管的主体区12、漂移区11和漏区13的掺杂分布的实施例。在图4中所示的实施例中，漂移区11具有第一掺杂类型的净掺杂，因为第一掺杂剂原子的掺杂浓度N1高于第二掺杂剂原子的掺杂浓度N2。有效掺杂浓度例如在1E13cm-3 与1E14cm-3之间，而第一类型和第二类型掺杂剂原子的掺杂浓度为至少1E16cm-3 或至少1E17cm-3。参考图4，主体区12具有第二掺杂类型的有效掺杂浓度。有效掺杂浓度例如在1E17cm-3与1E19cm-3之间。在图4中所示的实施例中，主体区12还包括第一掺杂类型的掺杂剂原子，其中，这些掺杂剂原子的掺杂浓度可以对应于漂移区11中的掺杂浓度N1。在图4中所示的实施例中，漂移区13具有第一掺杂类型的有效掺杂浓度，其中，该掺杂浓度例如在 5E19cm-3与 1E21cm-3之间。图4中所示的掺杂分布是MOSFET的掺杂分布。IGBT的掺杂分布类似于图4的掺杂分布，差别是漏区13的掺杂浓度是第二掺杂类型的掺杂浓度。
如图4中所示的掺杂分布可以例如通过提供形成MOS晶体管的漏区13的第一掺杂类型的半导体衬底、通过用对应于漂移区11的掺杂的掺杂在半导体衬底上形成外延层以及通过向外延层中注入第二掺杂类型的掺杂剂原子且使其内扩散（in-diffusing）从而形成主体区12、结果得到例如高斯状掺杂分布来获得。
如图4中所示的掺杂分布示出了漂移区11和漏区13中的近似恒定的掺杂浓度。然而，这仅仅是示例。漂移区11中的掺杂浓度可以在电流流动方向上变化。第一和/或第二掺杂类型的掺杂浓度可以朝着漏区13增加或者可以减小，或者可以包括均质和非均质掺杂区。漏区13可以包括非均质、例如高斯状掺杂分布。
图3的MOS晶体管具有被实现为沟槽电极的栅极电极32，这意味着栅极电极32位于半导体主体100的沟槽中。然而，这仅仅是示例。参考图5，还可以用平面栅极电极32来实现MOS晶体管，其为布置在半导体主体100的表面101上的栅极电极。在本实施例中，漂移区11的区段延伸至半导体主体100的表面101。
图6图示出被实现为MOS晶体管的半导体器件的其他实施例。图6的MOS晶体管是基于图3的MOS晶体管，并且还包括布置在漂移区11中且通过场电极电介质35与漂移区11介电绝缘的场电极34。场电极34被电连接到栅极端子G或源极端子S。在图6中未详细地示出场电极34与这些端子S、G中的一个之间的电连接。图6的MOS晶体管中的场电极34的工作原理对应于常规MOS晶体管中的场电极的工作原理。此类场电极是一般已知的，使得在这方面不要求进一步的说明。
图7图示出根据其他实施例的MOS晶体管的垂直横截面图。图7的MOS晶体管是基于图3的MOS晶体管且另外在漂移区11中包括补偿区14。补偿区14具有第二掺杂类型的有效掺杂，其为主体区12的掺杂类型，并被电连接到源极电极S。在图7的实施例中，补偿区14毗邻主体区12并通过主体区12和源极电极34被连接到源极端子S。图7的MOS晶体管是超结MOS晶体管。当MOS晶体管处于关断状态且漂移区11与主体区12之间的pn结被反向偏置时，耗尽区不仅从漂移区11与主体区12之间的pn结开始扩展，而且从漂移区11与补偿区14之间的pn结开始扩展。补偿区14的有效掺杂浓度可以对应于漂移区11的有效掺杂浓度。图7的MOS晶体管的工作原理对应于常规超结晶体管的工作原理，使得在这方面不要求进一步的说明。
图8图示出根据其他实施例的MOSFET的垂直横截面图。此MOSFET还包括通过电介质层42与漂移区11介电绝缘的漂移控制区41。电介质层42在下面将被称为漂移控制区电介质42。漂移控制区电介质42在电流流动方向上延伸。因此，在图8中所示的实施例中，漂移控制区电介质42是在半导体主体100的垂直方向上延伸的垂直电介质层。漂移控制区41被配置成当MOSFET处于导通状态时沿着漂移控制区电介质42在漂移区11中产生导电沟道。此导电沟道帮助减小MOSFET的导通电阻。当向栅极端子G施加沿着栅极电介质33在源区33与漂移区11之间的主体区12中引发导电沟道的电位时，以及当在漏极和源极端子D、S之间施加电压时，比如常规MOSFET的MOSFET处于导通状态。例如，在n型增强型MOSFET中，将在栅极端子G与源极端子S之间施加以便使得MOSFET处于导通状态的电压是高于阈值电压的正电压且将在漏极端子D与源极端子S之间施加的电压是正电压。
漂移区11可以具有第一掺杂类型的有效掺杂，该第一掺杂类型是源区31的掺杂类型，或可以具有第二掺杂类型的有效掺杂，该第二掺杂类型是主体区的掺杂类型。当漂移区11具有与源区31相同的掺杂类型时，沿着漂移控制区电介质42的导电沟道是累积沟道（accumulation channel），并且当漂移区11具有与源区31的掺杂互补地掺杂的有效掺杂时，导电沟道是反转沟道（inversion channel）。
在根据图8的MOSFET中，导通电阻主要由沿着漂移控制区电介质42的导电沟道限定，而漂移区的有效掺杂浓度不影响或不显著影响导通电阻。然而，漂移区11的和漂移控制区41的有效掺杂浓度影响MOSFET的电压阻挡能力。根据一个实施例，漂移区11和/或漂移控制区41具有对应于本征半导体材料的有效掺杂浓度的有效掺杂浓度，其可以例如在1E12 cm-3 与若干 E12 cm-3之间, 或甚至高达 1E14 cm-3。因此，漂移区11可以被实现为使得第一掺杂浓度N1对应于第二掺杂浓度N2。可选地，漂移区11包括漂移区区段11'，其具有第一掺杂类型的有效掺杂和 1E13 cm-3-或者更多的有效掺杂浓度，并且沿着栅极电介质33从沟道区延伸到漂移控制区电介质42。漂移区11的该区段11’在半导体器件处于导通状态时“连接”沿着栅极电介质33在主体区12中生成的导电沟道与沿着漂移控制区电介质42的导电沟道。
而且，半导体器件可以包括连接在漏区13与漂移控制区41的漏侧端之间的整流器元件46，诸如二极管。漂移控制区41在MOSFET的电流流动方向上沿着漂移区延伸。漂移控制区41的“漏侧端”是朝向漏区13定位的端。因而，漂移控制区41的“源侧端”是朝向MOSFET的源区31（或源极电极34）定位的端。可选地，整流器元件44连接至具有与源和漏区31、13的相同掺杂类型的连接区44，使得连接区44在n型MOSFET中是n掺杂的并且在p型MOSFET中是p掺杂的。连接区44具有高于漂移控制区41的掺杂浓度。连接区44的掺杂浓度例如在1E18 cm-3 与1E21 cm-3之间的范围中。
MOSFET还可以包括被与MOSFET的源区和漏区31、13互补地掺杂并在漂移控制区41的源侧端处毗邻漂移控制区41的半导体区43。在n型MOSFET中，半导体区43是p掺杂的，并且在p型MOSFET中，半导体区43是n掺杂的。
漂移控制区31的（有效）掺杂浓度可以对应于漂移区11的有效掺杂浓度。漂移控制区31的掺杂类型可以对应于漂移区11的掺杂类型，或者可以与漂移区的掺杂类型互补。根据一个实施例，漂移控制区31和漂移区11固有一定的掺杂浓度，如上文所解释的。
现在解释图8的半导体器件的基本工作原理。出于说明的目的，假设MOSFET是具有n掺杂漂移区11的n型增强型MOSFET，并且漂移控制区41具有与漂移区11相同的掺杂类型。出于说明的目的，进一步假设偏置源50被连接到漂移控制区41，并且偏置源50被配置成当MOSFET处于导通状态时使漂移控制区41偏置成相对于源极端子S的电位（源极电位）而言具有正电位。当施加于栅极端子G（由在图8中用短划线示出的栅极驱动电路DRV）的驱动电位在源区31与漂移区11之间的主体区12中产生导电沟道时，以及当在漏极和源极端子D、S之间施加正电压时，MOSFET处于导通状态。在导通状态下，具有高于漂移区11的电位的漂移控制区41沿着漂移控制区电介质42在漂移区11中产生累积沟道。此累积沟道与没有漂移控制区的MOSFET相比显著地减小MOSFET的导通电阻。当漂移区11被与源区和漏区31、13互补地掺杂时，漂移控制区沿着漂移控制区电介质42在漂移区11中产生反转沟道。
当沿着栅极电介质33在主体区12中的沟道被中断时，MOSFET处于导通状态。在这种情况下，耗尽区在从主体区12与漂移区11之间的pn结开始在漂移区11中扩展。在漂移区11中扩展的耗尽区使得耗尽区也在漂移控制区41中扩展，类似于漂移区11，其可以包括单晶半导体材料。经由在漂移区11中扩展的耗尽区和在漂移控制区41中扩展的耗尽区，跨漂移控制区电介质21的电压受到限制。
参考图8，可以在漂移控制区41与源极端子S之间连接电容性存储元件45。在MOSFET的关断状态下，电容性存储元件45用于在MOSFET处于其导通状态时存储在漂移控制区41中要求的电荷。这些电荷在n型MOSFET中是正电荷且可以由半导体区43提供。可以将电容性存储元件45部分地或完全地集成在漂移控制区41或半导体区43中。
整流器元件46允许在漂移控制区41中以热方式产生的载流子流向漂移区13，以便防止漂移控制区41的电位以不受控的方式增加。整流器元件46因此作为限压元件进行操作，该限压元件限制漏极电极13与漂移控制区41的电位之间的电压差。此整流器元件46被连接起来，使得在MOSFET的导通状态下，漂移控制区41可以采取比漏极端子D处的电位更高的电位。
可以以许多不同的方式来实现被经由此可选半导体区33连接到漂移控制区41或连接到可选半导体区43的偏置源40。在图8中图示出一个可能示例。
参考图8，可以将偏置源50连接到栅极端子G，并且其可以包括连接在栅极端子G与漂移控制区31之间的整流器元件51，诸如二极管。图8中所示的二极管的极性施加于其中当MOSFET处于导通状态时栅极端子具有高于源区和主体区31、12的电位的n型MOSFET。在本实施例中，每次通过栅极驱动电路DRV（在图2中用短划线示出）对漂移控制区41充电，栅极端子处的电位高于（在n型MOSFET中）或低于（在p型MOSFET中）漂移控制区41的电位。
可以用单元状结构来实现图8的MOSFET，并且其可以包括并联地连接的多个晶体管单元。在图8中，仅示出了一个晶体管单元。每个晶体管单元包括源区31、主体区12、漂移区11、漏区13、栅极电极32、栅极电介质33、漂移控制区电介质41和漂移控制区41，其中，这些器件区中的每一个可以被两个或更多晶体管单元共享。
图6、7和8的MOSFET被示为具有掩埋在沟槽中的栅极电极。然而，这仅仅是示例，这些MOSFET还可以用平面栅极电极（平面晶体管单元）来实现，如图5中所示。
具有第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子的共掺杂的漂移区，诸如前文参考图1至8解释的漂移区11，当然如果不限于在垂直功率器件中实现，诸如图3和5至8的垂直MOSFET。图9图示出具有包括第一和第二掺杂类型的掺杂剂原子的共掺杂的漂移区11的横向功率晶体管的垂直横截面图。在图9的横向功率晶体管中，漏区13和源区31在半导体主体100的横向方向上的远处。在图9的实施例中，栅极电极32被布置在半导体主体100的第一表面101上。然而，这仅仅是示例。还可以将栅极电极32集成在半导体主体100的沟槽中。
图10图示出被实现为二极管的功率半导体器件的垂直横截面图。图10的二极管包括图1中所示的基本器件结构，具有漂移/基区11和第一器件区12。在二极管中，漂移区11还常常称为基区。该二极管还包括通过漂移（基）区11从第一器件区12分离的第二器件区13。第一和第二器件区12、13是二极管的发射区。这些器件区中的一个具有第一掺杂类型的有效掺杂，并且器件区中的另一个具有第二掺杂类型的有效掺杂。出于说明的目的，假设第一器件区12具有有效p掺杂并形成二极管的p发射极，而第二器件区13具有有效n掺杂且形成二极管的n发射极。漂移区11具有有效n掺杂或有效p掺杂，并具有比第一和第二发射区12、13中的每一个低的有效掺杂浓度。发射区12、13的掺杂浓度例如高于1E19cm-3。
根据其他实施例，根据图10的二极管被实现为肖特基二极管。在这种情况下，第二器件区12是肖特基区或肖特基金属。
下面参考图11A至11D来解释用于用第一掺杂类型和第二掺杂类型的掺杂剂原子的共掺杂来形成漂移区11的方法的实施例。图11A至11D的每个示出了该方法的单独方法步骤之前或之后的半导体主体100的垂直横截面图。参考图11A，提供了半导体衬底110。半导体衬底110可以具有第一掺杂类型或第二掺杂类型的基本掺杂，或者可以是本征的。
参考图11A，在半导体衬底110的一个表面上生长第一外延层1201。外延层1201可以具有第一掺杂类型的基本掺杂、第二掺杂类型的基本掺杂，或者可以是本征的。参考以上说明，本征半导体层具有小于1E14cm-3,、小于5E13cm-3或者甚至小于5E13cm-3的掺杂浓度。
参考图11B，第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子被注入到第一外延层1201中。根据一个实施例，分子被注入到以1:1的比包括第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子的外延层1201中。在其中从相同掺杂剂源提供第一和第二掺杂类型的掺杂剂原子的这种方法中，数量完全相同的第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子被注入到外延层1201中。使D为包含分子的掺杂剂原子的掺杂剂剂量，则D1＝D2，其中，D1是第一掺杂类型的掺杂剂原子的掺杂剂剂量，并且D2是第二掺杂类型的掺杂剂原子的掺杂剂剂量。这些掺杂剂剂量是根据外延层1201中的第一和第二掺杂剂原子的期望掺杂浓度而选择的。假设注入的掺杂剂原子在制造工艺结束时被同质地分布在外延层1201中，则第一掺杂剂原子的掺杂浓度由N1=Dl/d给定，并且第二掺杂剂原子的掺杂浓度由N2=D2/d给定，其中，d是外延层1201的厚度。
根据一个实施例，掺杂剂源包括分子，每个分子包括第一掺杂类型的至少一个掺杂剂原子和第二掺杂类型的至少一个掺杂剂原子。一个分子中的第一掺杂类型的掺杂剂原子的数量和一个分子中的第二掺杂类型的掺杂剂原子的数量处于固定比，诸如例如1:1。然而，还可能以除1:1之外的比使用分子。当分子被注入到外延层发1201中时，分子***，使得在外延层1201中可获得第一和第二类型的掺杂剂原子。第一和第二掺杂剂原子的掺杂浓度取决于分子的掺杂剂剂量并取决于每个分子中的第一和第二类型掺杂剂原子的比。适当的分子是例如H2B-PH2, BP, BPF, BPF2, H2B-AsH2, BAs, BAsF, BAsF2，其中，H：氢、B：硼、P：磷、F：氟、As：砷。在这些分子中，硼（B）是p掺杂且磷（P）和砷（As）是n掺杂。
根据其他实施例，第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子随后被注入到外延层1201中或同时从不同的掺杂剂源注入。
可以将图11B和11C中所示的形成外延层和向外延层中引入第一和第二掺杂类型的掺杂剂原子的方法步骤重复若干次，其中，在该方法步骤的每次重复中，在先前已经产生的外延层上形成外延层。根据一个实施例，作为图11D中的外延层1205的最上外延层包括仅一个掺杂类型、即期望净掺杂的掺杂类型的掺杂剂原子。通常，在最上外延层上产生至少一个附加层（未示出），诸如氧化物层。最上外延层1205的共掺杂可以导致用于此附加层与最上外延层1205之间的界面处的不同共掺杂种类的不同分离（segregation）效果。可以通过在最上外延层1205中仅提供一个掺杂类型来防止此类分离效果。最上外延层1205是其中形成了有源器件区的外延层，所述有源器件区诸如MOSFET或IGBT的主体12和源31区。最上外延层1205的净掺杂可以对应于主体区12的期望掺杂。可以使用注入和/或扩散过程来产生源区31。
图11D图示出具有衬底110且具有在衬底110上形成的若干外延层1201—12-05的半导体主体100。单独外延层1201—1205形成整个外延层120。单独外延层1201—1205之间的边界在外延层120中是不可见的。这些边界仅仅是出于图示的目的在图11D中示出的（用短划线）。
为了激活被注入到单独外延层1201—12-05中的掺杂剂原子，可以执行退火工艺。在此退火工艺中，注入的掺杂剂原子在单独外延层中扩散并被激活。可以在每个注入工艺之后执行退火工艺，或者可以在已经形成单独外延层1201—12-05之后执行退火工艺。退火工艺中的注入掺杂剂原子的扩散使得注入的掺杂剂原子均质地或者至少均质地分布在单独外延层1201—12-05中且因此在整个外延层120中。如果期望第一和第二类型掺杂剂原子的均质分布，则使用具有类似扩散常数的第一和第二类型掺杂剂原子，诸如硅中的硼（B）和磷（P）。
图11D中所示的半导体主体100可以被用作用于先前所解释的每个半导体器件的基础。例如在先前所解释的垂直功率晶体管中，半导体衬底110可以形成漏区13，而外延层120可以形成漂移区11，其中，在第一表面101的区域中，可以形成其他器件区，诸如主体和源区12、31和栅极电极32。
可以用第一掺杂类型或第二掺杂类型的基本掺杂来产生形成漂移区11且还可以形成主体区12的外延层120。根据掺杂剂原子如何被引入到单独外延层1201—12-05中，可以以不同的方式获得基本掺杂。当分子被注入到包括第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子的外延层中时，可以通过用第一掺杂类型或第二掺杂类型的基本掺杂形成单独外延层1201—12-05或者通过另外向单独外延层中注入第一掺杂类型或第二掺杂类型的掺杂剂原子来获得基本掺杂。当然，还可能用基本掺杂来产生外延层并附加地向单独外延层中注入第一或第二掺杂类型的掺杂剂原子。
当从不同的掺杂剂源注入第一和第二掺杂类型的掺杂剂原子时，然后可以以不同的掺杂剂剂量注入第一和第二掺杂剂原子，从而获得第一和第二掺杂类型中的一个的基本掺杂。
作为向单独外延层1201—12-05中注入掺杂剂原子的替代，还可能提供掺杂分子，其可以在外延沉积期间的直接、例如气态掺杂工艺中的外延晶体生长期间提供掺杂分子，该掺杂分子可以包括第一和第二掺杂类型中的每一个的一个原子。在这种情况下，不需要中断外延工艺以注入掺杂剂原子，而是可以仅执行一个外延生长工艺以在衬底110上产生对应于层堆叠1201—12-05的半导体层。在此工艺中，包含气体的掺杂剂原子到工艺气体的添加可以改变，以便在外延层的最上区段中提供不同的掺杂。
掺杂分子到单独外延层中的注入的其他替代是在每个外延层1201—12-05上沉积掺杂分子并随后将掺杂剂原子驱动到半导体主体中，所述分子可以包括第一和第二掺杂类型中的每一个的一个原子。随后可以如图11D中所示地使用此工艺。
图12A和12B图示出用于形成半导体主体100的方法，半导体主体100包括具有第一掺杂类型的有效掺杂的漂移区11和具有第二掺杂类型的有效掺杂的补偿区14。图12A和12B中所示的方法步骤是基于如图11D中所示的半导体主体100，并包括半导体衬底110和具有第一和第二掺杂类型的掺杂剂原子的共掺杂的外延层120。第一和第二掺杂类型的掺杂剂原子的掺杂浓度可以是相同的。然而，还可能具有第一或第二掺杂类型的有效掺杂。
参考图12A，在外延层120中形成沟槽121。参考图12B，通过在这些沟槽121中的半导体主体上外延地生长本征半导体材料（具有如上文所指示的掺杂浓度）或具有低掺杂浓度122的半导体材料来填充这些沟槽。就此而论，“低掺杂浓度”是在1E15或5E14之间的掺杂浓度和被视为本征掺杂浓度的掺杂浓度（小于1E14cm-3、小于5E13 cm-3、或者甚至小于1E13 cm-3）。
图13A图示出填充沟槽和沟槽之间的台面（mesa）区的半导体材料122的掺杂分布。参考图13A，半导体材料122中的掺杂浓度是可忽略的，或者与周围半导体材料120的单独掺杂浓度相比小得多，而沟槽之间的台面区包括第一和第二掺杂类型且具有至少1E16cm-3或者甚至至少1E17cm-3的浓度的掺杂剂原子。掺杂浓度N1、N2可以是相等的，或者可以略有不同，从而在台面区中具有第一和第二掺杂类型中的一个的有效掺杂。
在已经用低掺杂、未掺杂或本征半导体材料填充沟槽121之后，执行热工艺，其中，来自台面区的掺杂剂原子扩散到沟槽121中的未掺杂半导体区中。根据一个实施例，台面区11中的共掺杂的掺杂剂原子被选择成使得第二掺杂类型的掺杂剂原子扩散得比第一掺杂类型的掺杂剂原子快。这具有如下效果，即第二掺杂类型的掺杂剂原子的掺杂浓度减小超过台面区中的第一掺杂类型的掺杂剂原子的掺杂浓度，并且第二掺杂类型的掺杂剂原子的掺杂浓度在沟槽121中比第一掺杂类型的掺杂剂原子的掺杂浓度增加更多。在图13B中图示出结果得到的掺杂分布。参考图13B，不同扩散速率下的第一和第二掺杂类型的掺杂剂原子的扩散具有这样的效果，即台面区具有第一掺杂类型的有效掺杂，而沟槽中的材料具有第二掺杂类型的有效掺杂浓度。具有不同扩散速率的n型和p型掺杂剂原子的适当组合是例如As/B、Sb/B、P/Ga/P/AI、P/In，其中，As：砷、B：硼、Sb：锑、P：磷、Ga：镓、Al：铝、In：铟。第一和第二掺杂类型的掺杂剂原子每个具有扩散常数，其中，这些扩散常数是不同的。根据一个实施例，这些扩散常数中的较小的一个在另一扩散常数的50%和100%之间或80%和100%之间。
图12B中所示的半导体结构可以用来产生超结晶体管，台面区形成漂移区11且沟槽121中的半导体材料形成补偿区。
在有效补偿方面，期望的是具有基本上精确的反掺杂，这意味着基本上用来调整载流子迁移率的那些第一和第二掺杂剂原子的平衡。在半导体主体中可以存在提供第一或第二掺杂类型的基本掺杂的其他掺杂剂原子。可以通过实现上述方法中的一个来获得第一和第二掺杂剂原子的平衡，其中，第一和第二类型掺杂原子被以1:1的比引入到半导体主体中。
参考先前的解释，第一和第二掺杂类型的掺杂剂原子的共掺杂可以帮助降低漂移区中的载流子迁移率，并且因此掺杂剂原子的共掺杂帮助增加半导体器件的电压阻挡能力。然而，在漂移区11中可以存在其中不期望载流子迁移率的降低的区域。根据一个实施例，该漂移区包括抵消（counteract）载流子迁移率的降低或增加载流子迁移率的测量。
图14图示出根据其他实施例的半导体主体100的垂直横截面图。图14的半导体主体100包括具有一个导电性类型的有效掺杂浓度且具有至少一个补偿区14的漂移区11，补偿区14具有与第一掺杂类型互补的第二掺杂类型的有效掺杂浓度。此外，扩散阻挡层被布置在漂移区11与补偿区14之间。
当在用半导体材料122填充沟槽之前附加地在至少一个沟槽121的至少侧壁上形成扩散阻挡层16时，可以通过图12A和12B中所示的方法来获得图14的半导体主体100。除侧壁之外，还可以在至少一个沟槽121的底部上形成扩散阻挡层。扩散阻挡层包括例如硅-锗（Si1-xGex）或硅-锗-碳（Si1-x-yGexCy），在其上，可以外延地生长作为沟槽121的填充材料的硅。
扩散阻挡层16在扩散阻挡层与漂移区11之间的界面处将第一和第二掺杂剂类型的掺杂剂原子分离，因为扩散阻挡层16允许一个导电性类型的掺杂剂原子通过扩散阻挡层扩散，而另一导电性类型的掺杂剂原子的扩散被阻止或者至少被妨碍。因此，在已参考图12B解释的扩散过程中，一个导电性类型的掺杂剂原子累积在沟槽填充材料122中，导致填充材料中的一个导电性类型的有效掺杂浓度，而另一导电性类型的有效掺杂浓度至少在接近于漂移区11与扩散阻挡层之间的界面的那些区域中保持在漂移区11中。例如，作为阻挡层材料的SiGe或SiGeC允许n型磷（P）掺杂剂原子比p型硼（B）原子更容易地通过阻挡层扩散。因此，当使用P和B作为掺杂原子时和当使用SiGe或SiGeC作为阻挡层材料时，至少一个补偿区14具有有效n掺杂（由P掺杂剂原子引发），而漂移区11具有有效p掺杂（由B掺杂剂原子引发）。
为了有效补偿，精确的反掺杂是必需的，并且与之一起地需要注入以1:1的比由掺杂原子组成的分子的方法。针对本实施例，以1:1的比包含硼（B）和磷（P）原子的分子的注入是优选的， 因为两个原子都具有非常类似的扩散常数，这在经由阻挡层的向外扩散发生之前支持台面区中的补偿掺杂。
根据图15中所示的其他实施例，漂移区11包括至少一个半导体层15，其具有与漂移区的其他区的半导体材料的晶格不同的晶格。根据一个实施例，半导体主体包括硅（Si），而半导体层包括硅-锗（SiGe）。SiGe具有与硅的晶格不同的晶格。这在SiGe层与周围半导体材料之间的界面的区域中引起机械应力。在其中发生此类应力的区域中，增加载流子迁移率。当然，可以提供引起机械应力的若干此类层。
图15的半导体层15是水平层。然而，这仅仅是示例，还可以将此层15实现为垂直层（未示出），或者其可以包括水平和垂直层区段（未示出），诸如层区段内衬侧壁和沟槽的底部，该沟槽后来被填充。
如参考图11A至11D所解释的，当使用外延生长过程来产生漂移区11时，可以通过简单地将前体（precursor）从前体产生硅变成前体产生SiGe来在外延生长过程中容易地产生层15， 诸如SiGe层。
参考上文的说明，可以通过用第一和第二掺杂类型的掺杂剂原子对漂移区（基区）11进行共掺杂来在功率半导体器件的漂移区或基区中增加临界电场强度（其为发生雪崩击穿时的场强）。“共掺杂”意指除漂移区11的期望基本掺杂之外，具有相同掺杂浓度的第一和第二掺杂类型的掺杂剂原子被引入到漂移区11中，使得这些共掺杂的原子不影响漂移区11的净掺杂，但是减小载流子的平均自由路径长度，并且因此帮助增加临界电场强度。
参考以上说明，可以用第一和第二掺杂原子对完整漂移区11进行共掺杂，从而遍及整个漂移区11增加临界电场强度。根据其他实施例，用第一和第二类型掺杂原子对半导体器件、特别是功率半导体器件的仅那些器件区进行共掺杂，其中在半导体器件的操作中发生高场强。因此，在这种情况下，仅局部地增加临界电场强度。
下面参考图16至24来解释包括共掺杂以便局部地增加临界电场强度的器件区的不同实施例。
图16图示出其中实现了功率半导体器件的半导体主体100的垂直横截面图。图16的半导体器件包括第一器件区11与第二器件区12之间的pn结。第一和第二器件区11、12是例如MOSFET或IGBT的漂移区11和主体区12或二极管的基区11和阳极区12。前文已经解释了那些半导体器件的实施例。
参考图16，pn结具有在半导体主体100的第一表面101与pn结的区段之间的弯曲区，其中，pn结本质上平行于第一表面101行进。pn结的此弯曲区在有源器件区的边缘处。例如，在MOSFET或IGBT中，有源器件区包括晶体管单元（在图16中未示出）。当pn结被反向偏置、使得耗尽区在漂移区（基区）11中扩展时，在pn结的弯曲区的区域中发生最高电场强度。为了局部地增加此区域中的临界电场强度，半导体器件包括共掺杂半导体区61（在图16中用短划线示出）。此共掺杂半导体区61包括pn结的弯曲区。此外，共掺杂区61在第一器件区11（漂移区、基区）和第二器件区12（主体区、阳极区）中。共掺杂区61的第一和第二器件区11、12的净掺杂可以对应于其他区中的这些第一和第二器件区11、12的掺杂浓度。然而，共掺杂区61另外包括具有相同掺杂浓度的第一和第二类型掺杂原子，从而在不影响第一和第二器件区11、12的基本掺杂的情况下减小了共掺杂区61中的载流子的平均自由路径长度。区域61中的共掺杂剂原子的掺杂浓度例如高于1E18cm-3。
可选地，场板71可以被布置在半导体主体100的第一表面101上和绝缘层（未示出）的弯曲区上，绝缘层的弯曲区被布置在场板71与半导体主体100之间。场电极71可以是浮置的，或者可以被电连接到第二器件区12。根据一个实施例，共掺杂区61包括作为p型掺杂原子的硼原子和作为n型掺杂剂原子的磷原子。可以从以1:1的比包括第一和第二掺杂类型的掺杂剂原子的一个公共掺杂剂源向半导体主体中引入对基本掺杂没有贡献的共掺杂区61的那些掺杂剂原子。包括p型硼（B）和n型磷原子的适当（气体）掺杂剂源的示例是H2B-PH2, BP, BPF, 或 BPF2。
可以使用任何适当的掺杂剂源来获得第一和第二半导体器件11、12的（p型或n型）基本掺杂（净掺杂）。
图17图示出根据其他实施例的半导体器件的垂直横截面图。图17的半导体器件是基于图16的半导体器件，使得结合图16提供的说明相应地适用于图17的实施例。
图17的半导体器件包括在pn结的弯曲区与半导体主体100的横向边缘103之间的边缘终止结构。横向边缘103在半导体主体100的横向（水平）方向上终止半导体主体100。根据本实施例的边缘终止结构包括在第一器件区11中且邻近于第一表面101的一个场环81。场环81被与第一器件区11互补地掺杂，并且其可以在半导体主体100的水平平面中围绕第二器件区12。场环81在半导体主体100的横向方向上在第二器件区12的远处。该半导体器件还可以包括与第一器件区11相同掺杂类型的沟道截断环82，但是被更高度地掺杂。沟道截断环82邻近于横向边缘103和第一表面101。
参考图17，可以沿着第一表面101在第二器件区12与场环81之间布置共掺杂区621、622。在本实施例中，存在相互远离且远离pn结和场环81的两个共掺杂区621、622。此外，可以在场环81和沟道截断环82之间布置共掺杂区631、632、633、634。这些共掺杂区631—634相互远离且远离场环81和沟道截断环82。这些共掺杂区631—634中的每一个邻近于第一表面101。在图17的实施例中，共掺杂区621、631、634在其中在场板71、72、73中存在台阶的那些区域下面，并且共掺杂区622、632、633在场板71、72、73的（上）端下面。存在其中在半导体主体100中可以发生电场的峰值的区域。通过提供共掺杂区621—634减小了这些峰值。作为提供若干共掺杂区621—634的替代，可以在沿着表面101的区域中对完整边缘区进行共掺杂，其为在第二器件区12与边缘103之间的区域。
图17的器件包括至少一个其他共掺杂区64。该共掺杂区包括场环81与第一器件区11之间的pn结的弯曲区。关于图17的共掺杂区621—622、631—634、64的第一和第二类型掺杂原子的掺杂浓度，以及关于下面解释的其他共掺杂区的掺杂浓度，相应地适用关于图16的共掺杂区61的说明。
图18图示出具有平面栅极电极32的功率MOSFET或功率IGBT的垂直横截面图。此半导体器件对应于将被参考的图5的半导体器件。在图5的实施例中，在垂直横截面图中示意性地将主体区12示为基本上具有矩形形状。然而，这仅仅用于解释和举例说明半导体器件的基本结构。在实际MOSFET或IGBT中，平面功率MOSFET或功率IGBT的主体区在垂直截面中具有圆角，如图18中所示。
参考图18，半导体器件在主体区12与漂移区11之间的pn结的发生pn结的最大曲率的那些区域中包括共掺杂区65。在共掺杂区65中，漂移区11和主体区的净掺杂浓度可以对应于半导体主体的其他区域中的漂移区11和主体区12的掺杂浓度。
另外或替代地，半导体器件还包括接近于主体区12中的表面101的共掺杂半导体区65'。还可以将此共掺杂区65'布置在横向地毗邻主体区12的漂移区12的那些区域中。接近于表面的共掺杂区65'帮助改进半导体器件的针对宇宙辐射的鲁棒性。
图19图示出包括沟槽栅极电极32的功率MOS晶体管的垂直横截面图。图19的半导体器件是基于将被参考的图7的半导体器件。补偿区14（用短划线画出）是可选的。图19的半导体器件包括沿着栅极氧化物33在漂移区11中的栅极电极33下面的共掺杂区66。在图19的实施例中，这些共掺杂区位于其中发生栅极电极和栅极电介质33的最大曲率的那些位置上。
根据图20中所示的其他实施例，共掺杂区66可以在栅极电极32下面沿着栅极电介质33完全延伸。
图21和22图示出图19和20的半导体器件的修改。在图21和22的半导体器件中，场电极34被布置在栅极电极32下面的漂移区11中，并通过场电极电介质34与漂移区11介电绝缘。在这些实施例中，共掺杂区66位于在场电极34下面且毗邻场电极电介质35的漂移区11中。而在图21和22的实施例中，，共掺杂区66分别地毗邻栅极电介质33和场电极电介质35。根据其他实施例，这些共掺杂区66例如在电流流动的方向上（在这些实施例中其为垂直方向）远离栅极电介质33和场电极电介质35。该距离例如在50nm和500nm之间。远离栅极电介质33和场电极电介质35实现这些共掺杂区66特别是在IGBT中有用，但是也可以在MOSFET中实现。
图23图示出具有沟槽栅极电极32的MOS晶体管的垂直横截面图。在本实施例中，主体区12包括延伸至漂移区11中的弯曲区段12'。可以用场电极34来实现半导体器件（如图23中所示）。然而，根据其他实施例，还可以实现类似于没有场电极的图19和20的半导体器件的半导体器件。在图23的半导体器件中，共掺杂区67在弯曲主体区段12'的区域中。
图24图示出根据其他实施例的半导体器件的垂直横截面图。图24分别地图示出MOSFET、IGBT或二极管的漂移区（基区）11和漏区（集电区）13。在本实施例中，共掺杂区68被布置在邻近于漏区（集电区）13或接近于此漏区（集电区）13的漂移区11中。与漂移区（基区）11为相同掺杂类型但比漂移区（基区）11更高度地掺杂的场截止区（未示出）位于漂移区（基区）11中或邻近于漏区（集电区）13。根据一个实施例，场截止区被布置在共掺杂区68中。
图25图示出闸流晶体管的放大栅极结构的垂直横截面图。该放大栅极结构被布置在闸流晶体管的p型基区12中，p型基区12毗邻n型基区。放大栅极结构包括多个放大栅极AG1—AG5，每个放大栅极AG1—AG5包括n型半导体区和将n型半导体区与p型基区12相连的电极。单独放大栅极是相互远离的，其中，p型基区以常规方式包括在第二和第三放大栅极AG2、AG3之间的电阻R（在图25中示意性地示出）。在该电阻的区域中，实现了共掺杂区69。
诸如“下”、“下面”、“较低”、“之上”、“上”等空间相对术语被用于描述的容易性以解释一个元素相对于第二元素的定位。除与图中所描绘的那些不同的取向之外，这些术语意图涵盖器件的不同取向。此外，还使用诸如“第一”、“第二”等的术语来描述各种元素、区域、部分等，并且也不意图是限制性的。相同的术语遍及整个描述指代相同的元素。
如本文所使用的那样，术语“具有”、“包含”、“包括”等是开放性术语，其指示所述元素或特征的存在，但是不排除附加元素或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文另外明确地指出。
鉴于以上变化和应用范围，应理解的是本发明不受前述说明的限制，也不受附图的限制。事实上，本发明仅仅由以下权利要求书及其法律等价物来限制。

Claims (30)

1.一种包括器件区的半导体器件，该器件区包括至少一个器件区区段，其包括第一掺杂类型且具有至少1E16 cm-3的第一掺杂浓度的掺杂剂原子和第二掺杂类型且具有至少1E16 cm-3的第二掺杂浓度的掺杂剂原子。
2.权利要求1的半导体器件，其中，至少一个器件区区段具有第一和第二掺杂类型中的一个的有效掺杂浓度。
3.权利要求2的半导体器件，其中，有效掺杂浓度在1E13 cm-3 与 1E16 cm-3之间, 或在 5E13 cm-3 与 5E15 cm-3之间。
4.权利要求1的半导体器件，
其中，第一掺杂浓度为至少1E17 cm-3，以及
其中，第二掺杂浓度为至少1E17 cm-3。
5.权利要求1的半导体器件，其中，第一掺杂类型的掺杂剂原子包括磷、氮、硅、砷或锑中的至少一个。
6.权利要求1的半导体器件，其中，第二掺杂类型的掺杂剂原子包括硼、镓、铟、钙、锌、铍、镁和铝中的至少一个。
7.权利要求1的半导体器件，
其中，第一掺杂类型的掺杂剂原子包括磷原子，以及
其中，第二掺杂类型的掺杂剂原子包括硼原子。
8.权利要求1的半导体器件，还在器件区中包括至少一个应力引发半导体层。
9.权利要求8的半导体器件，其中，器件区包括硅（Si），并且其中，所述应力引发层包括硅-锗（SiGe）。
10.权利要求1的半导体器件，其中，半导体器件被实现为MOS晶体管，并且其中，器件区是漂移区。
11.权利要求1的半导体器件，其中，半导体器件被实现为双极二极管，并且其中，器件区是基区。
12.权利要求1的半导体器件，其中，半导体器件被实现为肖特基二极管，并且其中，器件区是漂移区。
13.权利要求1的半导体器件，其中，器件区包括pn结。
14.权利要求13的半导体器件，其中，pn结是MOS晶体管的主体区与漂移区之间的pn结。
15.权利要求13的半导体器件，其中，pn结是二极管的发射区与基区之间的pn结。
16.权利要求1的半导体器件，其中，器件区毗邻电介质层。
17.权利要求16的半导体器件，其中，电介质层是MOS晶体管中的栅极电介质或场电极电介质。
18.权利要求1的半导体器件，其中，器件区是在放大栅极结构的两个放大栅极之间的闸流晶体管的p型基区中实现的。
19.一种产生半导体器件的方法，该方法包括：
i. 提供半导体衬底；
ii. 在半导体衬底上形成外延层；以及
iii. 向外延层中引入第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子。
20.权利要求19的方法，还包括：
iv. 重复方法步骤i.至iii.至少一次，从而形成至少两个外延层，其中，在方法步骤i.至iii.的每次重复中，在已经在前一方法步骤ii中产生的外延上形成步骤ii.中的外延层。
21.权利要求19的方法，其中，在方法步骤iii.中，引入以预定义比包括第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子的分子。
22.权利要求21的方法，其中，预定义比是1:1。
23.权利要求19的方法，其中，在方法步骤iii.中，在外延层的晶体生长期间和外延层的晶体生长之后中的至少一个引入掺杂剂原子。
24.权利要求23的方法，其中，在外延晶体生长之后向外延层中引入掺杂剂原子包括注入过程和扩散过程中的至少一个。
25.权利要求19的方法，其中，用第一和第二掺杂类型的一个的基本掺杂来产生外延层。
26.权利要求19的方法，还包括：
v. 在外延层中的至少一个中形成至少一个沟槽；
vi. 用单晶半导体材料来填充至少一个沟槽；以及
vii. 使掺杂剂原子从周围半导体材料扩散到填充至少一个沟槽的材料中。
27.权利要求26的方法，其中，第一和第二掺杂类型的一个的掺杂剂原子被选择为具有比第一和第二掺杂类型中的另一个的掺杂剂原子更高的扩散速率。
28.权利要求26的方法，还包括：
viii. 至少在至少一个沟槽的侧壁上形成扩散阻挡层。
29.权利要求28的方法，其中，扩散阻挡层包括SiGe和SiGeC中的一个。
30.权利要求24的方法，其中，第一和第二掺杂类型的掺杂剂原子中的每个具有扩散常数，其中，扩散常数中的较小的一个在另一扩散常数的50%和100%之间或在80%和100%之间。
CN201310273728.7A 2012-07-02 2013-07-02 半导体器件和用于产生掺杂半导体层的方法 Pending CN103531613A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/539,944 US20140001514A1 (en) 2012-07-02 2012-07-02 Semiconductor Device and Method for Producing a Doped Semiconductor Layer
US13/539,944 2012-07-02

Publications (1)

Publication Number Publication Date
CN103531613A true CN103531613A (zh) 2014-01-22

Family

ID=49754366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310273728.7A Pending CN103531613A (zh) 2012-07-02 2013-07-02 半导体器件和用于产生掺杂半导体层的方法

Country Status (3)

Country Link
US (2) US20140001514A1 (zh)
CN (1) CN103531613A (zh)
DE (1) DE102013212787B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390527A (zh) * 2014-09-03 2016-03-09 精工爱普生株式会社 有机电致发光装置以及电子设备
CN110277312A (zh) * 2018-03-13 2019-09-24 英飞凌科技德累斯顿公司 用于在半导体本体中形成互补掺杂半导体区域的方法
CN111293115A (zh) * 2018-12-06 2020-06-16 英飞凌科技奥地利有限公司 半导体器件和用于生产半导体器件的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956638B (zh) * 2012-11-13 2015-04-15 清华大学 连体igbt器件及其加工方法
US9275862B2 (en) * 2013-05-10 2016-03-01 Infineon Technologies Austria Ag Compensation devices
US9620457B2 (en) 2013-11-26 2017-04-11 Infineon Technologies Ag Semiconductor device packaging
US9601368B2 (en) 2015-07-16 2017-03-21 Infineon Technologies Ag Semiconductor device comprising an oxygen diffusion barrier and manufacturing method
US10403711B2 (en) 2016-02-24 2019-09-03 General Electric Company Designing and fabricating semiconductor devices with specific terrestrial cosmic ray (TCR) ratings
DE102016104327B4 (de) 2016-03-09 2023-12-28 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016111940B4 (de) 2016-06-29 2019-07-25 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102016115758B3 (de) 2016-08-25 2018-03-01 Infineon Technologies Austria Ag Halbleitervorrichtung, enthaltend eine Superjunction-Struktur
FR3076661A1 (fr) * 2018-01-05 2019-07-12 Stmicroelectronics (Tours) Sas Triode semiconductrice
CN109713029B (zh) * 2018-12-14 2021-08-03 无锡紫光微电子有限公司 一种改善反向恢复特性的多次外延超结器件制作方法
CN109686781B (zh) * 2018-12-14 2021-08-03 无锡紫光微电子有限公司 一种多次外延的超结器件制作方法
US10892320B2 (en) * 2019-04-30 2021-01-12 Vanguard International Semiconductor Corporation Semiconductor devices having stacked trench gate electrodes overlapping a well region
CN110212030A (zh) * 2019-04-30 2019-09-06 上海功成半导体科技有限公司 超结器件结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100313161A1 (en) * 2009-06-09 2010-12-09 Le Chevalier Vincent Electronic paper display device event tracking
CN102214692A (zh) * 2010-04-02 2011-10-12 台湾积体电路制造股份有限公司 高压半导体晶体管及其制造方法
US8133789B1 (en) * 2003-04-11 2012-03-13 Purdue Research Foundation Short-channel silicon carbide power mosfet

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007025392A1 (en) 2005-09-01 2007-03-08 Eth Zurich Semiconductor structure with n-type region codoped with group i or ii elements
EP2674966B1 (en) * 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
WO2008033303A2 (en) * 2006-09-11 2008-03-20 President And Fellows Of Harvard College Branched nanoscale wires
US8159024B2 (en) 2007-04-20 2012-04-17 Rensselaer Polytechnic Institute High voltage (>100V) lateral trench power MOSFET with low specific-on-resistance
US8148748B2 (en) * 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
JP2009130190A (ja) 2007-11-26 2009-06-11 Toshiba Corp 半導体装置および半導体装置の製造方法
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US7910983B2 (en) * 2008-09-30 2011-03-22 Infineon Technologies Austria Ag MOS transistor having an increased gate-drain capacitance
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US7977180B2 (en) 2008-12-08 2011-07-12 GlobalFoundries, Inc. Methods for fabricating stressed MOS devices
US8592900B2 (en) * 2010-11-03 2013-11-26 Texas Instruments Incorporated Drain extended CMOS with counter-doped drain extension
US8633095B2 (en) 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US8785306B2 (en) * 2011-09-27 2014-07-22 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices
US8541862B2 (en) 2011-11-30 2013-09-24 Freescale Semiconductor, Inc. Semiconductor device with self-biased isolation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133789B1 (en) * 2003-04-11 2012-03-13 Purdue Research Foundation Short-channel silicon carbide power mosfet
US20100313161A1 (en) * 2009-06-09 2010-12-09 Le Chevalier Vincent Electronic paper display device event tracking
CN102214692A (zh) * 2010-04-02 2011-10-12 台湾积体电路制造股份有限公司 高压半导体晶体管及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390527A (zh) * 2014-09-03 2016-03-09 精工爱普生株式会社 有机电致发光装置以及电子设备
CN105390527B (zh) * 2014-09-03 2020-09-04 精工爱普生株式会社 有机电致发光装置以及电子设备
CN110277312A (zh) * 2018-03-13 2019-09-24 英飞凌科技德累斯顿公司 用于在半导体本体中形成互补掺杂半导体区域的方法
CN110277312B (zh) * 2018-03-13 2024-04-12 英飞凌科技德累斯顿公司 用于在半导体本体中形成互补掺杂半导体区域的方法
CN111293115A (zh) * 2018-12-06 2020-06-16 英飞凌科技奥地利有限公司 半导体器件和用于生产半导体器件的方法

Also Published As

Publication number Publication date
DE102013212787A1 (de) 2014-01-02
DE102013212787B4 (de) 2022-03-03
US10325996B2 (en) 2019-06-18
US20140001514A1 (en) 2014-01-02
US20180061962A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
CN103531613A (zh) 半导体器件和用于产生掺杂半导体层的方法
US7723783B2 (en) Semiconductor device
US9947741B2 (en) Field-effect semiconductor device having pillar regions of different conductivity type arranged in an active area
US9443972B2 (en) Semiconductor device with field electrode
CN102376767B (zh) 具有减小的短路电流的晶体管器件
US7759733B2 (en) Power semiconductor device and method for producing the same
CN100592532C (zh) 具有“u”字形漂移区的半导体器件
CN103460392B (zh) 半导体装置及其制造方法
CN104716168B (zh) 带有复合区的半导体器件
CN104701178A (zh) 使用电化学蚀刻制造半导体器件方法以及半导体器件
CN105322002A (zh) 反向传导igbt
CN103531632B (zh) 包括边缘区域的半导体器件和制造半导体器件的方法
CN104779278A (zh) 双极半导体器件及其制造方法
CN103996700A (zh) 包括注入区的超级结半导体器件
CN103996705A (zh) 带有具有竖直杂质分布的超级结结构的半导体器件
CN104218087A (zh) 半导体器件及其制造方法
US9502402B2 (en) Semiconductor device
CN103915485A (zh) 电荷补偿半导体器件
CN103165604A (zh) 具有节省空间的边缘结构的半导体部件
US20060273428A1 (en) Semiconductor device and method of manufacture
CN103000667A (zh) 半导体器件和制造该半导体器件的方法
CN106252414A (zh) 具有场电极和改进的雪崩击穿行为的晶体管
CN103311300A (zh) 电荷补偿半导体器件
US8530300B2 (en) Semiconductor device with drift regions and compensation regions
CN105280712A (zh) 电荷补偿器件及其制造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140122