DE102013102437B4

DE102013102437B4 - Referenzschaltkreiskonfiguration für das Messen von Widerstandszuständen von MRAM-Bitzellen

Info

Publication number: DE102013102437B4
Application number: DE102013102437.8A
Authority: DE
Inventors: Yue-Der Chih; Kai-Chun Lin; Hung-Chang Yu; Chun Jung Lin
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2012-04-03
Filing date: 2013-03-12
Publication date: 2017-08-31
Anticipated expiration: 2033-03-13
Also published as: KR101424330B1; TW201351739A; US8687412B2; US20130258762A1; TWI550925B; DE102013102437A1; KR20130112651A

Abstract

Digitaler Speicher, der aufweist: zumindest eine magnetoresistive Speicherzelle, die ein magnetisches Tunnelübergangselement (35) aufweist mit einer festgelegten magnetischen Schicht (37), die ein dauerhaft orientiertes magnetisches Feld aufweist, und mit einer freien magnetischen Schicht (36), die eine magnetische Feldkomponente aufweist, welche in einem Zustand niedrigen elektrischen Widerstands parallel zu dem magnetischen Feld der festgelegten Schicht (37) und in einem Zustand hohen elektrischen Widerstands antiparallel zu dem magnetischen Feld der festgelegten Schicht (37) wechselbar ausgerichtet ist, wobei ein Datenwert in der Speicherzelle durch Ausrichtung des magnetischen Felds der freien Schicht (36) in Bezug auf die festgelegte Schicht (37) wechselbar gespeichert und über Unterschiede in einem Speicherzellenwert eines elektrischen Parameters, der von der Speicherzelle produziert wird, wenn diese einem Speicherzellenlesestrom ausgesetzt ist, erfassbar ist; einen Referenzschaltkreis, der einen hohen Referenzwiderstand (64) und einen niedrigen Referenzwiderstand (65) aufweist, wobei der Referenzschaltkreis einen elektrischen Parameter erzeugt, der einen Referenzwert aufweist, wenn er einem Referenzschaltkreisstrom ausgesetzt ist; einen Komparatorschaltkreis (55), der dazu verbunden ist, um den Referenzwert mit dem Speicherzellenwert zu vergleichen, wobei der Komparatorschaltkreis eine Ausgabe aufweist, welche den Datenwert ausgibt, der dem Speicherzellenwert entspricht, wobei der Speicherzellenwert größer oder kleiner als der Referenzwert ist; wobei der Referenzwert einen Wert repräsentiert, der zwischen zwei Werten des elektrischen Parameters liegt, die von der Speicherzelle in den Zuständen hohen und niedrigen elektrischen Widerstands erzeugt werden; wobei der Referenzschaltkreis zwei magnetische Referenztunnelübergangselemente (64, 65) aufweist, wobei jedes der Referenztunnelübergangselemente (64, 65) eine festgelegte magnetische Schicht, die ein dauerhaft orientiertes magnetisches Feld aufweist, und eine freie ...

Description

Hintergrund
Die vorliegende Offenbarung betrifft Verfahren und Vorrichtungen für das Unterscheiden der logischen Niveaus, die in magnetischen Speicherelementen gespeichert und durch wechselbare Hoch- und Niedrigwiderstandszustände repräsentiert sind. Für die Bestimmung des vorliegenden Widerstandszustands eines Elements wird ein oder werden mehrere Parameter, welche mit dem Widerstand des Elements variieren, mit entsprechenden Parametern in einem Referenzschaltkreis verglichen.
Der Referenzschaltkreis weist ein oder mehrere magnetische Referenzspeicherelemente auf, welche sowohl den Hoch- als auch den Niedrigwiderstandszustand vorgeben. Ausgangspunkt des Vergleichs ist ein Niveau des Parameters, das zwischen Parameterniveaus fällt, welche den Hochwiderstandszustand und den Niedrigwiderstandszustand wiedergeben, und welches als Vergleichsschwellwert verwendet wird. Bei einer Ausführungsform wird ein Mittelwert von Stromamplituden durch magnetische Elemente in entsprechenden Hoch- und Niedrigwiderstandszuständen mit einer Stromamplitude in einem Element verglichen, das ausgelesen werden soll. Das Ergebnis des Vergleichs gibt an, ob sich das Element in einem Hochwiderstandszustand oder einem Niedrigwiderstandszustand befindet.
Bei einer Ausführungsform wird dieselbe Vormagnetisierungsstrompolarität verwendet, um die Widerstände der Speicherelemente und ebenso der Vergleichszellen zu messen, wobei Spannungen erzeugt werden, welche mit den Eingängen eines Spannungskomparators verbunden sind. Genauer werden die sich unterscheidenden festen oder wechselbaren magnetischen Schichten der Hoch- und Niedrigwiderstandsvergleichszellen mit entgegengesetzt ausgerichteter Polarität in Bezug auf den Vormagnetisierungsstrom angeordnet, während diese Polarität sowohl für den Quellstrom des Hoch- als auch des Niedrigwiderstandsstrangs des Referenzschaltkreises verwendet wird. Dadurch wird ein einfacher und effektiver Schaltkreis für das Auslesen von Bitwerten bereitgestellt.
Die spezifische Strompolarität und die relative Ausrichtung der magnetischen Schichten sind derart gewählt, dass das Risiko von Auslesestörungsfehlern bei dem Vergleich der Zellen des Referenzschaltkreises sowohl für die Hoch- als auch die Niedrigwiderstandszustände vermieden wird. Es verbleibt jedoch ein Auslesestörungsrisiko bezüglich des auszulesenden Speicherelements, nämlich in dem Fall, dass das Speicherelement in dem bestimmten Widerstandszustand vorliegt, welcher anfällig für Auslesestörungsfehler bei der angelegten Vormagnetisierungsstrompolarität ist. Der logische Zustand des auszulesenden Speicherelements ist anfänglich unbekannt, so dass ein Auslesestörungsrisiko bei bestimmten Kombinationen von Vormagnetisierungsstrompolarität, Ausrichtung der magnetischen Elemente in dem Schaltkreis und Hoch- oder Niedrigwiderstandszustand unvermeidbar ist.
Ein Spin-Transfer-Torque-Magneto-Resistive-Random-Access-Memory (STT-MRAM) speichert Datenwerte in Speicherelementen, welche zwei überlagerte Schichten eines magnetischen Materials aufweisen, die über einen dünnen nicht leitenden Film voneinander getrennt sind, wodurch ein magnetischer Tunnelübergang oder „MTJ” festgelegt wird. Die beiden Schichten weisen eine magnetische Schicht auf, welche permanent magnetisch bei einer festen Ausrichtung des magnetischen Felds ist, und eine wechselbar magnetisierte magnetische Schicht.
Die wechselbar magnetisierte magnetische Schicht kann in eine oder zwei Richtungen in Bezug auf die permanent magnetisierte Schicht magnetisiert werden. Die beiden Ausrichtungen sind gekennzeichnet durch sich eindeutig unterscheidende Serienwiderstände durch die überlagerten Schichten des MTJ. Die Ausrichtung des magnetischen Felds der wechselbaren Schicht kann genauso wie die permanent magnetische Schicht ausgerichtet sein (parallel), oder das magnetische Feld der wechselbaren Schicht kann genau entgegengesetzt zu dem der permanent magnetischen Schicht ausgerichtet sein (antiparallel). Der parallel ausgerichtete Zustand weist einen vergleichsweise niedrigeren Widerstand und der Zustand mit der antiparallelen Ausrichtung weist einen höheren Widerstand auf. Die beiden Zustände repräsentieren über eine Messung ihrer relativ höheren oder niedrigeren Widerstände (R_H und R_L) unterschiedliche binäre logische Zustände der Bits in dem Speicher.
Die dünne Nichtleiterschicht kann beispielsweise Magnesiumoxid (MgO) aufweisen. Die permanent magnetische Schicht ist eine Referenzschicht und kann als „festgelegte” Schicht oder als die festgelegte magnetische Scheibe bezeichnet werden. Die wechselbare magnetische Schicht oder Scheibe wird als „freie” Schicht bezeichnet. Wenn die freie Schicht einer Bitzelle, die einen MTJ aufweist, entlang der einen oder der anderen Ausrichtung in Bezug auf die Feldausrichtung der Referenzschicht magnetisiert worden ist, bleibt dieser Zustand erhalten, ohne dass es notwendig ist, die elektrische Leistung an der Bitzelle aufrechtzuerhalten. Der Speicher ist nicht flüchtig. Ein Halbleiterspeicher, welcher MTJ-Elemente verwendet, kann auf eine kleine Zellengröße skaliert werden, benötigt wenig Leistung für die Lese- und Schreibvorgänge und funktioniert bei Frequenzen, die vergleichbar sind mit flüchtigen Speichern der Art, welche Datenriegel oder über Kreuz verbundene Inverter verwenden, ohne jedoch vergleichbare Werte für die Stromleckage aufzuweisen.
Für das Auslesen des logischen Werts einer MTJ-Bitzelle wird ein Vormagnetisierungsstrom seriell durch die überlagerten magnetischen Schichten angelegt, wodurch eine Bitzellenauslesespannung ausgebildet wird. Unter der Annahme, dass dieselbe Vormagnetisierungsstromamplitude angelegt wird, wird eine Spannungsamplitude gemäß dem Ohm'schen Gesetz, U = IR, erzeugt, welche sich von dem Serienwiderstand durch den MTJ und die überlagerten magnetischen Schichten unterscheidet. Eine höhere oder eine niedrigere Spannung bei demselben Vormagnetisierungsstromniveau zeigt an, ob die Bitzellenschichten parallel oder antiparallel magnetisiert sind.
Unter Verwendung eines Spannungskomparators, welcher ein Referenzspannungsniveau aufweist, welches mit einem Komparatoreingang verbunden ist, wobei die auszulesende Bitzelle mit dem anderen Komparatoreingang verbunden ist, wird die Spannung über die Bitzelle mit der Referenzspannung verglichen, wobei die Ausgabe des Komparators den logischen Wert repräsentiert, der von der Bitzelle ausgelesen worden ist.
Ein ideales Referenzspannungsniveau ist diejenige Spannung, welche von dem Anlegen des Auslesestroms an einen Widerstand resultieren würde, welcher zwischen dem Hochwiderstandswert R_H und dem Niedrigwiderstandswert R_L liegt und vorzugsweise sowohl von R_H als auch von R_L deutlich beabstandet ist, also etwa mittig zwischen diesen angeordnet ist. Es ist jedoch so, dass die Herstellungsschwankungen derart groß sind, dass die bei der Herstellung von MRAM-Bitzellen-Arrays erzeugten R_H- und R_L-Widerstände variieren können. Kleine Unterschiede in der Dicke der Magnesiumoxid- oder anderen Barriereschichten zwischen den magnetischen Schichten können eine deutliche Auswirkung auf die Widerstande R_H und R_L haben.
Es ist möglich, einen Spannungskomparator bereitzustellen, der mit einer Spannungsreferenzamplitude für jede Bitzellenposition in adressierbaren Speicherwortdaten verbunden ist. Geschaltete Adressierungsanordnungen sind möglich für Zellenbänke, für adressierbare Speicherwortdaten, usw. in adressierten und/oder Zeitmultiplexanordnungen. Zur Vereinfachung der Diskussion kann als nicht beschränkendes Beispiel angenommen werden, dass mehrere Spannungskomparatoren bereitgestellt sind, mit einem Komparator für jede Bitposition irgendeines Speicherworts, welches gesperrt oder an den Vergleichsschaltkreis adressiert ist. Bei diesem Beispiel werden die Bitwerte für sämtliche Bitzellen in einem Speicherwort parallel ausgelesen, wenn die Bitzellen von einem dekodierten Speicherwortleitungssignal gemeinsam adressiert werden.
Die an die Komparatoren für die Bitzellen (oder für einige Untergruppen von Bitzellen, etwa Bitzellen an einer gegebenen Bitposition) angelegte Referenzspannung könnte auf verschiedene Weise bestimmt werden. Beispielsweise kann ein Spannungsteiler mit festgelegten Widerstandswerten zwischen einer Stromquellenspannung und Erde eine festgelegte Referenzspannung an der Anschlussstelle zwischen den festen Widerständen festlegen.
Man könnte versuchen, eine feste Referenzspannung festzulegen, welche geringfügig kleiner als die niedrigste erwartete Spannung ist, welche von einer nominellen Lesestromamplitude durch irgendeine der Bitzellen erzeugt wird, wenn sich diese in ihrem Hochwiderstandszustand befindet. Sämtliche Bitzellenlesespannungen, welche eine Lesespannung erzeugen, die niedriger als diese ist, können betrachtet werden, sich in dem Zustand niedrigen Widerstands zu befinden. Auf ähnliche Weise könnte man eine Referenzspannung festlegen, welche geringfügig höher als die höchste erwartete Spannung ist, welche von einer nominellen Lesestromamplitude durch eine Bitzelle erzeugt wird, wenn sich diese in ihrem Zustand niedrigen Widerstands befindet. Sämtliche Bitzellenlesespannungen, welche eine Lesespannung erzeugen, die höher als diese ist, können betrachtet werden, sich in dem Zustand hohen Widerstands zu befinden. Kurz gesagt, verwenden diese Techniken für den Vergleich den niedrigsten, hohen Widerstand oder den höchsten, niedrigen Widerstand als den Schwellwert. Eine derartige Konfiguration wäre jedoch nicht optimal, weil der Unterschied zwischen dem Vergleichsschwellwert und dem entsprechenden Speicherelementwert für einige der ausgelesenen Speicherelemente klein sein würde. Jegliche Abweichung im Betrieb des Komparators könnte Fehler erzeugen. Ein besserer Vergleichsschwellwert wäre daher wohl beabstandet zwischen dem niedrigsten hohen Widerstand und dem höchsten niedrigen Widerstand angeordnet.
Es kann schwierig oder sogar unmöglich sein, eine Referenzspannung vorherzusagen, welche bei einem optimalen Widerstand abfällt, welcher zwischen dem niedrigsten hohen Widerstandswert R_H und dem höchsten niedrigen Widerstandswert R_L des hergestellten MRAM-Schaltkreischips abfällt. Ein Referenzwert, welcher auf geeignete Weise für einen Chip ausgewählt ist, kann für einen anderen Chip ungeeignet sein. Der Versuch, dieselbe Referenzspannung für Chips zu verwenden, deren eigentliche R_H- und R_L-Werte statistisch verteilt sind, wird die Auswahl verringern. Einige der Chips werden einen übermäßig hohen Anteil Bitzellen aufweisen, welche nicht vernünftig beschrieben oder ausgelesen werden können.
Anstelle des Vorhersagens einer festen Referenzspannung kann eine Referenzspannung aus einem oder aus mehreren Referenz-MTJ-Elementen hergeleitet werden, welche in demselben Prozess wie die Bitzellen hergestellt worden sind. Falls Herstellungsschwankungen die Bitzellen beeinflussen (etwa Schwankungen in der Dicke der Magnesiumoxidsperrschicht), beeinflussen dieselben Schwankungen auf ähnliche Weise die Referenzelemente. Die Referenzspannung wird in diesem Fall für die MTJ-Elemente, welche gemeinsam hergestellt worden sind, genauer optimiert. Eines oder mehrere MTJ-Elemente, welche bekannt sind, sich in ihrem höheren Widerstandszustand R_H zu befinden, sowie eines oder mehrere MTJ-Elemente, die bekannt sind, sich in ihrem niedrigen Widerstandszustand R_L zu befinden, werden mit einem Lesestrom beaufschlagt und erzeugen Spannungen, aus denen eine Referenzschwellspannung hergeleitet und mit einem Eingang eines Spannungskomparators verbunden wird. Dieselbe Auslesestromamplitude wird an eine Bitzelle angelegt, deren logischer Wert ausgelesen wird, wobei dann die Ausgabe des Spannungskomparators der logische Wert der Bitzelle ist. Was benötigt wird, ist eine einfache, verlässliche und akkurate Konfiguration, um dies zu erreichen.
Wenn der Widerstandszustand eines MTJ-Elements, das in einer Bitzelle verwendet wird, eingestellt wird, nämlich wenn ein logischer Wert in die Bitzelle geschrieben wird, kann die benötigte Ausrichtung der freien Schicht auferlegt werden, nämlich indem die freie Schicht in die notwendige Richtung in Bezug auf die festgelegte Schicht magnetisiert wird, um einen Ausrichtungszustand hohen Widerstands (antiparallel) oder niedrigen Widerstands (parallel) festzulegen. Eine Spin-Transfer-Torque(STT)-Zelle hat den Vorteil, dass die Ausrichtung des magnetischen Felds in der freien Schicht auf einfache Weise geändert werden kann, indem ein Schreibstrom der benötigten Polarität, um die freie Schicht in die eine oder andere Richtung auszurichten, sowie zumindest eine minimale Schreibstromamplitude durch das Magnetic-Tunnel-Junction(MTJ)-Element hindurchgeleitet werden. Die Polarität, welche dazu benötigt wird, den Widerstandszustand von hoch auf niedrig zu ändern, unterscheidet sich von der Polarität, welche dazu benötigt wird, diesen von hoch auf niedrig zu ändern.
Beim Messen des Widerstandsniveaus des MTJ-Elements ist es ebenso notwendig, einen Vormagnetisierungsstrom zum Zwecke des Auslesens anzulegen. Man kann unbeabsichtigtes Schreiben eines neuen Ausrichtungszustands auf ein MTJ-Element (einen „Lese-Stör”-Fehler) dadurch vermeiden, dass die Lesestromamplitude unterhalb der Amplitude gehalten wird, welche eine Neuausrichtung der freien Schicht verursachen könnte. Ein Lese-Stör-Fehler wäre dann nicht möglich, wenn der Lesestrom bei der Polarität angelegt wird, welche die vorliegende Ausrichtung der freien Schicht in ihrem parallelen oder antiparallelen Zustand unverändert aufrechterhalten würde. Der logische Wert der Bitzelle ist jedoch unbekannt, wenn eine Leseoperation eingeleitet wird. Daraus resultiert, dass der Lese-Vormagnetisierungsstrom für die Bitzellen niedrig gehalten wird, wenn ein Lesestrom angelegt wird.
In dem Fall, dass zwei oder mehr Referenz-MTJ-Elemente für die Verwendung als Widerstandsreferenzen mit entgegengesetztem Zustand bei der Bestimmung des Widerstandszustands (Auslesen eines gespeicherten Logikwerts) eines Speicher-MTJ-Elements bereitgestellt werden, welches einen logischen Status aufweist, der unbekannt ist, befindet sich zumindest eines der Referenz-MTJ-Elemente notwendigerweise in einem sich von dem Speicher-MTJ-Element, welches ausgelesen wird, unterscheidenden Widerstandszustand. Es sieht so aus, dass in einem solchen Fall, bei dem eine positive Strompolarität oder eine negative Strompolarität dazu verwendet wird, den Widerstand des MTJ-Elements, welches ausgelesen wird, zu messen, stets das Speicher-MTJ-Element, welches ausgelesen wird, und ebenso eines der beiden Elemente des Referenzschaltkreises einem Lese-Stör-Risiko ausgesetzt ist. Bei jeder Polarität des Lese-Vormagnetisierungsstroms ist das Speicher-MTJ-Element, welches ausgelesen werden soll, diesem Risiko ausgesetzt, falls es eintritt, dass es sich in dem verletzbaren der beiden möglichen logischen Zustände befindet. Bei jeder Lesevormagnetisierungspolarität ist eines der beiden Referenz-MTJ-Elemente, welche sich in entgegengesetzten Widerstandszuständen befinden, in seine Richtung vormagnetisiert, welche bezüglich Lese-Stör-Fehlern gefährdet ist (obwohl das Gefährdete das MTJ mit dem hohen Widerstand oder das MTJ mit dem niedrigen Widerstand sein kann, abhängig von der Richtung des Vormagnetisierungsstroms). Es scheint unmöglich zu sein, die möglichen Vormagnetisierungsstrommöglichkeiten bezüglich des Referenzschaltkreises als auch des MTJ-Elements, welches ausgelesen werden soll, auf eine Weise zu beheben, dass nicht ein Lese-Stör-Fehler in dem Speicher-MTJ-Element und einem der beiden Referenz-MTJ-Elemente riskiert wird. Was benötigt wird, ist in einem STT-MRAM-Speicherschaltkreis das Risiko von Lese-Stör-Fehlern zu regeln und ebenso die Konfiguration der MTJ-Elemente in dem Referenzabschnitt, der mit einem Messverstärker verbunden ist, zu optimieren.
Zusammenfassung
Es ist eine Aufgabe der vorliegenden Offenbarung, eine effektive Konfiguration für die Festlegung eines Referenzwerts, gegenüber welchem ein Vergleich gemacht werden kann, um die in einer MRAM-Bitzelle gespeicherten Werte zu messen, bereitzustellen. Ein Wert für den Widerstand, die Spannung oder den Strom (diese Parameter stehen über das Ohm'sche Gesetz miteinander in Beziehung) wird an einem Punkt zwischen den Werten korrespondierender Parameter von zumindest zwei MRAM-MTJ-Elementen festgelegt, welche aufgrund der parallelen und antiparallelen Ausrichtung der magnetischen MTJ-Schicht bekannt sind, sich in unterschiedlichen Widerstandszuständen zu befinden, wo diese Elemente als Referenz-MTJ-Elemente verwendet werden. Eine Ausführungsform wird für die Verwendung des durchschnittlichen Widerstands, der durchschnittlichen Spannung und/oder des durchschnittlichen Stroms als Referenz bereitgestellt, wobei diese als ein Eingang einem geeigneten Vergleichsschaltkreis vorgelegt werden. Der andere Eingang des Vergleichsschaltkreises ist mit einem MRAM-Speicher-MTJ-Element verbunden, welches ein Teil einer Speicher-Bitzelle oder eines anderen Wertespeicherregisters ist, dessen Widerstandszustand gemessen werden soll. Der Ausgang des Vergleichsschaltkreises wird als der gemessene Widerstandszustand des MRAM-Speicher-MTJ-Elements, welches gemessen werden soll, angesehen.
Gemäß einem Aspekt wird der als eine Referenz verwendete Referenzwert von dem mittleren Strom in den parallelen Widerständen von zwei gepaarten magnetischen Tunnelanschlüssen, die mit derselben Spannung verbunden sind und aus denen der Lese-Vormagnetisierungsstrom bereitgestellt wird, repräsentiert. Dies sind die Referenz-MTJ-Elemente und werden auf Entgegengesetzten ihrer hohen und niedrigen Widerstandszustände gehalten. Der aus der Stromversorgung gezogene Strom ist die Summe der Ströme durch die MTJ-Elemente bei Widerstandszuständen R_H und R_L. Die Summe der Ströme durch die beiden Widerstandszustände R_H und R_L ist ein Gesamtstrom, welcher dem Zweifachen des mittleren Stroms entspricht. Mittels Teilung durch zwei wird der mittlere Strom durch eine Latch-Anordnung verglichen, welche als ein Komparator arbeitet, dessen Ausgabewert die logische Repräsentierung dessen ist, ob der Widerstand einer betreffenden Bitzelle höher oder niedriger als die mittleren hohen und niedrigen Widerstände der beiden MTJ-Elemente ist, welche dazu verwendet werden, die Referenzwerte zu erzeugen.
Eine Aufgabe ist es, Schalkreiskonfigurationen und Techniken bereitzustellen, welche optimal dafür sind, als Referenzen verwendet zu werden, für den Vergleich, wenn zwischen den hohen und den niedrigen Widerstandszuständen von Bitzellen unterschieden wird, welche sich in unbekannten Widerstandszuständen befinden. Bei bestimmten Ausführungsformen sind die MTJ-Elemente, welche dazu verwendet werden, einen Referenzwert zu definieren, basiert auf Durchschnittswerten, in Bezug auf die Spannungen bei gleicher Auslesestromamplitude. Bei anderen Ausführungsformen bezieht sich der Mittelwert auf die aufsummierten Stromamplituden über zwei MTJ-Elemente, welche in verschiedenen R_H- und R_L-Widerstandszuständen erhalten bleiben. Die als Referenzen verwendeten MTJ-Elemente werden in demselben Herstellungsprozess wie die Bitzellen hergestellt, so dass sie durch Prozessvariationen gleichermaßen beeinflusst werden. Mehrere Referenzzellen und Komparatoren können bereitgestellt sein, beispielsweise ein Satz Referenzzellen und ein Komparator für jede Bitposition, mit welcher eine Bitzelle eines adressierten Speicherworts während einer Speicherleseoperation verbunden ist.
Gemäß einem anderen Aspekt sind die MTJ-Elemente in dem Referenzabschnitt, nämlich die MTJ-Elemente mit hohem und niedrigem Widerstandszustand R_H bzw. R_L mit ihren freien sowie festgelegten magnetischen Schichten in entgegengesetzter Reihenfolge in Bezug auf die Polarität des Vormagnetisierungsstroms angeordnet. Die Polarität der Leseströme, welche auf beide MTJ-Elemente in dem Referenzabschnitt angelegt ist, ist effektiv die Polarität, welche davor sicher ist, einen Lese-Stör-Fehler hervorzurufen. Vorzugsweise ist es bekannt, welches der MTJ-Elemente in dem Referenzabschnitt in seinem hohen Widerstandszustand ist und welches sich in seinem niedrigen Widerstandszustand befindet, wobei diese Zustände nicht geändert werden. Der Lese-Vormagnetisierungsstrom, welcher auf die Referenz-MTJ-Elemente angelegt wird, weist die Polarität auf, welche die MTJ-Elemente in ihren vorliegenden parallelen oder antiparallelen Ausrichtungen hält.
Bei einer Ausführungsform sind die Referenz-MTJ-Elemente in dem Referenzabschnitt mit derselben Lese-Vormagnetisierungsstromquelle verbunden, welche mit dem Speicher-MTJ-Element verbunden ist. Die Lese-Vormagnetisierungsstromquelle legt dieselbe Polarität des Lese-Vormagnetisierungsstroms auf die Schaltkreisstränge in dem Referenzschaltkreis an, welcher die MTJ-Elemente in dem parallelen Ausrichtungszustand und in dem antiparallelen Ausrichtungszustand enthält. Dies stellt eine einfache Schaltkreisanordnung bereit, weil ähnliche Schaltkreise den Lese-Vormagnetisierungsstrom mit dem Speicher-MTJ-Element und dem Referenz-MTJ-Element verbinden. Der Vormagnetisierungsstrom wird jedoch dazu gebracht, mit entgegengesetzter Polarität durch die festgelegte und die freie Schicht der beiden MTJ-Element zu fließen, welche in den beiden Schaltkreissträngen des Referenzbereichs verwendet werden, einen mittleren Strom bereitzustellen.
Die Polaritätsreihenfolge durch die festgelegte und die freie Schicht der beiden Referenz-MTJ-Elemente kann umgekehrt werden, indem die freie und die festgelegte Schicht in unterschiedlicher Reihenfolge, eine nach der anderen während eines epitaktischen Herstellungsprozesses abgeschieden werden. Alternativ produziert der Herstellungsprozess abgeschiedene magnetische Schichten in derselben Reihenfolge, wobei jedoch die Leiter, welche die Schichten der entsprechenden MTJ-Elemente seriell in deren entsprechenden Strängen des Referenzschaltkreises verbinden, in unterschiedliche Richtungen durch die freie Schicht, die Nichtleiterbarriere und die festgelegte Schicht der beiden Elemente verlaufen.
Der logische Zustand des Speicher-MTJ-Elements ist für beide Lese-Vormagnetisierungsstrompolaritäten bekannt, wobei ein Risiko für einen Lese-Stör-Fehler besteht. Die Referenz-MTJ-Elemente verbleiben jedoch in einem unbekannten Zustand, und die Lese-Vormagnetisierungsstrompolarität wird als diejenige Polarität ausgewählt, welche frei von dem Lese-Stör-Risiko für beide Referenz-MTJ-Elemente in dem Referenzabschnitt ist. Dieselbe Lese-Vormagnetisierungsstromquelle wird an das Speicher-MTJ-Element angelegt, wodurch die Schaltkreiskonfiguration vereinfacht wird. Die MTJ-Elemente, welche dazu verwendet werden, den mittleren Parameterwert für parallel und antiparallel ausgerichtete Referenz-MTJ-Elemente zu definieren, welche in dem Messschaltkreis eines MRAM-Bauteils mit einem Komparator verbunden sind, sind mit ihren festgelegten und freien magnetischen Schichten in entgegengesetzter Reihenfolge angeordnet. Beide sind mit derselben Vormagnetisierungsstrompolarität verbunden, welche frei des Lese-Stör-Risikos bei deren entsprechenden parallelen und antiparallelen Zuständen ist. Dieselbe Vormagnetisierungsstrompolarität wird auf das Speicher-MTJ-Element angewendet, welches in einem seiner beiden möglichen logischen Zustände ein Lese-Stör-Risiko durchläuft.
Die US 2009/0067212 A1 zeigt eine Anordnung mit Speicher-MTJ-Element und zwei Referenz-MTJ-Elementen. Dabei ist eines der Referenz-MTJ-Elemente in seinem Schichtenaufbau im Vergleich zu dem anderen Referenz-MTJ-Element invertiert, so dass beiden Referenz-MTJ-Elemente von oben Strom zugeführt werden kann, ohne ein Lese-Stör-Risiko einzugehen.
Die US 2009/0201717 A1 zeigt ein Speicher-MTJ-Element und vier Referenz-MTJ-Elemente, welche alle den gleichen Schichtaufbau aufweisen. Jeweils zwei Speicher-MTJ-Elemente mit gleicher Vormagnetisierung sind parallel geschaltet und bilden so eine Zelle A mit niedrigem Widerstand und eine Zelle B mit hohem Widerstand. Die Zellen A und B sind nun wiederum in Reihe geschaltet.
Zusätzliche Aufgaben und Aspekte dieser Offenbarung ergeben sich aus der nachfolgenden Diskussion der beispielhaften Ausführungsformen.
Kurze Beschreibung
In den Figuren sind bestimmte beispielhafte Ausführungsformen gezeigt, welche dazu vorgesehen sind, Aspekte des offenbarten Gegenstands zu veranschaulichen. Die gegenständlichen Entwicklungen sind nicht auf die als Beispiel veranschaulichten Ausführungsformen begrenzt, wobei auf die Ansprüche Bezug genommen werden sollte, um den Umfang der Offenbarung zu bestimmen. Dabei zeigt:
1 eine isometrische Ansicht, welche die körperlichen Teile eines Magnetic Tunnel Junction Element (MTJ) zeigt;
2 ein schematisches Diagramm, das die in 1 gezeigten Schaltkreiselemente zeigt, wenn diese mit einem Element verbunden sind, welches einen Lese-/Schreib-Vormagnetisierungsstrom erzeugt, wobei diese einen Eingang eines Spannungskomparators bereitstellen;
3 eine schematische Ansicht eines Lese-Messschaltkreises, bei dem ein MTJ-Element, das sich in einem Zustand hohen Widerstands befindet, und ein MTJ-Element, das sich in einem Zustand niedrigen Widerstands befindet, mit einer gemeinsamen Stromquelle in einem Referenzschaltkreis verbunden sind, so dass sie ein Maß für einen mittleren Strom auf Grundlage paralleler Widerstände erzeugen, und wobei der Referenzschaltkreis mit einem Eingang an einem PMOS-Komparator verbunden ist, welcher einen zweiten Eingang aufweist, der mit einer Bitzelle verbunden ist, deren Widerstandsniveau ausgelesen wird;
4 eine graphische Darstellung des Stroms gegen den Widerstand, wodurch der Unterschied des benötigten Vormagnetisierungsstroms demonstriert wird, wenn von hohem Widerstand auf niedrigen Widerstand und umgekehrt geschrieben wird, und sie veranschaulicht weiterhin, was mit dem Lese-Störrisiko gemeint ist, unter der Annahme, dass die aufgetragenen Stromwerte Lese-Vormagnetisierungsstromwerte sind;
5 einen Lese-Messschaltkreis und einen Komparator gemäß 3, bei denen eine der Referenz-MTJ-Zellen derart invertiert ist, dass der Vormagnetisierungsstrom in beiden Strängen des mittelnden Referenzschaltkreises sich in der störungsfreien Lesezone gemäß 4 befindet; und
6 einen Lese-Messschaltkreis und einen Komparator gemäß 3, bei dem eine der Referenz-MTJ-Zellen in einem invertierten Sinn mit Erde verdrahtet ist, derart, dass der Vormagnetisierungsstrom in beiden Strängen des Referenzschaltkreises dieselbe Polarität aufweist und die entsprechende freie, Barrieren- und festgelegte Schicht in entgegengesetzter Reihenfolge passiert (in der störungsfreien Lesezone gemäß 4).
Genaue Beschreibung
Nachfolgend werden Verfahren und Schaltkreise für das Unterscheiden eines binären, logischen Zustands von Bitzellen oder anderen Datenspeicherelementen, welche magnetische Speicherbauteile aufweisen, bereitgestellt. Ein Magneto-Resistive-Random-Access-Memory (MRAM) ist ein Beispiel, bei dem sich die logischen Werte adressierbarer Bitzellen in dem Zustand hohen Widerstands oder in dem Zustand niedrigen Widerstands von magnetischen Speicherelementen befinden.
Gemäß einem Aspekt werden der hohe oder der niedrige Widerstandszustand eines magnetischen Datenspeicherelements, etwa einer Bitzelle, deren gespeicherte logische Daten ausgelesen werden, unter Verwendung eines Spannungs- oder Stromkomparators unterschieden, der zwei Eingänge aufweist, und der einerseits mit einem Spannungs- oder einem Stromsignal von dem Datenspeicherelement und andererseits mit einem vergleichbaren Spannungs- oder Stromwert von einem Schaltkreis, welcher einen Referenzwert festlegt, verbunden ist. Die Charakteristik, welche zwei mögliche logische Werte festlegt, ist der hohe oder der niedrige Widerstandszustand des MRAM-Datenspeicherelements, etwa eine Bitzelle. Der Vergleichsreferenzeingang des Komparators wird als ein Wert zwischen dem hohen und dem niedrigen Widerstand der MRAM-Referenzelemente hergeleitet. Bei einer im Detail diskutierten Ausführungsform wird ein MRAM-MTJ-Referenzelement bei dem höchsten Widerstandswert R_H gehalten und ein anderes MRAM-MTJ-Element wird bei dem niedrigen Widerstandszustand R_L gehalten. Diese MRAM-MTJ-Elemente sind für die Bereitstellung einer Referenz für den Eingang in einen Vergleichsschaltkreis vorgesehen, welcher einen Spannungs- oder Stromvergleich verwendet, um zu bestimmen, ob der Widerstand des MRAM-Speicher-MTJ-Elements (etwa ein Element in einer Bitzelle) höher oder niedriger als der Referenzwert ist, welcher aus den Widerständen R_H und R_L der Referenz-MRAM-Referenz-MTJ-Elemente bestimmt worden ist.
Das Referenzniveau für den Vergleich wird aus Widerständen zwischen diesen charakteristischen Widerstandszuständen von R_H und R_L hergeleitet. In einer Ausführungsform wird das Referenzniveau aus dem Summen- oder Mittelwert der R_H- und R_L-Widerstände hergeleitet, welche in parallelen Strängen eines Referenzschaltkreises mit derselben Lese-Vormagnetisierungsstromquelle verbunden sind, wobei diese Quelle ebenso derart verbunden ist, dass sie Lese-Vormagnetisierungsstrom demjenigen Speicher-MTJ-Element bereitstellt, dessen Widerstand gemessen wird. Der Vergleich misst, ob ein Parameter, welcher mit dem Widerstand variiert, in dem Speicher-MTJ-Element oder in der Bitzelle, wenn an diese eine Vormagnetisierungsstromquelle angelegt wird, höher oder niedriger ist als ein Mittelwert des entsprechenden Mittelwerts dieses Parameters in den beiden Strängen eines Vergleichsschaltkreises, welcher jeweils ein MTJ-Referenzelement in einem hohen Widerstandszustand R_H und ein MTJ-Referenzelement, das sich in einem niedrigen Widerstandszustand R_L befindet, enthält, wenn dieses mit einer Vormagnetisierungsstromquelle derselben Polarität verbunden wird. Statt der Verwendung eines Mittelwerts kann auch eine andere Funktion verwendet werden, etwa ein Parameter basierend auf dem zweifachen parallelen Widerstand (2 × R_H × R_L/(R_H + R_L)), oder ein anderer Wert, welcher bekannt ist, durch R_H und R_L gespreizt zu werden und ebenso deutlich beabstandet zwischen R_H und R_L angeordnet ist.
Die Technologie wird unter Verwendung einer Strom- oder Spannungsvergleichstechnik erreicht. Der Widerstand wird indirekt gemäß dem Ohm'schen Gesetz U = IR gemessen. Bei einem gegebenen Vormagnetisierungsstrom beispielsweise sind der hohe und der niedrige Widerstandszustand dadurch charakterisiert, dass sie eine höhere oder eine niedrigere Spannung über das MRAM-Element erzeugen, nämlich über eine überlagerte, festgelegte magnetische Schicht, eine Sperrschicht und eine freie magnetische Schicht, welche einen magnetischen Tunnelkontakt oder MTJ ausbilden. Auf ähnliche Weise ziehen bei gleichen Spannungsquellen zwei Stromsenken durch die R_H- und die R_L-Widerstände von zwei MRAM-MTJ-Referenzzellen Strom aus der Stromquelle ähnlich der Summe der Ströme, welche mithilfe des Ohm'schen Gesetzes unter Verwendung einer gegebenen Spannung und den Widerständen R_H und R_L bestimmt worden ist.
Auf diese Weise wird ein Referenzwert basierend auf einem Widerstand zwischen R_H und R_L aus zwei MRAM-MR-Referenzelementen bestimmt, von denen sich einer in dem hohen Widerstandszustand und der andere in dem niedrigen Widerstandszustand befindet. Der Widerstandswert und der vergleichbare Parameter, welcher von der Bitzelle erzeugt worden ist, deren logischer Wert gemessen worden ist, werden als zwei Eingänge an einen Komparator ausgegeben. Beispielsweise wird die Spannung über den mittleren Widerstand bei nominalem Strom mit einem Spannungskomparator mit der Spannung über den Bitzellenwiderstand bei diesem Nominalstrom verglichen. Die MRAM-Referenzelemente können zugewiesene MRAM-Referenzzellen sein, von denen jede eine festgelegte Schicht und eine freie Schicht aufweist, welche übereinanderliegend und über eine dünne Nichtleiterschicht, etwa Magnesiumoxid, voneinander beabstandet sind. Der Referenzschaltkreis erzeugt Spannungs- oder Stromparameter bei verschiedenen Ausführungsformen. Die Ausgabe des Komparators repräsentiert den hohen oder den niedrigen Widerstandszustand des Speicher-MTJ-Elements und seinen gemessenen logischen Wert in der Bitzelle.
Die Speicherbitzellen, welche magnetoresistive Techniken der hierin beschriebenen Art verwenden, verwenden zwei magnetische Tunnelkontaktelemente (MTJ). Jedes MTJ-Element weist ein Paar magnetischer Schichten auf, welche sich entweder in einem niedrigen Widerstandszustand befinden, weil die magnetischen Feldorientierungen der beiden Schichten parallel sind, oder welche sich in einem hohen Widerstandszustand befinden, weil die magnetischen Feldorientierungen der beiden Schichten antiparallel ausgerichtet sind. Die beiden MTJ-Elemente, welche zusammen die Referenz definieren, welche für den Vergleich in dem Messschaltkreis verwendet wird, werden in komplementären Zuständen gehalten. Das heißt, dass sich ein MTJ-Element in einem hohen Widerstandszustand befindet, während sich das andere in einem niedrigen Widerstandszustand befindet, und umgekehrt. Die Widerstandszustände stellen ein Maß für den Vergleich mit einer Bitzelle bereit, wobei die Ausgabe des Vergleichs der logische Wert der Bitzelle ist.
Der Durchschnitt der R_H- und R_L-Widerstände der beiden MTJ-Referenzelemente, welche an einen Eingang des Komparators angelegt werden, ist voraussichtlich größer als die niedrigen Widerstände und geringer als die hohen Widerstände der meisten oder sämtlicher MTJ-Elemente in der MRAM-Speicheranordnung. Der Mittelwertstrom, basierend auf Parallelwiderständen der beiden Elemente, ist ebenso wahrscheinlich niedriger als der hohe Strom bei dem R_L-Widerstand und größer als der niedrige Strom bei dem R_H-Widerstand für derartige Elemente. Ähnliche Aussagen können über andere Parameter getroffen werden, welche sich mit dem Widerstand ändern (beispielsweise die Spannung), oder dass andere Faktoren gleich bleiben (einschließlich der Vormagnetisierungsstromamplitude). Die durchschnittlichen oder median gespreizten Parameterwerte der beiden MTJ-Elemente (in zwei logischen Zuständen) stellen einen Schwellwert zur Verfügung, welcher für die Unterscheidung benutzt wird, ob die Speicher-MTJ-Elemente in ihrem Zustand höheren Widerstands oder in ihrem Zustand niedrigeren Widerstands sind. Es sind daher Schaltkreise möglich, welche irgendeinen solchen Qualifizierungsparameter vergleichen.
Ein mittlerer Parameterwert kann aus zwei Referenzzellen a und b erhalten werden, von denen eine bei R_H und die andere bei R_L ist. Unter der Annahme, dass die Spannung und ein anderer Parameter mit dem Widerstand linear zusammenhängen, ist die Referenzvorgabe des Spannungskomparators damit bei durchschnittlicher Spannung erhältlich über (R_H(a) + R_L(b)))/2. Ein Bitzellenwiderstand, welcher höher oder niedriger als der mittlere ist, wird angenommen, sich bei seinem Widerstandszustand R_H bzw. R_L zu befinden.
Bei manchen Ausführungsformen wird anstelle der Verwendung von zwei Referenzzellen, welche bei ihren entsprechenden Widerstandszuständen R_H und R_L gehalten werden, der Mittelwert durch Bestimmen und Mitteln der Widerstandszustände eines Referenz-MTJ-Elements erhalten, welches zwischen seinen Widerständen R_H und R_L geschaltet wird, wobei ein Parameter, welcher mit diesen Widerständen in Beziehung steht, gemittelt wird, um eine Spannungs- oder Stromkomparatoreingabereferenz zu erzeugen. Andere Schemata sind ebenfalls denkbar, etwa die Verwendung sowohl der hohen als auch der niedrigen Widerstandszustände von zwei oder mehr Referenzzellen, um eine mittlere Referenz (R_H(a) + R_H(b) + R_L(a) + R_L(b))/4) usw. zu erhalten.
Alternative Ausführungsformen sind möglich, bei denen ein Referenzparameterwert aus einem Referenzschaltkreis hergeleitet wird, welcher zwei MTJ-Referenzelemente aufweist, von denen einer den R_H- und der andere den R_L-Widerstandszustand einnimmt, wobei der Referenzwert in den Bereich zwischen den vergleichbaren Parameterwerten für R_H und R_L, für sich genommen, fällt. Beispielsweise ist, vorausgesetzt dass die R_H- und die R_L-Widerstände innerhalb eines typisches Abweichungsbereichs liegen, der Parallel-Widerstand von R_H und R_L ungefähr gleich der Hälfte des Mittelwerts von R_H und R_L. R_H∥R_L = (R_H·R_L)/(R_H + R_L). Gemäß einem Beispiel, bei dem die R_H- und R_L-Widerstände 250 Ω und 200 Ω betragen, ist der Mittelwert 225 Ω, wobei der Parallelwiderstand 111 Ω ist und wobei das Zweifache des parallelen Widerstands 222 Ω beträgt. Beide Alternativen (der mittlere Widerstand oder das Doppelte des parallelen Widerstands) sind wohl beabstandet von R_H und R_L und daher geeignet als Schwellwert für die Vergleichsreferenzen an einem Eingang eines Komparators, dessen anderer Eingang mit einem Bitzellenschaltkreis verbunden ist, wobei die Ausgabe dieses den logischen Bitzellenwert repräsentiert.
Demgemäß wird eine Messvorrichtung bereitgestellt, welche sich auf einen Referenzwert für den Vergleich stützt, bei dem der Referenzwert aus zwei MTJ-Elementen hergeleitet wird, welche als Referenzen verwendet werden, wobei sich eines immer bei hohem Widerstand befindet (mit einer antiparallelen Orientierung der freien Schicht in Bezug auf die festgelegte Schicht), während die andere sich bei einem niedrigen Widerstand befindet (parallele Orientierung). Die beiden MTJ-Elemente weisen festgelegte Widerstandswerte auf, was nahelegt, dass es nicht notwendig ist, hohe und niedrige Widerstandszustände in die Referenz-MTJ-Elemente zu schreiben. (Obwohl Ausführungsformen möglich sind, bei denen die beiden Referenz-MTJ-Elemente alternativ verwendet werden, zu entsprechenden Zeiten, um deren R_H- und R_L-Widerstände bereitzustellen sowie zu anderen Zeiten, um deren entsprechende R_Lund R_H-Widerstände bereitzustellen). Die beiden Referenz-MTJ-Elemente befinden sich jedoch in unterschiedlichen Widerstandszuständen und von daher wird ein Referenzstrom bei entweder einer positiven oder einer negativen Polarität, wenn er dazu verwendet wird, die R_H- und R_L-Widerstände zu senden, stets auf eines der beiden MTJ-Elemente angewendet, bei einer Polarität, welche ein Lese-Stör-Risiko darstellt.
Gemäß einem Aspekt der vorliegenden Offenbarung wird der Lese-Vormagnetisierungsstrom, welcher an die beiden Referenz-MTJ-Zellen für das Messen deren Widerstände angelegt wird, wodurch ein Komparatorschwellwertniveau festgelegt wird, mit entgegengesetzten Polaritäten auf die beiden Referenz-MTJ-Elemente angelegt. Die beiden MTJ-Elemente in dem Referenzschaltkreis sind derart angeordnet, dass sich deren magnetische Schichten (die festgelegten und die freien Schichten) entlang paralleler Vormagnetisierungsstrompfade in umgekehrter Reihenfolge aneinandergrenzen. Dies wird bei einer Ausführungsform dadurch erreicht, dass parallele Vormagnetisierungsstrompfade durch die MTJ-Elemente bereitgestellt werden, welche in umgekehrter Reihenfolge strukturiert sind, wobei eines die festgelegte Schicht über der freien Schicht und das andere die freie Schicht über der festgelegten Schicht aufweist. Bei einer anderen Ausführungsform sind die MTJ-Elemente in derselben Reihenfolge strukturiert, wobei jedoch die Vormagnetisierungsstrompfade der Reihe nach mit entgegengesetzten Seiten der MTJ-Elementstrukturen verbunden sind. Das Verbinden wird derart ausgeführt, dass ein Elektronenstrom, angetrieben durch den Vormagnetisierungsstrom, die Elektronen von der festgelegten Schicht in die freie Schicht des MTJ-Referenzelements in dem R₁-Niedrigwiderstandszustand mit paralleler magnetischer Orientierung bewegt, so dass diese dazu tendieren, den Niedrigwiderstandszustand aufgrund des Elektronenspindrehmomenttransfer zu verstärken. Der Vormagnetisierungsstrom bewegt Elektronen von der freien Schicht zu der festgelegten Schicht des MTJ-Referenzelements in dem R_H-Hochwiderstandszustand, welcher nicht die magnetische Orientierung in der freien Schicht ändert. Stattdessen wird die freie Schicht aufgrund der Nähe zu dem magnetischen Feld der festen Schicht dazu bewegt, die antiparallele Orientierung anzunehmen und beizubehalten, welche komplementär zu dem Feld der festen Schicht ist.
Nunmehr mit Bezug auf die nicht beschränkend als Beispiel angegebenen Ausführungsformen zeigt 1 ein beispielhaftes Magnetic-Tunnel-Junction(MTJ)-Element 35 mit einem Schalttransistor 45. Das MTJ-Element 35 weist eine festgelegte magnetische Schicht 37 auf, welche ein permanent orientiertes magnetisches Feld aufweist, in den Zeichnungen gekennzeichnet durch einen Pfeil mit einer Pfeilspitze. Eine freie Schicht 36 weist ein magnetisches Feld auf, welches genauso orientiert sein kann (parallel) wie die festgelegte Schicht 37 oder in eine entgegengesetzte Richtung (antiparallel). Die freie Schicht ist in 1 durch einen Doppelpfeil gekennzeichnet, wobei jedoch in anderen Figuren und in Verbindung mit den hierin beschriebenen Arbeitsschritten die freie Schicht mit ihrem wechselbaren magnetischen Feld, eingestellt auf entweder die parallele oder die antiparallele Richtung, gezeigt sein kann.
Eine dünne Nichtleiterschicht 34, beispielsweise aus Magnesiumoxid, ist zwischen der festgelegten und der freien magnetischen Schicht 36, 37 angeordnet. Diese Schichten sind in einer Reihenfolge zwischen einem Stromquellenleiter 42 und dem Schalttransistor 45 angeordnet, wobei Strom durch die Schichten 36, 37 zwischen der Source und dem Drain-Anschluss 46, 48 über ein Steuerungssignal an einem Gate-Leiter 44 geschaltet wird. MTJ-Elemente 22 sind Speicherelemente, welche ein Bit definieren. Sie können als logische Bits in einem Register oder als Bitzellen in einer MRAM-Speicher-Bitzellenanordnung verwendet werden. Die parallele oder antiparallele Ausrichtung der magnetischen Felder in den freien und den festgelegten Schichten 36, 37 repräsentiert typischerweise einen logischen Wert derselben, alternativ kann jedoch ein Speicher-MTJ-Element Teil eines Schaltkreises sein, der eine Mehrzahl MTJ-Elemente aufweist, beispielsweise mit zwei MTJ-Elementen, die auf ⁱrgendeine Weise in komplementären Zuständen gehalten werden. Die Zustände der parallelen und der antiparallelen Ausrichtung der magnetischen Felder in den freien und in den festgelegten Schichten 36, 37 sind durch sich eindeutig unterscheidende elektrische Serienwiderstände durch die Schichten 34, 36, 37 bei entweder positiver oder negativer Vormagnetisierungsstrompolarität charakterisiert.
Eine relative Ausrichtung der magnetischen Felder der freien und der festgelegten Schichten, parallel bzw. antiparallel, kann durch Anlegen eines Vormagnetisierungsstroms bei positiver oder negativer Polarität auferlegt werden (geschrieben werden), mit einer Amplitude, welche ausreichend ist, um der freien Schicht 36, wie in 4 gezeigt ist, eine Ausrichtung aufzuerlegen.
Durch das Elektronenspinübertragungsphänomen tragen Elektronen, die von der festgelegten Schicht 37 in die freie Schicht 36 geleitet werden (eine negative Vormagnetisierungsstrompolarität) über die Sperrschicht hinweg einen Spin, der entlang der Feldausrichtung der festgelegten Schicht ausgerichtet ist. Dieses legt der freien Schicht 36 eine Feldausrichtung auf, welche dieselbe ist (parallel) wie die Orientierung des Felds in der festgelegten Schicht 34. Der Widerstandszustand ist R_L.
Bei der entgegengesetzten Strompolarität bewegt ein positiver Vormagnetisierungsstrom Elektronen von der freien Schicht in die festgelegte Schicht. Die Feldausrichtung der festgelegten Schicht ist beständig und wird nicht geändert. Stattdessen legt das beständig ausgerichtete Feld der festgelegten Schicht, welches wie ein Permanentmagnet wirkt, der freien Schicht eine spiegelverkehrte Magnetisierung auf. Die freie Schicht nimmt eine Feldausrichtung an, welche antiparallel zu der Ausrichtung der festgelegten Schicht ist. Der Widerstandszustand ist R_H.
Beim Auslesen des logischen Werts, der in einem MTJ-Element 35, etwa einer Bitzelle, gespeichert ist, muss ein unbekannter vorliegender Widerstandszustand als der hohe oder niedrige elektrische Widerstandszustand identifiziert werden. Dies wird mittels eines Lese-Messschaltkreises erreicht. Mit Bezug auf die schematische Veranschaulichung in 2 wird dann, wenn der Transistor 45 leitfähig gemacht wird, mittels eines Signals auf der Mux-Leitung 44 ein Vormagnetisierungsstrom, der von einer Vormagnetisierungsstromquelle 52 bereitgestellt wird, über das MTJ-Element 35 verbunden, welches mithilfe von freien und festgelegten Schichten 36, 37 beabstandet durch die Schicht 34 ausgebildet ist. Insoweit der Widerstand des MTJ-Elements 35 mit der Ausrichtung des magnetischen Felds der freien Schicht 36 variiert (parallel oder antiparallel zu der festgelegten Schicht 37) und eine gegebene Vormagnetisierungsstromamplitude annimmt, variiert die Spannung an einem Eingang eines Spannungskomparators 55, der mit dem MTJ-Element verbunden ist, gemäß dem Ohm'schen Gesetz U = IR aufgrund des Widerstandszustands des MTJ-Elements 35. Eine geeignete Referenzspannung wird an den anderen Eingang (REF) des Spannungskomparators 55 angelegt. Die Ausgabe des Spannungskomparators ist null oder eins, abhängig von dem Ergebnis des Vergleichs der Spannung über das MTJ-Element gegen die Referenzspannung.
Um hohe und niedrige Widerstandszustände voneinander zu unterscheiden, muss die Referenzspannung eine Spannung sein, die zwischen den erwarteten Spannungen über das MTJ bei einem gegebenen Vormagnetisierungsstrom und in den entsprechenden hohen und niedrigen Widerstandszuständen liegt. Vorzugsweise ist die Referenzspannung beabstandet von beiden der zwei Spannungen, welche in den beiden Widerstandszuständen erhalten werden. Auf diese Weise erzeugt der Nominal-Vormagnetisierungsstrom eine Spannung, welche eindeutig höher oder eindeutig niedriger als die Referenzspannung ist. Obwohl es mit Bezug auf eine nominale oder eine regulierte Vormagnetisierungsstromamplitude und das Messen über einen Spannungskomparator beschrieben worden ist, sollte verstanden werden, dass die offenbarten Techniken ebenso verwendet werden können durch Bereitstellen einer nominalen Vormagnetisierungsspannung über das MTJ-Element 35 und das Unterscheiden zwischen einem Stromfluss, der größer oder geringer einem Schwellwert ist, der für den Vergleich der Zustände hohen und niedrigen Widerstands verwendet wird (antiparallele und parallele Feldausrichtungen).
Eine Aufgabe dieser Offenbarung ist es, eine optimale Technik für das Anlegen eines Referenzeingabewerts an einem Komparator, etwa dem Spannungskomparator 55 in 2, bereitzustellen. Die Technik weist das Bereitstellen einer MTJ-Schaltkreisanordnung auf, die vorzugsweise gemäß demselben Prozess wie die Bitzellen hergestellt worden ist, um typische elektrische Bedingungen für die Spannung oder den Strom sowohl bei hohen als auch bei niedrigen Widerstandszuständen auszubilden, beispielsweise um die Spannung über ein nominales MTJ-Element in beiden Zuständen zu bestimmen. Das Referenzniveau REF, welches als die Schwellwerteingabe des Komparators 55 verwendet wird, wird als ein Punkt zwischen dem hohen und dem niedrigen elektrischen Widerstandszustand ausgewählt. Dies kann auf verschiedene Weise erreicht werden, wichtig ist es jedoch, Referenz-MTJ-Zellen anzuwenden, welche sich in hohen und in niedrigen Widerstandszuständen befinden (oder vielleicht ein MTJ-Element zu haben, welches zu verschiedenen Zeiten in hohen und niedrigen Widerstandszuständen ist), um hohe und niedrige Widerstandsspannungs- oder Stromniveaus auszubilden, und um einen Vergleichsschwellwert zwischen dem hohen und dem niedrigen Widerstandsspannungs- oder Stromniveau festzulegen.
Die 3 zeigt eine Technik, bei der zwei Widerstände 64, 65 hohe und niedrige MTJ-Widerstände repräsentieren, welche parallel miteinander verbunden sind und als eine Stromsenke für den Transistor 51 an einer Seite eines Komparators 55 angewendet werden, welcher zwei PMOS-Transistoren 51, 52 aufweist, die derart verbunden sind, dass lediglich einer der Transistoren 51, 52 zu einem gegebenen Zeitpunkt leitet. Die andere Seite des Komparators, bei dem Transistor 52, wird über den Widerstand des MTJ-Elements 35 entleert, dessen Widerstandszustand zu unterscheiden ist, etwa ein bestimmtes adressiertes Bitzellen-MTJ-Element. Die Transistoren 62, 63 schalten Vormagnetisierungsstrom auf die Referenzwiderstände 64, 65, wobei die Transistoren 57, 45 auf ähnliche Weise Vormagnetisierungsstrom an die Zelle 35 anlegen. Wenn die Spannung niedriger als die Referenzeingabe ist (der Quellenanschluss des Transistors 62), dann werden über die Zelle (an dem Source-Anschluss des Transistors 57) die Komparatortransistoren 52, 52 angeschaltet, und das Ausgabesignal SO an dem Inverter signalisiert einen hohen Widerstandszustand der Zelle 35. Wenn die Spannung der Referenzeingabe höher ist als die Spannung über der Zelle 35, werden die Transistoren 51, 52 ausgeschaltet und das Ausgabesignal SO zeigt einen niedrigen Widerstandszustand an.
Gemäß einem Aspekt dieser Offenbarung sind die Referenzen 64, 65, welche für die hohen und die niedrigen Widerstände R-ref_H und R-ref_L verwendet werden, MTJ-Elemente, die in demselben Herstellungsprozess wie die MTJ-Elemente hergestellt sind, deren Zustand erkannt werden soll, etwa die Bitzellen 35 eines MRAM. Prozessschwankungen können verursachen, dass die spezifischen Widerstandsniveaus variieren, wobei jedoch insoweit diese Variationen sämtliche der MTJ-Elemente, die in demselben Prozess hergestellt worden sind, beeinflussen, diese Effekte der Variationen auf diese Weise reduziert werden. Die 5 und 6 veranschaulichen Komparatoranordnungen gemäß 3, wobei die Referenzeingabe an dem Komparatorschaltkreis 55 mit zwei MTJ-Elementen verbunden ist, von welchen eines 64 sich in einem Zustand hohen Widerstands befindet und sich ein anderes 65 in einem Zustand niedrigen Widerstands befindet.
Mit Bezug auf 4 ist der hohe oder der niedrige Widerstand eines MTJ-Elements 35 durch Ströme bei beiden Polaritäten ermittelbar. In manchen Situationen jedoch kann die Kombination eines vorliegenden Widerstandszustands und einer Polarität des Vormagnetisierungsstroms jedoch das Risiko eines Lese-Stör-Fehlers hervorbringen. Beim Schreiben des MTJ-Elements 35 einer Bitzelle wird die korrekte Polarität für das Schreiben bestimmter Werte verwendet, zum Beispiel die positive Polarität in 4 für das Schreiben von R_H auf R_L, und eine negative Polarität für das Schreiben von R_L zu R_H. Beim Lesen bei der Polarität, welche den Widerstandszustand ändern könnte, ist ein Lese-Stör-Fehler möglich. Dies ist der Fall, wenn aus der in 5 gezeigten Bitzelle 35 gelesen wird, wobei der Widerstandszustand unbekannt ist und wobei der Vormagnetisierungsstrom positiv ist. Daher muss, wie in 4 gezeigt ist, die Amplitude I_read kleiner als die Ampltidue I_C+ sein.
Die Ausführungsform gemäß 5, die nicht Gegenstand der Patentansprüche ist, zeigt eine Art und Weise, um irgendein Lese-Stör-Risiko bezüglich der MTJ-Elemente 64, 65 zu vermeiden, welche als Referenzen verwendet werden, um den Vergleichsschwellwert herzuleiten. Falls eines dieser dieselbe Polarität des Lesestroms für zwei MTJ-Referenzzellen in unterschiedlichen Widerstandszuständen vervendet und die MTJ-Zellen gleich orientiert und auf dieselbe Weise in dem Referenzabschnitt des Vergleichsschaltkreises verbunden sind, erhält eines der MTJ-Elemente einen Vormagnetisierungsstrom derjenigen Polarität, welche einen Lese-Stör-Fehler riskiert. Diese Situation ist inhärent mit den MTJ-Elementen, welche sich bei unterschiedlichen Widerstandszuständen befinden und in Schaltkreisen mit derselben Polarität verbunden sind. Man kann jedoch, wie in 5 gezeigt ist, die Orientierung einer der MTJ-Referenzzellen, nämlich der ref_H-Zelle 64, wie gezeigt ist, derart umkehren, dass beide Referenzzellen 64, 65 frei des Lese-Stör-Risikos sind.
Der Widerstandszustand der Zelle 35 ist unbekannt, so dass der Vormagnetisierungsstrom, welcher für das Lesen der Zelle 35 verwendet wird, bei einer Amplitude gehalten wird, die kleiner als I_C ist (siehe 4). Da jedoch die Widerstandszustände der Referenz-MTJ-Elemente 64 und 64 bekannt ist, ist die sichere Lese-Strompolarität bekannt. Gemäß dem in 5 gezeigten Beispiel wird dieselbe Polarität in sowohl den Strängen hohen Widerstands als auch denen niedrigen Widerstands des Referenzschaltkreises verwendet. Die beiden Stränge sind dieselben. Die effektiven Polaritäten an den MTJ-Elementen 64, 65 sind jedoch durch physikalisches Orientieren der MTJ-Referenz-Elemente in entgegengesetzten Richtungen von festgelegten-über-freien und freien-über-festgelegten Schichten umgekehrt. Somit sind in 5 die Drains der Transistoren 63 mit den festgelegten Schichten des ref_H MTJ 64 verbunden, jedoch mit der freien Schicht des ref_L MTJ 65, weil freie und festgelegte Schichten der MTJ-Elemente in einer Reihenfolge überlagert sind, welche zueinander invertiert ist.
Eine Ausführungsform der Erfindung ist in 6 gezeigt. In diesem Fall sind die freien und festgelegten Schichten in derselben Reihenfolge überlagert. Dieselbe Reihenfolge aufzuweisen erweist sich als praktisch, wenn die Schichten epitaktisch abgeschieden werden, in Prozessschritten, welche auf einem MRAM-Schaltkreissubstrat ausgeführt werden. Wie in 5 sind die Drains des Transistors 63 mit der festgelegten Schicht des ref_H MTJ 64 und mit der freien Schicht des ref_L MTJ 65 verbunden, wobei jedoch diese Anordnung unter Verwendung von Anordnungen erreicht wird, bei denen die freien und die festgelegten Schichten der MTJ-Elemente in derselben Reihenfolge überlagert sind, nämlich frei-über-festgelegt, wie gezeigt. Die Polarität der Verbindung des MTJ-Elements 64 ist durch Führen des Leiters von dem Transistor 63 durch die festgelegte Schicht auf die Unterseite des MTJ-Elements 64 in der in 6 gezeigten Orientierung umgekehrt.
6 veranschaulicht eine Art, um den Gesamtwiderstand des Referenzschaltkreises dem Zweifachen des Parallelwiderstands von R_H∥R_L anzunähern. Bei diesem Beispiel wird ein fester Widerstand 67 entsprechend R_H(avg)∥R_L(avg) in Serie mit dem Transistor 51 geschaltet, wobei die parallelen Stränge Referenz-MTJ-Elemente 64, 65 aufweisen. Eine alternative Ausführungsform (nicht dargestellt), welche weniger von Herstellungsschwankungen beeinflusst ist, ist es, die festen Widerstände 67 wegzulassen und das Zweifache des parallelen Widerstands R_H∥R_L durch Hinzunahme zweier R_H-Referenz-MTJ 64 und zweier R_L-Referenz-Elemente 65 in den entsprechenden Strängen des Referenzschaltkreises bereitzustellen. Auf diese Weise können der Referenzstrom I_Ref und der Speicherzellenstrom I_Cell unmittelbar miteinander verglichen werden, und das Ergebnis des Vergleichs gilt als der Widerstandszustand (und logischer Zustand) des Zellen-MTJ-Elements 35.
Bei der Ausführungsform gemäß 5 und 6 werden Lese-Stör-Fehler in den Schaltkreissträngen der MTJ-Elemente 64, 65 des mit dem Komparator 55 verbundenen Referenzschaltkreises vermieden. Die Strompolaritäten und die strukturellen Schaltkreiskonfigurationen der Drains der Komparatortransistoren 51 und 52 durch die Adressierungstransistoren 62, 63 und 57, 45 sind jedoch im Wesentlichen dieselben. Demgemäß wird der Schutz des Referenzabschnitts vor Lese-Stör-Fehlern in einer einfachen Schaltkreiskonfiguration erreicht, welche lediglich eine Strompolarität für das Lesen der Bitzelle 35 und beide der zwei Referenz-MTJ-Elemente 64, 65 benötigt.
Es ist bei manchen Anwendungen vorteilhaft, das Vorliegen von zwei MTJ-Elementen 64, 65 in dem Referenzschaltkreis auszunutzen, wobei ein mittlerer Widerstand oder ein angenäherter Widerstand der zwei MTJ-Elemente zwischen deren Widerstände in den R_H- und R_L-Widerstandszuständen fällt, sogar dann, wenn Herstellungsvariationen verursachen, dass die Widerstände sämtlicher MTJ-Elemente in einem MRAM höher oder niedriger als nominell sind. Ein mittlerer Widerstand kann erzielt werden durch Verbinden von MTJ-Elementen bei komplementären Widerstandszuständen in paralleler Weise unter Anwendung eines Korrekturfaktors. Eine Alternative ist es, einen Spannungsteiler bereitzustellen, um eine Referenzeingangsspannung bei einer mittleren Spannung bereitzustellen, welche im Mittel zwischen den Spannungen der R_H- und R_L-MTJ-Zellen liegt.
Die vorliegende Offenbarung ist auf diese und andere Konfigurationen anwendbar, bei denen zwei MTJ-Elemente in einem Referenzschaltkreis bereitgestellt und in komplementären Widerstandszuständen aufrechterhalten werden, wobei beide zur Festlegung eines Referenzniveaus beitragen. Der Referenzschaltkreis weist ein erstes und ein zweites magnetisches Tunnelübergangs-MTJ-Element 64, 65 auf, von denen ein erstes MTJ-Element 64 in einem höheren Widerstandszustand und ein zweites MTJ-Element 65 in einem niedrigeren Widerstandszustand vorliegt. Die Vormagnetisierungsströme für die beiden Referenz-MTJ-Elemente 64, 65 liegen auf bestimmten Strängen des Referenzschaltkreises, ihre Ströme sind jedoch an dem Drain des Transistors 51 zusammengeführt. Die Referenz-MTJ-Elemente 64, 65 sind darauf ausgelegt, dass die an sie angelegten Vormagnetisierungsströme durch die festgelegten und die freien Schichten der beiden Referenzelemente in entgegengesetzter Reihenfolge hindurchgeleitet werden.

Claims

Digitaler Speicher, der aufweist: zumindest eine magnetoresistive Speicherzelle, die ein magnetisches Tunnelübergangselement (35) aufweist mit einer festgelegten magnetischen Schicht (37), die ein dauerhaft orientiertes magnetisches Feld aufweist, und mit einer freien magnetischen Schicht (36), die eine magnetische Feldkomponente aufweist, welche in einem Zustand niedrigen elektrischen Widerstands parallel zu dem magnetischen Feld der festgelegten Schicht (37) und in einem Zustand hohen elektrischen Widerstands antiparallel zu dem magnetischen Feld der festgelegten Schicht (37) wechselbar ausgerichtet ist, wobei ein Datenwert in der Speicherzelle durch Ausrichtung des magnetischen Felds der freien Schicht (36) in Bezug auf die festgelegte Schicht (37) wechselbar gespeichert und über Unterschiede in einem Speicherzellenwert eines elektrischen Parameters, der von der Speicherzelle produziert wird, wenn diese einem Speicherzellenlesestrom ausgesetzt ist, erfassbar ist; einen Referenzschaltkreis, der einen hohen Referenzwiderstand (64) und einen niedrigen Referenzwiderstand (65) aufweist, wobei der Referenzschaltkreis einen elektrischen Parameter erzeugt, der einen Referenzwert aufweist, wenn er einem Referenzschaltkreisstrom ausgesetzt ist; einen Komparatorschaltkreis (55), der dazu verbunden ist, um den Referenzwert mit dem Speicherzellenwert zu vergleichen, wobei der Komparatorschaltkreis eine Ausgabe aufweist, welche den Datenwert ausgibt, der dem Speicherzellenwert entspricht, wobei der Speicherzellenwert größer oder kleiner als der Referenzwert ist; wobei der Referenzwert einen Wert repräsentiert, der zwischen zwei Werten des elektrischen Parameters liegt, die von der Speicherzelle in den Zuständen hohen und niedrigen elektrischen Widerstands erzeugt werden; wobei der Referenzschaltkreis zwei magnetische Referenztunnelübergangselemente (64, 65) aufweist, wobei jedes der Referenztunnelübergangselemente (64, 65) eine festgelegte magnetische Schicht, die ein dauerhaft orientiertes magnetisches Feld aufweist, und eine freie magnetische Schicht aufweist, die eine magnetische Feldkomponente aufweist, welche in einem Zustand niedrigen elektrischen Widerstands parallel zu dem magnetischen Feld der festgelegten Schicht und in einem Zustand hohen elektrischen Widerstands antiparallel zu dem magnetischen Feld der festgelegten Schicht ausgerichtet ist und sich eines der magnetischen Referenztunnelübergangselemente (64) in dem hohen Widerstandszustand befindet und als hoher Referenzwiderstand dient und das andere der magnetischen Referenztunnelübergangselemente (65) sich in dem niedrigen Widerstandszustand befindet und als niedriger Referenzwiderstand dient; wobei der Gesamtwiderstand des Referenzschaltkreises angenähert ist an das Zweifache des Parallelwiderstands aus dem hohen elektrischen Widerstand (R_H) und dem niedrigen elektrischen Widerstand (R_L), indem ein fester Widerstand (67) zu den zwei magnetischen Referenztunnelübergangselementen (64, 65) in Reihe geschaltet ist oder indem jeweils zwei Referenztunnelübergangselemente (64), die sich in dem hohen Widerstandszustand (R_H) befinden, und zwei Referenztunnelübergangselemente (65), die sich in dem niedrigen Widerstandszustand (R_L) befinden, in entsprechenden Strängen des Referenzschaltkreises in Reihe geschaltet sind; und wobei, wenn der Referenzschaltkreis dem Referenzschaltkreisstrom (51) ausgesetzt ist, ein Teil des Referenzschaltkreisstroms durch das eine Referenztunnelübergangselement (64) von der festgelegten Schicht zu der freien Schicht und ein anderer Teil des Referenzschaltkreisstroms durch das andere Referenztunnelübergangselement (65) von der freien Schicht zu der festgelegten Schicht fließt.
Digitaler Speicher nach Anspruch 1, bei dem die zwei magnetischen Referenztunnelübergangselemente (64, 65) zusammen betrieben werden können.
Digitaler Speicher nach Anspruch 1 oder 2, bei dem der Referenzwert aus einem Wert für den elektrischen Parameter hergeleitet ist, der von einem parallelen Widerstand des hohen und des niedrigen elektrischen Widerstands, die dem Referenzschaltkreisstrom ausgesetzt sind, erzeugt ist.
Digitaler Speicher nach einem der vorangegangenen Ansprüche, bei dem der Komparatorschaltkreis ein Spannungskomparatorschaltkreis ist, wobei die zwei magnetischen Referenztunnelübergangselemente (64, 65) des Referenzschaltkreises an einem Eingang des Spannungskomparatorschaltkreises parallel miteinander verbunden sind, wobei die Speicherzelle an einem zweiten Eingang mit dem Spannungskomparatorschaltkreis verbunden ist.
Digitaler Speicher nach Anspruch 4, bei dem der Spannungskomparatorschaltkreis zwei komplementär miteinander verbundene MOS-Transistoren aufweist, die mit einer gemeinsamen Spannungsquelle verbunden sind und derart betrieben werden können, dass sie ihren Zustand mit einem Widerstand der Speicherzelle, der großer oder kleiner als der Gesamtwiderstand der magnetischen Referenztunnelübergangselemente ist, andern, während sich diese in unterschiedlichen der hohen und niedrigen Widerstandszustände befinden.
Digitaler Speicher nach einem der vorangehenden Ansprüche, bei dem die magnetischen Referenztunnelübergangselemente (64, 65), welche die hohen und niedrigen Widerstandszustände bereitstellen, entlang paralleler Referenzschaltkreisstrompfade in einer Ausrichtung verbunden sind, so dass beide der magnetischen Referenztunnelübergangselemente (64, 65) in einer Polarität, die Lese-Stör-Fehler ausschließt, vormagnetisiert bleiben.
Verfahren für die Konfiguration eines STT-MRAM, das aufweist: Bereitstellen von Speicherbitzellen, die magnetische Tunnelübergangselemente (35) aufweisen, die Zustände hohen Widerstands und niedrigen Widerstands aufweisen, die durch festgelegte und freie magnetische Schichten (36, 37), welche magnetische Felder aufweisen, die in einem niedrigen Widerstandszustand parallel und einem hohen Widerstandszustand antiparallel ausgerichtet sind, bestimmt werden; Anlegen eines Lesestroms an die Speicherbitzellen, um einen der hohen und niedrigen Widerstandszustände zu messen, während die Speicherbitzellen mit einem Eingang eines Spannungskomparatorschaltkreises (55) verbunden werden; Verbinden eines zweiten Eingangs des Spannungskomparatorschaltkreises (55) mit einem Referenzschaltkreis, der zwei magnetische Referenztunnelübergangselemente (64, 65) enthält, wobei jedes der Referenztunnelübergangselemente (64, 65) eine festgelegte magnetische Schicht, die ein dauerhaft orientiertes magnetisches Feld aufweist, und eine freie magnetische Schicht aufweist, die eine magnetische Feldkomponente aufweist, welche in einem Zustand niedrigen elektrischen Widerstands parallel zu dem magnetischen Feld der festgelegten Schicht und in einem Zustand hohen elektrischen Widerstands antiparallel zu dem magnetischen Feld der festgelegten Schicht ausgerichtet ist und sich eines der magnetischen Referenztunnelübergangselemente (64) in dem hohen Widerstandszustand und das andere der magnetischen Referenztunnelübergangselemente (65) in dem niedrigen Widerstandszustand befindet und wobei der Gesamtwiderstand des Referenzschaltkreises angenähert ist an das Zweifache des Parallelwiderstands aus dem hohen elektrischen Widerstand (R_H) und dem niedrigen elektrischen Widerstand (R_L), indem ein fester Widerstand (67) zu den zwei magnetischen Referenztunnelübergangselementen (64, 65) in Reihe geschaltet wird oder indem jeweils zwei Referenztunnelübergangselemente (64), die sich in dem hohen Widerstandszustand befinden, und zwei Referenztunnelübergangselemente (65), die sich in dem niedirgen Widerstandszustand befinden, in entsprechenden Strängen des Referenzschaltkreises in Reihe geschaltet werden und, während die magnetischen Referenztunnelübergangselemente (64, 65) in hohen bzw. niedrigen Widerstandszuständen gehalten werden, Verursachen, dass der Referenzschaltkreis eine Spannung basierend auf dem Gesamtwiderstand an den zweiten Eingang des Spannungskomparatorschaltkreises anlegt; wobei die zwei magnetischen Referenztunnelübergangselemente (64, 65) des Referenzschaltkreises in parallelen Referenzschaltkreisstromträngen verbunden sind; und wobei das Verursachen, dass der Referenzschaltkreis eine Spannung basierend auf dem Gesamtwiderstand an den zweiten Eingang des Spannungskomparatorschaltkreises anlegt, das Anlegen eines Referenzschaltkreisstroms an den Referenzschaltkreis umfasst, wobei ein Teil des Referenzschaltkreisstroms über einen der Referenzschaltkreisstromtränge durch eines der Referenztunnelübergangselemente (64) von der festgelegten Schicht zu der freien Schicht und ein Teil des Referenzschaltkreisstroms über den anderen der Referenzschaltkreisstromtränge durch das andere Referenztunnelübergangselement (65) von der freien Schicht zu der festgelegten Schicht fließt.
MRAM-Speicherkonfiguration, die eine Anordnung magnetischer Tunnelübergangsbitzellen mit freien und festgelegten magnetischen Schichten (36, 37) aufweist, wobei die Tunnelübergangsbitzellen mit parallelen und antiparallelen Magnetfeldausrichtungen der Schichten beschreibbar sind, um einen logischen Wert in einen Zustand niedrigen Widerstands (R_L) oder hohen Widerstands (R_H) zu übertragen, wobei der logische Wert einer Tunnelübergangsbitzelle (35) durch Vergleichen eines Widerstands der Tunnelübergangsbitzelle (35), wenn diese mit einem Vormagnetisierungsschaltkreis verbunden ist, gegen einen Referenzwiderstand ausgelesen wird, unter Verwendung eines Komparatorschaltkreises (55), der auf eine Spannung oder einen Strom anspricht, wobei der Komparatorschaltkreis (55) Eingänge aufweist, die mit der Tunnelübergangsbitzelle (35) und mit dem Referenzschaltkreis, der den Referenzwiderstand bereitstellt, verbunden sind, wobei der Referenzschaltkreis zwei magnetische Referenztunnelübergangselemente (64, 65) aufweist, wobei jedes der Referenztunnelübergangselemente (64, 65) eine festgelegte magnetische Schicht, die ein dauerhaft orientiertes magnetisches Feld aufweist, und eine freie magnetische Schicht aufweist, die eine magnetische Feldkomponente aufweist, welche in einem Zustand niedrigen elektrischen Widerstands parallel zu dem magnetischen Feld der festgelegten Schicht und in einem Zustand hohen elektrischen Widerstands antiparallel zu dem magnetischen Feld der festgelegten Schicht ausgerichtet ist, und wobei die Referenztunnelübergangselemente (64, 65) auf einen niedrigen Widerstand bzw. einen hohen Widerstand eingestellt sind, wobei der Gesamtwiderstand des Referenzschaltkreises angenähert ist an das Zweifache des Parallelwiderstands aus dem hohen elektrischen Widerstand (R_H) und dem niedrigen elektrischen Widerstand (R_L), indem ein fester Widerstand (67) zu den zwei magnetischen Referenztunnelübergangselementen (64, 65) in Reihe geschaltet ist oder indem jeweils zwei Referenztunnelübergangselemente (64), die sich in dem hohen Widerstandszustand befinden, und zwei Referenztunnelübergangselemente (65), die sich in dem niedirgen Widerstandszustand befinden, in entsprechenden Strängen des Referenzschaltkreises in Reihe geschaltet sind; wobei die magnetischen Referenzübergangselemente (64, 65) in dem Referenzschaltkreis entlang eines Vormagnetisierungspfads in einem Vormagnetisierungsschaltkreis angeordnet sind, welcher im Wesentlichen dem Vormagnetisierungsschaltkreis, der mit der Bitzelle (35) verbunden ist, entspricht; wobei die magnetischen Referenzübergangselemente (64, 65) in dem Referenzschaltkreis mit Vormagnetisierungsstromsträngen verbunden sind, welche dieselbe Polarität und einen selben Vormagnetisierungsstrompfad bis zu den magnetischen Referenzübergangselementen (64, 65) aufweisen, wobei der Vormagnetisierungsstrompfad von der freien Schicht zu der festgelegten Schicht eines der magnetischen Referenztunnelübergangselemente und von der festgelegten Schicht zu der freien Schicht des anderen der magnetischen Referenztunnelübergangselemente geführt ist.
Verbesserte MRAM-Speicherkonfiguration nach Anspruch 8, bei der die magnetischen Referenzübergangselemente (64, 65) in dem Referenzschaltkreis in parallelen Vormagnetisierungsschaltkreissträngen derselben Polarität verbunden sind, wobei die magnetischen Referenzübergangselemente (64, 65) in dem Referenzschaltkreis in entgegengesetzter Reihenfolge zu freie-über-festgelegte magnetische Schicht angelegt sind, so dass beide magnetischen Referenzübergangselemente (64, 65) in dem Referenzschaltkreis bei derselben Polarität frei von dem Lese-Stör-Fehlerrisiko sind.
Verbesserte MRAM-Speicherkonfiguration nach einem der Ansprüche 8–9, bei dem die MRAM-Bitzelle und die magnetischen Referenztunnelübergangselemente (64, 65) Spin-Übertragungs-Drehmoment-MRAM-Bauteile aufweisen.
Verbesserte MRAM-Speicherkonfiguration nach einem der Ansprüche 8–10, bei dem die magnetischen Referenztunnelübergangselemente und der Komparatorschaltkreis einer Bitposition zugeordnet und dazu verwendet sind, Widerstandszustände für einen Bit bei der Bitposition in adressierten Speicherworten in einer digitalen Speicherbitzellenanordnung zu messen.