DE60200888T2

DE60200888T2 - Referenzschaltung für mram zelle

Info

Publication number: DE60200888T2
Application number: DE60200888T
Authority: DE
Inventors: Heinz Hoenigschmid
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2001-01-24
Filing date: 2002-01-24
Publication date: 2005-01-05
Anticipated expiration: 2022-01-25
Also published as: KR20030091969A; KR100562203B1; TW548650B; WO2002073620A3; US6426907B1; EP1377983A2; WO2002073620A2; JP2004519809A; DE60200888D1; EP1377983B1

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft allgemein die Herstellung Halbleiterbauelementen und insbesondere MRAM-Bauelemente (magnetic random access memory = magnetische Direktzugriffsspeicher-Bauelemente)
Allgemeiner Stand der Technik
Halbleiter werden für integrierte Schaltungen für elektronische Anwendungen verwendet, einschließlich beispielsweise Radios, Fernseher, Mobiltelefone, und PC-Bauelemente. Eine Art von Halbleiterbaulement ist ein Halbleiterspeicherbauelement wie beispielsweise ein DRAM (dynamic random access memory = dynamsicher Direktzugriffsspeicher) und Flashspeicher, die eine Elektronenladung verwenden, um Informationen zu speichern.
Eine Entwicklung aus der jüngsten Vergangenheit bezüglich Speicherbauelementen mit integrierten Schaltungen befaßt sich mit Spin-Elektronik, die Halbleiter-Technologie und Magnetismus miteinander kombiniert. Der Spin eines Elektrons, und nicht seine Ladung, wird verwendet, um das Vorhandensein einer „1" oder „0" anzuzeigen. Ein solches Spin-Elektronikbauelement ist ein magnetischer Direktzugriffsspeicher (MRAM), der leitfähige Leitungen enthält, die in verschiedenen Metallschichten rechtwinklig zueinander angeordnet sind, wobei sandwichartig zwischen den leitfähigen Leitungen ein magnetischer Stapel angeordnet ist. Die Stelle, an der die leitfähigen Leitungen sich schneiden, wird Kreuzpunkt genannt. Ein durch eine der leitfähigen Leitungen fließender Strom erzeugt ein magnetisches Feld um die leitfähige Leitung herum und orientiert die magnetische Polarität in eine gewisse Richtung entlang des Drahts oder der leitfähigen Leitung. Ein durch die andere leitfähige Leitung fließender Strom induziert ein magnetisches Feld und kann die magnetische Polarität auch teilweise drehen. Digitale Informationen, die als „0" oder „1" dargestellt sind, werden in der Ausrichtung der magnetischen Momente gespeichert. Der Widerstand der magnetischen Komponente hängt von der Ausrichtung des Moments ab. Der gespeicherte Zustand wird aus dem Element gelesen, indem der ohmsche Zustand der Komponente erfaßt wird. Eine Speicherzelle kann aufgebaut werden, indem die leitfähigen Leitungen und Kreuzpunkte in einem Matrixaufbau oder Feld angeordnet werden, das Zeilen und Spalten hat.
Ein Vorteil von MRAM's verglichen mit herkömmlichen Halbleiter-Speicherbauelementen, wie beispielsweise DRAM's, ist, daß MRAM's einen nichtflüchtigen Speicher bereitstellen. Zum Beispiel würde ein Personalcomputer (PC), der MRAM's verwendet, keine lange Hochfahrzeit wie herkömmliche PC's benötigen, die DRAM's verwenden. Ein MRAM hat auch die Fähigkeit, die gespeicherten Daten wieder aufzufinden.
Um eine MRAM-Speicherzelle zu lesen, ist es erforderlich, einen Referenzschaltkreis zu haben, so daß die gespeicherten Informationen erfaßt werden können. In MRAM-Zellen vom Stand der Technik ist der Referenzschaltkreis in einem entfernt gelegenen Schaltkreis untergebracht, separat vom MRAM-Feldbereich, und aus anderen Materialien als die MRAM-Speicherzellen hergestellt, wie beispielsweise Feldeffekttransistoren vom Typ N (N-FET's) und P-FET's. Das ist nachteilig, da Prozeßfluß-Materialien und -Verfahren sich während des Prozeßflusses für verschiedene Bauelemente anders verändern. Diese Variablen verursachen Fluktuationen, die den erzeugten Referenzstrom ungünstig beeinflussen können, woraus sich ein unrichtiges Lesen der logischen Zustände der MRAM-Speicherzellen ergibt.
Was für dieses Gebiet benötigt wird, ist eine MRAM-Referenzschaltkreis-Auslegung, die in der Lage ist, den logischen Zustand von MRAM-Speicherzellen genau zu lesen.
Zusammenfassung der Erfindung
Die vorliegende Erfindung erreicht technische Vorteile als Referenzschaltkreis sowie als dazugehöriges Verfahren für ein MRAM-Bauelement, wobei der Referenzschaltkreis MRAM-Speicherzellen mit logisch „1" und logisch „0" aufweist, die parallel gekoppelt sind, und dazu angepaßt ist, einen Referenzstrom für einen Leseverstärker eines MRAM-Feldes zu liefern, um den logischen Zustand von MRAM-Zellen in dem MRAM-Feld zu bestimmen.
Offenbart ist ein Referenzschaltkreis für ein MRAM-Feld, umfassend mindestens eine MRAM-Speicherzelle mit einer darin gespeicherten logischen „1" und mindestens eine MRAM-Speicherzelle mit einer darin gespeicherten logischen „0", die an die MRAM-Speicherzelle mit der logischen „1" gekoppelt ist, wobei der Referenzschaltkreis dazu angepaßt ist, einen Referenzstrom für einen Leseverstärker des MRAM-Feldes zu liefern, um den logischen Zustand von MRAM-Zellen in dem Feld zu bestimmen.
Weiterhin ist ein Referenzschaltkreis für ein MRAM-Feld offenbart, umfassend eine erste Speicherzelle mit logisch „1", die ein erstes Ende und ein zweites Ende aufweist, eine zweite Speicherzelle mit logisch „1", die ein erstes Ende und ein zweites Ende aufweist und in Serie am ersten Ende an das zweite Ende der ersten Speicherzelle mit logisch „1" gekoppelt ist, eine erste Speicherzelle mit logisch „0", die ein erstes Ende und ein zweites Ende ist am ersten Ende an das erste Ende der ersten Speicherzelle mit logisch „1" gekoppelt hat, und eine zweite Speicherzelle mit logisch „0", die ein erstes Ende und ein zweites Ende in Serie am ersten Ende an das zweite Ende der ersten Speicherzelle mit logisch „0" gekoppelt ist, wobei das zweite Ende der zweiten Speicherzelle mit logisch „0" an das zweite Ende der zweiten Speicherzelle mit logisch „1" gekoppelt ist, wobei der Referenzschaltkreis dazu angepaßt ist, einen Referenzstrom für einen Leseverstärker des MRAM-Feldes zu liefern, um den logischen Zustand von MRAM-Zellen in dem Feld zu bestimmen.
Es ist auch ein Verfahren zum Erzeugen eines Referenzstroms für einen Leseverstärker eines MRAM-Bauelements offenbart, wobei das MRAM-Bauelement eine Mehrzahl von Speicherzellen umfaßt, die in einem Feld angeordnet sind, wobei jede Speicherzelle einen logischen Zustand umfaßt, wobei das Verfahren das Liefern eines Referenzstroms umfaßt, wobei der Referenzstrom die Hälfte des Stroms durch mindestens eine MRAM-Speicherzelle mit logisch „1" und die Hälfte des Stroms durch mindestens eine MRAM-Speicherzelle mit logisch „0" umfaßt, wobei der logische Zustand einer MRAM-Speicherzelle in einem Feld durch Vergleichen des Stroms der MRAM-Speicherzelle und des Referenzstroms bestimmbar ist.
Vorteile der Erfindung beinhalten das Bereitstellen eines Referenzschaltkreises, der MRAM-Zellen in derselben Art von Feld oder demselben Feld aufweist wie die zu lesenden MRAM-Zellen, so daß die Referent-MRAM-Zellen denselben Verarbeitungsparametern und Fluktuationen ausgesetzt worden sind wie die MRAM-Zellen, die gelesen werden. Das erweist sich als vorteilhaft, weil die durch das Material und Verfahren bedingten Abweichungen und Fluktuationen sowohl für die Referenz-MRAM-Zellen als auch die unbekannten MRAM-Zellen, die gelesen werden, gleich sind, woraus sich ein genaueres Lesen der unbekannten MRAM-Zellen ergibt. Ein anderer Vorteil der vorliegenden Erfindung ist, daß die Hälfte des Stroms oder der mittlere Punkt zwischen einer Speicherzelle mit logisch „1" und einer mit logisch „0" als Referenzstrom verwendet wird, womit sich die Möglichkeit ergibt, genau zu lesen, ob der Widerstand der MRAM-Speicherzelle eine logische „0" oder eine logische „1" darstellt.
Kurze Beschreibung der Zeichnungen
Die obigen Merkmale der vorliegenden Erfindung lassen sich durch die Betrachtung der folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen klarer verstehen, in denen:
1 eine perspektivische Ansicht eines MRAM-Feldes zeigt, das Bitleitungen rechtwinklig zu Wortleitungen aufweist, die magnetische Stapel, die dazu ausgelegt sind, eine logische „1" oder „0" zu speichern, schichtartig zwischen sich einschließen und elektrisch daran gekoppelt sind;
2 ein Beispiel einer schematischen Darstellung vom Stand der Technik zum Lesen einer MRAM-Speicherzelle in einem Feld illustriert, wobei ein Leseverstärker und ein Referenzstromschaltkreis mit enthalten sind;
3 eine schematische Darstellung einer Ausführungsform des Referenzschaltkreises für ein MRAM-Bauelement gemäß der vorliegenden Erfindung zeigt;
4 eine weitere Ausführungsform des Referenzschaltkreises gemäß der vorliegenden Erfindung illustriert;
5 eine Ausführungsform der vorliegenden Erfindung illustriert, bei welcher sich der Referenzschaltkreis in einem separaten MRAM-Feld befindet; und
6 eine Verwirklichung der vorliegenden Erfindung illustriert, wobei sich der Referenzschaltkreis in demselben MRAM-Feld befindet wie die Speicherzellen, die gelesen werden.
Entsprechende Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich auf entsprechende Teile, wenn es nicht anders angezeigt ist. Die Figuren sind derart gezeichnet, daß sie die relevanten Aspekte der bevorzugten Ausführungsformen klar illustrieren, und sie sind nicht unbedingt maßstäblich gezeichnet.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
MRAM-Feld-Referenzschaltkreise vom Stand der Technik werden erörtert werden, gefolgt von einer Beschreibung von bevorzugten Ausführungsformen und einigen Vorteilen der vorliegenden Erfindung.
1 illustriert eine perspektivische Ansicht eines MRAM 10 vom Stand der Technik, das Bitleitungen 12 aufweist, die rechtwinklig zu Wortleitungen 14 in direkt danebenliegenden, metallisierten Schichten stehen. Magnetische Stapel 16 sind zwischen den Bitlinien 12 und Wortlinien 14 angeordnet, wobei sie direkt anliegen und elektrisch an die Bitleitungen 12 und Wortleitungen 14 gekoppelt sind. Magnetische Stapel 16 umfassen bevorzugt mehrere Schichten, wobei sie beispielsweise eine weiche Schicht 18, eine Tunnelschicht 20 und eine harte Schicht 22 beinhalten. Die weiche Schicht 18 und die harte Schicht 22 umfassen vorzugsweise eine Mehrzahl von magnetischen Metallschichten, zum Beispiel acht bis zwölf Materialschichten wie beispielsweise PtMn, CoFe, Ru und NiFe. Die Tunnelschicht 20 umfaßt einen Nichtleiter wie beispielsweise Al₂O₃. Ein logischer Zustand kann in der weichen Schicht 18 der magnetischen Stapel 16 gespeichert werden, die sich am Übergang der Bitleitungen 12 und Wortleitungen 14 befindet, indem ein Strom in der entsprechenden Richtung innerhalb der Bitleitungen 12 und Wortleitungen 14 angelegt wird, was den Widerstand der magnetischen Stapel 16 verändert.
Um den in der weichen Schicht 18 des magnetischen Stapels 16 gespeicherten logischen Zustand zu lesen, wird eine schematische Anordnung, wie sie in 2 gezeigt ist, einschließlich eines Leseverstärkers (SA) 30 verwendet, um den logischen Zustand zu bestimmen, der in der unbekannten Speicherzelle MC_u gespeichert ist. Ein Referenzstrom U_R ist an einem Ende der unbekannten Speicherzelle MC_u angelegt. Das andere Ende der unbekannten Speicherzelle MC_u ist an einen Meßwiderstand R_m1 gekoppelt. Das andere Ende des Meßwiderstands R_m1 ist an Masse gekoppelt. Der durch die unbekannte Speicherzelle MCu fließende Strom ist gleich dem Strom I_cell. Ein Referenzschaltkreis 32 liefert einen Referenzstrom I_ref, der in den Meßwiderstand R_m2 geleitet wird. Das andere Ende des Meßwiderstands R_m2 ist an Erde gekoppelt, wie dargestellt.
Der Leseverstärker 30, der zum Beispiel einen Komparator umfaßt, ist dazu ausgelegt, die Ströme I_cell und I_ref zu vergleichen, weil die Meßwiderstände R_m1 und R_m2 gleich sind. Auf diese Art kann der Leseverstärker 30 den logischen Zustand der unbekannten Speicherzelle MCu erfassen. Zum Beispiel zeigt ein hoher ohmscher Zustand oder „1" typischerweise einen 20% höheren Widerstand als der erfaßte Widerstand einer Speicherzelle MC_u, die eine „0"-Zustand oder niedrigen ohmschen Zustand aufweist, z. B. 12 kΩ für einen ohmschen Zustand „1" und 10 kΩ für einen ohmschen Zustand „0".
Ein Problem bei dem Schaltkreis, der in der den Stand der Technik darstellenden Zeichnung der 2 gezeigt ist, liegt darin, daß der Referenzstrom I_ref außerhalb des MRAM-Bitzellen-Feldes erzeugt wird, und zwar in einem Schaltkreis oder IC, der vom Speicherfeld des MRAM verschieden ist. Dies ist nicht wünschenswert, weil Fluktuationen in Materialien, Verarbeitung und Herstellung des Speicherfeldes, das die unbekannte Speicherzelle MC_u enthält, erfordern könnten, daß ein variierender Referenzstrom I_ref benötigt wird. Der Referenzgenerator 32 ist immer Bauelemente- und temperaturabhängig und hat gewöhnlich nicht dieselbe Leistung wie eine tatsächliche Speicherzelle MC_u. Auch verhält sich die Speicherzelle MC_u anders als andere Schaltkreise, die separat vom MRAM-Feld angeordnet sind.
Die vorliegende Erfindung erreicht technische Vorteile, indem MRAM-Zellen zum Erzeugen eines Referenzstroms eingesetzt sind. Dies ist vorteilhaft, weil die Referenz-MRAM-Zellen den gleichen Material- und Verfahrensänderungen sowie Fluktuatio nen bei der Herstellung ausgesetzt sind und sie somit eine bessere Übereinstimmung der verschiedenen stofflichen und elektrischen Eigenschaften aufweisen, wenn die MRAM-Zellen MC_u gelesen werden.
Die hier beschriebenen MRAM-Speicherzellen können auch als magnetische Stapel oder MTJ-Stapel (magnetic tunnel junction stacks = magnetische Tunnelübergangsstapel) bezeichnet werden.
3 illustriert eine schematische Anordnung 100 einer bevorzugten Ausführungsform der vorliegenden Erfindung. Ein Leseverstärker 130 umfaßt einen ersten Meßwiderstand R_m3 und einen zweiten Meßwiderstand R_m4. Der Leseverstärker 130 umfaßt vorzugsweise einen Komparator, zum Beispiel. Ein Ende des ersten und zweiten Meßwiderstandes R_m3 und R_m4 ist an Masse gekoppelt. Der erste Meßwiderstand R_m3 ist an dem anderen Ende an eine unbekannte Speicherzelle MC_u gekoppelt. Die unbekannte Speicherzelle MC_u umfaßt eine Speicherzelle innerhalb eines MRAM-Feldes, deren logischer Zustand gelesen und bestimmt werden soll. Zum Beispiel war ein logischer Zustand zuvor innerhalb der Speicherzelle MCu gespeichert und dieser logische Zustand wird jetzt von dem SA 130 wiederaufgefunden, indem der Referenzstrom I_ref verwendet wird, der durch den Referenzschaltkreis 132 erzeugt wird. Die unbekannte Speicherzelle MC_u ist außerdem an dem anderen Ende an eine Referenzspannung U_r gekoppelt. Die Referenzspannung U_r beträgt vorzugsweise 0,5 Volt, obwohl die Referenzspannung U_r sich im Bereich von beispielsweise 0,1 bis 5 Volt bewegen kann. Der durch die unbekannte Speicherzelle MC_u fließende Strom ist gleich dem Strom I_cell.
Gemäß einer bevorzugten Ausführungsform umfaßt der Referenzschaltkreis 132, der den Referenzstrom I_ref erzeugt, zwei MRAM-Speicherzellen MR_1a/MR_1b, die eine logisch „1" darin gespeichert haben, und zwar in Serie mit zwei MRAM-Zellen MR_0a/MR_0b, die ein logische „0" darin gespeichert haben, wie dargestellt. Eine erste MRAM-Zelle MR_1a mit logisch „1" ist in Serie mit einer zweiten MRAM-Zelle MR_1b mit logisch „1" gekoppelt. Eine erste MRAM-Zelle MR_0a mit logisch „0" ist in Serie mit einer zweiten MRAM-Zelle MR_0b mit logisch „0" gekoppelt. Die in Serie geschalteten MRAM-Zellen MR_1a/MR_1b mit logisch „1" sind parallel mit den in Serie geschalteten MRAM-Zellen MR_0a/MR_0b mit logisch „0" gekoppelt, und der parallele Schaltkreis 132 ist an einem Ende an das eine Ende des zweiten Meßwiderstandes R_m4 des Leseverstärkers 130 gekoppelt. Das andere Ende des parallelen Schaltkreises 132 ist an die Referenzspannung U_r gekoppelt, wobei es sich bei der Referenzspannung U_r um dieselbe Referenzspannung U_r auf dem MRAM-Feld handelt, welches die unbekannte Speicherzelle MC_u umfaßt, für die der logische Zustand gelesen wird. Der Referenzschaltkreis 132 erzeugt einen Strom I_ref, welcher der Gleichung entspricht: Iref = ½(i0 + i1),wobei i₀ gleich dem Strom durch die in Serie geschalteten MRAM-Zellen MR_0a und MR_0b mit logisch „0" ist, und der Strom i₁ gleich dem Strom durch die in Serie geschalteten MRAM-Zellen MR_1a und MR_1b mit logisch „1" ist.
Eine andere bevorzugte Ausführungsform der vorliegenden Erfindung ist in der schematischen Anordnung 200 der 4 dargestellt. In dieser Ausführungsform ist der zweite Meßwiderstand R_m4 des Leseverstärkers 230 an eine MRAM-Zelle MR₁ mit logisch „1" gekoppelt, die parallel mit einer MRAM-Zelle MR₀ mit logisch „0" gekoppelt ist. Der parallele Referenzschaltkreis 232, der durch die MRAM-Zelle MR₁ mit logisch „1" und die MRAM-Zelle MR₀ mit logisch „0" geschaffen wurde, die parallelgeschaltet sind, ist an einem Ende an den zweiten Meßwiderstand R_m4 des Leseverstärkers 230 gekoppelt und ist an dem anderen Ende an ein Signal gekoppelt, das 0,5 mal so groß wie die Referenzspannung U_r ist. Wiederum entspricht der Referenzstrom I_ref der Gleichung: Iref = ½(i1 + i0),wobei der Strom i₀ gleich dem Strom ist durch die MRAM-Zelle MR₀ mit logisch „0" fließt, und der Strom i₁ gleich dem Strom ist, der durch die MRAM-Zelle MR₁ mit logisch „1" fließt.
Ein paralleler Referenzschaltkreis 132/232 gemäß der vorliegenden Erfindung, der mindestens eine MRAM-Zelle mit logisch „1" und mindestens eine MRAM-Zelle mit logisch „0" enthält, die parallel gekoppelt sind, erzeugt einen Referenzstrom I_ref, der den Strom am mittleren Punkt zwischen einer MRAM-Zelle mit logisch „0" und einer mit logisch „1" umfaßt. Abhängig vom logischen Zustand der unbekannten Speicherzelle MC_u wird eine große oder kleine Menge an Strom I_cell durch die unbekannte Speicherelement MC_u fließen. Um die korrekten gespeicherten Informationen in dem unbekannten Speicherelement MC_u zu erfassen, vergleicht der SA 130/230 den Wert I_ref am mittleren Punkt, der vom Referenzschaltkreis 100/200 der vorliegenden Erfindung erzeugt worden ist, mit dem Strom I_cell.
5 illustriert die Verwendung einer schematischen Anordnung 200 in einer Ausführung, in der MRAM-Zellen MR₁ und MR₀ mit logisch „1" bzw. logisch „0" der schematischen Anordnung in 4 eingesetzt werden, um den Referenzstrom I_ref für den Leseverstärker 230 in einem MRAM-Feld 240 zu erzeugen, das sich außerhalb des MRAM-Feldes 250 befindet, das die unbekannte Speicherzelle MC_u enthält. Das MRAM-Feld 250 enthält Wortleitungen 252 und Bitleitungen 254, die dazu verwendet werden, jede der Speicherzellen in dem Feld zu adressieren, einschließlich der unbekannten Speicherzelle MC_u. Ähnlich enthält auch das MRAM-Feld 240, das die Referenz-MRAM-Zellen MR₁ und MR₀ gemäß der vorliegenden Erfindung enthält, Wortleitungen 242 und Bitleitungen 244 zum Adressieren der verschiedenen MRAM-Speicherzellen des MRAM-Feldes 240, die für das Erzeugen des Referenzstroms I_ref verwendet werden. Weil der Referenzstrom I_ref durch die beiden MRAM-Zellen MR₁ und MR₀ erzeugt wird, die aus denselben Materialien bestehen und denselben Herstellungsverfahren ausgesetzt waren wie die unbekannte Speicherzelle MC_u in dem MRAM-Feld 250, kann ein genaueres Lesen des ohmschen Zustandes der unbekannten Speicherzelle MC_u erreicht werden, wodurch sich eine genauere Bestimmung des logischen Zustandes der unbekannten Speicherzelle MC_u ergibt. Der Leseverstärker 230 vergleicht die Ströme I_cell und I_ref, um den logischen Zustand der unbekannten Speicherzelle MC_u zu bestimmen.
6 illustriert eine Ausführung des in 3 dargestellten Referenzschaltkreises 100, wobei die Referenz-MRAM-Zellen MR_1a, MR_1b, MR_0a, und MR_0b sich auf demselben MRAM-Feld 350 befinden wie die unbekannte Speicherzelle MC_u, für die der ohmsche/logische Zustand gelesen und bestimmt wird. Jeder dunkle Kreis in dem Feld 100 stellt eine MRAM-Zelle dar, und der graue Kreis stellt die unbekannte Speicherzelle MC_u dar. Der Referenzstrom I_ref wird durch die MRAM-Referenzzellen MR_1a, MR_1b, MR_0a, und MR_0b erzeugt. Der Strom I_cell fließt von der unbekannten Speicherzelle MCu zum SA 330. Der Leseverstärker 330 ist dazu angepaßt, die Ströme I_ref und I_cell zu vergleichen, um den logischen Zustand von MC_u zu bestimmen. Weil der Referenzstrom I_ref durch die MRAM-Referenzzellen MR_1a, MR_1b, MR_0a und MR_0b auf demselben integrierten Schaltkreis oder MRAM-Feld 350 wie die unbekannte Speicherzelle MC_u erzeugt wird, kann gemäß der vorliegenden Erfindung eine genauere Bestimmung des logischen Zustandes der unbekannten Speicherzelle MC_u durch den Leseverstärker 330 durchgeführt werden.
Um an die Referenzzellen MR_1a, MR_1b, MR_0a und MR_0b in 6 zu schreiben, werden beispielsweise leitfähige Leitungen unterhalb und oberhalb der Referenzzellen MR_1a, MR_1b, MR_0a und MR_0b verwendet, z. B. Wortleitungen und Bitleitungen in den metallisierten Schichten M1 und M4.
Obwohl 5 eine Verwirklichung des in 4 dargestellten Referenzschaltkreises 200 in einem anderen MRAM-Feld 240 illustriert, kann der in 4 dargestellte Referenzschaltkreis 200 auf ähnliche Weise innerhalb desselben MRAM-Feldes 350 wie die unbekannte Speicherzelle MC_u verwirklicht werden, für die der logische Zustand bestimmt wird, was nicht dargestellt ist. Genauso kann der in 3 dargestellte Referenzschaltkreis 100 in einem MRAM-Feld 240 außerhalb des MRAM-Feldes 250 verwirklicht werden, das die unbekannte Speicherzelle MC_u enthält, wie in 5 dargestellt.
Die vorliegende Erfindung erreicht technische Vorteile als Referenzschaltkreis 132/232, der die MRAM-Zellen MR₀, MR₁, MR_0a, MR_0b, MR_1a und MR_1b umfaßt, die entweder auf dem Speicherfeld angeordnet sind, das gelesen wird, oder auf einem anderen Speicherfeld. Weil der Referenzstrom I_ref in der vorliegenden Erfindung durch die MRAM-Zellen MR₁, MR₀, MR_1a, MR_1b, MR_0a und MR_0b erzeugt wird, stimmen die Widerstände der Referenzschaltkreise 132 und 232 genauer mit dem Widerstand der unbekannten Speicherzelle MC_u überein, wodurch sich ein genaueres Lesen des logischen Zustandes der unbekannten Speicherzelle MC_u ergibt. Alle Fluktuationen oder Abweichungen bei Material oder Verfahren treffen sowohl auf die unbekannte Speicherzelle MC_u des MRAM-Feldes als auch auf die MRAM-Referenzzellen zu, die in den parallelen Schaltkreisen 132 und 232 verwendet werden, mit denen der Referenzstrom I_ref erzeugt wird. Durch den Einsatz eines Referenzstroms I_ref, der den Strom am mittleren Punkt zwischen einer MRAM-Zelle mit logisch „0" und einer MRAM-Zelle mit logisch „1" umfaßt, wird ein genaueres Lesen der unbekannten Speicherzelle MC_u bereit gestellt.
Auch wenn die Erfindung mit Bezug auf illustrative Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht als einschränkend aufgefaßt werden. Verschiedene Änderungen in Kombinationen der illustrativen Ausführungsformen sowie auch andere Ausführungsformen der Erfindung werden dem Fachmann unter Bezug auf die Beschreibung offensichtlich sein. Zusätzlich kann die Reihenfolge der Verfahrensschritte von einem Durchschnittsfachmann abgeändert werden, um dennoch innerhalb des Umfangs der vorliegenden Erfindung zu verbleiben. Daher besteht die Absicht, daß die angefügten Ansprüche alle solche Änderungen oder Ausführungsformen umfassen. Darüber hinaus soll der Umfang der vorliegenden Anmeldung nicht auf die bestimmten Ausführungsformen des Verfahrens, der Maschine, Herstellung, Zusammensetzung von Stoff, Mittel, Methoden und Schritte, die in der Patentschrift beschrieben sind, beschränkt zu sein.
Dementsprechend sollen die angehängten Ansprüche diese Verfahren, Maschinen, Herstellung, Stoffzusammensetzungen, Mittel, Methoden oder Schritte in ihrem Umfang einschließen.

Claims

Referenzschaltkreis für ein magnetisches Direktzugriffsspeicher(MRAM)-Feld, umfassend: mindestens eine MRAM-Speicherzelle mit einer darin gespeicherten logischen „1"; und mindestens eine MRAM-Speicherzelle mit einer darin gespeicherten logischen „0", die mit der MRAM-Speicherzelle mit logisch „1" gekoppelt ist, wobei der Referenzschaltkreis dazu angepaßt ist, einen Referenzstrom für einen Leseverstärker des MRAM-Feldes zu liefern, um den logischen Zustand der MRAM-Zellen in dem Feld zu bestimmen.
Referenzschaltkreis nach Anspruch 1, wobei ein Strom durch die MRAM-Speicherzelle mit logisch „1" gleich i₁ ist, ein ist durch die MRAM-Speicherzelle mit logisch „0" gleich i₀ ist, und der Referenzstrom etwa gleich ½(i₁ + i₀) ist.
Referenzschaltkreis nach Anspruch 2, umfassend genau eine MRAM-Speicherzelle mit logisch „1" und genau eine MRAM-Speicherzelle mit logisch „0", wobei die MRAM-Speicherzellen mit logisch „1" und logisch „0" in Parallelschaltung miteinander gekoppelt sind, wobei ein Ende der parallelgeschalteten Speicherzellen an eine Referenzspannung koppelbar ist, die gleich der Hälfte einer Referenzspannung für das MRAM-Feld ist, und wobei das andere Ende der parallelgeschalteten Speicherzellen an den Leseverstärker des MRAM-Feldes koppelbar ist.
Referenzschaltkreis nach Anspruch 2, umfassend: zwei Speicherzellen mit logisch „1", die in Serie miteinander gekoppelt sind; zwei Speicherzellen mit logisch „0", die in Serie miteinander gekoppelt sind, wobei die beiden in Serie geschalteten Speicherzellen mit logisch „0" in Parallelschaltung an die die beiden Speicherzellen mit logisch „1" gekoppelt sind, wobei ein Ende der parallelgeschalteten Speicherzellen an eine Referenzspannung gekoppelt ist, die gleich einer Referenzspannung für das MRAM-Feld ist, und wobei das andere Ende der parallelgeschalteten Speicherzellen an den Leseverstärker des MRAM-Feldes koppelbar ist.
Referenzschaltkreis nach Anspruch 1, wobei die Referenzschaltkreis-Speicherzellen Teil des MRAM-Feldes sind.
Referenzschaltkreis nach Anspruch 1, wobei die Referenzschaltkreis-Speicherzellen Teil eines MRAM-Feldes sind, das von dem MRAM-Feld verschieden ist, für das der Referenzstrom erzeugt wird.
Referenzschaltkreis für ein magnetisches Direktzugriffsspeicher(MRAM)-Feld, umfassend: eine erste Speicherzelle mit logisch „1", die ein erstes und ein zweites Ende aufweist; eine zweite Speicherzelle mit logisch „1", die ein erstes und ein zweites Ende aufweist, wobei die zweite Speicherzelle mit logisch „1" am ersten Ende in Serie an das zweite Ende der ersten Speicherzelle mit logisch „1" gekoppelt ist; eine erste Speicherzelle mit logisch „0", die ein erstes und ein zweites Ende aufweist, wobei die erste Speicherzelle mit logisch „0" am ersten Ende an das erste Ende der ersten Speicherzelle mit logisch „1" gekoppelt ist; und eine zweite Speicherzelle mit logisch „0", die ein erstes und ein zweites Ende aufweist, wobei die zweite Speicherzelle mit logisch „0" am ersten Ende in Serie an das zweite Ende der ersten Speicherzelle mit logisch „0" gekoppelt ist, wobei das zweite Ende der zweiten Speicherzelle mit logisch „0" an das zweite Ende der zweiten Speicherzelle mit logisch „1" gekoppelt ist, wobei der Referenzschaltkreis dazu angepaßt ist, einen Referenzstrom für einen Leseverstärker des MRAM-Feldes zu liefern, um den logischen Zustand der MRAM-Zellen in dem Feld zu bestimmen.
Referenzschaltkreis nach Anspruch 7, wobei ein Strom durch die erste und die zweite MRAM-Speicherzelle mit logisch „1" gleich i₁ ist, ein Strom durch die erste und die zweite MRAM-Speicherzelle mit logisch „0" gleich i₀ ist und der Referenzstrom etwa gleich ½(i₁ + i₀) ist.
Referenzschaltkreis nach Anspruch 8, wobei das zweite Ende der zweiten MRAM-Speicherzelle mit logisch „1" und das zweite Ende der zweiten MRAM-Speicherzelle mit logisch „0" an eine Referenzspannung gekoppelt sind, die gleich der Referenzspannung für das MRAM-Feld ist, und wobei das erste Ende der ersten MRAM-Speicherzelle mit logisch „1" und das erste Ende der ersten MRAM-Speicherzelle mit logisch „0" an den Leseverstärker des MRAM-Feldes koppelbar sind.
Referenzschaltkreis nach Anspruch 9, wobei die Speicherzellen des Referenzschaltkreises Teil des MRAM-Feldes sind.
Referenzschaltkreis nach Anspruch 9, wobei die Speicherzellen des Referenzschaltkreises Teil des MRAM-Feldes sind, das von dem MRAM-Feld verschieden ist, für das der Referenzstrom erzeugt wird.
Verfahren zum Erzeugen eines Referenzstroms für einen Leseverstärker eines MRAM-Bauelements, wobei das MRAM-Bauelement eine Mehrzahl von Speicherzellen umfaßt, die in einem Feld angeordnet sind, wobei jede Speicherzelle einen logischen Zustand umfaßt, umfassend: Liefern eines Referenzstroms, wobei der Referenzstrom eine Funktion des Stroms durch mindestens eine MRAM-Speicherzelle mit logisch „1" und mindestens eine MRAM-Speicherzelle mit logisch „0" ist, wobei der logische Zustand einer MRAM-Speicherzelle in dem Feld bestimmbar ist, indem der Strom der MRAM-Speicherzelle mit dem Referenzstrom verglichen wird.
Verfahren nach Anspruch 12, wobei der Referenzstrom die Hälfte des Stroms durch mindestens eine MRAM-Speicherzelle mit logisch „1" und die Hälfte des Stroms durch mindestens eine MRAM-Speicherzelle mit logisch „0" umfaßt.
Verfahren nach Anspruch 12, wobei das Liefern eines Referenzstroms umfaßt: Koppeln eines ersten Endes einer MRAM-Speicherzelle mit einer darin gespeicherten logischen „1" an den Leseverstärker; Koppeln eines ersten Endes einer MRAM-Speicherzelle, mit einer darin gespeicherten logischen „0" an das erste Ende einer MRAM-Speicherzelle mit logisch „1" und den Leseverstärker; und Koppeln der zweiten Enden der MRAM-Speicherzellen mit logisch „1" bzw. logisch „0" an eine Referenzspannung.
Verfahren nach Anspruch 14, wobei die Referenzspannung gleich der Hälfte der Referenzspannung für das MRAM-Feld ist.
Verfahren nach Anspruch 14, wobei die Speicherzellen des Referenzschaltkreises Teil des MRAM-Feldes sind.
Verfahren nach Anspruch 14, wobei die Speicherzellen des Referenzschaltkreises Teil eines MRAM-Feldes sind, das von dem MRAM-Feld verschieden ist, für das der Referenzstrom erzeugt wird.
Verfahren nach Anspruch 12, wobei das Liefern eines Referenzstroms umfaßt: Bereitstellen einer ersten Speicherzelle mit logisch „1", die ein erstes Ende und ein zweites Ende aufweist; Koppeln einer zweiten Speicherzelle mit logisch „1", die ein erstes Ende und ein zweites Ende aufweist, mit ihrem ersten Ende an das zweite Ende der ersten Speicherzelle mit logisch „1"; Koppeln einer ersten Speicherzelle mit logisch „0", die ein erstes Ende und ein zweites Ende aufweist, mit ihrem ersten Ende an das erste Ende der ersten Speicherzelle mit logisch „1" und an eine Referenzspannung des MRAM-Feldes; Koppeln einer zweiten Speicherzelle mit logisch „0", die ein erstes Ende und ein zweites Ende aufweist, in Serie mit ihrem ersten Ende an das zweite Ende der ersten Speicherzelle mit logisch „0"; und Koppeln des zweiten Endes der zweiten Speicherzelle mit logisch „0" an das zweite Ende der zweiten Speicherzelle mit logisch „1".
Verfahren nach Anspruch 18, wobei die Speicherzellen des Referenzschaltkreises Teil des MRAM-Feldes sind.
Verfahren nach Anspruch 18, wobei die Speicherzellen des Referenzschaltkreises Teil eines MRAM-Feldes sind, das von dem MRAM-Feld verschieden ist, für das der Referenzstrom erzeugt wird.