DE102012208146A1 - Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen - Google Patents

Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen Download PDF

Info

Publication number
DE102012208146A1
DE102012208146A1 DE201210208146 DE102012208146A DE102012208146A1 DE 102012208146 A1 DE102012208146 A1 DE 102012208146A1 DE 201210208146 DE201210208146 DE 201210208146 DE 102012208146 A DE102012208146 A DE 102012208146A DE 102012208146 A1 DE102012208146 A1 DE 102012208146A1
Authority
DE
Germany
Prior art keywords
connecting elements
semiconductor module
substrate
electrically conductive
vertical direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210208146
Other languages
English (en)
Inventor
Thilo Stolze
Olaf Kirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012208146A1 publication Critical patent/DE102012208146A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Ein Halbleitermodulsystem gemäß der vorliegenden Erfindung weist ein Substrat (2) auf, wenigstens einen Halbleiterchip (1), sowie eine Anzahl von wenigstens zwei elektrisch leitenden ersten Verbindungselementen (3). Das Substrat (2) weist eine Unterseite (2b) auf, sowie eine Oberseite (2a), die in einer vertikalen Richtung (v) von der Unterseite (2b) beabstandet ist. Der wenigstens eine Halbleiterchip (1) ist auf der Oberseite (2a) angeordnet. Ein jedes der ersten Verbindungselemente (3) besitzt ein erstes Ende (31), welches in einer Richtung senkrecht zur vertikalen Richtung (v) über einen Isolationsträger (20) des Substrates (2) hinausragt. Das Halbleitermodulsystem umfasst weiterhin ein Verbindungssystem mit einer mit einer Anzahl von N ≥ 1 Verbindern (6). Ein erster der Verbinder (6) weist wenigstens zwei elektrisch leitende zweite Verbindungselemente (4) auf, wobei ein jedes der zweiten Verbindungselemente (4) ein erstes Ende (41) besitzt. Das erste Ende (31) eines jeden der ersten Verbindungselemente (3) ist elektrisch leitend mit dem ersten Ende (41) eines anderen der zweiten Verbindungselemente (4) verbindbar.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft Halbleitermodule und deren Herstellung.
  • HINTERGRUND DER ERFINDUNG
  • Für viele elektrische Verbindungen zwischen elektrischen Verbindern und elektrischen Einheiten, wie sie beispielsweise in leistungselektronischen Schaltkreisen verwendet werden, ist es erforderlich, dass die elektrischen Verbinder einen niedrigen elektrischen Widerstand und eine hohe Stromtragfähigkeit aufweisen, und dass sie eine schnelle und einfache Verbindung und/oder Trennung der Verbindung ermöglichen. Es besteht daher ein Bedarf für ein verbessertes Halbleitermodul und für ein verbessertes Verfahren zur Herstellung eines Halbleitermoduls.
  • ÜBERBLICK
  • Ein Halbleitermodulsystem gemäß der vorliegenden Erfindung weist ein Substrat auf, wenigstens einen Halbleiterchip, sowie eine Anzahl von wenigstens zwei elektrisch leitenden ersten Verbindungselementen. Das Substrat weist eine Unterseite auf, sowie eine Oberseite, die in einer vertikalen Richtung von der Unterseite beabstandet ist. Der wenigstens eine Halbleiterchip ist auf der Oberseite angeordnet. Ein jedes der ersten Verbindungselemente besitzt ein erstes Ende, welches in einer Richtung senkrecht zur vertikalen Richtung über einen Isolationsträger des Substrates hinausragt. Das Halbleitermodulsystem umfasst weiterhin ein Verbindungssystem mit einer mit einer Anzahl von N ≥ 1 Verbindern. Ein erster der Verbinder weist wenigstens zwei elektrisch leitende zweite Verbindungselemente auf, wobei ein jedes der zweiten Verbindungselemente ein erstes Ende besitzt. Das erste Ende eines jeden der ersten Verbindungselemente ist elektrisch leitend mit dem ersten Ende eines anderen der zweiten Verbindungselemente verbindbar.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die Erfindung kann bezugnehmend auf die folgenden Figuren und deren Beschreibung besser verstanden werden. Die in den Figuren gezeigten Komponenten sind nicht notweniger Weise maßstäblich dargestellt, vielmehr wurde Wert darauf gelegt, die Prinzipien der Erfindung zu veranschaulichen. Weiterhin bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. Es zeigen:
  • 1A eine Schnittansicht eines Leistungshalbleitermodulsystems, das Verbinder aufweist.
  • 1B eine Draufsicht auf das Halbleitermodulsystem gemäß 1A.
  • 2A eine Schnittansicht eines Leistungshalbleitermoduls, welches aus dem Halbleitermodulsystem gemäß 1A hergestellt wurde.
  • 2B eine Draufsicht auf das Halbleitermodul gemäß 2A.
  • 3 eine Schnittansicht eines Leistungshalbleitermoduls mit einer massiven Grundplatte.
  • 4 eine Schnittansicht eines Leistungshalbleitermodulsystems, das Verbinder aufweist, die mit Montageöffnungen versehen sind.
  • 5 eine Schnittansicht eines Leistungshalbleitermoduls, das eine massive Grundplatte aufweist.
  • 6 eine Schnittansicht eines Abschnitts eines Halbleitermodulsystems, das einen Verbinder aufweist, der einen Einpresskontakt umfasst.
  • 7 eine Schnittansicht eines Abschnitts eines Leistungshalbleitermodulsystems das einen Verbinder aufweist, der einen Federkontakt umfasst.
  • 8A eine Schnittansicht eines Abschnitts eines Leistungshalbleitermodulsystems, das einen Verbinder aufweist, und das mittels einer Nietverbindung anzuschließen ist.
  • 8B eine Schnittansicht des Abschnitts des Leistungshalbleitermodulsystems gemäß 8A nach der Vervollständigung der Nietverbindung.
  • 9A eine Draufsicht auf ein Leistungshalbleitermodulsystem, das einen Rahmen aufweist, der aus Rahmenelementen zusammengesetzt ist, welche durch formschlüssige Verbindungen miteinander verbunden sind.
  • 9B eine Seitenansicht des Leistungshalbleitermodulsystems gemäß 9A.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“, „vorderer“, „hinterer“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht im Besonderen etwas anderes angegeben ist.
  • 1A zeigt eine Schnittansicht eines Leistungshalbleitermodulsystems, 1B eine Draufsicht auf dieses Leistungshalbleitermodulsystem. Die Schnittansicht gemäß 1A ist in 1B als Schnittebene E-E dargestellt. Das Leistungshalbleitermodulsystem umfasst eine Substratanordnung 8, sowie eine Anzahl von N ≥ 1 Verbindern 6, die dazu dienen, die Substratanordnung 8 elektrisch anzuschließen. Die Substratanordnung 8 umfasst ein Substrat 2 mit einem Isolationsträger 20, einer optionalen oberen Metallisierungsschicht 21, sowie einer optionalen unteren Metallisierungsschicht 22. Der Isolationsträger 20 isoliert die obere Metallisierungsschicht 21 elektrisch gegenüber der unteren Metallisierungsschicht 22.
  • Um eine ausreichende Kühlung der Leistungshalbleiterchips 1 zu ermöglichen, besteht eine wesentliche Eigenschaft des Isolationsträgers 20 in einem geringen Wärmewiderstand. Daher müssen das Material und die Dicke des Isolationsträgers 20 an die Anforderungen des Leistungshalbleitermoduls 100 angepasst werden. Bei dem Isolationsträger 20 kann es sich beispielsweise um eine Keramik handeln, so dass das Substrat 2 ein Keramiksubstrat bildet. Beispielsweise kann der Isolationsträger 20 aus einem der folgenden Materialien bestehen oder eines der folgenden Materialien aufweisen: Aluminiumoxid (Al2O3); Aluminiumnitrid (AlN); Siliziumnitrid (Si3N4). Weiterhin kann beispielsweise die Dicke von einem, mehreren oder allen derartigen Isolationsträgern 20 im Bereich von 0,2 mm bis 2 mm liegen. Optional kann das Substrat 2 als DCB-Substrat (DCB = Direct Copper Bonding), als DAB-Substrat (DAB = Direct Aluminum Bonding) oder als AMB-Substrat (AMB = Active Metal Brazing) ausgebildet sein.
  • Das Substrat 2 weist eine Unterseite 2b auf, sowie eine Oberseite 2a, die in einer vertikalen Richtung v von der Unterseite 2b beabstandet ist. Wenigstens ein Halbleiterchip 1, beispielsweise ein MOSFET (metal oxid field-effekt transistor), ein IGBT (insulated gate bipolar transistor), ein J-FET (junction field-effekt transistor), eine Diode, oder ein Thyristor, ist auf der Oberseite 2a angeordnet.
  • Die Substratanordnung 8 umfasst weiterhin eine Anzahl von wenigstens zwei elektrisch leitenden ersten Verbindungselementen 3, die dazu dienen, die Substratanordnung 8 elektrisch anzuschließen. Ein jedes der ersten Verbindungselemente 3 kann ein erstes Ende 31 aufweisen, an dem das betreffende Verbindungselement 3 den Isolationsträger 20 in einer Richtung senkrecht zur vertikalen Richtung v überragt. Um eines, mehrere oder alle Verbindungselemente 3 gegenüber der oberen Metallisierungsschicht 21 elektrisch zu isolieren, kann eine erste Isolationsschicht 91 zwischen der oberen Metallisierungsschicht 21 und dem zu isolierenden ersten Verbindungselement 3 verwendet werden. Optional kann eine zweite Isolationsschicht 92 auf der dem Substrat 2 abgewandten Seite des ersten Verbindungselements 3 vorgesehen sein. In 1B ist die zweite Isolationsschicht 92 entfernt, damit die darunter liegenden Bestandteile der Anordnung erkennbar sind. Außerdem sind die Begrenzungslinien der oberen Metallisierungsschicht 21 durch gestrichelte Linien angedeutet.
  • Ein erster der Verbinder 6 weist wenigstens zwei elektrisch leitende zweite Verbindungselemente 4 auf. Ein jedes der zweiten Verbindungselemente 4 umfasst ein erstes Ende 41 und ein zweites Ende 42. Ein jedes der ersten Verbindungselemente 3 kann an seinem ersten Ende 31 elektrisch leitend mit einem korrespondierenden ersten Ende 41 eines anderen der zweiten Verbindungselemente 4 verbunden werden. Wie aus 1B ersichtlich ist, können in einem Verbinder 6 auch zwei oder mehr zweite Verbindungselemente 4 in einer gemeinsamen Halterung 5, beispielsweise einer dielektrischen Halterung wie z. B. einer Plastikhalterung, gehalten werden. Zur Befestigung von einem, zwei oder mehr zweiten Verbindungselementen 4 in einer gemeinsamen Halterung 5 können die betreffenden zweiten Verbindungselemente 4 in eine vorgefertigte Spritzgusshalterung 5 eingesetzt werden. Ebenso ist es möglich, die zwei oder mehr zweiten Verbindungselemente 4 bei der Herstellung der Halterung 5 mit dem Material, aus dem die spätere Halterung 5 gebildet wird, zu umspritzen.
  • Die Verbinder 6 dienen dazu, eine einfache elektrische Verbindbarkeit der Substratanordnung 8 mit einer externen Anordnung, beispielsweise einer Stripline, zu ermöglichen. Im zusammengebauten Zustand des Leistungshalbleitermoduls wird die äußere elektrische Verbindung des Leistungshalbleitermoduls mit Hilfe der zweiten Enden 42 der zweiten Verbindungselemente 4 realisiert. Hierzu sind die zweiten Verbindungselemente 42 im zusammengebauten Zustand des Leistungshalbleitermoduls von der Außenseite des Leistungshalbleitermoduls her zugänglich. Beispielsweise kann das zweite Ende 42 von einem, zwei, mehr als zwei oder allen Verbindungselementen 4 an einer Oberseite 5a der betreffenden Halterung 5 zugänglich sein, wobei die Oberseite 5a von einer Unterseite 5b dieser Halterung 5 in der vertikalen Richtung v beabstandet ist. Sofern das Leistungshalbleitermodul ein Gehäuse aufweist, ist die Außenseite des Leistungshalbleitermoduls durch die äußere Umgebung des Gehäuses gegeben, während der Halbleiterchip im Inneren des Gehäuses angeordnet ist.
  • Das zweite Ende 42 von einem, zwei, mehr als zwei oder allen zweiten Verbindungselementen 4 kann beispielsweise über die Oberseite 5a der betreffenden Halterung 5 hinausragen. Die zweiten Enden 42 können beispielsweise als gegabelte oder ungegabelte Einpressverbinder, als Lötkontakte, als Schraubkontakte etc. ausgebildet sein.
  • Um sämtliche zweiten Verbindungselemente 4 eines Verbinders 6 elektrisch mit der Substratanordnung 8 zu verbinden, kann der betreffende Verbinder 6, wie dies in den 1A und 1B durch Pfeile angedeutet ist, so in einer Richtung senkrecht zur vertikalen Richtung v gegen die Substratanordnung 8 geschoben werden, dass das erste Ende 41 eines jeden der zweiten Verbindungselemente 4 einen elektrischen Kontakt mit dem ersten Ende 31 eines anderen der ersten Verbindungselemente 3 ausbildet. Dabei können eine, zwei, mehr als zwei oder sämtliche Verbindungen zwischen einem ersten Ende 41 eines zweiten Verbindungselements 4 eines Verbinders 6 und einem korrespondierenden ersten Ende 31 eines ersten Verbindungselements 3 als Steckverbindung ausgebildet sein. Beispielsweise kann ein jedes der ersten Enden 41 des zweiten Verbindungselements 4 eines Verbinders 6 eine Buchse bilden, die dazu ausgebildet ist, das korrespondierende erste Ende 31 eines der ersten Verbindungselemente 3 aufzunehmen und elektrisch zu kontaktieren. Entsprechend kann ein jedes der ersten Enden 31 der korrespondierenden ersten Verbindungselemente 3 als Stecker ausgebildet sein.
  • Optional können die ersten Verbindungselemente 3 als Metallisierungsschicht ausgebildet oder aus einer Metallisierungsschicht hergestellt sein. Beispielsweise kann eine derartige Metallisierungsschicht in der vertikalen Richtung v eine Dicke d3 aufweisen, die bezüglich des betreffenden ersten Verbindungselements 3 eine mittlere Dicke <d3> von mehr als 50 µm und/oder von weniger als 200 µm besitzt. Weiterhin kann eine derartige Metallisierungsschicht in der vertikalen Richtung v eine maximale Dicke d3max von weniger als 600 µm aufweisen. Um einen geringen elektrischen Übergangswiderstand zu erhalten, können die ersten Verbindungselemente 3 aus Kupfer oder aus einer Legierung mit wenigstens 90 Gewichtsprozent Kupfer gebildet sein.
  • Die Substratanordnung 8 kann auf Grundlage der PLIT-Technologie (PLIT = Power Layer Interconnect Technology) hergestellt werden. Hierzu wird in einem ersten Schritt das Substrat 2 bereitgestellt und mit wenigstens einem Leistungshalbleiterchip 1 bestückt. Dann wird in einem zweiten Schritt die erste Isolationsschicht 91 als ununterbrochene Schicht auf die Seiten des Substrates 2 und des Leistungshalbleiterchips 1 aufgebracht, die der Unterseite 2b des Substrates 2 abgewandt sind, und in einem nachfolgenden dritten Schritt strukturiert, so dass die erste Isolationsschicht 91 als strukturiere Isolationsschicht vorliegt. Die erste Isolationsschicht 91 weist Öffnungen oder Ausschnitte oberhalb der Oberseiten 1a der Leistungshalbleitechips 1 und oberhalb bestimmter Abschnitte der oberen Metallisierungsschicht 21 auf, so dass oberseitige Kontakte der Leistungshalbleiterchips 1 und der oberen Metallisierungsschicht 21 durch die Öffnungen und/oder die Ausschnitte zugänglich sind. Dann kann in einem nachfolgenden vierten Schritt über der ersten Isolationsschicht 91 eine Metallschicht angeordnet werden, um die ersten Verbindungselemente 3 herzustellen. Die Metallschicht kann in Form einer vorgefertigten, strukturierten Metallschicht (Leiterrahmen) oder als ununterbrochene Metallschicht bereitgestellt werden, oder sie kann als strukturierte oder unstrukturierte Schicht über die erste Isolationsschicht 91 und die Öffnungen oder Ausschnitte abgeschieden werden. Zum Beispiel kann eine derartige Schicht in einem Abscheideprozess, beispielsweise mittels eines PVD-Verfahrens (PVD = Physical Vapor Deposition) oder eines CVD-Verfahrens (CVD = Chemical Vapor Deposition), aufgebracht werden. Die ersten Verbindungselemente 3 können ebenso als einzelne Teile vorgefertigt und an den betreffenden Zielpositionen montiert werden. Falls die Metallschicht in einem Abscheideverfahren hergestellt wird, wird vor dem Abscheideprozess ein Träger bereitgestellt. Der Träger ermöglicht eine Abscheidung des Materials, das die ersten Enden 31 ausbildet und trägt die ersten Enden 31 an deren Unterseite, d. h. an der Seite der Metallschicht, die dem Substrat 2 zugewandt ist. Nach der Beendigung des Abscheideprozesses wird der Träger zumindest teilweise entfernt, so dass die ersten Enden 31 frei vom Material des Trägers sind. Beispielsweise kann der zu entfernende Teil ausgestanzt und dann weggenommen werden. Ein derartiges Entfernen kann dadurch erleichtert werden, dass für den Träger ein Material verwendet wird, das an dem Material des ersten Verbindungselements 3 nicht besonders fest anhaftet. Eine weitere Möglichkeit zur Entfernung des Trägers besteht darin, den Träger bezüglich der abgeschiedenen Metallschicht und bezüglich des Substrates 2 selektiv zu ätzen. Das wenigstens teilweise Entfernen des Trägers kann vor oder nach einem fünften Schritt, in dem die zweite Isolationsschicht 92 über die ersten Verbindungselemente 3 hinweg aufgebracht wird, erfolgen.
  • Anstatt eine ununterbrochene Schicht abzuscheiden und nachfolgend zu strukturieren kann eine strukturierte Schicht auch direkt auf strukturierte Weise, beispielsweise mittels einer Drucktechnik, hergestellt werden, oder durch die Bereitstellung vorgefertigter Elemente und deren Befestigung an der/den darunter befindlichen Schicht(en). Beispielsweise können die ersten Verbindungselemente 3 als Metallstreifen bereitgestellt und an die Oberseiten 1a der betreffenden Leistungshalbleiterchips 1 und/oder an die betreffenden Abschnitte der oberen Metallisierungsschicht 21, d. h., in den Bereichen der Öffnungen oder Ausschnitte der ersten Isolationsschicht 91, gelötet oder elektrisch leitend geklebt werden.
  • 2A veranschaulicht das Leistungshalbleitermodulsystem gemäß den 1A und 1B im zusammengebauten Zustand, was bedeutet, dass sämtliche Verbinder 6 elektrisch mit den ersten Verbindungselementen 3 der Substratanordnung 8 verbunden sind. Im zusammengebauten Zustand können der wenigstens eine Halbleiterchip 1 und die Substratanordnung 8 optional von einem Rahmen umschlossen sein. In dem Beispiel gemäß den 1A, 1B, 2A und 2B ist der Rahmen teilweise aus den Verbindern 6 und wenigstens einem optionalen Brückenelement 7 gebildet. Derartige Brückenelemente 7 dienen dazu, den Rahmen zu vervollständigen. Beispielsweise können solche Brückenelemente 7 aus demselben Material bestehen wie die Halterung 5. Ebenso besteht die Möglichkeit, dass ein Rahmen ausschließlich aus Verbindern 6 zusammengesetzt ist, von denen jeder mit wenigstens einem zweiten Verbindungselement 4 bestückt ist. Um einen stabilen, selbsttragenden Rahmen zu bilden, können die Rahmenelemente, d. h. sämtliche Verbinder 6 und sämtliche Brückenelemente 7, durch ein geeignetes Verbindungsverfahren direkt miteinander verbunden werden, z.B. indem Benachbarte der Rahmenelemente direkt durch Kleben, Schrauben oder Einklipsen verbunden werden.
  • 3 zeigt ein Leistungshalbleitermodul, das sich von dem Leistungshalbleitermodul gemäß den 2A und 2B dadurch unterscheidet, das es zusätzlich eine massive Grundplatte 10 aufweist. Die Dicke der Grundplatte 10 kann im Bereich von 0,1 mm bis 20 mm liegen und weist einen niedrigen Wärmewiderstand auf, um die Dissipation von Abwärme, welche von dem wenigstens einen Leistungshalbleiterchip 1 erzeugt wird, in Richtung eines (nicht dargestellten) Kühlkörpers zu ermöglichen, der an der Seite der Grundplatte 10 befestigt werden kann, die dem wenigstens einen Halbleiterchip 1 abgewandt ist. Beispielsweise kann die Grundplatte 10 aus Metall bestehen, z. B. aus Kupfer oder Aluminium, oder aus einer Legierung mit wenigstens einem der Materialien Kupfer und Aluminium. Alternativ kann die Grundplatte 10 aus einem MMC-Material (MMC = Metal Matrix Composite) bestehen. Die Grundplatte 10 kann mechanisch mit der Unterseite 2b des Substrates 3 durch Löten, Sintern oder Kleben verbunden sein. Das Verbinden der Grundplatte 10 mit dem Substrat 2 kann vor oder nach dem Verbinden der Verbinder 6 mit der Substratanordnung 8 erfolgen.
  • 4 zeigt ein Leistungshalbleitermodul, das sich von dem Leistungshalbleitermodul gemäß 2A dadurch unterscheidet, dass die Halterungen 5 der Verbinder 6 mit optionalen Montageflanschen 51 versehen sind. Derartige Montageflansche 51 können außerdem eine Montageöffnung 52 zum Einsetzen einer Schraube oder einer anderen Befestigungseinrichtung aufweisen. Alternativ oder zusätzlich kann ein Brückenelement 7 mit einem Montageflansch versehen sein, der optional eine Montageöffnung aufweisen kann.
  • Ein weiterer Unterschied zu dem Leistungshalbleitermodul gemäß 2A besteht darin, dass eine optionale Deckelplatte 12 auf der der Unterseite 2b des Substrats 2 abgewandten Seite der Substratanordnung 8 angeordnet ist.
  • Verglichen mit dem Leistungshalbleitermodul gemäß 4 weist das in 5 dargestellte Leistungshalbleitermodul zusätzlich eine Grundplatte 10 auf. Die Grundplatte 10 kann aus demselben Material oder denselben Materialien hergestellt sein, kann dieselbe Dicke aufweisen und kann auf dieselbe Weise mit dem Substrat 2 verbunden sein wie die Grundplatte 10 des Leistungshalbleitermoduls gemäß 3 mit dem darin gezeigten Substrat 2. Wie aus 5 hervorgeht, kann die Grundplatte 10 optionale Montageöffnungen 11 aufweisen, Wie anhand des Beispiels gemäß 5 außerdem gezeigt ist, können die Montageöffnungen 11 mit den Montageöffnungen 52 der Flansche 51 fluchten.
  • 6 zeigt einen Abschnitt eines Leistungshalbleitermodulsystems, das so ausgelegt ist, dass mit ihm ein Leistungshalbleitermodul hergestellt werden kann, das Einpressverbindungen zwischen den ersten Enden 31 der ersten Verbindungselemente 3 und den ersten Enden 41 der zweiten Verbindungselemente 4 aufweist. Die Einpressverbindungen können dabei nach DIN EN 60352-5, Stand April 2004, hergestellt werden.
  • Indem die ersten Enden 31 der ersten Verbindungselemente 3 in von den ersten Enden 41 der zweiten Verbindungselements 4 gebildeten Buchsen eingeführt werden und der Verbinder 6 in einer Richtung senkrecht zur vertikalen Richtung v gegen die Substratanordnung 8 gepresst wird, wird das erste Ende 31 eines jeden ersten Verbindungselements 3 mittels einer Einpressverbindung zuverlässig in der zugehörigen Buchse gehalten. Eine derartige Einpressverbindung kann optional als Kaltschweißverbindung ausgebildet sein.
  • Das Leistungshalbleitermodulsystem gemäß 7 unterscheidet sich von dem bezugnehmend auf 6 erläuterten Leistungshalbleitermodulsystem dadurch, dass das erste Ende 41 des zweiten Verbindungselements 42 als Kontaktfeder ausgebildet ist. Nach dem Einführen des ersten Endes 31 des ersten Verbindungselements 3 in den Verbinder 6 wird die Kontaktfeder vorgespannt, wodurch sich ein intensiver elektrischer Kontakt zwischen dem ersten Verbindungselement 3 und dem zweiten Verbindungselement 4 ausbildet.
  • Bei dem Beispiel gemäß 8A weist das erste Ende 31 des ersten Verbindungselements 3 eine Montageöffnung 33 auf, die mit einer Montageöffnung 43 fluchtet, welche in dem ersten Ende 41 des korrespondierenden zweiten Verbindungselements 4 nach einem ersten Schritt (siehe den mit "1" gekennzeichneten Pfeil) gebildet wird, bei dem das erste Ende 31 des ersten Verbindungselements 3 in den Verbinder 6 eingeführt und der Verbinder 6 in einer Richtung senkrecht zur vertikalen Richtung v gegen die Substratanordnung 8 gepresst wird. In einem nachfolgenden zweiten Schritt (siehe den mit "2" gekennzeichneten Pfeil) wird ein Verriegelungsstift oder eine Niete 15 in beide Montageöffnungen 33 und 43 eingesetzt. 8B zeigt das Leistungshalbleitermodul nach dem Einsetzen des Verriegelungsstifts 15.
  • In den 6, 7, 8A und 8B ist eine optionale Grundplatte 10 durch gestrichelte Linien angedeutet. Eine derartige Grundplatte 10 kann dieselben Eigenschaften aufweisen wie die vorangehend erläuterte Grundplatte 10.
  • 9A zeigt ein Leistungshalbleitermodulsystem, das sich von dem Leistungshalbleitermodulsystem gemäß den 1A und 1B dadurch unterscheidet, dass die Rahmenelemente, d. h. die Verbinder 6 und die Brückeelemente 7 des Rahmens, mechanisch so miteinander verbunden sind, dass der Rahmen selbsttragend ist. Um einen derartigen Rahmen herzustellen, können benachbarte der Rahmenelemente 6, 7 durch eine unlösbare oder eine lösbare formschlüssige Verbindung, beispielsweise eine Schnapp- oder Rastverbindung, miteinander verbunden werden. Bei dem Beispiel gemäß 9A weisen einige der Rahmenelemente 6, 7 Vorsprünge 55 auf, die in entsprechende, in 9A verdeckte und deshalb durch gestrichelte Linien angedeutete Aufnahmeöffnungen 75 der Brückenelemente 7 eingeführt werden. 9B ist eine Seitenansicht des zusammengebauten Leistungshalbleitermoduls.
  • Wie aus den vorangehenden Beispielen ersichtlich ist, können die ersten Enden 31 einer Substratanordnung 8 entlang entgegengesetzter Seiten des Substrates 2 angeordnet werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • DIN EN 60352-5, Stand April 2004 [0036]

Claims (22)

  1. Halbleitermodulsystem umfassend: ein Substrat (2) mit einer Unterseite (2b), sowie mit einer Oberseite (2a), die in einer vertikalen Richtung (v) von der Unterseite (2b) beabstandet ist; wenigstens einen auf der Oberseite (2a) angeordneten Halbleiterchip (1); eine Anzahl von wenigstens zwei elektrisch leitenden ersten Verbindungselementen (3), wobei ein erstes Ende (31) eines jeden der ersten Verbindungselemente (3) senkrecht zur vertikalen Richtung (v) über einen Isolationsträger (20) des Substrates (2) hinausragt; und ein Verbindungssystem mit einer mit einer Anzahl N ≥ 1 Verbindern, wobei ein erster der Verbinder (6) wenigstens zwei elektrisch leitende zweite Verbindungselemente (4) aufweist, wobei ein jedes der zweiten Verbindungselemente (4) ein erstes Ende (41) besitzt; das erste Ende (31) eines jeden der ersten Verbindungselemente (3) elektrisch leitend mit dem ersten Ende (42) eines anderen der zweiten Verbindungselemente (4) verbindbar ist.
  2. Halbleitermodulsystem nach Anspruch 1, bei dem das erste Ende (31) eines jeden der ersten Verbindungselemente (3) mittels einer Stecker-Buchse-Verbindung elektrisch leitend mit dem ersten Ende (41) eines anderen der zweiten Verbindungselemente (4) verbunden ist.
  3. Halbleitermodulsystem nach Anspruch 1 oder 2, bei dem ein jedes der ersten Verbindungselemente (3) als Metallisierungsschicht ausgebildet ist, die in der vertikalen Richtung (v) eine durchschnittliche Dicke (<d3>) von weniger als 200 µm aufweist.
  4. Halbleitermodulsystem nach einem der vorangehenden Ansprüche, bei dem ein jedes der ersten Verbindungselemente (3) als Metallisierungsschicht ausgebildet ist, die in der vertikalen Richtung (v) eine maximale Dicke von weniger als 600 µm aufweist.
  5. Halbleitermodulsystem nach einem der vorangehenden Ansprüche, bei dem ein jedes der ersten Enden (41) der zweiten Verbindungselemente (4) eine Buchse ist, die dazu ausgebildet ist, ein erstes Ende (31) eines der ersten Verbindungselemente (3) aufzunehmen.
  6. Halbleitermodulsystem nach einem der vorangehenden Ansprüche, bei dem ein jedes der ersten Enden (31) der ersten Verbindungselemente (3) als Stecker ausgebildet ist.
  7. Halbleitermodulsystem nach einem der vorangehenden Ansprüche, bei dem die ersten Enden (31) der ersten Verbindungselemente (3) entlang entgegengesetzter Seiten des Substrats (2) angeordnet sind.
  8. Halbleitermodul umfassend ein Halbleitermodulsystem nach einem der vorangehenden Ansprüche, bei dem das erste Ende (31) eines jeden der ersten Verbindungselemente (3) elektrisch leitend mit dem ersten Ende (42) eines anderen der zweiten Verbindungselemente (4) verbunden ist.
  9. Halbleitermodul nach Anspruch 8, bei dem wenigstens eines der ersten Enden (31) der ersten Verbindungselemente (3) mit einem der zweiten Verbindungselemente (4) eine Einpressverbindung bildet.
  10. Halbleitermodul nach Anspruch 8 oder 9, bei dem wenigstens eines der ersten Enden (31) der zweiten Verbindungselemente (4) als Kontaktfeder ausgebildet ist.
  11. Halbleitermodul nach einem der Ansprüche 8 bis 10, bei dem wenigstens eines der ersten Enden (31) der ersten Verbindungselemente (3) mittels eines Verriegelungsstiftes oder einer Niete mit dem ersten Ende (41) eines der zweiten Verbindungselemente (4) verbunden ist.
  12. Halbleitermodul nach einem der Ansprüche 8 bis 11, bei dem wenigstens eines der ersten Enden (31) der ersten Verbindungselemente (3) an das erste Ende (41) eines der zweiten Verbindungselemente (4) gelötet oder geschweißt ist.
  13. Halbleitermodul nach einem der Ansprüche 8 bis 12, bei dem der erste Verbinder (6) eine dielektrische Halterung (5) aufweist, in der eines, mehrere oder alle zweiten Verbindungselemente (4) befestigt sind.
  14. Halbleitermodul nach Anspruch 13, bei dem die zweiten Verbindungselemente (4) in dielektrische Halterung (5) eingesetzt oder eingespritzt sind.
  15. Halbleitermodul nach Anspruch 13 oder 14, bei dem die dielektrische Halterung (5) eine Unterseite (5b) aufweist, sowie eine Oberseite (5a), die in der vertikalen Richtung (v) von der Unterseite (5b) beabstandet ist; und ein jedes der zweiten Verbindungselemente (4) ein zweites Ende (42) aufweist, das von der Oberseite (5a) her zugänglich ist.
  16. Halbleitermodul nach einem der Ansprüche 8 bis 15, bei dem das Verbindungssystem einen Rahmen aufweist, der den Halbleiterchip (1) umschließt und der teilweise oder vollständig durch die Anzahl von N Verbindern (6) gebildet ist, wobei gilt, dass N ≥ 2.
  17. Halbleitermodul nach einem der Ansprüche 8 bis 16, bei dem das Substrat (2) eine obere Metallisierungsschicht (21) aufweist, die auf dem Isolationsträger (20) angeordnet ist.
  18. Halbleitermodul nach Anspruch 17, bei dem der Halbleiterchip (1) auf der dem Isolationsträger (20) abgewandten Seite der oberen Metallisierungsschicht (21) angeordnet ist.
  19. Halbleitermodul nach Anspruch 17 oder 18, bei dem eine Isolationsschicht (91) zwischen der oberen Metallisierungsschicht (21) und den ersten Verbindungselementen (3) angeordnet ist.
  20. Verfahren zu Herstellung eines Halbleitermoduls umfassend die Schritte: Bereitstellen eines gemäß einem der Ansprüche 1 bis 7 ausgebildeten Halbleitermodulsystems; Herstellen einer elektrisch leitenden Verbindung zwischen dem ersten Ende (31) eines jeden der ersten Verbindungselemente (3) und dem ersten Ende (41) eines anderen der zweiten Verbindungselemente (4).
  21. Verfahren nach Anspruch 20, bei dem ein jedes der ersten Enden (41) der wenigstens zwei elektrisch leitenden zweiten Verbindungselemente (4) auf eines der ersten Enden (31) eines anderen der ersten Verbindungselemente (3) gesteckt wird.
  22. Verfahren nach Anspruch 21, bei dem ein jeder der N Verbinder (6) während des Aufsteckens in einer Richtung senkrecht zur vertikalen Richtung (v) gegen die Substratanordnung (8) gepresst wird.
DE201210208146 2011-06-03 2012-05-15 Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen Withdrawn DE102012208146A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/152,338 US8643188B2 (en) 2011-06-03 2011-06-03 Connecting system for electrically connecting electronic devices and method for connecting an electrically conductive first connector and electrically conductive second connector
US13/152,338 2011-06-03

Publications (1)

Publication Number Publication Date
DE102012208146A1 true DE102012208146A1 (de) 2012-12-06

Family

ID=47173538

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210208146 Withdrawn DE102012208146A1 (de) 2011-06-03 2012-05-15 Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen

Country Status (3)

Country Link
US (1) US8643188B2 (de)
CN (1) CN102810531B (de)
DE (1) DE102012208146A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2854175A1 (de) * 2013-09-30 2015-04-01 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitereinrichtung
DE102021205632A1 (de) 2021-06-02 2022-12-08 Zf Friedrichshafen Ag Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102021121797A1 (de) 2021-08-23 2023-02-23 Infineon Technologies Ag Leistungshalbleitermodul mit buchse oder einpresspin und verfahren zu seiner herstellung
US11916001B2 (en) 2018-03-14 2024-02-27 Mitsubishi Electric Corporation Semiconductor power module and power conversion device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5787784B2 (ja) * 2012-02-15 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置
DE102013225805A1 (de) * 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum Herstellen einer Baugruppe und Baugruppe
US20170084521A1 (en) 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
EP3340293A1 (de) * 2016-12-20 2018-06-27 Siemens Aktiengesellschaft Halbleitermodul mit stützstruktur auf der unterseite
CN108257922A (zh) * 2016-12-29 2018-07-06 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
CN108257923A (zh) * 2016-12-29 2018-07-06 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
DE112018003850B4 (de) * 2017-07-28 2023-04-27 Mitsubishi Electric Corporation Halbleitereinheit und halbleitermodul
EP3627978A1 (de) * 2018-09-19 2020-03-25 Infineon Technologies AG Leistungshalbleitermodulanordnung und gehäuse für eine leistungshalbleiteranordnung
EP3770962A1 (de) * 2019-07-26 2021-01-27 Infineon Technologies AG Halbleitermodulanordnung
JP7313302B2 (ja) * 2020-03-18 2023-07-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20230178460A1 (en) * 2021-12-02 2023-06-08 Infineon Technologies Ag Lead Adapters for Semiconductor Package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3912984A (en) * 1974-01-07 1975-10-14 Burroughs Corp Auxiliary circuit package
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
US5910885A (en) * 1997-12-03 1999-06-08 White Electronic Designs Corporation Electronic stack module
RU2183884C1 (ru) 2000-12-21 2002-06-20 СИНЕРДЖЕСТИК КОМПЬЮТИНГ СИСТЕМС (СИКС) АпС Гибридный многоуровневый электронный модуль
DE102004036982B4 (de) 2004-07-30 2010-07-29 Infineon Technologies Ag Leistungshalbleitermodulsystem mit einem in einen Baugruppenträger einsteckbaren und mit einem Gehäuse des Baugruppenträgers verrastbaren Leistungshalbleitermodul
DE102008012570B4 (de) 2008-03-04 2014-02-13 Infineon Technologies Ag Leistungshalbleitermodul-System, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
US7494389B1 (en) * 2008-03-10 2009-02-24 Infineon Technologies Ag Press-fit-connection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DIN EN 60352-5, Stand April 2004

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2854175A1 (de) * 2013-09-30 2015-04-01 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitereinrichtung
US11916001B2 (en) 2018-03-14 2024-02-27 Mitsubishi Electric Corporation Semiconductor power module and power conversion device
DE102021205632A1 (de) 2021-06-02 2022-12-08 Zf Friedrichshafen Ag Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102021121797A1 (de) 2021-08-23 2023-02-23 Infineon Technologies Ag Leistungshalbleitermodul mit buchse oder einpresspin und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
CN102810531B (zh) 2015-09-09
US8643188B2 (en) 2014-02-04
CN102810531A (zh) 2012-12-05
US20120306091A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
DE102012208146A1 (de) Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102009002191B4 (de) Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE10306643B4 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE102009000490A1 (de) Einpressverbinder
DE102008027703A1 (de) Halbleiterbauelement
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102016104844B4 (de) Verfahren zur Herstellung eines Chipverbunds
DE102013100701B4 (de) Halbleitermodulanordnung und verfahren zur herstellung einer halbleitermodulanordnung
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102011083218A1 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
WO2005106954A2 (de) Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee