DE102007031490B4 - Verfahren zur Herstellung eines Halbleitermoduls - Google Patents

Verfahren zur Herstellung eines Halbleitermoduls Download PDF

Info

Publication number
DE102007031490B4
DE102007031490B4 DE102007031490.8A DE102007031490A DE102007031490B4 DE 102007031490 B4 DE102007031490 B4 DE 102007031490B4 DE 102007031490 A DE102007031490 A DE 102007031490A DE 102007031490 B4 DE102007031490 B4 DE 102007031490B4
Authority
DE
Germany
Prior art keywords
electrically conductive
semiconductor
substrate
conductive substrate
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007031490.8A
Other languages
English (en)
Other versions
DE102007031490A1 (de
Inventor
Friedrich Kröner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007031490.8A priority Critical patent/DE102007031490B4/de
Priority to US11/828,843 priority patent/US7632712B2/en
Publication of DE102007031490A1 publication Critical patent/DE102007031490A1/de
Application granted granted Critical
Publication of DE102007031490B4 publication Critical patent/DE102007031490B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Verfahren zum Herstellen eines Halbleitermoduls umfassend: in eine erste Oberfläche eines elektrisch leitenden Substrats werden Gräben geformt; die Gräben werden mit einem elektrisch isolierenden Material gefüllt; das elektrisch leitende Substrat wird an einer zweiten Oberfläche, welche der ersten Oberfläche gegenüberliegt abgetragen, bis das elektrisch isolierende Material an den Abschnitten der Gräben frei liegt; ein erstes und ein zweites Halbleitersubstrat werden auf das elektrisch leitende Substrat aufgebracht; eine elektrisch leitende Schicht wird oberhalb des elektrisch leitenden Substrats aufgebracht; und das erste Halbleitersubstrat wird von dem zweiten Halbleitersubstrat durch Durchtrennen des elektrisch leitenden Substrats getrennt.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleitermoduls.
  • Halbleitermodule weisen einen oder mehrere Halbleitersubstrate oder sogenannte Halbleiterchips auf, die mit Anschlüssen des Halbleitermoduls und/oder miteinander verschaltet werden müssen. Durch die fortschreitende Miniaturisierung der Halbleiterchips steigt die Stromdichte in den Halbleiterchips bei gleichbleibender Chipfläche an, wodurch die Abfuhr der Wärme von den Halbleiterchips erschwert wird. Dieses Problem tritt beispielsweise bei Leistungshalbleiter-Modulen, wie beispielsweise Brückenschaltungen für Gleichrichter-, Wechselrichter- oder Umrichterschaltungen auf, die beispielsweise Leistungstransistoren wie IGB-(Insulated Gate Bipolar)Transistoren aufweisen.
  • Die Druckschrift GB 2 417 824 A offenbart mehrere auf einem keramischen Substrat angeordnete Halterungen, auf denen jeweils eine Leuchtdiode montiert ist. Die Leuchtdioden sind durch leitende Drähte miteinander verbunden.
  • Die Druckschrift DE 10 2007 004 005 A1 offenbart durch ein Isolationselement getrennte Zuleitungselektroden unterhalb derer Leistungshalbleiterelemente angeordnet sind.
  • Die Druckschrift US 5 641 944 A offenbart ein Halbleitermodul mit leitenden Trägern und einem dazwischen liegenden Isolationselement, wobei die Träger jeweils Halbleiterbauelemente aufweisen, welche leitend miteinander verbunden sind.
  • Die Druckschrift US 2005/0 260 796 A1 offenbart ein Halbleitermodul, welches auf zwei leitenden Trägern jeweils einen Halbleiterchip sowie ein die Träger isolierendes Element aufweist. Die Halbleiterchips sind elektrisch miteinander verbunden.
  • Die Druckschrift US 5 156 999 A offenbart ein elektrisch leitendes Substrat mit einem Graben, welcher mit einem elektrisch isolierenden Material gefüllt ist. Auf dem Substrat und auf einer ersten Seite des Grabens ist ein erstes Halbleitersubstrat aufgebracht. Auf dem Substrat und auf einer zweiten Seite des Grabens ist ein zweites Halbleitersubstrat aufgebracht.
  • Vor diesem Hintergrund wird ein Verfahren zum Herstellen eines Halbleitermoduls angegeben. Vorteilhafte Weiterbildungen und Ausgestaltungen sind in den Unteransprüchen angegeben.
  • Gemäß einem Aspekt werden bei einem Verfahren zum Herstellen eines Halbleitermoduls in eine erste Oberfläche eines elektrisch leitenden Substrats Gräben geformt, die Gräben mit einem elektrisch isolierenden Material gefüllt, das elektrisch leitende Substrat an einer zweiten Oberfläche, welche der ersten Oberfläche gegenüberliegt abgetragen, bis das elektrisch isolierende Material an den Abschnitten der Gräben frei liegt, ein erstes und ein zweites Halbleitersubstrat auf das elektrisch leitende Substrat aufgebracht, eine elektrisch leitende Schicht auf oberhalb des elektrisch leitenden Substrats aufgebracht und das erste Halbleitersubstrat von dem zweiten Halbleitersubstrat durch Durchtrennen des elektrisch leitenden Substrats getrennt.
  • Die Erfindung wird nachfolgend in beispielhafter Weise unter Bezugnahme auf die Zeichnungen näher erläutert. In diesen zeigen:
  • 1 ein Beispiel für ein Halbleitermodul in einem Querschnitt;
  • 2 ein weiteres Beispiel für ein Halbleitermodul in einem Querschnitt;
  • 3 ein weiteres Beispiel für ein Halbleitermodul in einem Querschnitt;
  • 4 ein weiteres Beispiel für ein Halbleitermodul in einem Querschnitt;
  • 5 ein weiteres Beispiel für ein Halbleitermodul in einer Draufsicht;
  • 6 ein weiteres Beispiel für ein Halbleitermodul in einer Draufsicht;
  • 7 ein Beispiel für ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleitermoduls; und
  • 8 ein Ausführungsbeispiel für ein Halbleitermodul in einem Querschnitt bzw. für zumindest einen Zwischenschritt eines erfindungsgemäßen Verfahrens.
  • Im Folgenden werden Halbleitermodule, die Halbleitersubstrate umfassen, sowie Verfahren zum Herstellen der Halbleitermodule beschrieben. Halbleitersubstrate werden im allgemeinen auch als Halbleiterchips bezeichnet. Es kommt dabei nicht auf den speziellen Aufbau und die spezielle Ausführung der Halbleiterchips oder Halbleitersubstrate an. Die Halbleitersubstrate können beispielsweise integrierte Schaltungen beliebiger Form, Leistungstransistoren, Leistungsdioden, Mikroprozessoren oder mikroelektromechanische Bauelemente sein. Es kann sich beispielsweise um Halbleiterchips mit einer vertikalen Struktur handeln, d. h. die Halbleiterchips können so gefertigt sein, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen des Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann insbesondere auf seinen beiden Hauptoberflächen, d. h. auf seiner Ober- und Unterseite, Kontaktelemente aufweisen. Insbesondere Leistungstransistoren und Leistungsdioden können eine vertikale Struktur besitzen. Beispielsweise können sich der Source- und Gate-Anschluss eines Leistungstransistors bzw. der Anoden-Anschluss einer Leistungsdiode auf einer Hauptoberfläche befinden, während der Drain-Anschluss des Leistungstransistors bzw. der Kathoden-Anschluss der Leistungsdiode auf der anderen Hauptoberfläche angeordnet sind. Eine Leistungsdiode kann insbesondere als Schottky-Diode ausgeführt sein. Die Halbleiterchips müssen aus keinem speziellen Halbleitermaterial gefertigt sein, sie können zudem auch nicht-leitende anorganische und/oder organische Materialien enthalten. Die Halbleiterchips können gehäust oder ungehäust sein.
  • Die Halbleitersubstrate können auch jeweils ein oder mehrere elektronische Bauelemente enthalten. Die Bauelemente können aktive oder passive Bauelemente sein. Die Bauelemente können beispielsweise Dioden oder Transistoren sein. Die Bauelemente können auch durch Leistungsbauelemente wie Leistungstransistoren, z. B. IGBT-(Insulated Gate Bipolar)Transistoren gegeben sein. Die Halbleitersubstrate können auch jeweils eine integrierte Schaltung aufweisen, welche eine Mehrzahl von Bauelementen enthält.
  • Die Halbleiterchips können Kontaktelemente aufweisen, die eine elektrische Kontaktierung der Halbleiterchips ermöglichen. Die Kontaktelemente können aus einem beliebigen leitfähigen Material bestehen, beispielsweise aus einem Metall, wie z. B. Aluminium, Gold oder Kupfer, einer Metalllegierung oder einem leitfähigen organischen Material.
  • Die Halbleiterchips sind auf Trägern angeordnet. Die Träger können unter anderem als Wärmesenke zum Abführen der von den Halbleiterchips erzeugten Wärme dienen. Die Träger bestehen aus elektrisch leitenden Materialien. Dies können elektrisch leitende Materialien wie z. B. Kupfer oder Eisen-Nickel-Legierungen sein. Es können jedoch auch elektrisch leitende Materialien wie ein Kohlefaser-Kupfer-Verbundwerkstoff verwendet werden. Die Träger können jeweils mit einem Kontaktelement des Halbleiterchips, mit welchem der Halbleiterchip auf dem Träger sitzt, elektrisch verbunden sein. Die elektrischen Verbindungen können z. B. durch Reflow-Löten, Vakuumlöten, Diffusionslöten oder Verkleben mittels eines leitfähigen Klebstoffs erzeugt werden.
  • Falls Diffusionslöten als Verbindungstechnik zwischen Träger und Halbleiterchip eingesetzt wird, können Lotmaterialien verwendet werden, die nach Beendigung des Lötvorgangs an der Grenzfläche zwischen Träger und Halbleiterchip aufgrund von Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. Hierbei ist für Kupfer- oder Eisen-Nickel-Träger beispielsweise die Verwendung von AuSn-, AgSn-, CuSn, AgIn-, AuIn- oder CuIn-Loten denkbar.
  • Sofern die Träger mit den Halbleiterchips verklebt werden, können leitfähige Klebstoffe verwendet werden. Die Klebstoffe können z. B. auf Epoxidharzen basieren und zur Erzeugung der elektrischen Leitfähigkeit mit Gold, Silber, Nickel oder Kupfer angereichert sein.
  • Die Kontaktelemente der Halbleiterchips können eine Diffusionsbarriere aufweisen. Die Diffusionsbarriere verhindert beim Diffusionslöten, dass Lotmaterial von dem Träger in den Halbleiterchip diffundiert. Eine dünne Titanschicht auf einem Kontaktelement bewirkt beispielsweise eine solche Diffusionsbarriere.
  • Das Halbleitermodul umfasst unter anderem ein elektrisch isolierendes Element, welches ein elektrisch isolierendes Material aufweist. Das elektrisch isolierende Material kann ein Oxid wie ein Halbleiteroxid, beispielsweise Siliziumoxid, oder ein Nitrid wie ein Halbleiternitrid, wie beispielsweise Siliziumnitrid enthalten oder daraus bestehen. Das elektrisch isolierende Material kann aber auch beispielsweise ein keramische Material enthalten oder daraus bestehen.
  • Das Halbleitermodul enthält auch eine elektrisch leitende Schicht. Diese kann beispielsweise durch ein galvanisches Abscheideverfahren aufgebracht werden. Sie kann aber auch beispielsweise durch ein anderes Abscheideverfahren wie ein Gasabscheideverfahren, ein Flüssigphasen-Abscheideverfahren oder ein Sputterverfahren aufgebracht werden.
  • In der 1 ist ein Beispiel für ein Halbleitermodul in einem Querschnitt dargestellt. Das Halbleitermodul 10 umfasst einen ersten elektrisch leitenden Träger 1 aus einem ersten Material, einen zweiten elektrisch leitenden Träger 2 aus dem ersten Material und ein elektrisch isolierendes Element 3 aus einem zweiten Material, welches den ersten Träger 1 und den zweiten Träger 2 miteinander verbindet. Auf den ersten elektrisch leitenden Träger 1 ist ein erstes Halbleitersubstrat 4 aufgebracht und auf den zweiten elektrisch leitenden Träger 2 ist ein zweites Halbleitersubstrat 5 aufgebracht. Oberhalb des ersten Trägers 1, des zweiten Trägers 2 und des isolierenden Elements 3 ist eine elektrisch leitende Schicht 6 aufgebracht, welche das erste Halbleitersubstrat 4 mit dem zweiten Halbleitersubstrat elektrisch leitend verbindet.
  • In dem in der 1 gezeigten Beispiel eines Halbleitermoduls 10 können das erste Halbleitersubstrat 4 und das zweite Halbleitersubstrat 5 jeweils an ihren oberen Oberflächen elektrische Kontakte aufweisen, die jeweils mit der elektrisch leitenden Schicht 6 elektrisch leitend verbunden sind. Das erste Halbleitersubstrat 4 kann des Weiteren auf seiner unteren Oberfläche einen elektrischen Kontakt aufweisen, welcher mit dem elektrisch leitenden ersten Träger 1 verbunden ist. Ebenso kann das zweite Halbleitersubstrat 5 an seiner unteren Oberfläche einen elektrischen Kontakt aufweisen, welcher mit dem zweiten elektrisch leitenden Träger 2 verbunden ist.
  • In der 2 ist ein weiteres Beispiel für ein Halbleitermodul in einem Querschnitt dargestellt. Das Halbleitermodul 20 kann bezüglich des ersten elektrisch leitenden Trägers 1, des zweiten elektrisch leitenden Trägers 2, des elektrisch isolierenden Elements 3, des ersten Halbleitersubstrats 4 und des zweiten Halbleitersubstrats 5 und der relativen Anordnung dieser Elemente zueinander auf ebensolche Weise aufgebaut sein, wie das in der 1 dargestellte Halbleitermodul 10. Ebenso ist auch bei dem Halbleitermodul 20 oberhalb des ersten elektrisch leitenden Trägers 1, des zweiten elektrisch leitenden Trägers 2 und des isolierenden Elements 3 eine elektrisch leitende Schicht 6 aufgebracht, die das erste Halbleitersubstrat 4 mit dem zweiten Halbleitersubstrat 5 elektrisch leitend verbindet. Im Unterschied zu dem in der 1 dargestellten Halbleitermodul 10 ist jedoch bei dem Halbleitermodul 20 der 2 die elektrisch leitende Schicht 6 derart aufgebracht, dass sie das erste Halbleitersubstrat 4 an einer oberen Oberfläche kontaktiert, während die elektrisch leitende Schicht 6 mit dem zweiten elektrisch leitenden Träger 2 verbunden ist. Das erste Halbleitersubstrat 4 kann an seiner oberen Oberfläche einen elektrischen Kontakt aufweisen, welcher mit der elektrisch leitenden Schicht 6 verbunden ist. Das zweite Halbleitersubstrat 5 kann an seiner unteren Oberfläche einen elektrischen Kontakt aufweisen, welcher mit dem zweiten elektrisch leitenden Träger 2 verbunden ist und somit mit der elektrisch leitenden Schicht 6 verbunden ist. Die elektrisch leitende Schicht 6 verbindet somit einen oberen elektrischen Kontakt des ersten Halbleitersubstrats 4 mit einem unteren elektrischen Kontakt des zweiten Halbleitersubstrats 5.
  • Im Folgenden werden weitere Beispiele der in den 1 und 2 dargestellten Halbleitermodule erläutert.
  • In einem weiteren Beispiel kann bei einem Halbleitermodul das erste Material, aus welchem der erste elektrisch leitende Träger 1 und der zweite elektrisch leitende Träger 2 gebildet sind, ein gesintertes Material aufweisen oder aus einem gesinterten Material bestehen. Dies eröffnet beispielsweise die Möglichkeit, auf sehr praktikable Weise dem ersten und/oder zweiten Träger an deren Oberflächen eine bestimmte Formgebung zu verleihen, wie beispielsweise Ausnehmungen wie Gräben oder Sicken oder andere regelmässige Strukturen, die die Funktion von Kühlrippen einnehmen können, wie an weiteren Beispielen noch gezeigt werden soll.
  • In einem weiteren Beispiel eines Halbleitermoduls kann das erste Material einen Kohlefaser-Kupfer-Verbundwerkstoff aufweisen oder aus einem derartigen Werkstoff bestehen. Ein derartiger Werkstoff ist vorteilhaft bezüglich seiner elektrischen Leitungseigenschaften als auch bezüglich seiner Wärmeleitungseigenschaften. Darüber hinaus kann ein Kohlefaser-Kupfer-Verbundwerkstoff einen thermischen Ausdehnungskoeffizienten aufweisen, welcher in der Nähe des thermischen Ausdehnungskoeffizienten von Silizium liegt, so dass bei thermischen Belastungen infolge hoher Ströme der elektronischen Bauelemente nur geringe mechanische Beanspruchungen der Anordnung resultieren.
  • In einem weiteren Beispiel eines Halbleitermoduls kann das erste Material auch ein anderes Material als einen Kohlefaser-Kupfer-Verbundwerkstoff aufweisen. Das Material ist jedoch derart gewählt, dass es einen thermischen Ausdehnungskoeffizienten kleiner als 6 × 10–6 1/K aufweist, um bei thermischen Belastungen infolge hoher Ströme die mechanische Beanspruchung der Gesamtanordnung in Grenzen zu halten.
  • In einem weiteren Beispiel eines Halbleitermoduls weist das isolierende Material des elektrisch isolierenden Elements 3 ein keramisches Material auf.
  • In einem weiteren Beispiel eines Halbleitermoduls, welche in den Beispielen der 1 und 2 verwirklicht ist, weisen der erste Träger 1, der zweite Träger 2 und das isolierende Element 3 jeweils erste Oberflächen, die innerhalb einer ersten gemeinsamen Ebene liegen, und jeweils zweite Oberflächen, die innerhalb einer zweiten gemeinsamen Ebene liegen, auf. Auf den in den 1 und 2 dargestellten ersten Oberflächen des ersten Trägers 1 und des zweiten Trägers 2 sind jeweils die Halbleitersubstrate 4 und 5 aufgebracht.
  • In einem weiteren Beispiel eines Halbleitermoduls ist in dem ersten Träger 1 und/oder dem zweiten Träger 2 mindestens eine Ausnehmung geformt, in welcher das erste Halbleitersubstrat 4 und/oder das zweite Halbleitersubstrat angeordnet ist/sind. Mindestens eines oder beide der Halbleitersubstrate 4 oder 5 sind somit in Abwandlung der in den 1 und 2 gezeigten Beispielen eines Halbleitermoduls nicht auf einer ebenen Oberfläche des jeweiligen Trägers 1 oder 2 aufgebracht, sondern in den entsprechenden Ausnehmungen angeordnet. Die mindestens eine Ausnehmung kann beispielsweise die Form eines Grabens oder einer Sicke aufweisen.
  • In einem weiteren Beispiel ist mindestens eines der Halbleitersubstrate 4 oder 5 durch eine Lötverbindung auf den ersten Träger 1 oder den zweiten Träger 2 aufgebracht. Die Lötverbindung kann mittels Diffusionslöten unter Verwendung von Gold und/oder Zinn hergestellt sein.
  • In einem weiteren Beispiel eines Halbleitermoduls kann der erste Träger 1 und/oder der zweite Träger 2 Kühlrippen aufweisen, welche in eine dem jeweiligen Halbleitersubstrat 4 oder 5 abgewandte Oberfläche des Trägers geformt sein können. Durch die Kühlrippen wird die Oberfläche vergrössert, wodurch im Betrieb des Halbleitermoduls die Wärme schneller abgeführt werden kann.
  • In einem weiteren Beispiel eines Halbleitermoduls ist das isolierende Element 3 derart geformt, dass es den ersten Träger 1 und/oder den zweiten Träger 2 umschließt.
  • In einem weiteren Beispiel eines Halbleitermoduls weist dieses mindestens einen aus dem ersten Material geformten Anschlusskontakt auf, welcher von dem ersten Träger 1 und/oder dem zweiten Träger 2 durch ein weiteres isolierendes Element getrennt ist. Dabei kann das weitere isolierende Element ein keramisches Material aufweisen. Der Anschlusskontakt kann dabei eine Bohrung zum Anschrauben eines Stromanschlusses aufweisen. Alternativ dazu kann auf dem Anschlusskontakt eine elektrisch leitende Erhebung aufgebracht sein, sodass das Halbleitermodul mittels dieser und gegebenenfalls weiterer auf weiteren Anschlusskontakten aufgebrachten elektrisch leitenden Erhebungen mittels einer Flip-Chip-Montage auf beispielsweise einer Platine montiert werden kann. Des Weiteren kann der Anschlusskontakt mit einem auf dem ersten Träger 1 und/oder dem zweiten Träger 2 aufgebrachten Halbleitersubstrat durch eine auf dem weiteren isolierenden Element aufgebrachte elektrisch leitende Schicht verbunden sein.
  • In einem weiteren Beispiel eines Halbleitermoduls können das erste Halbleitersubstrat 4 und das zweite Halbleitersubstrat und gegebenenfalls weitere Halbleitersubstrate zur Bildung einer Brückenschaltung miteinander verbunden sein. Die Brückenschaltung kann dabei die Funktion einer Gleichrichter-, Umrichter- oder Wechselrichter-Schaltung aufweisen.
  • In einem weiteren Beispiel eines Halbleitermoduls kann der erste Träger 1 und/oder der zweite Träger 2 mit einem Kühlkörper verbunden sein. Dabei kann der jeweilige Träger auf eine isolierte Platte aufgebracht sein, die dann auf einen Kühlkörper aufgebracht ist, oder der jeweilige Träger kann auf einen elektrisch isolierenden Kühlkörper aufgebracht sein.
  • In einem weiteren Beispiel eines Halbleitermoduls kann mindestens ein Halbleitersubstrat einen Leistungs-Halbleiterchip umfassen. Dieser Leistungs-Halbleiterchip kann dabei einen Leistungstransistor wie beispielsweise einen IGB-(Insulated Gate Bipolar)Transistor aufweisen.
  • In der 3 ist ein weiteres Beispiel für ein Halbleitermodul in einem Querschnitt dargestellt. Dieses Beispiel eines Halbleitermoduls entspricht im Prinzip dem in der 2 dargestellten Beispiel, wie nachfolgend noch erläutert werden wird. Ein erster elektrisch leitender Träger 1 ist durch ein Sinterverfahren aus einem Kohlefaser-Kupfer-Verbundwerkstoff hergestellt. Das Sinterverfahren macht es möglich, den elektrisch leitenden Träger 1 mit einer bestimmten Formgebung an seinen Hauptoberflächen zu versehen. An einer ersten oberen Oberfläche des elektrisch leitenden Trägers 1 wird eine Ausnehmung 1B geformt, welche beispielsweise die Form einer Sicke oder eines Grabens annehmen kann. Die Ausnehmung 1B dient dazu, ein erstes Halbleitersubstrat 4 aufzunehmen. Die Tiefe der Ausnehmung 1B kann entsprechend der Dicke des ersten Halbleitersubstrats gewählt werden, sodass die obere Oberfläche des ersten Halbleitersubstrats 4 mit der ersten oberen Oberfläche des ersten Trägers 1 fluchtet. Dies erleichtert die weitere prozesstechnische Verarbeitung, insbesondere das Aufbringen der weiteren Schichten, wie noch erläutert werden wird. Mittels des Sinterverfahrens werden des Weiteren in einer zweiten unteren Oberfläche des ersten Trägers 1 Kühlrippen 1A geformt, mittels derer im Betrieb des fertiggestellten Halbleitermoduls eine beschleunigte Wärmeabfuhr herbeigeführt werden soll.
  • Der erste Träger 1 ist durch ein elektrisch isolierendes Element 3 mit einem benachbarten elektrisch leitenden Träger 2, welcher nur teilweise dargestellt ist, mechanisch verbunden. Die erste obere Oberfläche des ersten Trägers 1, eine erste obere Oberfläche des isolierenden Elements 3 und erste obere Oberfläche des zweiten Trägers 2 liegen in einer gemeinsamen ersten Ebene und eine zweite untere Oberfläche des ersten Trägers 1, eine zweite untere Oberfläche des isolierenden Elements 3 und eine zweite untere Oberfläche des zweiten Trägers 2 liegen in einer gemeinsamen zweiten Ebene. Der zweite Träger 2 kann ebenso wie der erste Träger 1 an seiner zweiten unteren Oberfläche mit Kühlrippen versehen sein.
  • Der erste Träger 1 ist des Weiteren durch ein weiteres elektrisch isolierendes Element 8 mit einem weiteren elektrisch leitenden Träger 9 verbunden. Auch hier kann vorgesehen sein, dass eine erste obere Oberfläche des weiteren isolierenden Elements 8 und eine erste obere Oberfläche des weiteren Trägers 9 in der ersten gemeinsamen Ebene liegen und eine zweite untere Oberfläche des weiteren isolierenden Elements 8 und eine zweite untere Oberfläche des weiteren Trägers 9 in der zweiten gemeinsamen Ebene liegen.
  • Die elektrisch leitenden Träger 2 und 9 sind ebenso aus einem gesinterten Kohlefaser-Kupfer-Verbundwerkstoff hergestellt.
  • Das Halbleitermodul 30 kann des Weiteren weiter außerhalb liegende und nicht dargestellte elektrische Anschlusskontakte aufweisen, welche ebenfalls aus dem ersten Material der elektrisch leitenden Träger 1, 2 und 9 gefertigt sind und ebenso bezüglich ihrer oberen und unteren Oberflächen mit den ersten oberen Oberflächen und den zweiten unteren Oberflächen der elektrisch leitenden Träger 1, 2 und 9 fluchten.
  • Es sei an dieser Stelle bereits darauf hingewiesen, dass das Halbleitermodul 30 der 3 gemäß einer noch zu erläuternden Ausführungsform eines Verfahrens hergestellt werden kann, bei welcher eine Mehrzahl von anfänglich zusammenhängenden Halbleitermodulen in einem Wafer-Verband gemeinsam prozessiert werden und nach Fertigstellung der Prozessierung voneinander mechanisch separiert werden.
  • Das erste Halbleitersubstrat 4 wird auf einer Bodenfläche der Ausnehmung 1B aufgebracht. Das Halbleitersubstrat 4 kann durch Diffusionslöten unter Verwendung einer Gold-/ZinnLegierung aufgebracht sein. Auf der unteren Oberfläche des ersten Halbleitersubstrats 4 kann ein elektrischer Kontakt aufgebracht sein, welcher somit mit dem ersten Träger 1 in elektrisch leitender Verbindung steht. Der erste Träger 1 kann in einer anderen Ebene als der dargestellten Querschnittsebene durch eine elektrisch leitende Schicht mit einem äußeren Anschlusskontakt oder einem weiteren elektrisch leitenden Träger verbunden sein.
  • Auf der oberen Oberfläche des ersten Halbleitersubstrats 4 ist eine dünne elektrisch leitende Schicht 10 aufgebracht, die mit einem elektrischen Anschluss auf der oberen Oberfläche in Kontakt steht. Auf den ersten Träger 1, die isolierenden Elemente 3 und 8 sowie Randbereiche der Träger 2 und 9 ist dann die elektrisch isolierende Schicht 7 derart abgeschieden, dass lediglich Randbereiche der elektrisch leitenden Schicht 10 von ihr bedeckt sind. Die elektrisch isolierende Schicht 7 kann einen fotosensitiven Lack, wie beispielsweise ein Fotoimid enthalten oder daraus bestehen. Auf den nicht von der elektrisch isolierenden Schicht 7 bedeckten Teil der elektrisch leitenden Schicht 10 ist dann die elektrisch leitende Schicht 6 abgeschieden, welche mit dem zweiten Träger 2 in elektrisch leitenden Kontakt steht. Es kann somit wie bei dem in der 2 gezeigten Beispiel ein auf der oberen Oberfläche des ersten Halbleitersubstrats 4 aufgebrachter elektrischer Kontakt mittels der elektrisch leitenden Schicht 6 mit einem auf einer unteren Oberfläche des zweiten, auf dem zweiten Träger 2 aufgebrachten Halbleitersubstrats 5 (in 3 nicht dargestellt) elektrisch leitend verbunden werden.
  • Oberhalb der Träger 1, 2 und 9, der isolierenden Schicht 7 und der elektrisch leitenden Schicht 6 ist dann noch eine elektrisch isolierende Deckschicht 11 abgeschieden.
  • In der 4 ist ein weiteres Beispiel für ein Halbleitermodul in einem Querschnitt dargestellt, wobei die Halbleitersubstrate, welche den Halbleitersubstraten 4 und 5 in den Beispielen der 1 und 2 entsprechen, aus Gründen der Übersichtlichkeit nicht gezeigt sind. Dieses Beispiel zeigt einen Abschnitt eines Halbleitermoduls 40, in welchem ein auf einem Träger 12 aufgebrachtes Halbleitersubstrat 13 mit äußeren Anschlusskontakten verbunden ist. Der elektrisch leitende Träger 12 weist eine Ausnehmung 12B auf, in der das Halbleitersubstrat 13 mittels einer Lötschicht 14 auf dem Boden der Ausnehmung 12B aufgebracht ist. Das Halbleitersubstrat 13 kann mit einem der in den Beispielen der 1 bis 3 gezeigten Halbleitersubstrate 4 oder 5 identisch sein und in einer anderen Querschnittsebene dargestellt sein. Es kann jedoch auch ein von den Halbleitersubstraten 4 oder 5 verschiedenes anderes Halbleitersubstrat sein, welches in dem Halbleitermodul enthalten ist.
  • Auf dem Halbleitersubstrat 13 und dem Träger 12 ist eine erste isolierende Schicht 15 aufgebracht. Der Träger 12 ist durch ein erstes isolierendes Element 16 mit einem Anschluss 17 mechanisch verbunden, welcher aus demselben Material wie der Träger 12 hergestellt ist. Auf der ersten isolierenden Schicht 15 ist eine erste elektrisch leitende Schicht 18 aufgebracht, welche einen ersten Anschlusskontakt auf der oberen Oberfläche des Halbleitersubstrats 13 mit dem äußeren Anschluss 17 verbindet. Eine zweite elektrisch leitende Schicht 19 ist mit einem weiteren Anschlusskontakt auf der oberen Oberfläche des Halbleitersubstrats 13 verbunden. Auf den elektrisch leitenden Schichten 18 und 19 ist eine zweite isolierende Schicht 20 aufgebracht. Die erste isolierende Schicht 15 und die zweite isolierende Schicht 20 können beide einen fotosensitiven Lack wie ein Fotoimid enthalten oder daraus bestehen.
  • Im Bereich des äußeren Anschlusses 17 ist auf der ersten elektrisch leitenden Schicht 18 eine erste elektrisch leitende Erhebung aufgebracht, welche beispielsweise eine Lötkugel aus Zinn oder eine zinnenthaltende Legierung sein kann. Eine zweite elektrisch leitende Erhebung 22 ist durch eine elektrisch leitende Schicht 23 mit dem Träger 12 verbunden. Die elektrisch leitenden Erhebungen 21 und 22 ermöglichen eine Flip-Chip-Montage des Halbleitermoduls 40.
  • In der 5 ist ein weiteres Beispiel für ein Halbleitermodul in einer Draufsicht dargestellt, wobei die Halbleitersubstrate, welche den Halbleitersubstraten 4 und 5 in den Beispielen der 1 und 2 entsprechen, aus Gründen der Übersichtlichkeit nicht gezeigt sind. Dieses Beispiel zeigt ein vollständiges, fertiggestelltes Halbleitermodul, wie es beispielsweise durch das noch zu beschreibende Wafer-Level-Verfahren nach der Auftrennung des Wafers in einzelne Halbleitermodule erhalten werden kann. Das Halbleitermodul 50 weist eine Mehrzahl von äußeren Anschlusskontakten 51 auf. Diese können beispielsweise dem in dem Beispiel der 4 gezeigten äußeren Anschluss 17 entsprechen, wobei wahlweise entweder eine Lötkugel 21 für eine Flip-Chip-Montage aufgebracht wird oder der äußere Anschluss 17 selbst als Anschlusskontakt verwendet wird. Zwischen den Anschlusskontakten 51 befinden sich jeweils isolierende Elemente 52, sodass die Anschlusskontakte 51 voneinander elektrisch isoliert sind. Durch einen umlaufenden elektrisch isolierenden Bereich 53 sind die Anschlusskontakte 51 von einem inneren Bereich 54 elektrisch isoliert, in welchem die Halbleitersubstrate angeordnet sind. Die isolierenden Elemente 52 und der isolierende Bereich 53 können in der zuvor bereits beschriebenen Weise durch ein keramisches Material gebildet sein.
  • In der 6 ist ein weiteres Beispiel für ein Halbleitermodul in einer Draufsicht dargestellt, wobei die Halbleitersubstrate, welche den Halbleitersubstraten 4 und 5 in den Beispielen der 1 und 2 entsprechen, aus Gründen der Übersichtlichkeit nicht gezeigt sind. Dieses Beispiel eines Halbleitermoduls 60 zeigt einen Abschnitt des Halbleitermoduls, in welchem zwei elektrische Leiterbahnen sich kreuzen, ohne miteinander in Kontakt zu stehen. Die Leiterbahnen bestehen aus einer ersten Leiterbahn 61 und einer zweiten Leiterbahn 62, welche zwei Leiterbahnabschnitte 62A und 62B aufweist. Die erste Leiterbahn 61 und die Leiterbahnabschnitte 62A und 62B können Gebiete eines elektrisch leitenden Substrats sein. Zwischen den elektrisch leitenden Gebieten befindet sich elektrisch isolierendes Material 63. Die erste Leiterbahn 61 wird durch das Gebiet zwischen den Leiterbahnabschnitten 62A und 62B hindurchgeführt. Die Leiterbahnabschnitte 62A und 62B werden durch eine elektrisch leitende Brücke miteinander verbunden, mit der die erste Leiterbahn 61 überbrückt wird. Die elektrisch leitende Brücke wird gebildet, indem in eine oberhalb der Leiterbahnen 61 und 62 aufgebrachten elektrisch isolierenden Schicht (in der Zeichnung nicht erkennbar) elektrisch leitende Vias 64 geformt werden, die dann durch eine elektrisch leitende Schicht 65 miteinander verbunden werden, welche auf der elektrisch isolierenden Schicht abgeschieden ist.
  • In der 7 ist ein Beispiel für ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleitermoduls dargestellt. Bei dem Verfahren zum Herstellen eines Halbleitermoduls werden ein erstes und ein zweites Halbleitersubstrat auf ein elektrisch leitendes Substrat aufgebracht (s1), eine elektrisch leitende Schicht wird oberhalb des elektrisch leitenden Substrats aufgebracht (s2) und das erste Halbleitersubstrat wird von dem zweiten Halbleitersubstrat durch Durchtrennen des elektrisch leitenden Substrats getrennt (s3).
  • In einem Beispiel des Verfahrens liegt das elektrisch leitende Substrat in Form eines Wafers vor. Das bedeutet, dass die Halbleitersubstrate und die elektrisch leitende Schicht auf den Wafer aufgebracht werden, sodass eine Mehrzahl von Halbleiterchips gleichzeitig hergestellt und verdrahtet werden können. Nach dieser Prozessierung wird der Wafer dann in die einzelnen Halbleitermodule, welche die verdrahteten Halbleitersubstrate enthalten, mechanisch aufgetrennt.
  • In einem weiteren Beispiel des Verfahrens kann das elektrisch leitende Substrat durch einen Sinterprozess hergestellt werden. Dies ermöglicht insbesondere eine bestimmte Formgebung des Substrats wie beispielsweise Ausnehmungen für die Aufnahme der Halbleitersubstrate oder Kühlrippen.
  • In einem weiteren Beispiel des Verfahrens können in das elektrisch leitende Substrat elektrisch isolierende Bereiche geformt werden. Diese isolierenden Bereiche werden benötigt, um in dem Halbleitermodul oder den Halbleitermodulen elektrische Schaltungen herzustellen. Die elektrisch isolierenden Bereiche können dadurch geformt werden, indem in eine erste Oberfläche des elektrisch leitenden Substrats Gräben geformt werden, die Gräben mit einem elektrisch isolierenden Material gefüllt werden, und das elektrisch leitende Substrat an einer zweiten Oberfläche, welche der ersten Oberfläche gegenüberliegt, abgetragen wird, bis das elektrisch isolierende Material an den Abschnitten der Gräben frei liegt. Das Abtragen kann durch Abschleifen durchgeführt werden, wobei ein rein mechanisches Abschleifen oder auch ein Abschleifen mit einer unterstützenden chemischen Komponente, wie etwa ein chemisch-mechanisches Polieren, angewandt werden kann.
  • In einem weiteren Beispiel des Verfahrens können in das elektrisch leitende Substrat eine oder mehrere Ausnehmungen geformt werden, in welchen das erste Halbleitersubstrat und/oder das zweite Halbleitersubstrat angeordnet werden. Die Ausnehmungen können die Form von Gräben oder Sicken aufweisen und sie können eine Tiefe aufweisen, welche der Höhe der Halbleitersubstrate entspricht.
  • In einem weiteren Beispiel des Verfahrens können das erste und/oder das zweite Halbleitersubstrat durch Löten, insbesondere durch Diffusionslöten, auf das elektrisch leitende Substrat aufgebracht werden.
  • In einem weiteren Beispiel des Verfahrens können das erste und/oder das zweite Halbleitersubstrat mit Gold und/oder Zinn, insbesondere mit einer Gold-Zinn-Legierung, auf dem elektrisch leitenden Substrat befestigt werden.
  • In einem weiteren Beispiel des Verfahrens können in das elektrisch leitende Substrat Kühlrippen geformt werden, wobei die Kühlrippen in eine den Halbleitersubstraten gegenüberliegende Oberfläche des elektrisch leitenden Substrats geformt werden können.
  • In einem weiteren Beispiel des Verfahrens kann mindestens ein Anschlusskontakt geformt werden, indem ein weiterer elektrisch isolierender Bereich in dem elektrisch leitenden Substrat in einem Bereich zwischen einem Halbleitersubstrat und einem Randbereich des Halbleitermoduls geformt wird. Dabei kann ein Graben in eine erste Oberfläche des elektrisch leitenden Substrats geformt und mit einem elektrisch isolierenden Material gefüllt werden und anschließend kann das elektrisch leitende Substrat an einer zweiten Oberfläche, welche der ersten Oberfläche gegenüberliegt, abgetragen werden, bis das elektrisch isolierende Material an dem Abschnitt des Grabens frei liegt.
  • In einem weiteren Beispiel des Verfahrens kann das elektrisch leitende Substrat mit einem Kühlkörper verbunden werden. Dabei kann das elektrisch leitende Substrat durch ein Schmelzverfahren, insbesondere ein DCB-(Direct Copper Bonding)Verfahren, mit dem Kühlkörper verbunden werden.
  • In der 8 ist ein Ausführungsbeispiel für ein Halbleitermodul in einem Querschnitt bzw. für zumindest einen Zwischenschritt eines erfindungsgemäßen Verfahrens dargestellt. Das Halbleitermodul 70 umfasst ein elektrisch leitendes Substrat 71, einen Graben 72, welcher in dem elektrisch leitenden Substrat 71 geformt und mit einem elektrisch isolierenden Material 72A gefüllt ist, und ein erstes Halbleitersubstrat 73, welches auf dem elektrisch leitenden Substrat 71 auf einer ersten Seite des Grabens 72 aufgebracht ist, und ein zweites Halbleitersubstrat 74, welches auf dem elektrisch leitenden Substrat auf einer zweiten Seite des Grabens 72 aufgebracht ist.
  • Das Halbleitermodul 70 kann ein Zwischenprodukt des weiter oben beschriebenen Verfahrens sein, bei welchem das Aufbringen von Halbleitersubstraten, die voneinander getrennt werden sollen bereits erfolgt ist, die Durchtrennung jedoch noch nicht erfolgt ist. Ein mit isolierendem Material 72A gefüllter Graben 72 zwischen den Halbleitersubstraten 73 und 74 ist gebildet worden. In einem nächsten Schritt soll dann das elektrisch leitende Substrat 71 bis zu der Linie 75 abgetragen werden, bis das isolierende Material 72A an der unteren Oberfläche freiliegt.
  • In einer Ausführungsform des Halbleitermoduls weist das elektrisch leitende Substrat 71 die Form eines Wafers auf. Das Halbleitermodul 70 kann somit ein Zwischenprodukt des weiter oben beschriebenen Verfahrens zum Herstellen eines Halbleitermoduls bilden.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul weist das elektrisch leitende Substrat 71 ein gesintertes Material auf.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul weist das elektrisch leitende Substrat 71 einen Kohlefaser-Kupfer-Verbundwerkstoff auf.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul weist das elektrisch leitende Substrat 71 einen thermischen Ausdehnungskoeffizienten auf, der kleiner als 6 × 10–6 1/K ist.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul weist das isolierende Material ein keramisches Material auf.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul ist in dem elektrisch leitenden Substrat 71 mindestens eine Ausnehmung geformt, in welcher das erste Halbleitersubstrat 73 oder das zweite Halbleitersubstrat angeordnet ist.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul ist eine elektrisch leitende Schicht vorgesehen, welche das erste Halbleitersubstrat 73 mit dem zweiten Halbleitersubstrat 74 verbindet und auf dem elektrisch leitenden Substrat 71 und dem Graben 72 aufgebracht ist.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul ist das erste Halbleitersubstrat 73 und/oder das zweite Halbleitersubstrat 74 durch eine Lötverbindung auf das elektrisch leitende Substrat 71 aufgebracht.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul weist das elektrisch leitende Substrat 71 Kühlrippen auf.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul sind die Kühlrippen in eine den Halbleitersubstraten 73 und 74 abgewandte Oberfläche des elektrisch leitenden Substrats 71 geformt.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul ist ein aus dem Material des elektrisch leitenden Substrats 71 geformter Anschlusskontakt vorgesehen, welcher von dem elektrisch leitenden Substrat 71 durch einen weiteren mit einem elektrisch isolierenden Material gefüllten Graben getrennt ist. Der Anschlusskontakt kann mit dem ersten Halbleitersubstrat 73 oder dem zweiten Halbleitersubstrat 74 durch eine auf dem weiteren Graben aufgebrachte elektrisch leitende Schicht verbunden sein. Auf dem Anschlusskontakt kann eine elektrisch leitende Erhebung, insbesondere eine Lötkugel oder ein Lötballen, aufgebracht sein.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul können das erste Halbleitersubstrat 73 und das zweite Halbleitersubstrat 74 und gegebenenfalls weitere Halbleitersubstrate zur Bildung einer Brückenschaltung, insbesondere einer Wechselrichter-, Gleichrichter- oder Umrichterschaltung, miteinander verbunden sein.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul kann mindestens ein Halbleitersubstrat einen Leistungs-Halbleiterchip umfassen.
  • In einem weiteren Ausführungsbeispiel für ein Halbleitermodul kann das elektrisch leitende Substrat 71 mit einem Kühlkörper verbunden sein.

Claims (12)

  1. Verfahren zum Herstellen eines Halbleitermoduls umfassend: in eine erste Oberfläche eines elektrisch leitenden Substrats werden Gräben geformt; die Gräben werden mit einem elektrisch isolierenden Material gefüllt; das elektrisch leitende Substrat wird an einer zweiten Oberfläche, welche der ersten Oberfläche gegenüberliegt abgetragen, bis das elektrisch isolierende Material an den Abschnitten der Gräben frei liegt; ein erstes und ein zweites Halbleitersubstrat werden auf das elektrisch leitende Substrat aufgebracht; eine elektrisch leitende Schicht wird oberhalb des elektrisch leitenden Substrats aufgebracht; und das erste Halbleitersubstrat wird von dem zweiten Halbleitersubstrat durch Durchtrennen des elektrisch leitenden Substrats getrennt.
  2. Verfahren nach Anspruch 1, bei welchem das elektrisch leitende Substrat durch einen Sinterprozess hergestellt wird.
  3. Verfahren nach Anspruch 1, bei welchem das elektrisch leitende Substrat ein Wafer ist.
  4. Verfahren nach Anspruch 1, bei welchem das elektrisch isolierende Material ein keramisches Material ist.
  5. Verfahren nach Anspruch 1, bei welchem in das elektrisch leitende Substrat eine oder mehrere Ausnehmungen geformt werden, in welchen das erste Halbleitersubstrat und/oder das zweite Halbleitersubstrat angeordnet werden.
  6. Verfahren nach Anspruch 1, bei welchem das erste und/oder das zweite Halbleitersubstrat durch Löten oder Diffusionslöten auf das elektrisch leitende Substrat aufgebracht wird/werden.
  7. Verfahren nach Anspruch 1, bei welchem das erste und/oder das zweite Halbleitersubstrat mit Gold und/oder Zinn auf dem elektrisch leitenden Substrat befestigt wird/werden.
  8. Verfahren nach Anspruch 1, bei welchem in das elektrisch leitende Substrat Kühlrippen geformt werden.
  9. Verfahren nach Anspruch 1, bei welchem mindestens ein Anschlusskontakt geformt wird, indem ein weiteres elektrisch isolierendes Element in dem elektrisch leitenden Substrat in einem Bereich zwischen einem Halbleitersubstrat und einem Randbereich des Halbleitermoduls geformt wird.
  10. Verfahren nach Anspruch 1, bei welchem das elektrisch leitende Substrat mit einem Kühlkörper verbunden wird.
  11. Verfahren nach Anspruch 10, bei welchem das elektrisch leitende Substrat durch ein Schmelzverfahren mit dem Kühlkörper verbunden wird.
  12. Verfahren nach Anspruch 10, bei welchem das elektrisch leitende Substrat durch ein DCB-Verfahren mit dem Kühlkörper verbunden wird.
DE102007031490.8A 2007-07-06 2007-07-06 Verfahren zur Herstellung eines Halbleitermoduls Expired - Fee Related DE102007031490B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007031490.8A DE102007031490B4 (de) 2007-07-06 2007-07-06 Verfahren zur Herstellung eines Halbleitermoduls
US11/828,843 US7632712B2 (en) 2007-07-06 2007-07-26 Method of fabricating a power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007031490.8A DE102007031490B4 (de) 2007-07-06 2007-07-06 Verfahren zur Herstellung eines Halbleitermoduls

Publications (2)

Publication Number Publication Date
DE102007031490A1 DE102007031490A1 (de) 2009-01-15
DE102007031490B4 true DE102007031490B4 (de) 2017-11-16

Family

ID=40121302

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007031490.8A Expired - Fee Related DE102007031490B4 (de) 2007-07-06 2007-07-06 Verfahren zur Herstellung eines Halbleitermoduls

Country Status (2)

Country Link
US (1) US7632712B2 (de)
DE (1) DE102007031490B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5057221B2 (ja) * 2007-08-24 2012-10-24 中村製作所株式会社 放熱部付き金属ベースプリント基板及びその製造方法
US8288207B2 (en) * 2009-02-13 2012-10-16 Infineon Technologies Ag Method of manufacturing semiconductor devices
US9536851B2 (en) 2014-09-05 2017-01-03 Infineon Technologies Ag Preform structure for soldering a semiconductor chip arrangement, a method for forming a preform structure for a semiconductor chip arrangement, and a method for soldering a semiconductor chip arrangement
US20200035614A1 (en) * 2018-07-30 2020-01-30 Powertech Technology Inc. Package structure and manufacturing method thereof
EP3678167A1 (de) * 2019-01-07 2020-07-08 Siemens Aktiengesellschaft Elektrische schaltung mit geformter schaltungsträgerplatte und aufgebrachter leiterbahn

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156999A (en) * 1990-06-08 1992-10-20 Wai-Hon Lee Packaging method for semiconductor laser/detector devices
US5641944A (en) * 1995-09-29 1997-06-24 Allen-Bradley Company, Inc. Power substrate with improved thermal characteristics
US20050260796A1 (en) * 2004-05-20 2005-11-24 Kouji Takahashi Circuit device, manufacturing method thereof, and sheet-like board member
GB2417824A (en) * 2004-09-02 2006-03-08 Custom Interconnect Ltd LED light source
DE102007004005A1 (de) * 2006-03-20 2007-10-04 Hitachi, Ltd. Leistungshalbleitermodul

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759453U (de) 1980-09-24 1982-04-08
JPS59151437A (ja) 1983-02-18 1984-08-29 Hitachi Ltd 半導体装置およびその製造方法
IT1213260B (it) 1984-12-18 1989-12-14 Sgs Thomson Microelectronics Circuito a ponte di transistori mos di potenza a canale n integrato eprocedimento per la sua fabbricazione.
DE4201910C2 (de) 1991-11-29 1995-05-11 Fraunhofer Ges Forschung Verfahren zum Herstellen einer Halbleiterstruktur für eine integrierte Leistungsschaltung mit einem vertikalen Leistungsbauelement
DE69207410T2 (de) 1992-09-18 1996-08-29 Cons Ric Microelettronica Monolithisch integrierte Brückenschaltung mit Transistoren und entsprechendes Herstellungsverfahren
DE4444680A1 (de) 1994-12-15 1996-06-27 Schulz Harder Juergen Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente
DE19719648A1 (de) 1997-05-09 1998-11-12 Abb Daimler Benz Transp Stromrichter-Module mit einem Verschienungssystem für Leistungshalbleiterschalter
US20020028390A1 (en) * 1997-09-22 2002-03-07 Mohammad A. Mazed Techniques for fabricating and packaging multi-wavelength semiconductor laser array devices (chips) and their applications in system architectures
US6703703B2 (en) 2000-01-12 2004-03-09 International Rectifier Corporation Low cost power semiconductor module without substrate
US7069645B2 (en) * 2001-03-29 2006-07-04 Ngk Insulators, Ltd. Method for producing a circuit board
DE10320838B4 (de) * 2003-05-08 2014-11-06 Rogers Germany Gmbh Faserverstärktes Metall-Keramik/Glas-Verbundmaterial als Substrat für elektrische Anwendungen, Verfahren zum Herstellen eines derartigen Verbundmaterials sowie Verwendung dieses Verbundmaterials
JP4180980B2 (ja) * 2003-06-10 2008-11-12 本田技研工業株式会社 半導体装置
JP4378239B2 (ja) * 2004-07-29 2009-12-02 株式会社日立製作所 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。
US7573107B2 (en) * 2004-09-23 2009-08-11 International Rectifier Corporation Power module
DE102005047106B4 (de) 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
JP2007317822A (ja) * 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法
US7884464B2 (en) * 2006-06-27 2011-02-08 Advanced Chip Engineering Technologies Inc. 3D electronic packaging structure having a conductive support substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156999A (en) * 1990-06-08 1992-10-20 Wai-Hon Lee Packaging method for semiconductor laser/detector devices
US5641944A (en) * 1995-09-29 1997-06-24 Allen-Bradley Company, Inc. Power substrate with improved thermal characteristics
US20050260796A1 (en) * 2004-05-20 2005-11-24 Kouji Takahashi Circuit device, manufacturing method thereof, and sheet-like board member
GB2417824A (en) * 2004-09-02 2006-03-08 Custom Interconnect Ltd LED light source
DE102007004005A1 (de) * 2006-03-20 2007-10-04 Hitachi, Ltd. Leistungshalbleitermodul

Also Published As

Publication number Publication date
US20090008769A1 (en) 2009-01-08
US7632712B2 (en) 2009-12-15
DE102007031490A1 (de) 2009-01-15

Similar Documents

Publication Publication Date Title
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102012100429B4 (de) Verfahren zur Montage eines Halbleiterchips auf einem Träger
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102005052563B4 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102011079708A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee