TWI487035B - 自行對準本體完全隔絕裝置 - Google Patents

自行對準本體完全隔絕裝置 Download PDF

Info

Publication number
TWI487035B
TWI487035B TW100136703A TW100136703A TWI487035B TW I487035 B TWI487035 B TW I487035B TW 100136703 A TW100136703 A TW 100136703A TW 100136703 A TW100136703 A TW 100136703A TW I487035 B TWI487035 B TW I487035B
Authority
TW
Taiwan
Prior art keywords
region
well
gate
isolation
substrate
Prior art date
Application number
TW100136703A
Other languages
English (en)
Other versions
TW201218284A (en
Inventor
Purakh Raj Verma
Original Assignee
Globalfoundries Sg Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Sg Pte Ltd filed Critical Globalfoundries Sg Pte Ltd
Publication of TW201218284A publication Critical patent/TW201218284A/zh
Application granted granted Critical
Publication of TWI487035B publication Critical patent/TWI487035B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

自行對準本體完全隔絕裝置
本發明係有關於形成積體電路的裝置及方法，詳而言之，係有關於形成積體電路的自行對準本體完全隔絕裝置。
積體電路中可包含各種不同電壓準位的裝置。舉例而言，積體電路中設置有較低、中等、較高功率的裝置。低功率裝置可用於邏輯電路系統所採用的互補金屬氧化物半導體(CMOS)。類比電路系統及較高功率的裝置可採用中等電壓裝置，用於輸出高電壓的介面級(high voltage interface stage)。高電壓裝置欲具有高切換速度，此類裝置的效能取決於該裝置的汲極-源極導通電阻(Drain-Source On-state Resistance，Rdson)、汲極-源極崩潰電壓(Drain-Source Breakdown Voltage，BVdss)及閘極充放電容的電荷量(Gate charge，Qgg)。舉例而言，低的汲極-源極導通電阻、高汲極-源極崩潰電壓及/或低閘極充放電容的電荷量可達到較高的效能。
欲藉由降低汲極-源極導通電阻及閘極充放電容的電荷量以及增加汲極-源極崩潰電壓來改善裝置的效能及可靠度。
本發明提供一種裝置的形成方法。該方法包括設置定義於裝置區域的基板。該裝置區域包含具有第一極性類型摻雜物的漂移井。電晶體之閘極係形成於該裝置區域中。該閘極具有第一側及第二側。第二極性類型摻雜物係於該閘極的第一側佈植進入該基板，以於該漂移井內形成本體。該佈植係自行對準該閘極，該本體於該閘極的該第一側上具有長度L的下露部份，其中，該長度L很小，以達到低汲極-源極導通電阻。於該閘極的第一側及第二側附近之裝置區域中，第一擴散區域及第二擴散區域係形成在該基板中，其中，該第一擴散區域係位於該本體內，且該第二擴散區域位於該漂移井內。
於另一實施例中，該裝置的形成方法包括於裝置區域中設置製備有第一隔絕井及第二隔絕井的基板。該第二隔絕井係佈設於該第一隔絕井內。漂移井係形成於該第二隔絕井內。於該裝置區域中，電晶體之閘極係形成於該基板上。該閘極包含第一側及第二側。電晶體之本體係形成於該閘極的第一側附近之基板中，其中，形成該本體係自行對準至該閘極的自行對準形成製程。該本體在該閘極下方包含下露部份。該下露部份具有長度L，該長度L由該自行對準形成製程所決定。於該閘極的第一側及第二側附近形成第一擴散區域及第二擴散區域。該第一擴散區域係位於該本體內，且該第二擴散區域係位於該漂移井內。
本發明於又一實施例中，係提供一種裝置。該裝置包含基板，該基板定義有裝置區域。位於該裝置區域中的電晶體，其中，該電晶體包含：具有第一側及第二側的閘極；位於該閘極的第一側附近之裝置區域中的第一擴散區域；以及第二擴散區域位於該閘極的第二側附近之裝置區域中。該第一擴散區域及該第二擴散區域包括第一極性類型摻雜物。自行對準本體佈設於該基板中，鄰近該閘極的第一側，該本體包括第二極性類型摻雜物，該自行對準本體包圍該第一擴散區域，該自行對準本體在該閘極下方具有下露部份，其中，該下露部份的長度為L。具有第一極性類型摻雜物的漂移井係形成於該基板中。該漂移井包圍至少一部份該本體及該第二擴散區域。第二隔絕井係佈設於該基板中，且包圍該漂移井。該第二隔絕井具有第二極性類型摻雜物。本體連接器具有第二極性類型摻雜物，且經設置成用以與該本體及該第二隔絕井連通。
經由本發明所揭露的優點及特徵參照以下說明書內容及附加圖式，將使得這些及其他目標變得更清楚明瞭。再者，應了解到，本發明所描述的各種特徵及實施例並不互相排斥，且可存在各種不同的組合及排列。
一般而言，本發明之實施例係有關於半導體裝置。一些實施例係有關於裝置，如低功率損失降壓及升壓調整器、功率放大器及功率管理電路。此類裝置，例如，可併入單獨裝置或積體電路(如微控制器或晶片上系統(SoCs))中。該裝置或該積體電路可併入電子產品或使用於電子產品，例如：喇叭、電腦、行動電話以及個人數位助理(PDA)。
第1a圖顯示裝置100的實施例之剖面圖。如圖所示，該裝置係形成於定義在基板105上的裝置區域110中。例如，該基板係為半導體基板(如矽基板)。於一實施例中，該基板包括p型摻雜基板，該p型摻雜基板可為輕摻雜p型基板，亦可使用其他類型的半導體基板(包含未經摻雜的或經摻雜有相同或其他類型摻雜物者)。舉例而言，該基板可為位於重摻雜p型(p+ )塊體上的輕摻雜p型(p- )或未經摻雜的矽層，或者位於絕緣體上的未經摻雜或p- 型矽，該基板亦可為其他類型的基板。
隔絕區域180可設置於隔絕或分離該基板的不同區域。在一實施例中，該裝置區域係藉由裝置隔絕區域180a而與其他區域隔絕。舉例而言，該裝置隔絕區域圍繞該裝置區域。如圖所示，一部份該裝置隔絕區域係為寬的部份，同時另一部份係為窄的部份，亦可設置具有其他組構的裝置隔絕區域。舉例而言，該隔絕區域的所有部份皆可為窄的部份。可設置內部裝置隔絕區域180b以將該裝置區域分隔成為多個次區域。如圖所示，該基板包含外部隔絕區域(external isolation region)180c。舉例而言，該隔絕區域為淺溝槽隔絕(STI)區域，亦可採用其他類型的隔絕區域。舉例而言，該隔絕區域可為深溝槽隔絕(DTI)區域。例如，該淺溝槽隔絕(STI)區域延伸至大約2000至4000埃()的深度。於深溝槽隔絕(DTI)區域的情況下，該深度可為大約1至30微米(μm)，亦可設置延伸至其他深度的淺溝槽隔絕(STI)區域。
電晶體次區域110a係設置於該裝置區域中。該電晶體次區域係由該裝置隔絕區域以及內部裝置隔絕區域(internal device isolation region)所定義。舉例而言，該電晶體次區域係由該裝置隔絕區域的內緣(inner edge)181a以及該內部裝置隔離區域的第一邊緣181b所定義。電晶體115係設置於該電晶體次區域中，該電晶體包含閘極120，源極區域130及汲極區域140佈設於該閘極附近的電晶體次區域中的基板中。舉例而言，該源極區域佈設於該閘極及該裝置隔絕區域附近的電晶體次區域中，同時，該汲極區域鄰近該閘極及內部裝置隔絕區域。
例如，該閘極在閘極介電層122上方包含閘極電極124。該閘極介電層可包括氧化矽。又或者，該閘極介電層可包括矽氧氮化物(silicon oxy-nitride)，亦可使用其他類型的閘極介電材料，如高k介電材料，或者具有各種介電材料組合(如氧化矽、氮化矽、其他類型介電材料)的複合式閘極介電層或者上述材料的組合。於一實施例中，該閘極介電層包括高電壓閘極介電層。該高電壓閘極介電層的厚度可為大約20至1000埃。對於較低操作電壓，該閘極介電層可具有較薄的厚度範圍，同時，對於較高操作電壓(例如：大約40至60伏特)，該閘極介電層可具有較厚的厚度範圍，亦可使用其他厚度或其他類型的閘極介電層。如同對於該閘極電極而言，其可包括多晶矽，亦可使用其他類型的閘極電極材料(如不同類型的金屬化材料)。
該閘極自側壁至側壁具有寬度W1 。舉例而言，該寬度W1 沿著該通道長度“LC ”的方向測量得到。W1 的尺寸可為大約0.2微米至數十微米，亦可設置具有其他寬度的閘極。舉例而言，該寬度W1 可取決於該汲極的操作電壓及該漂移區域的長度LDR 。該漂移區域如該汲極及該通道之間的區域(例如：自LC 右側邊緣至該汲極區域140)，具有更大寬度的閘極可用以增加用於更高電壓應用的LDR ，同時具有較小寬度的閘極可用於較低電壓的應用。
於一實施例中，該源極區域包含第一次源極區域131及第二次源極區域132。該第一次源極區域(鄰近該閘極)及該汲極區域具有第一極性類型摻雜物，該第一次源極區域作為該電晶之源極。舉例而言，該第一次源極區域及該汲極區域具有用於n型裝置的n型摻雜物。此外，該第一次源極區域及汲極區域可具有用於p型裝置的p型摻雜物。該第二次源極區域(鄰近該裝置隔絕區域及該第一次源極區域)具有第二極性類型摻雜物。例如，該第二極性類型摻雜物為p型，該源極區域及該汲極區域為重摻雜區域。該源極區域及該汲極區域的深度可為大約0.05至0.5微米。亦可設置具有其他深度的源極區域及汲極區域。此外，該源極區域及該汲極區域不必要具有相同的深度。該第一次源極區域作為該電晶體之源極端；該汲極區域作為該電晶體之汲極端。
該裝置可包含具有不同摻雜物濃度的摻雜區域。舉例而言，該裝置可包含重摻雜區域、中摻雜區域及輕摻雜區域。該等摻雜區域可由x- 、x、x+ 所表示，其中，x代表摻雜的極性，如p型或n型，且其中：x- =輕摻雜；x=中摻雜；以及x+ =重摻雜。
輕摻雜區域可具有大約1E14-1E16/CC的摻雜物濃度，中摻雜區域可具有大約5E15-5E18/CC的摻雜物濃度，而重摻雜區域可具有大約5E18-2E20/CC的摻雜物濃度。亦可對於不同摻雜區域設置其他摻雜物濃度。p型摻雜物可包含硼(B)、鋁(Al)、銦(In)或各者的組合，同時n型摻雜物可包含磷(P)、砷(AS)、銻(Sb)或各者的組合。
在一實施例中，介電層側壁間隔件係設置於該閘極之側壁上。該介電層側壁間隔件可如氧化矽或氮化矽，亦可使用其他類型的介電材料。於其他實施例中，該側壁間隔件可為複數個介電層，以形成如複合間隔件或間隔件堆疊(spacer stack)，亦可使用其他組構的間隔件。採用該等側壁間隔件可定義源極延伸區域及汲極延伸區域。此外，該等側壁間隔件可利用矽化製程(salicidation process)以形成矽化接點(salicide contact)，防止該源極區域及該汲極區域短路至該閘極電極。
裝置本體150佈設於該裝置區域的第一部份中。該裝置本體具有如中等摻雜物濃度的第二極性摻雜物(例如：x)。該第二極性類型係如p型，用於n型裝置。此外，該第二極性類型可為n型，用於p型裝置。該裝置本體包圍該源極區域，該裝置本體完全地包圍該源極區域，例如，包含該第一次源極區域及第二次源極區域。由於兩者皆具有相同極性類型摻雜物，故該第二次源極區域可作為該裝置本體的本體接點。
該裝置本體的底部或深度應該夠深以作為該電晶體的本體。該深度係如大約0.3至10微米。如此，深度可用於大約5至100伏特的操作電壓。於其他實施例中，該裝置的深度可達數微米，亦可使用其他深度，且深度可取決於該裝置的操作電壓。如圖所示，該裝置本體的深度係低於該源極區域的底部且高於該裝置隔絕區域的底部，亦可設置具有其他深度的裝置本體。
該本體延伸超過該源極區域，下方露出一部份該閘極。下方露出該閘極之部份本體定義為該電晶體之通道。該閘極電極下方露出的量定義為該電晶體之通道長度Lc 。該通道長度Lc 可為大約0.05微米至數微米。期望的長度Lc 可取決於如該汲極的最大電壓。
依據一實施例，該裝置本體係為自行對準裝置本體。設置自行對準本體可避免使用佈植遮罩。舉例而言，該裝置本體自行對準至介於該裝置隔絕區域及該閘極之間的電晶體源極區域。該自行對準裝置本體能夠使得該下露部份得到控制，經良好控制的下露部份能夠使得該裝置中的通道LC 盡可能接近期望的或定義的長度LD 。舉例而言，該通道LC 可形成為具有更短或者盡可能更短的長度。由於汲極-源極導通電阻直接正比於該通道長度LC ，更小的LC 會造成更低的汲極-源極導通電阻。L應盡可能小(例如：盡可能接近LD )以達到最低的汲極-源極導通電阻。再者，經良好控制的LC 造成效能均勻性、可製造性、及可靠度的改善。舉例而言，小於5 mOhm-mm2 的汲極-源極導通電阻可達到大約5至20伏特的電壓應用。低汲極-源極導通電阻亦可達到更高的電壓或其他電壓範圍。
漂移井116係佈設於該基板中。於一實施例中，該漂移井佈設於該電晶體次區域中。舉例而言，該漂移區域佈設於該裝置隔絕區域及內部裝置隔絕區域的內緣及外緣之間。如圖所示，該漂移井包圍該電晶體的汲極區域及本體區域。於一實施例中，該漂移井的深度或底部低於該汲極區域。於一實施例中，該漂移井的深度低於該汲極區域及本體區域。於一實施例中，該漂移井的深度低於該淺溝槽隔絕(STI)區域的底部。
於一實施例中，該漂移井係連續的且包圍該汲極區域，且與至少一部份該本體重疊。於一實施例中，該漂移井包圍該汲極部份，且與該本體部份重疊之處位於第一次源極部份下方。該漂移井包括第一極性類型摻雜物。舉例而言，該漂移井包括用於n型裝置的n型摻雜物，或者用於p型裝置的p型摻雜物。該漂移井作為該裝置的漂移區域，該漂移井可輕或中摻雜有第一極性類型摻雜物。該摻雜物濃度可取決於如該裝置的最大電壓需求。
於一實施例中，該電晶體係為完全隔絕電晶體。該裝置包含第一隔絕井112及第二隔絕井114，以隔絕該裝置及該基板。舉例而言，該第一隔絕井及第二隔絕井將該本體及該漂移井及該基板隔絕。例如，該第一隔絕井可作為深裝置井，且佈設於該裝置隔絕區域180a內。如圖所示，該第一隔絕或深裝置井佈設於該裝置隔絕區域的內緣181a及外緣182a內。該深裝置井包括第一摻雜物極性(first dopant polarity)。於一實施例中，該深裝置井包括與裝置類型相同的摻雜物極性。舉例而言，n型深裝置井經設置用於n型裝置。例如，該深裝置井係為輕摻雜井。深井接點區域(deep well contact region)113係佈設於該基板的表面上。如圖所示，該深井接點區域佈設於該裝置隔絕區域180a及內部裝置隔絕區域180b之間。舉例而言，該深井接點區域係為重摻雜具有第一極性類型摻雜物。該深井接點區域作為深裝置或者該裝置的第一隔絕井偏壓端。
該第二隔絕井係佈設於該第一隔絕井內。例如，該第二隔絕井可作為裝置本體井114，該裝置本體井具有第二極性類型摻雜物。該裝置本體井係如佈設於該裝置區域之電晶體次區域中。如圖所示，該裝置本體井包圍該漂移井，且位於該裝置隔絕區域及該內部裝置隔絕區域的內緣及外緣內。舉例而言，該本體井的深度係介於該漂移井及深裝置井之間。於一實施例中，該裝置本體井具有輕摻雜濃度的第二極性類型摻雜物。舉例而言，該裝置本體井係輕摻雜具有用於n型裝置的p型摻雜物或者用於p型裝置的n型摻雜物，亦可設置具有其他摻雜濃度的第二極性類型摻雜物，且例如，可取決於該裝置的電壓隔絕需求。
於一實施例中，設置有本體連接器118。該本體連接器自該本體的一部份延伸至該第二隔絕或裝置本體井。於一實施例中，該裝置本體井自該本體接點132的本體下方延伸至該裝置本體井。該本體連接器可鄰接該漂移區域。該本體連接器具有第二極性類型摻雜物。舉例而言，該本體連接器含有與該本體區域相同的極性類型摻雜物，以提供該本體接點及該本體之間至該裝置本體井的連接。該本體連接器可輕或中摻雜有第二極性類型摻雜物。例如，該摻雜物濃度可取決於該裝置的最大電壓需求。
舉例而言，該本體接點(例如：第二次源極)作為該裝置的第二隔絕或裝置本體偏壓端。舉例而言，該本體偏壓端施加偏壓電壓，以偏壓該本體及該本體井。該第一隔絕井及第二隔絕井可經適當地偏壓，以隔絕該裝置。舉例而言，經適當偏壓的第二隔絕井將該漂移區域及該汲極區域及該基板隔絕，同時，適當地偏壓該第一隔絕井，以將該本體和該第一隔絕井及該基板隔絕。
於一實施例中，該源極131及該本體接點132係耦接至共同信號，例如，該源極信號。此外，該源極及本體接點可耦接至不同的信號。再者，將該汲極及該基板隔絕可降低或防止因施加至該汲極的負電壓不足所產生的大基板電流。如此一來，可避免該大基板電流對鄰近電路系統造成干擾。
基板接點區域107可設置於該基板的表面上。於一實施例中，該基板接點區域係佈設於該裝置隔絕區域及外部隔絕區域之間，亦可於該基板的其他部份設置該基板接點區域。於一實施例中，該基板接點區域為重摻雜區域。該基板接點區域的摻雜物類型係相同於該經摻雜的基板的摻雜物類型。舉例而言，用於p型摻雜基板的基板摻雜區域為p型摻雜。該基板接點區域作為該裝置的基板偏壓端。該基板可經偏壓至接地電位(0伏特)，亦可使用其他偏壓電壓。例如，偏壓該基板可降低裝置操作期間所發生的栓鎖效應(latch-up)及/或接地反彈效應(ground bounce)。於n型裝置的情況下，該第一極性類型係為n型，而該第二極性類型係為p型。如同對於p型裝置而言，該第一極性類型係為p型，而該第二極性類型係為n型。
第1b圖顯示裝置100的另一實施例之剖面圖。該裝置100類似第1a圖所述的裝置。如圖所示，該閘極的汲極側設置有矽化阻擋間隔件175，該矽化阻擋間隔件包括介電材料。舉例而言，該介電材料可為氧化物、氮化物、氧氮化物或其組合，亦可使用其他類型的介電材料，例如，與半導體製程相容，用於矽化阻擋間隔件的介電材料。於一些實施例中，該阻擋間隔件可具有多重介電層，以形成介電層堆疊或介電層三明治。該矽化阻擋間隔件分隔該閘極與該汲極。該分隔應充分，以適應該汲極端的最大操作電壓。舉例而言，該分隔距離DS 可取決於汲極端的最大操作電壓。於一實施例中，該分隔DS 係自該閘極的邊緣測量至該重摻雜汲極區域。該分隔距離DS 可為大約0.3微米至數微米，取決於該汲極的最大操作電壓。亦可設置其他分隔距離。該矽化阻擋間隔件防止閘極電極及該汲極之間漂移區域的矽化。
該裝置的Cgd主要係由該閘極重疊該漂移區域的量(閘極重疊區域)所決定。藉由設置矽化阻擋間隔件，可對於給定的閘極寬度增加有效LDR 。如此一來，容許較窄的閘極寬度達到所期望之LDR 。舉例而言，即便對於非常高電壓的應用(如大約100伏特)而言，亦可縮減或最小化該閘極寬度。如此一來，縮減對於給定的LDR 之Cdg。實際上，亦縮減閘極充放電容的電荷量。如此一來，該矽化阻擋間隔件可採用較窄的閘極。舉例而言，寬度W2 具有矽化阻擋間隔件的閘極(其中，W2 <W1 )可達到較高的汲極-源極崩潰電壓。舉例而言，以低如0.3微米的總閘極寬度可達到高於15伏特的汲極-源極崩潰電壓及非常低的汲極-源極導通電阻以及Cgd。因此，可採用先進的CMOS製程，以有效地製造完全隔絕裝置。
如第1a至1b圖所示，該本體接點132及該源極區域131(例如，第一次源極)可藉由共同矽化接點(common silicide contact)互相電性連接。舉例而言，該本體接點及源極兩者皆耦接至該源極信號或電位。於此情況下，該源極信號係用以偏壓該第二隔絕區域。於其他實施例中，該本體接點及源極區域可為獨立的接點區域。舉例而言，可設置表面阻擋間隔件或隔絕區域，以分隔兩個接點區域，防止矽化接點同時電性連接兩區域。如此可提供多個獨立的信號至該源極及第二隔絕井。獨立地偏壓該源極及第二隔絕井為該裝置的操作及設計參數提供更大的彈性。
第1c圖顯示裝置100的另一實施例之剖面圖。該裝置包含與第1a圖所示裝置類似的元件。如圖所示，基板設置有裝置隔絕區域180a及內部裝置隔絕區域180b(如淺溝槽隔絕(STI)區域)。於一實施例中，該內部裝置隔絕區域180b同軸心地佈設於該裝置隔絕區域內，將該裝置區域分隔成為第一次區域110a及第二次區域110b，亦可使用該隔絕區域的其他組構，如第1a圖所示。
該第一次區域作為電晶體區域。於一實施例中，該電晶體區域包含複數個電晶體。如圖所示，該裝置區域包含第一電晶體115a及第二電晶體115b。該等電晶體類似第1a圖所示的電晶體。舉例而言，該電晶體包含閘極120，該閘極120於閘極介電層上方具有閘極電極。側壁間隔件170可設置於該閘極之側壁上。該閘極具有如寬度W1 。源極區域130及汲極區域140係於該閘極的相對側上佈設於該基板中。該源極區域包含第一次源極區域131及第二次源極區域132。
於一實施例中，是為該電晶體對設置有共同源極區域。舉例而言，該第一次源極區域佈設於其各自的閘極附近，該第二次源極區域介於該等第一次源極區域之間。電晶體之汲極區域佈設於該內部裝置隔絕區域及該閘極之間。該等電晶體可以其他組構排列。舉例而言，該等電晶體可組構為具有共同汲極區域及獨立的源極區域。該第一次源極區域作為源極，而該第二次源極區域作為本體接點。於一實施例，裝置本體150係設置於該電晶體之間。
該裝置本體應延伸至足夠的深度，以作為該電晶體之本體。舉例而言，該裝置本體延伸至大約0.3微米至數微米的深度。對於該裝置本體而言，亦可採用其他深度。如圖所示，該裝置本體的深度小於該淺溝槽隔絕區域的深度。然而，應了解到，該本體可具有其他深度。該裝置本體包圍該共同源極區域，該本體延伸超過該共同源極區域，下方露出一部份該閘極。下方露出該閘極的部份本體定義為該電晶體之通道。下露部份LC 的量定義為該電晶體的通道長度。
依據一實施例，該裝置本體係自行對準裝置本體。舉例而言，該裝置本體係自行對準至該等電晶體閘極之間的共同源極區域。該自行對準裝置本體能夠使得該下露部份LC 更短且得到較好的控制。較小的LC 造成較低的汲極-源極導通電阻。該LC 應盡可能短，以達到最低的汲極-源極導通電阻。該共同第二次源極作為連接至該裝置本體的本體接點。
汲極漂移井116係佈設於該基板中。於一實施例中，該漂移井係佈設於該電晶體次區域中。舉例而言，該漂移井佈設於該內部裝置隔絕區域的內緣181b及外緣182b之間。如圖所示，該漂移井包圍該電晶體之源極、汲極及本體區域。於一實施例中，該漂移井的深度或底部低於該汲極區域。於一實施例中，該漂移井的深度低於該汲極區域及該裝置本體。於一實施例中，該漂移井的深度低於該淺溝槽(STI)區域的底部。
該漂移井包括第一極性類型摻雜物。舉例而言，該漂移井包括用於n型裝置的n型摻雜物，或者用於p型裝置的p型摻雜物。該漂移井作為該裝置的漂移區域，例如，介於該本體及該汲極區域之間。該漂移井可輕摻雜或中摻雜有第一極性類型摻雜物。例如，該漂移井的摻雜物濃度可取決於該裝置的最大電壓需求。
於一實施例中，設置有本體連接器118。例如，該本體連接器係設置於該漂移井中，將該漂移井分隔成為第一漂移區域116a及第二漂移區域116a。該本體連接器具有第二極性類型摻雜物。舉例而言，該本體連接器含有與該本體區域相同的極性類型摻雜物，以提供連接至該裝置本體及該本體接點。該本體連接器可輕摻雜或中摻雜有第二極性類型摻雜物。例如，該部份的摻雜物濃度可取決於該裝置的最大電壓需求。
於一實施例中，該裝置係完全隔絕裝置。舉例而言，該本體和該漂移井係與該基板隔絕。於一實施例中，第一隔絕井112及第二隔絕井114經設置以隔絕該裝置及該基板。例如該第一隔絕井為深裝置井。舉例而言，該深裝置井佈設於該裝置隔絕區域180a內。如圖所示，該深裝置井係佈設於該裝置隔絕區域的內緣181a及外緣182a內。該裝置井包括與該漂移區域相同的摻雜物極性類型。
深井接點區域113可佈設於該基板的表面上。如圖所示，深井接點區域佈設於該裝置隔絕區域180a及內部裝置隔絕區域180b之間。該深井接點區域作為該裝置的深井偏壓端。雖然該裝置顯示具有兩個深井接點區域，但是其亦可設置其他數量的深井接點區域(包含1個)。
該第二隔絕井114佈設於該第一隔絕或深裝置井內。例如，該第二隔絕井可作為裝置本體井。該裝置本體井具有與第一隔絕井及漂移井相反的極性類型摻雜物，該裝置本體井佈設於該裝置區域之電晶體次區域中。如圖所示，該裝置本體井包圍該漂移井，且位於該內部裝置隔絕區域的內緣及外緣內。該本體連接器將該裝置本體及該第二次源極區域耦接至該本體裝置井。舉例而言，該第二次源極區域作為該裝置的第二隔絕或裝置本體井偏壓端。
基板接點區域107可設置於該基板的表面上。於一實施例中，該基板接點區域設置於該裝置區域的外部。舉例而言，其可佈設於該裝置隔絕區域及外部隔絕區域(未顯示)之間，亦可於該基板的其他部分設置該基板接點區域。該基板接點區域作為該裝置的基板偏壓端。雖然該裝置顯示具有兩個基板接點區域，但亦可設置其他數量的基板接點區域(包含1個)。
第1d圖顯示裝置100的另一實施例之剖面圖。該裝置類似第1c圖所示的裝置。如圖所示，該閘極的汲極側設置有矽化阻擋間隔件175。該矽化阻擋間隔件包括介電材料。舉例而言，該介電材料可為氧化矽、氮化物、氧氮化物或各者之組合。亦可使用其他類型的介電材料，用於該矽化阻擋間隔件。於一些實施例中，該阻擋間隔件可具有多重介電層。矽化阻擋間隔件在閘極及汲極間提供分隔。該分隔應足以承受該汲極所期望的最大電壓。於一實施例中，該分隔距離DS 係為大約0.4微米至數微米，例如，取決於操作電壓，亦可設置其他分隔距離。該矽化阻擋間隔件防止閘極電極及該汲極之間漂移區域的矽化。
該裝置的Cgd主要係由該閘極及該漂移區域的重疊的量(閘極重疊區域)所決定。藉由設置矽化阻擋間隔件，可對於給定的閘極寬度增加有效LDR 。如此一來，容許較窄的閘極寬度達到所期望之LDR 。舉例而言，即便對於非常高電壓的應用(如大約100伏特)而言，亦可縮減或最小化該閘極寬度。如此一來，縮減對於給定的LDR 的Cdg。實際上，亦縮減閘極充放電容的電荷量。如此，該矽化阻擋間隔件可採用較窄的閘極。舉例而言，寬度W2 具有矽化阻擋間隔件的閘極(其中，W2 <W1 )可達到較高的汲極-源極崩潰電壓。舉例而言，以低如0.3微米的總閘極寬度可達到高於15伏特的汲極-源極崩潰電壓及非常低的汲極-源極導通電阻以及Cgd。因此，可採用先進的CMOS製程有效地製造完全隔絕裝置。
於一些實施例中，表面間隔件176可設置於該源極區域上。該表面間隔件可由介電材料所形成。舉例而言，該表面間隔件可由與該矽化阻擋間隔件相同的介電材料所形成，該表面間隔件有助於分隔該源極131及本體接點132，亦可設置如表面間隔件，以提供獨立接點區域，用以獨立地偏壓該源極及該本體。舉例而言，該源極及該本體可偏壓於不同電位。
第1c至1d圖所示電晶體對組構成具有共同源極區域及獨立汲極區域。另外，該電晶體對可組構有共同汲極區域及獨立源極區域。此外，該電晶體區域可包含其他數量的電晶體。舉例而言，可設置任何奇數或偶數個電晶體。於大於或等於3的奇數應用的情況下，一個或多個電晶體對可設置額外的電晶體，如第1a至1b圖所示。於該電晶體次區域中具有複數個電晶體的實施例採用多指狀組構，有助於以緊密的佈局得到高電流驅動。舉例而言，可並聯複數個電晶體結構，以提供並聯的指狀結構，其中，所有的源極係共同耦接在一起、所有的閘極係共同耦接在一起、以及所有的汲極係共同耦接在一起。對於高電流應用(例如：自大約數百毫安培至大約40-50安培)而言，可採用此類排列。
第1c圖顯示該源極區域131及該本體接點132係共同接點區域的實施例。舉例而言，該基板的表面上之矽化接點同時連接兩個接點區域。於此情況下，該源極信號係用以偏壓該第二隔絕井。另外，如第1d圖所示，該源極區域及該本體接點係為獨立的接點區域。舉例而言，表面間隔件係用以分隔該等接點區域。隔絕區域亦可用以分隔該等接點區域。設置獨立的源極及接點區域能夠使得該第二隔絕井被獨立地偏壓。再者，第1c圖的裝置可設置有如第1d圖所示之表面間隔件。於一些實施例中，第1d圖的裝置可具有如第1c圖所示之共同源極及本體接點。
第2a至2j圖顯示用於形成裝置或積體電路的製程200的實施例之剖面圖。請參照第2a圖，設置有基板105。該基板105可包括矽基板，如p型輕摻雜基板，亦可使用其他類型的基板，包含矽鍺或絕緣體上矽(SOI)基板。
如第2a圖所示，裝置區域110係定義於該基板上。雖然顯示有一個裝置區域，然而，應了解到，該基板可包含各種不同類型的區域(未顯示)。舉例而言，該基板可包含用於其他類型裝置的其他裝置區域。該積體電路可包含邏輯區域，其中，形成邏輯裝置。依據所形成的積體電路類型，該邏輯區域可包含用於不同電壓裝置的區域。舉例而言，該邏輯區域可包含用於高電壓(HV)裝置、或中電壓(IV)裝置或低電壓(LV)裝置的區域，亦可使用其他組構的邏輯區域。此外，亦可設置有其他類型的裝置區域。
該裝置區域係藉由裝置隔絕區域180a而與其他區域分隔。該裝置隔絕區域包圍該裝置區域。於一實施例中，該裝置區域亦包含內部裝置隔絕區域180b，以將該裝置區域分隔成為第一裝置次區域110a及第二裝置次區域110b。舉例而言，該內部隔絕區域圍繞該第一裝置次區域。於一實施例中，該裝置隔絕區域及該內部裝置隔絕區域係同軸心的隔絕區域。舉例而言，該第二裝置次區域完全圍繞該第一裝置次區域，且該內部裝置隔絕區域分隔該第二裝置次區域及該第一裝置次區域。於其他實施例中，該隔絕區域係經組構，以提供第二裝置次區域局部地圍繞該第一裝置次區域，如在一側、兩側或三側上，亦可使用其他組構的隔絕區域。
該隔絕區域包括如淺溝槽隔絕(STI)。可採用各種不同製程，以形成該淺溝槽隔絕(STI)區域。舉例而言，可利用蝕刻及遮罩技術對該基板實施蝕刻以形成溝槽，該溝槽接著以如氧化矽的介電材料填充，可實施化學機械研磨(CMP)以移除多餘的氧化物，並且提供平坦的基板頂部表面，其他製程或材料亦可用以形成該淺溝槽隔絕(STI)。於其他實施例中，該隔絕可為其他類型的隔絕區域。例如，該等淺溝槽隔絕(STI)的深度可為大約3000至4500埃。亦可使用其他深度的淺溝槽隔絕(STI)。舉例而言，該隔絕區域可為深溝槽隔絕(DTI)區域。
於第2b圖中，深裝置井112係形成於該裝置區域中。例如，該深裝置井作為第一隔絕井。於一個實施例中，該深裝置井包括第一極性類型的摻雜物。該深裝置井可為輕摻雜的。例如，該經摻雜井之深度可為大約2至10微米。舉例而言，如此深度可適應大約10至100伏特的操作電壓，亦可形成具有其他深度的深裝置井。可藉由將適當摻雜物以所期望劑量(dose)及功率佈植進入該基板來形成該經摻雜井。該摻雜物類型、劑量及功率可取決於欲形成的裝置類型。
於一實施例中，該深裝置井包括用於n型裝置的n型井，亦可形成用於p型裝置的p型深裝置井。可藉由如實施不同能量的多重佈植該經摻雜井形成經摻雜井，用以形成該深裝置井的佈植製程可相容於用以形成如高電壓井的製程。舉例而言，可同時形成該深裝置井及用於LV及HV裝置的隔絕井。如此一來，可使用相同的微影遮罩(lithographic mask)以圖案化該佈植遮罩，用以形成該LV及HV隔絕井的微影遮罩(例如)可經訂製為亦包含用於深裝置井的開口(opening)。於其他實施例中，獨立的深井遮罩可用以專門制定該深裝置井的摻雜。
為了形成該深裝置井，係利用曝露該裝置區域的深井佈植遮罩。例如，該佈植遮罩包括經微影遮罩圖案化的光阻。由於該裝置隔絕區域可作為佈植遮罩，故此容許增加該圖案化製程的製程視窗(processing window)，以形成該佈植遮罩。在形成該深井之後，可將該佈植遮罩移除。亦可使用其他用於形成該深裝置井的技術。舉例而言，該深裝置井係藉由磊晶矽生長(epitaxial silicon growth)而形成於相同基板上的重摻雜N型及P型區域上。
可實施退火(anneal)。舉例而言，該退火將該第一類型摻雜物自該佈植擴散，形成延伸至該裝置隔絕區域底部下方的深裝置井。該退火可實施於大約1000至1200℃，亦可使用其他退火溫度及退火參數或製程。
請參照第2c圖，本體井114係形成於該第一裝置次區域中。例如，該本體井作為第二隔絕井。於一實施例中，該本體井包括第二極性類型摻雜物。該本體井係形成於該深裝置井內。於一實施例中，該本體井形成於該深裝置井內以及該第一裝置次區域內。舉例而言，該本體井的深度可為大約1至8微米的範圍。如此深度可用於大約5至100伏特的所期望的操作電壓，亦可設置具有其他深度的本體井，且如可取決於該裝置所期望的操作電壓。可藉由以所期望劑量及功率將適當摻雜物佈植進入該基板而形成該本體井。該摻雜物類型、劑量及功率可取決於欲形成的裝置之類型。
於一實施例中，該本體井包括用於n型裝置的p型井，亦可形成用於p型裝置的n型井。可藉由實施不同能量的多重佈植來形成經摻雜井，用以形成該本體井的佈植製程可相容於用以形成高電壓摻雜井的製程。舉例而言，可同時形成該本體井及該高電壓第二極性類型摻雜井。如此，可使用相同微影遮罩以圖案化該佈植遮罩，用以形成該高電壓第二極性類型摻雜井的微影遮罩(例如)可經訂製為包含本體井開口。於其他實施例中，獨立的深井遮罩可用以專門制定該深井的摻雜。
為了形成該本體井，係利用曝露該第一裝置次區域的本體井佈植遮罩。例如，該佈植遮罩包括經微影遮罩圖案化的光阻。由於該內部裝置隔絕區域可作為佈植遮罩，故此容許增加該圖案化製程的製程視窗，以形成該佈植遮罩。在形成該本體井之後，可將該佈植遮罩移除，亦可使用其他用於形成該本體井的技術。
可實施退火。舉例而言，該退火將該第二類型摻雜物擴散，以形成延伸至該內部裝置隔絕區域底部下方的本體井。該退火可實施於大約1000至1200℃，持續達1至15小時。另外，該退火可為快速熱退火(rapid thermal anneal；RTA)，亦可使用其他退火參數或製程。
如前所述，該隔絕井係形成在該隔絕區域形成之後。於一實施例中，該隔絕井可形成在該隔絕區域形成之前。請參照第2d圖，漂移井116係形成於該第一裝置次區域中。於一實施例中，該漂移井包括第一極性類型摻雜物。該漂移井係形成於該本體井內。於一實施例中，該漂移井形成於該本體裝置井內以及該第一裝置次區域內。於一實施例中，該漂移井的深度或底部低於該汲極區域。於一實施例中，該漂移井的深度低於該汲極及該本體區域。於一實施例中，該漂移井的深度低於該淺溝槽隔絕(STI)區域的底部，亦可設置具有其他深度的漂移井。可藉由將適當摻雜物以所期望劑量及功率佈植進入該基板來形成該漂移井。該摻雜物類型、劑量及功率可取決於欲形成的裝置類型。
於一實施例中，該漂移井包括用於n型裝置的n型井，亦可形成用於p型裝置的p型漂移井。可藉由將離子佈植進入該第一裝置次區域以形成該漂移井，用以形成該漂移區域的佈植製程可相容於用以形成低電壓摻雜井的製程。舉例而言，可同時形成淺裝置井及低電壓第一極性類型摻雜井。如此一來，能夠使用相同微影遮罩以圖案化該佈植遮罩。舉例而言，用以形成該低電壓第一極性類型摻雜井的微影遮罩可經訂製為包含淺裝置井開口。於一實施例中，獨立的淺井遮罩可用以專門制定該漂移井的摻雜。
為了形成該漂移井，係利用曝露該第一裝置次區域的佈植遮罩。例如，該佈植遮罩包括經微影遮罩圖案化的光阻。由於該內部裝置隔絕區域可作為佈植遮罩，故此容許增加該圖案化製程的製程視窗，以形成該佈植遮罩，亦可使用其他用於形成該深裝置井的技術。另外，可專門制定該佈植，以形成該漂移井。
請參照第2e圖，本體連接器118係形成於該第一裝置次區域中。該本體連接器包括第二極性類型摻雜物。例如，該本體連接器及該本體井114形成連接。如圖所示，該本體連接器將兩個漂移井分隔成為兩個獨立的漂移區域116a。可藉由以所期望劑量及功率將適當摻雜物佈植進入該基板而形成該本體連接器。該摻雜物類型、劑量及功率可取決於欲形成的裝置的類型。
於一實施例中，該本體連接器包括p型摻雜物。可藉由佈植離子進入一部份該淺裝置區域而形成該本體連接器，用以形成該本體連接器的佈植製程可相容於用以形成低電壓摻雜井的製程。舉例而言，可同時形成該本體連接器及低電壓第二極性類型摻雜井。如此，能夠使用相同微影遮罩以圖案化該佈植遮罩，用以形成該低電壓第二極性類型摻雜井的微影遮罩可(例如)經訂製為包含該本體連接器開口。於其他實施例中，獨立的本體連接器可用以專門制定該本體連接器的摻雜。
為了形成該本體連接器，係使用曝露部份該第一裝置次區域的本體連接器佈植遮罩。舉例而言，該佈植遮罩包括經微影遮罩圖案化的光阻。在形成該本體連接器之後，可移除該佈植遮罩。
在第2f圖中，閘極層係形成於該基板上。於一實施例中，閘極介電層122係形成於該基板的表面上。例如，該閘極介電層包括氧化矽。亦可使用其他類型的介電材料。於一實施例中，該閘極介電層包括厚閘極介電層。該閘極介電層可為大約20至1000埃。舉例而言，該閘極介電層的厚度可為大約20埃(用於大約1.2伏特的Vgs)及增至大約1000埃(用於大約40至60伏特的Vgs)，亦可使用其他閘極介電層厚度，該閘極介電層可藉由熱氧化(thermal oxidation)而形成。舉例而言，該介電層係藉由濕式氧化(wet oxidation)伴隨在氧化環境中對該基板實施退火而形成。例如，該濕式氧化的溫度可為大約750至900℃。舉例而言，該退火可實施於大約1000℃，亦可使用其他類型或厚度的閘極介電材料。舉例而言，該閘極介電材料可包括其他類型的閘極介電材料及/或由其他類型製程所形成，如化學氣相沉積(CVD)。
於一實施例中，係利用多重製程形成該閘極介電層。各個製程接形成一部份閘極介電層，直到達到所期望之厚度為止。舉例而言，該閘極介電層係藉由第一製程及第二製程而形成。該第一製程形成用於LV裝置的閘極介電層，同時第二製程增加該用於LV裝置的閘極介電層的厚度至用於HV裝置的介電層厚度，亦可利用其他數量的製程來形成該閘極介電層。如此一來，有助於提升用以形成具有多種不同電壓裝置的積體電路的製程相容性。
閘極電極層124係形成於該基板上以及該閘極介電層上方。於一實施例中，該閘極電極層包括多晶矽，該閘極電極層可形成為非結晶或結晶層(amorphous or non-amorphous layer)，該閘極電極可經摻雜，可採用各種不同技術對該閘極電極實施摻雜，例如，原位摻雜(in-situ doping)或離子佈植，亦可使用其他類型的閘極電極材料。舉例而言，金屬化材料可用以形成金屬閘極電極。該閘極電極的厚度可為大約800至3000埃，亦可使用其他厚度。為了形成該閘極電極層，可使用如化學氣相沉積(CVD)的技術，亦可使用其他技術。
於第2g圖中，該閘極層係經圖案化，以形成一個或多個閘極。如圖所示，該等閘極層經圖案化以形成對應該電晶體次區域中的第一及第二電晶體的第一及第二閘極120。閘極於閘極介電層122上方包含閘極電極層124，且具有寬度W1 ，亦可圖案化該閘極層，以在該電晶體次區域中形成其他數量的閘極。可使用如遮罩及蝕刻製程等技術。舉例而言，光阻層係形成於該閘極電極層上方，並經圖案化曝露部份該閘極電極層。非等向性蝕刻(如RIE)係經實施，以移除該閘極電極層及該閘極介電層下方所曝露的部份。為了改善微影解析度，可於該光阻下方設置抗反射塗佈(anti-reflective coating)，亦可使用其他用於圖案化該閘極層的技術。
本體150係形成於該電晶體次區域中。該本體係形成於該電晶體之源極區域中。在一實施例中，該本體係形成於該等閘極之間的共同源極區域中。舉例而言，該本體係藉由在該共同源極區域中佈植第二極性類型摻雜物而形成。可佈植p型摻雜物以形成用於n型裝置的本體。另一方面，可佈植n型摻雜物以形成p型裝置。
為了形成該本體，可使用本體佈植遮罩。舉例而言，該本體佈植遮罩包括光阻。該佈植遮罩可經圖案化，以曝露電晶體之源極區域。舉例而言，該佈植遮罩可經圖案化，以曝露該等電晶體之共同源極區域。為了改善微影解析度，可於該光阻下方設置抗反射塗佈(ARC)。舉例而言，該佈植係自行對準該閘極。於其他實施例中，該佈植可自行對準至閘極及隔絕區域。因此，該本體係自行對準本體。以形成自行對準本體能夠增加用於圖案化製程的製程視窗，用以形成該本體佈植遮罩。
該佈植形成具有所期望的深度及下露部份L的本體。例如該本體之深度係為大約0.3至兩微米。舉例而言，該深度可取決於該裝置的電壓操作需求。該下露部份L應夠小，以達到所期望的汲極-源極導通電阻。舉例而言，該下露部份應盡可能較小，以達到盡可能較低的汲極-源極導通電阻。於一實施例中，該下露部份L係大約0.2至數微米，用於大約5到7伏特至大約100伏特的電壓範圍。
在一實施例中，該本體係由傾斜佈植(tilt implant)所形成。舉例而言，實施四邊傾斜佈植(quad tilt implant)。例如，該四邊傾斜佈植包含傾斜實施的四個佈植，各自傾轉90度。該四邊傾斜佈植的傾斜角可為大約7至45度。於一實施例中，該四邊傾斜佈植的傾斜角可為大約45度，亦可使用其他傾斜角度，係取決於所欲的下露部份L。該佈植的劑量可為大約1E12/cm2 -5E14/cm2 ，且該佈植能量可為大約20至30KeV到數百KeV。亦可使用其他佈植參數，且可取決於如所期望的深度及下露部份L。在形成該本體之後，移除該本體佈植遮罩。
於一實施例中，輕摻雜汲極(LDD)區域236係形成於該電晶體之汲極區域及源極區域中的基板上，如第2h圖所示。於一實施例中，該LDD區域係具有第一極性類型摻雜物的輕摻雜區域。該LDD區域的深度為大約0.05至0.3微米。LDD佈植遮罩可用以佈植摻雜物，以形成該LDD區域。例如，該LDD佈植遮罩包括光阻。該佈植遮罩可經圖案化，以曝露該電晶體之源極區域及汲極區域。為了改善微影解析度，ARC層可設置於該光阻下方。例如，該佈植係為自行對準該閘極及隔絕區域。舉例而言，該佈植可自行對準該閘極及內部裝置隔絕區域。如此可增加該圖案化製程的製程視窗，以形成該LDD佈植遮罩。該佈植劑量可為大約1E12/cm2 至5E14/cm2 ，且佈植能量可為大約幾百eV至大約200KeV，亦可使用其他佈植參數。
側壁間隔件170係形成於該閘極的側壁上。為了形成該側壁間隔件，介電層係沉積於該基板上。例如，該介電層可為氧化矽，亦可使用其他類型的介電材料，如氮化矽。該介電層可藉由化學氣相沉積而形成。該介電層亦可利用其他技術而形成。例如，該介電層的厚度可為大約100至2000埃，亦可使用其他介電層厚度。例如，該厚度可取決於該等間隔件所期望的厚度。可實施非等向性蝕刻(如RIE)，以移除該介電層的水平部份，且於該閘極的側壁上保留間隔件。在一些應用中，該間隔件可由多重介電層所形成。
在第2i圖中，共同源極區域130及汲極區域140係形成於該基板上。該共同源極區域包含第一次源極區域131及第二次源極區域。於一實施例中，用於形成該第一次源極區域及該第一次汲極區域的製程亦形成深裝置井接點區域113。該第一次源極、該第一次汲極及該深井接點區域係具有第一極性類型摻雜物的重摻雜區域。例如該第一次源極、第一次汲極及該深井接點區域的深度係為大約0.05至0.5微米。第一源極/汲極(Source/Drain，S/D)佈植遮罩可用以佈植摻雜物，以形成不同的摻雜區域。例如，該第一源極/汲極佈植遮罩包括光阻，該佈植遮罩可經圖案化，以曝露該電晶體的第一次源極區域及第一次汲極區域。為了改善微影解析度，抗反射塗佈(ARC)層可設置於該光阻下方。舉例而言，該佈植係自行對準該閘極以及該隔絕區域，該隔絕區域具有一部分覆蓋該第二次源極區域。舉例而言，該佈植可自行對準該閘極、裝置隔絕區域及內部裝置隔絕區域，該內部裝置隔絕區域具有一部分覆蓋該第二次源極區域。如此可增加該圖案化製程的製程視窗，以形成該第一源極/汲極佈植遮罩。例如，該佈植的劑量可為大約1E15cm2 -2E16/cm2 ，且佈植能量可為大約幾百eV至大約200KeV，亦可使用其他佈植參數。
在一些實施例中，該佈植可包括傾斜佈植。於此情況下，由於該傾斜佈植可用於LDD延伸及第一次源極區域及第一次汲極區域，故可省略LDD佈植。
請參照第2j圖，形成第二次源極區域132。於一實施例中，用於形成該第二次源極區域的製程亦形成基板接點區域107。該第二次源極區域及該基板接點區域係具有第二極性類型摻雜物的重摻雜區域。例如，該第二次源極區域及該基板接點區域的深度係大約0.05至0.5微米。該第二次源極區域作為連接至該裝置本體的本體接點。第二源極/汲極佈植遮罩可用以佈植摻雜物，以形成不同的摻雜區域。例如，該第二源極/汲極佈植遮罩包括光阻。舉例而言，該佈植的劑量可為大約1E15cm2 -2E16/cm2 ，且佈植能量可為大約幾百eV至大約200KeV，亦可使用其他佈植參數。
於其他實施例中，該第一源極/汲極佈植遮罩可用以形成該本體接點及適當的接點區域，同時該第二源極/汲極佈植遮罩可用以形成該源極區域及汲極區域以及適當的接點區域。
於一些實施例中，該第一次源極區域及第二次源極區域係獨立的區域。舉例而言，可設置表面間隔件或隔絕區域，以分隔該第一次源極區域及第二次源極區域，獨立的第一次源極區域及第二次源極區域可用於獨立地偏壓該第二隔絕井。
該製程繼續形成該裝置。舉例而言，額外的處理可包含在各種接點區域以及該閘極電極的表面上形成矽化接點。該製程復繼續形成PMD層，且與該單元(cell)的終端接觸。額外的製程可包含形成一個或多個互連層次(interconnect level)、鈍化(passivation)、切割(dicing)、組裝及封裝，亦可使用其他製程。舉例而言，在形成該互連之前，可形成其他組件，如低壓、中壓及高壓I/O裝置。
第3a至3f圖顯示用於形成裝置300的另一實施例之製程。請參照第3a圖，係顯示經部份製備的基板105。該經部份製備的基板105係如第2f圖所述的處理階段。舉例而言，該基板包含閘極層122及124，該閘極層122及124係形成於製備有隔絕區域180a至180b及各種經摻雜井以及經摻雜區域112、114、116及118的基板上。
於第3b圖中，該閘極層係經圖案化，以形成一個或多個閘極。如圖所示，該閘極層係經圖案化以形成對應該電晶體次區域中的第一及第二電晶體的第一及第二閘極120。閘極於閘極介電層122上方包含閘極電極層124，且具有寬度W2 。於一實施例中，W2 <W1 。舉例而言，W2 等於大約0.4至2微米。
本體150係形成於該電晶體次區域中。該本體係形成於該電晶體的源極區域中。在一實施例中，該本體係形成於該等閘極之間的共同源極區域中。例如，該本體係藉由在該共同源極區域中佈植第二極性類型摻雜物而形成，可佈植p型摻雜物以形成用於n型裝置的本體。另一方面，可佈植n型摻雜物以形成p型裝置。
請參照第3c圖，輕摻雜汲極(LDD)區域236係形成於該基板上且位於該電晶體的汲極區域及源極區域中。於一實施例中，該LDD區域係具有第一極性類型摻雜物的輕摻雜區域。例如，該LDD區域的深度係大約0.1至0.5微米。側壁間隔件170係形成於該閘極的側壁上。例如，該側壁間隔件170可為氧化矽。亦可使用其他類型的介電材料，如氮化矽。
於一實施例中，矽化阻擋間隔件175係形成於該閘極的汲極側上，如第3d圖所示。於一實施例中，矽化阻擋間隔件包含延伸部份，提供閘極及汲極之間的分隔。該分隔應足以避免該閘極及該汲極重疊。在一實施例中，該分隔距離DS 係大約0.4微米，亦可設置其他分隔距離。該閘極及該汲極分隔有助於該裝置承受更高的汲極操作電壓。
為了形成該矽化阻擋間隔件，介電層係形成於該基板上。舉例而言，該介電層可為氧化物、氮化物、氧氮化物或各者之組合，亦可使用其他介電材料，用於該矽化阻擋間隔件。於一些實施例中，該阻擋間隔件可具有多重介電層，以形成介電層堆疊或三明治。於一實施例中，該介電層不同於該側壁間隔件的介電層。舉例而言，該介電層可經選擇性圖案化至該側壁間隔件。該介電層係經圖案化，以形成該矽化阻擋間隔件。
於其他實施例中，該介電層係經圖案化以形成矽化阻擋間隔件及表面間隔件176。該表面間隔件將該源極區域的第一次源極區域及第二次源極區域分隔開。
利用如遮罩及蝕刻技術可圖案化該介電層。舉例而言，光阻層係形成於該介電層上方，並經微影遮罩進行圖案化，曝露欲移除的部份介電層。非等向性蝕刻(如RIE)係經實施，以移除該介電層曝露的部份。該側壁間隔件保留在該閘極的側壁上。為了改善微影解析度，可在該光阻下方設置抗反射塗佈(ARC)，亦可使用其他用於圖案化該介電層的技術。
於第3e圖中，第一次源極區域131及汲極區域140係形成於該基板上。於一實施例中，形成第一次源極及汲極區域的製程亦形成深裝置井接點區域。該第一次源極、汲極及深井接點區域係具有第一極性類型摻雜物的重摻雜區域。例如，該第一次源極區域、汲極區域及深井接點區域的深度係大約0.05至0.5微米。第一源極/汲極佈植遮罩可用以佈植摻雜物，以形成不同的摻雜區域。例如，該第一源極/汲極佈植遮罩包括光阻。該佈植遮罩可經圖案化，以曝露該電晶體的源極(例如，第一次源極區域)、汲極區域及深井接點區域。
請參照第3f圖，以形成有隔絕本體接點(例如：第二次源極)區域132。於一實施例中，形成該隔絕本體接點區域的製程亦形成基板接點區域107。該第二隔絕本體接點區域及該基板接點區域係具有第二極性類型摻雜物的重摻雜區域。例如，該第二次源極區域及該基板接點區域的深度係大約0.05至0.5微米。第二源極/汲極佈植遮罩可用以佈植摻雜物，以形成不同的摻雜區域。例如，該第二源極/汲極佈植遮罩包括光阻。該佈植遮罩可經圖案化以曝露該第二隔絕本體接點及該基板接點。
於其他實施例中，該第一源極/汲極佈植遮罩可用以形成該隔絕本體接點以及適當的接點區域，同時該第二源極/汲極佈植遮罩可用以形成該源極區域及汲極區域以及適當的接點區域。
於又一實施例中，當形成如該汲極及第一次源極區域時，LDD區域係利用傾斜佈植而形成，如此可避免必須在形成側壁間隔件之前形成LDD區域。
如前所述，該電晶體對係經組構具有共同源極區域。另外，該電晶體對可經組構具有共同汲極區域。此外，該電晶體區域可包含其他數量的電晶體。舉例而言，可設置有任何奇數或偶數個電晶體。於大於或等於3的奇數應用的情況下，一個或多個電晶體對可設置額外的電晶體，如第1a至1b圖所示。形成不同實施例牽涉到改變該微影遮罩上的圖案，無需額外的步驟。再者，應了解到，上述製程並不限定於所揭露的特定步驟順序。舉例而言，其中一些步驟可以不同順序實施及/或可增加額外的步驟。
上述實施例及目前用於形成積體電路的製程具高度相容性。舉例而言，上述實施例及目前用於形成LV及HV裝置的製程具高度相容性。可使用各種井，以形成LV及HV裝置，可採用額外的本體遮罩以形成該本體。
本發明可以其他特定形式體現，而不違悖本發明的精神及必要特徵。因此，上述實施例係對所有態樣的例示，而非限制本發明。本發明的範疇係揭示於隨附的申請專利範圍，而非先前說明書內容，且對本發明所作出的任何改變皆落於本發明申請專利範圍的意義及等效範圍內。
100．．．裝置
105．．．基板
107．．．基板接點區域
110．．．裝置區域
110a、110b．．．電晶體次區域
112、114．．．隔絕井
113．．．深井接點區域
115、115a、115b．．．電晶體
116．．．漂移井
116a．．．漂移區域
118．．．本體連接器
120．．．閘極
122、124．．．閘極介電層
130．．．共同源極區域
131、132．．．次源極區域
140．．．汲極區域
150．．．本體
170．．．側壁間隔件
175．．．矽化阻擋間隔件
176．．．表面間隔件
180．．．隔絕區域
180a．．．裝置隔絕區域
180b．．．內部裝置隔絕區域
180c．．．外部隔絕區域
181a、181b．．．內緣
182a、182b．．．外緣
200、300．．．裝置
236．．．輕摻雜汲極(LDD)區域
DS ．．．距離
L．．．長度
LC ．．．長度
LDR ．．．長度
W1 ．．．寬度
W2 ．．．寬度
於圖式中，類似的參考符號一般而言係代表不同圖式中相同的零件。再者，該等圖式不必依比例描繪，反之，通常係強調並描繪本發明的原理。於說明書中，本發明的各種不同實施例係參照下列圖式進行描述，其中：
第1a至1d圖係顯示裝置之實施例之剖面圖；
第2a至2j圖係顯示形成裝置之實施例之製程之剖面圖；以及
第3a至3f圖係顯示形成另一裝置之實施例之製程之剖面圖。
100．．．裝置
105．．．基板
107．．．基板接點區域
110．．．裝置區域
110a、110b．．．電晶體次區域
112、114．．．隔絕井
113．．．深井接點區域
115、115a、115b．．．電晶體
116．．．漂移井
116a．．．漂移區域
118．．．本體連接器
120．．．閘極
122．．．閘極介電層
124．．．閘極電極層
130．．．共同源極區域
131、132．．．次源極區域
140．．．汲極區域
150．．．本體
170．．．側壁間隔件
175．．．矽化阻擋間隔件
176．．．表面間隔件
180．．．隔絕區域
180a．．．裝置隔絕區域
180b．．．內部裝置隔絕區域
180c．．．外部隔絕區域
181a、181b．．．內緣
182a、182b．．．外緣
DS ．．．距離
LC 、LDR ．．．長度
W2 ．．．寬度

Claims (25)

  1. 一種半導體裝置的形成方法，包括：設置定義有裝置區域的基板，其中，該裝置區域包含具有第一極性類型摻雜物的漂移井；於該基板中形成摻雜的隔絕井，其中，該漂移井係佈設於該摻雜的隔絕井中；於該裝置區域中形成電晶體之閘極，該閘極具有第一側及第二側；於該閘極的第一側將第二極性類型摻雜物佈植進入該基板，以於該漂移井內形成本體，其中，該佈植係自行對準該閘極，該本體於該閘極的該第一側上具有長度L的下露部份，其中，該長度L很小，以達到低汲極-源極導通電阻；以及於該閘極的該第一側及第二側附近的該裝置區域中，在該基板中形成第一擴散區域及第二擴散區域，其中，該第一擴散區域係位於該本體內，且該第二擴散區域位於該漂移井內。
  2. 如申請專利範圍第1項所述的方法，包括：於具有第一極性類型摻雜物的該基板中形成隔絕井，其中，該隔絕井包圍該摻雜的隔絕井，且該摻雜的隔絕井包括第二極性類型摻雜物。
  3. 如申請專利範圍第1項所述的方法，包括：形成圍繞該裝置區域的第一和第二隔絕區域；以及形成內部隔絕區域將該裝置區域分成第一和第二 裝置子區域，其中，該內部隔絕區域圍繞該第一裝置子區域。
  4. 如申請專利範圍第3項所述的方法，其中，該第二擴散區域係佈設於該閘極的該第二側和該內部隔絕區域之間。
  5. 一種半導體裝置的形成方法，包括：設置定義有裝置區域的基板，其中，該裝置區域包含具有第一極性類型摻雜物的漂移井；於具有第一極性類型摻雜物的該基板中形成第一隔絕井；於具有第二極性類型摻雜物的該基板中形成第二隔絕井，其中，該第一隔絕井包圍該漂移井；於該裝置區域中形成電晶體之閘極，該閘極具有第一側及第二側；於該閘極的該第一側將第二極性類型摻雜物佈植進入該基板，以於該漂移井內形成本體，其中，該佈植係自行對準該閘極，該本體於該閘極的該第一側上具有長度L的下露部份，其中，該長度L很小，以達到低汲極-源極導通電阻；形成具有第二極性類型摻雜物的本體連接器，該本體連接器連通於該本體及該第二隔絕井之間；以及於該閘極的該第一側及第二側附近的該裝置區域中，在該基板形成具有第一極性類型摻雜物第一擴散區域及第二擴散區域，其中，該第一擴散區域係位於該本 體內，且該第二擴散區域係位於該漂移井內。
  6. 如申請專利範圍第5項所述的方法，包括於該本體中形成本體接點，該本體接點提供用於偏壓該第二隔絕井的偏壓端。
  7. 如申請專利範圍第6項所述的方法，包括於該第一擴散區域及該本體接點之間形成共同連接。
  8. 如申請專利範圍第5項所述的方法，包括於該閘極的該第二側上形成阻擋間隔件，該阻擋間隔件於該第二擴散區域及該閘極的該第二側之間提供距離DS ，以增加該本體及該第二擴散區域之間的漂移區域的距離。
  9. 如申請專利範圍第5項所述的方法，其中，該裝置區域包括以指狀形式排列的複數個電晶體。
  10. 一種半導體裝置的形成方法，包括：於裝置區域中設置製備有第一隔絕井及第二隔絕井的基板，其中，該第二隔絕井係佈設於該第一隔絕井內；於該第二隔絕井內形成漂移井；於該裝置區域中，於該基板上形成電晶體之閘極，該閘極具有第一側及第二側；於該閘極的該第一側附近的該基板中，形成電晶體之本體，其中，形成該本體係自行對準至該閘極的自行對準形成製程，其中，該本體在該閘極下方具有下露部份，該下露部份具有長度L，該長度L由該自行對準形成製程所決定； 於該漂移井中形成本體連接器，該本體連接器耦合該本體至該第二隔絕井；以及於該閘極的該第一側及第二側附近形成第一擴散區域及第二擴散區域，該第一擴散區域係位於該本體內，且該第二擴散區域係位於該漂移井內。
  11. 如申請專利範圍第10項所述的方法，包括形成本體接點，該本體接點提供偏壓信號，以偏壓該第二隔絕井。
  12. 如申請專利範圍第11項所述的方法，其中，該本體接點及該第一擴散區域共同耦接在一起。
  13. 如申請專利範圍第10項所述的方法，包括於該閘極的第二側上形成阻擋間隔件，該阻擋間隔件於該第二擴散區域及該閘極的第二側之間提供距離DS ，以增加該本體及該第二擴散區域之間的漂移區域的距離。
  14. 如申請專利範圍第13項所述的方法，包括形成本體接點，該本體接點提供偏壓信號，以偏壓該第二隔絕井。
  15. 如申請專利範圍第14項所述的方法，其中，該本體接點及該第一擴散區域共同耦接在一起。
  16. 如申請專利範圍第10項所述的方法，其中，該漂移井包圍該主體和第二擴散區域的至少一部分。
  17. 如申請專利範圍第10項所述的方法，其中，該第一隔絕井包括第一極性類型摻雜物，其中，該第一和第二隔絕井隔絕該裝置與該基板。
  18. 如申請專利範圍第10項所述的方法，其中，該本體接觸包括第二極性類型摻雜物。
  19. 如申請專利範圍第10項所述的方法，其中，該第一擴散區域包括第一和第二子擴散區域。
  20. 如申請專利範圍第19項所述的方法，進一步包括形成表面間隔件，其中，該表面間隔件分離該第一和第二子擴散區域。
  21. 一種半導體裝置，包括：基板，其定義有裝置區域；電晶體，位於該裝置區域中，其中，該電晶體包含：閘極，具有第一側及第二側；第一擴散區域，位於該閘極的第一側附近的裝置區域中；第二擴散區域，位於該閘極的第二側附近的裝置區域中，其中，該第一擴散區域及該第二擴散區域包括第一極性類型摻雜物；自行對準本體，佈設於該基板中，鄰近該閘極的第一側，該本體包括第二極性類型摻雜物，該自行對準本體包圍該第一擴散區域，該自行對準本體在該閘極下方具有下露部份，該下露部份的長度為L；漂移井，位於該基板中，該漂移井具有該第一極性類型摻雜物，且包圍至少一部份該本體及該第二擴散區域；第二隔絕井，位於該基板中，包圍該漂移井，該第二隔絕井具有第二極性類型摻雜物；以及本體連接器，具有第二極性類型摻雜物，且與該本 體及該第二隔絕井連通。
  22. 如申請專利範圍第21項所述的裝置，包括位於該基板中的第一隔絕井，該第一隔絕井具有第一極性類型摻雜物，且包圍該第二隔絕井，其中，該第一隔絕井及該第二隔絕井將該裝置及該基板隔絕。
  23. 如申請專利範圍第22項所述的裝置，包括具有第二極性類型摻雜物的本體接點，該本體接點連接至該第二隔絕井，用於偏壓該第二隔絕井。
  24. 如申請專利範圍第23項所述的裝置，其中，該本體接點及該第一擴散區域係耦接至共同信號。
  25. 如申請專利範圍第21項所述的裝置，包括位於該閘極的第二側上的阻擋間隔件，該阻擋間隔件於該第二擴散區域及該閘極的第二側之間提供距離DS ，以增加該本體及該第二擴散區域之間的漂移區域的距離。
TW100136703A 2010-10-20 2011-10-11 自行對準本體完全隔絕裝置 TWI487035B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/908,860 US8288235B2 (en) 2010-10-20 2010-10-20 Self-aligned body fully isolated device

Publications (2)

Publication Number Publication Date
TW201218284A TW201218284A (en) 2012-05-01
TWI487035B true TWI487035B (zh) 2015-06-01

Family

ID=45923389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136703A TWI487035B (zh) 2010-10-20 2011-10-11 自行對準本體完全隔絕裝置

Country Status (6)

Country Link
US (2) US8288235B2 (zh)
KR (1) KR20120041108A (zh)
CN (1) CN102456605B (zh)
DE (1) DE102011084419A1 (zh)
SG (2) SG180079A1 (zh)
TW (1) TWI487035B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680616B2 (en) * 2010-12-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High side gate driver device
US8853022B2 (en) 2012-01-17 2014-10-07 Globalfoundries Singapore Pte. Ltd. High voltage device
US8822291B2 (en) * 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device
JP5923026B2 (ja) * 2012-10-31 2016-05-24 浜松ホトニクス株式会社 画像取得装置及び画像取得方法
US9553011B2 (en) 2012-12-28 2017-01-24 Texas Instruments Incorporated Deep trench isolation with tank contact grounding
US9059278B2 (en) * 2013-08-06 2015-06-16 International Business Machines Corporation High voltage lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) having a deep fully depleted drain drift region
KR102087444B1 (ko) * 2013-11-13 2020-03-11 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US10335105B2 (en) * 2015-04-28 2019-07-02 Siemens Healthcare Gmbh Method and system for synthesizing virtual high dose or high kV computed tomography images from low dose or low kV computed tomography images
US9449969B1 (en) * 2015-06-03 2016-09-20 Futurewei Technologies, Inc. Device and method for a high isolation switch
US10453836B2 (en) * 2017-08-17 2019-10-22 Globalfoundries Singapore Pte. Ltd. High holding high voltage (HHHV) FET for ESD protection with modified source and method for producing the same
TWI683351B (zh) * 2017-12-14 2020-01-21 新唐科技股份有限公司 半導體裝置及其形成方法
US10950721B2 (en) * 2019-05-02 2021-03-16 Qualcomm Incorporated Self-aligned high voltage transistor
US20210408270A1 (en) * 2020-06-24 2021-12-30 Texas Instruments Incorporated Silicide-block-ring body layout for non-integrated body ldmos and ldmos-based lateral igbt

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020066906A1 (en) * 1999-02-16 2002-06-06 Wolfgang Werner IGBT with PN insulation and production method
US20080242033A1 (en) * 2007-03-26 2008-10-02 Tower Semiconductor Ltd. Self-Aligned LDMOS Fabrication Method Integrated Deep-Sub-Micron VLSI Process, Using A Self-Aligned Lithography Etches And Implant Process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69738058T2 (de) * 1996-04-15 2008-05-21 Denso Corp., Kariya Halbleiteranordnung mit einem Leistungstransistor-Bauelement
KR100752192B1 (ko) * 2006-09-06 2007-08-27 동부일렉트로닉스 주식회사 단일 폴리 구조의 플래시 메모리 소자 및 그 제조 방법
US8008747B2 (en) * 2008-02-28 2011-08-30 Alpha & Omega Semiconductor, Ltd. High power and high temperature semiconductor power devices protected by non-uniform ballasted sources
JP2009252972A (ja) * 2008-04-04 2009-10-29 Toshiba Corp 半導体装置
US8264038B2 (en) * 2008-08-07 2012-09-11 Texas Instruments Incorporated Buried floating layer structure for improved breakdown
US9293577B2 (en) * 2010-03-30 2016-03-22 Volterra Semiconductor LLC LDMOS with no reverse recovery
US8294210B2 (en) * 2010-06-15 2012-10-23 Texas Instruments Incorporated High voltage channel diode
US20120094457A1 (en) * 2010-10-14 2012-04-19 Ann Gabrys Sti-aligned ldmos drift implant to enhance manufacturability while optimizing rdson and safe operating area
US20120126320A1 (en) * 2010-11-18 2012-05-24 Microchip Technology Incorporated Method for manufacturing a mos-field effect transistor
JP5605241B2 (ja) * 2011-01-27 2014-10-15 富士通セミコンダクター株式会社 Ｍｏｓトランジスタおよび半導体集積回路装置の製造方法
US20130026565A1 (en) * 2011-07-25 2013-01-31 Globalfoundries Singapore Pte. Ltd. Low rdson resistance ldmos

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020066906A1 (en) * 1999-02-16 2002-06-06 Wolfgang Werner IGBT with PN insulation and production method
US20080242033A1 (en) * 2007-03-26 2008-10-02 Tower Semiconductor Ltd. Self-Aligned LDMOS Fabrication Method Integrated Deep-Sub-Micron VLSI Process, Using A Self-Aligned Lithography Etches And Implant Process

Also Published As

Publication number Publication date
TW201218284A (en) 2012-05-01
US8445960B2 (en) 2013-05-21
SG180079A1 (en) 2012-05-30
US20130001688A1 (en) 2013-01-03
SG191583A1 (en) 2013-07-31
DE102011084419A1 (de) 2012-04-26
US20120098041A1 (en) 2012-04-26
CN102456605B (zh) 2014-10-08
CN102456605A (zh) 2012-05-16
KR20120041108A (ko) 2012-04-30
US8288235B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
TWI487035B (zh) 自行對準本體完全隔絕裝置
US10134892B2 (en) High voltage device with low Rdson
US9570545B2 (en) High voltage trench transistor
US9184283B2 (en) High voltage device
US9153666B1 (en) LDMOS with corrugated drift region
US8999769B2 (en) Integration of high voltage trench transistor with low voltage CMOS transistor
US8822291B2 (en) High voltage device
TWI500114B (zh) 半導體組件及製造方法
US7928508B2 (en) Disconnected DPW structures for improving on-state performance of MOS devices
US20120228695A1 (en) Ldmos with improved breakdown voltage
US8786013B2 (en) Trench transistor
US20150325485A1 (en) Vertical Power MOSFET and Methods of Forming the Same
TWI710011B (zh) 雙閘極ｌｄｍｏｓ及其形成的製程
US9768054B2 (en) High voltage device with low Rdson
US20190259875A1 (en) Isolated laterally diffused metal oxide semiconductor (ldmos) transistor having low drain to body capacitance
US9735244B2 (en) Quasi-vertical structure having a sidewall implantation for high voltage MOS device and method of forming the same
US9859415B2 (en) High voltage transistor
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same