DE102015109538B3 - Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung - Google Patents

Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102015109538B3
DE102015109538B3 DE102015109538.6A DE102015109538A DE102015109538B3 DE 102015109538 B3 DE102015109538 B3 DE 102015109538B3 DE 102015109538 A DE102015109538 A DE 102015109538A DE 102015109538 B3 DE102015109538 B3 DE 102015109538B3
Authority
DE
Germany
Prior art keywords
semiconductor layer
region
transistor
electrode
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015109538.6A
Other languages
English (en)
Inventor
Andreas Meiser
Till Schlösser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015109538.6A priority Critical patent/DE102015109538B3/de
Priority to US15/182,120 priority patent/US9673320B2/en
Priority to CN201610416011.7A priority patent/CN106252413B/zh
Application granted granted Critical
Publication of DE102015109538B3 publication Critical patent/DE102015109538B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7819—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es sind ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung offenbart. Das Halbleiterbauelement weist auf: in einem Halbleiterkörper ein Driftgebiet von einem ersten Dotierungstyp, in Sourcegebiet von einem ersten Dotierungstyp, ein Bodygebiet von einem zweiten Dotierungstyp, und ein Draingebiet vom ersten Dotierungstyp, wobei das Bodygebiet zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist, wobei das Driftgebiet zwischen dem Bodygebiet und dem Draingebiet angeordnet ist, und wobei das Sourcegebiet und das Draingebiet in einer ersten lateralen Richtung des Halbleiterkörpers beabstandet sind; eine Gateelektrode, die zu dem Bodygebiet benachbart und durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert ist; eine Feldelektrode, die in dem Driftgebiet angeordnet und durch ein Feldelektrodendielektrikum gegenüber dem Driftgebiet dielektrisch isoliert ist; eine Sourceelektrode, die elektrisch mit dem Sourcegebiet und dem Bodygebiet verbunden und in einem Graben angeordnet ist, der sich von einer ersten Oberfläche in den Halbleiterkörper hinein erstreckt; eine Drainelektrode ist elektrisch mit dem Draingebiet verbunden und in einem Graben, der sich von der ersten Oberfläche in den Halbleiterkörper hinein erstreckt, angeordnet ist; und eine Lawinen-Bypass-Struktur, die zwischen die Sourceelektrode und die Drainelektrode gekoppelt ist und eine erste Halbleiterschicht vom ersten Dotierungstyp, eine zweite Halbleiterschicht vom ersten Dotierungstyp und einen zwischen der ersten Halbleiterschicht und der Sourceelektrode angeordneten pn-Übergang aufweist, wobei die zweite Halbleiterschicht eine höhere Dotierungskonzentration aufweist als die erste Halbleiterschicht, wobei die erste Halbleiterschicht zwischen der zweiten Halbleiterschicht und dem Driftgebiet angeordnet ist, und wobei die Drainelektrode elektrisch mit der zweiten Halbleiterschicht verbunden ist.

Description

  • Diese Offenbarung betrifft allgemein ein Transistorbauelement, insbesondere einen lateralen MOSFET (Metal Oxid Semiconductor Field-Effect Transistor).
  • Transistoren, wie beispielsweise MOSFETs werden weitgehend in Automotive-, Industrie- oder Consumer-Elektronikanwendungen zum Treiben von Lasten, zur Umwandlung von Leistung oder dergleichen eingesetzt. Jene Transistoren, die oft als Leistungstransistoren bezeichnet werden, sind mit unterschiedlichen Spannungssperrvermögen verfügbar. Das "Spannungssperrvermögen" bestimmt den maximalen Spannungspegel, den der Transistor in einem ausgeschalteten Zustand (wenn er ausgeschaltet ist) widerstehen kann. Wenn im ausgeschalteten Zustand eine Spannung mit einem Pegel, der höher ist, als dieser maximale Spannungspegel, an den Transistor angelegt wird, kann an einem internen pn-Übergang des Transistors ein Lawinendurchbruch auftreten.
  • Die US 2014 / 0 151 798 A1 beschreibt ein laterales Transistorbauelement mit einem Sourcegebiet und einem Draingebiet, die in einer lateralen Richtung eines Halbleiterkörpers zueinander beabstandet sind. Das Sourcegebiet ist an eine Sourceelektrode angeschlossen, die in einem ersten Graben des Halbleiterkörpers angeordnet ist und das Draingebiet ist an eine Drainelektrode angeschlossen, die in einem zweiten Graben des Halbleiterkörpers angeordnet ist. Benachbart zu einem Bodygebiet, das an das Sourcegebiet angrenzt, sind mehrere Gateelektroden vorhanden, die gegenüber dem Bodygebiet jeweils dielektrisch isoliert sind, und in einem Driftgebiet, das an das Bodygebiet angrenzt, sind mehrere Feldelektroden vorhanden, die gegenüber dem Driftgebiet jeweils dielektrisch isoliert sind.
  • Die US 2007 / 0 108 469 A1 und die DE 10 2004 005 775 A1 beschreiben ebenfalls jeweils ein laterales Transistorbauelement mit einem Sourcegebiet und einem Draingebiet, die in einer lateralen Richtung eines Halbleiterkörpers zueinander beabstandet sind.
  • Die Aufgabe der Erfindung besteht darin, ein Transistorbauelement, insbesondere einen MOSFET, zur Verfügung zu stellen, der so ausgelegt ist, dass er wiederholt einem Lawinendurchbruch widerstehen kann, ohne dass er zerstört wird oder ohne dass er Degradationseffekten wie beispielsweise einer Verringerung des Spannungssperrvermögens unterliegt, und ein Verfahren zum Herstellen eines solchen Transistorbauelements zur Verfügung zu stellen. Diese Aufgabe wird durch ein Transistorbauelement nach Anspruch 1 und ein Verfahren nach Anspruch 19 gelöst.
  • Eine Ausgestaltung betrifft ein Transistorbauelement mit zumindest einer Transistorzelle. Die zumindest eine Transistorzelle weist in einem Halbleiterkörper ein Driftgebiet von einem ersten Dotierungstyp, ein Sourcegebiet vom ersten Dotierungstyp, ein Bodygebiet von einem zweiten Dotierungstyp und ein Driftgebiet vom ersten Dotierungstyp auf, wobei das Bodygebiet zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist, wobei das Driftgebiet zwischen dem Bodygebiet und dem Draingebiet angeordnet ist, und wobei das Sourcegebiet und das Draingebiet in einer ersten lateralen Richtung des Halbleiterkörpers beabstandet sind. Eine Gateelektrode befindet sich benachbart zu dem Bodygebiet und ist durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert. Eine Feldelektrode ist in dem Driftgebiet angeordnet und durch ein Feldelektrodendielektrikum gegenüber dem Driftgebiet dielektrisch isoliert. Eine Sourceelektrode ist elektrisch mit dem Sourcegebiet und dem Bodygebiet verbunden und in einem Graben, der sich von einer ersten Oberfläche in den Halbleiterkörper hinein erstreckt, angeordnet, und eine Drainelektrode ist elektrisch mit dem Draingebiet verbunden und in einem Graben, der sich von der ersten Oberfläche in den Halbleiterkörper hinein erstreckt, angeordnet. Außerdem ist eine Lawinen-Bypass-Struktur zwischen die Sourceelektrode und die Drainelektrode gekoppelt und weist eine erste Halbleiterschicht vom ersten Dotierungstyp, eine zweite Halbleiterschicht vom ersten Dotierungstyp und einen zwischen der ersten Halbleiterschicht und der Sourceelektrode angeordneten pn-Übergang auf, wobei die zweite Halbleiterschicht eine höhere Dotierungskonzentration aufweist als die erste Halbleiterschicht, wobei die erste Halbleiterschicht zwischen der zweiten Halbleiterschicht und dem Driftgebiet angeordnet ist, und wobei die Drainelektrode elektrisch mit der zweiten Halbleiterschicht verbunden ist.
  • Nachfolgend werden Beispiele unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur die zum Verständnis dieser Prinzipien erforderlichen Aspekte dargestellt sind. Die Zeichnungen sind nicht maßstäblich. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
  • 1A–1B zeigen eine perspektivische Schnittansicht (1A) und eine vertikale Querschnittsansicht (1B) eines Transistorbauelements gemäß einem Ausführungsbeispiel;
  • 2 zeigt ein Ausführungsbeispiel einer elektrischen Verbindung zwischen einer Drainelektrode und einer Lawinen-Bypass-Struktur in dem Transistorbauelement;
  • 3 zeigt ein weiteres Ausführungsbeispiel einer elektrischen Verbindung zwischen einer Drainelektrode und einer Lawinen-Bypass-Struktur in dem Transistorbauelement;
  • 4 zeigt ein weiteres Ausführungsbeispiel einer elektrischen Verbindung zwischen einer Drainelektrode und einer Lawinen-Bypass-Struktur in dem Transistorbauelement;
  • 5 zeigt noch ein weiteres Ausführungsbeispiel einer elektrischen Verbindung zwischen einer Drainelektrode und einer Lawinen-Bypass-Struktur in dem Transistorbauelement;
  • 6 zeigt eine Draufsicht auf ein Ausführungsbeispiel eines Transistorbauelements, das mehrere Gateelektroden und mehrere Feldelektroden aufweist;
  • 7 zeigt eine Draufsicht auf ein Ausführungsbeispiel eines Transistorbauelements, das mehrere Transistorzellen aufweist;
  • 8 zeigt ein Ausführungsbeispiel einer elektrischen Verbindung zwischen einer Drainelektrode und einer Lawinen-Bypass-Struktur in einem Transistorbauelement, das mehrere Transistorzellen aufweist;
  • 9 zeigt eine Draufsicht auf ein weiteres Ausführungsbeispiel eines Transistorbauelements, das mehrere Transistorzellen aufweist;
  • 10A–10G veranschaulichen ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines Transistorbauelements;
  • 11A–11E veranschaulichen ein weiteres Ausführungsbeispiel eines Verfahrens zur Herstellung eines Transistorbauelements; und
  • 12A–12D veranschaulichen ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines Kontaktstöpsels der Lawinen-Bypass-Struktur.
  • In der nachfolgenden ausführlichen Beschreibung wird Bezug genommen auf die beigefügten Zeichnungen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen anhand von Darstellungen verschiedener Ausführungsbeispiele, wie die Erfindung umgesetzt werden kann. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • 1A zeigt eine perspektivische Querschnittsansicht und 1B zeigt eine vertikale Querschnittsansicht einer Transistorzelle 10 eines Transistorbauelements gemäß einem Ausführungsbeispiel. Bezug nehmend auf die 1A–1B weist die Transistorzelle 10 in einem Halbleiterkörper 100 ein Driftgebiet 11 von einem ersten Dotierungstyp, ein Sourcegebiet 12 von einem ersten Dotierungstyp, ein Bodygebiet 13 von einem zweiten Dotierungstyp und ein Draingebiet vom ersten Dotierungstyp auf. Das Bodygebiet 13 ist zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 angeordnet, und das Driftgebiet 11 ist zwischen dem Bodygebiet 13 und dem Draingebiet 14 angeordnet. Das Sourcegebiet 12 und das Draingebiet 14 sind in einer ersten lateralen Richtung x des Halbleiterkörpers 100 beabstandet.
  • Gemäß einem Ausführungsbeispiel grenzt das Sourcegebiet 12 an das Bodygebiet 13 an, und das Bodygebiet 13 grenzt an das Driftgebiet 11 an. Da das Bodygebiet 13 und das Driftgebiet 11 komplementäre Dotierungstypen aufweisen, besteht ein pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 11. Bei dem in 1A gezeigten Ausführungsbeispiel grenzt das Draingebiet 14 an das Driftgebiet 11 an. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel (nicht gezeigt) ist ein Feldstoppgebiet vom selben Dotierungstyp wie das Draingebiet 14 und das Driftgebiet 11 zwischen dem Driftgebiet 11 und dem Draingebiet 14 angeordnet, jedoch höher dotiert, als das Driftgebiet 11.
  • Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN) oder dergleichen aufweisen. Sofern der Halbleiterkörper 100 Silizium aufweist, können die Dotierungskonzentrationen der einzelnen Bauelementgebiete wie folgt sein. Beispielsweise ist bei einem Transistorbauelement mit einem aus Si gebildeten Halbleiterkörper 100 die Dotierungskonzentration des Driftgebiets 11 ausgewählt aus einem Bereich zwischen 1E12 cm–3 und 1E14 cm–3, die Dotierungskonzentration des Sourcegebiets 14 ist ausgewählt aus einem Bereich zwischen 1E19 cm–3 und 1E21 cm–3, die Dotierungskonzentration des Draingebiets 17 ist ausgewählt aus einem Bereich zwischen 1E19 cm–3 und 1E21 cm–3, und die Dotierungskonzentration des Bodygebiets 15 ist auswählt aus einem Bereich zwischen 1E14 cm–3 und 1E18 cm–3.
  • Bezug nehmend auf die 1A und 1B weist das Transistorbauelement außerdem eine Gateelektrode 21 (in 1B anhand gepunkteter Linien gezeigt, da sie sich außerhalb der in 1B gezeigten Schnittebene A-A befindet) auf. Die Gateelektrode 21 befindet sich benachbart zu dem Bodygebiet 13 und ist durch ein Gatedielektrikum 22 gegenüber dem Bodygebiet 13 dielektrisch isoliert. In der ersten lateralen Richtung x erstreckt sich die Gateelektrode 21 von dem Sourcegebiet 12 zu dem Driftgebiet 11, so dass sie einen leitenden Kanal in dem Bodygebiet 13 entlang des Gatedielektrikums 22 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 steuern kann. Bei den in den 1A und 1B gezeigten Ausgestaltungen ist die Gateelektrode 21 eine Grabenelektrode. Das heißt, die Gateelektrode 21 ist in einem Graben angeordnet, der sich von einer ersten Oberfläche 101 in einer vertikalen Richtung z des Halbleiterkörpers 100 erstreckt. Die Gateelektrode kann ein herkömmliches Gateelektrodenmaterial aufweisen. Beispiele für Gateelektrodenmaterialien enthalten, ohne hierauf beschränkt zu sein, ein Metall, ein Silizid, und ein hoch dotiertes polykristallines Halbleitermaterial wie beispielsweise Polysilizium. Das Gatedielektrikum kann ein herkömmliches Gatedielektrikumsmaterial aufweisen. Beispiele für Gatedielektrikumsmaterialien enthalten, ohne hierauf beschränkt zu sein, ein Oxid, ein Nitrid, und Kombinationen eines Oxids und eines Nitrids.
  • Bezug nehmend auf die 1A und 1B weist die Transistorzelle 10 außerdem eine Feldelektrode 31 auf. Die Feldelektrode 31 ist in dem Driftgebiet 11 angeordnet und durch ein Feldelektrodendielektrikum 32 gegenüber dem Driftgebiet 11 dielektrisch isoliert. Bezug nehmend auf die 1A und 1B kann die Feldelektrode 31 als längliche Elektrode implementiert sein, die in der ersten lateralen Richtung x eine Länge aufweisen kann, die wenigstens 50%, wenigstens 70% oder wenigstens 90% einer Länge des Driftgebiets 11 in der ersten lateralen Richtung x aufweist. Die Länge des Driftgebiets 11 in der ersten lateralen Richtung x ist der Abstand zwischen dem Bodygebiet 13 und dem Driftgebiet 14 (oder dem optionalen Feldstoppgebiet) in der ersten lateralen Richtung x. Die Länge des Driftgebiets 11 hängt unter anderem von einem gewünschten Spannungssperrvermögen des Transistorbauelements ab. Beispielsweise ist das Transistorbauelement so ausgelegt, dass es ein Spannungssperrvermögen aufweist, das ausgewählt ist aus einem Bereich zwischen 10 V und 100 V. Die Feldelektrode kann ein herkömmliches Feldelektrodenmaterial aufweisen. Beispiele von Feldelektrodenmaterialien enthalten, ohne hierauf beschränkt zu sein, ein Metall, ein Silizid, und ein stark dotiertes, polykristallines Halbleitermaterial wie beispielsweise Polysilizium. Das Feldelektrodendielektrikum kann ein herkömmliches Feldelektrodendielektrikumsmaterial aufweisen. Beispiele von Feldelektrodendielektrikumsmaterialien enthalten, ohne hierauf beschränkt zu sein, ein Oxid und Kombinationen aus einem Oxid und einen Nitrid.
  • Die Transistorzelle 10 enthält außerdem eine Sourcelektrode 41, die elektrisch mit dem Sourcegebiet 12 verbunden ist, und eine Drainelektrode 42, die elektrisch mit dem Draingebiet 14 verbunden ist. Bei der in den 1A und 1B gezeigten Ausgestaltung sind sowohl die Sourceelektrode 41 als auch die Drainelektrode 42 in Gräben des Halbleiterkörpers 100 angeordnet und grenzen in der ersten lateralen Richtung x an das Sourcegebiet 12 bzw. das Draingebiet 14 an. Die Sourceelektrode 41 ist elektrisch mit einem Sourceknoten S des Transistorbauelements gekoppelt, die Drainelektrode 42 ist elektrisch mit einem Drainknoten D gekoppelt, und die Gateelektrode 21 ist elektrisch mit einem Gateknoten G gekoppelt. Diese Source-, Drain- und Gateknoten S, D, G sind in den 1A und 1B nur schematisch dargestellt. Die Feldelektrode 31 ist entweder mit dem Sourceknoten S oder dem Gateknoten G elektrisch verbunden.
  • Gemäß einer Ausgestaltung ist die Sourcelektrode 41 außerdem mit dem Bodygebiet 13 verbunden. Bei der in den 1A und 1B gezeigten Ausgestaltung gibt es ein Verbindungsgebiet 15 vom zweiten Dotierungstyp, das das Bodygebiet 13 elektrisch mit der Sourceelektrode 41 verbindet. Bei diesem Ausführungsbeispiel befindet sich das Verbindungsgebiet 15 in der vertikalen Richtung z unterhalb des Sourcegebiets 12 und des Bodygebiets 13 und grenzt an die Sourceelektrode 41 und das Bodygebiet 13 an. In der ersten lateralen Richtung x erstreckt sich das Verbindungsgebiet 15 von der Sourceelektrode 41 entlang des Sourcegebiets 12 zu dem Bodygebiet 13. Gemäß einer Ausgestaltung erstreckt sich das Verbindungsgebiet 15 in der ersten lateralen Richtung x über das Bodygebiet 13 hinaus in das Driftgebiet 11 hinein, ist jedoch von der Feldelektrode 31 bzw. dem Feldelektrodendielektrikum 32 beabstandet.
  • Gemäß einer Ausgestaltung (in 1A anhand gestrichelter Linien gezeigt) gibt es zumindest ein weiteres Verbindungsgebiet 15', das die Sourceelektrode 41 mit dem Bodygebiet 13 verbindet. Dieses weitere Verbindungsgebiet 15' grenzt in der ersten lateralen Richtung x an die Sourcelektrode 41 an. In der vertikalen Richtung z kann sich das weitere Verbindungsgebiet 15' nach unten bis zu dem Verbindungsgebiet 15 erstrecken, oder von dem Verbindungsgebiet 15 beabstandet sein.
  • Das Transistorbauelement kann als Transistorbauelement vom Typ "n" oder als Transistorbauelement vom Typ "p" implementiert sein. Im ersten Fall ist der erste Dotierungstyp (der Dotierungstyp des Driftgebiets 11, des Sourcegebiets 12 und des Draingebiets 14) vom Typ "n", und der zweite Dotierungstyp (der Dotierungstyp des Bodygebiets 13 und des Verbindungsgebiets 15) vom Typ "p". Im zweiten Fall ist der erste Dotierungstyp vom Typ "p" und der zweite Dotierungstyp ist vom Typ "n". Ferner kann das Transistorbauelement als Bauelement vom Anreicherungstyp oder als Bauelement vom Verarmungstyp implementiert sein. Bei einem Bauelement vom Anreicherungstyp grenzt das Bodygebiet 13 vom zweiten Dotierungstyp an das Gatedielektrikum 22 an. Im zweiten Fall gibt es ein Kanalgebiet 13' (in 1A anhand gestrichelter Linien dargestellt) vom ersten Dotierungstyp zwischen dem Gatedielektrikum 22 und dem Bodygebiet 13.
  • Das Transistorbauelement kann wie ein herkömmliches Transistorbauelement betrieben werden. Das heißt, das Transistorbauelement kann ein- und ausgeschaltet werden, indem ein geeignetes Ansteuerpotential an die Gateelektrode G angelegt wird. Das Transistorbauelement befindet sich in einem eingeschalteten Zustand, wenn das an die Gateelektrode G angelegte Ansteuerpotential dergestalt ist, dass es einen leitenden Kanal in dem Bodygebiet 13 entlang des Gatedielektrikums zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 gibt, und das Transistorbauelement befindet sich im ausgeschalteten Zustand, wenn das an den Gateknoten G angelegte Ansteuerpotential dergestalt ist, dass der leitende Kanal in dem Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 unterbrochen ist. Im ausgeschalteten Zustand kann sich, beginnend an dem pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 11, ein Raumladungsgebiet (Verarmungsgebiet) in dem Driftgebiet 11 ausbreiten. Beispielsweise breitet sich bei einem Transistorbauelement vom Typ "n" in dem Driftgebiet 11 ein Raumladungsgebiet aus, wenn eine positive Spannung zwischen dem Drainknoten D und dem Sourceknoten S angelegt wird und wenn sich das Transistorbauelement im ausgeschalteten Zustand befindet. Dieses Raumladungsgebiet geht einher mit ionisierten Dotierstoffatomen in dem Driftgebiet 11 (bei einem Driftgebiet 11 vom Typ "n" sind diese ionisierten Dotierstoffatome positiv geladen). Durch das Bodygebiet 13 und durch die Feldelektrode 31 werden Gegenladungen zu jenen ionisierten Dotierstoffatomen in dem Driftgebiet 11 bereitgestellt. An dem pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 11 kann ein Lawinendurchbruch auftreten, wenn die zwischen dem Drainknoten D und dem Sourceknoten S angelegte Spannung dergestalt ist, dass eine elektrische Feldstärke an dem pn-Übergang einen kritischen Pegel (oft als kritisches elektrisches Feld Ecrit bezeichnet) erreicht. Der Spannungspegel der Spannung zwischen dem Drainknoten D und dem Sourceknoten S, bei dem ein derartiger Lawinendurchbruch auftreten kann, hängt unter anderem von einer Dotierungskonzentration des Driftgebiets 11, einer Länge des Driftgebiets 11 in der ersten lateralen Richtung x, der konkreten Implementierung der Feldelektrode 31, etc. ab.
  • Allerdings ist es höchst unerwünscht, dass ein Lawinendurchbruch am pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 11 auftritt. Ein Lawinendurchbruch ist mit Ladungsträgern verbunden, die durch das Driftgebiet 11 fließen. Jene Ladungsträger werden oft als heiße Ladungsträger bezeichnet. Jene heißen Ladungsträger können in das Feldelektrodendielektrikum 32 gelangen, wo sie, wenn der Lawinendurchbruch vorüber ist, verbleiben können, das heißt, wenn das Transistorbauelement nicht vorgespannt ist. Jene in dem Feldelektrodendielektrikum 32 verbleibenden Ladungsträger können das Schaltverhalten des Transistorbauelements negativ beeinflussen. Insbesondere können jene Ladungsträger den Einschaltwiderstand des Transistorbauelements im eingeschalteten Zustand erhöhen. Der Einschaltwiderstand ist der elektrische Widerstand des Transistorbauelements zwischen dem Sourceknoten S und dem Drainknoten D, wenn sich das Transistorbauelement im eingeschalteten Zustand befindet.
  • Um zu verhindern, dass ein Lawinendurchbruch am pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 11 auftritt, weist das Transistorbauelement eine Lawinen-Bypass-Struktur auf, die zwischen die Sourceelektrode 41 und die Drainelektrode 42 gekoppelt ist. Eine derartige Lawinen-Bypass-Struktur ist so ausgebildet, dass sie das Driftgebiet 11 überbrückt, wenn im ausgeschalteten Zustand des Transistorbauelements die Spannung zwischen dem Drainknoten D und dem Sourceknoten S ansteigt, jedoch bevor ein Lawinendurchbruch an dem pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 11 auftritt. Das heißt, eine Durchbruchspannung der Lawinen-Bypass-Struktur ist geringer als eine Durchbruchspannung des pn-Übergangs zwischen dem Bodygebiet 13 und dem Driftgebiet 11. Die Durchbruchspannung der Lawinen-Bypass-Struktur ist ein Spannungspegel der Spannung zwischen dem Drainknoten D und dem Sourceknoten S, bei dem die Lawinen-Bypass-Struktur im ausgeschalteten Zustand des Transistorbauelements beginnt, das Driftgebiet 11 zu überbrücken.
  • Bezug nehmend auf die 1A und 1B weist die Lawinen-Bypass-Struktur, die zwischen die Sourceelektrode 41 und die Drainelektrode 42 (den Sourceknoten S und den Drainknoten D) gekoppelt ist, eine erste Halbleiterschicht 17 und eine zweite Halbleiterschicht 18 vom ersten Dotierungstyp auf. In der ersten lateralen Richtung x kann sich von der ersten und zweiten Halbleiterschicht 17, 18 eine jede von unterhalb der Sourceelektrode 41 nach unterhalb der Drainelektrode 42 erstrecken. Die zweite Halbleiterschicht 18 weist eine höhere Dotierungskonzentration auf als die erste Halbleiterschicht 17. Beispielsweise ist die Dotierungskonzentration der zweiten Halbleiterschicht 18 ausgewählt aus einem Bereich zwischen 1E18 cm–3 und 1E22 cm–3, und die Dotierungskonzentration der ersten Halbleiterschicht 17 ist ausgewählt aus einem Bereich zwischen 1E12 cm–3 und 1E17 cm–3.
  • Die erste Halbleiterschicht 17 ist zwischen der zweiten Halbleiterschicht 18 und dem Driftgebiet 11 angeordnet. Bei dem in den 1A und 1B gezeigten Ausführungsbeispiel grenzt die erste Halbleiterschicht 17 an das Driftgebiet 11 an. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel (nicht gezeigt) ist eine Isolationsschicht wie beispielsweise ein Oxid zwischen dem Driftgebiet 11 und der ersten Halbleiterschicht 17 angeordnet. Weiterhin ist die erste Halbleiterschicht 17 über einen pn-Übergang mit der Sourceelektrode 41 gekoppelt. Bei der vorliegenden Ausgestaltung ist dieser pn-Übergang zwischen dem Verbindungsgebiet 15 und der ersten Halbleiterschicht 17 ausgebildet. Bezug nehmend auf das Obige ist das Verbindungsgebiet 15 elektrisch mit der Sourceelektrode 41 verbunden. Optional weist das Verbindungsgebiet 15, um einen ohmschen Kontakt zwischen der Sourceelektrode 41 und dem Verbindungsgebiet 15 bereitzustellen, ein hoch dotiertes Kontaktgebiet 16 (in den 1A und 1B anhand gepunkteter Linien dargestellt) auf. Weiterhin ist die Drainelektrode 42 elektrisch mit der zweiten Halbleiterschicht 18 gekoppelt. Diese elektrische Kopplung zwischen der Drainelektrode 42 und der zweiten Halbleiterschicht 18 wird bei dem in den 1A und 1B gezeigten Ausführungsbeispiel durch einen Widerstand R repräsentiert. Diese elektrische Kopplung zwischen dem Draingebiet 42 und der zweiten Halbleiterschicht 18 kann auf viele verschiedene Arten implementiert werden, von denen einige nachfolgend erläutert werden.
  • Eine Möglichkeit zum Betrieb der Lawinen-Bypass-Struktur wird nachfolgend erläutert. Lediglich zum Zweck der Erläuterung wird angenommen, dass es sich bei dem Transistorbauelement um ein Transistorbauelement vom Typ "n" handelt. In diesem Fall sind die ersten und zweiten Halbleiterschichten 17, 18 n-dotiert, und das Verbindungsgebiet 15 ist p-dotiert. Zum Zwecke der Erläuterung wird angenommen, dass sich das Transistorbauelement im ausgeschalteten Zustand befindet und dass ein Spannungspegel einer Spannung zwischen dem Drainknoten D und dem Sourceknoten S ansteigt. Aufgrund der Kopplung der Drainelektrode 42 mit der zweiten Halbleiterschicht 18 entspricht ein elektrisches Potential der zweiten Halbleiterschicht 18 im Wesentlichen dem elektrischen Potential an der Drainelektrode 42 bzw. dem Drainknoten D. Die Spannung zwischen dem Drainknoten D und dem Sourceknoten S spannt den pn-Übergang zwischen der Sourceelektrode 41 und der ersten Halbleiterschicht 17, das heißt, den pn-Übergang zwischen dem Verbindungsgebiet 15 und der ersten Halbleiterschicht 17, in Rückwärtsrichtung vor. Wenn die Spannung zwischen dem Drainknoten D und dem Sourceknoten S dergestalt ist, dass die Stärke eines elektrischen Felds an dem pn-Übergang einen kritischen Pegel erreicht, tritt an dem pn-Übergang ein Lawinendurchbruch auf. Dieser Lawinendurchbruch bewirkt einen Stromfluss zwischen der Sourceelektrode 41 über das Verbindungsgebiet 15, die erste Halbleiterschicht 17 und die zweite Halbleiterschicht 18 zu der Drainelektrode 42. Zwischen dem Verbindungsgebiet 15 und der zweiten Halbleiterschicht fließt der Strom im Wesentlichen in der vertikalen Richtung z. Die Durchbruchspannung der Lawinen-Bypass-Struktur hängt unter anderem von der Dotierungskonzentration der ersten Halbleiterschicht 17 und einem Abstand d zwischen dem pn-Übergang und der zweiten Halbleiterschicht 18 ab. Bei den in den 1A und 1B gezeigten Ausführungsbeispielen entspricht dieser Abstand d im Wesentlichen einer Abmessung der ersten Halbleiterschicht 17 in der vertikalen Richtung z. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Die Art, wie die Drainelektrode 42 mit der zweiten Halbleiterschicht 18 gekoppelt ist, bestimmt den elektrischen Widerstand der Lawinen-Bypass-Struktur, nachdem ein Lawinendurchbruch aufgetreten ist, hauptsächlich.
  • Gemäß einer Ausgestaltung (in den 1A und 1B anhand gepunkteter Linien dargestellt) erstreckt sich das Kontaktgebiet 16 in die erste Halbleiterschicht 17 hinein. In diesem Fall ist der Abstand d kleiner als die Abmessung (Dicke) der ersten Halbleiterschicht 17 in der vertikalen Richtung z. Gemäß einer Ausgestaltung sind die Feldelektrode 31 und das Feldelektrodendielektrikum 32 nur in dem Driftgebiet 11 angeordnet. Gemäß einer weiteren Ausgestaltung erstrecken sich die Feldelektrode 31 und das Feldelektrodendielektrikum 32 in die erste Halbleiterschicht 17 hinein.
  • Einige Ausführungsbeispiele, wie die Drainelektrode 42 mit der zweiten Halbleiterschicht 18 verbunden werden kann, sind in den 2–5 gezeigt. Jede dieser Figuren zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers 100 in dem Bereich, in dem die Drainelektrode 42 angeordnet ist.
  • Bezug nehmend auf 2 kann sich die Drainelektrode 42 in einer vertikalen Richtung z des Halbleiterkörpers 100 durch die erste Halbleiterschicht 17 in die zweite Halbleiterschicht 18 hinein erstrecken. Bei dieser Ausgestaltung ist die Drainelektrode 42 direkt mit der zweiten Halbleiterschicht 18 verbunden. Optional ist eine Isolationsschicht 43 zwischen der Drainelektrode 42 und der ersten Halbleiterschicht 17 in jenen Bereichen angeordnet, in denen sich die Drainelektrode 42 durch die erste Halbleiterschicht 17 hindurch erstreckt.
  • Gemäß einer weiteren, in 3 gezeigten Ausgestaltung erstreckt sich die Drainelektrode 42 in der vertikalen Richtung z in die erste Halbleiterschicht 17 hinein, ist jedoch von der zweiten Halbleiterschicht 18 beabstandet. Bei dieser Ausgestaltung ist die Drainelektrode 42 über einen Abschnitt der ersten Halbleiterschicht 17, der sich zwischen der Drainelektrode 42 und der zweiten Halbleiterschicht 18 befindet, mit der zweiten Halbleiterschicht 17 gekoppelt. Gemäß einer Ausgestaltung ist die Drainelektrode 42 über ein stark dotiertes Kontaktgebiet 19, welches für einen ohmschen Kontakt zwischen der Drainelektrode 42 und der ersten Halbleiterschicht 17 sorgt, elektrisch mit der ersten Halbleiterschicht 17 verbunden. Die Dotierungskonzentration dieses Kontaktgebiets 19 kann der Dotierungskonzentration des Draingebiets 14 entsprechen oder sich von dieser unterscheiden.
  • Gemäß einer weiteren, in 4 gezeigten Ausgestaltung sind die Drainelektrode 42 bzw. der Drainknoten D über einen Kontaktstöpsel 44 elektrisch mit der zweiten Halbleiterschicht 18 verbunden. Der Kontaktstöpsel 44 erstreckt sich von der ersten Oberfläche 101 in die erste Halbleiterschicht 17 hinein (ähnlich wie die in 3 gezeigte Drainelektrode 42), oder durch die erste Halbleiterschicht 17 hindurch in die zweite Halbleiterschicht 18 hinein (ähnlich wie die in 12 gezeigte Drainelektrode 42). Das heißt, der Kontaktstöpsel 44 kann entweder die zweite Halbleiterschicht 18 direkt kontaktieren (wie in 4 anhand durchgezogener Linien gezeigt), oder er kann (wie in 4 anhand gepunkteter Linien gezeigt) die zweite Halbleiterschicht 18 über einen Abschnitt der ersten Halbleiterschicht 17 kontaktieren. Ein stark dotiertes Kontaktgebiet 19 kann sich entlang des Kontaktstöpsels 44 in einer vertikalen Richtung z erstrecken. Die Drainelektrode 42 ist elektrisch mit dem Kontaktstöpsel 44 verbunden. Diese elektrische Verbindung ist in 4 nur schematisch gezeigt. Gemäß einer weiteren Ausgestaltung ist die Drainelektrode 42 über eine Verdrahtungsanordnung (nicht gezeigt), die oberhalb der ersten Oberfläche 101 auf dem Halbleiterkörper 100 angeordnet ist, elektrisch mit dem Kontaktstöpsel 44 verbunden.
  • Gemäß einer weiteren, in 5 gezeigten Ausgestaltung ist der Kontaktstöpsel 44 durch ein stark dotiertes Kontaktgebiet 19 elektrisch mit der ersten Halbleiterschicht 17 verbunden, und in einem Bereich zwischen der ersten Halbleiterschicht 17 und der ersten Oberfläche 101 durch eine Isolationsschicht 45 dielektrisch gegenüber dem Halbleiterkörper 100 isoliert. Bei jedem der in den 1A–5 gezeigten Ausgestaltungen ist das Driftgebiet 11 von der Drainelektrode 42 zumindest durch das Draingebiet 14 beabstandet, um Leckströme zu vermeiden, wenn sich das Transistorbauelement im ausgeschalteten Zustand befindet.
  • 6 zeigt eine Draufsicht auf eine Transistorzelle 10 gemäß einer Ausgestaltung. Bei dieser Ausgestaltung weist die Transistorzelle eine Vielzahl von Gateelektroden 21 auf, die gegenseitig in einer zweiten lateralen Richtung y, die senkrecht zur ersten lateralen Richtung x verläuft, voneinander beabstandet sind. Jede dieser Gateelektroden 21 ist mit dem Gateknoten G (in 6 nicht gezeigt) verbunden. Weiterhin weist die Transistorzelle 10 eine Vielzahl von Feldelektroden 31 auf. Diese Feldelektroden 31 sind in der zweiten lateralen Richtung y gegenseitig voneinander beabstandet. Bei der in 6 gezeigten Ausgestaltung gibt es mehr Gateelektroden 21 als Feldelektroden 31. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Es ist ebenso möglich, die Transistorzelle 10 mit derselben Anzahl von Gateelektroden 21 und Feldelektroden 31 zu implementieren. Es ist sogar möglich, die Transistorzelle 10 mit mehr Feldelektroden 31 als Gateelektroden 21 zu implementieren.
  • 7 zeigt eine Draufsicht auf ein Transistorbauelement, das zwei Transistorzellen 101, 102 aufweist. Eine jede dieser Transistorzellen 101, 102 kann, wie vorangehend unter Bezugnahme auf die Transistorzelle 10 in den 1–6 erläutert, implementiert werden. Bei der in 7 gezeigten Ausgestaltung teilen sich die beiden Transistorzellen 101, 102 die Drainelektrode 42. Das heißt, das Draingebiet 14 einer jeden dieser Transistorzellen 101, 102 grenzt an die Drainelektrode 42 an. Hierzu sind die beiden Transistorzellen 101, 102 bezüglich einer Achse, die durch die Drainelektrode 42 verläuft, axialsymmetrisch. Die Drainelektrode 42 ist auf die vorangehend erläuterte Weise elektrisch mit der zweiten Halbleiterschicht 18 verbunden. In 7 ist lediglich die Drainelektrode 42 gezeigt.
  • Gemäß einer weiteren, in 8 gezeigten Ausgestaltung weist jede Transistorzelle 101, 102 eine Drainelektrode 42 auf, wobei diese Drainelektrode 42 über einen Kontaktstöpsel 44 mit der zweiten Halbleiterschicht 18 verbunden ist. Bei dieser Ausgestaltung sind die beiden Transistorzellen, von denen in 8 lediglich die Drainelektroden 42 gezeigt sind, über einen gemeinsamen Kontaktstöpsel 44 mit der zweiten Halbleiterschicht 18 verbunden. Dieser Kontaktstöpsel 44 kann wie unter Bezugnahme auf 4 erläutert (wie in 8 gezeigt) oder wie unter Bezugnahme auf 5 erläutert implementiert werden.
  • Gemäß einer weiteren, in 9 gezeigten Ausgestaltung weist das Transistorbauelement eine Vielzahl von Transistorzellen 101, 10n auf. Von diesen Transistorzellen sind in 9 lediglich die Sourcegebiete 12, die Bodygebiete 13 und die Source- und Drainelektroden 41, 42 gezeigt. Bei dieser Ausgestaltung sind die einzelnen Transistorzellen 101–10n derart angeordnet, dass sich zwei benachbarte Transistorzellen 101–10n eine Sourceelektrode teilen, und dass sich zwei (andere) benachbarte Transistorzellen entweder eine Drainelektrode 42 teilen (wie in 9 gezeigt) oder, wie unter Bezugnahme auf 8 erläutert, den Kontaktstöpsel 44 teilen (nicht gezeigt). Ein Transistorbauelement kann mehrere hundert Transistorzellen oder mehr aufweisen. Beispielsweise kann das Transistorbauelement bis zu mehrere Millionen Transistorzellen enthalten.
  • Eine Ausgestaltung eines Verfahrens zur Herstellung einer Transistorzelle in dem vorangehend erläuterten Transistorbauelement wird nachfolgend unter Bezugnahme auf 10A–10G erläutert. Jede der 10A–10G zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers 100 während der einzelnen Prozessschritte des Verfahrens.
  • Bezug nehmend auf 10A weist das Verfahren das Bereitstellen eines Halbleiterkörpers 100 mit der zweiten Halbleiterschicht 18, der ersten Halbleiterschicht 17 und einer dritten Halbleiterschicht 11' auf. Abschnitte dieser dritten Halbleiterschicht 11' bilden bei dem fertiggestellten Halbleiterbauelement das Driftgebiet 11. Bei der zweiten Schicht 18 kann es sich um ein Halbleitersubstrat handeln, und bei der ersten Schicht 17 und der dritten Schicht 11' um Epitaxieschichten, die auf das Substrat 18 aufgewachsen sind.
  • Das Verfahren umfasst weiterhin das Erzeugen eines ersten Grabens 110 in der dritten Halbleiterschicht 11', und das Erzeugen des Feldelektrodendielektrikums 32 an Seitenwänden und dem Boden dieses ersten Grabens 110. In der vertikalen Richtung z kann sich der erste Graben 110 in die erste Halbleiterschicht 17 hinein erstrecken. Gemäß einer anderen Ausgestaltung (nicht gezeigt) wird der erste Graben 110 so erzeugt, dass sich ein Boden des Grabens in der dritten Halbleiterschicht 11' befindet und deshalb von der ersten Halbleiterschicht 17 beabstandet ist. Das Erzeugen des ersten Grabens 110 kann einen herkömmlichen Ätzprozess umfassen, der eine Ätzmaske (nicht gezeigt) verwendet, wie beispielsweise einen anisotropen Ätzprozess. Das Feldelektrodendielektrikum 32 kann durch Abscheiden einer dielektrischen Schicht und/oder durch thermisches Oxidieren der Seitenwände und des Bodens des ersten Grabens 110 erzeugt werden. Gemäß einer Ausgestaltung umfasst das Erzeugen des Feldelektrodendielektrikums 32 das thermische Oxidieren der Seitenwände und des Bodens des ersten Grabens 110, um eine Oxidschicht zu bilden, und das Abscheiden einer dielektrischen Schicht auf der Oxidschicht. Das Erzeugen des Feldelektrodendielektrikums 32 kann außerdem das Erzeugen des Feldelektrodendielektrikums 32 auf der ersten Oberfläche 101 des Halbleiterkörpers 100 umfassen. Das Feldelektrodendielektrikum 32 auf der ersten Oberfläche 101 ist in 10A anhand gestrichelter Linien gezeigt.
  • Bezug nehmend auf 10B umfasst das Verfahren außerdem das Erzeugen eines dotierten Gebiets 13' vom zweiten Dotierungstyp, das von dem Feldelektrodendielektrikum 32 in der ersten lateralen Richtung x beabstandet ist. Bei dem fertigen Bauelement bilden Abschnitte dieses dotierten Gebiets 13' das Bodygebiet 13, und andere Abschnitte bilden das Kontaktgebiet 16. Das Erzeugen dieses dotierten Gebiets 13' kann einen Implantationsprozess enthalten, in dem Dotierstoffatome über die erste Oberfläche 101 in den Halbleiterkörper 100 implantiert werden. Eine Implantationsmaske 200 bedeckt den ersten Graben 101 und jene Bereiche des Halbleiterkörpers 100, die vor einer Implantation zu schützen sind. Jene Bereiche der dritten Halbleiterschicht 11', in die bei diesem Implantationsprozess Dotieratome implantiert werden, bilden das Driftgebiet 11 des Transistorbauelements. Bei der in 10B gezeigten Ausgestaltung werden die Dotierstoffatome in die dritte Halbleiterschicht 11' und in Abschnitte der ersten Halbleiterschichten 17 implantiert. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Es ist ebenso möglich, die Dotierstoffatome im Wesentlichen nur in die dritte Halbleiterschicht 11' zu implantieren. Außer dem Implantieren der Dotierstoffatome umfasst das Erzeugen des Bodygebiets 13 einen Aktivierungsprozess (Ausheilprozess), bei dem die implantierten Dotierstoffatome elektrisch aktiviert werden. Gemäß einer Ausgestaltung gibt es lediglich einen Aktivierungsprozess, der die Dotierstoffatome des Bodygebiets 13 aktiviert und der weitere Dotierstoffatome aktiviert, die bei anderen, nachfolgend erläuterten Implantationsprozessen implantiert werden. Das heißt, es kann nach mehreren Implantationsprozessen einen gemeinsamen Ausheilprozess geben.
  • Bezug nehmend auf 10C umfasst das Verfahren außerdem das Erzeugen eines zweiten Grabens 120 und eines dritten Grabens 130. Der zweite Graben 120 dient dazu, die Gateelektrode 21 und das Gatedielektrikum 22 aufzunehmen, und der dritte Graben 130 dient dazu, die Sourceelektrode 41 aufzunehmen. Das Erzeugen dieser zweiten und dritten Gräben 120, 130 kann herkömmliche Ätzprozesse umfassen, die eine Ätzmaske verwenden. Gemäß einem Ausführungsbeispiel bildet die unter Bezugnahme auf 10B erläuterte Implantationsmaske 200 einen Teil dieser Ätzmaske. Ein anderer Teil 300 der Ätzmaske ist oberhalb jener Bereiche des Halbleiterkörpers 100 ausgebildet, die davor, geätzt zu werden, zu schützen sind. Gemäß einem anderen Ausführungsbeispiel wird die Implantationsmaske 200 entfernt und eine Ätzmaske ähnlich der beiden in 10C gezeigten Masken 200, 300 wird erzeugt.
  • Bei dem in 10C gezeigten Ausführungsbeispiel befinden sich der erste Graben 110 (der durch die Maskenschicht 200 überdeckt ist) und der zweite Graben 12 in einer Reihe, das heißt, in ein und derselben vertikalen Schnittebene. Allerdings handelt es sich hierbei lediglich um ein Beispiel und es dient dazu, das Verfahren zu veranschaulichen. Bezug nehmend auf 6 könnten jene Gräben und die darin befindlichen Gate- und Feldelektroden 21, 31 auch in der Richtung y zueinander versetzt sein.
  • Bezug nehmend auf 10D umfasst das Verfahren außerdem das Erzeugen des Gatedielektrikums 22 und der Gateelektrode 21 in dem zweiten Graben 120. Das Erzeugen des Gatedielektrikums 22 kann das Abscheiden einer dielektrischen Schicht und/oder das thermische Oxidieren von Seitenwänden und des Bodens des zweiten Grabens 120 umfassen. Gemäß einer Ausgestaltung umfasst das Erzeugen des Gatedielektrikums 22 das thermische Oxidieren der Seitenwände und des Bodens des zweiten Grabens 120, um eine Oxidschicht zu bilden, und das Abscheiden einer dielektrischen Schicht auf der Oxidschicht. Das Erzeugen der Gateelektrode 21 kann das Füllen jener Abschnitte des zweiten Grabens 120, die nach der Erzeugung des Gatedielektrikums 22 verbleiben, mit einem Gateelektrodenmaterial wie beispielsweise einem stark dotierten polykristallinen Halbleitermaterial (zum Beispiel Polysilizium) umfassen. Das Verfahren umfasst außerdem das Erzeugen der Feldelektrode 31. Die Gateelektrode 21 und die Feldelektrode 31 können durch gemeinsame Prozessschritte erzeugt werden. Das heißt, die Maskenschicht 200 wird vor dem Erzeugen der Gateelektrode 21 entfernt, so dass die Gateelektrode 21 in dem zweiten Graben 120 erzeugt wird, wenn in dem ersten Graben die Feldelektrode 31 erzeugt wird. Gemäß einer Ausgestaltung wird die Maskenschicht 200 entfernt, bevor das Gatedielektrikum 22 erzeugt wird. In diesem Fall kann beim Erzeugen des Gatedielektrikums eine dielektrische Schicht auf der dielektrischen Schicht 32 in dem ersten Graben 110 erzeugt werden. Diese dielektrischen Schichten bilden bei diesem Ausführungsbeispiel das Feldelektrodendielektrikum 32. Wenn das Gatedielektrikum 22 erzeugt wird, kann auch eine dielektrische Schicht 22' auf den Seitenwänden und dem Boden des dritten Grabens 130 erzeugt werden.
  • Wenn die Gateelektrode 21 erzeugt wird, kann der dritte Graben 130 mit einem Elektrodenmaterial 21' gefüllt werden. Bezug nehmend auf 10E wird dieses Elektrodenmaterial 21' aus dem dritten Graben 130 entfernt, und die erste Oberfläche 101 des Halbleiterkörpers 100, die Gateelektrode 21 und die Feldelektrode werden durch eine andere Implantationsmaske überdeckt. Ferner werden Dotierstoffatome vom ersten Dotierungstyp zumindest in die Seitenwände des dritten Grabens 130 implantiert, um das Sourcegebiet 12 zwischen dem dritten Graben 130 und dem Gatedielektrikum 22 zu erzeugen. Die dielektrische Schicht 22' in dem dritten Graben kann bei diesem Implantationsprozess als Streuschicht dienen. Allerdings ist es ebenso möglich, die dielektrische Schicht 22' vor dem Implantationsprozess zu entfernen. Bei diesem Implantationsprozess können Dotierstoffatome vom ersten Dotierungstyp auch in den Boden des dritten Grabens 130 implantiert werden.
  • Bei dem in 10E gezeigten Prozess wird ein Abschnitt des dotierten Gebiets 13' zwischen dem dritten Graben 130 und dem Gatedielektrikum 22 mit Dotierstoffen vom ersten Dotierungstyp dotiert, um das Sourcegebiet 12 zu erzeugen. Jene Abschnitte des dotierten Gebiets 13', die zum Gatedielektrikum 22 in der zweiten lateralen Richtung y (einer Richtung senkrecht zur Zeichenebene) benachbart sind, werden bei diesem Verfahren nicht dotiert und bilden bei dem fertigen Bauelement das Bodygebiet 13. Entsprechend werden jene Abschnitte des dotierten Gebiets 13', die sich in der vertikalen Richtung z im Wesentlichen unterhalb des Gatedielektrikums befinden, bei diesem Prozess nicht dotiert. Diese Abschnitte bilden bei dem fertigen Bauelement einen Teil des Verbindungsgebiets 15.
  • Im nächsten Prozessschritt, der in 10F gezeigt ist, werden Dotierstoffatome vom zweiten Dotierungstyp in den Boden des dritten Grabens 130 implantiert, um das Kontaktgebiet 16 zwischen dem Boden des dritten Grabens 130 und dem Verbindungsgebiet 15 zu erzeugen.
  • Bezug nehmend auf 10G wird die Sourceelektrode 41 in dem dritten Graben 130 erzeugt. Vor der Erzeugung der Sourceelektrode 41 wird die dielektrische Schicht 22' entfernt. Optional wird eine Kontaktschicht auf dem Boden und den Seitenwänden des dritten Grabens vor dem Erzeugen der Sourceelektrode 41 abgeschieden. Diese Kontaktschicht kann ein Silizid wie beispielsweise Titansilizid enthalten.
  • Eine Ausgestaltung eines Verfahrens zur Erzeugung der Drainelektrode 42 wird nachfolgend unter Bezugnahme auf 11A–11E erläutert. Jene 11A–11E sind neben den 10A, 10C, 10E, 10F bzw. 10G dargestellt.
  • Bezug nehmend auf 11A kann das Erzeugen der Drainelektrode das Erzeugen eines vierten Grabens 140 in der ersten Oberfläche 101 umfassen. Das Erzeugen des vierten Grabens 140 kann das Verwenden derselben Prozessschritte umfassen, in denen der erste Graben 110 erzeugt wird. Ferner wird eine dem Feldelektrodendielektrikum 32 entsprechende dielektrische Schicht 141 in dem vierten Graben 140 erzeugt.
  • Bezug nehmend auf 11B wird in weiteren Prozessschritten der vierte Graben 140 tiefer in den Halbleiterkörper 100 geätzt, was zu einem tieferen vierten Graben 140' führt. Bei diesen Prozessschritten kann es sich um dieselben Prozessschritte handeln, bei denen zweite und dritte Gräben 120, 130 geätzt werden. Vor dem Tieferätzen des vierten Grabens 140 wird die dielektrische Schicht 141 von den Seitenwänden und dem Boden des vierten Grabens 140 entfernt. Das heißt, nach dem Erzeugen der Ätzmaske 200, 300 zum Ätzen der zweiten und dritten Gräben kann die dielektrische Schicht 141 in dem vierten Graben 140 geätzt werden. Bei diesem Verfahren wird auch die optionale dielektrische Schicht (in 10B anhand gestrichelter Linien dargestellt) entlang der ersten Oberfläche 101 in jenen Bereichen entfernt, die nicht von der Ätzmaske 200, 300 bedeckt sind. Diese von der Ätzmaske 200, 300 bedeckten Abschnitte sind die Abschnitte, in denen die zweiten und dritten Gräben 120, 130 zu ätzen sind.
  • Der tiefere vierte Graben 140' kann dann auf dieselbe Art prozessiert werden wie der dritte Graben 130. Das heißt, eine dem Gatedielektrikum 22 entsprechende dielektrische Schicht kann in dem tieferen vierten Graben 140' erzeugt werden, und der vierte Graben 140' kann mit einer Elektrode gefüllt werden, wobei diese Elektrode später entfernt wird.
  • 11C zeigt den tieferen vierten Graben 140' nach dem Erzeugen der dielektrischen Schicht und dem Entfernen der Elektrode. Bei denselben Prozessschritten, bei denen das Sourcegebiet 12 benachbart zu dem dritten Graben 130 erzeugt wird, können Dotierstoffatome in die Seitenwände und den Boden des tieferen vierten Grabens 140' implantiert werden, um das vorangehend erläuterte Kontaktgebiet 19 zumindest in der ersten Halbleiterschicht 17 zu erzeugen. Bei jenen Prozessschritten, bei denen das Kontaktgebiet 16 unterhalb des dritten Grabens 130 erzeugt wird, kann der tiefere vierte Graben 140 durch eine Schutzschicht bedeckt werden.
  • Abschließend wird, wie in 11D gezeigt, die dielektrische Schicht 142 von dem tieferen Graben 140' entfernt, und die Drainelektrode 42 wird in dem tieferen Graben 140' erzeugt. Es können dieselben Prozessschritte, in denen die dielektrische Schicht 22' von dem dritten Graben 130 entfernt wird und die Sourceelektrode 41 erzeugt wird, verwendet werden, um die dielektrische Schicht 142 von dem tieferen Graben 140' zu entfernen und die Drainelektrode 42 zu erzeugen.
  • Bezug nehmend auf die 4 und 8 kann die Drainelektrode 42 derart erzeugt werden, dass sie sich im Wesentlichen oberhalb der ersten Halbleiterschicht 17 befindet und sich nicht signifikant in die erste Halbleiterschicht 17 hinein erstreckt. Eine derartige Drainelektrode 42 kann mit einem Verfahren erzeugt werden, das auf dem unter Bezugnahme auf die 11A–11E erläuterten Verfahren basiert und sich von diesem Verfahren dadurch unterscheidet, dass der unter Bezugnahme auf 11A erläuterte Ätzprozess weggelassen wird. Das heißt, die Ätzmaske, die verwendet wird, um den ersten Graben 110 zu erzeugen, bedeckt jene Bereiche, in denen die Drainelektrode 42 zu erzeugen ist, so dass der in 11A gezeigte vierte Graben 140 nicht erzeugt wird. Der Graben, der die Drainelektrode 42 beherbergt, wird in jenen Prozessschritten erzeugt, die den zweiten und dritten Graben 120, 130 erzeugen. Es sind dies die in den 10C und 11B gezeigten Prozessschritte, wobei – anders als in 11B gezeigt – der Ätzprozess im Bereich der späteren Drainelektrode nicht dazu dient, den vierten Graben 140 tiefer auszuweiten, sondern er dient dazu, einen den zweiten und dritten Gräben 120, 130 entsprechenden Graben zu erzeugen.
  • Bei einer Ausgestaltung, bei der sich die Drainelektrode 42 nicht in die erste Halbleiterschicht 17 hinein erstreckt, kann die Lawinen-Bypass-Struktur einen Kontaktstöpsel 44 aufweisen, der sich, wie in den 4 und 8 gezeigt, zumindest in die erste Halbleiterschicht 17 hinein erstreckt. Eine Ausgestaltung eines Verfahrens zur Herstellung eines derartigen Kontaktstöpsels 44 wird nachfolgend unter Bezugnahme auf die 12A–12D erläutert. Diese Figuren zeigen eine vertikale Querschnittsansicht des Halbleiterkörpers 100 in einem Bereich, in dem der Kontaktstöpsel 44 erzeugt wird. Andere Bauelementstrukturen wie beispielsweise die Drainelektrode 42 sind in diesen Figuren nicht gezeigt.
  • Bezug nehmend auf 12A umfasst das Verfahren das Erzeugen eines fünften Grabens 150 und das Erzeugen einer dielektrischen Schicht 151' an Seitenwänden und einem Boden dieses fünften Grabens 150. Der fünfte Graben 150 und die dielektrische Schicht 151' werden in der dritten Halbleiterschicht 11' erzeugt, und sie können durch dieselben unter Bezugnahme auf 10A erläuterten Prozessschritte erzeugt werden, die den ersten Graben 110 und das Feldelektrodendielektrikum 32 bilden.
  • Bezug nehmend auf 12B umfasst das Verfahren außerdem das Erzeugen eines sechsten Grabens im Boden des fünften Grabens 150. Dieser sechste Graben 160 kann durch dieselben, unter Bezugnahme auf 10C erläuterten Prozessschritte erzeugt werden, die den zweiten Graben 120 und den dritten Graben 130 erzeugen. Somit kann die Ätzmaske 200, 300 dazu verwendet werden, den zweiten Graben 120, den dritten Graben 130 und den sechsten Graben 160 zu ätzen. Der sechste Graben 160 kann so erzeugt werden, dass er sich (wie gezeigt) in die zweite Halbleiterschicht 180 hinein erstreckt, oder so, dass sein Boden von der zweiten Halbleiterschicht 18 beabstandet ist.
  • Bezug nehmend auf 12C umfasst das Verfahren außerdem das Erzeugen des Kontaktgebiets 19 entlang der Seitenwände und unterhalb des Bodens des sechsten Grabens. Das Kontaktgebiet 19 kann durch dieselben, unter Bezugnahme auf 10E erläuterten Prozessschritte erzeugt werden, die das Sourcegebiet 12 entlang der Seitenwände des zweiten Grabens 120 erzeugen. In 12C bezeichnet das Bezugszeichen 400 die unter Bezugnahme auf 10E erläuterte Implantationsmaske. Außerdem umfasst das Verfahren, wie in 12D gezeigt, das Erzeugen des Kontaktstöpsels 44 in dem fünften und sechsten Graben nach dem Entfernen der Implantationsmaske 400. Der Kontaktstöpsel 44 kann durch dieselben, unter Bezugnahme auf 10G erläuterten Prozessschritte erzeugt werden, die die Sourceelektrode 41 erzeugen.

Claims (24)

  1. Transistorbauelement, das zumindest eine Transistorzelle (10) aufweist, wobei die zumindest eine Transistorzelle (10) aufweist: in einem Halbleiterkörper (100) ein Driftgebiet (11) von einem ersten Dotierungstyp, ein Sourcegebiet (12) vom ersten Dotierungstyp, ein Bodygebiet (13) von einem zweiten Dotierungstyp, und ein Draingebiet (14) vom ersten Dotierungstyp, wobei das Bodygebiet (13) zwischen dem Sourcegebiet (12) und dem Driftgebiet (11) angeordnet ist, wobei das Driftgebiet (11) zwischen dem Bodygebiet (13) und dem Draingebiet angeordnet ist, und wobei das Sourcegebiet (12) und das Draingebiet (14) in einer ersten lateralen Richtung des Halbleiterkörpers (100) beabstandet sind; eine Gateelektrode (21), die zu dem Bodygebiet (13) benachbart und durch ein Gatedielektrikum (22) gegenüber dem Bodygebiet (13) dielektrisch isoliert ist; eine Feldelektrode (31), die in dem Driftgebiet (11) angeordnet ist und durch ein Feldelektrodendielektrikum (32) gegenüber dem Driftgebiet (11) dielektrisch isoliert ist; eine Sourceelektrode (41), die elektrisch mit dem Sourcegebiet (12) und dem Bodygebiet (13) verbunden und in einem Graben angeordnet ist, der sich von einer ersten Oberfläche (101) in den Halbleiterkörper (100) hinein erstreckt; eine Drainelektrode (42), die elektrisch mit dem Draingebiet (14) verbunden und in einem Graben angeordnet ist, der sich von der ersten Oberfläche (101) in den Halbleiterkörper (100) hinein erstreckt; und eine Lawinen-Bypass-Struktur, die zwischen die Sourceelektrode (41) und die Drainelektrode (42) gekoppelt ist und die eine erste Halbleiterschicht (17) vom ersten Dotierungstyp, eine zweite Halbleiterschicht (18) vom ersten Dotierungstyp und einen zwischen der ersten Halbleiterschicht (17) und der Sourceelektrode (41) angeordneten pn-Übergang aufweist, wobei die zweite Halbleiterschicht (18) eine höhere Dotierungskonzentration aufweist als die erste Halbleiterschicht (17), wobei die erste Halbleiterschicht (17) zwischen der zweiten Halbleiterschicht (18) und dem Driftgebiet (11) angeordnet ist, und wobei die Drainelektrode (42) elektrisch mit der zweiten Halbleiterschicht (18) verbunden ist.
  2. Transistorbauelement gemäß Anspruch 1, bei dem die Sourceelektrode (41) über ein Verbindungsgebiet (15) vom zweiten Dotierungstyp mit dem Bodygebiet (13) verbunden ist, und bei dem das Verbindungsgebiet (15) an die erste Halbleiterschicht angrenzt (17) und dabei den pn-Übergang zwischen der ersten Halbleiterschicht (17) und der Sourceelektrode (41) bildet.
  3. Transistorbauelement gemäß Anspruch 2, bei dem das Verbindungsgebiet (15) in einer vertikalen Richtung des Halbleiterkörpers (100) unterhalb der Sourceelektrode (41) angeordnet ist.
  4. Transistorbauelement gemäß einem der Ansprüche 1–3, das ferner aufweist: ein weiteres Verbindungsgebiet (15'), das die Sourceelektrode (41) mit dem Bodygebiet (13) verbindet und in der ersten lateralen Richtung an die Sourceelektrode (41) angrenzt.
  5. Transistorbauelement gemäß Anspruch 3, bei dem sich das Verbindungsgebiet (15) in der ersten lateralen Richtung über das Bodygebiet (13) hinaus erstreckt.
  6. Transistorbauelement gemäß Anspruch 1, bei dem sich die Drainelektrode (42) in die erste Halbleiterschicht (17) hinein erstreckt und elektrisch mit der ersten Halbleiterschicht (17) verbunden ist.
  7. Transistorbauelement gemäß Anspruch 6, bei dem sich die Drainelektrode (42) in die zweite Halbleiterschicht (18) hinein erstreckt.
  8. Transistorbauelement gemäß Anspruch 1, das ferner aufweist: eine Verbindungselektrode (44), die mit der Drainelektrode (42) elektrisch verbunden ist und die mit zumindest einer von der ersten Halbleiterschicht (17) und der zweiten Halbleiterschicht (18) elektrisch verbunden ist.
  9. Transistorbauelement gemäß Anspruch 1, bei dem die Feldelektrode (31) mit einer von der Sourceelektrode (41) und der Gateelektrode (21) verbunden ist.
  10. Transistorbauelement gemäß Anspruch 1, bei dem die Gateelektrode (21) in einem Graben angeordnet ist, der sich von der ersten Oberfläche (101) des Halbleiterkörpers (100) in das Bodygebiet (13) hinein erstreckt.
  11. Transistorbauelement gemäß Anspruch 1, bei dem die Transistorzelle (10) eine Vielzahl von Gateelektroden (21) aufweist, die mit einem Gateknoten (G) verbunden sind.
  12. Transistorbauelement gemäß Anspruch 1, bei dem die Transistorzelle (10) eine Vielzahl von Feldelektroden (31) aufweist.
  13. Transistorbauelement gemäß Anspruch 1, das eine Vielzahl von Transistorzellen (10) aufweist, die in der ersten lateralen Richtung des Halbleiterkörpers (100) aufeinanderfolgend angeordnet sind.
  14. Transistorbauelement gemäß Anspruch 13, bei dem sich die Vielzahl von Transistorzellen (10) die zweite Halbleiterschicht (18) teilen.
  15. Transistorbauelement gemäß Anspruch 13, bei dem die Vielzahl von Transistorzellen Transistorzellen vom ersten Typ (101) und Transistorzellen vom zweiten Typ (102) aufweisen, wobei die Transistorzellen vom ersten Typ (101) und die Transistorzellen vom zweiten Typ (102) in der ersten lateralen Richtung abwechselnd angeordnet sind, und wobei die Transistorzellen vom ersten Typ (101) und die Transistorzellen vom zweiten Typ (102) entgegengesetzte Stromflussrichtungen aufweisen.
  16. Transistorbauelement gemäß Anspruch 15, bei dem sich eine jede der Vielzahl von Transistorzellen vom ersten Typ (101) die Sourceelektrode (41) mit einer der Vielzahl von Transistorzellen vom zweiten Typ (102) teilt.
  17. Transistorbauelement gemäß Anspruch 16, bei dem sich eine jede der Vielzahl von Transistorzellen vom ersten Typ (101) die Drainelektrode mit einer der Vielzahl von Transistorzellen vom zweiten Typ (102) teilt.
  18. Transistorbauelement gemäß Anspruch 16, bei dem sich eine jede der Vielzahl von Transistorzellen vom ersten Typ (101) eine Verbindungselektrode (44), die zwischen die Drainelektrode (42) und zumindest eine von der ersten Halbleiterschicht (17) und der zweiten Halbleiterschicht geschaltet ist, mit einer anderen der Vielzahl von Transistorzellen vom zweiten Typ (102) teilt.
  19. Verfahren zur Erzeugung eines Transistorbauelements, das zumindest eine Transistorzelle aufweist, wobei das Verfahren aufweist: Erzeugen einer Lawinen-Bypass-Struktur, die zwischen eine Sourceelektrode (41) und eine Drainelektrode (42) gekoppelt ist und die eine erste Halbleiterschicht (17) von einem ersten Dotierungstyp, eine zweite Halbleiterschicht (18) vom ersten Dotierungstyp und einen pn-Übergang, der zwischen der ersten Halbleiterschicht (17) und der Sourceelektrode (41) angeordnet ist, aufweist, wobei die Sourceelektrode (41) und die Drainelektrode (42) in einer lateralen Richtung des Halbleiterkörpers (100) beabstandet sind, wobei die zweite Halbleiterschicht (18) eine höhere Dotierungskonzentration aufweist als die erste Halbleiterschicht (17), wobei die erste Halbleiterschicht (17) zwischen der zweiten Halbleiterschicht (18) und einem Driftgebiet (11) angeordnet ist, und wobei die Drainelektrode (42) elektrisch mit der zweiten Halbleiterschicht (18) verbunden ist.
  20. Verfahren gemäß Anspruch 19, bei dem das Erzeugen des pn-Übergangs zwischen der ersten Halbleiterschicht (17) und der Sourceelektrode (41) das Erzeugen eines Verbindungsgebiets (15) vom zweiten Dotierungstyp, das an die erste Halbleiterschicht (17) angrenzt, umfasst.
  21. Verfahren gemäß Anspruch 20, bei dem das Erzeugen des Verbindungsgebiets (15) das Erzeugen des Verbindungsgebiets in einer vertikalen Richtung des Halbleiterkörpers (100) unterhalb der Sourceelektrode (41) umfasst.
  22. Verfahren gemäß Anspruch 21, bei dem das Erzeugen des Verbindungsgebiets (15) das Erzeugen des Verbindungsgebiets derart umfasst, dass es sich in der ersten lateralen Richtung über das Bodygebiet (13) hinaus erstreckt.
  23. Verfahren gemäß Anspruch 19, bei dem das Erzeugen der Drainelektrode (42) das Erzeugen der Drainelektrode (42) derart umfasst, dass sie sich in die erste Halbleiterschicht (17) hinein erstreckt und dass sie mit der ersten Halbleiterschicht (17) elektrisch verbunden wird.
  24. Transistorbauelement gemäß Anspruch 23, wobei das Erzeugen der Drainelektrode (42) das Erzeugen der Drainelektrode (42) derart umfasst, dass sie sich in die zweite Halbleiterschicht (18) hinein erstreckt.
DE102015109538.6A 2015-06-15 2015-06-15 Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung Active DE102015109538B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015109538.6A DE102015109538B3 (de) 2015-06-15 2015-06-15 Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
US15/182,120 US9673320B2 (en) 2015-06-15 2016-06-14 Transistor with improved avalanche breakdown behavior
CN201610416011.7A CN106252413B (zh) 2015-06-15 2016-06-14 具有改进的雪崩击穿特性的晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015109538.6A DE102015109538B3 (de) 2015-06-15 2015-06-15 Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung

Publications (1)

Publication Number Publication Date
DE102015109538B3 true DE102015109538B3 (de) 2016-12-08

Family

ID=57352728

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015109538.6A Active DE102015109538B3 (de) 2015-06-15 2015-06-15 Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung

Country Status (3)

Country Link
US (1) US9673320B2 (de)
CN (1) CN106252413B (de)
DE (1) DE102015109538B3 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016107714B4 (de) * 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
EP3622619B1 (de) * 2017-07-07 2021-02-17 Siemens Energy Global GmbH & Co. KG Elektrische kurzschliesseinrichtung
US10672934B2 (en) * 2017-10-31 2020-06-02 Taiwan Semiconductor Manufacturing Company Ltd. SPAD image sensor and associated fabricating method
CN113113495B (zh) * 2021-04-12 2022-07-05 东南大学 一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件
CN117878158A (zh) * 2024-03-08 2024-04-12 粤芯半导体技术股份有限公司 一种沟槽栅型的ldmos器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005775A1 (de) * 2004-02-05 2005-08-25 Infineon Technologies Ag Halbleiterbauelement
US20070108469A1 (en) * 2005-11-14 2007-05-17 Denso Corporation Semiconductor device having separation region
US20140151798A1 (en) * 2012-12-03 2014-06-05 Infineon Technologies Ag Semiconductor Device and Method of Manufacturing a Semiconductor Device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0122120D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
DE10262418B3 (de) * 2002-02-21 2015-10-08 Infineon Technologies Ag MOS-Transistoreinrichtung
US7400014B2 (en) * 2004-04-20 2008-07-15 International Rectifier Corporation ACCUFET with schottky source contact
DE102004047772B4 (de) * 2004-09-30 2018-12-13 Infineon Technologies Ag Lateraler Halbleitertransistor
US8004051B2 (en) * 2009-02-06 2011-08-23 Texas Instruments Incorporated Lateral trench MOSFET having a field plate
JP4966351B2 (ja) * 2009-09-24 2012-07-04 株式会社東芝 半導体装置
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8928075B2 (en) * 2011-08-04 2015-01-06 Texas Instruments Incorporated Power integrated circuit including series-connected source substrate and drain substrate power MOSFETs
EP2639833B1 (de) * 2012-03-16 2020-04-29 ams AG Verfahren zur Herstellung eines Hochspannungsfeldeffekttransistors
JP2013201268A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
US8921934B2 (en) * 2012-07-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with trench field plate
US9431490B2 (en) * 2013-08-09 2016-08-30 Infineon Technologies Austria Ag Power semiconductor device and method
US9306058B2 (en) * 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9419130B2 (en) * 2013-11-27 2016-08-16 Infineon Technologies Austria Ag Semiconductor device and integrated circuit
US9449968B2 (en) * 2013-12-27 2016-09-20 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005775A1 (de) * 2004-02-05 2005-08-25 Infineon Technologies Ag Halbleiterbauelement
US20070108469A1 (en) * 2005-11-14 2007-05-17 Denso Corporation Semiconductor device having separation region
US20140151798A1 (en) * 2012-12-03 2014-06-05 Infineon Technologies Ag Semiconductor Device and Method of Manufacturing a Semiconductor Device

Also Published As

Publication number Publication date
CN106252413B (zh) 2019-07-16
CN106252413A (zh) 2016-12-21
US9673320B2 (en) 2017-06-06
US20160365443A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009044474B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102014107325A1 (de) Halbleiterbauelement
DE112013002125T5 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE112017003957T5 (de) Halbleiterelement
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102014113746B4 (de) Transistorbauelement mit einer feldelektrode
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102015118616B3 (de) Latchup-fester Transistor
DE112017002113B4 (de) Halbleitereinheit
DE102022129749A1 (de) Elektronische vorrichtung einschliesslich einer transistorstruktur
DE102015122938B4 (de) Transistor mit feldelektrode und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative