-
Diese
Anmeldung beansprucht die Priorität der
koreanischen Patentanmeldung Nr. 10-2009-0038381 , eingereicht
am 30. April 2009.
-
Die
Erfindung bezieht sich auf eine Flüssigkristallanzeigevorrichtung
und ein Verfahren zum Ansteuern derselben.
-
Hintergrund der Erfindung
-
Aktiv-Matrix-Flüssigkristallanzeigevorrichtungen
zeigen ein bewegtes Bild unter Verwendung eines Dünnschichttransistors
(TFT) als Schaltelement an. Die Aktiv-Matrix-Flüssigkristallanzeigevorrichtungen
werden wegen ihres dünnen Profils in Fernsehgeräten
sowie als Anzeigevorrichtungen von tragbaren Geräten eingesetzt,
beispielsweise in Bürogeräten und Computern. Deshalb
werden Kathodenstrahlröhren (CRT) schnell durch diese Aktiv-Matrix-Flüssigkristallanzeigevorrichtungen
ersetzt.
-
Eine
Flüssigkristallanzeigevorrichtung wird mit einer Inversion
angesteuert, bei der Polaritäten von benachbarten Flüssigkristallzellen
einander entgegengesetzt sind und Polaritäten der benachbarten
Flüssigkristallzellen jede eine Rahmenperiode invertiert
werden, um so Gleichstrom(DC)-Offset-Anteile zu reduzieren und die
Degradierung von Flüssigkristallen zu verringern.
-
1 zeigt
einen Schwingungsverlauf einer Ansteuerungsweise, bei der eine Polarität
einer Datenspannung alle zwei horizontalen Perioden invertiert wird.
Die Ansteuerungsweise wird als 2-Punkt-Inversion bezeichnet. Bei
der 2-Punkt-Inversion kann zwischen Zeilen des Displays ein Helligkeitsunterschied
oder eine Farbverzerrung wegen eines Unterschieds zwischen Datenladungsmengen
von benachbarten Flüssigkristallzellen erzeugt werden,
auch wenn aufeinanderfolgende Daten gleiche Grautöne aufweisen.
In 1 ist eine Datenladungsmenge einer Flüssigkristall zelle,
die auf eine Datenspannung mit einer Polarität entgegengesetzt zur
Polarität einer vorherigen Datenspannung geladen wird,
geringer als eine Datenladungsmenge einer Flüssigkristallzelle,
die auf eine Datenspannung derselben Polarität wie die
vorherige Datenspannung geladen wird. Um einen Unterschied zwischen
den von der Polarität abhängigen Datenladungsmengen
auszugleichen, kann ein Verfahren zum Anpassen eines Source-Ausgabe-Freigabesignals
SOE angewendet werden, das einen Ausgabezeitpunkt von integrierten
Source-Treiberschaltkreisen (IC) für jede horizontale Periode
steuert. Jedoch wird bei diesem Verfahren ein Helligkeitsverlust
verursacht, da eine Datenladungsmenge einer stark geladenen Flüssigkristallzelle
basierend auf einer schwach geladenen Flüssigkristallzelle
reduziert wird.
-
Zusammenfassung der Erfindung
-
Aufgabe
der Erfindung ist es deshalb, eine Flüssigkristallanzeigevorrichtung
und ein Verfahren zum Ansteuern derselben anzugeben, bei denen eine
Bildqualität verbessert werden kann.
-
Diese
Aufgabe wird durch die Merkmale der unabhängigen Ansprüche
gelöst.
-
Die
Erfindung schlägt insbesondere vor, Datenladungsmengen
von Flüssigkristallzellen bei einer N-Punkt-Inversion zu
vereinheitlichen, wobei N eine ganze Zahl größer
gleich 2 ist.
-
Eine
Flüssigkristallanzeigevorrichtung umfasst: eine Flüssigkristallanzeigetafel
mit Datenleitungen, Gateleitungen, die Datenleitungen schneiden,
und Flüssigkristallzellen, die in Matrixform an jeweiligen
Schnittpunkten der Daten- und der Gateleitungen angeordnet sind;
einen Daten-Treiberschaltkreis, der digitale Videodaten in eine
positive/negative Datenspannung unter Verwendung von Gamma-Referenzspannungen
umwandelt, um den Datenleitungen die positiven/negativen Datenspannungen
zuzuführen; und eine Gamma-Spannungsanpassungseinheit,
die ein Potential von jeder der Gamma-Referenzspannungen während
einer Austastperi ode anhebt, wenn eine Polarität der positiven/negativen
Datenspannung invertiert wird.
-
Die
Gamma-Spannungsanpassungseinheit senkt das Potential jeder Gamma-Referenzspannung während
einer Austastperiode zwischen den aufeinanderfolgend erzeugten Datenspannungen
derselben Polarität ab.
-
Die
Flüssigkristallanzeigevorrichtung umfasst ferner einen
Gate-Treiberschaltkreis, der den Gateleitungen einen Gate-Impuls
zuführt, und eine Zeitsteuereinheit, die dem Daten-Treiberschaltkreis
die digitalen Videodaten zuführt und den Daten-Treiberschaltkreis,
den Gate-Treiberschaltkreis und die Gamma-Spannungsanpassungseinheit
steuert.
-
Die
Gamma-Spannungsanpassungseinheit umfasst einen Gamma-Spannungserzeugungsschaltkreis,
der normale Gamma-Referenzspannungen erzeugt, einen Gamma-Spannungssteuerschaltkreis,
der erste und zweite Gamma-Spannungssteuersignale unter der Steuerung
der Zeitsteuereinheit ausgibt, und einen Gamma-Spannungsanpassungsschaltkreis,
der ein absolutes Potential jeder normalen Gamma-Referenzspannung
als Antwort auf die ersten und zweiten Gamma-Spannungssteuersignale
anpasst, um die Gamma-Referenzspannungen zu erzeugen, die dem Daten-Treiberschaltkreis
zugeführt werden sollen.
-
Die
Zeitsteuereinheit führt dem Gamma-Spannungssteuerschaltkreis
ein erstes internes Signal, dessen logischer Pegel ungefähr
jede eine horizontale Periode invertiert wird, und ein zweites internes
Signal mit Impulsen zu, die ungefähr jede eine horizontale
Periode erzeugt werden. Das erste und das zweite interne Signal
weisen einen Phasenunterschied entsprechend einem vorgegebenen Zeitintervall
auf.
-
Der
Gamma-Spannungssteuerschaltkreis enthält ein UND-Gate,
das eine UND-Ausgabe der ersten und zweiten internen Signale erzeugt,
ein Exklusiv-ODER-Gate (EOR), das eine Exklusiv-ODER-Ausgabe der ersten
und zweiten internen Signale erzeugt, und eine Vielzahl von Flip-Flops,
die die UND-Ausgabe des UND-Gates und die Exklusiv-ODER-Ausgabe
des EOR-Gates verzögert, um die ersten und zweiten Gamma-Spannungssteuersignale
auszugeben.
-
Der
Gamma-Spannungsanpassungsschaltkreis enthält eine Vielzahl
von Operationsverstärkern, die selektiv das absolute Potential
jeder normalen Gamma-Referenzspannung gemäß den
ersten und zweiten Gamma-Spannungssteuersignalen anpasst.
-
Die
Aufgabe wird auch durch ein Verfahren zum Ansteuern einer Flüssigkristallanzeigevorrichtung
gelöst, das die folgenden Schritte umfasst: Umwandeln von
digitalen Videodaten mittels Gamma-Referenzspannungen in eine positive/negative
Datenspannung, um die positive/negative Datenspannung zu Datenleitungen einer
Flüssigkristallanzeigetafel zuzuführen, und Anheben
eines Potentials von jeder Gamma-Referenzspannung während
einer Austastperiode, wenn eine Polarität der positiven/negativen
Datenspannung invertiert wird.
-
Die
beigefügten Zeichnungen dienen dem weiteren Verständnis
der Erfindung und bilden einen Teil der Beschreibung. Sie dienen
der Veranschaulichung von Ausführungsbeispielen der Erfindung
und erklären zusammen mit der Beschreibung die Grundzüge
der Erfindung. In den Zeichnungen zeigt:
-
1 einen
Schwingungsverlauf und veranschaulicht eine Ungleichmäßigkeit
in einer Ladungsmenge einer Datenspannung bei einer 2-Punkt-Inversion;
-
2 ein
Blockdiagramm einer Flüssigkristallanzeigevorrichtung gemäß einem
Ausführungsbeispiel der Erfindung;
-
3 Anpassungsbedingungen
einer Gamma-Referenzspannung;
-
4 ein
Ersatzschaltbild eines beispielhaften Dünnschichttransistor(TFT)-Arrays;
-
5 ein
Ersatzschaltbild für ein anderes Beispiel eines TFT Arrays;
-
6 ein
Blockdiagramm für eine Schaltkreisanordnung eines Daten-Treiberschaltkreises;
-
7 ein
Blockdiagramm für eine Schaltkreisanordnung eines Gate-Treiberschaltkreises;
-
8 ein
Beispiel einer Datenspannung, die gemäß einem
Ausführungsbeispiel der Erfindung auf Flüssigkristallzellen
bei einer 2-Punkt-Inversion geladen wird;
-
9 ein
Diagramm eines Schwingungsverlaufs für ein Beispiel einer
Anpassung einer Gamma-Referenzspannung in einer Flüssigkristallanzeigevorrichtung
gemäß einem Ausführungsbeispiel der Erfindung;
-
10 ein
Schaltbild für eine Schaltkreisanordnung eines Gamma-Spannungssteuerschaltkreises.
-
11 ein
Diagramm eines Schwingungsverlaufs für Eingangs- und Ausgangsschwingungsverläufe eines
Gamma-Spannungssteuerschaltkreises;
-
12 ein
Schaltbild für eine Schaltkreisanordnung eines Gamma-Spannungsanpassungsschaltkreises;
und
-
13 ein
Diagramm eines Schwingungsverlaufs für eine Datenspannung,
die auf Flüssigkristallzellen geladen wird, wenn eine 3-Punkt-Inversion
auf eine Flüssigkristallanzeigevorrichtung gemäß einem
Ausführungsbeispiel der Erfindung angewendet wird.
-
Detaillierte Beschreibung
der Ausführungsbeispiele
-
Im
Folgenden wird detailliert auf Ausführungsbeispiele der
Erfindung Bezug genommen, von denen Beispiele in den beigefügten
Zeichnungen veranschaulicht sind.
-
Wie
in 2 gezeigt, enthält eine Flüssigkristallanzeigevorrichtung
gemäß einem Ausführungsbeispiel der Erfindung
eine Flüssigkristallanzeigetafel 10, einen Daten-Treiberschaltkreis 12,
der mit Datenleitungen D1 bis Dm der Flüssigkristallanzeigetafel 10 verbunden
ist, einen Gate-Treiberschaltkreis 13, der mit Gateleitungen
G1 bis Gn der Flüssigkristallanzeigetafel 10 verbunden
ist, eine Zeitsteuereinheit 11, die den Daten-Treiberschaltkreis 12 und
den Gate-Treiberschaltkreis 13 steuert, und eine Gamma-Spannungsanpassungseinheit
für ein selektives Anpassen von Gamma-Referenzspannungen
GMAO1 bis GMAO5 und GMAO6 bis GMAO10, die dem Daten-Treiberschaltkreis 12 zugeführt
werden. Die Gamma-Spannungsanpassungseinheit enthält einen
Gamma-Spannungserzeugungsschaltkreis 15, der eine interne
Gamma-Referenzspannung GMAIN erzeugt, einen
Gamma-Spannungssteuerschaltkreis 16 und einen Gamma-Spannungsanpassungsschaltkreis 17 zum
Anpassen der internen Gamma-Referenzspannung GMAIN.
-
Die
Flüssigkristallanzeigetafel 10 enthält
ein oberes Glassubstrat und ein unteres Glassubstrat mit einer zwischen
dem oberen und dem unteren Glassubstrat eingefügten Flüssigkristallschicht.
Die Flüssigkristallanzeigetafel 10 enthält
ein Pixelarray, das Videodaten anzeigt. Das Pixelarray kann als
Dünnschichttransistor(TFT)-Array gemäß 4 oder 5 ausgeführt
sein. Im Falle des in 4 gezeigten TFT-Arrays mit einer Auflösung
von (m/3) × n enthält das TFT-Array m × n
Flüssigkristallzellen, die entsprechend einer Anordnung von
sich schneidenden m Datenleitungen D1 bis Dm und n Gateleitungen
G1 bis Gn in Matrixform angeordnet sind. Ein Pixel im TFT-Array
der 4 enthält R, G und B Subpixel. Flüssigkristallzellen
der R, G und B Subpixel sind mit verschiedenen Datenleitungen über
TFTs verbunden. Im TFT-Array gemäß 4 werden
die TFTs in jeder Zeile des Displays entsprechend einem Scan-Impuls
(oder Gate-Impuls) an- oder ausgeschaltet, der über eine
Gateleitung zugeführt wird.
-
Im
Falle des in 5 gezeigten TFT-Arrays mit einer
Auflösung von (m/3) × n enthält das TFT-Array m × n
Flüssigkristallzellen, die entsprechend einer Anordnung
von sich schneidenden m/2 Datenleitungen D1 bis Dm/2 und 2n Gateleitungen
G1 bis G2n in Matrixform angeordnet sind. Ein Pixel im TFT-Array
gemäß 5 enthält R, G und
B Subpixel. Benachbarte Subpixel teilen sich eine Datenleitung.
Im TFT- Array gemäß 5 sind TFTs
in jeder Zeile des Displays mit einem Paar von Gateleitungen in
Zick-Zack-Struktur verbunden und werden gemäß einem
Scan-Impuls an- oder ausgeschaltet, der von einer der beiden Gateleitungen
empfangen wird. Wenn das TFT-Array von 5 dieselbe
Auflösung wie das TFT-Array von 4 aufweist,
dann ist die Anzahl von Datenleitungen im TFT-Array von 5 auf
die Hälfte der Anzahl von Datenleitungen im TFT-Array von 4 reduziert
und die Anzahl von Gateleitungen im TFT-Array von 5 erhöht
sich auf das Doppelte der Anzahl von Gateleitungen im TFT-Array
von 4. Darüber hinaus wird die Anzahl von
Ausgabekanälen des Daten-Treiberschaltkreises im TFT-Array
von 5 auf die Hälfte der Anzahl von Ausgabekanälen
im TFT-Array von 4 reduziert.
-
Die
TFT-Arrays von 4 und 5 sind auf
dem unteren Glassubstrat der Flüssigkristallanzeigetafel 10 ausgebildet.
Jeder der TFT-Arrays von 4 und 5 enthält
die Datenleitungen, die Gateleitungen, die Pixelelektroden 1,
die mit den Pixelelektroden 1 verbundenen TFTs und Speicherkondensatoren,
die mit den Pixelelektroden 1 verbunden sind. Flüssigkristallzellen
in den TFT-Arrays von 4 und 5 sind mit
den TFTs verbunden und ein Bild wird entsprechend von Videodaten
angezeigt, indem eine Lichtdurchlässigkeit mittels eines
elektrischen Feldes zwischen der Pixelelektrode 1 und einer
Elektrode für gemeinsames Potential 2 angepasst
wird.
-
Eine
Schwarzmatrix, ein Farbfilter und eine Elektrode für gemeinsames
Potential 2 sind auf dem oberen Glassubstrat der Flüssigkristallanzeigetafel 10 ausgebildet.
In einer vertikal-elektrischen Ansteuerungsweise, wie beispielsweise
in einem Twisted-Nematic (TN) Modus oder einem Vertical-Alignment
(VA) Modus, ist die Elektrode für gemeinsames Potential 2 auf
dem oberen Glassubstrat ausgebildet. In einer horizontal-elektrischen
Ansteuerungsweise, wie beispielsweise in einem In-Plane-Switching
(IPS) Modus oder einem Fringe-Field-Switching (FFS) Modus, sind
die Elektrode für gemeinsames Potential 2 und
die Pixelelektrode 1 auf dem unteren Glassubstrat ausgebildet.
-
Polarisierende
Platten sind jeweils auf dem oberen und unteren Glassubstrat der
Flüssigkristallanzeigetafel 10 angebracht. Ausrichtungsschichten
zum Festlegen eines Vor-Neigungswinkels der Flüssigkristalle sind
jeweils auf dem oberen und unteren Glassubstrat ausgebildet.
-
Ein
Flüssigkristall-Modus der Flüssigkristallanzeigetafel 10,
der auf das Ausführungsbeispiel der Erfindung anwendbar
ist, kann in jedem beliebigem Flüssigkristall-Modus eingesetzt
werden, wie beispielsweise in den TN, VA, IPS und FFS Modi. Die
Flüssigkristallanzeigevorrichtung gemäß dem
Ausführungsbeispiel der Erfindung kann in jeder beliebigen
Art von Flüssigkristallanzeigevorrichtung eingesetzt werden,
einschließlich einer von hinten beleuchteten (transmissiven)
Flüssigkristallanzeigevorrichtung, einer transflektiven
Flüssigkristallanzeigevorrichtung und einer reflektiven
Flüssigkristallanzeigevorrichtung. Eine Hintergrundbeleuchtungseinheit
ist in der transmissiven und in der transflektiven Flüssigkristallanzeigevorrichtung
nötig. Die Hintergrundbeleuchtungseinheit kann als eine
randartige Hintergrundbeleuchtungseinheit oder eine direkte Beleuchtungseinheit
ausgeführt sein. In der randartigen Hintergrundbeleuchtungseinheit
sind mehrere Lichtquellen auf der gegenüberliegenden Seite
einer Lichtleiterplatte angeordnet, und mehrere optische Blätter
sind zwischen der Flüssigkristallanzeigetafel und der Lichtleiterplatte
angeordnet. In der direkten Hintergrundbeleuchtungseinheit sind
mehrere optische Blätter und eine Diffusionsplatte unter
der Flüssigkristallanzeigetafel geschichtet und mehrere
Lichtquellen sind unter der Diffusionsplatte angeordnet. Für
die Lichtquelle der Hintergrundbeleuchtungseinheit können
eine oder zumindest zwei Heiz-Kathoden-Leuchtstofflampen (HCFL),
Kalt-Kathoden-Leuchtstofflampen (CCFL), Außenelektrode-Leuchtstofflampen
(EEFL) oder Licht emittierende Dioden (LED) verwendet werden.
-
Der
Daten-Treiberschaltkreis 12 enthält eine Vielzahl
von integrierten Source-Treiberschaltkreisen (ICs) mit einer Schaltkreisanordnung
gemäß 6. Jeder Source-Treiber-IC tastet
digitale Videodaten RGBungerade und RGBgerade, die von der Zeitsteuereinheit 11 als
Antwort auf Daten-Zeitsteuersignale SSP, SSC und SOEO zugeführt
werden, und ein von der Zeitsteuereinheit 11 empfangenes
Polaritäts-Steuersignal POL_H2 ab und speichert sie zwischen,
um die digitalen Videodaten RGBungerade und
RGBgerade in parallele Daten umzuwandeln.
Jeder Source-Treiber-IC wandelt die deserialisierten digitalen Videodaten
in eine analoge Gammakom pensationsspannung mittels der vom Gamma-Spannungsanpassungsschaltkreis 17 zugeführten
Gamma-Referenzspannungen GMAON um, um eine
positive oder negative analoge Videodatenspannung zu erzeugen, auf
die die Flüssigkristallzellen geladen werden. Jeder Source-Treiber-IC
invertiert jede N-horizontale Periode (wobei N eine ganze Zahl größer
gleich 2 ist) eine Polarität der positiven/negativen analogen
Videodatenspannung als Antwort auf das Polarität-Steuersignal
POL_H2, um den Datenleitungen D1 bis Dm die positive/negative analoge
Videodatenspannung zuzuführen.
-
Der
Gate-Treiberschaltkreis 13 enthält eine Vielzahl
von Gate-Treiber-ICs. Der Gate-Treiberschaltkreis 13 enthält
außerdem ein Schieberegister, das als Antwort auf Gate-Zeitsteuersignale
GSP, GSC und GOE, die von der Zeitsteuereinheit 11 empfangen
werden, eine Gate-Treiberspannung sequenziell verschiebt, um den
Gateleitungen G1 bis Gn sequenziell einen Gate-Impuls (oder einen
Scan-Impuls) zuzuführen.
-
Die
Zeitsteuereinheit 11 empfängt von einer Systemsplatine 14 über
eine Schnittstelle, wie beispielsweise eine LVDS-Schnittstelle (Low-Voltage-Differential-Signaling
Interface) und eine TMDS-Schnittstelle (Transition-Minimize-Differential-Signaling
Interface), RGB digitale Videodaten und Zeitsteuersignale, wie beispielsweise
ein vertikales Sync-Signal Vsync, ein horizontales Sync-Signal Hsync,
ein Daten-Freigabesignal DE und ein Punkt-Taktsignal CLK. Die Zeitsteuereinheit 11 überträgt
die RGB digitalen Videodaten zu den Source-Treiber-ICs des Daten-Treiberschaltkreises 12 auf
Art einer Mini-LVDS-Schnittstelle. Die Zeitsteuereinheit 11 erzeugt
unter Verwendung der Zeitsteuersignale Vsync, Hsync, DE und CLK
ein Daten-Zeitsteuersignal und ein Polarität-Steuersignal
zum Steuern einer Betriebszeit des Daten-Treiberschaltkreises 12 und
ein Gate-Zeitsteuersignal zum Steuern einer Betriebszeit des Gate-Treiberschaltkreises 13.
Die Zeitsteuereinheit 11 kann jeweils eine Frequenz des
Daten-Zeitsteuersignals und des Gate-Zeitsteuersignals basierend
auf einer Rahmenfrequenz von (60xi) Hz multiplizieren (wobei i eine
positive ganze Zahl ist), so dass digitale Videodaten, die mit einer
Rahmenfrequenz von 60 Hz zugeführt werden, im Pixelarray
der Flüssigkristallanzeigetafel 10 mit der Rahmenfrequenz
von (60xi) Hz wiedergegeben werden können. Die Zeitsteuerein heit 11 erzeugt
Steuersignale zum Steuern einer Signalausgabe vom Gamma-Spannungssteuerschaltkreis 16.
Die Steuersignale enthalten ein internes Polarität-Steuersignal
POL_H1, dessen logischer Pegel jede eine horizontale Periode invertiert
wird, ein internes Source-Ausgabe-Freigabesignal SOEI, dessen Impuls
jede eine horizontale Periode erzeugt wird, und ähnliches.
Das interne Polarität-Steuersignal POL_H1 und das interne Source-Ausgabe-Freigabesignal
SOEI sind jeweils im Wesentlichen gleich zu einem Polarität-Steuersignal, das
eine Polarität der vom Daten-Treiberschaltkreis 12 ausgegebenen
Datenspannung jede eine horizontale Periode invertiert, und zu einem
Source-Ausgabe-Freigabesignal, das bei einer vorhandenen 1-Punkt-Inversion
jede eine horizontale Periode eine Ladungsteilspannung oder eine
gemeinsame Spannung Vcom ausgibt. Da die Flüssigkristallanzeigetafel 10 im
Ausführungsbeispiel der Erfindung in einer N-Punkt-Inversion
angesteuert wird (wobei N eine ganze Zahl größer
gleich 2 ist), werden das interne Polarität-Steuersignal
POL_H1 und das interne Source-Ausgabe-Freigabesignal SOEI nicht
dem Daten-Treiberschaltkreis 12 zugeführt.
-
Das
Daten-Zeitsteuersignal enthält einen Source-Start-Impuls
SSP, ein Source-Abtasttaktsignal SSC, ein Source-Ausgabe-Freigabesignal
SOEO und ähnliches. Der Source-Start-Impuls SSP steuert
einen Startzeitpunkt einer Datenabtastoperation des Daten-Treiberschaltkreises 12.
Wenn eine Signalübertragung zwischen der Zeitsteuereinheit 11 und
dem Daten-Treiberschaltkreis 12 auf Art der Mini-LVDS-Schnittstelle
erfolgt, kann der Source-Start-Impuls SSP weggelassen werden. Das
Source-Abtasttaktsignal SSC steuert eine Datenabtastoperation innerhalb
des Daten-Treiberschaltkreises 12 basierend auf einer ansteigenden
oder abfallenden Flanke. Das Polarität-Steuersignal POL_H2
invertiert eine Polarität der Datenspannung, die jede N horizontale
Periode vom Daten-Treiberschaltkreis 12 ausgegeben wird.
Das Source-Ausgabe-Freigabesignal SOEO steuert einen Ausgabezeitpunkt
des Daten-Treiberschaltkreises 12. Wenn die Polarität
der den Datenleitungen D1 bis Dm zugeführten Datenspannung
invertiert wird, erzeugt das zu den Source-Treiber-ICs des Daten-Treiberschaltkreises 12 eingegebene
Source-Ausgabe-Freigabesignal SOEO einen hohen logischen Pegel-Impuls.
Daher enthält das Source-Ausgabe-Freigabesignal SOEO einen
Impuls, der jede N-horizontale Periode erzeugt wird.
-
Wenn
die Polarität der an die Datenleitungen D1 bis Dm angelegten
Datenspannung invertiert wird, legt jeder Source-Treiber-IC des
Daten-Treiberschaltkreises 12 als Antwort auf den Impuls
des Source-Ausgabe-Freigabesignals SOEO die Ladungsteilspannung
oder die gemeinsame Spannung Vcom an die Datenleitungen D1 bis Dm
an und während einer Periode mit niedrigem logischen Pegel
des Source-Ausgabe-Freigabesignals SOEO legt er die Datenspannung
an die Datenleitungen D1 bis Dm an. Die Ladungsteilspannung ist
eine durchschnittliche Spannung der benachbarten Datenleitungen,
an die die Datenspannungen mit jeweils unterschiedlicher Polarität
angelegt werden.
-
Das
Gate-Zeitsteuersignal enthält einen Gate-Start-Impuls GSP,
ein Gate-Verschiebungstaktsignal GSC, ein Gate-Ausgabe-Freigabesignal
GOE und ähnliches. Der Gate-Start-Impuls GSC steuert einen
Zeitpunkt eines ersten Gate-Impulses. Das Gate-Verschiebungstaktsignal
GSC ist ein Taktsignal zum Verschieben des Gate-Start-Impulses GSP.
Das Gate-Ausgabe-Freigabesignal GOE steuert einen Ausgabezeitpunkt
des Gate-Treiberschaltkreises 13.
-
Der
Gamma-Spannungserzeugungsschaltkreis 15 teilt eine hohe
Versorgungsspannung VDD und eine niedrige Versorgungsspannung VSS
(oder eine Bezugsspannung GND), um interne positive Gamma-Referenzspannungen
GMAI1 bis GMAI5 und interne negative Gamma-Referenzspannungen GMAI6
bis GMAI10 zu erzeugen. Ein Spannungsteilerschaltkreis des Gamma-Spannungserzeugungsschaltkreises 15 kann
zwischen einem Anschlußpunkt der hohen Versorgungsspannung
VDD und einem Anschlußpunkt der Bezugsspannung GND als
ein R-String-Schaltkreis ausgeführt sein, der in Serie
zueinander geschaltete Widerstände umfaßt. In
der herkömmlichen Flüssigkristallanzeigevorrichtung
werden dem Daten-Treiberschaltkreis 12 die internen positiven
und negativen Gamma-Referenzspannungen GMAI1 bis GMAI5 und GMAI6
bis GMAI10 zugeführt. Im Gegensatz dazu werden dem Daten-Treiberschaltkreis 12 im
Ausführungsbeispiel der Erfindung gemäß 3 und 9 Gamma-Referenzspannungen
GMAO1 bis GMAO5 und GMAO6 bis GMAO10 zugeführt, die durch
selektives Anheben oder Absenken von Pegeln der internen positiven
und negativen Gamma-Referenzspannungen GMAI1 bis GMAI5 und GMAI6
bis GMAI10 erhalten werden.
-
Der
Gamma-Spannungssteuerschaltkreis 16 erzeugt erste und zweite
Gamma-Spannungssteuersignale CT1 und CT2 mit jeweils einem Impuls,
der jede N-horizontale Periode erzeugt wird. Die ersten und zweiten
Gamma-Spannungssteuersignale CT1 und CT2 weisen gemäß dem
internen Polarität-Steuersignal POL_H1 und dem internen
Source-Ausgabe-Freigabesignal SOEI, die von der Zeitsteuereinheit 11 eingegeben
werden, einen vorgegebenen Zeitunterschied auf. Der Gamma-Spannungssteuerschaltkreis 16 kann
innerhalb der Zeitsteuereinheit 11 angeordnet sein und
kann durch einen logischen Schaltkreis ersetzt werden, der innerhalb
der Zeitsteuereinheit 11 angeordnet ist.
-
Der
Gamma-Spannungsanpassungsschaltkreis 17 paßt die
internen positiven und negativen Gamma-Referenzspannungen GMAI1
bis GMAI5 und GMAI6 bis GMAI10 gemäß den ersten
und zweiten Gamma-Spannungssteuersignalen CT1 und CT2 basierend
auf einer Tabelle gemäß 3 an, um
die dem Daten-Treiberschaltkreis 12 zuzuführenden
Gamma-Referenzspannungen GMAO1 bis GMAO5 und GMAO6 bis GMAO10 zu
erzeugen. Wie in 3 gezeigt, hebt der Gamma-Spannungsanpassungsschaltkreis 17 absolute Potentiale
GMA der internen positiven und negativen Gamma-Referenzspannungen
GMAI1 bis GMAI5 und GMAI6 bis GMAI10 auf GMA + α an, wenn
die ersten und zweiten Gamma-Spannungssteuersignale CT1 und CT2
einen hohen logischen Pegel aufweisen. Andererseits senkt der Gamma-Spannungssteuerschaltkreis 17 die
absoluten Potentiale GMA der internen positiven und negativen Gamma-Referenzspannungen
GMAI1 bis GMAI5 und GMAI6 bis GMAI10 auf GMA – α ab,
wenn die ersten und zweiten Gamma-Spannungssteuersignale CT1 und
CT2 einen niedrigen logischen Pegel aufweisen. Darüber
hinaus passt der Gamma-Spannungsanpassungsschaltkreis 17 die
absoluten Potentiale GMA der internen positiven und negativen Gamma-Referenzspannungen
GMAI1 bis GMAI5 und GMAI6 bis GMAI10 nicht an, wenn das erste Gamma-Spannungssteuersignal
CT1 mit einem niedrigen logischen Pegel und das zweite Gamma-Spannungssteuersignal
mit einem hohen logischen Pegel erzeugt wird, und führt
sie dem Daten-Treiberschaltkreis 12 zu.
-
4 ist
ein Ersatzschaltbild für ein Beispiel des TFT-Arrays.
-
Wie
in 4 gezeigt, sind Flüssigkristallspalten
in einer Reihe zwischen Datenleitungen D1 bis D5 angeordnet. Jede
der Datenleitungen D1 bis D5 ist mit den TFTs von verschiedenen
Flüssigkristallspalten verbunden. Jede der Gateleitungen
G1 bis G4 ist mit TFTs von verschiedenen Zeilen verbunden. Die TFTs
enthalten Source-Elektroden, die mit den Datenleitungen D1 bis D5
verbunden sind, Gate-Elektroden, die mit den Gateleitungen G1 bis
G4 verbunden sind, und Drain-Elektroden, die mit der Pixelelektrode 1 verbunden
sind. In der Flüssigkristallanzeigevorrichtung, in welcher
das TFT-Array von 4 eingesetzt wird, werden die
Flüssigkristallzellen, die auf derselben Zeile angeordnet
sind, auf die gleichzeitig vom Daten-Treiberschaltkreis 12 ausgegebenen
Datenspannungen geladen.
-
5 ist
ein Ersatzschaltbild, das ein anderes Beispiel des TFT-Arrays veranschaulicht.
-
Wie
in 5 gezeigt, sind Flüssigkristallspalten
in zwei Reihen zwischen Datenleitungen D1 bis D6 angeordnet. Jede
Datenleitung D1 bis D6 ist mit TFTs von linken Flüssigkristallspalten
und mit TFTs von rechten Flüssigkristallspalten verbunden,
wobei jede Datenleitung zwischen den linken und rechten Flüssigkristallspalten
eingefügt ist. Gateleitungen G1 bis G8 enthalten ungeradzahlige
Gateleitungen G1, G3, G5 und G7 und geradzahlige Gateleitungen G2,
G4, G6 und G8. Die ungeradzahligen Gateleitungen G1, G3, G5 und
G7 sind mit TFTs von ungeradzahligen Flüssigkristallzellen
in jeder Zeile der Flüssigkristallanzeigetafel 10 verbunden
und die geradzahligen Gateleitungen G2, G4, G6 und G8 sind mit TFTs
von geradzahligen Flüssigkristallzellen in jeder Zeile
der Flüssigkristallanzeigetafel 10 verbunden.
Die TFTs enthalten Source-Elektroden, die mit den Datenleitungen
D1 bis D6 verbunden sind, Gate-Elektroden, die mit den Gateleitungen
G1 bis G8 verbunden sind, und Drain-Elektroden, die mit der Pixelelektrode 1 verbunden
sind. Der Gate-Treiberschaltkreis 13 führt den
ungeradzahligen Gateleitungen G1, G3, G5 und G7 einen ungeraden
Gate-Impuls, der mit der auf die ungeradzahligen Flüssigkristallzellen
geladenen Datenspannung synchronisiert ist, zu und den geradzahligen
Ga teleitungen G2, G4, G6 und G8 einen geraden Gate-Impuls, der mit
der auf die geradzahligen Flüssigkristallzellen geladenen
Datenspannung synchronisiert ist. Die Datenspannungen, die vom Daten-Treiberschaltkreis 12 zeitlich
getrennt sind, werden den Datenleitungen D1 bis D6 zugeführt.
In der Flüssigkristallanzeigevorrichtung, in der das TFT-Array
aus 5 eingesetzt wird, werden die Datenspannungen
an die ungeradzahligen und die geradzahligen Flüssigkristallzellen
auf derselben Zeile in einer vorgegebenen Zeitspanne angelegt.
-
6 ist
ein Blockdiagramm, das eine Schaltkreisanordnung der Source-Treiber-ICs
des Daten-Treiberschaltkreises 12 veranschaulicht.
-
Wie
in 6 gezeigt, steuert jeder Source-Treiber-IC k Datenleitungen
an, wobei k eine positive ganze Zahl kleiner als m ist. Jeder Source-Treiber-IC
enthält ein Schieberegister 51, eine Datenwiederherstellungseinheit 52,
ein erstes Zwischenspeicherarray 53, ein zweites Zwischenspeicherarray 54,
einen Digital/Analogwandler (DAC) 55, einen Ladungsteilungsschaltkreis 56 und
einen Ausgabeschaltkreis 57.
-
Die
Datenwiederherstellungseinheit 52 stellt die digitalen
Videodaten RGBungerade und RGBgerade wieder her,
die von der Zeitsteuereinheit 11 auf Art einer Mini-LVDS
Schnittstelle empfangen werden, um dem ersten Zwischenspeicherarray 53 die
digitalen Videodaten RGBungerade und RGBgerade zuzuführen. Das Schieberegister 51 verschiebt
ein Abtastsignal gemäß dem Source-Abtasttaktsignal
SSC. Wenn das erste Zwischenspeicherarray 53 von der Datenwiederherstellungseinheit 52 Daten
empfängt, die die Anzahl von Zwischenspeicheroperationen
im ersten Zwischenspeicherarray 53 überschreiten,
erzeugt das Schieberegister 51 ein Übertragsignal
CAR. Das erste Zwischenspeicherarray 53 tastet die digitalen
Videodaten RGBungerade und RGBgerade von der
Datenwiederherstellungseinheit 52 als Antwort auf das sequentiell
vom Schieberegister 51 empfangene Abtastsignal ab, speichert
sie zwischen und gibt dann die digitalen Videodaten RGBungerade und
RGBgerade gleichzeitig aus. Das zweite Zwischenspeicherarray 54 speichert
die vom ersten Zwischenspeicherarray 53 empfangenen digitalen
Videodaten RGBungerade und RGBgerade zwischen.
Dann geben das zweite Zwischenspeicherarray 54 und die
zweiten Zwi schenspeicherarrays 54 der anderen Source-Treiber-ICs
die zwischengespeicherten digitalen Videodaten RGBungerade und
RGBgerade gleichzeitig während
einer niedrigen logischen Periode des Source-Ausgabe-Freigabesignals
SOEO aus. Der DAC 55 wandelt die vom zweiten Zwischenspeicherarray 54 empfangenen
digitalen Videodaten mittels der positiven Gamma-Referenzspannungen
GMAO1 bis GMAO5 und der negativen Gamma-Referenzspannungen GMAO6
bis GMAO10 in eine positive und in eine negative analoge Datenspannung
um. Ferner gibt der DAC 55 die Datenspannung, deren Polarität
jede N-horizontale Perioden invertiert wird, als Antwort auf das
Polarität-Steuersignal POL_H2 aus. Für die oben
beschriebene Arbeitsweise enthält der DAC 55 einen
P-Dekodierer, der die positiven Gamma-Referenzspannungen GMAO1 bis
GMAO5 empfängt, einen N-Dekodierer, der die negativen Gamma-Referenzspannungen GMAO6
bis GMAO10 empfängt, und einen Multiplexer, der eine Ausgabe
des P-Dekodierers und eine Ausgabe des N-Dekodierers als Antwort
auf das Polarität-Steuersignal POL_H2 auswählt.
Bei der 2-Punkt-Inversion wird ein logischer Pegel des Polarität-Steuersignals
POL_H2 alle zwei horizontalen Perioden invertiert, wie in 11 gezeigt.
Daher gibt bei der 2-Punkt-Inversion jeder Source-Treiber-IC die
Datenspannung aus, deren Polarität alle zwei horizontalen
Perioden invertiert wird. Der Ladungsteilungsschaltkreis 56 schließt
benachbarte Datenausgabekanäle kurz, um während
einer hohen logischen Periode des Source-Ausgabe-Freigabesignals
SOEO einen Durchschnittswert der benachbarten Datenspannungen als
Ladungsteilspannung auszugeben. Ansonsten legt der Ladungsteilungsschaltkreis 56 während
der hohen logischen Periode des Source-Ausgabe-Freigabesignals SOEO
die gemeinsame Spannung Vcom an die Datenausgabekanäle
an, um eine Änderung in einer scharfen Schwankungsbreite
zwischen den positiven und negativen Datenspannungen zu reduzieren,
die den Datenleitungen D1 bis Dm zugeführt werden sollen.
Der Ausgabeschaltkreis 57 minimiert eine Signaldämpfung
der den Datenleitungen D1 bis Dm zugeführten Datenspannung
mittels eines Zwischenspeichers.
-
7 ist
ein Blockdiagramm, das eine Schaltkreisanordnung der Gate-Treiber-ICs
des Gate-Treiberschaltkreises 13 veranschaulicht.
-
Wie
in 7 gezeigt, enthält jeder Gate-Treiber-IC
ein Schieberegister 61, einen Pegelwandler 63, mehrere
UND-Gates 62, die zwischen das Schieberegister 61 und
den Pegelwandler 63 geschaltet sind, und einen Invertierer 64,
der das Gate-Ausgabe-Freigabesignal GOE invertiert.
-
Das
Schieberegister 61 verschiebt sequentiell den Gate-Start-Impuls
GSP als Antwort auf das Gate-Verschiebungstaktsignal GSC mittels
mehrerer kaskadenartig geschalteter D-Flip-Flops. Jedes UND-Gate 62 führt
eine UND-Operation an einem Ausgabesignal des Schieberegisters 61 und
an einem Inversionssignal des Gate-Ausgabe-Freigabesignals GOE durch,
um eine Ausgabe zu erzeugen. Der Invertierer 64 invertiert
das Gate-Ausgabe-Freigabesignal GOE, um den UND-Gates 62 das
invertierte Gate-Ausgabe-Freigabesignal GOE zuzuführen.
Dementsprechend gibt jeder Gate-Treiber-IC während einer
niedrigen logischen Periode des Gate-Ausgabe-Freigabesignals GOE
eine hohe logische Spannung des Scan-Impulses aus. Der Pegelwandler 63 verschiebt
eine Schwankungsbreite der Ausgabespannung der UND-Gates 62 innerhalb
des Bereiches einer Arbeitsspannung der TFTs in den Pixelarrays
der Flüssigkristallanzeigetafel 10. Ein Ausgangssignal
des Pegelwandlers 63 wird den Gateleitungen G1 bis Gn sequentiell
zugeführt. Der Pegelwandler 63 kann vor dem Schieberegister 61 angeordnet
sein und das Schieberegister und die TFTs des Pixelarrays können
direkt auf dem Glassubstrat der Flüssigkristallanzeigetafel 10 angeordnet
sein.
-
8 veranschaulicht
ein Beispiel der positiven oder negativen Datenspannung, die von
den Source-Treiber-ICs bei der 2-Punkt-Inversion ausgegeben wird.
-
Wie
in 8 gezeigt, wird bei der 2-Punkt-Inversion alle
zwei horizontalen Perioden ein Impuls des Source-Ausgabe-Freigabesignals
SOEO erzeugt. Während einer niedrigen logischen Periode
des Source-Ausgabe-Freigabesignals SOEO gibt der Source-Treiber-IC
die positive/negative Datenspannung aus. Während einer
hohen logischen Periode des Source-Ausgabe-Freigabesignals SOEO
gibt der Source-Treiber-IC die Ladungsteilspannung oder die gemeinsame
Spannung Vcom aus. Dementsprechend legt der Source-Treiber-IC die
positive Datenspannung (oder die negative Datenspannung) an die
Datenleitungen an und legt dann während zweier horizontalen
Perioden die Ladungsteilspannung oder die gemeinsame Spannung Vcom
an die Datenleitungen an. Daraufhin legt der Source-Treiber-IC während
der folgenden zwei horizontalen Perioden die negative Datenspannung
(oder die positive Datenspannung) an die Datenleitungen an.
-
Die
absoluten Potenziale der Gamma-Referenzspannungen GMAO1 bis GMAO5
und GMAO6 bis GMAO10 werden vom Gamma-Spannungssteuerschaltkreis 16 und
vom Gamma-Spannungsanpassungsschaltkreis 17 selektiv angepasst.
Während einer Periode „A”, wenn eine
Polarität der Datenspannung invertiert ist, werden die
ersten und zweiten Gamma-Spannungssteuersignale CT1 und CT2 mit
einem hohen logischen Pegel erzeugt, wie in 3 und 8 gezeigt.
Während der Periode „A” steigen die absoluten
Potenziale der Gamma-Referenzspannungen GMAO1 bis GMAO5 und GMAO6
bis GMAO10 auf GMA + α an, wie in 3 und 9 gezeigt.
Während einer Periode „B” zwischen zwei
aufeinanderfolgenden Datenspannungen derselben Polarität
werden die logischen Pegel der ersten und zweiten Gamma-Spannungssteuersignale CT1
und CT2 auf einen niedrigen logischen. Pegel invertiert, wie in 3 und 8 gezeigt.
Während der Periode „B”, die vom Anlegen
einer vorigen Datenspannung bis zu einem Zeitpunkt reicht, bevor
eine Datenspannung derselben Polarität wie die vorige Datenspannung
an die Datenleitungen D1 bis Dm angelegt wird, fallen die absoluten
Potenziale der Gamma-Referenzspannungen GMAO1 bis GMAO5 und GMAO6
bis GMAO10 während einer Periode, die einem niedrigen logischen
Pegel des zweiten Gamma-Spannungssteuersignals CT2 entspricht, auf
GMA – α ab, wie in 3 und 9 gezeigt.
Während einer Periode „C”, wenn die auf
die Flüssigkristallzellen geladene positive/negative Datenspannung
gehalten wird, sind die logischen Pegel der ersten und zweiten Gamma-Spannungssteuersignale
CT1 und CT2 einander entgegengesetzt. Während der Periode „C” werden
die absoluten Potenziale der Gamma-Referenzspannungen GMAO1 bis GMAO5
und GMAO6 bis GMAO10 auf der GMA-Spannung gleich der bestehenden
Spannung gehalten, wie in 3 und 9 gezeigt.
Daher steigt ein absolutes Potenzial der vom Source-Treiber-IC ausgegebenen positiven/negativen
Datenspannung während der Periode „A” auf
ein höheres Potenzial als ein normales Potenzial an. Auf
der anderen Seite fällt ein absolutes Potenzial der vom
Source-Treiber IC ausgegebenen positiven/negativen Daten spannung
während der Periode „B” auf ein niedrigeres
Potenzial als das normale Potenzial ab. Während der Periode „C”,
wenn die auf die Flüssigkristallzellen geladene positive/negative
Datenspannung gehalten wird, wird die positive/negative Datenspannung
auf einem normalen Gamma-Kompensationsspannungspotenzial erzeugt.
Eine Impulsbreite des ersten Gamma-Spannungssteuersignals CT1 und
eine niedrige logische Periode des zweiten Gamma-Spannungssteuersignals
CT2 müssen angepasst werden, so dass Ladungsmengen von
aufeinanderfolgend erzeugten Datenspannungen derselben Polarität
zueinander gleich sind. Die Perioden „A”, „B”,
und „C” entsprechen einer horizontalen Austastperiode,
während der es keine Videodaten gibt.
-
10 ist
ein Schaltbild einer Schaltkreisanordnung des Gamma-Spannungssteuerschaltkreises 16. 11 zeigt
einen Schwingungsverlauf der Eingangs- und Ausgangs-Schwingungsverläufe
des Gamma-Spannungssteuerschaltkreises 16.
-
Wie
in 10 gezeigt, enthält der Gamma-Spannungssteuerschaltkreis 16 ein
Exklusiv-ODER (EOR) Gate, ein UND-Gate und eine Vielzahl von D-Flip-Flops
F/F, die jeweils kaskadenartig mit einem Ausgangsanschluss des EOR-Gates
und des UND-Gates verbunden sind.
-
Das
EOR-Gate erzeugt ein Ausgabesignal CT2_T mit einem hohen logischen
Pegel, wenn logische Pegel des internen Polarität-Steuersignals
POL_H1 und des internen Source-Ausgabe-Freigabesignals SOEI voneinander
verschieden sind. Ansonsten erzeugt das EOR-Gate das Ausgabesignal
CT2_T mit einem niedrigen logischen Pegel, um somit eine Exklusiv-ODER-Operation
durchzuführen. Das UND-Gate erzeugt ein Ausgabesignal CT1_T
mit einem hohen logischen Pegel, wenn logische Pegel des internen
Polarität-Steuersignals POL_H1 und des internen Source-Ausgabe-Freigabesignals
SOEI einen hohen logischen Pegel aufweisen. Ansonsten erzeugt das
UND-Gate das Ausgabesignal CT1_T mit einem niedrigen logischen Pegel, um
somit eine UND-Operation durchzuführen. Die D-Flip-Flops
F/F erzeugen sequentiell eine Ausgabe als Antwort auf das Punkt-Taktsignal
CLK, um somit die Ausgabe CT1_T des UND-Gates und die Ausgabe CT2_T des
EOR-Gates zu verzögern. Daher sind die ersten und zweiten
Gamma-Spannungssteuer signale CT1 und CT2 um eine vorgegebene Zeit
zu den Ausgabesignalen CT1_T und CT2_T verzögert. Die Verzögerungszeit kann
abhängig von der Anzahl der D-Flip-Flops F/F variieren.
-
Wenn
eine 3-Punkt-Inversion auf die Flüssigkristallanzeigevorrichtung
gemäß dem Ausführungsbeispiel der Erfindung
angewendet wird, können die ersten und zweiten Gamma-Spannungssteuersignale
CT1 und CT2 gemäß 13 angepasst
werden, indem das interne Polarität-Steuersignal POL_H1
und das interne Source-Ausgabe-Freigabesignal SOEI angepasst werden.
-
12 ist
ein Schaltbild einer Schaltkreisanordnung des Gamma-Spannungsanpassungsschaltkreises 17.
-
Wie
in 12 gezeigt, enthält der Gamma-Spannungsanpassungsschaltkreis 17 eine
Vielzahl von Operationsverstärkern (OP amps), an die die
internen positiven und negativen Gamma-Referenzspannungen GMAI1
bis GMAI5 und GMAI6 bis GMAI10 angelegt werden, Widerstände
R_CT1 und R_CT2, die zwischen einen Ausgangsanschluss des Gamma-Spannungssteuerschaltkreises 16 und
einen invertierenden Eingangsanschluß (–) von
jedem Operationsverstärker geschaltet sind, und Widerstände
Ra_1 und Ra_2, die zwischen den invertierenden Eingangsanschluß (–)
und einen Ausgangsanschluss von jedem Operationsverstärker
geschaltet sind.
-
Nicht-invertierende
Eingangsanschlüsse (+) der Operationsverstärker
sind mit Ausgangsanschlüssen eines Spannungsverteilungsschaltkreises
des Gamma-Spannungserzeugungsschaltkreises 15 verbunden. Daher
werden die internen positiven und negativen Gamma-Referenzspannungen
GMAI1 bis GMAI5 und GMAI6 bis GMAI10 in den nicht-invertierenden
Eingangsanschluß (+) eines jeden Operationsverstärkers
eingegeben. Die absoluten Potenziale der positiven und negativen
Gamma-Referenzspannungen GMAO1 bis GMAO5 und GMAO6 bis GMAO10, die
von den Operationsverstärkern ausgegeben werden, können
entsprechend den ersten und zweiten Gamma-Spannungssteuersignalen
CT1 und CT2 angehoben oder abgesenkt werden, wie in folgender Gleichung
1 angedeutet.
-
-
In
der obigen Gleichung 1 gibt N die Anzahl von Verzweigungen von jeder
Gamma-Referenzspannung an, wobei N 1, 2, ..., N ist.
-
In
diesem Ausführungsbeispiel können die Ladungsmengen
der Datenspannungen bei der N-Punkt-Inversion vereinheitlicht werden,
indem die Potenziale der Gamma-Referenzspannungen GMAO1 bis GMAO5
und GMAO6 bis GMAO10 während der Periode „A”,
wenn die Polarität der Datenspannung invertiert wird, angehoben
werden und indem die Potenziale der Gamma-Referenzspannungen GMAO1
bis GMAO5 und GMAO6 bis GMAO10 während der Periode „B” zwischen
den Datenspannungen derselben Polarität abgesenkt werden.
In diesem Ausführungsbeispiel können auch andere
Verfahren angewendet werden. Beispielsweise können die
Ladungsmengen der Datenspannungen bei der N-Punkt-Inversion vereinheitlicht
werden, indem die Potenziale der Gamma-Referenzspannungen GMAO1
bis GMAO5 und GMAO6 bis GMAO10 während der Periode „A” angehoben
werden, ohne die Potenziale der Gamma-Referenzspannungen GMAO1 bis
GMAO5 und GMAPO6 bis GMAO10 während der Periode „B” abzusenken.
Wie oben beschrieben kann jede der Perioden „A” und „B” abhängig
von den ersten und zweiten Gamma-Spannungssteuersignalen CT1 und
CT2 angepasst werden.
-
Wie
oben beschrieben, können die Ladungsmengen der Datenspannungen
in der Flüssigkristallanzeigevorrichtung und in dem Verfahren
zum Ansteuern derselben gemäß dem Ausführungsbeispiel
der Erfindung bei der N-Punkt-Inversion vereinheitlicht werden,
indem die Potenziale der Gamma-Referenzspannungen während
der Periode „A”, wenn die Polarität der
Datenspannung invertiert ist, angehoben werden. Daher können
die Helligkeit und das Kontrastverhältnis gesteigert und
die Anzeigequalität verbessert werden.
-
Obwohl
Ausführungsformen mit Bezug auf eine Anzahl von veranschaulichenden
Beispielen davon beschrieben sind, ist es ersichtlich, dass zahlreiche
andere Abwandlungen und Ausführungsbeispiele vom Fachmann
abgeleitet werden können, die innerhalb des Schutzbereichs
der Grundprinzipien dieser Offenlegung fallen. Insbesondere sind
verschiedene Variationen und Abwandlungen in den Einzelteilen und/oder
in Anordnungen der Gegenstandskombinationen innerhalb des Schutzbereichs
der Offenbarung, der Zeichnungen und den anhängenden Ansprüchen
möglich. Zusätzlich zu Variationen und Abwandlungen
in den Einzelteilen und/oder Anordnungen werden den Fachleuten ebenfalls
alternative Verwendungen offensichtlich sein.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- - KR 10-2009-0038381 [0001]