JP3890189B2 - リップルフィルタ - Google Patents
リップルフィルタ Download PDFInfo
- Publication number
- JP3890189B2 JP3890189B2 JP2000270089A JP2000270089A JP3890189B2 JP 3890189 B2 JP3890189 B2 JP 3890189B2 JP 2000270089 A JP2000270089 A JP 2000270089A JP 2000270089 A JP2000270089 A JP 2000270089A JP 3890189 B2 JP3890189 B2 JP 3890189B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- resistor
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
【発明の属する技術分野】
本発明はリップルフィルタに関するものである。
【0002】
【従来の技術】
従来例のリップルフィルタを図3に例示して説明する。
このリップルフィルタは直流電源用で入力端子101に入力電源のプラス側が接続され、出力端子102にはVCO等の負荷が接続される。抵抗器R3とコンデンサC3とによって時定数が決定されるローパスフィルタが構成されている。コンデンサC3の両端電圧は入力電源側のリップル成分が抑圧されており、この電圧によりエミッタフォロア接続のトランジスタQ3が制御され、出力端子102からはリップル成分が抑圧された出力電圧が出力されるのである。
起動時には、入力電源がオンとなった瞬間にコンデンサC3には抵抗器R3を介して充電電流が流れ始め、コンデンサC3の両端電圧は、抵抗器R3の抵抗値RとコンデンサC3の容量値Cとによって決定される時定数で立ち上がることになる。
【0003】
そして、コンデンサC3の両端電圧の立ち上がりの初期段階におけるコンデンサC3への充電時間を短縮するために、前記抵抗器R3にはダイオードD3が順方向に並列接続されている。
従って、前記ダイオードD3に順方向電流が流れている間は出力電圧は未だ安定していないことになる。
以上のような構成のリップルフィルタは、VCOの電源電圧を安定させるためにも用いられている。そして、このようなVCOの出力電圧をシステムクロックとして用いるように構成されているデジタル式の周波数シンセサイザ(いわゆるDDS)においては、当該周波数シンセサイザからデータを送出させるためには前記VCOの起動が必須条件となる。また、前記デジタル式の周波数シンセサイザのようにゲートアレイ構成の回路においてはシステムクロックが入力されていないとデータを受け付けないように構成されている。
【0004】
そのため、VCOの電源電圧が安定した後であって、且つ、VCOの発振起動時間が経過してから、前記周波数シンセサイザからの出力信号を有効とするようにタイミングを制御する必要がある。そのために、VCOの出力電圧の変化範囲の設定により、PLL回路のキャプチャーレンジから外れる場合には起動時に強制的にPLL回路のロック電圧を一定の電圧とするための回路(通称キック回路と称される回路)が用いられている。
そして、VCOの電源電圧が安定するまで前記キック回路によってロック電圧を操作し続ける必要がある。
【0005】
【発明が解決しようとする課題】
一方、従来のリップルフィルタにおいては、起動直後の状態において電源電圧が安定したか否かを知ることができないとともに、前記キック回路によるロック電圧の操作時間が短すぎると不具合が発生するので、前記キック回路によるロック電圧の操作時間は十分なマージンを見込んで長めに設定せざるをえなかった。
従って、前記周波数シンセサイザからの出力信号を有効とするまでの時間が無駄に長くなって起動時間が長くなるという問題があった。
また、以上のようなVCOの例以外にも、低周波増幅装置等においても、電源電圧が安定するまでは出力にポップ音が出ることがあるという問題もあった。
【0006】
そこで、本発明は、VCOや低周波増幅装置の電源に用いられるリップルフィルタを改善して、起動直後の状態において電源電圧が安定したタイミングを知ることのできる技術を提供して、VCOを用いた装置や低周波増幅装置の特性を改善することを目的としてなされたものである。
【0007】
本発明の請求項1のリップルフィルタにおいては、抵抗器とコンデンサとが直列接続されたローパスフィルタを含み、入力電源に含まれるリップル成分を除去して出力するように構成されたリップルフィルタにおいて、前記ローパスフィルタの抵抗器の両端にトランジスタのエミッタとベースとを順方向に並列接続するとともに、前記トランジスタのコレクタから前記抵抗器と前記コンデンサとの接続点の電圧情報を出力するように構成したことを特徴としている。
【0009】
【発明の実施の形態】
以下に、本発明にかかるリップルフィルタを、その実施の形態を示した図面に基づいて詳細に説明する。
【0010】
図1は、本発明のリップルフィルタの実施の形態を電源回路に用いた周波数シンセサイザの構成図であり、電源装置1と、リップルフィルタ2と、VCO3と、このVCO3を含んだPLL回路4と、デジタル式の周波数シンセサイザ(以後単にDDSと略称する。)5と、これらの回路を制御するためのマイクロコンピュータ(以下単にCPUと略称する。)6とから構成されている。
【0011】
前記電源装置1は交流電源を整流して直流電圧を供給するものであるが、出力される直流電圧には若干のリップル成分が含まれている。
リップルフィルタ2は前記電源装置1から出力される直流電圧を入力電源として、リップル成分を除去して前記VCO3の電源として供給するものであり、抵抗器R1とコンデンサC1とからなるローパスフィルタと、コレクタが電源入力端子INに接続され、エミッタが出力端子OUTに接続され、ベースが前記抵抗器R1とコンデンサC1の接続点P1に接続された第1のトランジスタQ1と、ベースが抵抗器R2を介して前記抵抗器R1とコンデンサC1の接続点P1に接続され、エミッタが電源入力端子INに接続され、コレクタが検出端子DETに接続された第2のトランジスタQ2とから構成されている。なお、前記抵抗器R2の抵抗値は抵抗器R1の抵抗値より十分に小さい値としておく。
このリップルフィルタ2の検出端子DETから出力される検出電圧もしくは変化するタイミングは、前記CPU6によって監視されている。
【0012】
VCO3は前記出力端子OUTから直流電圧が供給されると作動する電圧制御発振器である。PLL回路4は前記VCO3を含んでPLL発振回路を構成し、その出力周波数をDDS5のシステムクロックとして出力する。
DDS5は、前記VCO3から出力されるシステムクロックに基づいて周波数データメモリをアクセスして所定の周波数を直接生成して出力するように構成されている。このDDS5の出力信号が有効とされるタイミングは前記CPU6によって制御される。
以上の構成においては、トランジスタQ2は、請求項1におけるトランジスタに相当する構成である。
【0013】
上記構成において、
前記電源装置1から直流電圧が出力され始めた起動直後の状態においては、
コンデンサC1の両端電圧はほぼ0ボルトであるので、トランジスタQ2はオンされてベース電流が流れる。従って、前記コンデンサC1には、前記抵抗器R1を介して充電が開始されるとともに、前記トランジスタQ2と抵抗器R2からも充電電流が供給される。このとき、前記抵抗器R2の抵抗値は抵抗器R1の抵抗値より十分に小さい値とされているので、従来例の図3におけるダイオードD3と同様に充電時間が短縮される。
また、前記トランジスタQ2がオンされている間は、前記検出端子DETにはコレクタを介して検出電圧が出力されるので、CPU6によってこの検出端子DETを監視することによってリップルフィルタ2の出力電圧が安定するタイミングを知ることができる。リップルフィルタ2の出力電圧が安定すると、VCO3の電源電圧も安定するのでPLL回路4から出力される発振周波数も安定する。従って、PLL回路4から出力される発振周波数をシステムクロックとして作動するDDS5の動作も確実となる。
【0014】
そして、コンデンサC1への充電が所定のレベルに達するとトランジスタQ2はオフされて、検出端子DETから検出電圧は出力されなくなる。
即ち、CPU6によって前記検出端子DETを監視することによってコンデンサC1の両端電圧、もしくは抵抗器R1とコンデンサC1との接続点P1の電圧情報を知ることができるのである。
そこで、起動直後の前記検出電圧が出力されている間はCPU6によって前記DDS5の出力信号を無効にし、前記検出電圧が出力されなくなったタイミングでDDS5の出力を有効とするように制御することによって、無駄に長い時間待機することなく、必要にして十分に短い時間でDDS5の出力を有効とすることができるのである。
【0015】
従って、図1の構成の周波数シンセサイザによれば、出力信号のC/N比が向上するとともに、起動後に短時間で電源電圧を安定させて出力信号のロックアップを高速化することができる。さらに、前記検出電圧によって出力信号を有効にするタイミングを制御するために確実な起動が実現できる。
なお、前記CPU6を介しての制御に代えて、前記検出端子DETの検出電圧によって直接DDS5の出力信号の有効/無効を制御するように構成してもよい。
【0016】
また、前記抵抗器R1とコンデンサC1の接続点P1の電圧情報を監視することは、抵抗器R1もしくはコンデンサC1の両端電圧を監視することや、抵抗器R1に並列接続したダイオードやトランジスタのオン/オフ状態を直接もしくは間接的に監視することによっても実現することができる。
請求項1にいうところの出力手段としては、図1に示したトランジスタQ2に代えて、フォトカプラ等を用いることも可能である。
【0017】
また、図2に示したように、本発明によるリップルフィルタ2を、電源装置1から低周波増幅回路7への電源ラインに挿入し、前記抵抗器R1とコンデンサC1の接続点P1の電圧情報によって、前記低周波増幅回路7の出力信号をミュートする等の制御を行うことによって、起動時の出力信号に含まれるポップ音の発生を防止することも可能になる。
【0018】
【発明の効果】
本発明のリップルフィルタによれば、ローパスフィルタを構成する抵抗器とコンデンサとの接続点の電圧情報を出力するために、トランジスタを用いるので簡単な回路構成でリップルフィルタの出力電圧が安定するタイミングを知ることができる。
【図面の簡単な説明】
【図1】本発明にかかるリップルフィルタの実施の形態を電源回路に用いた周波数シンセサイザの構成図である。
【図2】本発明にかかるリップルフィルタの実施の形態を電源回路に用いた低周波増幅装置の構成図である。
【図3】従来例のリップルフィルタの構成図である。
【符号の説明】
1 電源装置
2 リップルフィルタ
3 VCO
4 PLL回路
5 デジタル式の周波数シンセサイザ(DDS)
6 マイクロコンピュータ(CPU)
R1 抵抗器
C1 コンデンサ
P1 接続点
Q1 第1のトランジスタ
Q2 第2のトランジスタ、ダイオード、出力手段
Claims (1)
- 抵抗器とコンデンサとが直列接続されたローパスフィルタを含み、入力電源に含まれるリップル成分を除去して出力するように構成されたリップルフィルタにおいて、
前記ローパスフィルタの抵抗器の両端にトランジスタのエミッタとベースとを順方向に並列接続するとともに、
前記トランジスタのコレクタから前記抵抗器と前記コンデンサとの接続点の電圧情報を出力するように構成したこと
を特徴とするリップルフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270089A JP3890189B2 (ja) | 2000-09-06 | 2000-09-06 | リップルフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270089A JP3890189B2 (ja) | 2000-09-06 | 2000-09-06 | リップルフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002084737A JP2002084737A (ja) | 2002-03-22 |
JP3890189B2 true JP3890189B2 (ja) | 2007-03-07 |
Family
ID=18756591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000270089A Expired - Fee Related JP3890189B2 (ja) | 2000-09-06 | 2000-09-06 | リップルフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3890189B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101330415B1 (ko) | 2009-04-30 | 2013-11-20 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
-
2000
- 2000-09-06 JP JP2000270089A patent/JP3890189B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002084737A (ja) | 2002-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3031293B2 (ja) | パワーオンリセット回路 | |
US20030132741A1 (en) | Low power oscillator circuit | |
US6888391B2 (en) | Clock generating circuit and clock generating method | |
KR100271951B1 (ko) | 파워 온 리셋 회로 | |
JP3890189B2 (ja) | リップルフィルタ | |
US6900701B2 (en) | Automatic detection, selection and configuration of clock oscillator circuitry | |
JP3504016B2 (ja) | スイッチング電源回路 | |
US6621311B2 (en) | Power noise prevention circuit in microcontroller unit | |
US6870353B2 (en) | Power supply control circuit and LSI using the same | |
JP2776772B2 (ja) | 発振制御回路 | |
JP4370123B2 (ja) | モータロック保護回路 | |
JP2606100B2 (ja) | 半導体集積回路 | |
JP2703410B2 (ja) | 電圧コンバータ回路 | |
JP3447068B2 (ja) | 半導体集積回路の内部電圧発生装置 | |
JP2004304334A (ja) | 半導体装置及びリセット信号送出方法 | |
JP2002359550A (ja) | スリープ・モードからの回復機能を有するディジタル制御式発振器 | |
JP3406827B2 (ja) | 電子スイッチ装置 | |
JPH0734623B2 (ja) | バッテリ電源供給回路 | |
JP2005311686A (ja) | 発振回路 | |
JP2005051854A (ja) | 起動処理回路 | |
JPH0612135A (ja) | 半導体集積回路装置 | |
JPH10222980A (ja) | 半導体集積回路装置 | |
JPS5951011B2 (ja) | 安定化電源回路 | |
JP2003318271A (ja) | 半導体集積回路 | |
JP2003263248A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3890189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |