DE102008029194B4 - Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse - Google Patents

Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse Download PDF

Info

Publication number
DE102008029194B4
DE102008029194B4 DE102008029194A DE102008029194A DE102008029194B4 DE 102008029194 B4 DE102008029194 B4 DE 102008029194B4 DE 102008029194 A DE102008029194 A DE 102008029194A DE 102008029194 A DE102008029194 A DE 102008029194A DE 102008029194 B4 DE102008029194 B4 DE 102008029194B4
Authority
DE
Germany
Prior art keywords
layer
via hole
forming
semiconductor device
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008029194A
Other languages
English (en)
Other versions
DE102008029194A1 (de
Inventor
Jong Taek Cheongju Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008029194A1 publication Critical patent/DE102008029194A1/de
Application granted granted Critical
Publication of DE102008029194B4 publication Critical patent/DE102008029194B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren, umfassend:
Bereitstellen eines System-in-Package, das ein Mehrschicht-Halbleiterbauelement enthält, das Halbleiterbauelemente hat, die in einer Vielzahl von Schichten gestapelt sind; und dann
Ausbilden eines Durchkontaktierungs-Lochs, das sich durch die Vielzahl von Schichten erstreckt; und dann
Ausbilden eines brennbaren Materials, das eine hohe Viskosität hat, an einem untersten Teil des Durchkontaktierungs-Lochs; und dann
Ausbilden einer Durchkontaktierungs-Elektrode durch Füllen des Durchkontaktierungs-Lochs mit Kupfer, wobei das Ausbilden der Durchkontaktierungs-Elektrode folgendes umfasst:
Ausbilden einer Kupfer-Impfschicht auf der gesamten Oberfläche des Mehrschicht-Halbleiterbauelementes und auf den Innenwänden des Durchkontaktierungs-Lochs; und dann
Ausbilden einer Kupferschicht im Durchkontaktierungs-Loch und auf der gesamten Oberfläche des Mehrschicht-Halbleiterbauelementes und auf den Innenwänden des Durchkontaktierungs-Lochs; und dann
Entfernen eines Teils der Kupferschicht, die auf dem obersten Teil des Mehrschicht-Halbleiterbauelementes ausgebildet ist; und dann
Entfernen der Schicht aus brennbarem Material und eines Teils der Kupferschicht, die auf dem untersten Teil der Schicht aus brennbarem Material...

Description

  • HINTERGRUND
  • Zusammen mit dem Trend zur Multifunktion und Miniaturisierung verschiedener elektronischer Bauelemente kann ein Halbleiterbauelement, wie ein integrierter Schaltkreis, der eine Mehrschichtstruktur hat, in einem elektronischen Bauelement bereitgestellt werden. Ein solches Mehrschicht-Halbleiterbauelement kann eine Vielzahl von Schaltkreisen enthalten und so strukturiert sein, dass es geringe Abmessungen hat, wobei die Integrationsdichte eines Halbleiterbauelementes sich erhöht. Zum Beispiel wird ein hochintegriertes Halbleiterbauelement vorgeschlagen, das eine Struktur hat, in der LSI-Chips, die eine über eine Vielzahl von Schichten gehende Durchkontaktierungs-Elektrode haben, geschichtet und befestigt werden, sowie ein dreidimensionales (3D) Halbleiterbauelement, das eine Struktur hat, in der eine Vielzahl von Halbleitersubstraten, auf denen sich integrierte Schaltkreise befinden, geschichtet werden.
  • In diesem Zusammenhang zeigt die DE 10 2005 004 365 A1 ein Verfahren zum Herstellen einer vertikalen Leiterstruktur, bei dem ein Durchgangsloch mit einem hohen Aspektverhältnis gefüllt wird, welches im Rahmen der dreidimensionalen Integration eingesetzt wird. Ähnliche Verfahren sind aus der US 6 852 627 B2 der KR 1020040060843 AA und der DE 100 44 540 C1 bekannt.
  • Als eine Schlüsseltechnologie zur Realisierung kompakter, leichter und dünner elektronischer Geräte wurden verschiedene Gehäuse-Technologien für Halbleiterbauelemente entwickelt, um eine Montage von Halbleiter-Chips mit hoher Dichte zu realisieren. Als eine mit der Gehäusestruktur von Halbleiterbauelementen verwandte Technologie zur Verringerung der Fläche, die zur Montage der Halbleiterbauelemente auf einer Hauptplatine benötigt wird, wurde ein Gehäuse vom Anschluss-Einsteck-Typ, wie z. B. ein Dual-Inline-Gehäuse (DIP), ein durch Anschlüsse am Umfang oberflächenmontierbares Gehäuse, wie ein Small Outline Gehäuse (SOP), und ein Gehäuse, das externe Ausgangs-Anschlüsse in Form eines Gitters auf der Unterseite des Gehäuses hat, wie ein Ball Grid Array (BGA), entwickelt. Als eine Technologie zur Realisierung einer Montage mit hoher Dichte durch Verringerung des Flächenverhältnisses eines Gehäuses zu den Halbleiter-Chips, wird ferner der Abstand der externen Ausgangs-Anschlüsse klein, und die Verringerung der Größe des Gehäuses wird durch die Miniaturisierung der Leitungen des Substrates gefördert.
  • Es wurde eine Technologie der Mehrchip-Gehäuse zur Montage einer Vielzahl von Halbleiter-Chips in einem einzigen Gehäuse entwickelt. Beim Mehrchip-Gehäuse wurde eine Technologie eines Gehäuses mit gestapelten Chips entwickelt, um eine Vielzahl von Halbleiter-Chips zu stapeln, um eine Montage mit höherer Dichte zu realisieren. Ferner wird ein Mehrchip-Gehäuse, das durch Unterbringung einer Vielzahl von Halbleiter-Chips, die verschiedene Funktionen haben, in einem einzigen Gehäuse systematisiert wird, als System-in-Package (SIP) bezeichnet, und die Entwicklung des SIP wurde durchgeführt.
  • Inzwischen hat ein gesondertes Verfahren zur Gehäuseunterbringung mit hoher Dichte und Montage von Halbleiter-Chips als Verfahren zur Realisierung von kompakten, leichten und dünnen elektronischen Geräten Aufmerksamkeit erlangt. Das gesonderte Verfahren verwendet ein System-on-Chip (SOC), so dass Speicher, Logik und analoge Schaltkreise und ähnliches, bei denen es sich um unterschiedliche Halbleiter-Chips handelt, gemischt bestückt werden, um Systemfunktionen in einem einzigen Chip zu integrieren.
  • Für den Fall der Integration von Speicher, Logik-Schaltkreisen und ähnlichem in einem einzigen Chip ist es jedoch schwierig, einen Speicher-Schaltkreis für kleine Spannungen zu erhalten, und somit ist es erforderlich, im Logik-Schaltkreis erzeugte Störungen zu kontrollieren. Im Fall, dass ein bipolarer analoger Schaltkreis gemischt bestückt wird, ist es ferner schwierig, den analogen Schaltkreis in einem CMOS-Schaltkreis herzustellen, der Speicher und Logik-Schaltkreisen gleich ist. Folglich wurde anstelle des SOC einem SIP Aufmerksamkeit geschenkt, das in der Lage ist, in kurzer Zeit mit geringen Kosten entwickelt zu werden und dieselben Funktionen hat wie das System-on-Chip.
  • Eine Technologie, die zur Herstellung von 3D-Mehrschicht-LSI und SIP erforderlich ist, ist eine Technologie zum Ausbilden einer Durchkontaktierungs-Elektrode in einem Halbleitersubstrat. Ein aktueller Prozess zum Ausbilden einer Durchkontaktierungs-Elektrode in einem Silizium-(Si)-Wafer hat viele Prozessschritte. Darüber hinaus ist es schwierig, eine Durchkontaktierungs-Elektrode auszubilden, die eine große Tiefe hat. Eine Durchkontaktierungs-Elektrode, die in der Lage ist, Bauelemente zu kontaktieren, muss ausgebildet sein, verschiedene Bauelemente in einem Gehäuse unterzubringen. Um die Durchkontaktierungs-Elektrode auszubilden, wird Metall in das Durchkontaktierungs-Loch gefüllt, das in einem vorherigen Schritt durch Ätzen ausgebildet wurde, um einen Leiter auszubilden, durch den Strom fließen kann. Das SIP enthält ein Mehrschicht-Halbleiterbauelement, in dem Halbleiterbauelemente in einer Vielzahl von Schichten gestapelt sind. Als gesamte Dicke des Mehrschicht-Halbleiterbauelementes, das eine Vielzahl von Schichten hat, hat das Durchkontaktierungs-Loch im Vergleich zu einer Öffnungsfläche eine sehr große Tiefe. Folglich besteht das Problem, dass es schwierig ist, eine enge Durchkontaktierungs-Elektrode auszubilden, indem man durch einen allgemeinen chemischen Gasphasenabscheidungs-Prozess (CVD) Wolfram in ein Durchkontaktierungs-Loch füllt.
  • ZUSAMMENFASSUNG
  • Ausführungen beziehen sich auf ein Verfahren zum Ausbilden einer Metallelektrode eines SIP und spezieller auf ein Verfahren zum Ausbilden einer Metallelektrode eines SIP, das ein Mehrschicht-Halbleiterbauelement enthält, bei dem Halbleiterbauelemente in einer Vielzahl von Schichten gestapelt sind, so dass die Metallelektrode als gemeinsame Elektrode der Halbleiterbauelemente dient, die in den entsprechenden Schichten angeordnet sind, um die entsprechenden Schichten zu durchlaufen.
  • Ausführungen beziehen sich auf ein Verfahren zum Ausbilden einer Metallelektrode eines SIP und spezieller auf ein Verfahren zum Ausbilden einer Metallelektrode eines SIP, mit dem die Durchkontaktierungs-Elektrode stabil ausgebildet wird, wobei das SIP ein Mehrschicht-Halbleiterbauelement enthält, das eine lange Durchkontaktierungs-Elektrode hat, die eine Vielzahl von Schichten durchläuft.
  • Erfindungsgemäße Ausführungen beziehen sich auf ein Verfahren zum Ausbilden einer Metallelektrode eines SIP, das ein Mehrschicht-Halbleiterbauelement enthält, das Halbleiterbauelemente enthält, bei denen Halbleiterbauelemente in einer Vielzahl von Schichten gestapelt sind und das mindestens einen der folgenden Schritte umfassen kann:
    Ausbilden eines Durchkontaktierungs-Lochs, das die Vielzahl von Schichten durchläuft; und dann
    Beschichten und Abdichten eines unteren Teils des Durchkontaktierungs-Lochs mit einem brennbaren Material, das eine hohe Viskosität hat; und dann Ausbilden einer Durchkontaktierungs-Elektrode durch Füllen des Durchkontaktierungs-Lochs mit Kupfer, wobei das Ausbilden
    der Durchkontaktierungs-Elektrode folgendes umfasst:
    Ausbilden einer Kupfer-Impfschicht auf der gesamten Oberfläche des Mehrschicht-Halbleiterbauelementes und auf den Innenwänden des Durchkontaktierungs-Lochs; und dann
    Ausbilden einer Kupferschicht im Durchkontaktierungs-Loch und auf der gesamten Oberfläche des Mehrschicht-Halbleiterbauelementes und auf den Innenwänden des Durchkontaktierungs-Lochs; und dann
    Entfernen eines Teils der Kupferschicht, die auf dem obersten Teil des Mehrschicht-Halbleiterbauelementes ausgebildet ist; und dann
    Entfernen der Schicht aus brennbarem Material und eines Teils der Kupferschicht, die auf dem untersten Teil der Schicht aus brennbarem Material ausgebildet ist.
  • Weitere erfindungsgemäße Ausführungen beziehen sich auf ein Verfahren, das mindestens einen der folgenden Schritte umfassen kann:
    Bereitstellen eines System-in-Package, das ein Mehrschicht-Halbleiterbauelement enthält, das Halbleiterbauelemente hat, die in einer Vielzahl von Schichten gestapelt sind; und dann
    Ausbilden eines Durchkontaktierungs-Lochs, das sich durch die Vielzahl von Schichten erstreckt; und dann
    Ausbilden einer Schicht, die aus einem organischen Material besteht, auf der untersten Oberfläche des Mehrschicht-Halbleiterbauelementes und auf einem untersten Ende des Durchkontaktierungs-Lochs, um das unterste Ende des Durchkontaktierungs-Lochs abzudichten; und dann
    Ausbilden einer Kupfer-Impfschicht auf der untersten Oberfläche der Schicht, die aus einem organischen Material besteht, auf den Innenwänden des Durchkontaktierungs-Lochs und auf der obersten Oberfläche des Mehrschicht-Halbleiterbauelementes; und dann
    Ausbilden einer Kupferschicht auf der Kupfer-Impfschicht; und dann
    Entfernen eines Teils der Kupferschicht, die auf dem obersten Teil des Mehrschicht-Halbleiterbauelementes ausgebildet ist; und dann
    Entfernen der aus einem organischen Material bestehenden Schicht und der Kupferschicht, die auf dem untersten Teil der Schicht aus brennbarem Material ausgebildet ist, um dadurch eine Durchkontaktierungs-Elektrode auszubilden.
  • ZEICHNUNGEN
  • Die beispielhaften 1A bis 1F zeigen ein Verfahren, um gemäß Ausführungen eine Durchkontaktierungs-Elektrode eines System-in-Package, das ein Mehrschicht-Halbleiterbauelement enthält, auszubilden.
  • BESCHREIBUNG
  • Im Folgenden wird im Detail Bezug auf Ausführungen genommen, von denen Beispiele in den begleitenden Zeichnungen gezeigt sind. Wo möglich, werden in den Zeichnungen dieselben Referenznummern benutzt, um gleiche oder ähnliche Teile zu bezeichnen.
  • Die beispielhaften 1A bis 1F zeigen die sequentiellen Schritte eines Verfahrens, um gemäß Ausführungen eine Durchkontaktierungs-Elektrode eines SIP, das ein Mehrschicht-Halbleiterbauelement enthält, auszubilden. Ein solches Verfahren kann das Ausbilden einer Durchkontaktierungs-Elektrode eines Mehrschicht-Halbleiterbauelementes umfassen, das eine zweistöckige Struktur hat. Ausführungen können jedoch auf ein Verfahren zum Ausbilden einer Durchkontaktierungs-Elektrode eines Mehrschicht-Halbleiterbauelementes angewendet werden, das drei oder mehr Schichten hat, ohne darauf begrenzt zu sein.
  • Wie in der beispielhaften 1A gezeigt, kann ein Durchkontaktierungs-Loch 102 in einem Mehrschicht-Halbleiterbauelement ausgebildet werden und sich dadurch erstrecken. Das Durchkontaktierungs-Loch 102 kann dann mit einem leitfähigen Material gefüllt werden, um eine Durchkontaktierungs-Elektrode auszubilden. In einem SIP, das eine Vielzahl von Halbleiterbauelement-Schichten hat, kann eine Durchkontaktierungs-Elektrode ausgebildet werden, die sich durch eine Vielzahl von Schichten erstreckt, so dass Stromversorgungsleitungen der Halbleiterbauelemente der entsprechenden Schichten oder Leitungen mit verschiedenen Eingangs- und Ausgangssignalen miteinander verbunden sind.
  • Wie in der beispielhaften 1F gezeigt, kann das Mehrschicht-Halbleiterbauelement gemäß Ausführungen einen ersten Transistor-Teil 104, der Transistor-Bauelemente einer ersten Schicht hat, die eine unterste Schicht in einer Mehrschicht-Struktur ist, einen ersten Metall-Teil 106, der Metallleitungen in der ersten Schicht hat, einen ersten Durchkontaktierungs-Teil 108, der die Metallleitungen der ersten Schicht mit einer oberen Metallschicht verbindet, einen zweiten Transistor-Teil 110, der Transistor-Bauelemente einer zweiten Schicht hat, einen zweiten Metall-Teil 112, der Metallleitungen in der zweiten Schicht hat, einen zweiten Durchkontaktierungs-Teil 114, der die Metallleitungen der zweiten Schicht mit einer oberen Metallschicht verbindet, und eine Durchkontaktierungs-Elektrode 122, die eine gemeinsame Leitung zur Stromversorgung der ersten und zweiten Schicht oder für verschiedene Eingangs- und Ausgangssignale ist, umfassen.
  • Wie in der beispielhaften 1A gezeigt, kann um die Durchkontaktierungs-Elektrode 122 auszubilden, die eine gemeinsame Leitung der Halbleiterbauelemente der ersten und zweiten Schicht sein kann, das Durchkontaktierungs-Loch 102 so ausgebildet werden, dass es sich durch die erste und zweite Schicht erstreckt. Gemäß Ausführungen kann das Durchkontaktierungs-Loch 102 durch reaktives Ionenätzen (RIE) ausgebildet werden.
  • Wie in der beispielhaften 1B gezeigt, kann dann ein unterstes Ende des Durchkontaktierungs-Lochs 102 versiegelt werden, indem es mit einem brennbaren Material 116 beschichtet wird, das eine hohe Viskosität hat. Gemäß Ausführungen kann das brennbare Material 116, das eine hohe Viskosität hat, ein organisches Lötschutzmittel (OSP) sein. Ein OSP kann dazu dienen, zu verhindern, dass die Oberfläche von Kupfer (Cu) in Kontakt mit Luft kommt, indem ein organisches Material auf die Oberfläche einer Kontaktfläche einer gedruckten Leiterplatte aufgebracht wird, wodurch die Oxidation von Kupfer verhindert wird. Das auf die Oberfläche der Kontaktfläche aufgebrachte organische Material ist ein Material, das einem Flussmittel ähnlich ist, bei dem es sich um ein Material zur Oberflächenbehandlung handelt, das eine hohe Viskosität hat und in einem Verfahren verwendet wird, das als Preflux-Behandlung bezeichnet wird.
  • Wie in der beispielhaften 1B ferner gezeigt wird, kann die Schicht aus brennbarem Material 116, die aus einem organischen Lötschutzmittel besteht, am untersten Ende des Durchkontaktierungs-Lochs 102 aufgebracht werden, um eine Versiegelung zu bilden. Die Versiegelung des unteren Endes des Lochs 102 durch Ausbilden des organischen Lötschutzmittels erfolgt aus folgenden Gründen.
  • Erstens kann, wenn anschließend eine Cu-Impfschicht ausgebildet wird, da gegenüber liegende Löcher des Lochs 102 offen sind und das Durchkontaktierungs-Loch 102 eine sehr große Tiefe hat, Kupfer im Durchkontaktierungsloch 102 nicht abgeschieden werden. Folglich kann eine Kupfer-Impfschicht nicht unter Verwendung der Abscheidung aus der Dampfphase (PVD) ausgebildet werden. Somit muss das unterste Ende des Durchkontaktierungs-Lochs 102 versiegelt werden, indem ein brennbares Material 116 ausgebildet wird, das aus dem organischen Lötschutzmittel besteht, um das Ausbilden einer Impfschicht durch galvanische Beschichtung mit Cu zu ermöglichen.
  • Zweitens kann die Kupferschicht 121, die anschließend am untersten Ende des Durchkontaktierungs-Lochs 102 ausgebildet wird, und als unterstes Ende des Mehrschicht-Halbleiterbauelementes dient, nach der galvanischen Beschichtung mit Cu (ECP) leicht entfernt werden. Speziell kann, da die Cu-Schicht 122 durch Metallisierung unter Verwendung von ECP ausgebildet werden kann, ohne eine Wolfram-CVD zu verwenden, die Cu-Schicht 121 auch am untersten Ende des Durchkontaktierungs-Lochs 102 abgeschieden werden. Wenn jedoch die organische Lötschutzschicht aus brennbarem Material 116 zwischen dem untersten Ende des Durchkontaktierungs-Lochs 102 und der Cu-Schicht 121 ausgebildet wird, kann die Cu-Schicht 121 leicht abgetrennt werden, während die Schicht aus brennbarem Material 116 in einer anschließenden Wärmebehandlung geschmolzen wird.
  • Drittens kann, da die aus einer organischen Lötschutzschicht bestehende Schicht aus brennbarem Material 116 eine hohe Viskosität hat, die Schicht aus brennbarem Material 116 bei ihrem Ausbilden nicht in das Durchkontaktierungs-Loch 102 fließen, und die Cu-Impfschicht 118 kann eng auf und/oder über der Innenwand des Durchkontaktierungs-Lochs 102 ausgebildet werden.
  • Wie in der beispielhaften 1C gezeigt, kann dann die Cu Impfschicht 118 durch galvanische Beschichtung mit Cu (ECP) ausgebildet werden. Die Cu-Impfschicht 118 kann durch ECP ausgebildet werden, und Kupfer beginnt, sich auf und/oder über allen Teilen abzuscheiden, die in Kontakt mit einem Elektrolyten sind. Die galvanische Beschichtung ist ein chemisches Beschichtungsverfahren, bei dem Metall-Ionen durch die Wirkung eines chemischen Reduktionsmittels reduziert werden, ohne dass von außen angelegter elektrischer Strom benutzt wird. Mit der galvanischen Beschichtung ist es möglich, unabhängig von der Form, eines Materials eine gleichmäßige und dichte Beschichtung zu erhalten. Die galvanische Beschichtung ermöglicht auch die Beschichtung eines nichtmetallischen Materials und die Beschichtung einer Legierung, die ein Reduktionsmittel enthält. Die galvanische Cu-Beschichtung bedeutet eine galvanische Beschichtung unter Verwendung von Kupfer (Cu).
  • Wie in der beispielhaften 1C ferner gezeigt wird, kann Kupfer auf den Seitenwänden des Durchkontaktierungs-Lochs 102 und auf einem untersten Teil der Schicht aus brennbarem Material 116 abgeschieden werden, um die Kupfer-Impfschicht 118 auszubilden. Die Kupfer-Impfschicht 118 kann eine Dicke im Bereich zwischen 5 und 150 nm haben. Gemäß Ausführungen kann die Kupfer-Impfschicht 118 eine Dicke im Bereich von 80 nm haben. Da die Cu-Schicht mit einer geringen Geschwindigkeit der galvanischen Cu-Beschichtung ausgebildet wird, kann nur die Cu-Impfschicht 118 ausgebildet werden, und Kupfer in das Durchkontaktierungs-Loch 102 gefüllt werden, indem die ECP später durchgeführt wird. Die Cu-Impfschicht wird aus folgenden Gründen durch ECP ausgebildet.
  • Erstens wird gemäß Ausführungen anstelle einer allgemeinen Wolfram-CVD ein ECP-Verfahren benutzt, um Kupfer in das Durchkontaktierungs-Loch 102 zu füllen, das im Vergleich zur Öffnungsfläche des Durchkontaktierungs-Lochs 102 eine große Tiefe hat. Da ECP ein elektrisches Beschichtungsverfahren ist, ist es erforderlich, zuvor eine Impfschicht auszubilden. Zweitens ist es in einem Verfahren zum Abscheiden einer Impfschicht unter Verwendung einer allgemeinen PVD schwierig, eine dichte Impfschicht im Durchkontaktierungs-Loch 102 auszubilden, das an gegenüber liegenden Seiten Öffnungen hat und im Vergleich zu einer Öffnungsfläche eine große Tiefe hat. Folglich wird ein ECP-Verfahren benutzt.
  • Wie in der beispielhaften 1D gezeigt, kann Kupfer dann in das Durchkontaktierungs-Loch 102 gefüllt werden, indem ein elektrischer Cu-Beschichtungs-Prozess durchgeführt wird, um die erste Kupferschicht 120 im Durchkontaktierungs-Loch 102 und auf und/oder über dem Halbleiterbauelement und die zweite Kupferschicht 121 auf der Schicht aus brennbarem Material 116 auszubilden. Gemäß Ausführungen kann Kupfer in das Durchkontaktierungs-Loch 102 durch ein elektrisches Verfahren zur Cu-Beschichtung gefüllt werden, das in der Lage ist, von unten nach oben zu füllen, statt ein allgemeines Wolfram-CVD-Verfahren zu verwenden. Das elektrische Verfahren zur Cu-Beschichtung bedeutet ein elektrisches Verfahren, bei dem Kupfer (Cu) verwendet wird. Das Füllen von unten nach oben ist eine Technologie zur Erhöhung der Geschwindigkeit, mit der eine Schicht vom Boden des Durchkontaktierungs-Lochs 102 ausgebildet wird, indem ein Zusatzstoff in eine Beschichtungs-Lösung hinzugefügt wird und periodisch und invers ein elektrisches Feld angelegt wird. Eine Geschwindigkeit, mit der Kupfer vom Boden des Durchkontaktierungs-Lochs 102 wächst, kann größer sein als die Wachstumsgeschwindigkeit von einer Seitenwand des Durchkontaktierungs-Lochs 102. Folglich kann es möglich sein, Kupfer effizient in das Durchkontaktierungs-Loch 102 zu füllen, das im Vergleich zu einer Öffnungsfläche eine große Tiefe hat. Die Kupferschichten 120 und 121, die durch das galvanische Cu-Beschichtungsverfahren erzeugt werden, können auf und/oder über der gesamten Oberfläche des Mehrschicht-Halbleiterbauelementes ausgebildet werden. Folglich können die Kupferschichten 120 und 121 innerhalb des Durchkontaktierungs-Lochs 102, an einem obersten Ende des Durchkontaktierungs-Lochs 102, das einem obersten Teil des Mehrschicht-Halbleiterbauelementes entspricht, und an einem unteren Ende der Schicht aus brennbaren Material 116, das einem untersten Teil des Mehrschicht-Halbleiterbauelementes entspricht, ausgebildet werden.
  • Wie in der beispielhaften 1E gezeigt, kann ein Teil der Kupferschicht 120, die auf dem obersten Teil des Mehrschicht-Halbleiterbauelementes ausgebildet ist, die z. B. den obersten Teil des Durchkontaktierungs-Lochs 102 abdeckt, der dem obersten Ende des Mehrschicht-Halbleiterbauelementes entspricht, dann durch ein chemisch mechanisches Polier-Verfahren (CMP) planarisiert werden.
  • Wie in der beispielhaften 1F gezeigt, kann die Schicht aus brennbarem Material 116 und die Kupferschicht 121, die auf dem untersten Ende der Schicht aus brennbarem Material ausgebildet ist, dann durch eine Wärmebehandlung entfernt werden. Die Wärmebehandlung kann zum Beispiel in einem Temperaturbereich von 100°C bis 300°C durchgeführt werden. Die Wärmebehandlung kann bei einer Temperatur von 150°C durchgeführt werden. Die Wärmebehandlung kann in einem Zeitbereich von 30 Minuten bis 100 Minuten durchgeführt werden. Die Wärmebehandlung kann für eine Zeit von 60 Minuten durchgeführt werden. Folglich wird das organische Lötschutzmittel aus der Schicht aus brennbarem Material 116, bei der es sich um ein brennbares Material mit hoher Viskosität handelt, durch die Wärmeanwendung geschmolzen und entfernt. Gleichzeitig kann die Kupferschicht 121, die am unteren Ende der Schicht aus brennbarem Material 116 ausgebildet ist, leicht abgetrennt und entfernt werden, wodurch die Durchkontaktierungs-Elektrode 122 fertig gestellt wird.
  • Wie oben beschrieben, hat das Verfahren zum Ausbilden einer Metallelektrode in einem System-in-Package gemäß Ausführungen die Auswirkung, das eine Durchkontaktierungs-Elektrode effizient ausgebildet wird, die eine große Tiefe hat, die der Höhe oder Dicke von gestapelten Halbleiterbauelementen entspricht. Die Durchkontaktierungs-Elektrode gemäß Ausführungen kann als gemeinsame Elektrode der entsprechenden Halbleiterbauelemente dienen. Das Durchkontaktierungs-Loch gemäß Ausführungen kann sich durch eine Vielzahl von Schichten in einem System-in-Package erstrecken, um mehrere Halbleiterbauelemente zu stapeln und im Gehäuse unterzubringen. Ferner liegt der Effekt vor, dass durch den OSP-Beschichtungs-, den galvanischen Cu-Beschichtungs- und den elektrischen Beschichtungs-Prozess Kupfer dicht in das Durchkontaktierungs-Loch, das im Vergleich zu einer Öffnungsfläche eine große Tiefe hat, gefüllt wird.

Claims (14)

  1. Verfahren, umfassend: Bereitstellen eines System-in-Package, das ein Mehrschicht-Halbleiterbauelement enthält, das Halbleiterbauelemente hat, die in einer Vielzahl von Schichten gestapelt sind; und dann Ausbilden eines Durchkontaktierungs-Lochs, das sich durch die Vielzahl von Schichten erstreckt; und dann Ausbilden eines brennbaren Materials, das eine hohe Viskosität hat, an einem untersten Teil des Durchkontaktierungs-Lochs; und dann Ausbilden einer Durchkontaktierungs-Elektrode durch Füllen des Durchkontaktierungs-Lochs mit Kupfer, wobei das Ausbilden der Durchkontaktierungs-Elektrode folgendes umfasst: Ausbilden einer Kupfer-Impfschicht auf der gesamten Oberfläche des Mehrschicht-Halbleiterbauelementes und auf den Innenwänden des Durchkontaktierungs-Lochs; und dann Ausbilden einer Kupferschicht im Durchkontaktierungs-Loch und auf der gesamten Oberfläche des Mehrschicht-Halbleiterbauelementes und auf den Innenwänden des Durchkontaktierungs-Lochs; und dann Entfernen eines Teils der Kupferschicht, die auf dem obersten Teil des Mehrschicht-Halbleiterbauelementes ausgebildet ist; und dann Entfernen der Schicht aus brennbarem Material und eines Teils der Kupferschicht, die auf dem untersten Teil der Schicht aus brennbarem Material ausgebildet ist.
  2. Das Verfahren gemäß Anspruch 1, wobei das Entfernen des Teils der Kupferschicht, die auf einem obersten Teil des Mehrschicht-Halbleiterbauelementes ausgebildet ist, unter Verwendung eines Planarisierungs-Prozesses durchgeführt wird.
  3. Das Verfahren gemäß einem der Ansprüche 1 bis 2, wobei das Entfernen des Teils der Kupferschicht, die auf dem obersten Teil des Mehrschicht-Halbleiterbauelementes ausgebildet ist, durch ein chemisch mechanisches Polieren durchgeführt wird.
  4. Das Verfahren gemäß einem der Ansprüche 1 bis 3, wobei die Kupfer-Impfschicht mit einer Dicke im Bereich zwischen 5 nm und 150 nm ausgebildet wird.
  5. Das Verfahren gemäß einem der Ansprüche 1 bis 4, wobei die Kupfer-Impfschicht unter Verwendung eines galvanischen Beschichtungs-Verfahrens ausgebildet wird.
  6. Das Verfahren gemäß einem der Ansprüche 1 bis 5, wobei die Kupferschicht im Durchkontaktierungs-Loch unter Verwendung einer elektrischen Beschichtung ausgebildet wird.
  7. Das Verfahren gemäß einem der Ansprüche 1 bis 6, wobei das Entfernen der Schicht aus brennbarem Material und des Teils der Kupferschicht, die auf dem untersten Teil der Schicht aus brennbarem Material ausgebildet ist, durch Wärmebehandlung durchgeführt wird.
  8. Das Verfahren gemäß Anspruch 7, wobei die Wärmebehandlung in einem Temperaturbereich von 100°C bis 300°C und für einen Zeitbereich von 30 bis 100 Minuten durchgeführt wird.
  9. Das Verfahren gemäß einem der Ansprüche 1 bis 8, wobei die Schicht aus brennbarem Material aus einem organischen Lötschutzmittel besteht.
  10. Das Verfahren gemäß Anspruch 1, wobei das Durchkontaktierungs-Loch durch reaktives Ionenätzen ausgebildet wird.
  11. Das Verfahren gemäß Anspruch 1, wobei das Durchkontaktierungs-Loch ein großes Verhältnis von Tiefe zu Breite hat.
  12. Verfahren, umfassend: Bereitstellen eines System-in-Package, das ein Mehrschicht-Halbleiterbauelement enthält, das Halbleiterbauelemente hat, die in einer Vielzahl von Schichten gestapelt sind; und dann Ausbilden eines Durchkontaktierungs-Lochs, das sich durch die Vielzahl von Schichten erstreckt; und dann Ausbilden einer Schicht, die aus einem organischen Material besteht, auf der untersten Oberfläche des Mehrschicht-Halbleiterbauelementes und auf einem untersten Ende des Durchkontaktierungs-Lochs, um das unterste Ende des Durchkontaktierungs-Lochs abzudichten; und dann Ausbilden einer Kupfer-Impfschicht auf der untersten Oberfläche der Schicht, die aus einem organischen Material besteht, auf den Innenwänden des Durchkontaktierungs-Lochs und auf der obersten Oberfläche des Mehrschicht-Halbleiterbauelementes; und dann Ausbilden einer Kupferschicht auf der Kupfer-Impfschicht; und dann Entfernen eines Teils der Kupferschicht, die auf dem obersten Teil des Mehrschicht-Halbleiterbauelementes ausgebildet ist; und dann Entfernen der aus einem organischen Material bestehenden Schicht und der Kupferschicht, die auf dem untersten Teil der Schicht aus brennbarem Material ausgebildet ist, um dadurch eine Durchkontaktierungs-Elektrode auszubilden.
  13. Das Verfahren gemäß Anspruch 12, wobei die aus organischem Material bestehende Schicht brennbar ist und eine hohe Viskosität hat.
  14. Das verfahren gemäß einem der Ansprüche 12 bis 13, wobei die aus einem organischen Material bestehende Schicht ein organisches Lötschutzmittel umfasst.
DE102008029194A 2007-06-22 2008-06-19 Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse Expired - Fee Related DE102008029194B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0061484 2007-06-22
KR1020070061484A KR100907896B1 (ko) 2007-06-22 2007-06-22 시스템 인 패키지의 금속 전극 형성방법

Publications (2)

Publication Number Publication Date
DE102008029194A1 DE102008029194A1 (de) 2009-02-26
DE102008029194B4 true DE102008029194B4 (de) 2011-05-19

Family

ID=40136931

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008029194A Expired - Fee Related DE102008029194B4 (de) 2007-06-22 2008-06-19 Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse

Country Status (6)

Country Link
US (1) US8053362B2 (de)
JP (1) JP4839340B2 (de)
KR (1) KR100907896B1 (de)
CN (1) CN101330011B (de)
DE (1) DE102008029194B4 (de)
TW (1) TWI362710B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US8735734B2 (en) 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
CN102157438B (zh) * 2011-01-31 2013-05-01 江阴长电先进封装有限公司 晶圆级转接板的制备方法
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
CN116884889B (zh) * 2023-09-07 2024-01-16 成都汉芯国科集成技术有限公司 一种基于TSV技术的芯片三维sip封装***及其封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10044540C1 (de) * 2000-09-05 2002-01-31 Siemens Ag Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem Substrat
US6852627B2 (en) * 2003-03-05 2005-02-08 Micron Technology, Inc. Conductive through wafer vias
KR20050016093A (ko) * 2003-08-05 2005-02-21 혼다 기켄 고교 가부시키가이샤 압축비 가변 엔진
DE102005004365A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Verfahren zum Herstellen von vertikalen Leitstrukturen in einer integrierten Schaltungsanordnung und Schaltungsanordnung

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109873B2 (ja) * 1988-07-05 1995-11-22 株式会社東芝 半導体記憶装置
JPH0476946A (ja) * 1990-07-19 1992-03-11 Fujitsu Ltd ウエーハ集積回路装置
US5612552A (en) * 1994-03-31 1997-03-18 Lsi Logic Corporation Multilevel gate array integrated circuit structure with perpendicular access to all active device regions
KR100447035B1 (ko) * 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법
JP2000311982A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 半導体装置と半導体モジュールおよびそれらの製造方法
JP3775129B2 (ja) * 1999-09-21 2006-05-17 セイコーエプソン株式会社 半導体チップの接続方法
JP3757766B2 (ja) * 2000-07-07 2006-03-22 セイコーエプソン株式会社 半導体装置及びその製造方法、並びに電子機器
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
JP4703061B2 (ja) * 2001-08-30 2011-06-15 富士通株式会社 薄膜回路基板の製造方法およびビア形成基板の形成方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
US6867318B1 (en) 2004-06-30 2005-03-15 Nalco Company Composition for coating of aluminum
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
JPWO2006070652A1 (ja) * 2004-12-27 2008-06-12 日本電気株式会社 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
EP2005468A1 (de) * 2006-03-30 2008-12-24 Koninklijke Philips Electronics N.V. Verbesserung der kontrolle einer lokalisierten luftspaltbildung in einem verbindungsstapel
KR100735483B1 (ko) * 2006-08-23 2007-07-03 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100806789B1 (ko) * 2006-08-30 2008-02-27 동부일렉트로닉스 주식회사 에스아이피 반도체 장치의 제조 방법
KR100789571B1 (ko) * 2006-08-31 2007-12-28 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100752198B1 (ko) * 2006-09-13 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP2008251666A (ja) * 2007-03-29 2008-10-16 Tohoku Univ 三次元構造半導体装置
KR100920039B1 (ko) * 2007-06-21 2009-10-07 주식회사 하이닉스반도체 적층형 반도체 패키지 및 이의 제조 방법
US20090026524A1 (en) * 2007-07-27 2009-01-29 Franz Kreupl Stacked Circuits
US20090261416A1 (en) * 2008-04-18 2009-10-22 Wolfgang Raberg Integrated mems device and control circuit
US7821107B2 (en) * 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10044540C1 (de) * 2000-09-05 2002-01-31 Siemens Ag Verfahren zum Herstellen von elektrisch leitenden Schichten auf der Wandung von Durchgangslöchern in einem Substrat
US6852627B2 (en) * 2003-03-05 2005-02-08 Micron Technology, Inc. Conductive through wafer vias
KR20050016093A (ko) * 2003-08-05 2005-02-21 혼다 기켄 고교 가부시키가이샤 압축비 가변 엔진
DE102005004365A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Verfahren zum Herstellen von vertikalen Leitstrukturen in einer integrierten Schaltungsanordnung und Schaltungsanordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KR 1020040060843 A

Also Published As

Publication number Publication date
US8053362B2 (en) 2011-11-08
CN101330011A (zh) 2008-12-24
CN101330011B (zh) 2010-06-02
US20080318410A1 (en) 2008-12-25
JP2009004783A (ja) 2009-01-08
KR100907896B1 (ko) 2009-07-14
DE102008029194A1 (de) 2009-02-26
TWI362710B (en) 2012-04-21
TW200908179A (en) 2009-02-16
JP4839340B2 (ja) 2011-12-21
KR20080112724A (ko) 2008-12-26

Similar Documents

Publication Publication Date Title
DE102008029194B4 (de) Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse
DE60131934T2 (de) Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung
DE102015119892B4 (de) Passive Komponenten in Durchkontaktierungen in einer gestapelten integrierten Schaltungsbaugruppe
DE112009000383B4 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102006001253B4 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102008032510A1 (de) System in einem Gehäuse und Verfahren zu seiner Herstellung
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE102008062492A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006010085A1 (de) Interposerstruktur, Herstellungsverfahren, Waferlevel-Stapelstruktur und Packungsstruktur
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102018202364B4 (de) Moduleinheit mit integrierten Antennen und Verfahren zum Herstellen derselben
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
DE102007009912A1 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102012111702A1 (de) Elektroplattierungs-Verfahren zum Herstellen von integrierten Halbleiterschaltungs-Vorrichtungen und damit hergestellte Vorrichtungen
DE102004049663B3 (de) Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben
EP1122783A2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Silizium-Trägersubstrat
DE102022100366A1 (de) Vorrichtungen mit siliziumdurchführungen, schutzringe und deren herstellungsverfahren
EP2095698A1 (de) Verfahren zur herstellung von durchkontaktierungen und leiterbahnen
DE102019125487B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102015101571B4 (de) Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110820

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101