DE112009000383B4 - Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins - Google Patents

Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins Download PDF

Info

Publication number
DE112009000383B4
DE112009000383B4 DE112009000383.4T DE112009000383T DE112009000383B4 DE 112009000383 B4 DE112009000383 B4 DE 112009000383B4 DE 112009000383 T DE112009000383 T DE 112009000383T DE 112009000383 B4 DE112009000383 B4 DE 112009000383B4
Authority
DE
Germany
Prior art keywords
microelectronic chip
package
microelectronic
active area
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112009000383.4T
Other languages
English (en)
Other versions
DE112009000383T5 (de
Inventor
Eric C. Palmer
John S. Guzek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112009000383T5 publication Critical patent/DE112009000383T5/de
Application granted granted Critical
Publication of DE112009000383B4 publication Critical patent/DE112009000383B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Vorrichtung (100), umfassend:einen Mikroelektronikchip (102), der eine aktive Fläche, eine inaktive Fläche parallel zur aktiven Fläche und mindestens eine Seite hat;Kapselungsmaterial (110) neben mindestens einer Seite des Mikroelektronikchips (102), wobei das Kapselungsmaterial eine untere Fläche im Wesentlichen planar zur aktiven Fläche des Mikroelektronikchips und eine obere Fläche im Wesentlichen planar zur inaktiven Fläche des Mikroelektronikchips (102) umfasst;eine Durchkontaktierung (118) im Kapselungsmaterial (110), die sich von der oberen Fläche bis zur unteren Fläche erstreckt;eine erste dielektrische Materialschicht (112), die auf mindestens einem Abschnitt der aktiven Fläche des Mikroelektronikchips (102) und der unteren Fläche des Kapselungsmaterials (110) angeordnet ist;mehrere Aufbauschichten (113), die auf der ersten dielektrischen Materialschicht (112) angeordnet sind; undmehrere Leiterbahnen, die auf der ersten dielektrischen Materialschicht (112) und den Aufbauschichten (113) angeordnet sind und in elektrischem Kontakt mit der aktiven Fläche des Mikroelektronikchips (102) stehen, gekennzeichnet durch:einen zweiten Mikroelektronikchipbaustein (304) auf der oberen Fläche in elektrischem Kontakt mit der Durchkontaktierung (118) im Kapselungsmaterial (110) und einen Wärmeverteiler (306) zwischen dem zweiten Mikroelektronikchipbaustein (304) und der inaktiven Fläche des Mikroelektronikchips(102).

Description

  • GEBIET DER ERFINDUNG
  • Ausführungsformen der vorliegenden Erfindung betreffen allgemein das Gebiet des Entwurfs von integrierten Schaltungsbausteinen und spezieller von Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht-(BBUL)-Bausteins.
  • STAND DER TECHNIK
  • Bei schrumpfenden Größen von elektronischen Vorrichtungen und steigender Zahl der Funktionen dürfen integrierte Schaltungsbausteine zunehmend weniger Raum einnehmen. Eine Möglichkeit zum Einsparen von Raum besteht darin, Bausteine auf Bausteine zu setzen und sie zu kombinieren, dadurch kann jedoch eine übermäßig große z-Höhe erzeugt werden, da herkömmlicherweise der obere Baustein angehoben werden muss, um den unteren Bausteinchip freizulegen. Die Dokumente JP 2003 - 163 323 A , US 2008 / 0 029 872 A1 , US 2002 / 0 020 898 A1 , US 2003 / 0 157 747 A1 zeigen Schaltungsbausteine nach dem Oberbegriff des Anspruches 1.
  • Figurenliste
  • Die vorliegende Erfindung wird durch Beispiele und nicht durch Beschränkungen in den Figuren der begleitenden Zeichnungen erläutert, wobei gleiche Bezugszahlen sich auf ähnliche Elemente beziehen; dabei gilt:
    • 1 ist eine grafische Darstellung einer Querschnittsansicht eines löthöckerlosen Aufbauschichtbausteins gemäß einer beispielhaften Ausführungsform der Erfindung.
    • 2 ist eine grafische Darstellung einer Querschnittsansicht eines weiteren löthöckerlosen Aufbauschichtbausteins gemäß einer beispielhaften Ausführungsform der Erfindung.
    • 3 ist eine grafische Darstellung einer Querschnittsansicht eines Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschichtbausteins gemäß einer beispielhaften Ausführungsform der Erfindung.
    • 4 ist eine grafische Darstellung einer Querschnittsansicht eines weiteren Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschichtbausteins gemäß einer beispielhaften Ausführungsform der Erfindung.
    • 5 ist ein Blockdiagramm einer beispielhaften elektronischen Vorrichtung, das sich zum Implementieren eines Package-on-Package unter Verwendung eines BBUL-Bausteins gemäß einer beispielhaften Ausführung der Erfindung eignet.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden Beschreibung werden zahlreiche spezielle Details zum Zweck der Erklärung dargelegt, um für ein gründliches Verständnis der Erfindung zu sorgen. Für Fachleute auf dem Gebiet ist jedoch erkennbar, dass Ausführungsformen der Erfindung ohne diese speziellen Details ausgeführt werden können. In anderen Fällen werden Strukturen und Vorrichtungen in Form von Blockdiagrammen gezeigt, um das Verständnis für die Erfindung nicht zu erschweren.
  • Der Verweis in der ganzen Patentschrift auf „eine Ausführungsform“ bedeutet, dass ein besonderes Merkmal, Struktur oder Kennzeichen, das in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der vorliegenden Erfindung enthalten ist. Daher bedeutet das Auftreten des Ausdrucks „in einer Ausführungsform“ an verschiedenen Stellen in der ganzen Patentschrift nicht notwendigerweise, dass sich alle auf dieselbe Ausführungsform beziehen. Ferner können die besonderen Merkmale, Strukturen oder Kennzeichen in einer oder mehreren Ausführungsformen geeignet kombiniert werden.
  • 1 ist eine grafische Darstellung einer Querschnittsansicht eines löthöckerlosen Aufbauschicht-(BBUL)-Bausteins gemäß einer beispielhaften Ausführungsform der Erfindung. Wie gezeigt, umfasst der integrierte Schaltungsbaustein 100 einen oder mehrere mikroelektronische Chips 102, die aktive Fläche 104 des mikroelektronischen Chips, die inaktive Fläche 106 des mikroelektronischen Chips, die Seite 108 des mikroelektronischen Chips, Kapselungsmaterial 110, die erste dielektrische Materialschicht 112, Aufbauschichten 113, Leiterbahnen 114, leitfähige Kontakte 116, Durchkontaktierung 118 und Zwischenverbindungen 120 und 122.
  • Der Mikroelektronikchip 102 soll eine beliebige Art von Mikroschaltungsbaustein repräsentieren. In einer Ausführungsform ist der Mikroelektronikchip 102 ein Mehrkern-Mikroprozessor. Der Mikroelektronikchip 102 umfasst eine aktive Fläche 104, welche die elektrischen Verbindungen enthält, die für den Betrieb des Mikroelektronikchips 102 erforderlich sind, und eine inaktive Fläche 106 parallel zur aktiven Fläche 104.
  • Der Mikroelektronikchip 102 wird auf mindestens einer Seite 108 vom Kapselungsmaterial 110 fixiert. Das Kapselungsmaterial 110 umfasst mindestens eine Fläche, die im Wesentlichen planar zur aktiven Fläche 104 ist, und eine Fläche, die im Wesentlichen planar zur inaktiven Fläche 106 ist. In einer Ausführungsform wird die aktive Fläche 104 auf eine Halteplatte gebracht, während das Kapselungsmaterial 110 um den Mikroelektronikchip 102 angeordnet ist. In einer Ausführungsform kann sich das Kapselungsmaterial 110 über die inaktive Fläche 106 erstrecken.
  • Die erste dielektrische Materialschicht 112 ist auf mindestens einem Abschnitt der aktiven Fläche 104 und des Kapselungsmaterials 110 angeordnet. Aufbauschichten 113 werden anschließend auf der ersten dielektrischen Materialschicht 112 unter Verwendung bekannter Verarbeitungsverfahren angeordnet.
  • Leiterbahnen 114 sind auf der ersten dielektrischen Materialschicht 112 und Aufbauschichten 113 angeordnet und stehen in elektrischem Kontakt zur aktiven Fläche 104. Die leitfähigen Kontakte 116 sind mit den Leiterbahnen 114 verbunden und ermöglichen die elektrische Verbindung des integrierten Schaltungsbausteins 100 mit einer Leiterplatte, zum Beispiel durch eine Steckverbindung. In einer Ausführungsform umfassen die leitfähigen Kontakte 116 Lötkontakthügel. In einer weiteren Ausführungsform umfassen die leitfähigen Kontakte 116 Kontaktstege.
  • Die Durchkontaktierung 118 stellt eine elektrisch leitfähige Verbindung durch das Kapselungsmaterial 110 im Wesentlichen parallel zur Seite 108 dar. In einer Ausführungsform stellt die Durchkontaktierung 118 ein durchplattiertes Loch dar, das durch Bohren eines Loches durch das Kapselungsmaterial 110 gebildet wird, welches dann plattiert und gefüllt wird. Die Zwischenverbindungen 120 und 122 stellen Leiterbahnen zum elektrischen Verbinden der Durchkontaktierung 118 mit der aktiven Fläche 104 des Mikroelektronikchips bzw. den leitfähigen Kontakten 116 dar.
  • 2 ist eine grafische Darstellung einer Querschnittsansicht eines weiteren löthöckerlosen Aufbauschichtbausteins gemäß einer beispielhaften Ausführungsform der Erfindung. Wie gezeigt, umfasst der integrierte Schaltungsbaustein 200 einen oder mehrere mikroelektronische Chips 202, die aktive Fläche 204 des mikroelektronischen Chips, die inaktive Fläche 206 des mikroelektronischen Chips, die Seite 208 des mikroelektronischen Chips, Kapselungsmaterial 210, Bausteinkern 212, die erste dielektrische Materialschicht 214, Aufbauschichten 215, Leiterbahnen 216, leitfähige Kontakte 218, Durchkontaktierung 220 und Zwischenverbindungen 222 und 224.
  • Der Mikroelektronikchip 202 soll eine beliebige Art von Mikroschaltungsbaustein repräsentieren. In einer Ausführungsform ist der Mikroelektronikchip 202 ein Mehrkern-Mikroprozessor. Der Mikroelektronikchip 202 umfasst eine aktive Fläche 204, welche die elektrischen Verbindungen enthält, die für den Betrieb des Mikroelektronikchips 202 erforderlich sind, und eine inaktive Fläche 206 parallel zur aktiven Fläche 204.
  • Der Mikroelektronikchip 202 wird auf mindestens einer Seite 208 vom Bausteinkern 212 fixiert. Der Bausteinkern 212 umfasst mindestens eine Fläche, die im Wesentlichen planar zur aktiven Fläche 204 ist, und eine Fläche, die im Wesentlichen planar zur inaktiven Fläche 206 ist. In einer Ausführungsform repräsentiert der Bausteinkern 212 ein mehrschichtiges organisches Substrat. Der mikroelektronische Bausteinkern 212 kann eine Öffnung haben, in der der Mikroelektronikchip 202 angeordnet ist. In einer Ausführungsform ist das Kapselungsmaterial 210 zur besseren Anpassung oder Haftung zwischen dem Bausteinkern 212 und dem Mikroelektronikchip 202 angeordnet.
  • Die erste dielektrische Materialschicht 214 ist auf mindestens einem Abschnitt der aktiven Fläche 204 und des Kapselungsmaterials 210 angeordnet. Aufbauschichten 215 werden anschließend auf der ersten dielektrischen Materialschicht 214 unter Verwendung bekannter Verarbeitungsverfahren angeordnet.
  • Leiterbahnen 216 sind auf der ersten dielektrischen Materialschicht 214 und Aufbauschichten 215 angeordnet und stehen in elektrischem Kontakt zur aktiven Fläche 204. Die leitfähigen Kontakte 218 sind mit den Leiterbahnen 216 verbunden und ermöglichen die elektrische Verbindung des integrierten Schaltungsbausteins 200 mit einer Leiterplatte, zum Beispiel durch eine Steckverbindung. In einer Ausführungsform umfassen die leitfähigen Kontakte 218 Lötkontakthügel. In einer weiteren Ausführungsform umfassen die leitfähigen Kontakte 218 Kontaktstege.
  • Die Durchkontaktierung 220 stellt eine elektrisch leitfähige Verbindung durch den Bausteinkern 212 im Wesentlichen parallel zur Seite 208 dar. In einer Ausführungsform stellt die Durchkontaktierung 220 eine Reihe von gestapelten Microvias dar, die im Bausteinkern 212 als Teil eines Herstellungsprozesses gebildet werden. Die Zwischenverbindungen 222 und 224 stellen Leiterbahnen zum elektrischen Verbinden der Durchkontaktierung 220 mit der aktiven Fläche 204 des Mikroelektronikchips bzw. den leitfähigen Kontakten 218 dar.
  • 3 ist eine grafische Darstellung einer Querschnittsansicht eines Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschichtbausteins gemäß einer beispielhaften Ausführungsform der Erfindung. Wie gezeigt, umfasst die Package-on-Package-Baugruppe 300 den integrierten Schaltungsbaustein 100, der mit einem zweiten Baustein 304 verbunden ist. Obwohl zwei Bausteine gezeigt werden, ist jede Zahl möglich. Die elektrischen Kontakte 302, die mit Durchkontaktierungen 118 verbunden sind, verbinden den zweiten Baustein 304 elektrisch mit dem Baustein 100. Das Unterfüllmaterial, wie zum Beispiel Epoxid, kann man zwischen Baustein 100 und dem zweiten Baustein 304 einfließen lassen. Der Wärmeverteiler 306 kann zwischen Baustein 100 und dem zweiten Baustein 304 auf der inaktiven Fläche 106 als Hilfe bei der Wärmeableitung eingesetzt werden. In einer Ausführungsform umfasst eine integrierte Schaltungsvorrichtung im zweiten Baustein 304 eine Speichervorrichtung. In einer Ausführungsform umfasst eine integrierte Schaltungsvorrichtung im zweiten Baustein 304 eine Chipsatzvorrichtung. In einer Ausführungsform stellt der zweite Baustein 204 einen Mehrvorrichtungsbaustein in Chipgröße dar. In einer Ausführungsform stellt der zweite Baustein 204 einen weiteren löthöckerlosen AufbauschichtBaustein dar. In einer Ausführungsform stellt der zweite Baustein 204 einen herkömmlichen Flip-Chip-Baustein dar.
  • 4 ist eine grafische Darstellung einer Querschnittsansicht eines weiteren Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschichtbausteins gemäß einer beispielhaften Ausführungsform der Erfindung. Wie gezeigt, umfasst die Package-on-Package-Baugruppe 400 den integrierten Schaltungsbaustein 200, der mit einem zweiten Baustein 404 verbunden ist. Obwohl zwei Bausteine gezeigt werden, ist jede Zahl möglich. Die elektrischen Kontakte 402, die mit Durchkontaktierungen 220 verbunden sind, verbinden den zweiten Baustein 404 elektrisch mit dem Baustein 200. Das Unterfüllmaterial, wie zum Beispiel Epoxid, kann man zwischen Baustein 200 und dem zweiten Baustein 404 einfließen lassen. Der Wärmeverteiler 406 kann zwischen Baustein 200 und dem zweiten Baustein 404 auf der inaktiven Fläche 206 als Hilfe bei der Wärmeableitung eingesetzt werden. In einer Ausführungsform umfasst eine integrierte Schaltungsvorrichtung im zweiten Baustein 404 eine Speichervorrichtung. In einer Ausführungsform umfasst eine integrierte Schaltungsvorrichtung im zweiten Baustein 404 eine Chipsatzvorrichtung. In einer Ausführungsform stellt der zweite Baustein 404 einen Mehrvorrichtungsbaustein in Chipgröße dar. In einer Ausführungsform stellt der zweite Baustein 404 einen weiteren löthöckerlosen Aufbauschicht-Baustein dar. In einer Ausführungsform stellt der zweite Baustein 404 einen herkömmlichen Flip-Chip-Baustein dar.
  • 5 ist ein Blockdiagramm einer beispielhaften elektronischen Vorrichtung, das sich zum Implementieren eines integrierten Schaltungsbausteins gemäß einer beispielhaften Ausführung der Erfindung eignet. Die elektronische Vorrichtung 500 soll eine breite Vielfalt von herkömmlichen und nicht herkömmlichen elektronischen Vorrichtungen, Laptops, Desktops, Mobiltelefonen, Einheiten für Teilnehmer an der drahtlosen Kommunikation, Infrastrukturelemente für drahtlose Telefonie, Personal Digital Assistants (PDAs), Settop-Boxes oder andere elektrische Geräte repräsentieren, die von den Lehren der vorliegenden Erfindung profitieren würden. Gemäß der erläuterten beispielhaften Ausführungsform kann die elektronische Vorrichtung 500 einen oder mehrere Prozessoren 502, Speichercontroller 504, Systemspeicher 506, E/A-Controller 508, Netzwerkcontroller 510 und E/A-Vorrichtung(en) 512 umfassen, wie in 5 gezeigt angeschlossen. Prozessor(en) 502 oder andere integrierte Schaltungskomponenten der elektronischen Vorrichtung 500 können ein Package-on-Package unter Verwendung eines BBUL-Bausteins umfassen, wie vorher als Ausführungsform der vorliegenden Erfindung beschrieben.
  • Prozessor(en) 502 können eine breite Vielfalt von Steuerlogik repräsentieren, einschließlich, ohne darauf beschränkt zu sein, eines programmierbaren Steuerbausteins (PLD), einer programmierbaren Logikmatrix (PLA), anwendungsspezifischer integrierter Schaltungen (ASIC), eines Mikrocontrollers und dergleichen, obwohl die vorliegende Erfindung in dieser Hinsicht nicht eingeschränkt ist. In einer Ausführungsform sind die Prozessor(en) 502 Intel®-kompatible Prozessoren. Die Prozessor(en) 502 können einen Befehlssatz haben, der mehrere Maschinenbefehle enthält, welche zum Beispiel durch eine Anwendung oder das Betriebssystem aufgerufen werden können.
  • Der Speichercontroller 504 kann jede Art von Chipsatz oder Steuerlogik repräsentieren, die den Systemspeicher 506 mit anderen Komponenten der elektronischen Vorrichtung 500 verknüpft. In einer Ausführungsform kann die Verbindung zwischen den Prozessor(en) 502 und dem Speichercontroller 504 eine serielle Zweipunktverbindung sein. In einer weiteren Ausführungsform kann der Speichercontroller 504 als Nordbrücke (North bridge) bezeichnet werden.
  • Der Systemspeicher 506 kann jede Art von Speichervorrichtung repräsentieren, die zum Speichern von Daten und Befehlen verwendet wird, welche von den Prozessor(en) 502 verwendet wurden oder werden. Obwohl die Erfindung in dieser Hinsicht nicht eingeschränkt ist, besteht der Systemspeicher 506 normalerweise aus dynamischem Direktzugriffsspeicher (DRAM). In einer Ausführungsform kann der Systemspeicher 506 aus Rambus-DRAM (RDRAM) bestehen. In einer weiteren Ausführungsform kann der Systemspeicher 506 aus synchronem DDR-DRAM (DDRSDRAM) bestehen.
  • Der E/A-Controller 508 kann jede Art von Chipsatz oder Steuerlogik repräsentieren, die E/A-Vorrichtung(en) 512 mit den anderen Komponenten der elektronischen Vorrichtung 500 verknüpft.
  • In einer Ausführungsform kann der E/A-Controller 508 als Südbrücke (South bridge) bezeichnet werden. In einer weiteren Ausführungsform kann der E/A-Controller 508 die Peripheral Component Interconnect (PCI) ExpressTM Base Specification, Revision 1.0a, PCI Special Interest Group, einhalten, die am 15. April 2003 herausgegeben wurde.
  • Der Netzwerkcontroller 510 kann jede Art von Vorrichtung repräsentieren, die es der elektronischen Vorrichtung 500 ermöglicht, mit anderen elektronischen Geräten oder Vorrichtungen zu kommunizieren. In einer Ausführungsform kann der Netzwerkcontroller 510 einer 802.11b-Norm des The Institute of Electrical and Electronics Engineers, Inc. (IEEE) (genehmigt am 16. September 1999, Ergänzung zu ANSI/IEEE Std 802.11, Ausgabe 1999) entsprechen. In einer weiteren Ausführungsform kann der Netzwerkcontroller 510 eine Ethernet-Netzwerkkarte sein.
  • Die E/A-Vorrichtung(en) 512 können jede Art von Vorrichtung, peripherem Gerät oder Komponente repräsentieren, die für die Eingabe in die elektronische Vorrichtung 500 sorgt oder die Ausgabe aus derselben verarbeitet.
  • In der obigen Beschreibung werden zahlreiche spezielle Details zum Zweck der Erklärung dargelegt, um für ein gründliches Verständnis der Erfindung zu sorgen. Für Fachleute auf dem Gebiet ist jedoch erkennbar, dass die Erfindung ohne einige dieser speziellen Details ausgeführt werden kann. In anderen Fällen werden bekannte Strukturen und Vorrichtungen in Blockdiagrammform gezeigt.
  • Viele der Verfahren werden in ihrer grundlegendsten Form beschrieben, den Verfahren können jedoch Operationen hinzugefügt werden oder aus denselben gelöscht werden, und es können Informationen den beschriebenen Meldungen hinzugefügt oder aus denselben entfernt werden, ohne vom grundlegenden Anwendungsbereich der vorliegenden Erfindung abzuweichen. Innerhalb des Anwendungsbereichs und des Geistes der vorliegenden Erfindung kann eine beliebige Zahl von Variationen des erfindungsgemäßen Konzepts vorausgesehen werden. In dieser Hinsicht werden die speziellen erläuterten beispielhaften Ausführungsformen nicht bereitgestellt, um die Erfindung einzuschränken, sondern lediglich, um sie zu erläutern. Daher wird der Anwendungsbereich der vorliegenden Erfindung nicht durch die speziellen Beispiele bestimmt, die oben bereitgestellt werden, sondern nur durch den Klartext der folgenden Ansprüche.

Claims (18)

  1. Vorrichtung (100), umfassend: einen Mikroelektronikchip (102), der eine aktive Fläche, eine inaktive Fläche parallel zur aktiven Fläche und mindestens eine Seite hat; Kapselungsmaterial (110) neben mindestens einer Seite des Mikroelektronikchips (102), wobei das Kapselungsmaterial eine untere Fläche im Wesentlichen planar zur aktiven Fläche des Mikroelektronikchips und eine obere Fläche im Wesentlichen planar zur inaktiven Fläche des Mikroelektronikchips (102) umfasst; eine Durchkontaktierung (118) im Kapselungsmaterial (110), die sich von der oberen Fläche bis zur unteren Fläche erstreckt; eine erste dielektrische Materialschicht (112), die auf mindestens einem Abschnitt der aktiven Fläche des Mikroelektronikchips (102) und der unteren Fläche des Kapselungsmaterials (110) angeordnet ist; mehrere Aufbauschichten (113), die auf der ersten dielektrischen Materialschicht (112) angeordnet sind; und mehrere Leiterbahnen, die auf der ersten dielektrischen Materialschicht (112) und den Aufbauschichten (113) angeordnet sind und in elektrischem Kontakt mit der aktiven Fläche des Mikroelektronikchips (102) stehen, gekennzeichnet durch: einen zweiten Mikroelektronikchipbaustein (304) auf der oberen Fläche in elektrischem Kontakt mit der Durchkontaktierung (118) im Kapselungsmaterial (110) und einen Wärmeverteiler (306) zwischen dem zweiten Mikroelektronikchipbaustein (304) und der inaktiven Fläche des Mikroelektronikchips(102).
  2. Vorrichtung nach Anspruch 1, wobei die Durchkontaktierung (118) ein plattiertes Durchgangsloch umfasst.
  3. Vorrichtung nach Anspruch 1, die ferner die Durchkontaktierung (118) in elektrischem Kontakt mit der aktiven Fläche des Mikroelektronikchips (102) umfasst.
  4. Vorrichtung nach Anspruch 1, die ferner die Durchkontaktierung (118) in elektrischem Kontakt mit Kontakthöckern umfasst, welche auf den Aufbauschichten (113) gebildet sind.
  5. Elektronische Vorrichtung (500), umfassend: einen Netzwerkcontroller (510); einen Systemspeicher (506); und einen Prozessor (502), wobei der Prozessor umfasst: einen Mikroelektronikchip (102), der eine aktive Fläche, eine inaktive Fläche parallel zur aktiven Fläche und mindestens eine Seite hat; Kapselungsmaterial (110) neben mindestens einer Seite des Mikroelektronikchips, wobei das Kapselungsmaterial (110) eine untere Fläche im Wesentlichen planar zur aktiven Fläche des Mikroelektronikchips (102) und eine obere Fläche im Wesentlichen planar zur inaktiven Fläche des Mikroelektronikchips (102) umfasst; eine Durchkontaktierung (118) im Kapselungsmaterial (110), die sich von der oberen Fläche bis zur unteren Fläche erstreckt; eine erste dielektrische Materialschicht (112), die auf mindestens einem Abschnitt der aktiven Fläche des Mikroelektronikchips (102) und der unteren Fläche des Kapselungsmaterials (110) angeordnet ist; mehrere Aufbauschichten (113), die auf der ersten dielektrischen Materialschicht (112) angeordnet sind, und mehrere Leiterbahnen (114), die auf der ersten dielektrischen Materialschicht (112) und den Aufbauschichten (113) angeordnet sind und in elektrischem Kontakt mit der aktiven Fläche des Mikroelektronikchips (102) stehen, gekennzeichnet durch: einen zweiten Mikroelektronikchipbaustein (304) auf der oberen Fläche in elektrischem Kontakt mit der Durchkontaktierung (118) im Kapselungsmaterial (110) und einen Wärmeverteiler (306) zwischen dem zweiten Mikroelektronikchipbaustein (304) und der inaktiven Fläche des Mikroelektronikchips (306).
  6. Elektronische Vorrichtung (500) nach Anspruch 5, wobei der zweite Mikroelektronikchipbaustein (304) den Systemspeicher (506) umfasst.
  7. Elektronische Vorrichtung (500) nach Anspruch 5, wobei der zweite Mikroelektronikchipbaustein (304) eine Chipsatzvorrichtung umfasst.
  8. Elektronische Vorrichtung (500) nach Anspruch 5, wobei der zweite Mikroelektronikchipbaustein einen löthöckerlosen Aufbauschichtbaustein umfasst.
  9. Elektronische Vorrichtung (500) nach Anspruch 5, wobei der zweite Mikroelektronikchipbaustein (304) einen Baustein in Chipgröße umfasst.
  10. Vorrichtung, umfassend: einen Mikroelektronikchip (102), der eine aktive Fläche, eine inaktive Fläche parallel zur aktiven Fläche und mindestens eine Seite hat; einen Substratkern neben der mindestens einen Seite des Mikroelektronikchips (102), wobei der Substratkern eine untere Fläche im Wesentlichen planar zur aktiven Fläche des Mikroelektronikchips und eine obere Fläche im Wesentlichen planar zur inaktiven Fläche des Mikroelektronikchips (102) umfasst; eine Durchkontaktierung (118) im Substratkern, die sich von der oberen Fläche bis zur unteren Fläche erstreckt; eine erste dielektrische Materialschicht (112), die auf mindestens einem Abschnitt der aktiven Fläche des Mikroelektronikchips (102) und der unteren Fläche des Substratkerns angeordnet ist; mehrere Aufbauschichten, die auf der ersten dielektrischen Materialschicht angeordnet sind; und mehrere Leiterbahnen (114), die auf der ersten dielektrischen Materialschicht (112) und den Aufbauschichten (113) angeordnet sind und in elektrischem Kontakt mit der aktiven Fläche des Mikroelektronikchips (102) stehen, gekennzeichnet durch: einen zweiten Mikroelektronikchipbaustein (304) auf der oberen Fläche in elektrischem Kontakt mit der Durchkontaktierung im Substratkern und einen Wärmeverteiler (306) zwischen dem zweiten Mikroelektronikchipbaustein und der inaktiven Fläche des Mikroelektronikchips.
  11. Vorrichtung nach Anspruch 10, wobei die Durchkontaktierung (118) gestapelte Microvias umfasst.
  12. Vorrichtung nach Anspruch 10, die ferner die Durchkontaktierung in elektrischem Kontakt mit der aktiven Fläche des Mikroelektronikchips umfasst.
  13. Vorrichtung nach Anspruch 10, die ferner die Durchkontaktierung in elektrischem Kontakt mit Kontakthöckern umfasst, welche auf den Aufbauschichten gebildet sind.
  14. Elektronische Vorrichtung (500), umfassend: einen Netzwerkcontroller (510), einen Systemspeicher (504); und einen Prozessor (502), wobei der Prozessor umfasst: einen Mikroelektronikchip (102), der eine aktive Fläche, eine inaktive Fläche parallel zur aktiven Fläche und mindestens eine Seite hat; Substratkern neben der mindestens einen Seite des Mikroelektronikchips(102), wobei der Substratkern eine untere Fläche im Wesentlichen planar zur aktiven Fläche des Mikroelektronikchips (102) und eine obere Fläche im Wesentlichen planar zur inaktiven Fläche des Mikroelektronikchips (102) umfasst; eine Durchkontaktierung (118) im Substratkern, die sich von der oberen Fläche bis zur unteren Fläche erstreckt; eine erste dielektrische Materialschicht (112), die auf mindestens einem Abschnitt der aktiven Fläche des Mikroelektronikchips (102) und der unteren Fläche des Substratkerns angeordnet ist; mehrere Aufbauschichten (113), die auf der ersten dielektrischen Materialschicht (112) angeordnet sind; und mehrere Leiterbahnen (114), die auf der ersten dielektrischen Materialschicht (112) und den Aufbauschichten (113) angeordnet sind und in elektrischem Kontakt mit der aktiven Fläche des Mikroelektronikchips (102) stehen, gekennzeichnet durch: einen zweiten Mikroelektronikchipbaustein (304) auf der oberen Fläche in elektrischem Kontakt mit der Durchkontaktierung (118) im Substratkern und einen Wärmeverteiler (306) zwischen dem zweiten Mikroelektronikchipbaustein und der inaktiven Fläche des Mikroelektronikchips (102).
  15. Elektronische Vorrichtung (500) nach Anspruch 14, wobei der zweite Mikroelektronikchipbaustein (304) den Systemspeicher (506) umfasst.
  16. Elektronische Vorrichtung (500) nach Anspruch 14, wobei der zweite Mikroelektronikchipbaustein (304) eine Chipsatzvorrichtung umfasst.
  17. Elektronische Vorrichtung (500) nach Anspruch 14, wobei der zweite Mikroelektronikchipbaustein (304) einen löthöckerlosen Aufbauschichtbaustein umfasst.
  18. Elektronische Vorrichtung (500) nach Anspruch 14, wobei der zweite Mikroelektronikchipbaustein (304) einen Baustein in Chipgröße umfasst.
DE112009000383.4T 2008-06-03 2009-05-27 Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins Active DE112009000383B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/132,085 US8093704B2 (en) 2008-06-03 2008-06-03 Package on package using a bump-less build up layer (BBUL) package
US12/132,085 2008-06-03
PCT/US2009/045231 WO2009158098A2 (en) 2008-06-03 2009-05-27 Package on package using a bump-less build up layer (bbul) package

Publications (2)

Publication Number Publication Date
DE112009000383T5 DE112009000383T5 (de) 2011-04-21
DE112009000383B4 true DE112009000383B4 (de) 2020-10-08

Family

ID=41378761

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009000383.4T Active DE112009000383B4 (de) 2008-06-03 2009-05-27 Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins

Country Status (7)

Country Link
US (1) US8093704B2 (de)
JP (1) JP5587216B2 (de)
KR (1) KR101222755B1 (de)
CN (1) CN101981691B (de)
DE (1) DE112009000383B4 (de)
TW (1) TWI400780B (de)
WO (1) WO2009158098A2 (de)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
JP5188426B2 (ja) * 2009-03-13 2013-04-24 新光電気工業株式会社 半導体装置及びその製造方法、電子装置
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) * 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
KR20120031697A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 패키지 적층 구조 및 그 제조 방법
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8508037B2 (en) * 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
US8643154B2 (en) * 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
KR101236798B1 (ko) * 2011-02-16 2013-02-25 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US9679863B2 (en) 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
KR101632249B1 (ko) 2011-10-31 2016-07-01 인텔 코포레이션 멀티 다이 패키지 구조들
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US20130157639A1 (en) * 2011-12-16 2013-06-20 SRC Computers, LLC Mobile electronic devices utilizing reconfigurable processing techniques to enable higher speed applications with lowered power consumption
US9601421B2 (en) * 2011-12-30 2017-03-21 Intel Corporation BBUL material integration in-plane with embedded die for warpage control
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
CN104321864B (zh) 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
US9200973B2 (en) * 2012-06-28 2015-12-01 Intel Corporation Semiconductor package with air pressure sensor
US8742597B2 (en) * 2012-06-29 2014-06-03 Intel Corporation Package substrates with multiple dice
US8633551B1 (en) * 2012-06-29 2014-01-21 Intel Corporation Semiconductor package with mechanical fuse
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8912670B2 (en) 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9496211B2 (en) 2012-11-21 2016-11-15 Intel Corporation Logic die and other components embedded in build-up layers
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9429427B2 (en) 2012-12-19 2016-08-30 Intel Corporation Inductive inertial sensor architecture and fabrication in packaging build-up layers
US9087765B2 (en) 2013-03-15 2015-07-21 Qualcomm Incorporated System-in-package with interposer pitch adapter
US8669140B1 (en) 2013-04-04 2014-03-11 Freescale Semiconductor, Inc. Method of forming stacked die package using redistributed chip packaging
US8772913B1 (en) 2013-04-04 2014-07-08 Freescale Semiconductor, Inc. Stiffened semiconductor die package
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
KR102192356B1 (ko) 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
US9478498B2 (en) 2013-08-05 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Through package via (TPV)
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
KR102250997B1 (ko) 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US20150359099A1 (en) * 2014-06-04 2015-12-10 Apple Inc. Low area over-head connectivity solutions to sip module
US9839133B2 (en) 2014-06-04 2017-12-05 Apple Inc. Low-area overhead connectivity solutions to SIP module
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10624214B2 (en) 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10292258B2 (en) 2015-03-26 2019-05-14 Apple Inc. Vertical shielding and interconnect for SIP modules
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10373884B2 (en) 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
KR102052899B1 (ko) * 2016-03-31 2019-12-06 삼성전자주식회사 전자부품 패키지
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10638608B2 (en) 2017-09-08 2020-04-28 Apple Inc. Interconnect frames for SIP modules
US10334732B2 (en) 2017-09-22 2019-06-25 Apple Inc. Area-efficient connections to SIP modules
KR101942741B1 (ko) * 2017-10-20 2019-01-28 삼성전기 주식회사 반도체 패키지
KR20220075030A (ko) 2020-11-26 2022-06-07 삼성전자주식회사 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US20020029898A1 (en) * 2000-09-11 2002-03-14 Markus Zink Insulating body for a connector for the transmission of optical and electrical signals
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
US20030157747A1 (en) * 2002-02-15 2003-08-21 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
US20080029872A1 (en) * 2006-08-07 2008-02-07 Phoenix Precision Technology Corporation Plate structure having chip embedded therein and the manufacturing method of the same

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6706553B2 (en) 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US20050136640A1 (en) 2002-01-07 2005-06-23 Chuan Hu Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
US6841413B2 (en) 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
JP3853219B2 (ja) * 2002-01-18 2006-12-06 イビデン株式会社 半導体素子内蔵基板および多層回路基板
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
JP4303563B2 (ja) * 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
TWI295497B (en) * 2005-10-18 2008-04-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
CN100392849C (zh) * 2005-12-09 2008-06-04 威盛电子股份有限公司 封装体及封装体模块
US7332823B2 (en) 2005-12-15 2008-02-19 Intel Corporation Providing a metal layer in a semiconductor package
US7279795B2 (en) * 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
JP5032205B2 (ja) * 2006-05-30 2012-09-26 三菱樹脂株式会社 キャビティー部を有する多層配線基板
JP5267987B2 (ja) * 2006-11-06 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
KR100813625B1 (ko) * 2006-11-15 2008-03-14 삼성전자주식회사 반도체 소자 패키지
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US20090079064A1 (en) 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US20090127686A1 (en) * 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
JP5193898B2 (ja) * 2009-02-12 2013-05-08 新光電気工業株式会社 半導体装置及び電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US20020029898A1 (en) * 2000-09-11 2002-03-14 Markus Zink Insulating body for a connector for the transmission of optical and electrical signals
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
US20030157747A1 (en) * 2002-02-15 2003-08-21 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
US20080029872A1 (en) * 2006-08-07 2008-02-07 Phoenix Precision Technology Corporation Plate structure having chip embedded therein and the manufacturing method of the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Norm IEEE Std. 802.11 b-1999/Cor 1-2001. Higher-speed Physical Layer (PHY) extension in the 2.4 GHz band *

Also Published As

Publication number Publication date
WO2009158098A2 (en) 2009-12-30
WO2009158098A3 (en) 2010-02-25
KR20100119889A (ko) 2010-11-11
JP5587216B2 (ja) 2014-09-10
JP2011514015A (ja) 2011-04-28
DE112009000383T5 (de) 2011-04-21
KR101222755B1 (ko) 2013-01-16
US20090294942A1 (en) 2009-12-03
US8093704B2 (en) 2012-01-10
TWI400780B (zh) 2013-07-01
CN101981691A (zh) 2011-02-23
CN101981691B (zh) 2012-12-26
TW201017834A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
DE112009000383B4 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE112008002459B4 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE102013223846B4 (de) Packungsanordnung für Logikchip und andere in Aufbauschichten eingebettete Komponenten, Herstellungsverfahren dafür und System diese umfassend
DE112013000419B4 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE102008029194B4 (de) Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE102004004880A1 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen
DE112008002480T5 (de) Mikroelektronisches Bauelement und Verfahren zu seiner Bildung
DE102020106782A1 (de) Neue kernlose architektur und verarbeitungsstrategie für emib-basierte substrate mit hoher genauigkeit und hoher dichte
DE112009002197T5 (de) Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben
DE112010005038T5 (de) Eingelassenes und eingebettetes kernloses Chipgehäuse
DE112010004254B4 (de) Mikroelektronische Baugruppe
DE102008022352A1 (de) Stapelartige Chip-Package-Struktur
DE102020002273B4 (de) Package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE202015004098U1 (de) Verbindungslösungen zu SIP-Modul mit geringem Raum-Overhead
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE112015007233T5 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene
DE102007059337A1 (de) Halbleiterkomponente mit Durchkontakten
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE102014016319B4 (de) Package und verfahren zum konfigurieren eines packages für eine integrierte schaltung (ic)
DE102015111191A1 (de) Elektronische Baugruppe mit eingeengter Durchkontaktierung, die eine Deckschicht enthält

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R130 Divisional application to

Ref document number: 112009005549

Country of ref document: DE

R016 Response to examination communication
R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final