JPWO2006070652A1 - 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器 - Google Patents

半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器 Download PDF

Info

Publication number
JPWO2006070652A1
JPWO2006070652A1 JP2006550700A JP2006550700A JPWO2006070652A1 JP WO2006070652 A1 JPWO2006070652 A1 JP WO2006070652A1 JP 2006550700 A JP2006550700 A JP 2006550700A JP 2006550700 A JP2006550700 A JP 2006550700A JP WO2006070652 A1 JPWO2006070652 A1 JP WO2006070652A1
Authority
JP
Japan
Prior art keywords
buffer layer
conductive layer
terminal pad
semiconductor device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006550700A
Other languages
English (en)
Inventor
曽川　禎道
禎道 曽川
山崎　隆雄
隆雄 山崎
枦山　一郎
一郎 枦山
北城　栄
栄 北城
高橋　信明
信明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of JPWO2006070652A1 publication Critical patent/JPWO2006070652A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

両面に端子パッド２ａ，２ｂを有する半導体基板１の両面を覆うようにパッシベーション膜３ａ，３ｂが形成されている。このパッシベーション膜３ａ，３ｂの、端子パッド２ａ，２ｂと重なる位置に、開口部３ｃ，３ｄが設けられている。開口部３ｃ，３ｄの内側に、端子パッド２ａと半導体基板１と端子パッド２ｂを貫通する貫通孔９が形成されている。貫通孔９の内面に、ＳｉＯ２、ＳｉＮ、またはＳｉＯ等からなる絶縁層４が形成されている。絶縁層４と、開口部３ｃ，３ｄ内の端子パッド２ａ，２ｂとを覆うように、導電性接着剤からなるバッファ層５が形成されている。さらに、電解めっきまたは無電解めっき等により、バッファ層５上に、金属膜からなる導電層６が形成されている。

Description

本発明は、貫通ビアが設けられた半導体装置およびその製造方法と、貫通ビアが設けられた配線基板およびその製造方法と、これらの半導体装置および配線基板のうちの少なくとも一方を備えた半導体パッケージ、並びにこの半導体パッケージを備えた電子機器に関する。
電子機器の高性能化に伴い、半導体装置の高密度化への要求が高まっている。この要求に対応するために、近年では、１つのパッケージ内に複数の半導体チップを収容することにより実装密度を高めた半導体パッケージ、いわゆるマルチチップパッケージの開発が盛んに行われている。このマルチチップパッケージの中でも、特に、複数の半導体チップを厚さ方向に積層したスタック型のマルチチップパッケージは、半導体装置の高機能化および小型化の両方を実現することができるため、広く使用されている。また、このスタック型のマルチチップパッケージをさらに高機能化すると共に小型化するために、半導体チップに貫通ビアを形成し、この貫通ビアにより、一つの半導体チップの表面電極と他の半導体チップの裏面電極とを相互に接続して、半導体チップ同士を３次元的に接続した構造の半導体パッケージが開発されている（例えば、特開２００１−６０６５４号公報および特開２０００−２６０９３４号公報を参照）。
図１は特開２００１−６０６５４号公報に記載された従来の半導体パッケージの構造を示す断面図である。図１に示されている半導体パッケージ１００は、半導体基板１０１の表面上に、トランジスタ、抵抗、およびコンデンサ等により構成された素子（図示せず）と、電極部１０２とが形成されている複数個の半導体装置１０５が、各電極部１０２が互いに位置合わせされて積層された構成である。これらの半導体装置１０５の半導体基板１０１には、電極部１０２の下面に達する貫通孔１０６が形成されている。半導体基板１０１の裏面、即ち、素子が形成されていない側の面と、貫通孔１０６の内面には、二酸化シリコン等からなる絶縁層１０４が形成されている。各貫通孔１０６にはそれぞれ導電材１０３が充填されて、貫通ビアが形成されている。そして、この貫通ビアが形成された複数の半導体装置１０５を積層し、加熱および加圧することにより、上下方向に隣接する半導体装置１０５が接続されている。
通常、貫通孔１０６に充填される導電材１０３として、はんだや導電性接着剤等が使用されている。導電材１０３としてはんだを使用すると、貫通ビア内の電気抵抗を小さくすることができると共に、大きな接合力が得られる。また、導電材１０３として導電性接着剤を使用する場合は、加熱が不要になるため、工程を簡略化することができると共に、熱によるダメージを避けることができる。半導体パッケージ１００をこのような構造にすることにより、ワイヤを使用せずに各半導体チップを電気的に接続することができるため、従来の方法に比べて小型化、薄型化、および高周波数化することができる。
また、特開２００１−６０６５４号公報には、予め貫通ビアが設けられた複数の半導体装置が積層されるのではなく、複数の半導体装置が積層された後に貫通ビアが設けられた半導体パッケージも開示されている。図２および図３は、特開２００１−６０６５４号公報に記載されている、他の従来の半導体パッケージ１１０，１２０の構造を示す断面図である。図２に示されている半導体パッケージ１１０は以下のように製造される。先ず、複数の半導体装置１１５を、それらの表面に形成された各電極部１１２の位置がそれぞれ重なるように積層する。その後、レーザ等を使用して、半導体基板１１１および電極部１１２を貫通する貫通孔１１６を形成する。そして、貫通孔１１６の、半導体基板１１１に形成された部分の内面に絶縁層１１４を形成した後、貫通孔１１６の内面全体に蒸着またはめっき等によって金属膜１１３を形成する。こうして、複数の半導体装置１１５を電気的に接続させる。
また、図３に示す半導体パッケージ１２０は以下のように製造される。２つの半導体装置１２５の裏面を対向させて積層する。これらの半導体基板１２１および電極部１２２を貫通する貫通孔１２６を形成した後、この貫通孔１２６の、半導体基板１２１に形成された部分に絶縁層１２４を形成する。さらに、この貫通孔１２６の内面全体に金属膜１２３を形成する。こうして、２つの半導体装置１２５を電気的に相互に接続させる。
図２および図３に示されている構造の半導体パッケージ１１０，１２０は、複数の半導体装置に一括して貫通ビアを形成することができるため、積層数が増加した場合にも工程を簡略化できる。
さらに、特開２００１−６０６５４号公報には、貫通孔内に導電材として導電性接着剤が充填された構成の貫通ビアを有する半導体装置も開示されている。図４は特開２００１−６０６５４号公報に記載された、他の従来の半導体パッケージ１３０の構造を示す断面図である。図４に示されている半導体パッケージ１３０は以下のように製造される。先ず、半導体基板１３１の表面に素子形成部（図示せず）を覆うようにパッシベーション膜１３７が形成されている複数の半導体装置１３５を積層する。そして、それらの半導体基板１３１および電極部１３２を貫通する貫通孔１３６を形成する。貫通孔１３６の、半導体基板１３１に設けられた部分の内面にのみ絶縁層１３４を形成した後、貫通孔１３６内に導電性接着剤１３３を充填する。こうして、各半導体装置１３５を電気的に接続させる。
貫通ビアを形成する方法としては、上述した方法以外に、貫通孔の内面にＣＶＤ（Chemical Vapor Deposition：化学気相成長）法またはスパッタリング法等によって、密着性が優れたシード層を形成した後、電解めっきにより貫通孔の内部に金属等の導電材料を充填する方法もある。
しかしながら、前述した従来の技術には以下に記す問題点がある。例えば、貫通孔内に導電性接着剤が充填された貫通ビアの場合、導電性接着剤中に樹脂が相当量含有されているため、金属膜に比べて電気抵抗が極めて大きく、低抵抗化することが困難であるという問題点がある。また、導電性接着剤は硬化時に硬化収縮するため、厚膜化し難く、貫通孔内の全体に充填することが困難であるという問題点もある。
ＣＶＤ法またはスパッタ法と電解めっきとを組み合わせた方法によると、密着性の良い導電膜を貫通孔の内面に形成することができる。しかし、ＣＶＤ法およびスパッタ法には高価な設備が必要であるため、低コストで貫通ビアを形成することができないという問題点がある。
一方、無電解めっき法は高価な設備を使用しないため、貫通孔の内面に低コストで導電層を形成できるという特徴がある。しかし、この方法は、ＣＶＤ法およびスパッタ法等の成膜方法に比べて、密着性に優れた導電膜を形成することができず、接続の信頼性が極めて悪いという問題点がある。特に、半導体チップに形成された貫通ビアは、貫通孔の内面に形成された薄い絶縁層の上に、膜厚が比較的厚い導電層が形成された構成であるため、膜自体の残留応力と、半導体基板と導電層との間の熱膨張率差に起因する熱応力とによって、導電層が剥離しやすいという問題点がある。
本発明は、前記した問題点に鑑みて、貫通孔の内面に形成された導電層が剥離しにくく信頼性が高い半導体装置およびその製造方法、配線基板およびその製造方法、半導体パッケージ並びに電子機器を提供することを目的とする。
本発明の半導体装置は、半導体基板と、半導体基板の表面に形成された第１の端子パッドと、第１の端子パッドおよび半導体基板を、それらの厚さ方向に貫通する貫通孔と、貫通孔の内面から半導体基板の表面に至るように形成された、樹脂からなるバッファ層と、バッファ層を覆うように形成された導電層と、を有することを特徴とする。
本発明の配線基板は、配線基板本体と、配線基板本体の表面に形成された第１の端子パッドと、第１の端子パッドおよび配線基板本体を、それらの厚さ方向に貫通する貫通孔と、貫通孔の内面から配線基板本体の表面に至るように形成された、樹脂からなるバッファ層と、バッファ層を覆うように形成された導電層と、を有することを特徴とする。
このような構成の、本発明の半導体装置または配線基板によると、絶縁層と導電層との間に、樹脂からなるバッファ層が形成されているため、半導体基板または配線基板本体と導電層との間の熱膨張率の差に起因する熱応力と、導電層形成時の残留応力とによる導電層の剥離を抑制することができ、それによって信頼性が向上する。
これらの構成において、バッファ層は、金属フィラーを含有する導電性樹脂からなり、導電層と第１の端子パッドの間にバッファ層が介在して、導電層と第１の端子パッドはバッファ層により導通していてもよい。これにより、バッファ層と、貫通孔の内面および導電層との密着性が高まり、導電層の剥離を抑制する効果が向上する。また、導電層はバッファ層上から第１の端子パッドまで延びており、導電層と第１の端子パッドは直接接触していてもよい。これにより、貫通孔内部の抵抗値を下げることができる。さらに、導電層は、金属フィラーと同じ金属、またはその金属を含む合金により形成されていてもよい。さらにまた、金属フィラーは、無電解めっきの還元剤に対して触媒活性がある材料を含んでいてもよい。これにより、導電層とバッファ層との密着性がより向上する。さらにまた、金属フィラーの粒径を１μｍ以下にすることもできる。これにより、貫通孔の直径が小さい場合でも、容易にバッファ層を形成することができる。
あるいは、バッファ層は絶縁性を有し、導電層はバッファ層上から第１の端子パッドまで延びており、導電層と第１の端子パッドは直接接触していてもよい。これにより、バッファ層として、一般的な樹脂を使用することができるため、材料選択の幅が広がると共に、低コスト化することができる。バッファ層の導電層側の表面に凹凸が形成されていることが望ましい。これにより、バッファ層と導電層との密着性を向上させることができる。
この半導体装置または配線基板においては、バッファ層と貫通孔の内面との間に、貫通孔の内面に形成された絶縁層が介在していてもよい。また、半導体基板または配線基板本体の裏面の、第１の端子パッドと整合する位置に、第２の端子パッドが形成されている場合、貫通孔は、第１の端子パッドと、半導体基板または配線基板本体と、第２の端子パッドとを貫通するように形成され、バッファ層は、貫通孔の内面から配線基板本体または配線基板本体の表裏両面に至るように形成されてもよい。すなわち、バッファ層は、第１の端子パッドの少なくとも一部と第２の端子パッドの少なくとも一部と絶縁層を覆うように形成されていてもよい。このとき、導電層はバッファ層上から第２の端子パッドまで延びており、導電層と第２の端子パッドは直接接触していてもよい。これにより、貫通孔内部を低抵抗化することができる。
さらに、バッファ層を形成する樹脂の弾性率が１ＧＰａ以下であると、熱応力および残留応力による導電層の剥離が大幅に抑制され、信頼性をより向上させることができる。さらにまた、導電層が管状に形成されていてもよい。これにより、製造時間を短縮し、低コスト化することができる。
本発明の半導体パッケージは、前述した構成の半導体装置が複数個積層されていることを特徴とする。また、本発明の他の半導体パッケージは、前述した構成の配線基板が複数個積層され、積層された複数の配線基板が少なくとも１つの半導体装置と電気的に接続されていることを特徴とする。本発明においては、導電層が剥離しにくい半導体装置または配線基板を使用しているため、従来の半導体パッケージよりも信頼性が向上する。
本発明の電子機器は、前述した半導体パッケージを有することを特徴とする。この電子機器は、例えば、携帯電話、ノート型パーソナルコンピュータ、デスクトップ型パーソナルコンピュータ、液晶デバイス、インターポーザー、またはモジュールである。
本発明の半導体装置の製造方法は、半導体基板と、半導体基板の表面に形成された端子パッドとを、それらの厚さ方向に貫通する貫通孔を形成する工程と、樹脂からなるバッファ層を、貫通孔の内面から端子パッドの表面まで延びるように形成する工程と、バッファ層を覆うように導電層を形成する工程と、を含むことを特徴とする。
本発明の配線基板の製造方法は、配線基板本体と、配線基板本体の表面に形成された端子パッドとを、それらの厚さ方向に貫通する貫通孔を形成する工程と、樹脂からなるバッファ層を、貫通孔の内面から端子パッドの表面まで延びるように形成する工程と、バッファ層を覆うように導電層を形成する工程と、を含むことを特徴とする。
これらの製造方法によると、絶縁層と導電層との間に、樹脂からなるバッファ層を形成するため、半導体基板または配線基板本体と導電層との間の熱膨張率の差に起因する熱応力と、導電層形成時の残留応力とによる導電層の剥離を抑制することができる。こうして、信頼性が高い半導体装置または配線基板を製造することができる。
バッファ層を、金属フィラーを含有する導電性樹脂により形成してもよい。また、金属フィラーが無電解めっきの還元剤に対して触媒活性がある材料を含んでいる場合、導電層を無電解めっきにより形成することができる。さらに、金属フィラーの粒径が１μｍ以下であってもよい。
あるいは、バッファ層を絶縁性樹脂によって形成し、導電層を、バッファ層上から端子パッドに至るまで形成して、導電層と端子パッドとを直接接触させ、かつバッファ層の導電層側の表面に凹凸を形成してもよい。
また、貫通孔を形成した後に、貫通孔の内面に絶縁層を形成し、絶縁層上にバッファ層を形成することもできる。さらに、弾性率が１ＧＰａ以下の樹脂を使用してバッファ層を形成してもよい。これにより、導電層が剥離しにくく、信頼性が高くなる。さらにまた、導電層をめっきにより形成してもよい。これにより、低コストで導電層を形成することができる。
従来の半導体パッケージの構造を示す断面図である。 他の従来の半導体パッケージの構造を示す断面図である。 さらに他の従来の半導体パッケージの構造を示す断面図である。 さらに他の従来の半導体パッケージの構造を示す断面図である。 本発明の第１の実施形態の半導体装置の構造を示す断面図である。 本発明の第１の実施形態の半導体装置の貫通ビアを示す拡大図である。 本発明の第１の実施形態の半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態の半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態の半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態の半導体装置の製造方法を工程順に示す断面図である。 本発明の第２の実施形態の半導体装置の構造を示す断面図である。 本発明の第３の実施形態の半導体装置の構造を示す断面図である。 本発明の第４の実施形態の半導体装置の構造を示す断面図である。 本発明の第４の実施形態の半導体装置の製造方法を工程順に示す断面図である。 本発明の第４の実施形態の半導体装置の製造方法を工程順に示す断面図である。 本発明の第４の実施形態の半導体装置の製造方法を工程順に示す断面図である。 本発明の第５の実施形態の半導体装置の構造を示す断面図である。 本発明の第５の実施形態の半導体装置の貫通ビアを示す拡大図である。 本発明の第６の実施形態の半導体パッケージの構造を示す断面図である。
以下、本発明の実施の形態について、添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態に係る半導体装置について説明する。図５Ａは本発明の第１の実施形態に係る半導体装置の構造を示す断面図であり、図５Ｂはその貫通ビアを示す拡大図である。なお、本明細書中で述べている半導体装置とは、半導体集積回路全般を意味しており、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ、ロジック、ＡＳＩＣなどを含むＬＳＩと定義できる。
図５Ａに示すように、本実施形態の半導体装置１０においては、表面に素子（図示せず）が形成された半導体基板１の両面に、絶縁層（図示せず）を介して端子パッド２ａおよび端子パッド２ｂが、相互に整合した位置に形成されている。また、半導体基板１の表面および裏面を覆うように、パッシベーション膜３ａおよび３ｂがそれぞれ形成されている。このパッシベーション膜３ａおよび３ｂには、端子パッド２ａおよび２ｂの直上の領域にそれぞれ開口部３ｃおよび３ｄが形成されている。そして、この開口部３ｃおよび３ｄを連通させるように、端子パッド２ａと半導体基板１と端子パッド２ｂとを貫通する貫通孔９が形成されている。この貫通孔９の内面にはＳｉＯ２、ＳｉＮ、またはＳｉＯ等からなる絶縁層４が形成されている。そして、絶縁層４と、開口部３ｃおよび３ｄ内の端子パッド２ａおよび２ｂとを覆うように、導電性接着剤からなるバッファ層５が形成されている。さらに、このバッファ層５を覆うように、金属膜からなる導電層６が形成されている。導電層６は、表面に絶縁層４およびバッファ層５がこの順番に形成された後の貫通孔９の空隙を埋めるように形成されている。こうして、端子パッド２ａと半導体基板１と端子パッド２ｂとを貫通する貫通ビアが形成されている。
図５Ｂに示すように、本実施形態の半導体装置１０におけるバッファ層５は、絶縁層４および導電層６に対して十分な密着強度が得られるように、バインダ樹脂８中に金属フィラー７が分散された導電性接着剤により形成されている。バッファ層５中の金属フィラー７の割合は、例えば４０乃至９５質量％である。バッファ層５中のバインダ樹脂８の含有量が多く、金属フィラー７の含有量が４０質量％未満であると、絶縁層４との密着強度は向上するが、電気抵抗が大きくなると共に、導電層６との密着強度が低下する。一方、金属フィラー７の含有量が９５質量％を超えると、導電層６との密着強度は向上するが、バインダ樹脂８の含有量が少ないために絶縁層４との密着強度が低下する。バッファ層５に含まれる金属フィラー７の材料としては、例えば、Ａｇ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｕ等の金属、またはそれらの合金材料を使用することができる。また、バインダ樹脂材料８は、弾性率が１ＧＰａ以下である低弾性材料であることが好ましく、例えば、エポキシ系樹脂、アクリル系樹脂、ポリイミド系樹脂、ウレタン系樹脂、ポリエステル系樹脂、ビスマルイミド系樹脂、スチレン系樹脂、ポリ塩化ビニル系樹脂、ナイロン系樹脂、ポリエチレン系樹脂、ポリプロピレン系樹脂、酸無水物系樹脂、フルオロ系樹脂、フェノール系樹脂、シリコーン系樹脂、またはフッ素シリコーン系樹脂等を使用することができる。これにより、半導体基板１と導電層６の間の熱膨張率差に起因する応力と、導電層６の形成時の残留応力を緩和することができるため、高い接続信頼性を得ることができる。
以下、本実施形態の半導体装置１０の製造方法について説明する。図６Ａ乃至６Ｄは、本実施形態の半導体装置１０の製造方法をその工程順に示す断面図である。先ず、図６Ａに示すように、表面に素子（図示せず）が形成された半導体基板１の両面に、それぞれ絶縁層（図示せず）を介して端子パッド２ａおよび２ｂが形成されている半導体チップ１１を用意する。この半導体チップ１１の表面および裏面には、端子パッド２ａおよび２ｂの直上の領域に開口部３ｃおよび３ｄを有するパッシベーション膜３ａおよび３ｂが形成されている。次に、図６Ｂに示すように、ドライエッチング法またはウエットエッチング法により、半導体チップ１１の開口部３ｃおよび３ｄをつなぐように、半導体基板１および端子パッド２ｂを貫通する貫通孔９を形成する。
次に、図６Ｃに示すように、自然酸化、熱酸化、ＣＶＤ法、スパッタリング法、または真空蒸着法等により、貫通孔９の内面にＳｉＯ２、ＳｉＮ、またはＳｉＯ等からなる絶縁層４を形成する。その後、図６Ｄに示すように、開口部３ｃおよび３ｄ内の端子パッド２ａおよび２ｂと、絶縁層４とを覆うように、バッファ層５を形成する。バッファ層５の形成方法としては、例えば、樹脂中に金属フィラーが分散されている導電性接着剤を、印刷法またはインクジェット法等を用いて半導体チップ１１の表面上および裏面上に塗布することにより、開口部３ａおよび３ｂ内の端子パッド２ａおよび２ｂの表面と貫通孔９の内面とに付着させた後、硬化させる方法がある。このような方法を適用することにより、低コストでバッファ層５を形成することができる。このとき、バッファ層５を形成しない部分を予めレジスト等で被覆しておいてもよい。
また、一般に、パッケージ化される半導体チップに形成される貫通ビアの貫通孔は小径であり、例えば、直径が１００μｍ以下の場合がある。このような小径のビアを形成する場合には、樹脂中に、直径が例えば１μｍ以下の金属フィラー７が分散されたナノペーストを使用してバッファ層５を形成することができる。これにより、貫通孔９の直径が１００μｍ以下であっても容易にバッファ層５を形成することができる。なお、このナノペーストは、１５０℃程度以下の比較的低い温度で焼結することができる。
次に、電解めっきまたは無電解めっき等により、バッファ層５を覆うように導電層６を形成し、図５Ａに示す半導体装置を形成する。導電層６を形成する材料としては、例えば、Ｃｕ、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ等の金属、またはそれらの合金材料が挙げられるが、導電性接着層５に含まれる材料と同じものを使用すると、バッファ層５と導電層６との密着性を向上させることができる。また、電解めっきおよび無電解めっきによると、密着性に優れた導電層６を低コストで形成することができる。特に、電界めっきは、金属フィラー７の材質にかかわらずバッファ層５上に導電層６を形成することができる。
さらに、バッファ層５の中に含まれる金属フィラー７に、無電解めっきの還元剤に対して触媒活性がある材料を使用することにより、特殊な前処理を行わなくてもバッファ層５と導電層６との密着性を向上させることができる。無電解めっきの還元剤に対して触媒活性がある材料としては、例えば、Ｐｄ、Ｎｉ、Ｃｕ、Ｐｔ、Ａｕ等の触媒活性能が高い金属、またはそれらの合金材料等が挙げられる。但し、金属フィラー７として触媒活性がない材料を使用する場合でも、無電解めっきの前処理としてＰｄ触媒処理などを行うことにより、導電層６との密着性を向上させることができる。なお、金属フィラー７の全てが、無電解めっきの還元剤に対する触媒活性を有している必要はなく、金属フィラー７として、触媒活性能がある金属と触媒活性能がない金属とを混在させて用いてもかまわない。これは、触媒活性能の高い貴金属の使用量を抑えて低コスト化を図る場合や、バインダーと金属フィラー７の密着度および分散度を最適化する場合に有効である。
一般的に、密着性が高い導電性接着剤は樹脂含有量が多く、また硬化時の収縮により十分な膜厚が確保できないため、貫通孔内に導電性接着剤を充填すると、貫通ビア内の電気抵抗が大きくなってしまう。しかし、本実施形態の半導体装置１０においては、導電性接着剤により形成したバッファ層５の上に、さらに、無電解めっきまたは電解めっき等の低コストの成膜法によって、金属膜からなる導電層６を形成しているため、貫通ビア内の電気抵抗を低くすることができる。また、本実施形態の半導体装置１０は、導電層６と絶縁層４との間にバッファ層５が設けられているため、半導体基板１と導電層６との間の応力が緩和され、接続信頼性を高めることができる。特に、バッファ層５を形成する導電性接着剤のバインダ樹脂として低弾性率の樹脂を使用すると、半導体基板１と導電層６との間の熱応力と、導電層６形成時の残留応力を緩和することもできる。
さらに、バッファ層５は、導電層６との密着性が良い金属フィラー７と、絶縁層４に対して密着強度を確保できるバインダ樹脂８とを含む導電性接着剤により形成されているため、絶縁層４および導電層６の両方に対して良好な密着強度が得られる。特に、導電性接着剤として、樹脂中に粒径が小さい金属フィラー７を分散させたナノペーストを使用すると、貫通孔の直径が小さい場合でも、その貫通孔の内部に、均一性と密着性に優れたバッファ層５を形成することができる。
また、金属フィラー７として、無電解めっき中の還元剤に対して触媒性のある金属を使用すると、導電層６を形成する前の前処理が不要であり、且つ低コストな無電解めっきで導電層６を成膜することができると共に、バッファ層５との密着強度の強い導電層６を形成することができる。無電解めっきは、バッファ層５に対するつきまわり性（均一電着性）に優れているため、はんだペースト等の導電材料を印刷によって貫通孔の内部に充填する従来の方法に比べて、充填不良が生じにくく、かつボイドができにくい。従って、無電解めっきによると、密着強度が高く、信頼性が高い導電層６を形成することができる。このとき、金属フィラー７として、導電層６と同じ材料を使用すると、バッファ層５と導電層６との密着性をより向上させることができる。
なお、本実施形態の半導体装置１０においては、バッファ層５を、バインダ樹脂８中に金属フィラー７を分散させた導電性接着剤により形成しているが、本発明はこれに限定されるものではない。例えば、導電性接着剤の代わりに、導電性は持たないが絶縁層４に対する密着性が高い樹脂材料を用いてもよい。その場合、絶縁性樹脂からなるバッファ層の表面を粗化した後、その上に導電層６を形成することにより、バッファ層と導電層６との間に高い密着性を確保することができ、信頼性が高い半導体装置が得られる。この半導体装置においても、導電層６と絶縁層４との間にバッファ層が設けられているため、半導体基板１と導電層６との間の応力を緩和することができる。さらに、バッファ層を形成する樹脂材料として低弾性率の樹脂を使用すると、より信頼性が高い半導体装置を得ることができる。
次に、本発明の第２の実施形態に係る半導体装置２０について説明する。図７は本実施形態の半導体装置２０の構造を示す断面図である。なお、図７において、図５Ａ，５Ｂに示す半導体装置１０の構成要素と同じものには同じ符号を付し、詳細な説明は省略する。
図７に示すように、本実施形態の半導体装置２０は、開口部３ｃおよび３ｄ内の端子パッド２ａおよび２ｂの全面がバッファ層１５によって覆われているのではなく、端子パッド２ａおよび２ｂと導電層１６とが部分的に接触している構成である。端子パッド２ａおよび２ｂと導電層１６との密着性は、絶縁層４と導電層１６との密着性ほど弱くない。したがって、端子パッド２ａおよび２ｂと導電層１６とを接触させ、これらを電気的に接続することにより、密着性を低下させずに、貫通ビアの内部を低抵抗化することができる。
次に、本実施形態の半導体装置２０の製造方法について説明する。本実施形態の半導体装置２０は以下のようにして形成される。まず、図６Ａ乃至６Ｃに示されている工程と同様に、貫通孔９内に絶縁層４を形成する。その後に、端子パッド２ａおよび２ｂの、バッファ層１５を形成しない部分をレジスト（図示せず）等によりマスクした状態で導電性接着剤を塗布して硬化させ、バッファ層１５を形成する。こうしてバッファ層１５を形成した後、レジストを除去することにより、端子パッド２ａおよび２ｂの表面の一部を露出させる。その後、前述した第１の実施形態の半導体装置１０と同様の方法で、導電層１６を形成する。これにより、端子パッド２ａおよび２ｂと導電層１６とを直接接続することができる。なお、本実施形態の半導体装置２０における上記以外の構成および効果は、前述の第１の実施形態の半導体装置１０と同様である。
次に、本発明の第３の実施形態に係る半導体装置３０について説明する。図８は本実施形態の半導体装置３０の構造を示す断面図である。なお、図８においては、図５Ａ，５Ｂに示す半導体装置１０の構成要素と同じものには同じ符号を付し、詳細な説明は省略する。
図８に示すように、本実施形態の半導体装置３０は、貫通孔９内が完全に充填されておらず、貫通ビアの中心部、即ち、導電層２６の中心部に孔２７が存在している構成である。これは、貫通孔９の内部を完全に充填するには時間とコストがかかるため、生産性の向上を目的とした構成である。具体的には、導電層２６を、貫通孔９の内部を完全には充填しないように形成している。なお、本実施形態の半導体装置３０において、導電層２６を形成した後で、図示しないが孔２７内に樹脂または半田等を充填して貫通ビアを密閉することもできる。なお、本実施形態の半導体装置３０における上記以外の構成および効果は、前述した第１の実施形態の半導体装置１０と同様である。
次に、本発明の第４の実施形態に係る半導体装置４０について説明する。図９は本実施形態の半導体装置４０の構造を示す断面図である。なお、図９においては、図５Ａ，５Ｂに示す半導体装置１０の構成要素と同じものには同じ符号を付し、詳細な説明は省略する。
図９に示すように、本実施形態の半導体装置４０は、半導体基板１の裏面側に端子パッドおよびパッシベーション膜が形成されていない点で、前述した第１の実施形態の半導体装置１０と異なっている。この半導体装置４０は、半導体基板１の裏面に端子パッドを形成する必要がないため、前述した第１の実施形態の半導体装置１０のように半導体基板１の両面に端子パッドを設ける場合に比べて、低コストで製造することができる。
本実施形態の半導体装置４０の製造方法について説明する。図１０Ａ乃至１０Ｃは、本実施形態の半導体装置４０の製造方法を工程順に示す断面図である。
先ず、図１０Ａに示すように、表面に素子（図示せず）が形成された半導体基板１の表面のみに、絶縁層（図示せず）を介して端子パッド２ａが形成されている半導体チップ３１を用意する。この半導体チップ３１の表面上には、端子パッド２ａの直上の領域に開口部３ｃを有するパッシベーション膜３ａが形成されている。次に、図１０Ｂに示すように、ドライエッチング法またはウエットエッチング法により、半導体チップ３１の開口部３ｃの内側に、深穴３９を形成する。次に、図１０Ｃに示すように、前述した第１の実施形態の半導体装置１０と同様の工程で、深穴３９の内部に絶縁層３４を形成し、開口部３ｃおよび３ｄ内の端子パッド２ａと絶縁層３４を覆うようにバッファ層３５を形成し、さらに、このバッファ層３５を覆うように導電層３６を形成する。その後、半導体基板１を裏面側から研磨して深穴３９の底部を除去して貫通孔にし、図９に示す半導体装置４０を形成する。
本実施形態の半導体装置４０のように、半導体基板１の一方の面にのみ端子パッド２ａが設けられる場合には、厚い半導体基板１を使用し、貫通ビアを形成した後に裏面を研削して所定の厚さにすればよい。したがって、図５Ａ，５Ｂに示す半導体装置１０のように両面に端子パッド２ａ，２ｂが設けられている半導体装置に比べて、半導体基板１が厚い状態で加工することができるため、ハンドリング性に優れている。なお、本実施形態の半導体装置４０における上記以外の構成および効果は、前述の第１の実施形態の半導体装置１０と同様である。
次に、本発明の第５の実施形態に係る半導体装置について説明する。図１１Ａは本実施形態の半導体装置５０の構造を示す断面図であり、図１１Ｂはその貫通ビアを示す拡大図である。なお、図１１Ａおよび１１Ｂにおいては、図７に示す半導体装置２０の構成要素と同じものには同じ符号を付し、詳細な説明は省略する。
図１１Ａに示すように、本実施形態の半導体装置５０は、バッファ層４５が、導電性をもたない樹脂、即ち、絶縁性樹脂により形成され、前述した第２の実施形態の半導体装置２０と同様に、端子パッド２ａおよび２ｂの一部が導電層１６に直接接続されている構成である。本実施形態の半導体装置５０においては、バッファ層４５として、導電性接着剤ではなく、一般的な樹脂を使用することができるため、材料選択の幅が広がると共に、低コスト化することができる。
また、半導体装置５０においては、バッファ層４５と導電層１６との間の密着性を確保するため、図１１Ｂに示すように、バッファ層４５の表面に凹凸が形成されていることが望ましい。また、バッファ層４５を低弾性率の樹脂により形成すると、半導体基板１と導電層１６との間の熱応力と、導電層１６の形成時の残留応力を緩和することができるため、導電層１６の剥離を抑制することができる。従って、バッファ層４５は、低弾性率の樹脂により形成することがより好ましい。
バッファ層４５の表面に凹凸を形成する方法としては、例えば、前述した第２の実施形態の半導体装置２０と同様の方法で、絶縁層４と端子パッド２ａおよび２ｂの一部を覆うようにバッファ層４５を形成した後、バッファ層４５の表面を、過マンガン酸カリウムによる処理またはプラズマ処理等によって粗化する。そして、バッファ層４５上にパラジウム触媒層を形成した後、Ｐｄ、Ｎｉ、Ｃｕ、Ｐｔ、Ａｕ等の金属、またはそれらの合金材料を無電解めっきすることにより、バッファ層４５上に導電層１６を形成し、半導体装置５０を形成する。なお、本実施形態の半導体装置５０における上記以外の構成および効果は、前述した第１の実施形態の半導体装置１０と同様である。
次に、本発明の第６の実施形態に係る半導体パッケージ６０について説明する。図１２は本実施形態の半導体パッケージ６０を示す断面図である。図１２に示すように、本実施形態の半導体パッケージ６０は、図５Ａ，５Ｂに示されている半導体装置１０を複数個積層し、上下方向に隣接する半導体装置１０の貫通ビア同士を、はんだバンプ５１を介して相互に接続することにより、各半導体装置１０を電気的に接続したものである。
本実施形態の半導体パッケージ６０は、複数個の半導体装置１０を高密度に実装可能であるため、携帯電話、ノート型パーソナルコンピュータ、デスクトップ型パーソナルコンピュータ、液晶デバイス、インターポーザー、およびモジュール等の電子機器用として好適であり、小型化、薄型化、および高周波化に対応した高信頼性の電子機器を構成することができる。なお、本実施形態の半導体パッケージ６０においては、前述した第１の実施形態の半導体装置１０を複数個積層しているが、本発明はこれに限定されるものではなく、半導体装置１０の代わりに、前述した第２乃至５の実施形態の半導体装置２０，３０，４０，５０のいずれか１つまたは複数を任意に積層してもよい。その場合にも同様の効果が得られる。
なお、前述した第１乃至第５の実施形態においては、半導体基板１の表面に素子が形成されている半導体装置について述べたが、インターポーザー基板のように、素子が形成されていない配線基板に同様の貫通ビアを形成することにより、多段実装が可能な高信頼性の配線基板が得られる。
なお、前述した第１乃至第５の実施形態においては、半導体基板１の表面に素子が形成されている半導体装置について述べたが、インターポーザー基板のように、素子が形成されていない配線基板に同様の貫通ビアを形成することにより、多段実装が可能な高信頼性の配線基板が得られる。複数の配線基板を積層させる場合には、積層された複数の配線基板を少なくとも１つの半導体装置と電気的に接続させて、半導体パッケージを構成することができる。
本発明は、前記したシリコンを基材とする配線基板に限られず、通常のプリント基板やフレキシブル材料などから構成された、配線を有するインターポーザー基板などにも適用できる。
従来、シリコン基板の貫通孔の内面に剥離しにくい導電層を形成するのは困難であったので、本発明は、このようにシリコン基板の貫通孔に剥離しにくい導電層を形成する場合に最も効果的である。また、プリント基板のような樹脂基板の貫通孔であっても、導電層が破壊して断線が生じてしまうおそれがある場合には、シリコン基板の場合と同様に、本発明は非常に効果的である。

Claims (42)

  1. 半導体基板と、
    前記半導体基板の表面に形成された第１の端子パッドと、
    前記第１の端子パッドおよび前記半導体基板を、それらの厚さ方向に貫通する貫通孔と、
    前記貫通孔の内面から前記半導体基板の表面に至るように形成された、樹脂からなるバッファ層と、
    前記バッファ層を覆うように形成された導電層と、
    を有する半導体装置。
  2. 前記バッファ層は、金属フィラーを含有する導電性樹脂からなり、
    前記導電層と前記第１の端子パッドの間に前記バッファ層が介在して、前記導電層と前記第１の端子パッドは前記バッファ層により導通している、請求項１に記載の半導体装置。
  3. 前記導電層は前記バッファ層上から前記第１の端子パッドまで延びており、前記導電層と前記第１の端子パッドは直接接触している、請求項２に記載の半導体装置。
  4. 前記導電層は、前記金属フィラーと同じ金属、またはその金属を含む合金により形成されている、請求項２に記載の半導体装置。
  5. 前記金属フィラーは、無電解めっきの還元剤に対して触媒活性がある材料を含む、請求項２に記載の半導体装置。
  6. 前記金属フィラーの粒径が１μｍ以下である、請求項２に記載の半導体装置。
  7. 前記バッファ層は絶縁性を有し、
    前記導電層は前記バッファ層上から前記第１の端子パッドまで延びており、前記導電層と前記第１の端子パッドは直接接触している、請求項１に記載の半導体装置。
  8. 前記バッファ層の前記導電層側の表面に凹凸が形成されている、請求項７に記載の半導体装置。
  9. 前記半導体基板の裏面の、前記第１の端子パッドと整合する位置に、第２の端子パッドが形成されており、
    前記貫通孔は、前記第１の端子パッドと前記半導体基板と前記第２の端子パッドを貫通するように形成されており、
    前記バッファ層は、前記貫通孔の内面から前記半導体基板の表裏両面に至るように形成されている、請求項１に記載の半導体装置。
  10. 前記導電層は前記バッファ層上から前記第２の端子パッドまで延びており、前記導電層と前記第２の端子パッドは直接接触している、請求項９に記載の半導体装置。
  11. 前記バッファ層を形成する樹脂は、弾性率が１ＧＰａ以下である、請求項１，２，７，９のいずれか１項に記載の半導体装置。
  12. 前記導電層は管状に形成されている、請求項１，２，７，９のいずれか１項に記載の半導体装置。
  13. 配線基板本体と、
    前記配線基板本体の表面に形成された第１の端子パッドと、
    前記第１の端子パッドおよび前記配線基板本体を、それらの厚さ方向に貫通する貫通孔と、
    前記貫通孔の内面から前記配線基板本体の表面に至るように形成された、樹脂からなるバッファ層と、
    前記バッファ層を覆うように形成された導電層と、
    を有する配線基板。
  14. 前記バッファ層は、金属フィラーを含有する導電性樹脂からなり、
    前記導電層と前記第１の端子パッドの間に前記バッファ層が介在して、前記導電層と前記第１の端子パッドは前記バッファ層により導通している、請求項１３に記載の配線基板。
  15. 前記導電層は前記バッファ層上から前記第１の端子パッドまで延びており、前記導電層と前記第１の端子パッドは直接接触している、請求項１４に記載の配線基板。
  16. 前記導電層は、前記金属フィラーと同じ金属、またはその金属を含む合金により形成されている、請求項１４に記載の配線基板。
  17. 前記金属フィラーは、無電解めっきの還元剤に対して触媒活性がある材料を含む、請求項１４に記載の配線基板。
  18. 前記金属フィラーの粒径が１μｍ以下である、請求項１４に記載の配線基板。
  19. 前記バッファ層は絶縁性を有し、
    前記導電層は前記バッファ層上から前記第１の端子パッドまで延びており、前記導電層と前記第１の端子パッドは直接接触している、請求項１３に記載の配線基板。
  20. 前記バッファ層の前記導電層側の表面に凹凸が形成されている、請求項１９に記載の配線基板。
  21. 前記半導体基板の裏面の、前記第１の端子パッドと整合する位置に、第２の端子パッドが形成されており、
    前記貫通孔は、前記第１の端子パッドと前記配線基板本体と前記第２の端子パッドを貫通するように形成されており、
    前記バッファ層は、前記貫通孔の内面から前記配線基板本体の表裏両面に至るように形成されている、請求項１３に記載の配線基板。
  22. 前記導電層は前記バッファ層上から前記第２の端子パッドまで延びており、前記導電層と前記第２の端子パッドは直接接触している、請求項２１に記載の配線基板。
  23. 前記バッファ層を形成する樹脂は、弾性率が１ＧＰａ以下である、請求項１３，１４，１９，２１のいずれか１項に記載の配線基板。
  24. 前記導電層は管状に形成されている、請求項１３，１４，１９，２１のいずれか１項に記載の配線基板。
  25. 請求項１乃至１２に記載の半導体装置が複数個積層されている半導体パッケージ。
  26. 請求項１３乃至２４に記載の配線基板が複数個積層され、積層された複数の前記配線基板が少なくとも１つの半導体装置と電気的に接続されている、半導体パッケージ。
  27. 請求項２５または２６に記載の半導体パッケージを有する電子機器。
  28. 携帯電話、ノート型パーソナルコンピュータ、デスクトップ型パーソナルコンピュータ、液晶デバイス、インターポーザー、またはモジュールである、請求項２７に記載の電子機器。
  29. 半導体基板と、該半導体基板の表面に形成された端子パッドとを、それらの厚さ方向に貫通する貫通孔を形成する工程と、
    樹脂からなるバッファ層を、前記貫通孔の内面から前記端子パッドの表面まで延びるように形成する工程と、
    前記バッファ層を覆うように導電層を形成する工程と、
    を含む半導体装置の製造方法。
  30. 前記バッファ層を、金属フィラーを含有する導電性樹脂により形成する、請求項２９に記載の半導体装置の製造方法。
  31. 前記金属フィラーは無電解めっきの還元剤に対して触媒活性がある材料を含み、
    前記導電層を無電解めっきにより形成する、請求項３０に記載の半導体装置の製造方法。
  32. 前記金属フィラーの粒径が１μｍ以下である、請求項３０に記載の半導体装置の製造方法。
  33. 前記バッファ層を絶縁性樹脂によって形成し、
    前記導電層を、前記バッファ層上から前記端子パッドに至るまで形成して、前記導電層と前記端子パッドとを直接接触させ、かつ前記バッファ層の前記導電層側の表面に凹凸を形成する、請求項２９に記載の半導体装置の製造方法。
  34. 弾性率が１ＧＰａ以下の樹脂を使用して前記バッファ層を形成する、請求項２９，３０，３３のいずれか１項に記載の半導体装置の製造方法。
  35. 前記導電層をめっきにより形成する、請求項２９，３０，３３のいずれか１項に記載の半導体装置の製造方法。
  36. 配線基板本体と、該配線基板本体の表面に形成された端子パッドとを、それらの厚さ方向に貫通する貫通孔を形成する工程と、
    樹脂からなるバッファ層を、前記貫通孔の内面から前記端子パッドの表面まで延びるように形成する工程と、
    前記バッファ層を覆うように導電層を形成する工程と、
    を含む配線基板の製造方法。
  37. 前記バッファ層を、金属フィラーを含有する導電性樹脂により形成する、請求項３６に記載の配線基板の製造方法。
  38. 前記金属フィラーは無電解めっきの還元剤に対して触媒活性がある材料を含み、
    前記導電層を無電解めっきにより形成する、請求項３７に記載の配線基板の製造方法。
  39. 前記金属フィラーの粒径が１μｍ以下である、請求項３７に記載の配線基板の製造方法。
  40. 前記バッファ層を絶縁性樹脂によって形成し、
    前記導電層を、前記バッファ層上から前記端子パッドに至るまで形成して、前記導電層と前記端子パッドとを直接接触させ、かつ前記バッファ層の前記導電層側の表面に凹凸を形成する、請求項３６に記載の配線基板の製造方法。
  41. 弾性率が１ＧＰａ以下の樹脂を使用して前記バッファ層を形成する、請求項３６，３７，４０のいずれか１項に記載の配線基板の製造方法。
  42. 前記導電層をめっきにより形成する、請求項３６，３７，４０のいずれか１項に記載の配線基板の製造方法。
JP2006550700A 2004-12-27 2005-12-21 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器 Pending JPWO2006070652A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004377760 2004-12-27
JP2004377760 2004-12-27
PCT/JP2005/023451 WO2006070652A1 (ja) 2004-12-27 2005-12-21 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器

Publications (1)

Publication Number Publication Date
JPWO2006070652A1 true JPWO2006070652A1 (ja) 2008-06-12

Family

ID=36614771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006550700A Pending JPWO2006070652A1 (ja) 2004-12-27 2005-12-21 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器

Country Status (3)

Country Link
US (2) US20080224271A1 (ja)
JP (1) JPWO2006070652A1 (ja)
WO (1) WO2006070652A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707468A (en) * 2005-04-06 2007-02-16 Toagosei Co Ltd Conductive paste, circuit board, circuit article and method for manufacturing such circuit article
KR100826979B1 (ko) * 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
KR100861619B1 (ko) * 2007-05-07 2008-10-07 삼성전기주식회사 방열 인쇄회로기판 및 그 제조방법
KR100907896B1 (ko) * 2007-06-22 2009-07-14 주식회사 동부하이텍 시스템 인 패키지의 금속 전극 형성방법
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
JP5219612B2 (ja) * 2008-05-12 2013-06-26 パナソニック株式会社 半導体貫通電極形成方法
KR20090128899A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
JP2010080897A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 半導体装置及びその製造方法
JP5428280B2 (ja) * 2008-10-16 2014-02-26 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP2010258319A (ja) * 2009-04-28 2010-11-11 Kyocera Corp 配線基板及びその製造方法
KR101047485B1 (ko) 2009-10-29 2011-07-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판
KR101161971B1 (ko) * 2010-07-21 2012-07-04 삼성전기주식회사 다층 회로 기판 및 다층 회로 기판의 제조 방법
WO2013128341A2 (en) * 2012-03-01 2013-09-06 Koninklijke Philips N.V. An electronic circuit arrangement and method of manufacturing the same
JP2014194070A (ja) * 2013-02-28 2014-10-09 Jsr Corp 金属膜形成方法および前記方法に用いる導電性インク
US9943927B2 (en) * 2014-12-02 2018-04-17 Arvinmeritor Technology, Llc Transient liquid phase joining of dissimilar materials
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
DE112017008271T5 (de) * 2017-12-14 2020-09-10 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Trägerelements für ein Halbleiterbauelement
TWI676849B (zh) * 2018-10-15 2019-11-11 友達光電股份有限公司 顯示裝置
TWI742991B (zh) * 2021-01-20 2021-10-11 啟耀光電股份有限公司 基板結構與電子裝置
CN118019216A (zh) * 2022-11-10 2024-05-10 华为技术有限公司 电路板、电子设备以及电路板的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60187094A (ja) * 1984-03-07 1985-09-24 松下電器産業株式会社 スル−ホ−ル配線板の製造方法
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3374778B2 (ja) * 1999-02-25 2003-02-10 株式会社村田製作所 チップ型電子部品
JP2004228392A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp 半導体装置の製造方法および半導体モジュールの製造方法
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60187094A (ja) * 1984-03-07 1985-09-24 松下電器産業株式会社 スル−ホ−ル配線板の製造方法
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2006070652A1 (ja) 2006-07-06
US20080224271A1 (en) 2008-09-18
US20130234295A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
JPWO2006070652A1 (ja) 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器
US9398699B2 (en) Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
JP4361826B2 (ja) 半導体装置
JP4345808B2 (ja) 半導体装置の製造方法
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
US8859912B2 (en) Coreless package substrate and fabrication method thereof
JP3687435B2 (ja) 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
US20090017613A1 (en) Method of manufacturing interconnect substrate and semiconductor device
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JP2008218926A (ja) 半導体装置及びその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2006286677A (ja) 半導体装置及びその製造方法
TW201250961A (en) Chip-scale package structure
KR100659447B1 (ko) 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기
TW201826451A (zh) 半導體裝置及其製造方法
TW201101437A (en) Package substrate device and method for fabricating the same
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2005191541A (ja) 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
TW201104767A (en) Semiconductor package with NSMD type solder mask and method for manufacturing the same
KR100923501B1 (ko) 패키지 기판 제조방법
JP3729266B2 (ja) 半導体装置の製造方法
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
JP3800910B2 (ja) 半導体装置およびその製造方法ならびに電子機器
TW200409310A (en) Semiconductor package and manufacturing method thereof
TWI420989B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605