DE102008022318A1

DE102008022318A1 - Hochspannungsgeneratorschaltung und Flashspeicher

Info

Publication number: DE102008022318A1
Application number: DE102008022318A
Authority: DE
Inventors: Tae-seong Yongin Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2007-05-03
Filing date: 2008-04-30
Publication date: 2008-11-20
Anticipated expiration: 2028-05-01
Also published as: CN101299346A; KR101434398B1; US20080273383A1; KR20080097822A; DE102008022318B4; CN101299346B; US7881117B2

Abstract

Eine Hochspannungsgeneratorschaltung (320) umfasst einen Hochspannungsgenerator (620), der zur Erzeugung einer Hochspannung (VPP) ausgebildet ist, und eine Steuerschaltung (610), die derart zum Steuern des Hochspannungsgenerators (620) ausgebildet ist, dass dieser die Hochspannung (VPP) in Abhängigkeit von Änderungen einer Umgebungstemperatur variiert.

Description

Die vorliegende Erfindung betrifft eine Hochspannungsgeneratorschaltung und einen Flashspeicher. Ein Flashspeicher ist ein nichtflüchtiger Speicher, der keine Spannungsversorgung benötigt um die gespeicherten Informationen zu erhalten. Obwohl ein Flashspeicher nicht mit der hohen Arbeitsgeschwindigkeit wie ein DRAM in einem Hauptspeicher eines Personalcomputers (PC) arbeitet, ist seine Lesegeschwindigkeit hoch und er ist im Vergleich zu einer Festplatte widerstandsfähig gegenüber physikalischen Einwirkungen.
Ein Flashspeicher wird hauptsächlich als Speicher in Anwendungen eingesetzt, die durch eine Batterie mit Spannung versorgt werden. Weiterhin ist ein Flashspeicher sehr widerstandsfähig und hält hohen Druck sowie heißes Wasser aus.
Ein Flashspeicher ist ein Computerspeicher mit der Fähigkeit, elektrisch lösch- und wiederbeschreibbar zu sein. Ähnlich wie bei einem EEPROM erfolgt bei einer Flashspeicher das Löschen bzw. Schreiben blockweise. Da Flashspeicher kostengünstiger sind als EEPROM, werden sie hauptsächlich in solchen Anwendungen eingesetzt, die nichtflüchtige und kompakte Speicher mit hoher Datendichte erfordern. Die Anwendungen umfassen MP3-Player, digitale Kameras, mobile Telefone und Ähnliches. USB-Festplatten werden zum Speichern von Daten sowie zum Verschieben von Daten zwischen Computern verwendet. Übliche USB-Sticks nutzen Flashspeicher.
Flashspeicher mit Split-Gate-Struktur werden beispielsweise dazu verwendet, BIOS-Start-up-Informationen für Personalcomputer zu nutzen oder Programme oder Dateien für tragbare Geräte, wie mobile Telefone oder digitale Kameras, zu speichern.
1 zeigt einen Querschnitt eines Flashspeichers mit Split-Gate und 2 zeigt eine schematische Darstellung einer Flashspeicherzelle, die einen Ersatzschaltkreis des Flashspeichers mit Split-Gate gemäß 1 darstellt.
Gemäß 1 enthält der Flashspeicher 100 mit Split-Gate ein Sourcegebiet 102, ein auf einem Halbleitersubstrat 101 gebildetes und zum Sourcegebiet 102 entsprechend der Länge einer Kanalregion 104 beabstandetes Draingebiet 103, ein über bestimmten Teilen des Sourcegebiets 102 und des Kanalgebiets 104 gebildetes Floating-Gate 105, und ein sowohl über dem Floating-Gate 105 und dem Kanalgebiet 104 gebildetes Steuer-Gate 106, das an einem lateralen Teil des Floating-Gates 105 angeordnet ist. Zum Programmieren des Flashspeichers 100 werden negative Ladungen auf dem Floating-Gate 105 akkumuliert und zum Löschen der Flashspeicher 100 tunnelt die akkumulierte Ladung zum Steuer-Gate 106 über einen spitz verlaufenden Teil A des Floating-Gates 105.

Gemäß 2 umfasst die Flashspeicherzelle 200 einen Speichertransistor 201 und einen Auswahltransistor 202, die seriell zwischen einer Sourceleitung SL und einer Bitleitung BL eingeschleift sind und deren Gates gemeinsam auf einer Wortleitung WL liegen. Das Programmieren oder Löschen der Flashspeicherzelle 200 kann unter den Bedingungen der Tabelle 1 erfolgen. [TABLE 1]

Operation	Sel/Unsel	BL	WL	SL	Substrat
Programmieren	Sel	0 V	1.5 V	10 V	0 V
Programmieren	Unsel	VCC	0 V	0 V	0 V
Löschen	Sel	0 V	12 V	0 V	0 V
Löschen	Unsel	0 V	0 V	0 V	0 V
Lesen	Sel	1 V	3 V	0 V	0 V
Lesen	Unsel	0 V	0 V	0 V	0 V

Die in der Tabelle 1 angegebenen Spannungen sind exemplarisch und können für andere Flashspeicher entsprechend geändert werden.
Wenn gemäß Tabelle 1 0 V an die Bitleitung BL, 1,5 V (Durchbruchspannung VT eines Transistors) an die Wortleitung WL, 10 V (Hochspannung V_pp) an die Sourceleitung SL und eine Substratspannung von 0 V angelegt wird, wird Ladung auf dem Floating-Gate 105 des Speichertransistors 201 akkumuliert, um dadurch eine Programmierung der Flashspeicherzelle 200 zu erreichen.
Werden 0 V an die Bitleitung BL, 12 V (Löschspannung) an die Wortleitung WL, 0 V an die Sourceleitung SL und eine Substratspannung von 0 V angelegt, wird die akkumulierte Ladung auf dem Floating-Gate 105 entladen, um dadurch eine Löschung der Flashspeicherzelle 200 zu erreichen.
Die Leseoperation der Flashspeicherzelle 200 wird durchgeführt, indem 1 V an die Bitleitung BL, 3 V (Lesespannung) an die Wortleitung WL, 0 V an die Sourceleitung SL und eine Substratspannung von 0 V angelegt werden. Wenn die ausgewählte Speicherzelle eine programmierte Zelle ist, fließt in diesem Zustand zwischen Drain und Source des Speichertransistors 201 kein Strom und somit befindet sich diese Speicherzelle im Zustand „off". Wenn andernfalls die ausgewählte Zelle eine gelöschte Zelle ist, fließt ein konstanter Strom zwischen Drain und Source des Speichertransistors 201 und somit befindet sich diese Speicherzelle im Zustand „on".
Eine an die Sourceleitung SL der Speicherzelle 200 angelegte und konstant gehaltene Hochspannung kann den Wirkungsgrad der Heiß-Trägerinjektion (Hot Carrier Injection (HCl)) erhöhen, um die Akkumulation negativer Ladungen auf dem Floating-Gate 105 des Flashspeichers 100 der 1 zu erhöhen.
Die von einer Hochspannungsgeneratorschaltung in einem Flashspeicher erzeugte Hochspannung kann über eine Sourceleitungsdecoderschaltung an eine Sourceleitung gelegt werden. Die Sourceleitungsdecoderschaltung kann einen Transistor oder mehrere Transistoren zum Ansteuern der Sourceleitung umfassen, deren Durchbruchspannungen entsprechend der Umgebungstemperatur variieren. Demgemäß wird eine Programmieroperation durch Variation der an die Sourceleitung der Speicherzelle angelegten Hochspannung beeinflusst.
Der Erfindung liegt die technische Aufgabe zugrunde, eine Hochspannungsgeneratorschaltung und einen Flashspeicher bereitzustellen, die eine stabile Hochspannung an der Sourceleitung der Speicherzelle bereitstellen.
Die Erfindung löst diese Aufgabe durch eine Hochspannungsgeneratorschaltung mit den Merkmalen des Anspruchs 1 und einen Flashspeicher mit den Merkmalen des Anspruchs 8.
Vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen aufgeführt, deren Wortlaut durch Bezugnahme zum Gegenstand der Beschreibung gemacht wird, um Textwiederholungen in die Beschreibung zu vermeiden.
Vorteilhafte Ausführungen der Erfindung, wie nachfolgend im Detail beschrieben, sind in den Figuren dargestellt. Hierbei zeigt:
1 einen Querschnitt eines Flashspeichers mit einem Split-Gate,
2 eine schematische Darstellung einer Flashspeicherzelle, welche ein Ersatzschaltbild des Split-Gate Flashspeichers von 1 darstellt,
3 ein Blockdiagramm eines Flashspeichers gemäß einer beispielhaften Ausführung der vorliegenden Erfindung,
4 ein Schaltbild eines Teils einer Sourceleitungsdecoderschaltung von 3,
5 eine Kennlinie zur Darstellung einer an eine Sourceleitung angelegten Spannung in Abhängigkeit von einer variierenden Umgebungstemperatur,
6 ein Blockdiagramm mit einer Hochspannungsgeneratorschaltung von 3,
7 ein Schaltbild eines Steuerschaltkreises von 6 zur Darstellung einer beispielhaften Ausführungsform der vorliegenden Erfindung,
8 eine Kennlinie zur Darstellung einer an eine Sourceleitung angelegten Hochspannung in Abhängigkeit von einer variierenden Umgebungstemperatur und
9 ein Blockdiagramm einer Speicherkarte (Smart Card) mit einem Flashspeicher gemäß einer Ausführungsform der vorliegenden Erfindung.
3 ist ein Blockdiagramm eines Flashspeichers gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung,
Im Folgenden Bezug nehmend auf 3 weist der Flashspeicher mehrere Bitleitungen auf, die mit einer Eingangs-/Ausgangsleitung I/O verbunden sind. Der Flashspeicher umfasst eine Speicherzellenmatrix (Array) 300, eine Sourceleitungsdecoderschaltung 310, eine Hochspannungsgeneratorschaltung 320 und eine Abtastverstärkerschaltung 330. Obwohl in 3 nicht dargestellt, umfasst der Flashspeicher eine Reihen-Decoderschaltung, eine Spalten-Decoderschaltung, eine Eingangs-/Ausgangsschnittstelle, Steuerlogik und Ähnliches.
Die Speicherzellenmatrix 300 umfasst n Wortleitungen WL1 bis WLn, m Bitleitungen BL1 bis BLm, an den Kreuzungspunkten der Wortleitungen WL1 bis WLn und der Bitleitungen BL1 bis BLm angeordnete n·m Speicherzellen Q1 bis Q6, mit n/2 Sourceleitungen SL1 bis SLn/2 verbundene Auswahltransistoren QS1 bis QS4, mit Spaltenadressleitungen YA1, YAa, YB1 und YBb verbundene Spaltenauswahltransistoren NM1 bis NM6 n und einen an eine Sourceleitungs-Entladungssignal-Leitung SL_DIS angeschlossen Entladungstransistor NM7. Die Speicherzellen Q1 bis Q8 und die Auswahltransistoren QS1 und QS2, welche mit zwei Wortleitungen (e. g. WL1 und WL2) verbunden sind, sind an eine erste Sourceleitung SL1 angeschlossen und bilden einen Sektor. Die Speicherzellenmatrix 300 umfasst n/2 Sektoren, die jeweils eine Einheit für eine Löschoperation darstellen. Der Sourceleitungs-Decoder 310 steuert die Sourceleitungen SL1 bis SLn/2 mit 0 V oder mit einer von der Hochspannungsgeneratorschaltung 320 erzeugten Hochspannung Vpp in Abhängigkeit von einer Betriebsart an. Der Sourceleitungsdecoder 310 wird später im Detail beschrieben. Die Abtastverstärkerschaltung 330 liest Daten aus der ausgewählten Speicherzelle über den Spaltentransistor NM1 bis NM6 aus und die gelesenen Daten werden über die Eingangs-/Ausgangsleitung I/O übertragen. Die Hochspannungsgeneratorschaltung 320 erhält eine Referenzspannung VREF und erzeugt eine Hochspannung VPP zum Ansteuern einer Sourceleitung der zugehörigen zu programmierenden Speicherzelle.
4 zeigt ein Schaltbild eines Teils einer Sourceleitungsdecoderschaltung gemäß 3.
Bezugnehmend auf 4 ist eine Sourceleitungsdecoderschaltung 310 dazu ausgebildet, eine Hochspannung VPP an eine ausgewählte Sourceleitung SLi in Reaktion auf ein Programmiermodussignal PGM, das eine Programmierbetriebsart anzeigt, und decodierte Zeilenadresssignale XA auszugeben. Der Sourceleitungsdecoder 310 umfasst ein NAND-Gatter 410, einen Inverter 411, PMOS-Transistoren 421, 423 und 425 und NMOS-Transistoren 422, 424 und 426.
Das NAND-Gatter 410 erhält das Programmiermodussignal PGM und decodiert die Zeilenadresssignale XA und der Inverter 411 erhält ein Ausgangssignal des NAND-Gatters 410. Die PMOS- und NMOS-Transistoren 421 und 422 sind in Serie zwischen die Hochspannung VPP und eine Masse- bzw. Bezugsspannung eingeschleift und die PMOS- und NMOS-Transistoren 423 und 424 sind in Serie zwischen die Hochspannung VPP und die Masse- bzw. Bezugsspannung eingeschleift. Ein Gate des PMOS-Transistors 421 ist an einen Verbindungsknoten der Transistoren 423 und 424 angeschlossen und das Gate des PMOS-Transistors 423 ist an einen Verbindungsknoten der Transistoren 421 und 422 angeschlossen. Ein Gate des NMOS-Transistors 422 ist mit dem Ausgang des NAND Gatters 410 verbunden und ein Gate des NMOS-Transistors 424 ist an den Ausgang des Inverters 411 angeschlossen. Die PMOS- und NMOS-Transistoren 425 und 426 sind in Serie zwischen die Hochspannung VPP und die Bezugsspannung eingeschleift. Die Gates der Transistoren 425 und 426 sind gemeinsam an einen Verbindungsknoten der Transistoren 423 und 424 angeschlossen. Ein Verbindungsknoten der Transistoren 425 und 426 ist an die Sourceleitung SLi angeschlossen.
Wenn das Programmiermodussignal PGM auf „High" aktiviert ist und die decodierten Zeilenadresssignale XA sich alle auf dem Pegel „High" befinden, legt die Sourceleitungsdecoderschaltung 310 die Hochspannung VPP an die Sourceleitung SLi. Wenn der PMOS-Transistor 425 eingeschaltet ist, ist idealerweise seine Drain-Source-Strecke kurzgeschlossen. Jedoch weist der eingeschaltete Transistor 425 einen Drain-Source-Einschaltwiderstand RDS auf. Wie bei allgemeinen Widerständen weist dieser Einschaltwiderstand eine positive Temperaturcharakteristik auf, d. h. der Widerstand steigt mit zunehmender Temperatur an. In anderen Worten, wenn die Temperatur ansteigt, steigt die Drain-Source-Spannung VDS des PMOS-Transistors 425. Infolgedessen wird auf der Sourceleitung SLi die Spannung VSLi = VPP – VDS, was niedriger ist als die Hochspannung VPP. 5 zeigt eine Kennlinie zur Darstellung der Abhängigkeit der an eine Sourceleitung angelegten Spannung in Abhängigkeit einer variierenden Umgebungstemperatur. Vorteilhafte Ausführungsformen der vorliegenden Erfindung stellen eine Hochspannungsgeneratorschaltung zur Verfügung, mit der eine Kompensation des Spannungsabfalls am PMOS-Transistors 425 in der Sourceleitungsdecoderschaltung 310 möglich ist.
6 zeigt ein Blockdiagramm mit einer Hochspannungsgeneratorschaltung gemäß 3.
Bezugnehmend auf 6 enthält ein Hochspannungsgeneratorschaltkreis 320 eine Steuerschaltung 610 und einen Hochspannungsgenerator 620. Der Hochspannungsgenerator 620 umfasst einen Oszillator 622 und eine Pumpen/Boosterschaltung 624. Die Steuerschaltung 610 vergleicht eine Referenzspannung VREF und eine von der Pumpenschaltung 624 erzeugte Hochspannung VPP und gibt ein Steuersignal OXCEN zur Steuerung des Oszillators 622 als Vergleichsergebnis aus. Während des aktiven Zustands des Steuersignals OSCEN gibt der Oszillator 622 ein Oszillationssignal mit einer bestimmten Frequenz aus. Die Pumpenschaltung 624 erzeugt in Abhängigkeit von dem Oszillationssignal des Oszillators 622 die Hochspannung VPP. Gemäß der vorliegenden Erfindung wird die Steuerschaltung 610 derart ausgebildet, dass das Steuersignal OSCEN derart erzeugt wird, dass die Hochspannung VPP in Abhängigkeit von der Änderung der Umgebungstemperatur variiert.
7 zeigt ein Schaltdiagramm eines Steuerschaltkreises gemäß 6 zur Darstellung einer exemplarischen Ausführungsform der vorliegenden Erfindung.
Bezugnehmend auf 7 umfasst die Steuerschaltung einen Temperaturdetektor 712, Widerstände R1 bis R3 und einen Komparator 720. Der Temperaturdetektor 712 umfasst PMOS-Transistoren M3 bis M5, NMOS-Transistoren M1, M2, M6 und M7 und Bipolartransistoren Q1 und Q2.
Die Transistoren M3, M1 und Q1 sind seriell zwischen die Versorgungsspannung VDD und die Massespannung in der aufgeführten Reihenfolge geschaltet. Eine Gate-Elektrode des NMOS-Transistors M1 ist mit seiner Source-Elektrode verbunden. Eine Basis-Elektrode des Bipolartransistors Q1 ist mit seinem Kollektor verbunden. Der PMOS-Transistor M4, der NMOS-Transistor M2, der Widerstand R4 und der Bipolartransistor Q2 sind zwischen die Versorgungsspannung VDD und die Massespannung in der aufgeführten Reihenfolge eingeschleift. Eine Source-Elektrode des PMOS-Transistors M4 ist mit seiner Gate-Elektrode und der Gate-Elektrode des PMOS-Transistors M3 verbunden. Eine Gate-Elektrode des NMOS-Transistors M2 ist mit der Gate-Elektrode des NMOS-Transistors M1 verbunden. Die PMOS- und NMOS-Transistoren M5 und M6 sind seriell zwischen die Versorgungsspannung VDD und die Massespannung eingeschleift. Eine Gate-Elektrode des PMOS-Transistors M5 ist an die Gate-Elektroden der PMOS-Transistoren M3 und M4 angeschlossen. Eine Drain-Elektrode des NMOS-Transistors M6 ist mit seiner Gate-Elektrode verbunden. Eine Drain-Elektrode des NMOS-Transistors M7 ist mit einem Verbindungsknoten der Transistoren R1 und R2 verbunden, seine Source-Elektrode liegt auf Bezugspotential und seine Gate-Elektrode ist mit der Gate-Elektrode des NMOS-Transistors M6 verbunden.
In 7 ist beispielhaft nur ein einzelner Bipolartransistor Q2 zwischen einem Ende des Widerstands R4 und der Bezugsspannung eingeschleift. Jedoch können n Bipolartransistoren parallel zwischen dem einen Ende des Widerstands R4 und der Bezugsspannung eingeschleift sein und k NMOS-Transistoren M6 können parallel zwischen den PMOS-Transistoren M5 und der Bezugsspannung eingeschleift sein. In diesem Fall ist, wie in 7 illustriert, nur ein Bipolartransistor Q1 zwischen dem NMOS-Transistor M1 und der Bezugsspannung eingeschleift. Dementsprechend ist das Verhältnis des Bipolartransistors Q1 zu dem Bipolartransistor Q2 1:n und das Verhältnis des Bipolartransistors Q2 zu dem NMOS-Transistor M6 ist n:k.
Die Widerstände R1 bis R3 sind seriell zwischen die Hochspannung VPP und die Massespannung in der aufgeführten Reihenfolge eingeschleift. Der Komparator 720 hat einen nicht-invertierenden Eingangsanschluss (+), der mit der Referenzspannung VREF verbunden ist, einen invertierenden Eingangsanschluss (–), der mit einem Verbindungsknoten der beiden Transistoren R2 und R3 verbunden ist, und einen Ausgangsanschluss, der ein Kontrollsignal OSCEN ausgibt. Eine Detektionsspannung VDET wird an dem Verbindungsknoten der beiden Transistoren R2 und R3 ausgegeben.
Der in die Kollektoren der beiden Bipolartransistoren Q1 und Q2 fließende Strom I_C ergibt sich folgendermaßen.
Die Spannung V_EB ergibt sich aus dem Strom IC wie folgt: VEB = VT × In(IC/IS) (2)
IS zeigt hierin den Sättigungsstrom an, V_EB ist die ermittelte Emitter-Basisspannung der beiden Bipolartransistoren Q1 und Q2 und V_T ist kT/q. Hierin ist k konstant, T zeigt die absolute Temperatur an und q ist der Betrag der Ladung. Da die Größen k und q temperaturunabhängige Konstanten sind, ist das Verhältnis zwischen dem Sättigungsstrom Is1 und Is2 der Bipolartransistoren Q1 und Q2 durch Is2 = n·Is1 gegeben. Unter der Annahme, dass die Transistoren M1 und M2 die gleiche Größe und die Transistoren M3 und M4 die gleiche Größe haben, ist der Strom I1 mit dem Strom I2 identisch und die Gate-Source-Spannung VGS1 des Transistors M1 ist identisch mit der Gate-Source-Spannung VGS2 des Transistors M2. Somit ist die Emitter-Basis-Spannung V_EB1 des Transistors Q1 wie folgt gegeben. VEB1 = VEB2 + I2 × R4 (3)
Wird in der oben beschriebenen Gleichung 2 für V_EB1 und V_EB2 die Gleichung Is2 = n·Is1 substituiert ergibt sich folgende Gleichung. VT × In(I1) = VT × In(I2) – VT × In(n) + I2 × R4 (4)
Mit I1 = I2 ergibt sich für den Strom I2 folgender Ausdruck. I2 = (VT/R4) × In(n) (5)
Durch Spiegelung des Stroms I2 ergibt sich für den Strom It folgender Ausdruck. It = (1/k) × (VT/R4) × In(n) (6)
Da V_T proportional zur Temperatur ist, ergibt sich hieraus, dass der Strom im Verhältnis zur Temperatur variiert. Demgemäß ist es möglich, den in den Temperaturdetektor 712 fließenden Strom durch Variieren von k, des Widerstandes R4 und der Anzahl der Bipolartransistoren Q2 einzustellen.
Gemäß dem Verständnis der obigen Beschreibung nimmt der Strom It im Verhältnis zur Variation der Temperatur zu, so dass der durch den Widerstand R2 fließende Strom ebenfalls variiert.
Gemäß dem Gesetz von Kirchhoff ergibt sich der Strom an der Verbindungsstelle der beiden Transistoren R1 und R2 wie folgt. ((VPP – Vx)/R1) – (VREF/R3) – It = 0 (7)
Hierin ist Vx die Spannung an dem Verbindungsknoten zwischen dem Widerstand R1 und R2. Da Vx = ((R2 + R3)/R3)·VREF ist, ergibt sich für die Hochspannung VPP Folgendes. VPP = VREF × ((R1 + R2 + R3)/R3) + It × R1 (8)
Wird der Strom It mit der Gleichung 6 in der Gleichung 8 substituiert, ergibt sich für die Hochspannung VPP folgender Ausdruck. VPP = ((R1 + R2 + R3)/R3) × VREF) + (R1/R4) × VT × In(n) (9)
D. h., die Hochspannung VPP nimmt proportional zur Temperatur zu.
Die Gleichungen 7 bis 9 sind unter der Bedingung hergeleitet, dass die Detektionsspannung VDET die Referenzspannung VREF erreicht. Demgemäß wird die Detektionsspannung VDET aus der Gleichung 9 erhalten und ergibt sich folgendermaßen. VDET = (R3/(R1 + R2 + R3)) × (VPP – (R1/R4) × VTIn(n)) (10)
D. h., die Detektionsspannung VDET ist eine Spannung, die durch Teilung der Hochspannung VPP erhalten wird. Wenn die Detektionsspannung VDET im Verhältnis zur Hochspannung VPP variiert oder wenn die Umgebungstemperatur ansteigt, wird die Steigung der Detektionsspannung VDET hinsichtlich der Hochspannung VPP reduziert. Im Ergebnis wird das Kontrollsignal OSCEN vom Komparator 720 mit einer längeren Zeitdauer auf einem High-Pegel gehalten, um hierdurch den Oszillator 622 in einem Betriebspunkt zu halten.
Wie in 8 gezeigt, nimmt die von dem Hochspannungsgeneratorschaltkreis 320 erzeugte Hochspannung VPP im Verhältnis zur ansteigenden Umgebungstemperatur zu. Demgemäß wird ein Spannungsabfall aufgrund des PMOS-Transistors 425 in einem Source-Decoder 410 (siehe 4) kompensiert und dadurch eine stabile Hochspannung VSLi in dem Kompensationsschema an die Sourceleitung SLi angelegt.
9 zeigt ein Blockdiagramm einer Speicherkarte (Smart Card) mit einem Flashspeicher gemäß einer Ausführungsform der vorliegenden Erfindung.
Eine Smart Card ist eine Chipkarte mit einem integrierten Schaltkreis (Mikrochip) mit der Fähigkeit, bestimmte Transaktionen unter Verwendung eines Mikroprozessors, eines Chipkartenbetriebssystems, eines Sicherheitsmoduls, eines Speichers und dergleichen durchzuführen. Eine Smart Card hat die gleiche Größe und Form wie eine konventionelle Magnetstreifenkarte. Smart Cards schließen kontaktbehaftete und kontaktlose Chipkarten ein, wie beispielsweise kontaktlose IC-Karten und ferngekoppelte Datenkarten.
Bezugnehmend auf 9 enthält die Smart Card 900 einen Flashspeicher 910, ROM 920, RAM 930, eine Eingangs-/Ausgangsschnittstelle 940 und einen Mikroprozessor 950, die mit einem Datenbus 905 verbunden sind. Die Eingangs-/Ausgangsschnittstelle 940 bildet eine externe Schnittstelle gemäß dem Protokoll nach ISO 7816. Der Mikroprozessor 950 ist entsprechend zur Steuerung des vollständigen Betriebs der Smart Card 900 ausgebildet. Der Flashspeicher 910 ist im Wesentlichen identisch mit der in 3 dargestellter Ausführungsform. Dies bedeutet, dass der Flashspeicher 910 derart ausgebildet ist, dass unabhängig von einer Veränderung der Umgebungstemperatur eine stabile Hochspannung an die Sourceleitung angelegt wird.
Obwohl in der 9 nicht dargestellt, umfasst die Smart Card 900 des Weiteren einen Verschlüsselungs-/Entschlüsselungsblock, einen Sicherheitsblock, einen Taktgeneratorschaltkreis und Ähnliches. Weiterhin kann ein Flashspeicher gemäß wenigstens einer der Ausführungsformen der vorliegenden Erfindung in unterschiedlichen Anwendungen implementiert sein, wie in einem Speicher-Stick, einer Speicherkarte, einer tragbaren elektronischen Vorrichtung und Ähnlichem.
Wie oben ausgeführt, hat der vorliegende Flashspeicher mit einer Split-Gate-Struktur die Fähigkeit, eine stabile Hochspannung an eine Sourceleitung unabhängig von einer Änderung einer Umgebungstemperatur anzulegen. Demzufolge wird die Zuverlässigkeit eines Produktes dadurch verbessert, dass stabile Programmieroperationen eines Flashspeichers durchführbar sind.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

- ISO 7816 [0058]

Claims

Hochspannungsgeneratorschaltung (320), umfassend: – einen Hochspannungsgenerator (620), der zur Erzeugung einer Hochspannung (VPP) ausgebildet ist, und – eine Steuerschaltung (610), die derart zum Steuern des Hochspannungsgenerators (620) ausgebildet ist, dass dieser die Hochspannung (VPP) in Abhängigkeit von Änderungen einer Umgebungstemperatur variiert.
Hochspannungsgeneratorschaltung nach Anspruch 1, wobei die Steuerschaltung (610) den Hochspannungsgenerator (620) derart ansteuert, dass dieser die Hochspannung in Abhängigkeit von der Umgebungstemperatur variiert, bis die Hochspannung einer Zielspannung entspricht.
Hochspannungsgeneratorschaltung nach Anspruch 1 oder 2, wobei die Steuerschaltung umfasst: – einen Detektor (710), der eine Detektionsspannung, die der Hochspannung entspricht, in Abhängigkeit von der Umgebungstemperatur erzeugt, und – einen Komparator (720), der die Detektionsspannung mit einer Referenzspannung vergleicht, um ein Steuersignal in Abhängigkeit von dem Vergleichsergebnis zu erzeugen.
Hochspannungsgeneratorschaltung nach Anspruch 3, wobei der Detektor umfasst: – einen ersten, einen zweiten und einen dritten Widerstand (R1 bis R3), die in Serie zwischen die Hochspannung und eine Massespannung eingeschleift sind, und – einen Temperaturdetektor (712), der mit einem Verbindungsknoten zwischen dem ersten und dem zweiten Wider stand verbunden ist und der zum Aufnehmen eines variablen Stromes ausgebildet ist, der in Abhängigkeit von der Umgebungstemperatur variiert, – wobei die Detektionsspannung an dem Verbindungsknoten zwischen dem ersten und dem zweiten Widerstand ansteht.
Hochspannungsgeneratorschaltung nach Anspruch 4, wobei der Temperaturdetektor dazu ausgebildet ist, die Stromaufnahme proportional zu einer Zunahme der Umgebungstemperatur zu erhöhen.
Hochspannungsgeneratorschaltung nach Anspruch 4 oder 5, wobei die Detektionsspannung abnimmt, wenn die Stromaufnahme zunimmt.
Hochspannungsgeneratorschaltung nach einem der Ansprüche 3 bis 6, wobei eine Steigung der Detektionsspannung umgekehrt proportional zur Umgebungstemperatur ist.
Flashspeicher, umfassend: – Sourceleitungen (SL1 bis SLn/2), die mit Speicherzellen (Q) verbunden sind, – eine Hochspannungsgeneratorschaltung (320), die dazu ausgebildet ist, eine Hochspannung (VPP) zu erzeugen, die in Abhängigkeit von Änderungen einer Umgebungstemperatur variiert, und – eine Sourceleitungsdecoderschaltung (310), die dazu ausgebildet ist, eine der Sourceleitungen (SL1 bis SLn/2) in Abhängigkeit von einem Betriebsartsignal (PGM) und Adresssignalen (XA) auszuwählen und die ausgewählte Sourceleitung (SLi) mit der Hochspannung (VPP) zu treiben.
Flashspeicher nach Anspruch 8, wobei eine jeweilige Speicherzelle eine Split-Gate-Struktur aufweist.
Flashspeicher nach Anspruch 8 oder 9, wobei die Hochspannungsgeneratorschaltung die Hochspannung proportional zu einer Zunahme der Umgebungstemperatur erhöht.
Flashspeicher nach einem der Ansprüche 8 bis 10, wobei die Hochspannungsgeneratorschaltung umfasst: – einen Hochspannungsgenerator (620), der dazu ausgebildet ist, die hohe Spannung zu erzeugen, und – eine Steuerschaltung (610), die dazu ausgebildet ist, eine Referenzspannung mit einer Detektionsspannung zu vergleichen, die der Hochspannung entspricht, und ein Steuersignal zur Steuerung des Hochspannungsgenerators zu erzeugen, – wobei eine Steigung der Detektionsspannung, die der Hochspannung entspricht, in Abhängigkeit von der Umgebungstemperatur variiert wird.
Flashspeicher nach einem der Ansprüche 8 bis 11, wobei die Hochspannungsgeneratorschaltung eine Hochspannungsgeneratorschaltung nach einem der Ansprüche 1 bis 7 ist.