CN1199230A - 只读存储器的分页模式编程电路 - Google Patents

Abstract

一种只读存储器的分页模式编程电路,包括有一存储器EEPROM晶元栅极电位控制电路以及一位元线的控制电路,它们分别包括一高压产生电路。栅极电位控制电路连接至存储器晶元的栅极端,用以控制存储器晶元栅极的信号。而位元线的电位控制电路连接至存储器晶元的位元线,用以控制送入存储器位元线的信号。存储器的位元线由一位元线控制信号决定后,再由一控制栅极的控制信号决定高压产生电路是否送出高电压给存储器晶元的控制栅极。

Description

只读存储器的分页模式编程电路

本发明是关于一种只读存储器的分页模式编程电路，特别是一种电可擦可编程只读存储器(以下简称为EEPROM)的分页模式编程电路，其为一种针对电可擦可编程只读存储器晶元的控制栅极(Control Gate)及位元线(Bit Line)电位选择的控制电路。

查有关电可擦可编程只读存储器(以下称EEPROM)的分页模式编程(page mode programming)电路的控制动作，包含载入(load)、擦除(erase)、写入(write)三个序列动作。在执行此动作时，习用的电可擦除可编程只读存储器晶元的控制电路如图1所示，而图2为图1电路，在位元线被选择时，各相关控制信号的时序图。如图所示，该习用的控制电路包括有：一位元线负载11、一路径控制电路12、一擦除控制电路13、一路径控制电路14、一感测放大器15、一载入数据缓冲器16、一高压产生电路17、一VPP写入控制电路18、一EEPROM晶元2。

在此一习用电路中，以往EEPROM晶元的控制栅极(Control Gate)的控制电路需要两组高压产生电路，其中第一个控制信号SEN是用来提供高压给该EEPROM晶元的控制栅极，而另一组控制信号YN用来提供高压给选择到的位元线BL(Bit Line)，决定哪一条位元线BL导通，因此整个电路的高压路径较多。

本发明的主要目的在于提供一可以简化高压电路配置的电可擦除可编程只读存储器的晶元控制电路，其针对电可擦除式可编程只读存储器晶元控制栅极及位元线电位选择控制电路予以改良。

在本发明的设计中，其在EEPROM晶元的控制栅极(Control Gate)的控制电路中，本发明在一个位元组(byte)上设计一组高压产生电路(CHARGE PUMP)，当位元线由位元线控制信号决定后，再由控制栅极的控制信号决定高压产生电路是否送出高压给EEPROM晶元的控制栅极。

因为不是直接从位元线控制信号YN或控制栅极的控制信号SEN输出高电位，而是选定了位元组(byte)之后，才决定高压是否产生，所以位元线选择的控制信号YN及控制栅极的控制信号SEN皆为正常工作电压即可(即一般为5伏特工作电压)，不需如习用技术所用的高电压，如此可减少整个电路配置的高压路径，此为本发明的特点之一。

本发明的另一特点为写入数据载入(Load Data)时的操作特性，在习用电路中，需要闩锁“0”或“1”，未写入数据时闩锁设定的值为上次载入时存入的值。而本发明中只有在存“0”时会改变闩锁(latch)值，其余如初始值及数据写入(programming)结束时皆设定为“1”。因为EEPROM晶元每次写入前会做擦除动作，而写入“1”的动作亦相当于EEPROM晶元做擦除(erase)的动作，所以本发明用P型MOS晶体管(PMOS)使闩锁值除了写“0”以外，皆维持在最高工作电位。

本发明的只读存储器的分页模式编程电路，用以控制电可擦可编程只读存储器晶元的分页写入动作，其特征在于，该电路包括：

一存储器晶元栅极端的电位控制电路，连接至EEPROM各晶元的栅极端，用以控制EEPROM晶元栅极信号，其包括用以供应EEPROM晶元的栅极端所需的高电压的一高压产生电路；

一位元线电位控制电路，连接至所述EEPROM各晶元的位元线，用以控制送入EEPROM位元线的信号，其包括用以供应EEPROM晶元的位元线所需的高电压的一高压产生电路；

其中EEPROM晶元的位元线由一位元线控制信号选定后，再由一控制栅极的控制信号决定栅极端电位控制电路的高压产生电路是否送出高电压给EEPROM晶元的控制栅极，且所述位元线选择的控制信号及控制栅极的控制信号皆为正常工作电压。

所述的只读存储器的分页模式编程电路，其特征在于，所述栅极端的电位控制电路还包括：

一负载写入缓冲器，连接于所述栅极端电位控制电路的电压产生电路，在一写入致能信号的控制下，用以控制高压产生电路的动作，其亦经由一晶体管连接至所述EEPROM晶元的字线，此晶体管受一栓锁控制信号所控制；

一高电压擦除控制电路，包括有一晶体管，负载写入缓冲器中闩锁值为“1”时，晶体管截止，高压产生电路关掉，EEPROM晶元保持不动作，当闩锁内值为“0”时，高压产生电路产生约21伏特的高电压，晶体管导通，则EEPROM晶元中的栅极端为接近2 伏特的高电位，EEPROM晶元执行擦除动作；

一写入控制电路，在一写入控制信号WRT的控制下，将“0”信号送到EEPROM晶元的字线，以执行写入动作；

一路径控制电路，在一位元线控制信号控制下，决定是否将栅极控制信号SEN送至EEPROM晶元的字线上。

所述的只读存储器的分页模式编程电路，其特征在于，所述位元线的电位控制电路还包括：一载入数据缓冲器，在写入致能信号的控制下，用以控制所述高压产生电路的动作，其亦经由一晶体管连接至该所述EEPROM晶元的位元线，所述晶体管受一栓锁控制信号所控制；

一高电压写入控制电路，如高电压写入控制电路中的晶体管不通，则EEPROM晶元保持擦除状态，当闩锁内值为“0”时，高压产生电路产生约21伏特的高电压，如高电压写入控制电路的晶体管导通，EEPROM晶元栅极端为接近21伏特的高电位，EEPROM晶元执行写入动作；

一擦除控制电路，受一擦除控制信号的控制，当擦除控制信号为高电位，“0”信号被送到所述EEPROM晶元的位元线，EEPROM晶元执行擦除动作；

一路径控制电路，在所述位元线控制信号控制下，决定是否将数据送至EEPROM晶元的位元线上。

本发明的其它目的及特性，将藉由以下的实施例及附图详细叙述。

附图简要说明：

图1：习用EEPROM晶元中控制栅极的控制电路；

图2：图1电路中，在位元线被选到时，各相关控制信号的时序图；

图3：本发明EEPROM晶元中控制栅极的控制电路；

图4：为图3所示的电路中，在位元线被选到时，各相关控制信号的时序图。

如图3所示，其为本发明的晶元中控制栅极的控制电路。本发明的电可擦除可编程只读存储器的分页模式编程电路，主要包括EEPROM晶元栅极端电位控制电路以及位元线的电位控制电路两个部分。

其中栅极端的电位控制电路包括一高压产生电路31(Charge Pump)、一高电压擦除控制电路32(Erase VPP Control)、一负载写入缓冲器33(Load Write Buffer)、一写控制电路34(Write Control)、一路径控制电路35。

其中负载写入缓冲器33靠写入致能信号WEN控制晶体管M7的导通与否，使由两个反相器331、332所组成的缓冲器闩锁值在起始状态或每次数据写入(write)之后，内存值皆为“1”。欲写入值时，一栓锁控制信号LD为高电位使晶体管M6导通，此时路径控制电路中的YN为高电位时，SEN的信号经晶体管M5、M6存入缓冲器33中的闩锁电路时，WEN为低电位。

当缓冲器33中闩锁值为“1”时，会使高压产生电路31关掉，则高电压擦除控制电路32中的晶体管M12不通，EEPROM晶元保持不动作。当闩锁内值为“0”时，会使高压产生电路31产生约21伏特的高电压，使高电压擦除控制电路32中的晶体管M12导通，则EEPROM晶元2的栅极端为接近高电压的高电位，EEPROM晶元执行擦除动作。

执行写入动作时，被选取的字线WL为高电位，写入控制电路34的写入信号WRT为高电位，故“0”信号经晶体M14、M13、M15传到EEPROM晶元2中晶体管M8的栅极端，EEPROM晶元执行写入动作。

本发明中的位元线电位控制电路包括一擦除控制电路41(Erase Control Circuit)、一路径控制电路42、一负载数据缓冲器44(Load Data Buffer)、一高压产生电路45(Charge Pump)、一高电压写入控制电路46(Write VPP Cotrl Circuit)。

其中的负载数据缓冲器44靠WEN控制晶体管M4，使负载数据缓冲器44中由两个反相器451、452所组成的缓冲器闩锁值在起始状态或每次数据写入(write)之后，内存值皆为“1”。欲写入时，闩锁控制信号LD为高电位，当YN为高电位时，数据由所述路径控制电路42，经晶体管M1、M2、M3存入负载数据缓冲器44中，此时WEN为低电位。

高压产生电路45中，当闩锁内值为“1”时，会使高压产生电路关掉，如高电压写入控制电路46中的晶体管M11不通，则EEPROM晶元2保持擦除(erase)状态。当闩锁内值为“0”时，会使高压产生电路45产生约21伏特的高电压，如高电压写入控制电路46中的晶体管M11导通，则EEPROM晶元2栅极端为接近21伏特的电位，EEPROM晶元执行写入(write)动作。

擦除控制电路41为执行擦除动作时，ERS信号为高电位，“0”的信号经晶体管M9、晶体管M10传到位元线BL，EEPROM晶元2执行擦除动作。

在数据的读取方面，贮存在该EEPROM晶元2中的数据可经由晶体管在读取控制信号RD的控制之下，以及其它相关信号时序控制之下，由感测放大器43予以读取。

由以上可知，本发明的电路中，因为不是直接从位元线控制信号YN或控制栅极的控制信号SEN输出高电位，而是选定了位元组(byte)之后，才决定高压是否产生，所以位元线选择的控制信号YN及控制栅极的控制信号SEN皆为正常工作电压即可(即一般5伏特工作电压)，不需如习用技术那样的高电压，如此可减少整个电路配置的高压路径。

本发明的分页式编程(page mode programming)电路的控制动作，包含载入(load)、擦除(erase)、写入(write)三种动作，配合图4所示的各相关信号的时序图，分别进一步说明如下：

1、写入(write)动作前：

如图4所示，载入数据缓冲器44内闩锁(latch)之值会因WEN值为“0”而使晶体管M4导通，使VDD经由晶体管M4存入负载数据缓冲器44中，其闩锁值为“1”。

而负载入…写入缓冲器33内闩锁值会因WEN的值为“0”，而使VDD经由晶体管M7存入负载写入缓冲器33中，而使其闩锁值为“1”。

2、在载入(load)动作下：

a.有解到的页写入缓冲器：

如图4所示，有解到的页写入缓冲器(即位元线被选到)，其YN为高电位，这时，且闩锁控制信号LD亦为高电位，故数据“1”会经由晶体管M1、M2、M3存入负载数据缓冲器44中。在载入动作时，因WEN为高电位，故晶体管M4不通。其SEN为“0”，YN为高电位，“0”电位经由晶体管M5、M6存入负载写入缓冲器33中。当DATA为“0”时，LD导通，数据“0”经由晶体管M1、M2、M3存入负载数据缓冲器44中。若SEN为“0”，YN为高电位，则“0”电位经由晶体管M5、M6存入负载写入缓冲器33中。

b.未解到的页写入缓冲器：

未解到的页写入缓冲器，其YN为低电位，晶体管M2截止。擦除信号ERS为低电位，擦除控制(Erase Control)不动作，但由于载入数据缓冲器44中所闩锁到的数据为“1”，YN为低态，故晶体管M5不通，写入信号WRT为低态、写入控制不动作。但由于载入数据缓冲器44中，未做写入前就栓锁为“1”故内存值为“1”。

3.在擦除(erase)动作下：

如图4所示，选择到时，负载写入缓冲器33内的数据Data为“0”，此时会启动(enable)高压产生电路31，晶体管M12的栅极(Gate)端为高压输入，此时VPP会由原来的4.5伏上升至约21伏特左右，经晶体管M12、M15(字线WL为21V高电位)到EEPROM晶元2中晶体管M8的栅极端，而VSSX则控制为0V。位元线BL上由于擦除控制中，擦除动作为高态，“0”电位经由晶体管M9、M10到位元线BL上，如此电子会被吸附到EEPROM晶元2的浮动栅极(Floating Gate)上(此动作可视为写入“1”的动作)。

未选择到时，负载写入缓冲器33内数据为“1”，此时会关掉高压产生电路31，晶体管M12不通，且字线WL为0V，EEPROM晶元2中的晶体管M8的栅极端为浮接(floating)，位元线BL上由于擦除控制中，擦除信号为高态，“0”电位经由晶体管M9、M10到位元线BL上，而VSSX则为0V，EEPROM晶元不动作。

4、在写入(write)动作下：

如图4所示，选择到时，若载入数据缓冲器44内数据为“0”此时会启动(enable)高压产生电路45，晶体管M11的栅极端为高电位，此时VPP变为高电压，经晶体管M11传到位元线BL上，写入控制中，写入动作为高态，“0”电位经由晶体管M14、M13、M15到EEPROM晶元2中的晶体管M8的栅极端，而VSSX则为浮接。如此电子会由浮动栅极(FloatingGate)上拉回漏极端(此动作可视为写入“0”动作)，若载入数据缓冲器44内的数据为“1”，则高压产生电路45不动作，VPP电位无法至位元线上，位元线浮接，EEPROM晶元不动作。

未选择到时，载入数据缓冲器44内的数据DATA为“1”，则高压产生电路45不动作，VPP电位无法至位元线上，位元线BL浮接，而字线WL未选择到，EEPROM晶元2中的晶体管M8栅极端为浮接，EEPROM晶元不动作。

上述的说明仅为本发明的一较佳实施例，其它种种变更及修饰，应属于本发明的保护范围之内。

本发明具有如下效果：

本发明的电路中不是直接从位元线控制信号或控制栅极的控制信号输出高电位，而是选定位元组后，再决定是否产生高压，所以位元线选择的控制信号及控制栅极的控制信号为正常工作电压即可，因此可减少整个电路的高压路径，简化高压产生电路，又由于本发明的高压产生电路中当闩锁内值为“1”时可自动将高压产生电路关掉，即使存储器晶元保持擦除状态，因此，本发明可以减少闩锁值，以提高电路功能。

Claims (3)

1、一种只读存储器的分页模式编程电路，用以控制电可擦可编程只读存储器晶元的分页写入动作，其特征在于，该电路包括：

一存储器晶元栅极端的电位控制电路，连接至EEPROM各晶元的栅极端，用以控制EEPROM晶元栅极信号，其包括用以供应EEPROM晶元的栅极端所需的高电压的一高压产生电路；

一位元线电位控制电路，连接至所述EEPROM各晶元的位元线，用以控制送入EEPROM位元线的信号，其包括用以供应EEPROM晶元的位元线所需的高电压的一高压产生电路；

其中EEPROM晶元的位元线由一位元线控制信号选定后，再由一控制栅极的控制信号决定栅极端电位控制电路的高压产生电路是否送出高电压给EEPROM晶元的控制栅极，且所述位元线选择的控制信号及控制栅极的控制信号皆为正常工作电压。

2、根据权利要求1所述的只读存储器的分页模式编程电路，其特征在于，所述栅极端的电位控制电路还包括：

一负载写入缓冲器，连接于所述栅极端电位控制电路的电压产生电路，在一写入致能信号的控制下，用以控制高压产生电路的动作，其亦经由一晶体管连接至所述EEPROM晶元的字线，此晶体管受一栓锁控制信号所控制；

一高电压擦除控制电路，包括有一晶体管，负载写入缓冲器中闩锁值为“1”时，晶体管截止，高压产生电路关掉，EEPROM晶元保持不动作，当闩锁内值为“0”时，高压产生电路产生约21伏特的高电压，晶体管导通，则EEPROM晶元中的栅极端为接近21伏特的高电位，EEPROM晶元执行擦除动作；

一写入控制电路，在一写入控制信号WRT的控制下，将“0”信号送到EEPROM晶元的字线，以执行写入动作；

一路径控制电路，在一位元线控制信号控制下，决定是否将栅极控制信号SEN送至EEPROM晶元的字线上。

3、根据权利要求1所述的只读存储器的分页模式编程电路，其特征在于，所述位元线的电位控制电路还包括：一载入数据缓冲器，在写入致能信号的控制下，用以控制所述高压产生电路的动作，其亦经由一晶体管连接至该所述EEPROM晶元的位元线，所述晶体管受一栓锁控制信号所控制；

一高电压写入控制电路，如高电压写入控制电路中的晶体管不通，则EEPROM晶元保持擦除状态，当闩锁内值为“0”时，高压产生电路产生约21伏特的高电压，如高电压写入控制电路的晶体管导通，EEPROM晶元栅极端为接近21伏特的高电位，EEPROM晶元执行写入动作；

一擦除控制电路，受一擦除控制信号的控制，当擦除控制信号为高电位，“0”信号被送到所述EEPROM晶元的位元线，EEPROM晶元执行擦除动作；

一路径控制电路，在所述位元线控制信号控制下，决定是否将数据送至EEPROM晶元的位元线上。

Images