DE102008006041A1 - Halbleitervorrichtung mit einer isolierenden Sperrschicht und darauf bezogenes Verfahren - Google Patents

Halbleitervorrichtung mit einer isolierenden Sperrschicht und darauf bezogenes Verfahren Download PDF

Info

Publication number
DE102008006041A1
DE102008006041A1 DE102008006041A DE102008006041A DE102008006041A1 DE 102008006041 A1 DE102008006041 A1 DE 102008006041A1 DE 102008006041 A DE102008006041 A DE 102008006041A DE 102008006041 A DE102008006041 A DE 102008006041A DE 102008006041 A1 DE102008006041 A1 DE 102008006041A1
Authority
DE
Germany
Prior art keywords
active regions
insulating barrier
barrier layers
contact plugs
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008006041A
Other languages
English (en)
Inventor
Hyeoung-won Yongin Seo
Dong-hyun Suwon Kim
Kang-yoon Seongnam Lee
Seong-Goo Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008006041A1 publication Critical patent/DE102008006041A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor
    • H10B12/053Making the transistor the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Halbleitervorrichtung mit einer isolierenden Sperrschicht und ein darauf bezogenes Verfahren einer Herstellung werden offenbart. Ein Halbleitervorrichtungs-Halbleitersubstrat (105) umfasst eine Mehrzahl aktiver Regionen (115a), wobei die aktiven Regionen (115a) durch eine Vorrichtungstrennschicht (110) definiert sind und entlang einer ersten Richtung angeordnet sind, eine Mehrzahl von Bitleitungselektroden (135), die mit den aktiven Regionen (115a) verbunden sind, wobei sich jede der Bitleitungselektroden (135) entlang einer zweiten Richtung erstreckt, und eine Mehrzahl erster isolierender Sperrschichten (155a). Jede der ersten isolierenden Sperrschichten (155a) erstreckt sich entlang einer dritten Richtung, mindestens eine der ersten isolierenden Sperrschichten (155a) ist auf einem entsprechenden ersten Abstand der Vorrichtungstrennschicht (110), die zwischen zwei der aktiven Regionen (115a) angeordnet ist, angeordnet, wobei die zwei aktiven Regionen (115a) entlang der ersten Richtung benachbart sind und sich die erste Richtung und die zweite Richtung voneinander unterscheiden.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität aus der am 26. Januar 2007 eingereichten koreanischen Patentanmeldung Nr. 10-2007-0008611 , deren Inhalt hiermit in ihrer Gesamtheit durch Bezugnahme aufgenommen ist.
  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Ausführungsbeispiele der Erfindung beziehen sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung. Ausführungsbeispiele der Erfindung beziehen sich insbesondere auf eine Halbleitervorrichtung mit isolierenden Sperrschichten und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • 2. Beschreibung der verwandten Technik
  • Die jeweiligen Größen von Muster bei einer Halbleitervorrichtung können reduziert werden, um den Grad einer Integration der Halbleitervorrichtung zu erhöhen. Zu einem gewissen Ausmaß werden jedoch praktische Grenzen der Bildung relativ feiner Muster unter Verwendung einer Fotolithografie erreicht. Ein Verfahrensspielraum für Kontaktstöpsel, die bei Speichern verwendet werden, wird beispielsweise reduziert. D. h., die Größe eines Kontaktstöpsels wurde reduziert und das Trennungsintervall zwischen Kontaktstöpseln wurde reduziert. Ein Überbrückungsproblem kann demgemäß zwischen Speicherungsknotenschichten, die mit den Kontaktstöpseln verbunden sind, auftreten, und eine Zuverlässigkeit des Speichers kann erheblich reduziert werden.
  • Ein Bilden von kompakt angeordneten Kontaktstöpseln oder Speicherungsknotenschichten in einer Halbleitervorrichtung mit Verbindungsleitungen (z. B. Bitleitungselektroden oder Gate-Elektroden), die um die Kontaktstöpsel oder die Speicherungsknotenschichten angeordnet sind, ist zusätzlich sogar schwieriger. Es ist schwieriger, da sich eine Möglichkeit eines Bildens einer Überbrückung zwischen den Verbindungsleitungen und den Kontaktstöpseln oder zwischen den Verbindungsleitungen und den Speicherungsknoten bei jenem Fall erhöht. Äußerst aufwendige Einrichtungen zum Herstellen von Halbleitervorrichtungen waren daher erforderlich, um Kontaktstöpsel oder Speicherungsknotenschichten mit relativ feinen Muster zu bilden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ausführungsbeispiele der Erfindung schaffen eine Halbleitervorrichtung, die einen relativ hohen Grad einer Integration hat und die eine relativ hohe Zuverlässigkeit hat. Ausführungsbeispiele der Erfindung schaffen ferner ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Bei einem Ausführungsbeispiel schafft die Erfindung eine Halbleitervorrichtung mit einem Halbleitersubstrat mit einer ersten Mehrzahl erster aktiver Regionen, wobei die ersten aktiven Regionen der ersten Mehrzahl erster aktiver Regionen durch eine Vorrichtungstrennschicht definiert sind und entlang einer ersten Richtung angeordnet sind; einer Mehrzahl von Bitleitungselektroden, die mit der ersten Mehrzahl erster aktiver Regionen verbunden sind, wobei sich jede der Bitleitungselektroden entlang einer zweiten Richtung erstreckt; und einer Mehrzahl erster isolierender Sperrschichten. Jede der ersten isolierenden Sperrschichten erstreckt sich entlang einer dritten Richtung, mindestens eine der ersten isolierenden Sperrschichten ist auf einem entsprechenden ersten Abschnitt der Vorrichtungstrennschicht, die zwischen zwei ersten aktiven Regionen der ersten Mehrzahl erster aktiver Regionen angeordnet ist, angeordnet, und die zwei ersten aktiven Regionen sind entlang der ersten Richtung benachbart.
  • Bei einem anderen Ausführungsbeispiel schafft die Erfindung ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Bilden einer Vorrichtungstrennschicht in einem Halbleitersubstrat, um eine erste Mehrzahl erster aktiver Regionen zu definieren, wobei die ersten aktiven Regionen der ersten Mehrzahl erster aktiver Regionen entlang einer ersten Richtung angeordnet sind; einem Bilden einer Mehrzahl von Bitleitungselektroden auf dem Halbleitersubstrat, wobei sich die Bitleitungselektroden in einer zweiten Richtung erstrecken und mit der ersten Mehrzahl erster aktiver Regionen verbunden sind; einem Bilden einer isolierenden Zwischenschicht, die die Bitleitungselektroden teilweise umgibt, und einem Bilden einer Mehrzahl erster isolierender Sperrschichten in der isolierenden Zwischenschicht. Jede der ersten isolierenden Sperrschichten erstreckt sich in einer dritten Richtung, mindestens eine der ersten isolierenden Sperrschichten ist auf einem entsprechenden ersten Abschnitt der Vorrichtungstrennschicht, die zwischen zwei ersten aktiven Regionen der Mehrzahl erster aktiver Regionen angeordnet ist, angeordnet, und die zwei ersten aktiven Regionen sind entlang der ersten Richtung benachbart.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Ausführungsbeispiele der Erfindung werden hierin unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
  • 1, 3, 5, 7, 9 und 11 Draufsichten sind, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung darstellen;
  • 2, 4, 6, 8, 10 und 12 Querschnittsansichten entlang einer Linie I'-I' von 1, 3, 5, 7, 9 bzw. 11 sind, die ferner das durch 2, 4, 6, 8, 10 und 12 dargestellte Verfahren gemäß einem Ausführungsbeispiel der Erfindung darstellen.
  • 11 und 12 ferner eine Zwischenstruktur bei der Herstellung eines Halbleiterspeichers gemäß einem Ausführungsbeispiel der Erfindung darstellen;
  • 13 eine Querschnittsansicht ist, die eine Zwischenstruktur bei der Herstellung einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel der Erfindung darstellt;
  • 14 bis 16 ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß noch einem anderen Ausführungsbeispiel der Erfindung darstellen, wobei 14 eine Draufsicht einer Zwischenstruktur bei der Herstellung einer Halbleitervorrichtung ist, 15 eine Querschnittsansicht entlang einer Linie I'-I' von 14 ist und 16 eine Querschnittsansicht ist, die eine Zwischenstruktur bei der Herstellung einer Halbleitervorrichtung, die unter Verwendung des in 14 bis 16 dargestellten Verfahrens hergestellt wird, darstellt;
  • 17 eine Draufsicht ist, die eine Zwischenstruktur bei der Herstellung einer Halbleitervorrichtung gemäß noch einem anderen Ausführungsbeispiel der Erfindung darstellt; und
  • 18 eine Draufsicht ist, die eine Zwischenstruktur bei der Herstellung einer Halbleitervorrichtung gemäß noch einem anderen Ausführungsbeispiel der Erfindung darstellt.
  • BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • In den Zeichnungen sind die Dicken von Schichten und Regionen nicht notwendigerweise maßstabsgetreu. Wie hierin verwendet, kann zusätzlich, wenn eine erste Komponente als „auf" einer zweiten Komponente beschrieben ist, die erste Komponente direkt auf der zweiten Komponente sein, oder dazwischen liegende Komponenten können anwesend sein.
  • 1 bis 12 stellen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung dar, und 11 und 12 stellen eine Zwischenstruktur bei der Herstellung der Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung dar.
  • Bezug nehmend auf 1 und 2 wird bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel eine Vorrichtungstrennschicht 110 in einem Halbleitersubstrat 105 gebildet, um eine Mehrzahl erster aktiver Regionen 115a und eine Mehrzahl zweiter aktiver Regionen 115b zu definieren. Die Vorrichtungstrennschicht 110 kann durch beispielsweise ein Bilden eines Grabens in dem Halbleitersubstrat 105 und dann ein Füllen des Grabens mit einer isolierenden Schicht gebildet werden. Die ersten und die zweiten aktiven Regionen 115a und 115b können durch Seitenwände der Vorrichtungstrennschicht 110 definiert sein.
  • Richtungen X1 bis X4 (d. h. erste bis vierte Richtung) werden hierin verwendet, um Ausführungsbeispiele der Erfindung zu beschreiben. Richtungen X1 bis X4 sind in 1, 3, 5, 7, 9, 11, 14, 17 und 18 dargestellt. Wie hierin definiert, ist jede der Richtungen X1 bis X4 parallel zu der Arbeitsoberfläche des Halbleitersubstrats 105. Jede „Richtung" ist ferner durch einen in den Zeichnungen angezeigten Pfeil definiert und umfasst die Richtung, die durch den Pfeil angezeigt wird, (d. h. die positive Richtung) und die Richtung, die entgegengesetzt zu der Richtung ist, in die der Pfeil weist (d. h. die negative Richtung). Alle Linien, die parallel zu dem Pfeil sind, erstrecken sich zusätzlich in der Richtung, die durch den Pfeil definiert ist. Die Richtung X1 ist beispielsweise durch den Pfeil, der die Richtung X in den Zeichnungen anzeigt, definiert, und eine Linie, die sich von dem Pfeil, der die Richtung X1 anzeigt, (sowohl in der Richtung als auch entgegengesetzt zu der Richtung, in der der Pfeil weist) erstreckt, und alle Linien, die parallel zu dem Pfeil, der die Richtung X1 anzeigt, sind, erstrecken sich ebenfalls entlang der Richtung X1. Wenn davon gesprochen wird, dass sich zwei Richtungen „unterscheiden", bedeutet dies zusätzlich, dass sich eine einzelne Linie nicht in beide jener zwei Richtungen erstrecken kann und dass zwei Linien, die sich jeweils in jene zwei Richtungen erstrecken, auch nicht parallel sind.
  • Die ersten und die zweiten aktiven Regionen 115a und 115b können beispielsweise entlang der Richtung X1 (d. h. einer ersten Richtung) angeordnet sein. Bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel sind die ersten aktiven Regionen 115a entlang der Richtung X1 angeordnet, und die zweiten aktiven Regionen 115b sind ebenfalls entlang der Richtung X1 angeordnet. D. h., die ersten aktiven Regionen 115a sind entlang von Linien, die sich in der Richtung X1 erstrecken, angeordnet, und die zweiten aktiven Regionen 115b sind ebenfalls entlang von Linien, die sich in der Richtung X1 erstrecken, angeordnet. Die ersten aktiven Regionen 115a, die entlang der gleichen Linie angeordnet sind, sind entlang der Richtung X1 voneinander getrennt. Die zweiten aktiven Regionen 115b, die entlang der gleichen Linie angeordnet sind, sind ebenso entlang der Richtung X1 voneinander getrennt. Bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel ist jedoch keine erste aktive Region 115a entlang der gleichen Linie, die sich in der Richtung X1 erstreckt, wie eine zweite aktive Region 115b angeordnet. D. h., keine erste aktive Region 115a ist entlang der Richtung X1 von einer zweiten aktiven Region 115b getrennt. Wie in 1 dargestellt ist, können zusätzlich beispielsweise Linien in der Richtung X1, entlang derer (eine) erste aktive Region(en) 115a angeordnet ist (sind), mit Linien in der Richtung X1, entlang derer zweite aktive Regionen 115(b) angeordnet sind, abwechselnd angeordnet sein. Eine solche abwechselnde Anordnung ist zum Erreichen eines relativ hohen Grads einer Integration bei der Halbleitervorrichtung, die hergestellt wird, vorteilhaft.
  • Die ersten und die zweiten aktiven Regionen 115a und 115b können alternativ als in einer Matrix angeordnet beschrieben sein. Bei diesem Fall ist der Name möglicherweise umgekehrt oder nicht identifiziert. Bezug nehmend auf 1 können beispielsweise eine erste aktive Region 115a und eine zweite aktive Region 115b als entlang einer einzelnen Linie, die sich in einer Richtung X2 (d. h. einer zweiten Richtung) erstreckt, angeordnet beschrieben sein. Die Anordnung der ersten und der zweiten aktiven Regionen 115a und 115b kann daher auf unterschiedliche Weisen beschrieben sein, eine solche Beschreibung beschränkt jedoch nicht den Schutzbereich der Erfindung, wie er durch die beigefügten Ansprüche definiert ist.
  • Wie hierin verwendet, bedeutet, wenn davon gesprochen wird, dass sich ein Element (das ein Loch sein kann) in einer besonderen Richtung „erstreckt", dass die größte Abmessung des Elements in einer Ebene, die im Wesentlichen parallel zu der Arbeitsoberfläche des Halbleitersubstrats 105 ist, entlang einer Linie ist, die sich in jener Richtung erstreckt. Bezug nehmend auf 1 ist beispielsweise die größte Abmessung der ersten aktiven Region 115a entlang einer Linie, die sich in der Richtung X1 erstreckt, es kann daher davon gesprochen werden, dass sich die erste aktive Region 115a in der Richtung X1 erstreckt.
  • Bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel erstreckt sich jede der ersten aktiven Regionen 115a und der zweiten aktiven Regionen 115b in der Richtung X1. Für eine Gruppe von ersten aktiven Regionen 115a, die entlang einer Linie, die sich in der Richtung X1 erstreckt, angeordnet sind, sind daher die ersten aktiven Regionen 115a jener Gruppe entlang der gleichen Richtung wie die Richtung, in der sich jede der ersten aktiven Regionen 115a jener Gruppe erstreckt, angeordnet. D. h., jene ersten aktiven Regionen 115a sind entlang der Richtung X1 angeordnet und erstrecken sich jeweils in dieser. Für eine Gruppe von zweiten aktiven Regionen 115b, die entlang einer Linie, die sich in der Richtung X1 erstreckt, angeordnet sind, sind ebenso die zweiten aktiven Regionen 115b jener Gruppe entlang der gleichen Richtung wie die Richtung, in der sich jede der zweiten aktiven Regionen 115b jener Gruppe erstreckt, angeordnet. Bei modifizierten Versionen des unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiels können jedoch aktive Regionen entlang einer Linie angeordnet sein, die sich in einer anderen Richtung als der Richtung, in der sich jede der aktiven Regionen erstreckt, erstreckt.
  • Bezug nehmend auf 1 und 2 sind eine Mehrzahl von Gate-Elektroden 120 in inneren Abschnitten von ersten und zweiten aktiven Regionen 115a und 115b ausgenommen. Die Gate-Elektroden 120 können demgemäß unter oberen Oberflächen der ersten und der zweiten aktiven Regionen 115a und 115b angeordnet sein. Isolierende Gate-Filme 118 sind zusätzlich zwischen die Gate-Elektroden 120 und die ersten aktiven Regionen 115a und zwischen die Gate-Elektroden 120 und die zweiten aktiven Regionen 115b gebracht. Bedeckende isolierende Schichten 125 sind an den Gate-Elektroden 120 gebildet. Die Gate-Elektroden 120 bilden Wortleitungen und erstrecken sich in einer Richtung X4 (d. h. einer vierten Richtung). Die Gate-Elektroden 120 erstrecken sich möglicherweise nicht in der gleichen Richtung wie die ersten und die zweiten aktiven Regionen 115a und 115b. Bei dem Ausführungsbeispiel von 1 bis 12 erstrecken sich die Gate-Elektroden 120 in der Richtung X4, und die ersten und die zweiten aktiven Regionen 115a und 115b erstrecken sich in der Richtung X1. Eine Vorrichtungstrennschicht 110 kann beispielsweise einen Oxidfilm aufweisen, und eine bedeckende isolierende Schicht 125 kann beispielsweise einen Nitridfilm aufweisen.
  • Source-/Drain-Regionen (nicht gezeigt) können zusätzlich in den ersten und den zweiten aktiven Regionen 115a und 115b auf beiden Seiten der Gate-Elektroden 120 definiert sein. D. h., Source-/Drain-Regionen können in einer ersten aktiven Region 115a auf einer ersten Seite eines Paars von Gate-Elektroden 120 und auf einer zweiten Seite des Paars von Gate-Elektroden 120 definiert sein, und Source-/Drain-Regionen können in einer zweiten aktiven Region 115b auf einer ersten Seite eines Paars von Gate-Elektroden 120 und auf einer zweiten Seite des Paars von Gate-Elektroden 120 definiert sein. Die Source-/Drain-Regionen können durch Implantieren von Verunreinigungen in das Halbleitersubstrat 105 gebildet sein.
  • Ausführungsbeispiele der Erfindung sind jedoch nicht auf die im Vorhergehenden beschriebene Struktur für Gate-Elektroden 120 begrenzt. Bei einer modifizierten Version des unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiels sind beispielsweise Gate-Elektroden 120 eines planaren Typs auf den oberen Oberflächen der ersten und der zweiten aktiven Regionen 115a und 115b angeordnet.
  • Bezug nehmend auf 3 und 4 sind bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel eine Mehrzahl von Bitleitungselektroden 135 mit den ersten aktiven Regionen 115a und den zweiten aktiven Regionen 115b verbunden. Die Bitleitungselektroden 135 können sich in einer anderen Richtung als der Richtung, in der sich die Gate-Elektroden 120 erstrecken, erstrecken. Die Bitleitungselektroden 135 können sich beispielsweise in der Richtung X2 (d. h. der zweiten Richtung) erstrecken und abwechselnd mit den ersten und den zweiten aktiven Regionen 115a und 115b verbunden sein. Die Bitleitungselektroden 135 können ferner optional Nasen, die in sowohl der positiven Richtung X4 als auch der negativen Richtung X4 vorspringen (d. h., die in Richtungen, die entgegengesetzt zueinander, beide jedoch entlang der Richtung X4 sind, vorspringen) aufweisen.
  • Die Bitleitungselektroden 135 können sich jeweils in einer anderen Richtung als der Richtung, in der sich die ersten und die zweiten aktiven Regionen 115a und 115b erstrecken, erstrecken. Bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel erstreckt sich jede Bitleitungselektrode 135 in der Richtung X2, und die ersten und die zweiten aktiven Regionen 115a und 115b erstrecken sich jeweils in der Richtung X1. Bei einem anderen Ausführungsbeispiel, das eine Modifikation des unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiels ist, kann jedoch die Richtung X2 der Richtung X1 entsprechen. Bei jenem Fall sind die Bitleitungselektroden 135 gewöhnlich mit lediglich entweder den ersten oder den zweiten aktiven Regionen 115a und 115b verbunden.
  • Die Bitleitungselektroden 135 sind mit den ersten aktiven Regionen 115a und/oder den zweiten aktiven Regionen 115b unter Verwendung von Stöpseln 130 verbunden. Bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel sind die Bitleitungselektroden 135 mit den ersten aktiven Regionen 115a und den zweiten aktiven Regionen 115b unter Verwendung von Stöpseln 130 verbunden. Bedeckende isolierende Schichten 140 sind zusätzlich an den Bitleitungselektroden 135 gebildet, und isolierende Abstandshalterschichten 145 sind an Seitenwänden der Bitleitungselektroden 135 und der bedeckenden isolierenden Schichten 140 gebildet.
  • Ein Abschnitt einer isolierenden Zwischenschicht 150 mit Stöpseln 130 wird insbesondere gebildet. Die Bitleitungselektroden 135 und die bedeckenden isolierenden Schichten 140 werden dann gebildet, und die isolierenden Abstandshalterschichten 145 werden an den Seitenwänden der Bitleitungselektroden 135 und der bedeckenden isolierenden Schichten 140 gebildet. Es kann von der isolierenden Zwischenschicht 150 folgend mehr gebildet werden, um die Bitleitungselektroden 135, die bedeckenden isolierenden Schichten 140 und die isolierenden Abstandshalterschichten 145 abzudecken.
  • Die isolierenden Abstandshalterschichten 145 und die bedeckenden isolierenden Schichten 140 können eine Ätzselektivität hinsichtlich der isolierenden Zwischenschicht 150 haben. Die isolierende Zwischenschicht 150 kann beispielsweise einen Oxidfilm aufweisen, und die bedeckenden isolierenden Schichten 140 und die isolierenden Abstandshalterschichten 145 können jeweils einen Nitridfilm aufweisen. Die isolierende Zwischenschicht 150 kann eine einzelne Schicht sein oder eine Mehrschichtenstruktur haben.
  • Bei einer modifizierten Version des unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiels kann eine (nicht gezeigte) Ätzstoppschicht an dem Halbleitersubstrat 105 gebildet werden, bevor die isolierende Zwischenschicht 150 gebildet wird. Bevor die Ätzstoppschicht gebildet wird, kann zusätzlich eine (nicht gezeigte) Pufferschicht gebildet werden. Die Ätzstoppschicht verhindert ein Überätzen der isolierenden Zwischenschicht 150, wenn erste und zweite isolierende Sperrschichten 155a und 155b von 6 folgend gebildet werden. Die Ätzstoppschicht kann beispielsweise einen Nitridfilm aufweisen, und die Pufferschicht kann beispielsweise einen Oxidfilm aufweisen.
  • Bezug nehmend auf 5 und 6 werden bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel eine Mehrzahl erster isolierender Sperrschichten 155a und eine Mehrzahl zweiter isolierender Sperrschichten 155b gebildet. Die ersten isolierenden Sperrschichten 155a werden auf Abschnitten der Vorrichtungstrennschicht 110, die zwischen benachbarten ersten aktiven Regionen 115a angeordnet sind, angeordnet, und die zweiten isolierenden Sperrschichten 155b werden auf Abschnitten der Vorrichtungstrennschicht 110, die zwischen benachbarten zweiten aktiven Regionen 115b angeordnet sind, angeordnet. Jede der ersten isolierenden Sperrschichten 155a und jede der zweiten isolierenden Sperrschichten 155b erstreckt sich entlang einer Richtung X3 (d. h. einer dritten Richtung). Bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel unterscheidet sich ferner beispielsweise die Richtung X3 von der Richtung X2, und die Richtungen X1, X2 und X3 unterscheiden sich alle voneinander.
  • Bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel durchdringen beispielsweise erste Abschnitte der ersten isolierenden Sperrschichten 155a die isolierende Zwischenschicht 150 zwischen den benachbarten ersten aktiven Regionen 115a, um die Vorrichtungstrennschicht 110 zu berühren. Die ersten isolierenden Sperrschichten 155a können ferner in der Vorrichtungstrennschicht 110 ausgenommen werden. Die ersten isolierenden Sperrschichten 155a erstrecken sich zusätzlich über die zweiten aktiven Regionen 115b, und zweite Abschnitte der ersten isolierenden Sperrschichten 155a sind auf den Bitleitungselektroden 135, die auf den zweiten aktiven Regionen 115b angeordnet sind, angeordnet. Detaillierter beschrieben können die zweiten Abschnitte der ersten isolierenden Sperrschichten 155a die bedeckenden isolierenden Schichten 140 berühren oder können in den bedeckenden isolierenden Schichten 140 ausgenommen sein.
  • Erste Abschnitte der zweiten isolierenden Sperrschichten 155b durchdringen ähnlich die isolierende Zwischenschicht 150 zwischen den zweiten aktiven Regionen 115b und berühren die Vorrichtungstrennschicht 110 oder sind in der Vorrichtungstrennschicht 110 ausgenommen. Die zweiten isolierenden Sperrschichten 155b erstrecken sich zusätzlich über die ersten aktiven Regionen 115a, und zweite Abschnitte der zweiten isolierenden Sperrschichten 155b können auf den Bitleitungselektroden 135, die auf den ersten aktiven Regionen 115a angeordnet sind, angeordnet sein. Detaillierter beschrieben können die zweiten Abschnitte der zweiten isolierenden Sperrschichten 155b die bedeckenden isolierenden Schichten 140 berühren oder können in den bedeckenden isolierenden Schichten 140 ausgenommen sein. Bezug nehmend auf 6 sind bei dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel die zweiten isolierenden Sperrschichten 155b in den bedeckenden isolierenden Schichten 140 ausgenommen.
  • Gemäß Ausführungsbeispielen der Erfindung können die ersten und die zweiten isolierenden Sperrschichten 155a und 155b gleichzeitig gebildet werden, die ersten isolierenden Sperrschichten 155a können vor den zweiten isolierenden Sperrschichten 155b gebildet werden, oder die zweiten isolierenden Sperrschichten 155b können vor den ersten isolierenden Sperrschichten 155a gebildet werden. Da die ersten und die zweiten isolierenden Sperrschichten 155a und 155b einen Ätzbereich der isolierenden Zwischenschicht 150 definieren können, können diese eine Ätzselektivität hinsichtlich der isolierenden Zwischensicht 150 haben. Die ersten und die zweiten isolierenden Sperrschichten 155a und 155b können beispielsweise einen Nitridfilm aufweisen.
  • Bei einer modifizierten Version des unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiels sind, wenn die ersten und die zweiten aktiven Regionen 115a und 115b nicht unterschieden sind, die ersten und die zweiten isolierenden Sperrschichten 155a und 155b möglicherweise nicht unterschieden.
  • Bezug nehmend auf 7 und 8 sind eine Mehrzahl erster Kontaktlöcher 165a, die Enden der ersten aktiven Regionen 115a freilegen, und eine Mehrzahl zweiter Kontaktlöcher 165b, die Enden der zweiten aktiven Regionen 115b freilegen, in der isolierenden Zwischenschicht 150 gebildet. Die Enden der ersten und der zweiten aktiven Regionen 115a und 115b, die durch die ersten und die zweiten Kontaktlöcher 165a und 165b freigelegt sind, können Source-/Drain-Regionen sein.
  • Die ersten und die zweiten Kontaktlöcher 165a und 165b können durch beispielsweise ein Ätzen der isolierenden Zwischenschicht 150 unter Verwendung eines Maskenmusters 160 als ein Ätzschutzfilm gebildet werden. Das Maskenmuster 160 kann beispielsweise Öffnungen 162 aufweisen, die sich jeweils in der Richtung X1 erstrecken und die Abschnitte der isolierenden Zwischenschicht 150, die auf benachbarten Enden benachbarter erster aktiver Regionen 115a angeordnet sind, und Abschnitte der isolierenden Zwischenschicht 150, die auf benachbarten Enden benachbarter zweiter aktiver Regionen 115b angeordnet sind, freilegen. Die ersten und die zweiten isolierenden Sperrschichten 155a und 155b können sich über Löcher, die in der isolierenden Zwischenschicht 150 gebildet sind, erstrecken, wobei die Löcher den Öffnungen 162 des Maskenmusters 160 entsprechen. Das Maskenmuster 160 kann beispielsweise ein Fotoresistmuster aufweisen.
  • Wenn die isolierende Zwischenschicht 150 geätzt wird, können die ersten und die zweiten isolierenden Sperrschichten 155a und 155b in einem relativ kleinen Maße geätzt werden. Jedes erste Kontaktloch 165a ist daher durch eine erste isolierende Sperrschicht 155a teilweise definiert, und jedes zweite Kontaktloch 165b ist durch eine zweite isolierende Sperrschicht 155b teilweise definiert. Benachbarte erste Kontaktlöcher 165a, die keinen Abschnitt einer Bitleitungselektrode 135, der zwischen diesen angeordnet ist, haben, sind insbesondere durch einen Abschnitt einer der ersten isolierenden Sperrschichten 155a geteilt, und benachbarte zweite Kontaktlöcher 165b, die keinen Abschnitt einer Bitleitungselektrode 135, der zwischen diesen angeordnet ist, haben, sind durch einen Abschnitt einer der zweiten isolierenden Sperrschichten 155b geteilt.
  • Als ein Resultat können die ersten Kontaktlöcher 165a getrennt, jedoch nahe benachbart zueinander zuverlässig gebildet werden, und die zweiten Kontaktlöcher 165b können ebenfalls getrennt, jedoch nahe benachbart zueinander zuverlässig gebildet werden. Aufgrund der ersten und der zweiten isolierenden Sperrschichten 155a und 155b kann ferner ein Verfahrensspielraum hinsichtlich des Maskenmusters 160 zum Bilden der ersten und der zweiten Kontaktlöcher 165a und 165b erhöht werden.
  • Bezug nehmend auf 9 und 10 sind die ersten und die zweiten Kontaktlöcher 165a und 165b mit einer leitfähigen Schicht gefüllt, um erste und zweite Kontaktstöpsel 170a und 170b zu bilden. Die leitfähige Schicht kann planarisiert sein, so dass die leitfähige Schicht lediglich in den ersten und den zweiten Kontaktlöchern 165a und 165b verbleibt. Die Planarisierung kann durch beispielsweise ein chemisch-mechanisches Polieren (CMP) oder ein Rückätzverfahren durchgeführt werden.
  • Die ersten Kontaktstöpsel 170a sind mit Abschnitten (d. h. den Source-/Drain-Regionen) der ersten aktiven Regionen 115a verbunden. Die zweiten Kontaktstöpsel 170b sind zusätzlich mit Abschnitten (d. h. den Source-/Drain-Regionen) der zweiten aktiven Regionen 115b verbunden. Seitenwände der ersten Kontaktstöpsel 170a berühren die ersten isolierenden Sperrschichten 155a, und Seitenwände der zweiten Kontaktstöpsel 170b berühren die zweiten isolierenden Sperrschichten 155b.
  • Benachbarte erste Kontaktstöpsel 170a sind entweder durch einen Abschnitt einer der ersten isolierenden Sperrschichten 155a voneinander getrennt oder haben einen Abschnitt einer der Bitleitungselektroden 135, der zwischen diesen angeordnet ist. D. h., ein Abschnitt einer der ersten isolierenden Sperrschichten 155a trennt ein erstes Paar erster Kontaktstöpsel 170a, die entlang der Richtung X1 benachbart sind (d. h., ein Abschnitt einer der ersten isolierenden Sperrschichten 155a ist zwischen dem ersten Paar erster Kontaktstöpsel 170a angeordnet), und ein Abschnitt einer der Bitleitungselektroden 135 ist zwischen einem zweiten Paar erster Kontaktstöpsel 170a, die entlang der Richtung X1 benachbart sind, angeordnet. Das erste und das zweite Paar benachbarter Kontaktstöpsel 170a können zusätzlich einen ersten Kontaktstöpsel 170a gemeinsam haben. D. h., ein erster Kontaktstöpsel 170a kann in sowohl dem ersten als auch dem zweiten Paar benachbarter Kontaktstöpsel 170a sein. Wie hierin verwendet, bedeutet zusätzlich, wenn davon gesprochen wird, dass eine erste Komponente ein Paar zweiter Komponenten „trennt" (oder davon gesprochen wird, dass das Paar zweiter Komponenten durch die ersten Komponenten „getrennt" ist), dass die zwei zweiten Komponenten, die das Paar bilden, durch die erste Komponente getrennt sind. Wie hierin verwendet, bedeutet ebenso, wenn davon gesprochen wird, dass eine erste Komponente „zwischen" einem Paar zweiter Komponenten „angeordnet" ist, dass die erste Komponente zwischen den zwei zweiten Komponenten, die das Paar zweiter Komponenten bilden, angeordnet ist. Wie hierin verwendet, sind zusätzlich „Paare" von Komponenten nicht notwendigerweise zueinander verschieden, eine einzelne erste Komponente kann daher in einem ersten Paar der ersten Komponenten und in einem zweiten Paar der ersten Komponenten umfasst sein.
  • Benachbarte zweite Kontaktstöpsel 170b sind ähnlich entweder durch einen Abschnitt einer der zweiten isolierenden Sperrschichten 155b voneinander getrennt, oder ein Abschnitt einer der Bitleitungselektroden 135 ist zwischen diesen angeordnet. D. h., ein Abschnitt einer der zweiten isolierenden Sperrschichten 155b trennt ein erstes Paar benachbarter zweiter Kontaktstöpsel 170b, die entlang der Richtung X1 benachbart sind, und ein Abschnitt einer der Bitleitungselektroden 135 ist zwischen einem zweiten Paar benachbarter zweiter Kontaktstöpsel 170b, die entlang der Richtung X1 benachbart sind, angeordnet. Ein zweiter Kontaktstöpsel 170b kann zusätzlich in sowohl dem ersten als auch dem zweiten Paar benachbarter Kontaktstöpsel 170b sein.
  • Jedes Paar benachbarter erster Kontaktstöpsel 170a, die auf einem Abschnitt der Vorrichtungstrennschicht 110 angeordnet sind, kann daher durch einen Abschnitt einer der ersten isolierenden Sperrschichten 155a getrennt sein. Jedes Paar benachbarter zweiter Kontaktstöpsel 170b, die auf einem Abschnitt der Vorrichtungstrennschicht 110 angeordnet sind, kann ebenso durch einen Abschnitt einer der zweiten isolierenden Sperrschichten 155b getrennt sein. Die ersten Kontaktstöpsel 170a können demgemäß zuverlässig voneinander getrennt sein, selbst wenn diese relativ nahe zueinander angeordnet sind, und die zweiten Kontaktstöpsel 170b können zuverlässig voneinander getrennt sein, selbst wenn diese relativ nahe zueinander angeordnet sind. Die Möglichkeit einer Überbrückung, die zwischen den ersten Kontaktstöpseln 170a oder zwischen den zweiten Kontaktstöpseln 170b gebildet wird, kann daher reduziert werden. Wenn die ersten und die zweiten Kontaktstöpsel 170a und 170b eine kompakte Anordnung haben, können die jeweiligen Längen der ersten und der zweiten aktiven Regionen 115a und 115b reduziert werden, was wiederum dazu beiträgt, den Grad der Integration der Halbleitervorrichtung, in der jene Komponenten angeordnet sind, zu verbessern.
  • Bezug nehmend auf 11 und 12 werden erste Speicherungsknotenschichten 175a an den ersten Kontaktstöpseln 170a gebildet, und zweite Speicherungsknotenschichten 175b werden auf den zweiten Kontaktstöpseln 170b gebildet. Die ersten und die zweiten Speicherungsknotenschichten 175a und 175b können beispielsweise bei einer DRAM-Vorrichtung untere Elektroden eines Kondensators sein. Die ersten und die zweiten Speicherungsknotenschichten 175a und 175b können durch Verwenden von ersten und zweiten isolierenden Sperrschichten 155a und 155b als Bezüge ohne weiteres getrennt sein. Eine Möglichkeit eines Erzeugens einer Überbrückung zwischen den ersten und den zweiten Speicherungsknotenschichten 175a und 175b kann daher reduziert werden.
  • Die Halbleitervorrichtung gemäß dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel ist nicht auf DRAM-Vorrichtungen begrenzt, die ersten und die zweiten Speicherungsknotenschichten 175a und 175b können daher weggelassen sein oder modifiziert sein, um andere Formen zu haben.
  • Nachdem die unter Bezugnahme auf 1 bis 12 beschriebenen Verfahren durchgeführt sind, wird eine Halbleitervorrichtung, die der in 1 bis 12 dargestellten Zwischenstruktur entspricht, durch ein Verfahren, das einem Fachmann allgemein bekannt ist, fertiggestellt.
  • Bei der Halbleitervorrichtung gemäß dem unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiel sind die ersten isolierenden Sperrschichten 155a auf Abschnitten der Vorrichtungstrennschicht 110, die zwischen benachbarten ersten aktiven Regionen 115a angeordnet sind, angeordnet, und die zweiten isolierenden Sperrschichten 155b sind auf Abschnitten der Vorrichtungstrennschicht 110, die zwischen benachbarten zweiten aktiven Regionen 115b angeordnet sind, angeordnet. Die ersten isolierenden Sperrschichten 155a trennen zusätzlich Elemente, die auf benachbarten ersten aktiven Regionen 115a angeordnet sind, und die zweiten isolierenden Sperrschichten 155b trennen Elemente, die auf benachbarten zweiten aktiven Regionen 115b angeordnet sind. Ein Trennungsintervall zwischen mehreren benachbarten ersten Kontaktstöpseln 170a, die mit den ersten aktiven Regionen 115a elektrisch verbunden sind, kann daher verringert werden, während im Wesentlichen verhindert wird, dass eine Überbrückung zwischen diesen erzeugt wird, und ein Trennungsintervall zwischen mehreren benachbarten zweiten Kontaktstöpseln 170b, die mit den zweiten aktiven Regionen 115b elektrisch verbunden sind, kann verringert werden, während im Wesentlichen verhindert wird, dass ein Überbrückung zwischen diesen erzeugt wird. Der Grad der Integration einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung kann demgemäß erhöht werden, und die Zuverlässigkeit der Halbleitervorrichtung kann ebenfalls verbessert werden.
  • 13 ist eine Querschnittsansicht, die eine Zwischenstruktur bei der Herstellung einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel der Erfindung darstellt. Das unter Bezugnahme auf 13 beschriebene Ausführungsbeispiel ist eine modifizierte Version des unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiels. Eine Beschreibung von Merkmalen und/oder Verfahren, die beiden Ausführungsbeispielen gemeinsam sind, kann daher hier weggelassen sein.
  • 13 entspricht 10 und 12. Das unter Bezugnahme auf 1 bis 8 beschriebene Verfahren wird demgemäß für das unter Bezugnahme auf 13 beschriebene Ausführungsbeispiel unverändert durchgeführt.
  • Bezug nehmend auf 13 werden erste Speicherungsknotenschichten 270a in den ersten Kontaktlöchern 165a von 8 gebildet. Zweite Speicherungsknotenschichten (nicht gezeigt) können ferner in den zweiten Kontaktlöchern 165b von 7 gebildet werden. Die in 9 bis 12 dargestellten ersten und zweiten Kontaktstöpsel 170a und 170b können daher bei dem unter Bezugnahme auf 13 beschriebenen Ausführungsbeispiel weggelassen sein.
  • Die ersten Speicherungsknotenschichten 270a können mit den ersten aktiven Regionen 115a verbunden werden, und die zweiten Speicherungsknotenschichten können mit den zweiten aktiven Regionen 115b verbunden werden. Benachbarte erste Speicherungsknotenschichten 270a haben entweder einen Abschnitt einer der Bitleitungselektroden 135, der zwischen diesen angeordnet ist, oder sind durch einen Abschnitt einer der ersten isolierenden Sperrschichten 155a getrennt (d. h., haben eine der ersten isolierenden Sperrschichten 155a, die zwischen diesen angeordnet ist). Die Wahrscheinlichkeit eines Bildens einer Überbrückung zwischen den ersten Speicherungsknotenschichten 270a kann folglich wesentlich reduziert werden. Ein Abschnitt einer der Bitleitungselektroden 135 kann beispielsweise zwischen einem ersten Paar benachbarter erster Speicherungsknotenschichten 270a angeordnet sein, und ein Abschnitt einer der ersten isolierenden Sperrschichten 155a kann zwischen einem zweiten Paar benachbarter erster Speicherungsknotenschichten 270a angeordnet sein. Benachbarte zweite Speicherungsknotenschichten haben ferner entweder einen Abschnitt einer der Bitleitungselektroden 135, der zwischen diesen angeordnet ist, oder sind durch einen Abschnitt einer der zweiten isolierenden Sperrschichten 155b getrennt. Die Wahrscheinlichkeit eines Bildens einer Überbrückung zwischen den zweiten Speicherungsknotenschichten kann folglich wesentlich reduziert werden.
  • Für jede erste Speicherungsknotenschicht 270a berührt eine Seitenwand der ersten Speicherungsknotenschicht 270a eine der ersten isolierenden Sperrschichten 155a. Zwei erste Speicherungsknotenschichten 270a können zusätzlich auf entgegengesetzten Seiten einer der ersten isolierenden Sperrschichten 155a benachbart zueinander angeordnet sein. Für jede zweite Speicherungsknotenschicht berührt ähnlich eine Seitenwand der zweiten Speicherungsknotenschicht eine der zweiten isolierenden Sperrschichten 155b. Zwei zweite Speicherungsknotenschichten können zusätzlich auf entgegengesetzten Seiten einer der zweiten isolierenden Sperrschichten 155b benachbart zueinander angeordnet sein. Der Grad der Integration der Halbleitervorrichtung kann demgemäß verbessert werden.
  • Bei einer modifizierten Version des unter Bezugnahme auf 13 beschriebenen Ausführungsbeispiels können die jeweiligen Höhen der ersten und der zweiten isolierenden Sperrschichten 155a und 155b größer als bei dem unter Bezugnahme auf 13 beschriebenen Ausführungsbeispiel sein, die jeweiligen Höhen der ersten Speicherungsknotenschichten 270a und der zweiten Speicherungsknotenschichten können daher größer als bei dem unter Bezugnahme auf 13 beschriebenen Ausführungsbeispiel sein.
  • 14 bis 16 stellen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung dar. 14 ist eine Draufsicht einer Zwischenstruktur bei der Herstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung, 15 ist eine Querschnittsansicht entlang einer Linie I'-I' von 14, und 16 ist eine Querschnittsansicht, die eine Zwischenstruktur bei der Herstellung einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung darstellt. Das unter Bezugnahme auf 14 bis 16 beschriebene Ausführungsbeispiel ist eine modifizierte Version des unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiels. Eine Beschreibung von Merkmalen und/oder Verfahren, die beiden Ausführungsbeispielen gemeinsam sind, kann daher hier weggelassen sein.
  • 14 und 15 entsprechen 7 und 8, und 16 entspricht 10. Eine Beschreibung bezüglich 14 und 15 beginnt daher dort, wo eine Beschreibung bezüglich 1 bis 6 endet.
  • Bezug nehmend auf 14 und 15 werden eine Mehrzahl erster Kontaktlöcher 365a, die Enden erster aktiver Regionen 115a freilegen, und eine Mehrzahl zweiter Kontaktlöcher 365b, die Enden zweiter aktiver Regionen 115b freilegen, in einer isolierenden Zwischensicht 150 gebildet. Unter Verwendung eines Maskenmusters 360 als ein Ätzschutzfilm werden die ersten und die zweiten Kontaktlöcher 365a und 365b durch Ätzen der isolierenden Zwischensicht 150 gebildet.
  • Das Maskenmuster 360 kann beispielsweise ein Linientypmuster haben, wobei Abschnitte des Maskenmusters 360 zwischen den ersten aktiven Regionen 115a und den zweiten aktiven Regionen 115b angeordnet sind und sich in der Richtung X1 erstrecken. Die ersten Kontaktlöcher 365a sind zum Teil durch erste isolierende Sperrschichten 155a und isolierende Abstandshalterschichten 145, die auf Seitenwänden von Bitleitungselektroden 135 angeordnet sind, definiert. Die zweiten Kontaktlöcher 365b sind ähnlich zum Teil durch zweite isolierende Sperrschichten 155b und die isolierenden Abstandshalterschichten 145, die auf Seitenwänden der Bitleitungselektroden 135 angeordnet sind, definiert.
  • D. h., die ersten Kontaktlöcher 365a sind selbst ausgerichtet, und benachbarte erste Kontaktlöcher 365a haben entweder einen Abschnitt einer der Bitleitungselektroden 135, der zwischen diesen angeordnet ist, oder sind durch einen Abschnitt einer der ersten isolierenden Sperrschichten 155a getrennt. Die zweiten Kontaktlöcher 365b sind ähnlich selbst ausgerichtet, und benachbarte zweite Kontaktlöcher 365b haben entweder einen Abschnitt einer der Bitleitungselektroden 135, der zwischen diesen angeordnet ist, oder sind durch einen Abschnitt einer der zweiten isolierenden Sperrschichten 155b getrennt. Da ein solches Linientypmaskenmuster 360 ohne weiteres gebildet werden kann, kann ein Verfahrensspielraum zum Bilden der ersten und der zweiten Kontaktlöcher 365a und 365b erheblich verbessert werden. Das Maskenmuster 360 kann beispielsweise ein Fotoresistmuster aufweisen.
  • Bezug nehmend auf 14 bis 16 werden die ersten Kontaktlöcher 365a und die zweiten Kontaktlöcher 365b mit einer leitfähigen Schicht gefüllt, um erste Kontaktstöpsel 370a und (nicht gezeigte) zweite Kontaktstöpsel zu bilden. Die leitfähige Schicht kann beispielsweise planarisiert werden, so dass diese innerhalb der ersten und der zweiten Kontaktlöcher 365a und 365b definiert ist (d. h., verbleibt lediglich in diesen). Eine Planarisierung kann unter Verwendung eines CMP oder eines Rückätzverfahrens durchgeführt werden. Wenn die Planarisierung durchgeführt wird, können obere Oberflächen der ersten und der zweiten Sperrschichten 155a und 155b bis zu einem Ausmaß, dass die oberen Oberflächen der ersten und der zweiten Sperrschichten 155a und 155b mit oberen Oberflächen bedeckender isolierender Schichten 140 auf einer gleichen Ebene sind, teilweise entfernt werden.
  • Bei dem unter Bezugnahme auf 14 bis 16 beschriebenen Ausführungsbeispiel sind die ersten Kontaktstöpsel 370a zwischen den isolierenden Abstandshalterschichten 145, die auf Seitenwänden der Bitleitungselektroden 135 angeordnet sind, und den ersten isolierenden Sperrschichten 155a selbst ausgerichtet. Die zweiten Kontaktstöpsel sind ähnlich zwischen den isolierenden Abstandshalterschichten 145, die auf Seitenwänden der Bitleitungselektroden 135 angeordnet sind, und den zweiten isolierenden Sperrschichten 155b selbst ausgerichtet.
  • Für jeden ersten Kontaktstöpsel 370a berührt daher eine Seitenwand eine der ersten isolierenden Sperrschichten 155a, und eine andere Seitenwand berührt eine der isolierenden Abstandshalterschichten 145. Für jeden zweiten Kontaktstöpsel berührt ähnlich eine Seitenwand eine der zweiten isolierenden Sperrschichten 155b, und eine andere Seitenwand berührt eine der isolierenden Abstandshalterschichten 145. Wenn diese durch einen Abschnitt einer der ersten isolierenden Sperrschichten 155a getrennt sind, können benachbarte erste Kontaktstöpsel 370a trotz dem, dass diese relativ nahe zueinander angeordnet sind, zuverlässig getrennt sein. Wenn diese durch einen Abschnitt einer der zweiten isolierenden Sperrschichten 155b getrennt sind, können ähnlich benachbarte zweite Kontaktstöpsel trotz dem, dass diese relativ nahe zueinander angeordnet sind, zuverlässig getrennt sein. Als ein Resultat kann die Wahrscheinlichkeit einer Überbrückung reduziert werden, die zwischen benachbarten ersten Kontaktstöpseln 370a, die relativ nahe zueinander angeordnet sind, oder zwischen benachbarten zweiten Kontaktstöpseln, die relativ nahe zueinander angeordnet sind, gebildet wird.
  • Ähnlich zu dem unter Bezugnahme auf 11 und 12 beschriebenen Ausführungsbeispiel sind folgend erste Speicherungsknotenschichten 175a auf den ersten Kontaktstöpseln 370a gebildet, und zweite Speicherungsknotenschichten 175b sind auf dem zweiten Kontaktstöpseln gebildet.
  • Bei einer modifizierten Version des unter Bezugnahme auf 14 bis 16 beschriebenen Ausführungsbeispiels ist das in 16 dargestellte Verfahren weggelassen. Ähnlich zu dem unter Bezugnahme auf 13 beschriebenen Ausführungsbeispiel werden dann erste Speicherungsknotenschichten 270a innerhalb der ersten Kontaktlöcher 365a von 15 gebildet, und zweite Speicherungsknotenschichten werden innerhalb der zweiten Kontaktlöcher 365b gebildet. D. h., die ersten Speicherungsknotenschichten 270a und die zweiten Speicherungsknotenschichten können selbst ausgerichtet sein.
  • 17 ist eine Draufsicht, die eine Zwischenstruktur bei der Herstellung einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel der Erfindung darstellt. Das unter Bezugnahme auf 17 beschriebene Ausführungsbeispiel ist eine modifizierte Version des unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiels. Eine Beschreibung von Merkmalen und/oder Verfahren, die beiden Ausführungsbeispielen gemeinsam sind, kann daher hier weggelassen sein.
  • 17 entspricht 7. Unter Bezugnahme auf 17 beschriebene Verfahren können daher durchgeführt werden, nachdem die unter Bezugnahme auf 1 bis 6 beschriebenen Verfahren durchgeführt sind.
  • Bezug nehmend auf 17 werden eine Mehrzahl erster Kontaktlöcher 465a, die Enden der ersten aktiven Regionen 115a freilegen, und eine Mehrzahl zweiter Kontaktlöcher 465b, die Enden der zweiten aktiven Regionen 115b freilegen, in der isolierenden Zwischenschicht 150 gebildet. Die ersten und die zweiten Kontaktlöcher 465a und 465b werden durch Ätzen der isolierenden Zwischenschicht 150 unter Verwendung eines Maskenmusters 460 als ein Ätzschutzfilm gebildet.
  • Bei dem unter Bezugnahme auf 17 beschriebenen Ausführungsbeispiel weist beispielsweise das Maskenmuster 460 Öffnungen 462 auf, die sich jeweils in der Richtung X1 erstrecken und jeweils einen Abschnitt der isolierenden Zwischenschicht 150, der über entweder einer der ersten aktiven Regionen 115a oder einer der zweiten aktiven Regionen 115b angeordnet ist, freilegen. Durch Ätzen der Abschnitte der isolierenden Zwischenschicht 150, die durch die Öffnungen 462 freigelegt sind, werden die ersten Kontaktlöcher 465a gebildet, die durch die isolierenden Abstandshalterschichten 145, die auf den Bitleitungselektroden 135 angeordnet sind, getrennt sind, und die zweiten Kontaktlöcher 465b werden gebildet, die durch die isolierenden Abstandshalterschichten 145, die auf den Bitleitungselektroden 135 angeordnet sind, getrennt sind. Auf diese Weise können die ersten Kontaktlöcher 465a, die in der Richtung X1 benachbart zueinander angeordnet und zuverlässig getrennt sind, gebildet werden, und die zweiten Kontaktlöcher 465b, die in der Richtung X1 benachbart zueinander angeordnet und zuverlässig getrennt sind, können gebildet werden.
  • Wenn die Öffnungen 462 falsch ausgerichtet sind, können zusätzlich die ersten isolierenden Sperrschichten 155a die ersten Kontaktlöcher 465a weiter trennen, und die zweiten isolierenden Sperrschichten 155b können die zweiten Kontaktlöcher 465b weiter trennen. Ein Verfahrensspielraum zum Bilden der ersten und der zweiten Kontaktlöcher 465a und 465b kann demgemäß erheblich verbessert werden.
  • Folgende Verfahren bei der Herstellung einer Halbleitervorrichtung, die der in 17 dargestellten Zwischenstruktur entspricht, können ähnlich zu den unter Bezugnahme auf 9 bis 12 beschriebenen Verfahren oder den unter Bezugnahme auf 13 beschriebenen Verfahren sein.
  • 18 ist eine Draufsicht, die eine Zwischenstruktur bei der Herstellung der Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel der Erfindung darstellt. Das unter Bezugnahme auf 18 beschriebene Ausführungsbeispiel ist eine modifizierte Version des unter Bezugnahme auf 1 bis 12 beschriebenen Ausführungsbeispiels. Eine Beschreibung von Merkmalen und/oder Verfahren, die beiden Ausführungsbeispielen gemeinsam sind, kann daher hier weggelassen sein.
  • 18 entspricht beispielsweise 7. Unter Bezugnahme auf 18 beschriebene Verfahren können daher durchgeführt werden, nachdem unter Bezugnahme auf 1 bis 6 beschriebene Verfahren durchgeführt sind.
  • Bezug nehmend auf 18 werden eine Mehrzahl erster Kontaktlöcher 565a, die Enden der ersten aktiven Regionen 115a freilegen, und eine Mehrzahl zweiter Kontaktlöcher 565b, die Enden der zweiten aktiven Regionen 115b freilegen, in der isolierenden Zwischenschicht 150 gebildet. Die ersten und die zweiten Kontaktlöcher 565a und 565b werden durch Ätzen der isolierenden Zwischenschicht 150 unter Verwendung eines Maskenmusters 560 als ein Ätzschutzfilm gebildet.
  • Das Maskenmuster 560 weist beispielsweise Öffnungen 562 auf, die sich jeweils in der Richtung X3 erstrecken und einen Abschnitt der isolierenden Zwischenschicht 150, der über einem Ende einer der ersten aktiven Regionen 115a und einem Ende einer der zweiten aktiven Regionen 115b angeordnet ist, freilegen. Durch Ätzen der Abschnitte der isolierenden Zwischenschicht 150, die durch die Öffnungen 562 freigelegt sind, können die ersten Kontaktlöcher 565a und die zweiten Kontaktlöcher 565b gebildet werden, die durch Abschnitte der Bitleitungselektroden 135, auf denen die isolierenden Abstandshalterschichten 145 angeordnet sind, getrennt sind. Die ersten Kontaktlöcher 565a und die zweiten Kontaktlöcher 565b können demgemäß zuverlässig getrennt sein, während diese ferner relativ nahe benachbart zueinander sind.
  • Wenn die Öffnungen 562 falsch ausgerichtet sind, können außerdem die ersten und zweiten isolierenden Sperrschichten 155a und 155b bei einem Trennen benachbarter erster Kontaktlöcher 565a und bei einem Trennen benachbarter zweiter Kontaktlöcher 565b helfen. Ein Verfahrensspielraum zum Bilden der ersten und der zweiten Kontaktlöcher 565a und 565b kann daher erheblich verbessert werden.
  • Folgende Verfahren bei der Herstellung einer Halbleitervorrichtung, die der in 18 dargestellten Zwischenstruktur entspricht, können ähnlich zu den unter Bezugnahme auf 9 bis 12 beschriebenen Verfahren oder den unter Bezugnahme auf 13 beschriebenen Verfahren sein.
  • Bei einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung können Kontaktstöpsel zuverlässig getrennt sein, während diese ferner relativ nahe zueinander angeordnet sind. Gemäß einem Ausführungsbeispiel der Erfindung kann daher die Wahrscheinlichkeit, dass eine Überbrückung zwischen Kontaktstöpseln in einer Halbleitervorrichtung mit einem relativ hohen Grad einer Integration möglicherweise erzeugt wird, reduziert werden. Da die Kontaktstöpsel zuverlässig voneinander getrennt sind, kann ferner die Wahrscheinlichkeit verringert werden, dass eine Überbrückung zwischen Speicherungsknotenschichten, die über den Kontaktstöpseln gebildet sind, erzeugt wird. Gemäß Ausführungsbeispielen der Erfindung können ferner Kontaktstöpsel oder Ladungsspeicherungsknotenschichten unter Verwendung isolierender Abstandshalterschichten, die auf Bitleitungselektroden angeordnet sind, und isolierender Sperrschichten selbst ausgerichtet sein. Gemäß Ausführungsbeispielen der Erfindung kann ferner ein Verfahrensspielraum zum Bilden von Kontaktlöchern (und daher ferner zum Bilden von Kontaktstöpseln und Speicherungsknotenschichten) erheblich verbessert werden.
  • Obwohl Ausführungsbeispiele der Erfindung hierin beschrieben wurden, können verschiedenartige Änderungen der Ausführungsbeispiele durch einen Fachmann vorgenommen sein, ohne von dem Schutzbereich der Erfindung, wie er durch die beigefügten Ansprüche definiert ist, abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - KR 10-2007-0008611 [0001]

Claims (25)

  1. Halbleitervorrichtung mit einem Halbleitersubstrat (105) mit einer erster Mehrzahl erster aktiver Regionen (115a), wobei die ersten aktiven Regionen (115a) der ersten Mehrzahl erster aktiver Regionen (115a) durch eine Vorrichtungstrennschicht (110) definiert sind und entlang einer ersten Richtung (X1) angeordnet sind; einer Mehrzahl von Bitleitungselektroden (135), die mit der ersten Mehrzahl erster aktiver Regionen (115a) verbunden sind, wobei sich jede der Bitleitungselektroden (135) entlang einer zweiten Richtung (X2) erstreckt; und einer Mehrzahl erster isolierender Sperrschichten (155a), wobei sich jede der ersten isolierenden Sperrschichten (155a) entlang einer dritten Richtung (X3) erstreckt, mindestens eine der ersten isolierenden Sperrschichten (155a) auf einem entsprechenden ersten Abschnitt der Vorrichtungstrennschicht (110), der zwischen zwei ersten aktiven Regionen (115a) der ersten Mehrzahl erster aktiver Regionen (115a) angeordnet ist, angeordnet ist, und die zwei ersten aktiven Regionen (115a) entlang der ersten Richtung (X1) benachbart sind.
  2. Halbleitervorrichtung nach Anspruch 1, bei der sich die erste Richtung, die zweite Richtung und die dritte Richtung voneinander unterscheiden.
  3. Halbleitervorrichtung nach Anspruch 1, ferner mit einer Mehrzahl erster Speicherungsknotenschichten (175a), die mit der ersten Mehrzahl erster aktiver Regionen (115a) verbunden sind, wobei eine der ersten isolierenden Sperrschichten (155a) zwischen einem ersten Paar der ersten Speicherungsknotenschichten (175a) angeordnet ist und eine der Bitleitungselektroden (135) zwischen einem zweiten Paar der ersten Speicherungsknotenschichten (175a) angeordnet ist.
  4. Halbleitervorrichtung nach Anspruch 1, ferner mit einer Mehrzahl erster Kontaktstöpsel (170a; 370a), die mit der ersten Mehrzahl erster aktiver Regionen (115a) verbunden sind, wobei ein Abschnitt einer der ersten isolierenden Sperrschichten (155a) zwischen einem ersten Paar der ersten Kontaktstöpsel (170a; 370a) angeordnet ist und ein Abschnitt einer der Bitleitungselektroden (135) zwischen einem zweiten Paar der ersten Kontaktstöpsel (170a; 370a) angeordnet ist.
  5. Halbleitervorrichtung nach Anspruch 4, bei der eine Seitenwand jedes der ersten Kontaktstöpsel (170a; 370a) eine entsprechende der ersten isolierenden Sperrschichten (155a) berührt.
  6. Halbleitervorrichtung nach Anspruch 4, ferner mit einer Mehrzahl isolierender Abstandshalterschichten (145), die auf Seitenwänden der Bitleitungselektroden (135) angeordnet sind, wobei jeder der ersten Kontaktstöpsel (370a) eine Seitenwand, die eine entsprechende der ersten isolierenden Sperrschichten (155a) berührt, hat und zwischen der entsprechenden der ersten isolierenden Sperrschichten (155a) und einer der isolierenden Abstandshalterschichten (145) angeordnet ist.
  7. Halbleitervorrichtung nach Anspruch 4, ferner mit einer Mehrzahl erster Speicherungsknotenschichten (270a), die mit der ersten Mehrzahl erster Kontaktstöpsel (370a) verbunden sind.
  8. Halbleitervorrichtung nach Anspruch 4, ferner mit einer isolierenden Zwischenschicht (150), die auf dem Halbleitersubstrat (105) angeordnet ist und jeden der ersten Kontaktstöpsel (170a; 370a), jede der Bitleitungselektroden (135) und jede der ersten isolierenden Sperrschichten (155a) mindestens teilweise umgibt, wobei jede der ersten isolierenden Sperrschichten (155a) eine Ätzselektivität hinsichtlich der isolierenden Zwischenschicht (150) hat, die isolierende Zwischenschicht (150) einen Oxidfilm aufweist, und jede der ersten isolierenden Sperrschichten (155a) einen Nitridfilm aufweist.
  9. Halbleitervorrichtung nach Anspruch 4, ferner mit einer Mehrzahl zweiter aktiver Regionen (115b), wobei die zweiten aktiven Regionen (115b) entlang der ersten Richtung (X1) angeordnet sind; einer Mehrzahl zweiter isolierender Sperrschichten (155b), die sich entlang der dritten Richtung (X3) erstrecken, wobei jede der zweiten isolierenden Sperrschichten (155b) auf einem entsprechenden zweiten Abschnitt der Vorrichtungstrennschicht (110), die zwischen zwei der zweiten aktiven Regionen (115b) angeordnet ist, angeordnet ist, wobei die zwei zweiten aktiven Regionen (115b) entlang der ersten Richtung (X1) benachbart sind; und einer zweiten Mehrzahl erster aktiver Regionen (115a), wobei die ersten aktiven Regionen (115a) der zweiten Mehrzahl erster aktiver Regionen (115a) entlang der ersten Richtung (X1) angeordnet sind, und die Mehrzahl zweiter aktiver Regionen (115b) zwischen der ersten Mehrzahl erster aktiver Regionen (115a) und der zweiten Mehrzahl erster aktiver Regionen (115a) angeordnet ist.
  10. Halbleitervorrichtung nach Anspruch 9, bei der die Bitleitungselektroden (135) ebenfalls mit den zweiten aktiven Regionen (115b) verbunden sind.
  11. Halbleitervorrichtung nach Anspruch 9, bei der jede der ersten isolierenden Sperrschichten (155a) auf einer entsprechenden der zweiten aktiven Regionen (115b) angeordnet ist; und bei der jede der zweiten isolierenden Sperrschichten (155b) auf einer entsprechenden ersten aktiven Region (115a) der ersten Mehrzahl oder der zweiten Mehrzahl erster aktiver Regionen (115a) angeordnet ist.
  12. Halbleitervorrichtung nach Anspruch 9, ferner mit einer Mehrzahl zweiter Kontaktstöpsel, die mit den zweiten aktiven Regionen (115b) verbunden sind, wobei ein Abschnitt einer der zweiten isolierenden Sperrschichten (155b) zwischen einem ersten Paar der zweiten Kontaktstöpsel angeordnet ist und ein Abschnitt einer anderen der Bitleitungselektroden zwischen einem zweiten Paar der zweiten Kontaktstöpsel angeordnet ist.
  13. Halbleitervorrichtung nach Anspruch 12, ferner mit einer Mehrzahl zweiter Speicherungsknotenschichten, die mit den zweiten Kontaktstöpseln verbunden sind.
  14. Halbleitervorrichtung nach Anspruch 9, ferner mit einer Mehrzahl zweiter Speicherungsknotenschichten, die mit den zweiten aktiven Regionen (115b) verbunden sind, wobei ein Abschnitt einer der zweiten isolierenden Sperrschichten (155b) zwischen einem ersten Paar der zweiten Speicherungsknotenschichten angeordnet ist und ein Abschnitt einer anderen der Bitleitungselektroden (135) zwischen einem zweiten Paar der zweiten Speicherungsknotenschichten angeordnet ist.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung, mit folgenden Schritten: Bilden einer Vorrichtungstrennschicht (110) in einem Halbleitersubstrat (105), um eine erste Mehrzahl erster aktiver Regionen (115a) zu definieren, wobei die ersten aktiven Regionen (115a) der ersten Mehrzahl erster aktiver Regionen (115a) entlang einer ersten Richtung (X1) angeordnet werden; Bilden einer Mehrzahl von Bitleitungselektroden (135) an dem Halbleitersubstrat (105), wobei sich die Bitleitungselektroden (135) in einer zweiten Richtung (X2) erstrecken und mit der ersten Mehrzahl erster aktiver Regionen (115a) verbunden werden; Bilden einer isolierenden Zwischenschicht (150), die die Bitleitungselektroden (135) teilweise umgibt; und Bilden einer Mehrzahl erster isolierender Sperrschichten (155a) in der isolierenden Zwischenschicht (150), wobei sich jede der ersten isolierenden Sperrschichten (155a) in einer dritten Richtung (X3) erstreckt, mindestens eine der ersten isolierenden Sperrschichten (155a) auf einem entsprechenden ersten Abschnitt der Vorrichtungstrennschicht (110), die zwischen zwei ersten aktiven Regionen (115a) der Mehrzahl erster aktiver Regionen (115a) angeordnet wird, angeordnet wird, und die zwei ersten aktiven Regionen (115a) entlang der ersten Richtung (X1) benachbart sind.
  16. Verfahren nach Anspruch 15, ferner mit einem Schritt eines Bildens einer Mehrzahl erster Kontaktstöpsel (170a; 370a) in der isolierenden Zwischenschicht (150), die mit der Mehrzahl erster aktiver Regionen (115a) verbunden sind, wobei eine der ersten isolierenden Sperrschichten (155a) zwischen einem ersten Paar der ersten Kontaktstöpsel (170a; 370a) angeordnet wird und eine der Bitleitungselektroden (135) zwischen einem zweiten Paar der ersten Kontaktstöpsel (170a; 370a) angeordnet wird.
  17. Verfahren nach Anspruch 16, bei dem der Schritt des Bildens der Mehrzahl erster Kontaktstöpsel (170a) folgende Schritte aufweist: Bilden einer Mehrzahl erster Kontaktlöcher (165a), die zwei Enden jeder der ersten aktiven Regionen (115a) der Mehrzahl erster aktiver Regionen (115x) freilegen, in der isolierenden Zwischenschicht (150), wobei jedes der ersten Kontaktlöcher (165a) eines der Enden einer entsprechenden der ersten aktiven Regionen (115a) der ersten Mehrzahl erster aktiver Regionen (115a) freilegt; und Bilden einer leitfähigen Schicht, um die ersten Kontaktlöcher (165a) zu füllen.
  18. Verfahren nach Anspruch 17, bei dem das Bilden der Mehrzahl erster Kontaktlöcher (165a) ein Verwenden eines Maskenmusters (160) als einen Ätzschutzfilm aufweist; das Maskenmuster (160; 360) Öffnungen (162), die sich in der ersten Richtung (X1) erstrecken, aufweist; jede von mindestens einigen der Öffnungen (162) einen Abschnitt des isolierenden Zwischenschichtfilms (150), der auf einem Ende jeder von lediglich zwei benachbarten ersten aktiven Regionen (115a) der ersten Mehrzahl erster aktiver Regionen (115a) angeordnet wird, freilegt; und die zwei benachbarten ersten aktiven Regionen (115a) entlang der ersten Richtung (X1) benachbart sind.
  19. Verfahren nach Anspruch 17, bei dem das Bilden der Mehrzahl erster Kontaktlöcher (165a) ein Verwenden eines Maskenmusters (160) als einen Ätzschutzfilm aufweist; und das Maskenmuster (160) Öffnungen aufweist, wobei jede Öffnung (160) einen Abschnitt des isolierenden Zwischenschichtfilms (150), der auf zwei Enden jeder von mindestens einer der ersten aktiven Regionen (115a) der ersten Mehrzahl erster aktiver Regionen (115a) angeordnet ist, freilegt.
  20. Verfahren nach Anspruch 16, ferner mit einem Bilden einer Mehrzahl erster Speicherungsknotenschichten (175a; 270a) an der isolierenden Zwischenschicht (150), die mit der Mehrzahl erster Kontaktstöpsel (170a; 370a) verbunden werden.
  21. Verfahren nach Anspruch 15, ferner mit einem Schritt eines Bildens einer Mehrzahl erster Speicherungsknotenschichten (270a) in der isolierenden Zwischenschicht (150), wobei die Mehrzahl erster Speicherungsknotenschichten (270a) mit der Mehrzahl erster aktiver Regionen (115a) verbunden wird, und eine der ersten isolierenden Sperrschichten (155a) zwischen einem ersten Paar der Mehrzahl erster Speicherungsknotenschichten (270a) angeordnet wird und eine der Bitleitungselektroden (135) zwischen einem zweiten Paar der Mehrzahl erster Speicherungsknotenschichten (270a) angeordnet wird.
  22. Verfahren nach Anspruch 15, bei dem das Bilden der Vorrichtungstrennschicht (110) ferner eine Mehrzahl zweiter aktiver Regionen (115b) definiert, wobei die zweiten aktiven Regionen (115b) entlang der ersten Richtung (X1) angeordnet werden; das Bilden der Vorrichtungstrennschicht (110) ferner eine zweite Mehrzahl erster aktiver Regionen (115x) definiert, wobei die ersten aktiven Regionen (115a) der zweiten Mehrzahl erster aktiver Regionen (115a) entlang der ersten Richtung (X1) angeordnet werden; und die Mehrzahl zweiter aktiver Regionen (115b) zwischen der ersten und der zweiten Mehrzahl erster aktiver Regionen (115a) angeordnet wird.
  23. Verfahren nach Anspruch 22, ferner mit einem Schritt eines Bildens einer Mehrzahl zweiter isolierender Sperrschichten (155b) an dem Halbleitersubstrat (105), wobei sich jede der zweiten isolierenden Sperrschichten (155b) in der dritten Richtung (X3) erstreckt, jede der zweiten isolierenden Sperrschichten (155b) auf einem entsprechenden zweiten Abschnitt der Vorrichtungstrennschicht (110), die zwischen zwei der zweiten aktiven Regionen (115b) angeordnet wird, angeordnet wird, und die zwei zweiten aktiven Regionen (115b) entlang der ersten Richtung (X1) benachbart sind.
  24. Verfahren nach Anspruch 23, ferner mit folgendem Schritt: Bilden einer Mehrzahl erster Kontaktstöpsel (170a; 370a) und einer Mehrzahl zweiter Kontaktstöpsel (170b) in der isolierenden Zwischenschicht (150), wobei das Bilden der Mehrzahl erster Kontaktstöpsel (170a; 370a) und das Bilden der Mehrzahl zweiter Kontaktstöpsel (170b) folgende Schritte aufweist: Bilden einer Mehrzahl von Kontaktlöchern (165a, 165b; 365a, 365b)), die Enden der ersten aktiven Regionen (115a) der ersten und der zweiten Mehrzahl erster aktiver Regionen (115a) freilegen und Enden der zweiten aktiven Regionen (115b) freilegen; und Bilden einer leitfähigen Schicht, um die Kontaktlöcher (165a, 165b; 365a, 365b) zu füllen, wobei die Mehrzahl erster Kontaktstöpsel (170a; 370a) mit den ersten aktiven Regionen (115a) der ersten und der zweiten Mehrzahl erster aktiver Regionen (115a) verbunden werden, ein Abschnitt einer der ersten isolierenden Sperrschichten (155a) zwischen einem ersten Paar der ersten Kontaktstöpsel (170a; 370a) angeordnet wird und ein Abschnitt einer der Bitleitungselektroden (135) zwischen einem zweiten Paar der ersten Kontaktstöpsel (170a; 370a) angeordnet wird, die Mehrzahl zweiter Kontaktstöpsel (170b) mit der Mehrzahl zweiter aktiver Regionen (115b) verbunden sind, und ein Abschnitt einer der zweiten isolierenden Sperrschichten (155b) zwischen einem ersten Paar der zweiten Kontaktstöpsel (170b) angeordnet ist und ein Abschnitt einer anderen der Bitleitungselektroden (135) zwischen einem zweiten Paar der zweiten Kontaktstöpsel (170b) angeordnet ist.
  25. Verfahren nach Anspruch 24, bei dem der Schritt des Bildens der Mehrzahl von Kontaktlöchern (165a, 165b; 365a, 365b) ein Ätzen der isolierenden Zwischenschicht (150) unter Verwendung eines Maskenmusters (160; 360) mit Öffnungen (162), die sich in der dritten Richtung (X3) erstrecken, als ein Ätzschutzfilm aufweist, wobei jede Öffnung (162) einen Abschnitt der isolierenden Zwischenschicht (150), der auf einem Ende einer der ersten aktiven Regionen (115a) angeordnet ist und auf einem Ende einer der zweiten aktiven Regionen (115b) angeordnet ist, freilegt, und die Bitleitungselektroden (135) ebenfalls mit den zweiten aktiven Regionen (115b) verbunden werden.
DE102008006041A 2007-01-26 2008-01-25 Halbleitervorrichtung mit einer isolierenden Sperrschicht und darauf bezogenes Verfahren Withdrawn DE102008006041A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070008611A KR100891329B1 (ko) 2007-01-26 2007-01-26 반도체 소자 및 그 제조 방법
KR10-2007-0008611 2007-01-26

Publications (1)

Publication Number Publication Date
DE102008006041A1 true DE102008006041A1 (de) 2008-09-04

Family

ID=39666967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008006041A Withdrawn DE102008006041A1 (de) 2007-01-26 2008-01-25 Halbleitervorrichtung mit einer isolierenden Sperrschicht und darauf bezogenes Verfahren

Country Status (6)

Country Link
US (1) US20080179647A1 (de)
JP (1) JP2008187178A (de)
KR (1) KR100891329B1 (de)
CN (1) CN101232022B (de)
DE (1) DE102008006041A1 (de)
TW (1) TW200839947A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010033744A2 (en) * 2008-09-19 2010-03-25 Applied Materials, Inc. Methods of making an emitter having a desired dopant profile
KR101194890B1 (ko) 2011-02-22 2012-10-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
TWI473211B (zh) * 2012-10-19 2015-02-11 Inotera Memories Inc 記憶體裝置及其節點製造方法
WO2014123176A1 (ja) * 2013-02-08 2014-08-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US9491282B1 (en) * 2015-05-13 2016-11-08 Cisco Technology, Inc. End-to-end call tracing
CN110310953A (zh) * 2019-07-03 2019-10-08 上海华虹宏力半导体制造有限公司 一种半导体器件结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070008611A (ko) 2004-04-08 2007-01-17 인터내셔널 비지네스 머신즈 코포레이션 컴퓨터 보안 위협 상황을 판정하는 방법, 장치, 컴퓨터프로그램 제품 및 프로세서

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571088B2 (ja) * 1994-10-25 2004-09-29 沖電気工業株式会社 Dramセルコンタクトの構造及びその形成方法
JPH09260602A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 半導体記憶装置及びその製造方法
KR100239690B1 (ko) * 1996-04-30 2000-01-15 김영환 반도체 메모리 셀의 필드산화막 형성방법
US5648291A (en) * 1996-06-03 1997-07-15 Vanguard International Semiconductor Corporation Method for fabricating a bit line over a capacitor array of memory cells
JP3161354B2 (ja) * 1997-02-07 2001-04-25 日本電気株式会社 半導体装置及びその製造方法
JP3902369B2 (ja) * 1999-12-27 2007-04-04 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP3645463B2 (ja) * 2000-01-21 2005-05-11 株式会社日立製作所 半導体集積回路装置
JP3808763B2 (ja) * 2001-12-14 2006-08-16 株式会社東芝 半導体メモリ装置およびその製造方法
KR200273678Y1 (ko) * 2002-01-21 2002-04-26 유태우 수지침 시술용 진단구
KR100442090B1 (ko) 2002-03-28 2004-07-27 삼성전자주식회사 분할된 게이트 구조를 갖는 비휘발성 메모리 셀들 및 그제조방법
JP2004071903A (ja) * 2002-08-07 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置
US6936511B2 (en) * 2003-01-03 2005-08-30 International Business Machines Corporation Inverted buried strap structure and method for vertical transistor DRAM
KR100499175B1 (ko) * 2003-09-01 2005-07-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR100642758B1 (ko) * 2004-07-08 2006-11-10 삼성전자주식회사 공정 변화에 독립적이고 균일한 저항값을 가지는저항소자, 이를 포함하는 반도체 집적 회로 장치 및이들의 제조방법
KR20060118784A (ko) * 2005-05-17 2006-11-24 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
DE102005035641B4 (de) * 2005-07-29 2010-11-25 Qimonda Ag Herstellungsverfahren für eine Speicherzellenanordnung mit gefalteter Bitleitungs-Anordnung und entsprechende Speicherzellenanordnung mit gefalteter Bitleitungs-Anordnung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070008611A (ko) 2004-04-08 2007-01-17 인터내셔널 비지네스 머신즈 코포레이션 컴퓨터 보안 위협 상황을 판정하는 방법, 장치, 컴퓨터프로그램 제품 및 프로세서

Also Published As

Publication number Publication date
KR20080070462A (ko) 2008-07-30
CN101232022B (zh) 2011-06-08
KR100891329B1 (ko) 2009-03-31
CN101232022A (zh) 2008-07-30
TW200839947A (en) 2008-10-01
JP2008187178A (ja) 2008-08-14
US20080179647A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE102005047989B4 (de) Halbleiterspeichervorrichtungen mit versetzten aktiven Regionen
DE102016113851B4 (de) Vertikale Speichervorrichtungen
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE102004002223B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008015708A1 (de) Nicht-flüchtige Speichervorrichtungen und Herstellungsverfahren dafür
DE102013102720A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102008006041A1 (de) Halbleitervorrichtung mit einer isolierenden Sperrschicht und darauf bezogenes Verfahren
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE102005031389A1 (de) Widerstandselement mit einem gleichförmigen, von Verfahrensschwankungen unabhängigen Widerstandswert; Integrierte Halbleitervorrichtung mit einem solchen Widerstandselement, sowie Herstellungsverfahren dafür
DE102018111376A1 (de) Integrierte Schaltungsvorrichtungen
DE102020008064A1 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102008047616A1 (de) Halbleitervorrichtung mit Speicherknoten an aktiven Regionen und Verfahren zum Herstellen derselben
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE10122976A1 (de) Verfahren zum Ausbilden eines selbstjustierenden Kontakts und Herstellungsverfahren für eine Halbleitervorrichtung mit einem selbstjustierenden Kontakt
DE102004025925B4 (de) Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in einem Halbleiterbauelement unter Verwendung einer Opfermaskenschicht
DE102020118844A1 (de) Halbleitervorrichtungen
DE112014001786T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102020115239A1 (de) Vertikale Speichervorrichtung
DE102007007696B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102021115165A1 (de) Selbstausgerichtete durchkontaktierungsbildung unter verwendung von abstandhaltern

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130801