CN101232022B - 包括阻挡绝缘层的半导体器件以及相关方法 - Google Patents

包括阻挡绝缘层的半导体器件以及相关方法 Download PDF

Info

Publication number
CN101232022B
CN101232022B CN2008100045806A CN200810004580A CN101232022B CN 101232022 B CN101232022 B CN 101232022B CN 2008100045806 A CN2008100045806 A CN 2008100045806A CN 200810004580 A CN200810004580 A CN 200810004580A CN 101232022 B CN101232022 B CN 101232022B
Authority
CN
China
Prior art keywords
active area
insulating layer
barrier insulating
active areas
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100045806A
Other languages
English (en)
Other versions
CN101232022A (zh
Inventor
徐亨源
金东铉
李康润
金圣求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101232022A publication Critical patent/CN101232022A/zh
Application granted granted Critical
Publication of CN101232022B publication Critical patent/CN101232022B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种包括阻挡绝缘层的半导体器件及其制造方法。该半导体器件包括：半导体衬底，包括多个有源区，其中有源区由器件隔离层定义且沿第一方向设置；多个位线电极，连接到所述有源区，其中每个所述位线电极沿第二方向延伸；以及多个第一阻挡绝缘层。每个所述第一阻挡绝缘层沿第三方向延伸，所述第一阻挡绝缘层中的至少一个设置于所述器件隔离层位于所述有源区中的两个之间的对应第一部分上，所述两个有源区沿第一方向相邻，所述第一方向与所述第二方向彼此不同。

Description

包括阻挡绝缘层的半导体器件以及相关方法 
技术领域
本发明的实施例涉及半导体器件和制造该半导体器件的方法。特别地，本发明的实施例涉及包括阻挡绝缘层的半导体器件和制造该半导体器件的方法。
背景技术
可以减小半导体器件中图案的各尺寸以提高半导体器件的集成度。然而，在某种程度上，正在达到使用光刻形成较精细图案的可实现极限。例如，存储器件中使用的接触塞(contact plug)的工艺裕度(process margin)正在减小。即，减小了接触塞的尺寸，并减小了接触塞之间的分隔间距。因此，连接到接触塞的存储节点(node)层之间会发生桥接(bridge)问题，存储器件的可靠性会大大降低。
此外，在具有设置在接触塞或存储节点层附近的互连线(例如位线电极或栅电极)的半导体器件中形成紧凑布置的接触塞或存储节点层甚至是更困难的。因为在该情况下在互连线与接触塞之间或者互连线与存储节点之间形成桥接的可能性增大，所以困难更大。因此，需要非常昂贵的制造半导体器件的装置来形成具有较精细图案的接触塞或存储节点层。
发明内容
本发明的实施例提供一种具有较高集成度和较高可靠性的半导体器件。本发明的实施例还提供一种制造该半导体器件的方法。
在一实施例中，本发明提供一种半导体器件，包括：半导体衬底，包括第一多个第一有源区，其中所述第一多个第一有源区的第一有源区由器件隔离层定义，且沿第一方向设置；多个位线电极，连接到所述第一多个第一有源区，其中每个所述位线电极沿第二方向延伸；以及多个第一阻挡绝缘层。每个所述第一阻挡绝缘层沿第三方向延伸，至少一个所述第一阻挡绝缘层设置在位于所述第一多个第一有源区中的两个第一有源区之间的所述器件隔离层的对应第一部分上，所述两个第一有源区沿所述第一方向相邻。
在另一实施例中，本发明提供一种制造半导体器件的方法，包括：在半导体衬底中形成器件隔离层从而定义第一多个第一有源区，其中所述第一多个第一有源区的第一有源区沿第一方向设置；在所述半导体衬底上形成多个位线电极，其中所述位线电极沿第二方向延伸且连接到所述第一多个第一有源区；形成部分围绕所述位线电极的层间绝缘层；以及在所述层间绝缘层中形成多个第一阻挡绝缘层。每个所述第一阻挡绝缘层沿第三方向延伸，至少一个所述第一阻挡绝缘层设置在位于所述第一多个第一有源区中的两个第一有源区之间的所述器件隔离层的对应第一部分上，所述两个第一有源区域沿所述第一方向相邻。
附图说明
这里将参照附图描述本发明的实施例，附图中：
图1、3、5、7、9和11是平面图，示出根据本发明一实施例制造半导体器件的方法；
图2、4、6、8、10和12分别是沿图1、3、5、7、9和11的线I′-I′取得的剖视图，图1、3、5、7、9和11也示出图2、4、6、8、10和12所示的根据本发明一实施例的方法；
图11和12还示出根据本发明一实施例的半导体存储器件的制造中的中间结构；
图13是剖视图，示出根据本发明另一实施例的半导体器件的制造中的中间结构；
图14-16示出根据本发明又一实施例的制造半导体器件的方法，其中图14是半导体器件的制造中的中间结构的平面图，图15是沿图14的线I′-I′取得的剖视图，图16是剖视图，示出使用图14-16所示的方法制造的半导体器件的制造中的中间结构；
图17是平面图，示出根据本发明又一实施例的半导体器件的制造中的中间结构；以及
图18是平面图，示出根据本发明又一实施例的半导体器件的制造中的中间结构。
具体实施方式
图中，层的厚度和区域不一定按比例。另外，这里使用时，当第一元件被描述为在第二元件“上”时，第一元件可直接在第二元件上，或者可以存在居间元件。
图1-12示出根据本发明一实施例制造半导体器件的方法，图11和12示出根据本发明一实施例的半导体器件的制造中的中间结构。
参照图1和2，在参照图1-12描述的实施例中，在半导体衬底105中形成器件隔离层110从而定义多个第一有源区115a和多个第二有源区115b。例如，器件隔离层110可通过在半导体衬底105中形成沟槽且然后用绝缘层填充该沟槽而形成。第一和第二有源区115a和115b可由器件隔离层110的侧壁定义。
这里将用方向X1-X4(即第一至第四方向)来描述本发明的实施例。方向X1-X4示于图1、3、5、7、9、11、14、17和18中。如这里定义的那样，方向X1-X4的每个平行于半导体衬底105的工作表面。另外，每个“方向”由图中所示的箭头定义，且包括由箭头所示的方向(即正方向)以及与箭头所指的方向相反的方向(即负方向)。另外，与箭头平行的所有线条沿箭头定义的方向延伸。例如，方向X1由图中指示方向X1的箭头定义，从指示方向X1的箭头延伸(沿该方向以及箭头所指方向的相反方向)的一线条以及与指示方向X1的箭头平行的所有线条也沿方向X1延伸。另外，当两个方向被描述为“不同”时，表示单条线不能同时沿这两个方向延伸，且分别沿这两个方向延伸的两条线也不平行。
第一和第二有源区115a和115b例如可沿方向X1(即第一方向)布置。在参照图1-12描述的实施例中，第一有源区115a沿方向X1设置，第二有源区115b也沿方向X1设置。即，第一有源区115a沿在方向X1上延伸的线条设置，第二有源区115b也沿在方向X1上延伸的线条设置。沿同一线条没置的第一有源区115a沿方向X1彼此分隔开。类似地，沿同一线条设置的第二有源区115b沿方向X1彼此分隔开。然而，在参照图1-12描述的实施例中，没有第一有源区115a设置在沿与第二有源区115b相同的在方向X1上延伸的线条上。即，沿方向X1，没有第一有源区115a与第二有源区115b分隔开。另外，如图1所示，例如，第一有源区(或多个第一有源区)115a沿其设置的方向X1上的线条可以与第二有源区(或多个第二有源区)115b 沿其设置的方向X1上的线条交替布置。这样的交替布置对于在所制造的半导体器件中实现较高的集成度是有利的。
供选地，第一和第二有源区115a和115b可被描述为以矩阵布置。在此情况下，名称可以对换或不作区别。例如，参照图1，第一有源区115a和第二有源区115b可被描述为沿在方向X2(即第二方向)上延伸的单条线设置。因此，第一和第二有源区115a和115b的布置可以以不同的方式描述，但是这样的描述不限制所附权利要求定义的本发明的范围。
这里使用时，当描述元件(其可以是孔)为沿特定方向“延伸”时，表示在与半导体衬底105的工作表面基本平行的平面内该元件的最大尺寸沿着在该方向上延伸的线条。例如，参照图1，第一有源区115a的最大尺寸沿着在方向X1上延伸的线条，因此第一有源区115a可被描述为沿方向X1延伸。
在参照图1-12描述的实施例中，第一有源区115a和第二有源区115b中的每个都沿方向X1延伸。因此，对于沿在方向X1上延伸的线条布置的第一有源区115a的组，该组的第一有源区115a沿与该组的每个第一有源区115a延伸的方向相同的方向布置。也就是说，这些第一有源区115a沿方向X1设置且每个沿方向X1延伸。类似地，对于沿在方向X1上延伸的线条布置的第二有源区115b的组，该组的第二有源区115b沿与该组的每个第二有源区115b延伸的方向相同的方向布置。然而，在参照图1-12描述的实施例的变型中，有源区可沿在与每个有源区延伸的方向不同的方向上延伸的线条布置。
参照图1和2，多个栅电极120设置在第一和第二有源区115a和115b的内部凹陷中。因此，栅电极120可设置在第一和第二有源区115a和115b的上表面之下。另外，栅绝缘膜118置于栅电极120与第一有源区115a之间以及栅电极120与第二有源区115b之间。封盖绝缘层125形成在栅电极120上。栅电极120形成字线且沿方向X4(即第四方向)延伸。栅电极120可以不沿与第一和第二有源区115a和115b相同的方向延伸。在图1-12的实施例中，栅电极120沿方向X4延伸且第一和第二有源区115a和115b沿方向X1延伸。器件隔离层110可包括例如氧化物膜，封盖绝缘层125可包括例如氮化物膜。
另外，可以在栅电极120两侧的第一和第二有源区115a和115b中定义源/漏区域(未示出)。即，可以在一对栅电极120的第一侧和该对栅电极120 的第二侧的第一有源区115a中定义源/漏区域，且可以在一对栅电极120的第一侧和该对栅电极120的第二侧的第二有源区115b中定义源/漏区域。源/漏区可通过注入杂质到半导体衬底105中来形成。
然而，本发明的实施例不限于上面对于栅电极120描述的结构。例如，在参照图1-12描述的实施例的变型中，平面型栅电极120设置在第一和第二有源区115a和115b的上表面上。
参照图3和4，在参照图1-12描述的实施例中，多个位线电极135连接到第一有源区115a和第二有源区115b。位线电极135可沿与栅电极120延伸的方向不同的方向延伸。例如，位线电极135可沿方向X2(即第二方向)延伸，且可交替连接到第一和第二有源区115a和115b。另外，可选择地，位线电极135可包括在正方向X4和负方向X4都突出(即在彼此相反但都沿着方向X4的方向突出)的突出部(tab)。
位线电极135可以每个都沿与第一和第二有源区115a和115b延伸的方向不同的方向延伸。在参照图1-12描述的实施例中，每个位线电极135都沿方向X2延伸，第一和第二有源区115a和115b每个都沿方向X1延伸。然而，在作为参照图1-12描述的实施例的变型的另一实施例中，方向X2可与方向X1一致。在该情况下，位线电极135公共地连接到第一和第二有源区115a和115b中的仅一种。
位线电极135利用塞柱130连接到第一有源区115a和/或第二有源区115b。在参照图1-12描述的实施例中，位线电极135利用塞柱130连接到第一有源区115a和第二有源区115b。另外，封盖绝缘层140形成在位线电极135上，间隔物绝缘层145形成在位线电极135和封盖绝缘层140的侧壁上。
更具体地，形成包括塞柱130的层间绝缘层150的部分。然后，形成位线电极135和封盖绝缘层140，在位线电极135和封盖绝缘层140的侧壁上形成间隔物绝缘层145。随后，可形成更多层间绝缘层150从而覆盖位线电极135、封盖绝缘层140和间隔物绝缘层145。
间隔物绝缘层145和封盖绝缘层140可具有相对于层间绝缘层150的蚀刻选择性。例如，层间绝缘层150可包括氧化物膜，封盖绝缘层140和间隔物绝缘层145可以每个包括氮化物膜。层间绝缘层150可以是单层或具有多层结构。
在参照图1-12描述的实施例的变型中，可在形成层间绝缘层150之前 在半导体衬底105上形成蚀刻停止层(未示出)。另外，在形成蚀刻停止层之前，可形成缓冲层(未示出)。蚀刻停止层防止后面形成图6的第一和第二阻挡绝缘层155a和155b时层间绝缘层150的过蚀刻。蚀刻停止层可包括例如氮化物膜，缓冲层可包括例如氧化物膜。
参照图5和6，在参照图1-12描述的实施例中，形成多个第一阻挡绝缘层155a和多个第二阻挡绝缘层155b。第一阻挡绝缘层155a设置在器件隔离层110位于相邻的第一有源区115a之间的部分上，第二阻挡绝缘层155b设置在器件隔离层110位于相邻的第二有源区115b之间的部分上。每个第一阻挡绝缘层155a和每个第二阻挡绝缘层155b沿方向X3(即第三方向)延伸。另外，在参照图1-12描述的实施例中，例如，方向X3不同于方向X2，并且方向X1、X2和X3都彼此不同。
在参照图1-12描述的实施例中，例如，第一阻挡绝缘层155a的第一部分穿透相邻的第一有源区115a之间的层间绝缘层150从而接触器件隔离层110。第一阻挡绝缘层155a还可进入到器件隔离层110的凹陷中。另外，第一阻挡绝缘层155a延伸跨过第二有源区115b，第一阻挡绝缘层155a的第二部分位于设置于第二有源区115b上的位线电极135上。更详细地，第一阻挡绝缘层155a的第二部分可接触封盖绝缘层140或可以进入到封盖绝缘层140的凹陷中。
类似地，第二阻挡绝缘层155b的第一部分穿透第二有源区115b之间的层间绝缘层150且接触器件隔离层110，或者进入到器件隔离层110的凹陷中。另外，第二阻挡绝缘层155b延伸跨过第一有源区115a，第二阻挡绝缘层155b的第二部分位于设置于第一有源区115a上的位线电极135上。更详细地，第二阻挡绝缘层155b的第二部分可接触封盖绝缘层140或可以进入到封盖绝缘层140的凹陷中。参照图6，在参照图1-12描述的实施例中，第二阻挡绝缘层155b进入到封盖绝缘层140的凹陷中。
根据本发明的实施例，第一和第二阻挡绝缘层155a和155b可同时形成，第一阻挡绝缘层155a可在第二阻挡绝缘层155b之前形成，或者第二阻挡绝缘层155b可在第一阻挡绝缘层155a之前形成。因为第一和第二阻挡绝缘层155a和155b可定义层间绝缘层150的蚀刻范围，它们可具有相对于层间绝缘层150的蚀刻选择性。例如，第一和第二阻挡绝缘层155a和155b可包括氮化物膜。
在参照图1-12描述的实施例的变型中，如果不区分第一和第二有源区115a和115b，则可以不区分第一和第二阻挡绝缘层155a和155b。
参照图7和8，暴露第一有源区115a的末端的多个第一接触孔165a和暴露第二有源区115b的末端的多个第二接触孔165b形成在层间绝缘层150中。通过第一和第二接触孔165a和165b暴露的第一和第二有源区115a和115b的末端可以是源/漏区。
例如，可通过利用掩模图案160作为蚀刻保护膜蚀刻层间绝缘层150而形成第一和第二接触孔165a和165b。例如，掩模图案160可包括每个沿方向X1延伸的开口162，其暴露层间绝缘层150位于相邻第一有源区115a的相邻末端上的部分以及层间绝缘层150位于相邻第二有源区115b的相邻末端上的部分。第一和第二阻挡绝缘层155a和155b可延伸跨过形成于层间绝缘层150中的孔，其中孔对应于掩模图案160的开口162。掩模图案160可包括例如光致抗蚀剂图案。
当蚀刻层间绝缘层150时，第一和第二阻挡绝缘层155a和155b可被蚀刻较小的量。这样，每个第一接触孔165a部分地由第一阻挡绝缘层155a定义，每个第二接触孔165b部分地由第二阻挡绝缘层155b定义。特别地，没有设置于它们之间的位线电极135的一部分的相邻的第一接触孔165a被第一阻挡绝缘层155a之一的一部分分开，没有设置于它们之间的位线电极135的一部分的相邻的第二接触孔165b被第二阻挡绝缘层155b之一的一部分分开。
结果，第一接触孔165a能可靠地分隔开但彼此紧密相邻地形成，第二接触孔165b也能可靠地分隔开但彼此紧密相邻地形成。此外，由于第一和第二阻挡绝缘层155a和155b，能提高用于形成第一和第二接触孔165a和165b的掩模图案160的工艺裕度。
参照图9和10，以导电层填充第一和第二接触孔165a和165b以形成第一和第二接触塞170a和170b。可将导电层平坦化从而导电层仅留在第一和第二接触孔165a和165b中。平坦化可通过例如化学机械抛光(CMP)或回蚀工艺进行。
第一接触塞170a连接到第一有源区115a的部分(即源/漏区)。另外，第二接触塞170b连接到第二有源区115b的部分(即源/漏区)。第一接触塞170a的侧壁接触第一阻挡绝缘层155a，第二接触塞170b的侧壁接触第二阻 挡绝缘层155b。
相邻的第一接触塞170a或者通过第一阻挡绝缘层155a之一的一部分彼此分隔开，或者位线电极135之一的一部分位于他们之间。即，第一阻挡绝缘层155a之一的一部分将沿方向X1相邻的第一对第一接触塞170a分隔开(即第一阻挡绝缘层155a之一的一部分位于第一对第一接触塞170a之间)，位线电极135之一的一部分位于沿方向X1相邻的第二对第一接触塞170a之间。另外，第一和第二对相邻的接触塞170a可具有公共的第一接触塞170a。即，一个第一接触塞170a可以同时处于所述第一和第二对相邻的接触塞170a中。另外，这里使用时，当将第一元件描述为“分隔开”一对第二元件(或者将该对第二元件描述为被该第一元件“分隔开”)时，表示构成所述对的两个第二元件被所述第一元件分隔开。类似地，这里使用时，当将第一元件描述为“位于”一对第二元件“之间”时，表示该第一元件位于构成该对的两个第二元件之间。另外，这里使用时，元件的“对”不一定彼此截然不同，因此单个第一元件可包括在第一对第一元件中且包括在第二对第一元件中。
类似地，相邻的第二接触塞170b或者通过第二阻挡绝缘层155b之一的一部分彼此分隔开，或者位线电极135之一的一部分位于它们之间。即，第二阻挡绝缘层155b之一的一部分将沿方向X1相邻的第一对相邻的第二接触塞170b分隔开，位线电极135之一的一部分位于沿方向X1相邻的第二对相邻的第二接触塞170b之间。另外，一个第二接触塞170b可同时处于所述第一和第二对相邻的接触塞170b中。
这样，设置在器件隔离层110的部分上的每对相邻的第一接触塞170a可通过第一阻挡绝缘层155a之一的一部分分隔开。类似地，设置在器件隔离层110的部分上的每对相邻的第二接触塞170b可通过第二阻挡绝缘层155b之一的一部分分隔开。因此，即使当第一接触塞170a较紧密地布置在一起时，它们也能可靠地彼此分隔开，且即使当第二接触塞170b较紧密地布置在一起时，它们也能可靠地彼此分隔开。于是，可以减小第一接触塞170a之间或第二接触塞170b之间形成桥接的可能性。当第一和第二接触塞170a和170b具有紧凑的布置时，可以减小第一和第二有源区115a和115b各自的长度，这又有助于改善其中设置这些元件的半导体器件的集成度。
参照图11和12，第一存储节点层175a形成在第一接触塞170a上，第二存储节点层175b形成在第二接触塞170b上。例如在DRAM器件中，第 一和第二存储节点层175a和175b可以是电容器的下电极。第一和第二存储节点层175a和175b可以通过使用第一和第二阻挡绝缘层155a和155b作为参考而容易地分隔开。因此，可减小在第一和第二存储节点层175a和175b之间产生桥接的可能性。
根据参照图1-12描述的实施例的半导体器件不限于DRAM器件，因此第一和第二存储节点层175a和175b可被省略或修改以具有其他形式。
在执行参照图1-12描述的工艺之后，通过本领域普通技术人员公知的方法完成与图1-12所示的中间结构对应的半导体器件。
在根据参照图1-12描述的实施例的半导体器件中，第一阻挡绝缘层155a设置在器件隔离层110位于相邻的第一有源区115a之间的部分上，第二阻挡绝缘层155b设置在器件隔离层110位于相邻的第二有源区115b之间的部分上。另外，第一阻挡绝缘层155a将设置于相邻的第一有源区115a上的元件分隔开，第二阻挡绝缘层155b将设置于相邻的第二有源区115b上的元件分隔开。因此，可以减小电连接到第一有源区115a的一些相邻的第一接触塞170a之间的分隔间距，同时基本防止它们之间产生桥接，且可以减小电连接到第二有源区115b的一些相邻的第二接触塞170b之间的分隔间距，同时基本防止它们之间产生桥接。因此，可以提高根据本发明实施例的半导体器件的集成度，半导体器件的可靠性也可得到改善。
图13是剖视图，示出在根据本发明另一实施例的半导体器件的制造中的中间结构。参照图13描述的实施例是参照图1-12描述的实施例的变型。因此，这里省略对两个实施例共有的特征和/或工艺的描述。
图13对应于图10和12。因此，对于参照图13描述的实施例不变地进行参照图1-8描述的工艺。
参照图13，第一存储节点层270a形成在图8的第一接触孔165a中。另外，第二存储节点层(未示出)可形成在图7的第二接触孔165b中。因此，图9-12所示的第一和第二接触塞170a和170b可在参照图13描述的实施例中被省略。
第一存储节点层270a可连接到第一有源区115a，第二存储节点层可连接到第二有源区115b。相邻的第一存储节点层270a或者使位线电极135之一的一部分设置于它们之间，或者被第一阻挡绝缘层155a之一的一部分分隔开(即，第一阻挡绝缘层155a之一设置在他们之间)。结果，可显著减小 在第一存储节点层270a之间形成桥接的可能性。例如，位线电极135之一的一部分可设置在第一对相邻的第一存储节点层270a之间，第一阻挡绝缘层155a之一的一部分可设置在第二对相邻的第一存储节点层270a之间。另外，相邻的第二存储节点层或者使位线电极135之一的一部分设置于它们之间，或者被第二阻挡绝缘层155b之一的一部分分隔开。结果，可显著减小在第二存储节点层之间形成桥接的可能性。
对于每个第一存储节点层270a，第一存储节点层270a的一个侧壁接触第一阻挡绝缘层155a之一。另外，两个第一存储节点层270a可彼此相邻地布置在第一阻挡绝缘层155a之一的相对两侧。类似地，对于每个第二存储节点层，第二存储节点层的一个侧壁接触第二阻挡绝缘层155b之一。另外，两个第二存储节点层可彼此相邻地布置在第二阻挡绝缘层155b之一的相对两侧。因此，半导体器件的集成度可得到改善。
在参照图13描述的实施例的变型中，第一和第二阻挡绝缘层155a和155b各自的高度可以比参照图13描述的实施例中更大，从而第一存储节点层270a和第二存储节点层各自的高度可比参照图13描述的实施例中更大。
图14-16示出根据本发明一实施例制造半导体器件的方法。图14是根据本发明一实施例的半导体器件的制造中的中间结构的平面图，图15是沿图14的线I′-I′取得的剖视图，图16是示出根据本发明一实施例的半导体器件的制造中的中间结构的剖视图。参照图14-16描述的实施例是参照图1-12描述的实施例的变型。因此，这里将省略对两个实施例共有的特征和/或工艺的描述。
图14和15对应于图7和8，图16对应于图10。因此，与图14和15相关的描述从与图1-6相关的描述结束的地方开始。
参照图14和15，暴露第一有源区115a的末端的多个第一接触孔365a和暴露第二有源区115b的末端的多个第二接触孔365b形成在层间绝缘层150中。使用掩模图案360作为蚀刻保护膜，通过蚀刻层间绝缘层150而形成第一和第二接触孔365a和365b。
掩模图案360例如可具有线型图案，其中部分掩模图案360设置于第一有源区115a与第二有源区115b之间且沿方向X1延伸。第一接触孔365a部分由第一阻挡绝缘层155a和设置于位线电极135的侧壁上的间隔物绝缘层145定义。类似地，第二接触孔365b部分由第二阻挡绝缘层155b和设置于 位线电极135的侧壁上的间隔物绝缘层145定义。
即，第一接触孔365a是自对准的，相邻的第一接触孔365a或者使位线电极135之一的一部分设置于它们之间，或者被第一阻挡绝缘层155a之一的一部分分隔开。类似地，第二接触孔365b是自对准的，相邻的第二接触孔365b或者使位线电极135之一的一部分设置于它们之间，或者被第二阻挡绝缘层155b之一的一部分分隔开。因为这样的线型掩模图案360可容易地形成，所以能大大提高形成第一和第二接触孔365a和365b的工艺裕度。掩模图案360可包括例如光致抗蚀剂图案。
参照图14-16，以导电层填充第一接触孔365a和第二接触孔365b从而形成第一接触塞370a和第二接触塞(未示出)。可例如将导电层平坦化从而其定义在(即仅留在)第一和第二接触孔365a和365b内。平坦化可利用CMP或回蚀工艺进行。当进行平坦化时，可将第一和第二阻挡绝缘层155a和155b的上表面部分去除到第一和第二阻挡绝缘层155a和155b的上表面与封盖绝缘层140的上表面平齐的程度。
在参照图14-16描述的实施例中，第一接触塞370a自对准在位于位线电极135的侧壁上的间隔物绝缘层145与第一阻挡绝缘层155a之间。类似地，第二接触塞自对准在位于位线电极135的侧壁上的间隔物绝缘层145与第二阻挡绝缘层155b之间。
因此，对于每个第一接触塞370a，一侧壁接触第一阻挡绝缘层155a之一，另一侧壁接触间隔物绝缘层145之一。类似地，对于每个第二接触塞，一侧壁接触第二阻挡绝缘层155b之一，另一侧壁接触间隔物绝缘层145之一。当相邻的第一接触塞370a通过第一阻挡绝缘层155a之一的一部分分隔开时，尽管它们彼此较紧密地设置，也能可靠地分隔开。类似地，当相邻的第二接触塞通过第二阻挡绝缘层155b之一的一部分分隔开时，尽管它们彼此较紧密地设置，也能可靠地分隔开。结果，在彼此较紧密地设置的相邻的第一接触塞370a之间或者彼此较紧密地设置的相邻的第二接触塞之间形成桥接的可能性会减小。
随后，类似于参照图11和12描述的实施例，第一存储节点层175a形成在第一接触塞370a上，第二存储节点层175b形成在第二接触塞上。
在参照图14-16描述的实施例的变型中，图16所示的工艺被省略。然后，类似于参照图13描述的实施例，在图15的第一接触孔365a内形成第一存储节点层270a，在第二接触孔365b内形成第二存储节点层。即，第一存储节点层270a和第二存储节点层可以自对准。
图17是平面图，示出在根据本发明另一实施例的半导体器件的制造中的中间结构。参照图17描述的实施例是参照图1-12描述的实施例的变型。因此，这里省略对两实施例公共的特征和/或工艺的描述。
图17对应于图7。因此，可在执行参照图1-6描述的工艺之后，执行参照图17描述的工艺。
参照图17，暴露第一有源区115a的末端的多个第一接触孔465a和暴露第二有源区115b的末端的多个第二接触孔465b形成在层间绝缘层150中。第一和第二接触孔465a和465b通过使用掩模图案460作为蚀刻保护膜蚀刻层间绝缘层150而形成。
在参照图17描述的实施例中，例如，掩模图案460包括开口462，每个沿方向X1延伸且每个暴露层间绝缘层150设置于第一有源区115a之一或第二有源区115b之一上的部分。通过蚀刻由开口462暴露的层间绝缘层150的该部分，形成由设置于位线电极135上的间隔物绝缘层145分隔开的第一接触孔465a，且形成由设置于位线电极135上的间隔物绝缘层145分隔开的第二接触孔465b。以此方式，能形成沿方向X1彼此相邻且可靠地分隔开的第一接触孔465a，且能形成沿方向X1彼此相邻且可靠地分隔开的第二接触孔465b。
此外，如果开口462未对准，第一阻挡绝缘层155a还能将第一接触孔465a分隔开，且第二阻挡绝缘层155b还能将第二接触孔465b分隔开。因此，能大大改善形成第一和第二接触孔465a和465b的工艺裕度。
与图17所示的中间结构对应的半导体器件的制造中的后序工艺可类似于参照图9-12描述的工艺或者参照图13描述的工艺。
图18是平面图，示出根据本发明另一实施例的半导体器件的制造中的中间结构。参照图18描述的实施例是参照图1-12描述的实施例的变型。因此，这里会省略对两实施例公共的特征和/或工艺的描述。
例如，图18对应于图7。因此，参照图18描述的工艺可在执行参照图1-6描述的工艺之后执行。
参照图18，暴露第一有源区115a的末端的多个第一接触孔565a和暴露第二有源区115b的末端的多个第二接触孔565b形成在层间绝缘层150中。 第一和第二接触孔565a和565b通过使用掩模图案560作为蚀刻保护膜蚀刻层间绝缘层150而形成。
例如，掩模图案560包括开口562，每个沿方向X3延伸且暴露层间绝缘层150位于第一有源区115a之一的一末端以及第二有源区115b之一的一末端上的部分。通过蚀刻通过开口562暴露的层间绝缘层150的部分，能形成通过其上设置间隔物绝缘层145的位线电极135的部分分隔开的第一接触孔565a和第二接触孔565b。因此，第一接触孔565a和第二接触孔565b能可靠地分隔开，同时还彼此较紧密地相邻。
此外，如果开口562未对准，第一和第二阻挡绝缘层155a和155b可辅助将相邻的第一接触孔565a分隔开且辅助将相邻的第二接触孔565b分隔开。因此，能大大改善形成第一和第二接触孔565a和565b的工艺裕度。
与图18所示的中间结构对应的半导体器件的制造中的后序工艺可类似于参照图9-12描述的工艺或者参照图13描述的工艺。
在根据本发明一实施例的半导体器件中，接触塞可以可靠地分隔开，同时还彼此较接近地设置。因此，根据本发明的实施例，可减小在具有较高集成度的半导体器件中在接触塞之间产生桥接的可能性。另外，因为接触塞可靠地彼此分隔开，可降低在形成于接触塞之上的存储节点层之间产生桥接的可能性。此外，根据本发明的实施例，接触塞或电荷存储节点层可利用设置于位线电极上的间隔物绝缘层和阻挡绝缘层而自对准。另外，根据本发明的实施例，形成接触孔(且还由此形成接触塞和存储节点层)的工艺裕度能大大改善。
尽管这里已经描述了本发明的实施例，但是本领域普通技术人员可以对实施例进行各种改变而不偏离所附权利要求定义的本发明的范围。
本申请要求2007年1月26日提交的韩国专利申请No.10-2007-0008611的优先权，在此引用其全部内容作为参考。 

Claims (25)

1.一种半导体器件，包括：
半导体衬底，包括第一多个第一有源区，其中所述第一多个第一有源区的所述第一有源区由器件隔离层定义，且沿第一方向设置；
多个位线电极，连接到所述第一多个第一有源区，其中每个所述位线电极沿第二方向延伸；以及
多个第一阻挡绝缘层，
其中每个所述第一阻挡绝缘层沿第三方向延伸，
其中所述第一阻挡绝缘层中的至少一个设置在所述器件隔离层位于所述第一多个第一有源区中的两个第一有源区之间的对应第一部分上，且
其中所述两个第一有源区沿所述第一方向相邻。
2.根据权利要求1所述的半导体器件，其中所述第一方向、所述第二方向、以及所述第三方向彼此不同。
3.根据权利要求1所述的半导体器件，还包括连接到所述第一多个第一有源区的多个第一存储节点层，其中所述第一阻挡绝缘层之一设置于第一对所述第一存储节点层之间且所述位线电极之一设置于第二对所述第一存储节点层之间。
4.根据权利要求1所述的半导体器件，还包括连接到所述第一多个第一有源区的多个第一接触塞，其中所述第一阻挡绝缘层之一的一部分设置于第一对所述第一接触塞之间，且所述位线电极之一的一部分设置于第二对所述第一接触塞之间。
5.根据权利要求4所述的半导体器件，其中每个所述第一接触塞的一侧壁接触所述第一阻挡绝缘层中对应的一个。
6.根据权利要求4所述的半导体器件，还包括设置于所述位线电极的侧壁上的多个间隔物绝缘层，
其中每个所述第一接触塞具有接触所述第一阻挡绝缘层中对应的一个的侧壁，且设置于所述第一阻挡绝缘层中所述对应的一个与所述间隔物绝缘层之一之间。
7.根据权利要求4所述的半导体器件，还包括连接到所述第一多个第一接触塞的多个第一存储节点层。
8.根据权利要求4所述的半导体器件，还包括设置于所述半导体衬底上且至少部分包围每个所述第一接触塞、每个所述位线电极、以及每个所述第一阻挡绝缘层的层间绝缘层，
其中每个所述第一阻挡绝缘层具有相对于所述层间绝缘层的蚀刻选择性，
其中所述层间绝缘层包括氧化物膜，且
每个所述第一阻挡绝缘层包括氮化物膜。
9.根据权利要求4所述的半导体器件，还包括：
多个第二有源区，其中所述第二有源区沿所述第一方向设置；
多个第二阻挡绝缘层，沿所述第三方向延伸，其中每个所述第二阻挡绝缘层设置在所述器件隔离层位于两个所述第二有源区之间的对应第二部分上，其中所述两个第二有源区沿所述第一方向相邻；以及
第二多个第一有源区，
其中所述第二多个第一有源区中的所述第一有源区沿所述第一方向设置，且
其中所述多个第二有源区设置在所述第一多个第一有源区与所述第二多个第一有源区之间。
10.根据权利要求9所述的半导体器件，其中所述位线电极还连接到所述第二有源区。
11.根据权利要求9所述的半导体器件，其中每个所述第一阻挡绝缘层设置于所述第二有源区中对应的一个上；且
其中每个所述第二阻挡绝缘层设置于所述第一多个或所述第二多个第一有源区中对应的第一有源区上。
12.根据权利要求9所述的半导体器件，还包括连接到所述第二有源区的多个第二接触塞，其中所述第二阻挡绝缘层之一的一部分设置于第一对所述第二接触塞之间，且所述位线电极中的另一个的一部分设置于第二对所述第二接触塞之间。
13.根据权利要求12所述的半导体器件，还包括连接到所述第二接触塞的多个第二存储节点层。
14.根据权利要求9所述的半导体器件，还包括连接到所述第二有源区的多个第二存储节点层，其中所述第二阻挡绝缘层之一的一部分设置于第一对所述第二存储节点层之间，且所述位线电极中的另一个的一部分设置于第二对所述第二存储节点层之间。
15.一种制造半导体器件的方法，包括：
在半导体衬底中形成器件隔离层从而定义第一多个第一有源区，其中所述第一多个第一有源区中的所述第一有源区沿第一方向设置；
在所述半导体衬底上形成多个位线电极，其中所述位线电极沿第二方向延伸且连接到所述第一多个第一有源区；
形成部分包围所述位线电极的层间绝缘层；以及
在该层间绝缘层中形成多个第一阻挡绝缘层，
其中每个所述第一阻挡绝缘层沿第三方向延伸，
其中所述第一阻挡绝缘层中的至少一个设置在所述器件隔离层位于所述多个第一有源区中的两个第一有源区之间的对应第一部分上，且
其中所述两个第一有源区沿所述第一方向相邻。
16.根据权利要求15所述的方法，还包括在所述层间绝缘层中形成连接到所述多个第一有源区的多个第一接触塞，其中所述第一阻挡绝缘层之一设置于第一对所述第一接触塞之间且所述位线电极之一设置于第二对所述第一接触塞之间。
17.根据权利要求16所述的方法，其中形成所述多个第一接触塞包括：
在所述层间绝缘层中形成暴露所述多个第一有源区中每个所述第一有源区的两个末端的多个第一接触孔，其中每个所述第一接触孔暴露所述第一多个第一有源区的所述第一有源区中对应的一个的一个末端；以及
形成导电层来填充所述第一接触孔。
18.根据权利要求17所述的方法，其中：
形成所述多个第一接触孔包括使用掩模图案作为蚀刻保护膜；
所述掩模图案包括沿所述第一方向延伸的开口；
至少一些所述开口中的每个暴露所述层间绝缘膜位于所述第一多个第一有源区中仅两个相邻的第一有源区中的每个的末端上的部分；且
所述两个相邻的第一有源区沿所述第一方向相邻。
19.根据权利要求17所述的方法，其中：
形成所述多个第一接触孔包括使用掩模图案作为蚀刻保护膜；且
所述掩模图案包括开口，其中每个开口暴露所述层间绝缘膜位于所述第一多个第一有源区中的至少一个所述第一有源区中的每个的两个末端上的部分。
20.根据权利要求16所述的方法，还包括形成位于所述层间绝缘层上且连接到所述多个第一接触塞的多个第一存储节点层。
21.根据权利要求15所述的方法，还包括在所述层间绝缘层中形成多个第一存储节点层，
其中所述多个第一存储节点层连接到所述多个第一有源区，且
其中所述第一阻挡绝缘层之一设置在所述多个第一存储节点层中的第一对之间，且所述位线电极之一设置在所述多个第一存储节点层中的第二对之间。
22.根据权利要求15所述的方法，其中：
形成所述器件隔离层还定义多个第二有源区，其中所述第二有源区沿所述第一方向设置；
形成所述器件隔离层还定义第二多个第一有源区，其中所述第二多个第一有源区中的所述第一有源区沿所述第一方向设置；且
所述多个第二有源区设置于所述第一和第二多个第一有源区之间。
23.根据权利要求22所述的方法，还包括在所述半导体衬底上形成多个第二阻挡绝缘层，
其中每个所述第二阻挡绝缘层沿所述第三方向延伸，
其中每个所述第二阻挡绝缘层设置在所述器件隔离层位于所述第二有源区中的两个之间的对应第二部分上，且
其中所述两个第二有源区沿所述第一方向相邻。
24.根据权利要求23所述的方法，还包括：
在所述层间绝缘层中形成多个第一接触塞和多个第二接触塞，
其中形成所述多个第一接触塞和形成所述多个第二接触塞包括：
形成暴露所述第一和第二多个第一有源区中所述第一有源区的末
端且暴露所述第二有源区的末端的多个接触孔；以及
形成导电层来填充所述接触孔，
其中所述多个第一接触塞连接到所述第一和第二多个第一有源区中的所述第一有源区，
其中所述第一阻挡绝缘层之一的一部分设置在第一对所述第一接触塞之间，且所述位线电极之一的一部分设置在第二对所述第一接触塞之间，
其中所述多个第二接触塞连接到所述多个第二有源区，且
其中所述第二阻挡绝缘层之一的一部分设置在第一对所述第二接触塞之间，且所述位线电极中的另一个的一部分设置在第二对所述第二接触塞之间。
25.根据权利要求24所述的方法，其中形成所述多个接触孔包括利用掩模图案作为蚀刻保护膜蚀刻所述层间绝缘层，所述掩模图案具有沿所述第三方向延伸的开口，
其中每个开口暴露所述层间绝缘层位于所述第一有源区之一的末端上和位于所述第二有源区之一的末端上的部分，且
其中所述位线电极还连接到所述第二有源区。
CN2008100045806A 2007-01-26 2008-01-25 包括阻挡绝缘层的半导体器件以及相关方法 Expired - Fee Related CN101232022B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR8611/07 2007-01-26
KR1020070008611A KR100891329B1 (ko) 2007-01-26 2007-01-26 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN101232022A CN101232022A (zh) 2008-07-30
CN101232022B true CN101232022B (zh) 2011-06-08

Family

ID=39666967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100045806A Expired - Fee Related CN101232022B (zh) 2007-01-26 2008-01-25 包括阻挡绝缘层的半导体器件以及相关方法

Country Status (6)

Country Link
US (1) US20080179647A1 (zh)
JP (1) JP2008187178A (zh)
KR (1) KR100891329B1 (zh)
CN (1) CN101232022B (zh)
DE (1) DE102008006041A1 (zh)
TW (1) TW200839947A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010033744A2 (en) * 2008-09-19 2010-03-25 Applied Materials, Inc. Methods of making an emitter having a desired dopant profile
KR101194890B1 (ko) 2011-02-22 2012-10-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
TWI473211B (zh) * 2012-10-19 2015-02-11 Inotera Memories Inc 記憶體裝置及其節點製造方法
WO2014123176A1 (ja) * 2013-02-08 2014-08-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US9491282B1 (en) * 2015-05-13 2016-11-08 Cisco Technology, Inc. End-to-end call tracing
CN110310953A (zh) * 2019-07-03 2019-10-08 上海华虹宏力半导体制造有限公司 一种半导体器件结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1178393A (zh) * 1996-06-03 1998-04-08 世界先进积体电路股份有限公司 在存储单元的电容器阵列上制作位线的方法
CN1190263A (zh) * 1997-02-07 1998-08-12 日本电气株式会社 半导体器件及其制造方法
US5950095A (en) * 1996-04-30 1999-09-07 Lg Semicon Co., Ltd. Semiconductor memory cell fabrication method
CN1427484A (zh) * 2001-12-14 2003-07-02 株式会社东芝 半导体存储器及其制造方法
CN1481029A (zh) * 2002-08-07 2004-03-10 ���µ�����ҵ��ʽ���� 混载dram的半导体器件
CN1734766A (zh) * 2004-07-08 2006-02-15 三星电子株式会社 电阻器元件、具有其的半导体集成电路、及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571088B2 (ja) * 1994-10-25 2004-09-29 沖電気工業株式会社 Ｄｒａｍセルコンタクトの構造及びその形成方法
JPH09260602A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 半導体記憶装置及びその製造方法
JP3902369B2 (ja) * 1999-12-27 2007-04-04 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP3645463B2 (ja) * 2000-01-21 2005-05-11 株式会社日立製作所 半導体集積回路装置
KR200273678Y1 (ko) * 2002-01-21 2002-04-26 유태우 수지침 시술용 진단구
KR100442090B1 (ko) 2002-03-28 2004-07-27 삼성전자주식회사 분할된 게이트 구조를 갖는 비휘발성 메모리 셀들 및 그제조방법
US6936511B2 (en) * 2003-01-03 2005-08-30 International Business Machines Corporation Inverted buried strap structure and method for vertical transistor DRAM
KR100499175B1 (ko) * 2003-09-01 2005-07-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US7406606B2 (en) 2004-04-08 2008-07-29 International Business Machines Corporation Method and system for distinguishing relevant network security threats using comparison of refined intrusion detection audits and intelligent security analysis
KR20060118784A (ko) * 2005-05-17 2006-11-24 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
DE102005035641B4 (de) * 2005-07-29 2010-11-25 Qimonda Ag Herstellungsverfahren für eine Speicherzellenanordnung mit gefalteter Bitleitungs-Anordnung und entsprechende Speicherzellenanordnung mit gefalteter Bitleitungs-Anordnung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5950095A (en) * 1996-04-30 1999-09-07 Lg Semicon Co., Ltd. Semiconductor memory cell fabrication method
CN1178393A (zh) * 1996-06-03 1998-04-08 世界先进积体电路股份有限公司 在存储单元的电容器阵列上制作位线的方法
CN1190263A (zh) * 1997-02-07 1998-08-12 日本电气株式会社 半导体器件及其制造方法
CN1427484A (zh) * 2001-12-14 2003-07-02 株式会社东芝 半导体存储器及其制造方法
CN1481029A (zh) * 2002-08-07 2004-03-10 ���µ�����ҵ��ʽ���� 混载dram的半导体器件
CN1734766A (zh) * 2004-07-08 2006-02-15 三星电子株式会社 电阻器元件、具有其的半导体集成电路、及其制造方法

Also Published As

Publication number Publication date
TW200839947A (en) 2008-10-01
CN101232022A (zh) 2008-07-30
DE102008006041A1 (de) 2008-09-04
JP2008187178A (ja) 2008-08-14
KR20080070462A (ko) 2008-07-30
KR100891329B1 (ko) 2009-03-31
US20080179647A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
JP4456880B2 (ja) 半導体装置及びその製造方法
JP5520185B2 (ja) 半導体装置及びその製作方法
US7282405B2 (en) Semiconductor memory device and method for manufacturing the same
US8164129B2 (en) Semiconductor device enabling further microfabrication
US9209192B2 (en) Semiconductor device and method of fabricating the same
CN101232022B (zh) 包括阻挡绝缘层的半导体器件以及相关方法
JPH0821689B2 (ja) 半導体記憶装置およびその製造方法
KR100363091B1 (ko) 자기정합 콘택을 갖는 반도체 메모리소자 및 그 제조방법
US20150371895A1 (en) Method for manufacturing smeiconductor device
US11251188B2 (en) Semiconductor memory device and a method of fabricating the same
WO2014123170A1 (ja) 半導体装置及びその製造方法
JP2005079576A (ja) 半導体装置及びこれの製造方法
US8999827B2 (en) Semiconductor device manufacturing method
KR20020062590A (ko) 반도체메모리장치 및 그 제조방법
US20050012128A1 (en) Memory cell having bar-shaped storage node contact plugs and methods of fabricating same
JP3241789B2 (ja) 半導体装置および半導体装置の製造方法
JP2008042085A (ja) 半導体記憶装置およびその製造方法
JP2008053300A (ja) 半導体記憶装置およびその製造方法
JPH098242A (ja) 半導体装置およびその製造方法
KR100673209B1 (ko) 반도체 소자 및 그의 제조방법
WO2014042233A1 (ja) 半導体装置およびその製造方法
KR20040094069A (ko) 배선 및 연결 콘택을 포함하는 반도체 소자를 제조하는 방법
US6423597B1 (en) Structure of a DRAM and a manufacturing process thereof
KR20230088561A (ko) 반도체 메모리 소자 및 이의 제조 방법
KR0165304B1 (ko) 반도체 메모리장치의 자기정합적인 접촉구조 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110608

Termination date: 20150125

EXPY Termination of patent right or utility model