DE102008005607A1 - Bildsensormodul und Verfahren desselben - Google Patents

Bildsensormodul und Verfahren desselben Download PDF

Info

Publication number
DE102008005607A1
DE102008005607A1 DE102008005607A DE102008005607A DE102008005607A1 DE 102008005607 A1 DE102008005607 A1 DE 102008005607A1 DE 102008005607 A DE102008005607 A DE 102008005607A DE 102008005607 A DE102008005607 A DE 102008005607A DE 102008005607 A1 DE102008005607 A1 DE 102008005607A1
Authority
DE
Germany
Prior art keywords
substrate
chip
lens holder
rdl
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008005607A
Other languages
English (en)
Inventor
Wen-Kun Yang
Jui-Hsien Jhudong Chang
Tung-Chuan Yangmei Wang
Chih-Wei Gueiren Lin
Hsien-Wen Lujhou Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of DE102008005607A1 publication Critical patent/DE102008005607A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

Die vorliegende Erfindung stellt eine Bildsensormodulstruktur bereit, umfassend ein Substrat mit einem Chipaufnahmehohlraum, der innerhalb einer oberen Oberfläche des Substrats ausgebildet ist, und Leiterbahnen innerhalb des Substrats und einen Chip mit einer Mikrolinse, der innerhalb des Chipaufnahmehohlraums angeordnet ist. Eine dielektrische Schicht ist auf dem Chip und dem Substrat ausgebildet, eine Umverteilungsschicht (RDL) ist auf der dielektrischen Schicht ausgebildet, wobei die RDL mit dem Chip und den Leiterbahnen gekoppelt ist und die dielektrische Schicht eine Öffnung aufweist, um die Mikrolinse freizulegen. Ein Linsenhalter ist auf dem Substrat befestigt, und der Linsenhalter weist eine Linse auf, die auf einem oberen Abschnitt des Linsenhalters befestigt ist. Ein Filter ist zwischen der Linse und der Mikrolinse befestigt. Die Struktur umfasst ferner einen passiven Baustein auf der oberen Oberfläche des Substrats innerhalb des Linsenhalters.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Bildsensorstruktur und insbesondere ein Bildsensormodul mit Chipaufnahmehohlraum.
  • Beschreibung des Standes der Technik
  • Digitale Videokameras sind in Entwicklung, um sie als Heimgeräte zu ermöglichen. Aufgrund der schnellen Entwicklung der Halbleitertechnik ist die Anwendung des Bildsensors für digitale Standbildkameras oder Filmkameras weit verbreitet. Der Anforderungen der Verbraucher sind auf leichtes Gewicht, Multifunktion und hohe Auflösung gerichtet. Um diesen Anforderungen gerecht zu werden, wurde die Herstellung von Kameras auf technischer Ebene verbessert. Der CCD- oder CMOS-Chip ist ein gängiger Baustein für diese Kameras zur Aufnahme von Bildern, der mit Hilfe eines leitenden Klebstoffs chipgebondet wird. Normalerweise wird eine Elektrodenkontaktbahn des CCD oder CMOS mit Hilfe eines Metallleiters leitergebondet. Das Leiterbonden begrenzt die Größe des Sensormoduls. Der Baustein wird durch ein herkömmliches Harzpackungsverfahren gebildet.
  • Ein allgemein verwendeter Bildsensorbaustein weist eine Anordnung von Fotodioden auf, die auf der Oberfläche des Wafersubstrats ausgebildet ist. Die Verfahren zur Bildung solcher Fotoanordnungen sind den Durchschnittsfachleuten allgemein bekannt. Normalerweise wird das Wafersubstrat auf einer flachen Trägerstruktur montiert und mit einer Vielzahl von elektrischen Kontakten elektrisch verbunden. Das Substrat wird unter Verwendung von Leiter mit Bondbahnen der Trägerstruktur elektrisch verbunden. Die Struktur wird dann in einer Packung mit einer lichtdurchlässigen Oberfläche eingeschlossen, die es dem Licht ermöglicht, auf der Anordnung von Fotodioden einzufallen. Ein Erzeugen eines flachen Bildes mit einer verhältnismäßig geringen Verzerrung oder einem verhältnismäßig geringen chromatischen Fehler erfordert die Implementierung von mehreren Linsen, die so angeordnet werden, dass sie eine flache optische Ebene erzeugen. Dies kann sehr teure optische Elemente erfordern.
  • Außerdem nimmt auf dem Gebiet von Halbleiterbausteinen die Bausteindichte immer mehr zu und die Bausteinabmessung immer mehr ab. Auch der Bedarf an Packungs- und Verbindungstechniken für solche dicht gepackten Bausteine steigt, um der zuvor erwähnten Situation gerecht zu werden. Herkömmlicherweise wird im Flip-Chip-Montageverfahren eine Anordnung von Lötkontaktkugeln auf der Oberfläche des Chips gebildet. Die Bildung der Lötkontaktkugeln kann durch Verwenden eines Lötmittelverbundmaterials durch eine Lötmaske zur Herstellung eines gewünschten Musters von Lötkontaktkugeln erfolgen. Die Funktion einer Chip-Packung umfasst Leistungsverteilung, Signalverteilung, Wärmeableitung, Schutz, Halterung und so weiter. Da ein Halbleiter immer komplizierter wird, können die herkömmlichen Packungstechniken, wie beispielsweise die Technik der Leiterrahmenpackung, der flexiblen Packung oder der starren Packung, die Anforderung an ein Herstellen kleinerer Chips mit hoher Elementdichte auf dem Chip nicht mehr erfüllen. Da die herkömmlichen Packungstechnologien ein Plättchen auf einem Wafer in einzelne Chips teilen und dann den Chip jeweils verpacken müssen, sind diese Techniken für das Herstellungsverfahren zeitraubend. Da die Chip-Packungstechnik durch die Entwicklung von integrierten Schaltungen stark beeinflusst wird, betrifft die immer anspruchsvoller werdende Größe der Elektronik auch die Packungstechnik. Aus den zuvor erwähnten Gründen geht die Tendenz heute zu Packungen mit Kontaktierungsmatrix oder Kugelrasteranordnung (BGA – ball grid array), Flip-Chip (FC-BGA), Packungen in Chipgröße (CSP – chip scale package) und Waferebenenpackung (WLP – wafer level package). Unter "Waferebenenpackung" ist zu verstehen, dass das gesamte Verpacken und sämtliche Verbindungen auf dem Wafer sowie andere Verarbeitungsschritte vor dem Vereinzeln (Chip-Trennen) in Chips (Einzelchips) durchgeführt werden. Im Allgemeinen werden nach Vervollständigung aller Montageverfahren oder Packungsverfahren einzelne Halbleiterpackungen von einem Wafer mit einer Vielzahl von Halbleiterchips getrennt. Die Waferebenenpackung weist äußerst kleine Abmessungen zusammen mit sehr guten elektrischen Eigenschaften auf.
  • Die WLP-Technik ist eine fortschrittliche Packungstechnologie, durch welche die Chips auf dem Wafer hergestellt und geprüft und dann durch Chip-Trennen zur Montage in einer Oberflächenmontagestraße vereinzelt werden. Da die Waferebenenpackungstechnik den gesamten Wafer als ein Objekt verwendet, ohne einen verpackten oder unverpackten Einzelchip zu verwenden, wird das Verpacken und Prüfen bereits vor dem Durchführen eines Ritzprozesses bewerkstelligt; außerdem ist WLP solch eine fortschrittliche Technik, dass das Verfahren des Leiterbondens, Chipmontierens und Unterfüllens weggelassen werden kann. Durch Verwenden der WLP-Technik können die Kosten gesenkt und die Fertigungszeit verkürzt werden, und die resultierende WLP-Struktur kann gleich dem Chip sein; diese Technik kann daher die Anforderungen der Miniaturisierung von elektronischen Bausteinen erfüllen.
  • Die vorliegende Erfindung stellt daher ein Bildsensormodul zur Verkleinerung der Packungsgröße und Senkung der Kosten bereit.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die Aufgabe der vorliegenden Erfindung besteh darin, ein Bildsensormodul zum Verbinden mit einer MB ohne einen "Konnektor" für einen BGA/LGA-Typ bereitzustellen.
  • Die Aufgabe der vorliegenden Erfindung ist, ein Bildsensormodul mit PCB mit Hohlräumen zum Anwenden eines extrem dünnen Moduls, einer kleinen Montagefläche (Formfaktor) und eines einfachen Verfahrens für ein CIS-Modul bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist, ein Bildsensormodul bereitzustellen, das durch Entlöten nachbearbeitbar ist.
  • Die vorliegende Erfindung stellt eine Bildsensormodulstruktur bereit, welche umfasst: ein Substrat mit einem Chipaufnahmehohlraum, der innerhalb einer oberen Oberfläche des Substrats ausgebildet ist, und Leiterbahnen innerhalb des Substrats; einen Chip mit einer Mikrolinse, der innerhalb des Chipaufnahmehohlraums angeordnet ist; eine dielektrische Schicht, die auf dem Chip und dem Substrat ausgebildet ist; eine leitende Umverteilungsschicht (RDL – re-distribution layer), die auf der dielektrischen Schicht ausgebildet ist, wobei die RDL mit dem Chip und den Leiterbahnen verbunden ist, wobei die dielektrische Schicht eine Öffnung aufweist, um die Mikrolinse freizulegen; einen Linsenhalter, der auf dem Substrat befestigt ist, wobei der Linsenhalter eine Linse aufweist, die auf einem oberen Abschnitt des Linsenhalters befestigt ist, und ein Filter, das zwischen der Linse und der Mikrolinse befestigt ist. Die Struktur umfasst ferner einen passiven Baustein auf der oberen Oberfläche des Substrats innerhalb des Linsenhalters.
  • Es ist zu erwähnen, dass eine Öffnung innerhalb der dielektrischen Schicht und einer Deckschutzschicht ausgebildet ist, um die Mikrolinsenfläche des Chips für einen CMOS-Bildsensor (CIS) freizulegen. Ein transparenter Überzug mit einem Beschichtungs-IR-Filter ist optional über der Mikrolinsenfläche zum Schutz ausgebildet.
  • Die Bildsensorchips sind mit der Schutzschicht (Film) auf der Mikrolinsenfläche beschichtet; die Schutzschicht (Film) weist wasser- und ölabstoßende Eigenschaften auf, welche die Teilchenverunreinigung auf der Mikrolinsenfläche fern halten können; die Dicke der Schutzschicht (Film) beträgt ungefähr 0,1 μm bis 0,3 μm, und der Reflexionsindex ist nahe dem Luftreflexionsindex 1. Das Verfahren kann durch eine SOG-Technik (SOG – spin an glass – Aufschleudern auf Glas) durchgeführt werden, und die Verarbeitung kann entweder in Siliziumwaferform oder Plattenwaferform (vorzugsweise in Siliziumwaferform, um die Teilchenverunreinigung bei der Weiterverarbeitung zu vermeiden) erfolgen. Die Materialien der Schutzschicht können SiO2, Al2O3 oder Fluorpolymer usw. sein.
  • Die dielektrische Schicht umfasst eine elastische dielektrische Schicht, dielektrikumbasiertes Silikonmaterial, PCB oder PI. Das dielektrikumbasierte Silikonmaterial umfasst Siloxanpolymere (SINR), Siliziumoxid, Siliziumnitrid oder Verbundstoffe davon. Alternativ umfasst die dielektrische Schicht eine lichtempfindliche Schicht. Die RDL steht hinabverbindend über eine Durchgangslochstruktur mit den Anschlusskontaktbahnen in Verbindung.
  • Das Material des Substrats schließt organisches Epoxid Typ FR4, FR5, BT, PCB (gedruckte Leiterplatte – printed circuit board), Legierung oder Metall ein. Die Legierung umfasst Alloy 42 (42% Ni – 58% Fe) oder Kovar (29% Ni – 17% Co –54% Fe). Alternativ könnte das Substrat Glas, Keramik oder Silizium sein.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 veranschaulicht eine Querschnittsansicht einer Struktur eines Bildsensormoduls gemäß der vorliegenden Erfindung.
  • 2 veranschaulicht eine Querschnittsansicht einer Hohlraumbereichsstruktur gemäß der vorliegenden Erfindung.
  • 3 veranschaulicht eine Querschnittsansicht einer Struktur eines Bildsensormoduls gemäß der vorliegenden Erfindung.
  • 4 veranschaulicht eine Querschnittsansicht einer Struktur eines Bildsensormoduls gemäß der vorliegenden Erfindung.
  • 5 veranschaulicht eine Querschnittsansicht einer Struktur eines Bildsensormoduls gemäß der vorliegenden Erfindung.
  • 6 veranschaulicht eine Querschnittsansicht einer Struktur eines Bildsensormoduls gemäß der vorliegenden Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Die Erfindung wird nun anhand von bevorzugten Ausführungsbeispielen der Erfindung und beiliegenden Abbildungen ausführlicher beschrieben. Es sollte jedoch zu erkennen sein, dass die bevorzugten Ausführungsbeispiele der Erfindung lediglich der Veranschaulichung dienen. Abgesehen von dem hierin erwähnten bevorzugten Ausführungsbeispiel kann die vorliegende Erfindung neben den hierin ausdrücklich beschriebenen in einer großen Auswahl von anderen Ausführungsbeispielen realisiert werden, wobei der Umfang der vorliegenden Erfindung ausdrücklich nicht beschränkt ist, außer wie in den beiliegenden Ansprüchen spezifiziert.
  • Die vorliegende Erfindung offenbart eine Struktur eines Bildsensormoduls, das ein Substrat mit einem vorbestimmten Hohlraum verwendet, der in dem Substrat ausgebildet ist. Ein lichtempfindliches Material ist über den Chip und das vorgeformte Substrat aufgetragen. Vorzugsweise ist das Material des lichtempfindlichen Materials aus elastischem Material gebildet. Das Bildsensormodul umfasst eine PCB-Mutterplatte mit einem Hohlraum für den Bildsensorchip, und es werden Aufbauschichten eingesetzt. Das Modul mit extrem dünner Struktur ist weniger als 400 μm. Die Bildsensorchips können durch WLP verarbeitet werden, um die Schutzschicht auf einer Mikrolinse zu bilden, und die Aufbauschichten werden verwendet, um die RDL auf dem Modul mit passiven Komponenten zu bilden. Die Schutzschicht auf der Mikrolinse kann den Chip vor Teilchenverunreinigung bewahren und ist wasser- und ölabstoßend, und die Dicke der Schicht ist weniger als 0,5 μm. Der Linsenhalter mit IR-Karte kann auf der PCB-Mutterplatte (oberhalb der Mikrolinsenfläche) fixiert werden. Durch die vorliegende Erfindung kann ein Verfahren mit hoher Ausbeute und hoher Qualität erreicht werden.
  • 1 veranschaulicht einen Querschnitt des Bildsensormoduls gemäß eines Ausführungsbeispiels der vorliegenden Erfindung. Wie in 1 dargestellt, umfasst die Struktur ein Substrat 2 mit einem Chipaufnahmehohlraum 4, der darin ausgebildet ist, um einen Chip 6 aufzunehmen. eine Vielzahl von Leiterbahnen 8 sind im Substrat 2 zur elektrischen Verbindung ausgebildet. Anschlusskontaktbahnen 10 befinden sich auf der unteren Oberfläche des Substrats 2 und sind mit den Leiterbahnen 8 verbunden. Ein Linsenhalter 12 ist über dem Substrat ausgebildet, um die Linse zu halten und zu schützen. Eine Linse 14 ist auf dem oberen Abschnitt des Linsenhalters 12 befestigt. Ein Filter 16 befindet sich innerhalb des Linsenhalters 12 zwischen der Linse 14 und der Mikrolinse 18 des Substrats 2, wobei das Filter 16 weggelassen werden kann, sobald es mit der Linse 14 zusammen verbunden ist. Die Mikrolinse 18 umfasst eine Schutzschicht 20, die darauf ausgebildet ist.
  • Der Chip 6 ist innerhalb des Chipaufnahmehohlraums 4 auf dem Substrat 2 angeordnet und durch einen Klebstoff (Chipbefestigungs)-Material 22 fixiert. Bekanntlich sind Kontaktbahnen (Bondbahnen) 28 auf dem Chip 6 ausgebildet. Eine lichtempfindliche oder dielektrische Schicht 24 ist über dem Chip 6 ausgebildet und in den Zwischenraum zwischen dem Chip 6 und den Seitenwänden des Hohlraums 4 gefüllt. Eine Vielzahl von Öffnungen ist innerhalb der dielektrischen Schicht 24 durch das Lithografieverfahren oder das Belichtungs– und Entwicklungsverfahren ausgebildet. Eine Vielzahl von Öffnungen ist mit den Kontakt- beziehungsweise I/O-Bahnen 28 ausgerichtet. Die RDL (Umverteilungsschicht) 30, auch als Metallbahn bezeichnet, ist auf der dielektrischen Schicht 24 durch Entfernen von ausgewählten Abschnitten der Metallschicht ausgebildet, die über der Schicht ausgebildet ist, wobei die RDL 30 durch die I/O-Bahnen 28 mit dem Chip 6 elektrisch verbunden bleibt. Ein Teil des Materials der RDL wird in die Öffnungen in der dielektrischen Schicht 24 nachgefüllt, um dadurch ein Kontaktdurchgangsmetall über der Bondbahn 28 zu bilden. Eine Schutzschicht 26 ist zur Abdeckung der RDL 30 ausgebildet. Die zuvor erwähnte Struktur stellt ein Bildsensormodul des LGA-Typs dar.
  • Es ist zu erwähnen, dass eine Öffnung 32 innerhalb der dielektrischen Schicht 26 und der Schicht 24 ausgebildet ist, um die Mikrolinse 18 des Chips 6 für einen CMOS-Bildsensor (CIS) freizulegen. Eine Schutzschicht 20 kann über der Mikrolinse 18 auf der Mikrolinsenfläche ausgebildet sein. Die Öffnung 32 wird normalerweise durch ein Fotolithografieverfahren gebildet, wie dem Fachmann bekannt ist. In einem Fall kann der untere Abschnitt der Öffnung 32 während der Bildung einer Durchgangsöffnung geöffnet werden. Der obere Abschnitt der Öffnung 32 wird nach dem Aufbringen der Schutzschicht 26 gebildet. Alternativ wird die ganze Öffnung 32 nach der Bildung der Schutzschicht 26 durch Lithografie gebildet. Die Bildsensorchips werden mit der Schutzschicht (Film) 20 auf der Mikrolinsenfläche überzogen; die Schutzschicht (Film) weist wasser- und ölabstoßende Eigenschaften auf, welche die Teilchenverunreinigung auf der Mikrolinsenfläche fernhalten können. Die Dicke der Schutzschicht (Film) 20 beträgt vorzugsweise ungefähr 0,1 μm bis 0,3 μm, und der Reflexionsindex ist nahe dem Luftreflexionsindex 1. Das Verfahren kann durch eine Technik des Aufschleuderns auf Glas oder SOG (sein an glass) durchgeführt, und es kann entweder in Silizium-Waferform oder Platten-Waferform bearbeitet werden (vorzugsweise in Silizium-Waferform, um die Teilchenverunreinigung bei der Weiterverarbeitung zu vermeiden). Die Materialien der Schutzschicht können SiO2, Al2O3 oder Fluorpolymer usw. sein. Schließlich ist eine transparente Abdeckung 16 mit einem Beschichtungs-IR-Filter optional über der Mikrolinse 18 zum Schutz ausgebildet. Die transparente Abdeckung 16 besteht aus Glas, Quarz usw. Es ist zu erwähnen, dass der passive Baustein 28 auf dem Substrat und innerhalb des Linsenhalters 12 ausgebildet sein kann.
  • 2 stellt eine Querschnittsansicht des Hohlraumbereichs 34 dar. In der Abbildung ist eine Metallbondbahn 36 auf dem Substrat 2 ausgebildet. Ein Kontaktdurchgang 38 ist mit der Metallbondbahn 36 ausgerichtet. Der Chip 6 kann mit den Bahnen 8 innerhalb der PCB über die RDL 30 und die Kontaktbahn 28 in Verbindung stehen. Das Material der Schicht 24 ist in den Zwischenraum zwischen dem Chip 6 und der Hohlraumseitenwand gefüllt.
  • Eine alternative Ausführungsform ist in 3 zu sehen, wobei der Großteil der Strukturen ähnlich wie in 1 ist, weshalb die ausführliche Beschreibung unterlassen wird. Ein zweiter Chip 40 ist auf der unteren Oberfläche des Substrats 2 und außerhalb des Linsenhalters 12 befestigt. In einem Fall ist der zweite Chip 40 durch Flip-Chip-Kontaktkugeln und RDL befestigt. Der zweite Chip ist als DSP oder MCU für automatische Scharfeinstellung vorgesehen. Eine dielektrische Schicht 46 ist auf der unteren Oberfläche des Substrats ausgebildet. Durchgangslochstrukturen 42 sind innerhalb der Schicht 46 ausgebildet, und Anschlusskontaktbahnen 44 sind mit den Durchgangslochstrukturen 42 verbunden. Zweite passive Bausteine 28a können auf der unteren Oberfläche des Substrats 2 ausgebildet und durch die dielektrische Schicht 46 abgedeckt sein.
  • Mit Bezug auf 4 werden die Einzelheiten des Substrats 2 von 3 und der darauf ausgebildeten Komponenten dargestellt. Der zweite Chip 40 umfasst eine Lötverbindung 40a zur Kopplung mit den Bahnen 8 auf der unteren Oberfläche des Substrats 2. Die ersten und zweiten passiven Bausteine können durch Oberflächenmontagetechnik oder SMT (surface mounting technology) ausgebildet sein.
  • Alternativ ist ein weiterer Chipaufnahmehohlraum 4a auf der unteren Oberfläche des Substrats 2 zur Aufnahme des zweiten Chips 40 ausgebildet, welcher als DSP oder MCU für automatische Scharfeinstellung vorgesehen ist, wie in 5 dargestellt. Eine zweite RDL 48 ist auf dem zweiten Chip 40 zur elektrischen Verbindung ausgebildet. Die zweiten passiven Bausteine 28a können für eine bessere Topografie innerhalb des Substrats 2 ausgebildet sein. Die Anschlusskontakte 44 sind mit den Bahnen 8 verbunden.
  • 6 stellt die Einzelheiten des Substrats 2 von 5 und die darauf ausgebildeten Komponenten dar. Der zweite Chip 40 ist innerhalb des Hohlraums 4a durch das Befestigungsmaterial 40b befestigt. Eine dielektrische Schicht 50 ist auf dem zweiten Chip 40 ausgebildet, und eine zweite RDL 52 ist über der dielektrischen Schicht 50 ausgebildet. Eine Schutzschicht 54 ist auf der zweiten RDL 52 für einen Schutz ausgebildet. Die zweiten passiven Bausteine 28a können innerhalb des Substrats 2 eingebettet sein. Die kontaktkugelähnlichen Anschlusskontakte 44 koppeln mit den Bahnen 8. Dieser Typ wird Packungstyp mit Lotkugelmatrix oder BGA-Typ (Ball Grid Array) genannt.
  • Vorzugsweise ist das Material des Substrats 2 ein organisches Substrat wie FR5, BT (Bismaleinimidtriazin), PCB mit definiertem Hohlraum oder Legierung 42 mit Vor-Ätz-Schaltung. Das organische Substrat mit einer hohen Glasübergangstemperatur (Tg) ist ein Substrat vom Epoxid Typ FR5 oder BT (Bismaleinimidtriazin). Die Legierung 42 setzt sich aus 42% Ni und 58% Fe zusammen. Kovar kann ebenfalls verwendet werden und setzt sich aus 29% Ni, 17% Co und 54% Fe zusammen. Das Glas, die Keramik und das Silizium können infolge eines niedrigeren CTE als das Substrat verwendet werden. Die Abmessung der Tiefe des Hohlraums 4, 4a könnte größer als die Dicke des Chips 6, 40 sein. Sie könnte auch tiefer sein.
  • Das Substrat könnte vom runden Typ sein, wie beispielsweise ein Wafertyp, der Durchmesser könnte 200, 300 mm oder größer sein. Es könnte auch ein rechteckiger Typ, wie beispielsweise eine Plattenform, eingesetzt werden. Das Substrat 2 ist mit Hohlräumen 4, 4a und eingebauter Schaltung 8 ausgebildet.
  • In einem Ausführungsbeispiel der vorliegenden Erfindung ist die dielektrische Schicht 24 vorzugsweise ein elastisches dielektrisches Material, das durch dielektrikumbasierte Silikonmaterialien hergestellt ist, die Siloxanpolymere (SINR), Siliziumoxid, Siliziumnitrid und Verbundstoffe davon umfassen. In einem anderen Ausführungsbeispiel ist die dielektrische Schicht durch ein Material hergestellt, das Benzocyclobuten (BCB), Epoxid, Polyimide (PI) oder Harz umfasst. Vorzugsweise ist sie eine lichtempfindliche Schicht für ein einfaches Verfahren. In einem Ausführungsbeispiel der vorliegenden Erfindung ist die elastische dielektrische Schicht eine Art von Material mit einem CTE von über 100 (ppm/°C), einer Dehnungsrate von etwa 40 Prozent (vorzugsweise 30 Prozent bis 50 Prozent), und die Härte des Materials liegt zwischen Kunststoff und Gummi. Die Dicke der elastischen dielektrischen Schicht 24 hängt von der Beanspruchung ab, die sich an der Grenzfläche zwischen der RDL und der dielektrischen Schicht während der Prüfung der zyklischen Temperaturbeanspruchung summiert.
  • In einem Ausführungsbeispiel der Erfindung umfasst das Material der RDL eine Ti/Cu/Au-Legierung oder eine Ti/Cu/Ni/Au-Legierung; die Dicke der RDL ist zwischen 2 μm und 15 μm. Die Ti/Cu-Legierung wird durch Zerstäubungstechnik auch als Keimkristallmetallschichten gebildet, und die Cu/Au- oder Cu/Ni/Au-Legierung wird durch Elektroplattieren gebildet; durch Ausnutzen des Elektroplattierungsverfahrens zur Bildung der RDL kann die RDL dick genug gemacht werden, um einer CTE-Nichtübereinstimmung während zyklischer Temperaturbeanspruchung standzuhalten. Die Metallkontaktbahnen 28 können Al oder Cu oder eine Kombination davon sein. Wenn die FO-WLP-Struktur SINR als die elastische dielektrische Schicht und Cu als das RDL-Metall verwendet, wird gemäß der hierin nicht dargestellten Beanspruchungsanalyse die Beanspruchung, die sich an der Grenzfläche zwischen der RDL und der dielektrischen Schicht summiert, reduziert.
  • Wie in 1 bis 6 dargestellt, verzweigt sich das RDL-Metall aus dem Chip 6 und steht nach unten zu den Anschlusskontaktbahnen 10 oder 44 unter der Struktur in Verbindung. Dies unterscheidet sich vom Stand der Technik, welcher die Schichten über dem Chip stapelt und dadurch die Dicke der Packung vergrößert. Es verstößt jedoch gegen die Regel, die Dicke der Chip-Packung zu reduzieren. Im Gegenteil befinden sich die Anschlusskontaktbahnen auf der Oberfläche, die der Seite mit den Chipkontaktbahnen gegenüberliegt. Die Übertragungsbahnen 8 treten durch das Substrat 2 hindurch. Daher ist die Dicke der Chip-Packung anscheinend geschrumpft. Die Packung der vorliegenden Erfindung ist dünner als die des Standes der Technik. Außerdem wird das Substrat vor der Packung im Voraus hergestellt. Der Hohlraum 4 und die Bahnen 8 sind ebenfalls vorbestimmt. Demnach wird der Durchsatz besser denn je. Die vorliegende Erfindung offenbart eine WLP mit Ausgangsverzweigung ohne gestapelte Aufbauschichten über der RDL.
  • Die vorliegende Erfindung stellt die PCB (FR5/BT) mit CIS-Chiphohlraum bereit. Dann ist der nächste Schritt, den CIS-Chip (vom blauen Streifenleiterrahmen) aufzunehmen und den Chip im Hohlraum zu befestigen. Dann wird das Befestigungsmaterial ausgehärtet, und die Chip-Oberfläche und die Metallkontaktbahnen werden gereinigt. Ein Schichtaufbauverfahren (RDL) wird durchgeführt, um die RDL zu bilden. Dann werden die passiven Komponenten durch ein Aufnahme- und Anordnungswerkzeug auf die PCB aufgenommen und darauf angeordnet. Anschließend wird ein IR-Aufschmelzen verwendet, um die PCB und die passiven Komponenten zu löten, worauf die PCB durch Flussmittel gereinigt wird. Als nächstes wird der Linsenhalter montiert und der Halter auf der PCB fixiert, worauf eine Modulprüfung folgt.
  • Ein anderes Verfahren umfasst ferner ein Aufnehmen des Flip-Chips (DSP oder MCU) und der passiven Komponenten, worauf die Bausteine auf der unteren Oberfläche des Substrats befestigt werden, bevor das IR-Aufschmelzen erfolgt.
  • Für eine Mehrchip-Anwendung umfassen die Schritte: Bereitstellen der PCB (FR5/BT) mit CIS-Chip- und MCU/DSP-Chiphohlräumen; Aufnehmen von MCU-Chip/RC und Befestigen auf der Unterseite von FR5/BT; Aushärten und Reinigen der Oberfläche und Bilden der Aufbauschichten; Aufnehmen des CIS-Chips und Befestigen auf der Oberseite von FR5/BT; Aushärten und Reinigen der Chip-Oberfläche und Metallkontaktbahnen; Bilden von Aufbauschichten (RDL); Aufnehmen und Anordnen der passiven Komponenten auf der PCB; IR-Aufschmelzen, um die PCB und die passiven Komponenten zu löten; Flussmittelreinigen der PCB; Montieren des Linsenhalters und Fixieren des Halters auf der PCB; Prüfen des Moduls.
  • Die vorliegende Erfindung weist folgende Vorteile auf:
    Modulverbindung mit MB (Mutterplatte) ohne "Leitungsverbinder" für BGA/LGA-Typ
    Schichtaufbauverfahren wird für CIS-Modul auf die MB erwirkt
    PCB mit Hohlräumen für extrem dünnes Modul
    Kleine Montagefläche (Formfaktor)
    Einfaches Verfahren für CIS-Modul
    Lötverbindungsanschlussstifte sind Standardformat (für LGA/BGA-Typ)
    Modul durch Entlöten von der MB nachbearbeitbar
    Höchste Ausbeute während der Herstellung bei der Modul-/Systemmontage
    Schutzschicht ist auf der Mikrolinse, um eine Teilchenverunreinigung zu verhindern
    Substrat zu niedrigsten Kosten (PCB – FR4- oder FR5/BT-Typ)
    Hohe Ausbeute infolge von Schichtaufbauverfahren
  • Obwohl bevorzugte Ausführungsbeispiele der vorliegenden Erfindung beschrieben werden, ist für Fachleute zu erkennen, dass die vorliegende Erfindung nicht auf die beschriebenen bevorzugten Ausführungsbeispiele beschränkt werden sollte. Vielmehr können verschiedene Änderungen und Modifikationen innerhalb des Geistes und des Umfangs der vorliegenden Erfindung, wie durch die folgenden Ansprüche definiert, vorgenommen werden.

Claims (10)

  1. Bildsensormodulstruktur, umfassend: ein Substrat mit einem ersten Chipaufnahmehohlraum, der innerhalb einer oberen Oberfläche des Substrats ausgebildet ist, und Leiterbahnen innerhalb des Substrats; einen ersten Chip mit einer Mikrolinse, der innerhalb des ersten Chipaufnahmehohlraums angeordnet ist; eine erste dielektrische Schicht, die auf dem ersten Chip und dem Substrat ausgebildet ist; eine erste leitende Umverteilungsschicht (RDL), die auf der ersten dielektrischen Schicht ausgebildet ist, wobei die erste RDL mit dem ersten Chip und den Leiterbahnen gekoppelt ist, wobei die erste dielektrische Schicht eine Öffnung aufweist, um die Mikrolinse freizulegen; einen Linsenhalter, der auf dem Substrat befestigt ist, wobei der Linsenhalter eine Linse aufweist, die auf einem oberen Abschnitt des Linsenhalters befestigt ist.
  2. Struktur nach Anspruch 1, ferner umfassend: einen ersten passiven Baustein auf der oberen Oberfläche des Substrats innerhalb des Linsenhalters; ein IR-Filter, das zwischen der Linse und der Mikrolinse befestigt ist; eine lichtempfindliche Schicht in der ersten dielektrischen Schicht.
  3. Struktur nach Anspruch 1, ferner umfassend einen zweiten Chip, der auf einer unteren Oberfläche des Substrats befestigt ist.
  4. Struktur nach Anspruch 3, wobei der zweite Chip in einem zweiten Chipaufnahmehohlraum befestigt ist, der in der unteren Oberfläche des Substrats ausgebildet ist.
  5. Struktur nach Anspruch 4, ferner umfassend eine zweite RDL, die auf der aktiven Oberfläche des zweiten Chips ausgebildet ist.
  6. Struktur nach Anspruch 3, ferner umfassend: eine dielektrische Schutzschicht, die auf der unteren Oberfläche ausgebildet ist, um das Substrat zu schützen; einen zweiten passiven Baustein auf der unteren Oberfläche des Substrats; Anschlusskontaktbahnen, die an der unteren Oberfläche des Substrats ausgebildet sind.
  7. Struktur nach Anspruch 1, ferner umfassend eine Schutzschicht, die auf der Mikrolinse ausgebildet ist, um eine Teilchenverunreinigung zu verhindern, wobei die Schutzschicht wasser- und ölabstoßende Eigenschaften aufweist.
  8. Verfahren zur Bildung einer Halbleiterbausteinpackung, umfassend: Bereitstellen eines Substrats mit einem Chipaufnahmehohlraum, der innerhalb einer oberen Oberfläche des Substrats ausgebildet ist, und einer Leiterbahn, die darin ausgebildet ist; Aufnehmen und Befestigen eines Chips in den Hohlraum; Reinigen der Chip-Oberfläche und I/O-Bahnen; Ausbilden einer RDL auf dem Chip; Aufnehmen von passiven Komponenten auf das Substrat und Anordnen darauf durch ein Aufnahme- und Anordnungswerkzeug; Löten der passiven Komponenten auf das Substrat durch ein IR-Aufschmelzen; und Montieren eines Linsenhalters auf dem Substrat.
  9. Verfahren nach Anspruch 8, ferner einschließend: Aufnehmen eines Flip-Chips, gefolgt vom Befestigen des Flip-Chips auf einer unteren Oberfläche des Substrats, bevor das IR-Aufschmelzen erfolgt; Aufnehmen von passiven Komponenten auf das Substrat und Anordnen darauf, bevor das IR-Aufschmelzen erfolgt.
  10. Verfahren zur Bildung einer Halbleiterbausteinpackung, umfassend: Bereitstellen eines Substrats mit einem ersten und einem zweiten Chipaufnahmehohlraum, die innerhalb einer oberen und einer unteren Oberfläche des Substrats ausgebildet sind, und einer Leiterbahn, die darin ausgebildet ist; Aufnehmen eines ersten Chips und eines zweiten Chips in den ersten beziehungsweise zweiten Chipaufnahmehohlraum und Befestigen darin; Bilden von Aufbauschichten auf dem ersten beziehungsweise zweiten Chip; und Montieren eines Linsenhalters auf dem Substrat.
DE102008005607A 2007-01-23 2008-01-22 Bildsensormodul und Verfahren desselben Withdrawn DE102008005607A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/656,410 2007-01-23
US11/656,410 US20080173792A1 (en) 2007-01-23 2007-01-23 Image sensor module and the method of the same

Publications (1)

Publication Number Publication Date
DE102008005607A1 true DE102008005607A1 (de) 2008-10-23

Family

ID=39640305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008005607A Withdrawn DE102008005607A1 (de) 2007-01-23 2008-01-22 Bildsensormodul und Verfahren desselben

Country Status (7)

Country Link
US (1) US20080173792A1 (de)
JP (1) JP2008235869A (de)
KR (1) KR20080069549A (de)
CN (1) CN101232033A (de)
DE (1) DE102008005607A1 (de)
SG (1) SG144862A1 (de)
TW (1) TW200835318A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289519B2 (en) 2017-01-30 2022-03-29 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
TWI515863B (zh) 2008-03-12 2016-01-01 英維瑟斯公司 載體安裝式電氣互連晶粒組成件
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8171625B1 (en) 2008-06-02 2012-05-08 Wavefront Research, Inc. Method of providing low footprint optical interconnect
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
CN102132411A (zh) * 2008-08-29 2011-07-20 垂直电路公司 图像传感器
JP5510877B2 (ja) * 2008-10-07 2014-06-04 株式会社リコー センサモジュール及びセンシング装置
JP5511180B2 (ja) * 2008-12-19 2014-06-04 キヤノン株式会社 固体撮像装置の製造方法及び固体撮像装置
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
CN101887878A (zh) * 2009-05-14 2010-11-17 艾普特佩克股份有限公司 光电传感器封装
JP5963671B2 (ja) 2009-06-26 2016-08-03 インヴェンサス・コーポレーション ジグザクの構成でスタックされたダイに関する電気的相互接続
JP5446623B2 (ja) * 2009-09-07 2014-03-19 大日本印刷株式会社 センサ素子モジュール
TWI520213B (zh) 2009-10-27 2016-02-01 英維瑟斯公司 加成法製程之選擇性晶粒電絕緣
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8552518B2 (en) * 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
CN110139011B (zh) * 2012-02-07 2021-04-02 株式会社尼康 拍摄单元及拍摄装置
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
US8809984B2 (en) * 2012-08-02 2014-08-19 Larview Technologies Corporation Substrate connection type module structure
US9013017B2 (en) 2012-10-15 2015-04-21 Stmicroelectronics Pte Ltd Method for making image sensors using wafer-level processing and associated devices
US9059058B2 (en) 2012-10-22 2015-06-16 Stmicroelectronics Pte Ltd Image sensor device with IR filter and related methods
JP5542898B2 (ja) * 2012-10-24 2014-07-09 Ｊｘ日鉱日石金属株式会社 カメラモジュール及びチタン銅箔
CN102902135B (zh) * 2012-10-27 2016-01-20 宁波远大成立科技股份有限公司 一种自动对焦摄像头模组的制造方法
KR20140100323A (ko) * 2013-02-06 2014-08-14 삼성전자주식회사 3차원 일체형 광전 집적회로
TWI659648B (zh) * 2013-03-25 2019-05-11 新力股份有限公司 Solid-state imaging device and camera module, and electronic device
JP2013225705A (ja) * 2013-07-22 2013-10-31 Canon Inc 固体撮像装置の製造方法及び固体撮像装置
TWI662670B (zh) 2013-08-30 2019-06-11 精材科技股份有限公司 電子元件封裝體及其製造方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
CN103904094B (zh) * 2014-04-01 2017-06-20 苏州晶方半导体科技股份有限公司 影像传感器封装结构及其封装方法
US9324755B2 (en) * 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
US9525002B2 (en) 2015-01-05 2016-12-20 Stmicroelectronics Pte Ltd Image sensor device with sensing surface cavity and related methods
US10584144B2 (en) * 2015-03-09 2020-03-10 University Of Kentucky Research Foundation RNA nanoparticles for brain tumor treatment
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
WO2016143288A1 (en) * 2015-03-12 2016-09-15 Sony Corporation Imaging device, manufacturing method, and electronic device
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9769398B2 (en) 2016-01-06 2017-09-19 Microsoft Technology Licensing, Llc Image sensor with large-area global shutter contact
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
TWI584418B (zh) * 2016-05-16 2017-05-21 Egis Tech Inc 指紋感測器及其封裝方法
US10290672B2 (en) * 2016-05-31 2019-05-14 Semiconductor Components Industries, Llc Image sensor semiconductor packages and related methods
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10242940B2 (en) * 2016-10-17 2019-03-26 Advanced Semiconductor Engineering, Inc. Fan-out ball grid array package structure and process for manufacturing the same
US20180226515A1 (en) * 2017-02-06 2018-08-09 Semiconductor Components Industries, Llc Semiconductor device and method of forming embedded thermoelectric cooler for heat dissipation of image sensor
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
US10728435B2 (en) 2017-06-23 2020-07-28 Shoppertrak Rct Corporation Image capture device with flexible circuit board
KR102380823B1 (ko) 2017-08-16 2022-04-01 삼성전자주식회사 발열체를 포함하는 칩 구조체
CN107425031B (zh) * 2017-09-05 2022-03-01 盛合晶微半导体(江阴)有限公司 背照式cmos传感器的封装结构及封装方法
JP2019216187A (ja) 2018-06-13 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US10958812B2 (en) * 2018-06-18 2021-03-23 Shoppertrak Rct Corporation Optical lens support
CN110752225B (zh) * 2018-07-23 2022-07-12 宁波舜宇光电信息有限公司 感光组件及其制作方法
CN110943094B (zh) * 2018-09-21 2022-07-08 中芯集成电路（宁波）有限公司 光电传感集成***及其封装方法、镜头模组、电子设备
CN109461746A (zh) * 2018-09-30 2019-03-12 华为技术有限公司 一种摄像头组件、组装方法以及终端
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
CN111866323A (zh) * 2019-04-30 2020-10-30 宁波舜宇光电信息有限公司 摄像模组及其感光组件、电子设备和制备方法
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US12010416B1 (en) * 2019-09-27 2024-06-11 Apple Inc. Camera module including embedded ceramic substrate package
US20210153725A1 (en) * 2019-11-22 2021-05-27 Lake Region Manufacturing, Inc. Guidewire And Catheter System For In-Vivo Forward Viewing Of The Vasculature
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
WO2021149404A1 (ja) * 2020-01-22 2021-07-29 日立Astemo株式会社 撮像装置
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
EP4131355A4 (de) * 2020-03-31 2023-11-08 Sony Semiconductor Solutions Corporation Halbleiteranordnung
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11869916B2 (en) 2020-11-13 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for bonding improvement
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US12035060B2 (en) * 2021-11-05 2024-07-09 Omnivision Technologies, Inc. Stacked image sensor
KR20230122571A (ko) * 2022-02-14 2023-08-22 주식회사 라이팩 광 시스템-인-패키지, 이를 이용한 광모듈 및 광 트랜시버

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289519B2 (en) 2017-01-30 2022-03-29 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus

Also Published As

Publication number Publication date
KR20080069549A (ko) 2008-07-28
TW200835318A (en) 2008-08-16
CN101232033A (zh) 2008-07-30
JP2008235869A (ja) 2008-10-02
SG144862A1 (en) 2008-08-28
US20080173792A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
DE102008005607A1 (de) Bildsensormodul und Verfahren desselben
DE102004034397B4 (de) Bildsensormodul mit einem Waferebenenpaket
DE102008014323A1 (de) Bildsensormodul mit einer Packageeinbauausnehmung und Verfahren zu deren Herstellung
DE102007059159A1 (de) Bildsensor-Baugruppe und Verfahren diese zu bilden
DE102008007237A1 (de) Halbleiter-Bildeinheit mit einer Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008007694A1 (de) Bildsensorpackage auf Waferebene mit Die-Aufnahmeausnehmung und Verfahren zu deren Herstellung
DE102005018990A1 (de) FBGA- und COB-Packetstruktur für Bildsensor
DE102007031966A1 (de) Struktur eines Bildsensormoduls und Herstellungsverfahren für ein Wafer-Level-Package
DE102008025319A1 (de) CMOS-Bildsensorchipgrößenpackageeinheit mit einer Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006015750B4 (de) Bildsensormodul und Verfahren zu seiner Herstellung
DE102008024802A1 (de) CMOS-Bildsensor-Chip-Packung in Chipgröße mit Chip aufnehmendem Durchgangsloch und Verfahren derselben
DE102008008906A1 (de) Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung
DE102008003156A1 (de) Mehrchip-Packung und Verfahren zu ihrer Ausbildung
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102007063342A1 (de) Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102007055403A1 (de) Wafer-Level-Package mit Chipaufnahmehohlraum und Verfahren desselben
DE102007059162A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102008010004A1 (de) Multi-Chip-Packung mit reduzierter Struktur und Verfahren zur Herstellung derselben
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
DE102013113469A1 (de) Flip-chip-wafer-level-baueinheit und diesbezügliche verfahren
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE102008016324A1 (de) Halbleiterbausteinpackung mit einem Chip aufnehmendem Durchgangsloch und doppelseitigen Aufbauschichten auf beiden Oberflächenseiten für WLP und ein Verfahren dazu
DE102015103745A1 (de) Verfahren zum Durchführen von erweitertem bzw. eingebettetem Wafer Level Packaging (eWLP) und durch die Verfahren hergestellte eWLP-Geräte
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee