KR20080069549A - 이미지 센서 모듈 및 그 방법 - Google Patents

이미지 센서 모듈 및 그 방법 Download PDF

Info

Publication number
KR20080069549A
KR20080069549A KR1020080007144A KR20080007144A KR20080069549A KR 20080069549 A KR20080069549 A KR 20080069549A KR 1020080007144 A KR1020080007144 A KR 1020080007144A KR 20080007144 A KR20080007144 A KR 20080007144A KR 20080069549 A KR20080069549 A KR 20080069549A
Authority
KR
South Korea
Prior art keywords
substrate
die
lens
rdl
dielectric layer
Prior art date
Application number
KR1020080007144A
Other languages
English (en)
Inventor
웬-쿤 양
주이-흐시엔 창
퉁-추안 왕
치흐-웨이 린
흐시엔-웬 흐수
Original Assignee
어드벤스드 칩 엔지니어링 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드벤스드 칩 엔지니어링 테크놀로지, 인크. filed Critical 어드벤스드 칩 엔지니어링 테크놀로지, 인크.
Publication of KR20080069549A publication Critical patent/KR20080069549A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

본 발명은 상부 표면 내에 형성된 다이 수용 캐비티 및 내부에 전도성 트레이스들을 갖는 기판과 상기 다이 수용 캐비티 내에 배치된 마이크로 렌즈를 갖는 다이를 포함하는 이미지 센서 모듈 구조를 제공한다. 유전체층은 다이 및 기판 상에 형성되며, 재배선 전도층(RDL)이 유전체층 상에 형성되며, RDL은 다이 및 전도성 트레이스들에 결합되며 유전체층은 오프닝을 구비하여 마이크로 렌즈를 노출시킨다. 렌즈 홀더는 기판 상에 부착되며 렌즈 홀더는 렌즈 홀더의 윗부분에 부착된 렌즈를 갖는다. 필터는 렌즈와 마이크로 렌즈 사이에 부착된다. 이 구조는 렌즈 홀더 내의 기판의 상부 표면 상에 패시브 디바이스를 더 포함한다.

Description

이미지 센서 모듈 및 그 방법{Image sensor module and the method of the same}
본 발명은 이미지 센서의 구조에 관련되며, 더 상세하게는 다이 수용 캐비티를 갖는 이미지 센서 모듈에 관련된다.
디지털 비디오 카메라들은 가전제품으로써 촉진되도록 개발되고 있다. 반도체 기술의 급속한 발전으로 인하여 이미지 센서 어플리케이션은 디지털 스틸 카메라 또는 무비 카메라에 대하여 널리 사용된다. 소비자의 요구는 가벼운 무게, 다기능 및 고해상도를 향해 왔다. 이러한 요구를 충족시키기 위해서 카메라를 제조하는 기술적 수준들이 향상되어 왔다. CCD 또는 CMOS 칩은 이미지를 캡쳐하기 위해 이들 카메라에 일반적인 장치이며 전도성 접착제에 의하여 다이 본딩되어 있다. 전형적으로, CCD 또는 CMOS의 전극 패드는 금속 전선에 의하여 와이어 본딩되어 있다. 와이어 본딩은 센서 모듈의 크기를 제한한다. 이 장치는 전통적인 수지 패키징 방법에 의해 형성된다.
통상적으로 사용된 종래의 이미지 센서 장치는 웨이퍼 기판의 표면 상에 형성된 포토다이오드들의 배열이다. 이러한 포토 배열들을 형성하는 방법들은 본 기 술 분야에서 통상의 지식을 가진 자들에게 잘 알려져 있다. 전형적으로, 웨이퍼 기판은 평평한 서포트 구조에 마운트되며 복수의 전기 접점들과 전기적으로 연결된다. 기판은 와이어들을 이용하는 서포트 구조의 본드 패드들에 전기적으로 결합된다. 이후 이 구조는 빛이 포토다이오드의 배열 상에 부딪히도록 하는 광투과성 표면을 가진 패키지로 둘러싸인다. 비교적 적은 왜곡 또는 적은 색수차(chromatic aberration)를 갖는 평면영상(flat image)를 생성하도록 하기 위해서는 평면(flat) 광학면(optical plane)을 생성하도록 배열되는 복수의 렌즈들을 채용하는 것이 요구된다. 이것은 많은 값비싼 광학적 요소들을 요구할 수 있다.
나아가 반도체 디바이스 분야에 있어서, 계속적으로 디바이스 밀도는 증가되고 디바이스 크기는 감소되고 있다. 이러한 고밀도 디바이스들에서 패키징 또는 상호접속(interconnecting) 기술들에 대한 요구는 상기한 상황에 맞추기 위해 또한 증가되고 있다. 종래에는, 플립칩 부착 방법에 있어서, 솔더 범프들의 배열은 다이의 표면 상에 형성된다. 솔더 범프들의 형성은 원하는 패턴의 솔더 범프들을 생성하기 위하여 솔더 마스크를 통해 솔더 복합 재료를 이용하여 수행될 수 있다. 칩 패키지의 기능은 전력 분배, 신호 분배, 열 소산(heat dissipation), 보호 및 서포트 등을 포함한다. 반도체가 더 복잡해짐에 따라 전통적인 패키지 기술 예를 들면, 리드 프레임 패키지, 플렉스 패키지, 리지드 패키지 기술은 칩 상에 고밀도 요소들을 갖는 더 작은 칩을 생성하는 것에 대한 요구를 충족시킬 수가 없다. 종래의 패키지 기술들은 웨이퍼 상의 다이스(dice)를 각각의 다이들(dies)로 분할하고 이후 다이 각각을 패키지하여야만 하기 때문에, 이들 기술들은 제조 공정에 대하여 시간 소모적이다. 칩 패키지 기술은 집적 회로들의 개발에 의해 매우 영향을 받기 때문에, 전자 제품의 크기에 대한 요구는 점점 더 커지고 있으며, 패키지 기술에 대해서도 마찬가지이다. 상기한 이유들로 인하여 패키지 기술의 경향은 오늘날 볼 그리드 어레이(BGA), 플립칩(FC-BGA), 칩 스케일 패키지(CSP), 웨이퍼 레벨 패키지(WLP)를 향하고 있다. "웨이퍼 레벨 패키지"는 다른 공정 단계들 뿐만 아니라 전체 패키징 및 웨이퍼 상의 모든 상호접속들은 칩들(다이들(dies))로 싱귤레이션(다이싱)하기 전에 수행되는 것을 의미하는 것으로 이해되어야 한다. 일반적으로 모든 조립 공정들 또는 패키징 공정들의 완료 이후에 개별 반도체 패키지들이 복수의 반도체 다이들을 갖는 웨이퍼로부터 분리된다. 웨이퍼 레벨 패키지는 극도로 양호한 전기적 특성들을 갖고 결합된 극히 작은 디멘젼들(dimensions)을 갖는다.
WLP 기술은 진화된 패키징 기술이며, 이에 의하여 다이가 웨이퍼 상에서 제조되고 테스트되며, 이후 표면 마운트 라인에서 조립을 위하여 다이싱함으로써 개별 분리된다(singulated). 웨이퍼 레벨 패키지 기술은 단일 칩 또는 다이를 이용하지 않고 하나의 오브젝트로서 전체의 웨이퍼를 이용하며, 그러므로, 스크라이빙(scribing) 공정을 수행하기 전에 패키징 및 테스팅이 완료되었다; 나아가 WLP는 이러한 진화된 기술이어서 와이어 본딩, 다이 마운트 및 언더필 공정이 생략될 수 있다. WLP 기술을 이용함으로써, 비용 및 제조 시간이 단축될 수 있으며, WLP의 결과적인 구조는 다이와 동일하게 될 수 있다; 그러므로 이 기술은 전자 디바이스들의 소형화 요구들을 충족시킬 수 있다.
그러므로 본 발명은 패키지 크기 및 비용을 감소시키는 이미지 센서 모듈을 제공한다.
본 발명의 목적은 BGA/LGA 타입용 "커넥터"가 없는 MB에 링크하기 위한 이미지 센서 모듈을 제공하는 것이다.
본 발명의 목적은 극도로 얇은 모듈 어플리케이션 및 및 작은 풋 프린트(폼팩터)를 위한 캐비티들, CIS 모듈을 위한 간단한 공정을 갖는 PCB를 구비하는 이미지 센서 모듈을 제공하기 위한 것이다.
본 발명의 추가적인 목적은 디솔더링(de-soldering)에 의하여 재가공 가능한 이미지 센서 모듈을 제공하기 위한 것이다.
본 발명은 상부 표면 내에 형성된 다이 수용 캐비티 및 내부에 전도성 트레이스들을 갖는 기판; 상기 다이 수용 캐비티 내에 배치된 마이크로 렌즈를 갖는 다이; 상기 다이 및 상기 기판 상에 형성된 유전체층; 상기 유전체층 상에 형성된 재배선 전도층(RDL)으로, 상기 RDL은 상기 다이 및 상기 전도성 트레이스들에 결합되며 상기 유전체층은 상기 마이크로 렌즈를 노출시키기 위한 오프닝을 갖는, 재배선 전도층(RDL); 및 상기 기판 상에 부착되며, 그 윗부분에 부착된 렌즈를 갖는 렌즈 홀더, 상기 렌즈 및 상기 마이크로 렌즈 사이에 부착된 필터를 포함하는 이미지 센서 모듈 구조를 제공한다. 이 구조는 상기 렌즈 홀더 내의 상기 기판의 상부 표면 상에 패시브 디바이스를 더 포함한다.
오프닝이 CMOS 이미지 센서(CIS)용 다이의 마이크로 렌즈 영역을 노출시키도록 유전체층 및 상부 보호층 내에 형성된다는 것이 주지되어야 한다. 코팅 IR 필터를 갖는 투명 커버가 보호를 위하여 마이크로 렌즈 위에 선택적으로 형성된다.
이미지 센서 칩들은 마이크로 렌즈 영역 상에서 보호층(필름)으로 코팅되어 왔다; 마이크로 렌즈 영역 상의 파티클 오염을 없앨 수 있는 발수 및 발유 특성을 가진 보호층(필름); 보호층(필름)의 두께는 바람직하게 약 0.1㎛ 내지 0.3㎛이며, 반사파지수(reflection index)는 공기 반사파지수 1에 가깝다. 이 공정은 SOG(spin on glass) 기술에 의하여 수행될 수 있으며, 실리콘 웨이퍼 형태 또는 패널 웨이퍼 형태(바람직하게는 이후 공정 중의 파티클 오염을 회피하기 위하여 실리콘 웨이퍼 형태로) 가공될 수 있다. 보호층의 재료들은 SiO2, Al2O3 또는 플루오르-폴리머(fluore-polymer) 등이 될 수 있다.
유전체층은 탄성 유전체층, 실리콘 유전체 기반 재료, BCB 또는 PI를 포함한다. 실리콘 유전체 기반 재료는 실록산 폴리머(SINR), 실리콘 산화물, 실리콘 질화물 또는 그 혼합물을 포함한다. 택일적으로 유전체층은 포토센시티브층을 포함한다. RDL은 관통홀 구조를 통해 하향으로 접촉하는 단자 패드들과 소통한다.
기판의 재료는 유기 에폭시 타입 FR4, FR5, BT, PCB(인쇄 회로 기판), 합금 또는 금속을 포함한다. 합금은 합금42 (42%Ni - 58%Fe) 또는 코바(Kovar)(29%Ni - 17%Co - 54%Fe)를 포함한다. 택일적으로 기판은 유리, 세라믹 또는 실리콘일 수 있다.
본 발명은 본 발명의 바람직한 실시예들과 첨부된 예시들을 가지고 더 상세히 설명될 것이다. 그럼에도 불구하고 본 발명의 바람직한 실시예들은 단지 예시를 위한 것이라는 것이 인식되어야 한다. 여기에 언급된 바람직한 실시예 외에도 본 발명은 명백히 설명된 것들에 부가하여 다른 넓은 범위의 실시예들로 실시될 수 있으며, 본 발명의 범위는 첨부하는 청구항에 구체화된 것처럼 명백히 제한되는 것은 아니다.
본 발명은 기판 안에 형성된 기설정된 캐비티를 갖는 기판을 이용하는 이미지 센서 모듈의 구조를 개시한다. 포토센시티브 재료가 다이 및 미리 형성된 기판 위에 코팅된다. 바람직하게, 포토센시티브 재료의 재료는 탄성 재료로 형성된다. 이미지 센서 칩용의 캐비티를 가진 PCB 마더 보드 및 빌드업층들을 포함하는 이미지 센서 모듈이 이용된다. 극도로 얇은 구조를 가진 이 모듈은 400㎛보다 작다. 이미지 센서 칩들은 마이크로 렌즈 상에 보호층을 형성하기 위하여 WLP로 가공될 수 있으며, 패시브(passive) 구성요소들을 가진 이 모듈 상에 RDL을 형성하기 위해 빌드업층들을 이용하여 가공될 수 있다. 마이크로 렌즈 상의 보호층은 칩의 파티클 오염을 방지할 수 있으며, 이는 발수/발유성(water/oil repellent)을 가지며 이 층의 두께는 0.5㎛보다 작다. IR 카트를 가진 렌즈 홀더는 PCB 마더 보드 상에(마이크로 렌즈 영역 상부에) 고정될 수 있다. 높은 생산량 및 고품질 가공이 본 발명에 의하여 달성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서 모듈의 횡단면도를 도시한 다. 도 1에 도시된 바와 같이, 이 구조는 다이(6)를 수용하기 위하여 그 안에 형성된 다이 수용 캐비티(4)를 갖는 기판(2)을 포함한다. 복수의 전도성 트레이스들(8)이 전기적 소통(communication)을 위하여 기판(2)에 형성된다. 단자 패드들(10)이 기판(2)의 하부 표면 상에 위치되며 트레이스들(8)에 연결된다. 렌즈 홀더(12)는 렌즈들의 이동 및 보호를 위하여 기판 위에 형성된다. 렌즈(14)는 렌즈 홀더(12)의 윗부분 상에 부착된다. 필터(16)는 렌즈 홀더(12) 내에 및 렌즈(14)와 기판(2)의 마이크로 렌즈(18) 사이에 위치되며, 필터(16)는 렌즈(14)와 결합하면 생략될 수 있다. 마이크로 렌즈(18)는 그 위에 형성된 보호층(20)을 포함한다.
다이(6)는 기판(2) 상의 다이 수용 캐비티(4) 내에 배치되며, 부착(다이 부착) 재료(22)에 의하여 고정된다. 아는 것처럼, 접점 패드들(본딩 패드들)(28)은 다이(6) 상에 형성된다. 포토센시티브층 또는 유전체층(24)은 다이(6) 위에 형성되며 다이(6)와 캐비티(4)의 측벽들 사이의 갭으로 충진된다. 복수의 오프닝들이 리소그래피 공정 또는 노광 및 현상 공정을 통해 유전체층(24) 내에 형성된다. 복수의 오프닝들은 접점 또는 I/O 패드들(28)에 각각 정렬된다. 또한 금속 트레이스로 언급되는 RDL(re-distribution layer; 재배선층)(30)이 상기 층 위에 형성된 금속층의 선택된 부분들을 제거함으로써 유전체층(24) 상에 형성되며, RDL(30)은 I/O 패드들(28)을 통해 다이(6)와 전기적으로 결합을 유지한다. RDL의 재료의 일부는 유전체층(24)의 오프닝들로 재충진될 것이며, 그럼으로써 본딩 패드(28) 위에서 접점 비어 금속(contact via metal)을 형성한다. 보호층(26)은 RDL(30)을 커버하도록 형성된다. 상기한 구조는 LGA 타입 이미지 센서 모듈을 구축한다.
오프닝(32)은 유전체층(26) 및 층(24) 내에 형성되어 CMOS 이미지 센서(CIS)용 다이(6)의 마이크로 렌즈(18)를 노출시킨다는 것이 주지되어야 한다. 보호층(20)은 마이크로 렌즈 영역 상의 마이크로 렌즈(18) 위에 형성될 수 있다. 오프닝(32)은 전형적으로 본 기술분야의 당업자에게 잘 알려진 바와 같이 포토리소그래피 공정에 의하여 형성된다. 하나의 경우에 있어서, 오프닝(32)의 아래 부분은 비어 오프닝(via opening)의 형성 중 오픈될 수 있다. 오프닝(32)의 윗부분은 보호층(20)의 침착(deposition) 이후 형성된다. 택일적으로 전체 오프닝(32)은 리소그래피에 의한 보호층(26)의 형성 이후에 형성된다. 이미지 센서 칩들은 마이크로 렌즈 영역 상에서 보호층(필름)(20)으로 코팅되어 왔다; 마이크로 렌즈 영역 상의 파티클 오염을 없앨 수 있는 발수 및 발유 특성을 가진 보호층(필름); 보호층(필름)(20)의 두께는 바람직하게 약 0.1㎛ 내지 0.3㎛이며, 반사파지수(reflection index)는 공기 반사파지수 1에 가깝다. 이 공정은 SOG(spin on glass) 기술에 의하여 수행될 수 있으며, 실리콘 웨이퍼 형태 또는 패널 웨이퍼 형태(바람직하게는 이후 공정 중의 파티클 오염을 회피하기 위하여 실리콘 웨이퍼 형태로) 가공될 수 있다. 보호층의 재료들은 SiO2, Al2O3 또는 플루오르-폴리머(fluore-polymer) 등이 될 수 있다. 마지막으로, 코팅 IR 필터를 가진 투명 커버(16)가 선택적으로 보호를 위하여 마이크로 렌즈(18) 위에 형성된다. 투명 커버(16)는 유리, 석영 등으로 이루어진다. 패시브 디바이스(28)는 기판 상에 및 렌즈 홀더(12) 내에 형성될 수 있다는 것이 주지되어야 한다.
도 2는 캐비티 영역(34)의 횡단면도를 도시한다. 도시로부터, 접점 금속 패드(36)가 기판(2) 상에 형성된다. 접점 비어(38)는 접점 금속 패드(36)에 정렬된다. 다이(6)는 RDL(30) 및 패드(28)를 통해 PCB 내의 트레이스들(8)과 소통할 수 있다. 층(24)의 재료는 다이(6)와 캐비티 측벽 사이의 갭으로 재충진된다.
택일적인 실시예가 도 3에 도시될 수 있으며, 대부분의 구조들은 도 1과 유사하므로, 상세한 설명은 생략한다. 제2 다이(40)가 기판(2)의 하부 표면 상에 및 렌즈 홀더(12) 외부에 부착된다. 하나의 경우에 있어서, 제2 다이(40)는 플립칩 범프들 및 RDL에 의해 부착된다. 제2 다이는 오토 포커스(auto focus)를 위해 DSP 또는 MCU이다. 유전체층(46)은 기판의 하부 표면 상에 형성된다. 관통홀 구조들(42)이 층(46) 내에 형성되며, 단자 접점 패드들(44)이 관통홀 구조들(42)과 결합된다. 제2 패시브 디바이스들(28a)이 기판(2)의 하부 표면 상에 형성될 수 있으며 유전체층(46)에 의해 커버될 수 있다.
도 4를 참조하면, 이는 도 3의 기판(2) 및 그 위에 형성된 구성요소들을 상세하게 도시한다. 제2 다이(40)는 기판(2)의 하부 표면 상에 트레이스들(8)에 결합하기 위한 솔더 조인트(40a)를 포함한다. 제1 및 제2 패시브 디바이스들은 SMT(표면 마운팅 기술)에 의해 형성될 수 있다.
택일적으로, 추가적인 다이 수용 캐비티(4a)가 도 5에 도시된 바와 같이 오토포커스를 위해 DSP 또는 MCU인 제2 다이(40)를 수용하기 위해 기판(2)의 하부 표면 상에 형성된다. 제2 RDL(48)이 전기 소통을 위하여 제2 다이(40) 상에 구축된다. 제2 패시브 디바이스들(28a)이 더 나은 토포그래피(topography)를 위해 기 판(2) 내에 형성될 수 있다. 단자 접점들(44)은 트레이스들(8)에 결합된다. 도 6은 도 5의 기판(2) 및 그 위에 형성된 구성요소들을 상세하게 도시한다. 제2 다이(40)는 부착 재료(40b)를 통해 캐비티(4a) 내에 부착된다. 유전체층(50)은 제2 다이(40) 상에 형성되며 제2 RDL(52)은 유전체층(50) 위로 형성된다. 보호층(54)은 보호를 위하여 제2 RDL(52) 상에 형성된다. 제2 패시브 디바이스들(28a)은 기판(2) 내에 임베딩될 수 있다. 범프 타입 단자 접점들(44)은 트레이스들(8)에 결합한다. 이러한 타입은 BGA(볼 그리드 어레이) 타입으로 불린다.
바람직하게는, 기판(2)의 재료는 FR5, BT(비스말레이미드 트리아진)와 같은 유기 기판, 형성된 캐비티를 갖는 PCB 또는 사전 에칭 회로를 갖는 합금42이다. 높은 유리 전이 온도(Tg)를 갖는 유기 기판은 에폭시 타입 FR5 또는 BT(비스말레이미드 트리아진) 타입 기판이다. 합금42는 42%Ni 및 58%Fe로 구성된다. 코바(Kovar)가 또한 사용될 수 있으며 이는 29%Ni, 17%Co, 54%Fe로 구성된다. 유리, 세라믹, 실리콘이 낮은 CTE로 인하여 기판으로써 이용될 수 있다. 캐비티(4, 4a)의 깊이의 디멘젼은 다이(6, 40)의 두께 보다 더 클 수 있다. 또한 더 깊어질 수 있다.
기판은 웨이퍼 형과 같은 라운드형일 수 있으며, 직경은 200, 300mm 또는 그 이상일 수 있다. 패널 형태와 같은 직사각형 타입이 이용될 수 있다. 기판(2)은 캐비티들(4) 및 빌트인 회로(8)를 갖고 형성된다.
본 발명의 하나의 실시예에 있어서, 유전체층(24)은 바람직하게 실록산 폴리머(SINR), 실리콘 산화물, 실리콘 질화물 및 그 혼합물을 포함하는 실리콘 유전체 재료들로 이루어지는 탄성 유전체 재료이다. 또 다른 실시예에 있어서, 유전체층은 벤조시크로브텐(BCB), 에폭시, 폴리이미드(PI) 또는 수지를 포함하는 물질에 의하여 구성된다. 바람직하게는, 간단한 공정을 위하여 포토센시티브층이다. 본 발명의 하나의 실시예에 있어서, 탄성 유전체층은 100(ppm/℃) 보다 큰 CTE, 약 40 퍼센트(바람직하게는 30퍼센트-50퍼센트)의 연신률 및 플라스틱과 고무 사이의 재료의 경도를 갖는 종류의 재료이다. 탄성 유전체층(24)의 두께는 온도 사이클링 테스트 중 RDL/유전체층 인터페이스에 축적된 응력에 따라 달라진다.
본 발명의 하나의 실시예에 있어서, RDL의 재료는 Ti/Cu/Au 합금 또는 Ti/Cu/Ni/Au 합금을 포함한다; RDL의 두께는 2㎛와 15㎛ 사이에 있다. Ti/Cu 합금은 시드 금속층들처럼 또한 스퍼터링 테크닉에 의하여 형성되며 Cu/Au 또는 Cu/Ni/Au 합금은 전기도금에 의하여 형성된다; RDL을 형성하기 위해 전기 도금 공정을 이용하는 것은 온도 사이클링 중 CTE 오매칭을 견디기에 충분히 두꺼운 RDL을 만들 수 있다. 금속 패드들(28)은 Al 또는 Cu 또는 그 조합이 될 수 있다. FO-WLP 구조의 경우에 탄성 유전체층으로써 SINR을, RDL 금속으로써 Cu를 이용한다. 여기에 도시되지는 않았으나 응력 분석에 따르면, RDL/유전체층 인터페이스에 축적된 응력은 감소된다.
도 1-6에 도시된 바와 같이, RDL 금속은 다이로부터 팬아웃하며 이 구조 아래서 단자 패드들(10 또는 44)을 향해 하향으로 소통한다(communicate). 이는 다이 위에 층들을 적층하고 그럼으로써 패키지의 두께를 증가시키는 종래 기술과 다르다. 종래 기술은 다이 패키지의 두께를 감소시키려는 규칙을 위반한다. 반대로 단자 패드들은 다이 패드들 사이드에 대향하는 표면 상에 위치된다. 소 통(communication) 트레이스들(8)은 기판(2)을 관통한다. 그러므로, 다이 패키지의 두께는 명백하게 감소한다. 본 발명의 패키지는 종래 기술보다 더 얇아질 것이다. 나아가 기판은 패키지 전에 미리 준비된다. 캐비티(4) 및 트레이스들(8)은 또한 기설정된다. 따라서 수득률(throguput)은 더 증가될 것이다. 본 발명은 RDL 위에 적층된 빌드업층들이 없는 팬아웃 WLP를 개시한다.
본 발명은 CIS 다이 캐비티를 갖는 PCB(FR5/BT)를 제공한다. 이후 다음 단계는 CIS 다이를 (청색 테이프 프레임으로부터) 선택하여(pick) 다이를 캐비티 내에 부착하는 것이다. 이후 부착 재료는 경화되며 다이 표면 및 금속 패드들은 클리닝된다. 빌드업층들(RDL) 공정은 RDL을 형성하기 위해 수행된다. 이후 피킹 앤 플레이싱(picking and placing) 툴에 의하여 PCB 상에 패시브 구성요소들을 피크 앤 플레이스한다. 이어서, IR 리플로우가 PCB 및 패시브 구성요소들을 솔더링하기 위해 이용되며, PCB의 플럭스 클리닝이 뒤따른다. 다음은 렌즈 홀더를 마운팅하여 PCB 상에 홀더를 고정하는 것이며 모듈 테스팅이 뒤따른다.
나아가 또 다른 방법은 플립칩 다이(DSP 또는 MCU) 및 패시브 구성요소들을 선택하는 단계를 포함하며, IR 리플로우가 수행되기 전에 기판의 하부 표면 상에 디바이스들을 부착하는 단계가 뒤따른다.
멀티 칩 어플리케이션을 위하여, 단계들은: CIS 다이 및 MCU/DSP 다이 캐비티들을 갖는 PCB(FR5/BT)를 제공하는 단계; MCU 다이/RC를 선택하여(picking) FR5/BT의 저면 상에 부착하는 단계; 표면을 경화하고 클리닝하고 빌드업층들을 형성하는 단계; CIS 다이를 선택하여 FR5/BT의 상부면 상에 부착하는 단계; 다이 표 면 및 금속 패드들을 경화 및 클리닝하는 단계; 빌드업층들(RDL)을 형성하는 단계; PCB 상에 패시브 구성요소들을 선택하여 배치하는 단계; PCB 및 패시브 구성요소들을 솔더링하기 위해 IR 리플로우하는 단계; PCB를 플럭스 클리닝하는 단계; 렌즈 홀더를 마운팅하여 PCB 상에 상기 홀더를 고정하는 단계; 모듈 테스팅하는 단계를 포함한다.
본 발명의 이점들은;
BGA/LGA 타입용 "커넥터" 없이 MB(마더 보드)와 연결하는 모듈
빌드업층들 공정이 MB 상의 CIS 모듈에 이용된다
극도로 얇은 모듈용 캐비티들을 가진 PCB
작은 풋 프린트(폼팩터)
CIS 모듈을 위한 간단한 공정
솔더 조인트 단자 핀들은 (LGA/BGA 타입용) 표준 포맷이다
MB로부터의 디솔더링에 의하여 재가공 가능한 모듈.
모듈/시스템 어셈블리로 제조 중 가장 높은 생산량.
보호층이 파티클 오염을 방지하기 위하여 마이크로 렌즈 상에 있다
가장 낮은 비용의 기판(PCB-FR4 또는 FR5/BT 타입)
빌드업층들 공정으로 인한 높은 생산량
본 발명의 바람직한 실시예들이 개시되었지만, 본 기술 분야의 통상의 지식을 가진 자들은 본 발명이 설명된 바람직한 실시예들로 제한되어서는 안된다는 것을 이해할 것이다. 오히려, 다음의 청구항에 의해 정해지는 것처럼 다양한 변화와 수정들이 본 발명의 정신 및 범위 내에서 이루어질 수 있다.
도 1은 본 발명에 따른 이미지 센서 모듈 구조의 횡단면도를 도시한다.
도 2는 본 발명에 따른 캐비티 영역 구조의 횡단면도를 도시한다.
도 3은 본 발명에 따른 이미지 센서 모듈 구조의 횡단면도를 도시한다.
도 4는 본 발명에 따른 이미지 센서 모듈 구조의 횡단면도를 도시한다.
도 5는 본 발명에 따른 이미지 센서 모듈 구조의 횡단면도를 도시한다.
도 6은 본 발명에 따른 이미지 센서 모듈 구조의 횡단면도를 도시한다.

Claims (8)

  1. 상부 표면 내에 형성된 제1 다이 수용 캐비티 및 내부에 전도성 트레이스들을 갖는 기판;
    상기 제1 다이 수용 캐비티 내에 배치된 마이크로 렌즈를 갖는 제1 다이;
    상기 제1 다이 및 상기 기판 상에 형성된 제1 유전체층;
    상기 제1 유전체층 상에 형성된 제1 재배선 전도층(RDL)으로, 상기 제1 RDL은 상기 제1 다이 및 상기 전도성 트레이스들에 결합되며 상기 제1 유전체층은 상기 마이크로 렌즈를 노출시키기 위한 오프닝을 갖는, 제1 재배선 전도층(RDL); 및
    상기 기판 상에 부착되며, 그 윗부분에 부착된 렌즈를 갖는 렌즈 홀더를 포함하는 이미지 센서 모듈 구조.
  2. 청구항 1에 있어서,
    상기 렌즈 홀더 내의 상기 기판의 상기 상부 표면 상의 제1 패시브 디바이스;
    상기 렌즈 및 상기 마이크로 렌즈 사이에 부착된 IR 필터;
    상기 제1 유전체층 내의 포토센시티브층;
    상기 마이크로 렌즈 상에 형성되어 파티클 오염을 방지하며, 발수(water repellent) 및 발유(oil repellent) 특성을 갖는 보호층을 더 포함하는 구조.
  3. 청구항 1에 있어서, 상기 기판의 하부 표면 상에 부착된 제2 다이를 더 포함하는 구조.
  4. 청구항 3에 있어서, 상기 제2 다이는 상기 기판의 상기 하부 표면으로 형성된 제2 다이 수용 캐비티 상에 부착되며, 상기 제2 다이의 활성 표면 상에 형성된 제2 RDL을 더 포함하는 구조.
  5. 청구항 3에 있어서,
    상기 기판을 커버하도록 상기 하부 표면 상에 형성된 보호 유전체층;
    상기 기판의 상기 하부 표면 상의 제2 패시브 디바이스;
    상기 기판의 상기 하부 표면에 형성된 단자 접점들을 더 포함하는 구조.
  6. 기판의 상부 표면 내에 형성된 다이 수용 캐비티 및 그 안에 형성된 전도성 트레이스를 갖는 기판을 제공하는 단계;
    다이를 선택하여(picking) 상기 캐비티로 부착하는 단계;
    다이 표면 및 I/O 패드들을 클리닝하는 단계;
    상기 다이 상에 RDL을 형성하는 단계;
    피킹 앤 플레이싱(picking and placing) 툴에 의하여 상기 기판 상의 패시브 구성요소들을 선택하여 배치하는 단계;
    IR 리플로우에 의하여 상기 패시브 구성요소들을 상기 기판 상에 솔더링하는 단계; 및
    상기 기판 상에 렌즈 홀더를 마운팅하는 단계를 포함하는 반도체 디바이스 패키지를 형성하는 방법.
  7. 청구항 6에 있어서,
    상기 IR 리플로우가 수행되기 전에 상기 기판의 하부 표면 상에 플립칩 다이를 부착하는 단계가 뒤따르는 플립칩 다이를 선택하는 단계;
    상기 IR 리플로우가 수행되기 전에 패시브 구성요소들을 상기 기판 상에 선택하여 배치하는 단계를 더 포함하는 방법.
  8. 상기 기판의 상하부 표면 내에 형성된 제1 및 제2 다이 수용 캐비티 및 그 안에 형성된 전도성 트레이스를 갖는 기판을 제공하는 단계;
    제1 다이 및 제2 다이를 상기 제1 및 제2 다이 수용 캐비티에 각각 선택하여 부착하는 단계;
    상기 제1 및 제2 다이 각각에 빌드업층들을 형성하는 단계; 및
    상기 기판 상에 렌즈 홀더를 마운팅하는 단계를 포함하는 반도체 디바이스 패키지를 형성하는 방법.
KR1020080007144A 2007-01-23 2008-01-23 이미지 센서 모듈 및 그 방법 KR20080069549A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/656,410 US20080173792A1 (en) 2007-01-23 2007-01-23 Image sensor module and the method of the same
US11/656,410 2007-01-23

Publications (1)

Publication Number Publication Date
KR20080069549A true KR20080069549A (ko) 2008-07-28

Family

ID=39640305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007144A KR20080069549A (ko) 2007-01-23 2008-01-23 이미지 센서 모듈 및 그 방법

Country Status (7)

Country Link
US (1) US20080173792A1 (ko)
JP (1) JP2008235869A (ko)
KR (1) KR20080069549A (ko)
CN (1) CN101232033A (ko)
DE (1) DE102008005607A1 (ko)
SG (1) SG144862A1 (ko)
TW (1) TW200835318A (ko)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010025401A2 (en) * 2008-08-29 2010-03-04 Vertical Circuits, Inc. Image sensor
US8629543B2 (en) 2007-06-11 2014-01-14 Invensas Corporation Electrically interconnected stacked die assemblies
US8680687B2 (en) 2009-06-26 2014-03-25 Invensas Corporation Electrical interconnect for die stacked in zig-zag configuration
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
US8884403B2 (en) 2008-06-19 2014-11-11 Iinvensas Corporation Semiconductor die array structure
US8912661B2 (en) 2009-11-04 2014-12-16 Invensas Corporation Stacked die assembly having reduced stress electrical interconnects
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US9305862B2 (en) 2008-03-12 2016-04-05 Invensas Corporation Support mounted electrically interconnected die assembly
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US11289519B2 (en) 2017-01-30 2022-03-29 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus
WO2023153914A1 (ko) * 2022-02-14 2023-08-17 주식회사 라이팩 센서 및 이를 이용한 tof 카메라

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
US8171625B1 (en) 2008-06-02 2012-05-08 Wavefront Research, Inc. Method of providing low footprint optical interconnect
JP4799594B2 (ja) * 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
JP5510877B2 (ja) * 2008-10-07 2014-06-04 株式会社リコー センサモジュール及びセンシング装置
JP5511180B2 (ja) * 2008-12-19 2014-06-04 キヤノン株式会社 固体撮像装置の製造方法及び固体撮像装置
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
CN101887878A (zh) * 2009-05-14 2010-11-17 艾普特佩克股份有限公司 光电传感器封装
JP5446623B2 (ja) * 2009-09-07 2014-03-19 大日本印刷株式会社 センサ素子モジュール
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8546900B2 (en) * 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
CN104094405B (zh) * 2012-02-07 2019-05-17 株式会社尼康 拍摄单元及拍摄装置
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
US8809984B2 (en) * 2012-08-02 2014-08-19 Larview Technologies Corporation Substrate connection type module structure
US9013017B2 (en) 2012-10-15 2015-04-21 Stmicroelectronics Pte Ltd Method for making image sensors using wafer-level processing and associated devices
US9059058B2 (en) 2012-10-22 2015-06-16 Stmicroelectronics Pte Ltd Image sensor device with IR filter and related methods
JP5542898B2 (ja) * 2012-10-24 2014-07-09 Ｊｘ日鉱日石金属株式会社 カメラモジュール及びチタン銅箔
CN102902135B (zh) * 2012-10-27 2016-01-20 宁波远大成立科技股份有限公司 一种自动对焦摄像头模组的制造方法
KR20140100323A (ko) * 2013-02-06 2014-08-14 삼성전자주식회사 3차원 일체형 광전 집적회로
TWI659648B (zh) * 2013-03-25 2019-05-11 新力股份有限公司 Solid-state imaging device and camera module, and electronic device
JP2013225705A (ja) * 2013-07-22 2013-10-31 Canon Inc 固体撮像装置の製造方法及び固体撮像装置
TWI662670B (zh) 2013-08-30 2019-06-11 精材科技股份有限公司 電子元件封裝體及其製造方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
CN103904094B (zh) * 2014-04-01 2017-06-20 苏州晶方半导体科技股份有限公司 影像传感器封装结构及其封装方法
US9324755B2 (en) * 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
US9525002B2 (en) 2015-01-05 2016-12-20 Stmicroelectronics Pte Ltd Image sensor device with sensing surface cavity and related methods
WO2016145005A1 (en) * 2015-03-09 2016-09-15 University Of Kentucky Research Foundation Rna nanoparticles for brain tumor treatment
WO2016143288A1 (en) * 2015-03-12 2016-09-15 Sony Corporation Imaging device, manufacturing method, and electronic device
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US9769398B2 (en) 2016-01-06 2017-09-19 Microsoft Technology Licensing, Llc Image sensor with large-area global shutter contact
TWI584418B (zh) * 2016-05-16 2017-05-21 Egis Tech Inc 指紋感測器及其封裝方法
US10290672B2 (en) * 2016-05-31 2019-05-14 Semiconductor Components Industries, Llc Image sensor semiconductor packages and related methods
US10242940B2 (en) * 2016-10-17 2019-03-26 Advanced Semiconductor Engineering, Inc. Fan-out ball grid array package structure and process for manufacturing the same
US20180226515A1 (en) * 2017-02-06 2018-08-09 Semiconductor Components Industries, Llc Semiconductor device and method of forming embedded thermoelectric cooler for heat dissipation of image sensor
US10644046B2 (en) * 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
US10728435B2 (en) 2017-06-23 2020-07-28 Shoppertrak Rct Corporation Image capture device with flexible circuit board
KR102380823B1 (ko) 2017-08-16 2022-04-01 삼성전자주식회사 발열체를 포함하는 칩 구조체
CN107425031B (zh) * 2017-09-05 2022-03-01 盛合晶微半导体(江阴)有限公司 背照式cmos传感器的封装结构及封装方法
JP2019216187A (ja) 2018-06-13 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US10958812B2 (en) * 2018-06-18 2021-03-23 Shoppertrak Rct Corporation Optical lens support
CN110752225B (zh) * 2018-07-23 2022-07-12 宁波舜宇光电信息有限公司 感光组件及其制作方法
CN114944407A (zh) * 2018-09-21 2022-08-26 中芯集成电路（宁波）有限公司 光电传感集成***、镜头模组、电子设备
CN109461746A (zh) * 2018-09-30 2019-03-12 华为技术有限公司 一种摄像头组件、组装方法以及终端
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
CN111866323A (zh) 2019-04-30 2020-10-30 宁波舜宇光电信息有限公司 摄像模组及其感光组件、电子设备和制备方法
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US12010416B1 (en) * 2019-09-27 2024-06-11 Apple Inc. Camera module including embedded ceramic substrate package
US20210153725A1 (en) * 2019-11-22 2021-05-27 Lake Region Manufacturing, Inc. Guidewire And Catheter System For In-Vivo Forward Viewing Of The Vasculature
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US20230005976A1 (en) * 2020-01-22 2023-01-05 Hitachi Astemo, Ltd. Imaging device
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
WO2021200094A1 (ja) * 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11869916B2 (en) 2020-11-13 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for bonding improvement
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US12035060B2 (en) * 2021-11-05 2024-07-09 Omnivision Technologies, Inc. Stacked image sensor

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629543B2 (en) 2007-06-11 2014-01-14 Invensas Corporation Electrically interconnected stacked die assemblies
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US9824999B2 (en) 2007-09-10 2017-11-21 Invensas Corporation Semiconductor die mount by conformal die coating
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
US9252116B2 (en) 2007-09-10 2016-02-02 Invensas Corporation Semiconductor die mount by conformal die coating
US9305862B2 (en) 2008-03-12 2016-04-05 Invensas Corporation Support mounted electrically interconnected die assembly
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US9508689B2 (en) 2008-05-20 2016-11-29 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8884403B2 (en) 2008-06-19 2014-11-11 Iinvensas Corporation Semiconductor die array structure
WO2010025401A2 (en) * 2008-08-29 2010-03-04 Vertical Circuits, Inc. Image sensor
WO2010025401A3 (en) * 2008-08-29 2010-06-03 Vertical Circuits, Inc. Image sensor
US8680687B2 (en) 2009-06-26 2014-03-25 Invensas Corporation Electrical interconnect for die stacked in zig-zag configuration
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US9490230B2 (en) 2009-10-27 2016-11-08 Invensas Corporation Selective die electrical insulation by additive process
US8912661B2 (en) 2009-11-04 2014-12-16 Invensas Corporation Stacked die assembly having reduced stress electrical interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9666513B2 (en) 2015-07-17 2017-05-30 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9859257B2 (en) 2015-12-16 2018-01-02 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US11289519B2 (en) 2017-01-30 2022-03-29 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus
WO2023153914A1 (ko) * 2022-02-14 2023-08-17 주식회사 라이팩 센서 및 이를 이용한 tof 카메라

Also Published As

Publication number Publication date
DE102008005607A1 (de) 2008-10-23
CN101232033A (zh) 2008-07-30
SG144862A1 (en) 2008-08-28
JP2008235869A (ja) 2008-10-02
TW200835318A (en) 2008-08-16
US20080173792A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
US7498556B2 (en) Image sensor module having build-in package cavity and the method of the same
KR20080069549A (ko) 이미지 센서 모듈 및 그 방법
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US20090008729A1 (en) Image sensor package utilizing a removable protection film and method of making the same
US20080191333A1 (en) Image sensor package with die receiving opening and method of the same
US7863105B2 (en) Image sensor package and forming method of the same
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US7919410B2 (en) Packaging methods for imager devices
US20080274579A1 (en) Wafer level image sensor package with die receiving cavity and method of making the same
KR20080075450A (ko) 다이 수용 캐비티를 갖는 웨이퍼 레벨 이미지 센서 패키지및 그 방법
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
US20090085134A1 (en) Wafer-level image sensor module, method of manufacturing the same, and camera module
US20080224306A1 (en) Multi-chips package and method of forming the same
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
KR20080052491A (ko) 멀티-칩 패키지 구조 및 그 제조 방법
US20080157340A1 (en) RF module package
CN112166504A (zh) 摄像装置
US20080197480A1 (en) Semiconductor device package with multi-chips and method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application