DE102008004183A1 - Integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren darin und Verfahren zur Herstellung desselben - Google Patents

Integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren darin und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102008004183A1
DE102008004183A1 DE200810004183 DE102008004183A DE102008004183A1 DE 102008004183 A1 DE102008004183 A1 DE 102008004183A1 DE 200810004183 DE200810004183 DE 200810004183 DE 102008004183 A DE102008004183 A DE 102008004183A DE 102008004183 A1 DE102008004183 A1 DE 102008004183A1
Authority
DE
Germany
Prior art keywords
layer
metal
electrically conductive
integrated circuit
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200810004183
Other languages
English (en)
Inventor
Seokjun Won
Hokyu Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070003836A external-priority patent/KR100881621B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008004183A1 publication Critical patent/DE102008004183A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Die Erfindung bezieht sich auf ein integriertes Schaltkreisbauelement, das Kohlenstoffnanoröhren für Zwischenverbindungszwecke beinhaltet, sowie auf ein Verfahren zur Herstellung eines derartigen integrierten Schaltkreisbauelements. Erfindungsgemäß beinhaltet ein integriertes Schaltkreisbauelement einen ersten Metallbereich (124) auf einem integrierten Schaltkreissubstrat, eine elektrisch leitfähige Barrierenschicht (132) auf dem ersten Metallbereich, um eine Ausdiffusion zu verhindern, einen zweiten Metallbereich (134) mit einem katalytischen Metall darin auf der elektrisch leitfähigen Barrierenschicht, eine elektrisch isolierende Schicht (140) auf dem zweiten Metallbereich, wobei die elektrisch isolierende Schicht eine Öffnung (142) darin aufweist, um einen Teil des zweiten Metallbereichs freizulegen, und eine Mehrzahl von Nanoröhren (144), die sich in der Öffnung erstrecken und durch den freigelegten Teil des zweiten Metallbereichs und die elektrisch leitfähige Barrienschicht mit dem ersten Metallbereich elektrisch gekoppelt sind. Verwendung in der integrierten Schaltkreisbauelementfertigungstechnologie.

Description

  • Die Erfindung bezieht sich auf ein integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren für Zwischenverbindungszwecke sowie auf ein Verfahren zur Herstellung eines derartigen integrierten Schaltkreisbauelements.
  • Integrierte Schaltkreisbauelemente mit hochintegrierten Halbleiterbauelementen darin verwenden typischerweise vertikale Zwischenverbindungsstrukturen, um vertikal separierte leitfähige Leitungen und Halbleiterbauelementstrukturen und -bereiche miteinander zu verbinden. Da jedoch die Integrationsdichte von Halbleiterbauelementen in einem integrierten Schaltkreis zugenommen hat, haben sich die Linienbreiten und Querschnittbreiten von leitfähigen Leitungen und vertikalen Zwischenverbindungsstrukturen typischerweise verringert. Diese Abnahme der Abmessungen der leitfähigen Leitungen und vertikalen Zwischenverbindungsstrukturen hat eine Notwendigkeit für Zwischenverbindungsmaterialien mit niedrigeren spezifischen elektrischen Widerständen erhöht. Um dieser zunehmenden Notwendigkeit nachzukommen, wurden Zwischenverbindungsstrukturen entwickelt, die hochleitfähige Kohlenstoffnanoröhrenstrukturen beinhalten. Ein Beispiel für eine herkömmliche Zwischenverbindungsstruktur, die Kohlenstoffnanoröhren beinhaltet, ist in der Patentschrift US 7.247.897 offenbart, deren Offenbarung durch Verweis hierin aufgenommen wird.
  • Weitere herkömmliche Zwischenverbindungsstrukturen, die Kohlenstoffnanoröhren enthalten, sind in den Offenlegungsschriften US 2004/0182600 A1 , US 2006/0071334 A1 und US 2006/0071344 A1 offenbart. Außerdem sind integrierte Schaltkreisbauelemente, die Kohlenstoffnanoröhren-Durchkontakte mit Mehrfachwänden enthalten, in einem Artikel von Mizuhisa Nihei et al., "Carbon Nanotube Vias for Future LSI Interconnects", Proceedings of the IEEE International Interconnect Technology Conference 2004, Seiten 251 bis 253 und einem Artikel von Mizuhisa Nihei et al., "Low-resistance Multi-walled Carbon Nanotube Vias with Parallel Channel Conduction of Inner Shells", Proceedings of the IEEE International Interconnect Technology Conference 2005, 6. bis 8. Juni, Seiten 234 bis 236 offenbart.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines integrierten Schaltkreisbauelements sowie eines Verfahrens zur Herstellung desselben zugrunde, die ein verbessertes Herstellen von elektrischen Zwischenverbindungsstrukturen unter Verwendung von Kohlenstoffnanoröhren erlauben.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines integrierten Schaltkreisbauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 12. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
  • 1A bis 1E Querschnittansichten von Zwischenstrukturen sind, die ein Verfahren zur Herstellung eines integrierten Schaltkreisbauelements darstellen,
  • 2A bis 2E Querschnittansichten von Zwischenstrukturen sind, die ein weiteres Verfahren zur Herstellung eines integrierten Schaltkreisbauelements darstellen,
  • 3A bis 3D Querschnittansichten von Zwischenstrukturen sind, die ein weiteres Verfahren zur Herstellung eines integrierten Schaltkreisbauelements darstellen, und
  • 4A bis 4C Querschnittansichten von Zwischenstrukturen sind, die ein weiteres Verfahren zur Herstellung eines integrierten Schaltkreisbauelements darstellen.
  • Bezugnehmend auf die 1A bis 1E umfasst ein erstes Verfahren zur Herstellung eines integrierten Schaltkreisbauelements, das elektrische Zwischenverbindungen darin enthält, das Bilden einer ersten Zwischenisolationsschicht 110 auf einem Halbleitersubstrat 100 und das anschließende Bilden einer Vertiefung (z. B. einer Grabenstruktur) in der ersten Zwischenisolationsschicht 110. Diese Vertiefung 112 kann durch selektives Ätzen der ersten Zwischenisolationsschicht 110 unter Verwendung einer Maske (nicht gezeigt) gebildet werden. Wie in 1A dargestellt, kann die erste Zwischenisolationsschicht 110 direkt auf einer Hauptoberfläche des Halbleitersubstrats 100 gebildet werden, es können jedoch eine oder mehrere weitere zwischenliegende Schichten oder Bauelementstrukturen (nicht gezeigt) zwischen dem Halbleitersubstrat 100 und der ersten Zwischenisolationsschicht 110 gebildet werden. Die erste Zwischenisolationsschicht 110 kann aus einem dielektrischen Ma terial, wie zum Beispiel Siliciumdioxid, oder einem dielektrischen Material mit niedrigem k gebildet werden, wie SiCOH.
  • Ein Boden und Seitenwände der Vertiefung 112 werden dann mit einer ersten elektrisch leitfähigen Barrierenschicht 122 überzogen. Gemäß einigen entsprechenden Ausführungsformen der Erfindung kann diese erste elektrisch leitfähige Barrierenschicht 122 als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt ist, die aus mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Außerdem wird eine erste Kupferstruktur 124 in der Vertiefung 112 zum Beispiel unter Verwendung einer Kupferdamaszenerbildungstechnik gebildet, die ein Planarisieren einer aufgebrachten Kupferschicht während einer ausreichenden Zeitdauer beinhaltet, um die erste Kupferstruktur 124 zu definieren. Der Schritt des Planarisierens einer Kupferschicht kann ein chemisch-mechanisches Polieren der Kupferschicht beinhalten. Wie durch 1A dargestellt, erstreckt sich die erste elektrisch leitfähige Barrierenschicht 122 zwischen der ersten Kupferstruktur 124 und der ersten Zwischenisolationsschicht 110. Die Barrierenschicht 122 wirkt dahingehend, dass sie eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 in die umgebende erste Zwischenisolationsschicht 110 verhindert. Die Barrierenschicht 122 und die erste Kupferstruktur 124 definieren zusammen eine elektrisch leitfähige Struktur 120.
  • Nunmehr bezugnehmend auf 1B wird dann eine zweite elektrisch leitfähige Barrierenschicht 132 auf einer Oberseite der ersten Kupferstruktur 124 gebildet. Diese zweite elektrisch leitfähige Barrierenschicht 132, die eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 verhindert, kann zum Beispiel unter Verwendung einer stromlosen Plattierungstechnik selektiv auf der ersten Kupferstruktur 124 gebildet wer den. Die zweite elektrisch leitfähige Barrierenschicht 132 kann als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen (z. B. einer Co-W-P-Legierung), mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Die zweite elektrisch leitfähige Barrierenschicht 132 kann zum Beispiel als eine Metallschicht gebildet werden, die aus einer Gruppe ausgewählt wird, die aus Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd und In besteht. 1B stellt außerdem die Bildung einer katalytischen Metallschicht 134 auf der zweiten elektrisch leitfähigen Barrierenschicht 132 zum Beispiel unter Verwendung einer stromlosen Plattierungstechnik dar. Gemäß entsprechenden Ausführungsformen der Erfindung kann die katalytische Metallschicht 134 ein Material beinhalten, das aus einer Gruppe ausgewählt ist, die aus Eisen, Nickel und Kobalt sowie Kombinationen derselben besteht.
  • Nunmehr bezugnehmend auf die 1C bis 1D wird eine zweite Zwischenisolationsschicht 140 auf der ersten Zwischenisolationsschicht 110 gebildet und dann strukturiert, um eine Öffnung 142 darin zu definieren, die eine Oberseite der katalytischen Metallschicht 134 freilegt. Die zweite Zwischenisolationsschicht 140 kann aus einem dielektrischen Material, wie Siliciumdioxid, oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH. Die Bildung der Öffnung 142 in der zweiten Zwischenisolationsschicht 140 kann in der Bildung eines nativen Oxides (nicht gezeigt) auf der katalytischen Metallschicht 134 resultieren, was die nachfolgende Bildung von Kohlenstoffnanoröhren auf der katalytischen Metallschicht 140 verhindern kann. Dieses native Oxid kann mittels Durchführen eines chemischen Reduktionsprozesses entfernt werden, der ein Einwirken eines Wasserstoffgases bei einer Temperatur in einem Bereich zwischen etwa 200°C und etwa 400°C auf die zweite Zwischenisolationsschicht 140 oder ein Einwirken eines Wasserstoffplasmas bei einer Temperatur in einem Bereich zwischen etwa 25°C und etwa 450°C auf die zweite Zwischenisolationsschicht 140 beinhaltet.
  • Dann wird eine Mehrzahl von Kohlenstoffnanoröhren 144 in der Öffnung 142 unter Verwendung der katalytischen Metallschicht 134 gebildet, um die Rate der Nanoröhrenbildung innerhalb der Öffnung 142 zu steigern. Diese Kohlenstoffnanoröhren 144 können unter Verwendung herkömmlicher Techniken gebildet werden, wie chemischer Gasphasenabscheidung, plasmaunterstützter chemischer Gasphasenabscheidung, atomarer Schichtdeposition und plasmaunterstützter atomarer Schichtdeposition. Wie dargestellt, sind die Kohlenstoffnanoröhren 144 durch die katalytische Metallschicht 134 und die zweite elektrisch leitfähige Barrierenschicht 132 mit der ersten Kupferstruktur 124 elektrisch verbunden. Die durch 1D dargestellte vertikale Zwischenverbindungsstruktur kann durch Bilden einer elektrisch leitfähigen Struktur 150 fertiggestellt werden, die sich auf der zweiten Zwischenisolationsschicht 140 erstreckt und die Mehrzahl von Kohlenstoffnanoröhren 144 elektrisch kontaktiert, wie durch 1E dargestellt. Weitere Materialien, die als ein katalytisches Metall für die Nanoröhrenbildung fungieren können, umfassen Wolfram, Yttrium, Palladium, Platin und Gold.
  • Nunmehr bezugnehmend auf die 2A bis 2E umfasst ein Verfahren zur Bildung elektrischer Zwischenverbindungen gemäß einer weiteren Ausführungsform der Erfindung das Bilden einer ersten Zwischenisolationsschicht 110 auf einem Halbleitersubstrat 100 und anschließendes Bilden einer Vertiefung 112 (z. B. einer Grabenstruktur) in der ersten Zwischenisolationsschicht 110 durch selektives Ätzen der ersten Zwischenisolationsschicht 110 unter Verwendung einer Maske (nicht gezeigt). Wie durch 2A dargestellt, kann die erste Zwischenisolationsschicht 110 direkt auf einer Hauptoberfläche des Halbleitersubstrats 100 gebildet werden, es können jedoch eine oder mehrere weitere zwischenliegende Schichten oder Strukturen (nicht gezeigt) zwischen dem Halbleitersubstrat 100 und der ersten Zwischenisolationsschicht 110 ausgebildet sein. Die erste Zwischenisolationsschicht 110 kann aus einem dielektrischen Material, wie Siliciumdioxid, oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH.
  • Dann werden ein Boden und Seitenwände der Vertiefung 112 mit einer ersten elektrisch leitfähigen Barrierenschicht 122 überzogen. Gemäß entsprechenden Ausführungsformen der Erfindung kann diese erste elektrisch leitfähige Barrierenschicht 122 als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Außerdem wird eine erste Kupferstruktur 124 unter Verwendung zum Beispiel einer Kupferdamaszenerbildungstechnik in der Vertiefung 112 gebildet, die ein Planarisieren einer aufgebrachten Kupferschicht während einer ausreichenden Zeitdauer beinhaltet, um die erste Kupferstruktur 124 zu definieren. Der Schritt des Planarisierens einer Kupferschicht kann ein chemisch mechanisches Polieren der Kupferschicht beinhalten. Wie durch 2A dargestellt, erstreckt sich die erste elektrisch leitfähige Barrierenschicht 122 zwischen der ersten Kupferstruktur 124 und der ersten Zwischenisolationsschicht 110. Die Barrierenschicht 122 dient dazu, eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 in die umgebende erste Zwischenisolationsschicht 110 zu verhindern. Die Barrierenschicht 122 und die erste Kupferstruktur definieren zusammen eine elektrisch leitfähige Struktur 120.
  • Nunmehr bezugnehmend auf 2B wird dann eine zweite elektrisch leitfähige Barrierenschicht 132 auf einer Oberseite der ersten Kupfer struktur 124 gebildet. Diese zweite elektrisch leitfähige Barrierenschicht 132, die eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 verhindert, kann zum Beispiel unter Verwendung einer stromlosen Plattierungstechnik selektiv auf der ersten Kupferstruktur 124 gebildet werden. Die zweite elektrisch leitfähige Barrierenschicht 143 kann als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen (z. B. eine Co-W-P-Legierung), mit Bor dotieren Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Zum Beispiel kann die zweite elektrisch leitfähige Barrierenschicht 132 aus einer Metallschicht gebildet werden, die aus einer Gruppe ausgewählt ist, die aus Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd und In besteht. 2B stellt außerdem die Bildung einer katalytischen Metallschicht 134 auf der zweiten elektrisch leitfähigen Barrierenschicht 132 zum Beispiel unter Verwendung einer stromlosen Plattierungstechnik dar. Gemäß entsprechenden Ausführungsformen der Erfindung kann die katalytische Metallschicht 134 ein Material beinhalten, das aus einer Gruppe ausgewählt wird, die aus Eisen, Nickel und Kobalt sowie Kombinationen derselben besteht, es können jedoch auch andere Materialien verwendet werden, die als ein katalytisches Metall für eine Kohlenstoffnanoröhrenbildung fungieren.
  • Nunmehr bezugnehmend auf die 2C bis 2D wird eine zweite Zwischenisolationsschicht 140 auf der ersten Zwischenisolationsschicht 110 gebildet. Die zweite Zwischenisolationsschicht 140 kann aus einem dielektrischen Material, wie Siliciumdioxid, oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH. Die zweite Zwischenisolationsschicht 140 kann dann unter Verwendung herkömmlicher Techniken selektiv strukturiert werden, um eine Vertiefung 143 darin zu definieren und außerdem eine Öffnung 142 (z. B. eine Durchkontaktöffnung) zu definieren, die sich durch die zweite Zwischenisolationsschicht 140 hindurch erstreckt und eine Oberseite der katalytischen Metallschicht 134 freilegt.
  • Dann wird eine Mehrzahl von Kohlenstoffnanoröhren 144 unter Verwendung der katalytischen Metallschicht 134 in der Öffnung 142 gebildet, um die Rate der Nanoröhrenbildung innerhalb der Öffnung 142 (z. B. einer Durchkontaktöffnung) zu steigern. Diese Kohlenstoffnanoröhren 144 können unter Verwendung herkömmlicher Techniken gebildet werden, wie chemischer Gasphasenabscheidung, plasmaunterstützter chemischer Gasphasenabscheidung, atomarer Schichtdeposition und plasmaunterstützter atomarer Schichtdeposition. Wie dargestellt, sind diese Kohlenstoffnanoröhren 144 durch die katalytische Metallschicht 134 und die zweite elektrisch leitfähige Barrierenschicht 132 mit der ersten Kupferstruktur 124 elektrisch verbunden.
  • Nunmehr bezugnehmend auf 2E wird eine dritte Barrierenmetallschicht 152 in der Vertiefung 143 aufgebracht, um einen Boden und Seitenwände derselben zu überziehen und die Kohlenstoffnanoröhren 144 zu bedecken. Eine Kupferstruktur 154 kann auf der dritten Barrierenmetallschicht 152 gebildet werden, um eine Kupferdamaszenerstruktur 150 zu ergeben, die mit den Kohlenstoffnanoröhren 144 elektrisch gekoppelt ist. Diese dritte Barrierenmetallschicht 152 kann ein Material wie Titannitrid, Tantal, Tantalnitrid, Wolfram und Wolframnitrid beinhalten, es können jedoch auch andere Barrierenmaterialien verwendet werden.
  • Nunmehr bezugnehmend auf die 3A bis 3D beinhaltet ein Verfahren zur Herstellung von elektrischen Zwischenverbindungen gemäß einer weiteren Ausführungsform der Erfindung das Bilden einer ersten Zwischenisolationsschicht 110 auf einem Halbleitersubstrat 100 und das anschließende Bilden einer Vertiefung 112 (z. B. einer Grabenstruktur) in der ersten Zwischenisolationsschicht 110 durch selektives Ätzen der ersten Zwischenisolationsschicht 110 unter Verwendung einer Maske (nicht gezeigt). Wie durch 3A dargestellt, kann die erste Zwischenisolationsschicht 110 direkt auf einer Hauptoberfläche des Halbleitersubstrats 100 gebildet werden, es können jedoch eine oder mehrere weitere zwischenliegende Schichten und/oder Strukturen (nicht gezeigt) zwischen dem Halbleitersubstrat 100 und der ersten Zwischenisolationsschicht 110 gebildet werden. Die erste Zwischenisolationsschicht 110 kann aus einem dielektrischen Material wie Siliciumdioxid oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH.
  • Dann werden ein Boden und Seitenwände der Vertiefung 112 mit einer ersten elektrisch leitfähigen Barrierenschicht 122 überzogen. Gemäß entsprechenden Ausführungsformen der Erfindung kann diese erste elektrisch leitfähige Barrierenschicht 122 als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Außerdem wird eine erste Kupferstruktur 124 zum Beispiel unter Verwendung einer Kupferdamaszenerbildungstechnik in der Vertiefung 112 gebildet, die das Planarisieren einer Kupferschicht während einer ausreichenden Zeitdauer beinhaltet, um die erste Kupferstruktur 124 zu definieren. Der Schritt des Planarisierens einer Kupferschicht kann ein chemisch-mechanisches Polieren der Kupferschicht beinhalten. Wie durch 3A dargestellt, erstreckt sich die erste elektrisch leitfähige Barrierenschicht 122 zwischen der ersten Kupferstruktur 124 und der ersten Zwischenisolationsschicht 110. Die Barrierenschicht 122 dient dazu, eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 in die umgebende erste Zwischenisolationsschicht 110 zu verhindern. Die Barrierenschicht 122 und die erste Kup ferstruktur 124 definieren zusammen eine elektrisch leitfähige Struktur 120.
  • Nunmehr bezugnehmend auf 3B wird dann eine zweite elektrisch leitfähige Barrierenschicht 132 auf einer Oberseite der ersten Kupferstruktur 124 gebildet. Diese zweite elektrisch leitfähige Barrierenschicht 132, die eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 verhindert, kann unter Verwendung einer stromlosen Plattierungstechnik selektiv auf der ersten Kupferstruktur 124 gebildet werden. Die zweite elektrisch leitfähige Barrierenschicht 132 kann als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen (z. B. einer Co-W-P-Legierung), mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Zum Beispiel kann die zweite elektrisch leitfähige Barrierenschicht 132 als eine Metallschicht gebildet werden, die aus einer Gruppe ausgewählt wird, die aus Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd und In besteht. 3B stellt außerdem die Bildung einer katalytischen Metallschicht 134 auf der zweiten elektrisch leitfähigen Barrierenschicht 132 zum Beispiel unter Verwendung einer stromlosen Plattierungstechnik dar. Gemäß entsprechenden Ausführungsformen der Erfindung kann die katalytische Metallschicht 134 ein Material beinhalten, das aus einer Gruppe ausgewählt wird, die aus Eisen, Nickel und Kobalt sowie Kombinationen derselben besteht, es können jedoch auch andere Materialien verwendet werden. 3B stellt außerdem die Bildung einer elektrisch leitfähigen Deckschicht 136 auf der katalytischen Metallschicht dar. Diese Deckschicht beinhaltet ein Material, das so konfiguriert ist, dass eine Ausdiffusion von Sauerstoff aus einer nachfolgend gebildeten dielektrischen Zwischenschicht in die katalytische Metallschicht 134 verhindert wird und außerdem eine Überätzschädigung verhindert wird, die während eines nachfolgenden Prozessschritts oder nachfolgender Prozessschritte an der katalytischen Metallschicht 134 auftreten kann. Die Deckschicht 136 kann ein Material enthalten, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen (z. B. einer Co-W-P-Legierung), mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht, es können jedoch auch andere Materialien verwendet werden.
  • Nunmehr bezugnehmend auf die 3C bis 3D wird eine zweite Zwischenisolationsschicht 140 auf der ersten Zwischenisolationsschicht 110 gebildet. Die zweite Zwischenisolationsschicht 140 kann aus einem dielektrischen Material wie Siliciumdioxid oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH. Die zweite Zwischenisolationsschicht 140 kann dann unter Verwendung herkömmlicher Techniken selektiv strukturiert werden, um eine Öffnung 142 darin zu definieren, die sich durch die zweite Zwischenisolationsschicht 140 und die elektrisch leitfähige Deckschicht 136 hindurch erstreckt und die katalytische Metallschicht 134 freilegt. Dann wird eine Mehrzahl von Kohlenstoffnanoröhren 144 unter Verwendung der katalytischen Metallschicht 134 in der Öffnung 142 gebildet, um die Rate der Nanoröhrenbildung innerhalb der Öffnung 142 (z. B. einer Durchkontaktöffnung) zu steigern. Diese Kohlenstoffnanoröhren 144 können unter Verwendung herkömmlicher Techniken gebildet werden, wie chemischer Gasphasenabscheidung, plasmaunterstützter chemischer Gasphasenabscheidung, atomarer Schichtdeposition und plasmaunterstützter atomarer Schichtdeposition. Wie durch 3D dargestellt, sind diese Kohlenstoffnanoröhren 144 durch die katalytische Metallschicht 134 und die zweite elektrisch leitfähige Barrierenschicht 132 mit der ersten Kupferstruktur 124 elektrisch verbunden. Die durch die 3D dargestellte vertikale Zwischenverbindungsstruktur kann mittels Bilden einer elektrisch leitfähigen Struktur 150 fertiggestellt werden, die sich auf der zweiten Zwischeniso lationsschicht 140 erstreckt und die Mehrzahl von Kohlenstoffnanoröhren 144 elektrisch kontaktiert.
  • Nunmehr bezugnehmend auf die 4A bis 4C umfasst ein Verfahren zur Herstellung elektrischer Zwischenverbindungen gemäß einer weiteren Ausführungsform der Erfindung das Bilden einer ersten Zwischenisolationsschicht 110 auf einem Halbleitersubstrat 100 und das anschließende Bilden einer Vertiefung 112 (z. B. einer Grabenstruktur) in der ersten Zwischenisolationsschicht 110 durch selektives Ätzen der ersten Zwischenisolationsschicht 110 unter Verwendung einer Maske (nicht gezeigt). Wie durch 4A dargestellt, kann die erste Zwischenisolationsschicht 110 direkt auf einer Hauptoberfläche des Halbleitersubstrats 100 gebildet werden, es können jedoch eine oder mehrere weitere zwischenliegende Schichten und/oder Strukturen (nicht gezeigt) zwischen dem Halbleitersubstrat 100 und der ersten Zwischenisolationsschicht 110 gebildet werden. Die erste Zwischenisolationsschicht 110 kann aus einem dielektrischen Material wie Siliciumdioxid oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH.
  • Dann werden ein Boden und Seitenwände der Vertiefung 112 mit einer ersten elektrisch leitfähigen Barrierenschicht 122 überzogen. Gemäß entsprechenden Ausführungsformen der Erfindung kann diese erste elektrisch leitfähige Barrierenschicht 122 als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Außerdem wird eine erste Kupferstruktur 124 zum Beispiel unter Verwendung einer Kupferdamaszenerbildungstechnik in der Vertiefung 112 gebildet, die ein Planarisieren einer Kupferschicht während einer ausreichenden Zeitdauer beinhaltet, um die erste Kupferstruktur 124 zu definieren. Der Schritt des Planarisierens einer Kupferschicht kann ein chemisch-mechanisches Polieren der Kupferschicht beinhalten.
  • Nunmehr bezugnehmend auf 4B wird ein Schritt durchgeführt, um die erste Zwischenisolationsschicht 110 während einer ausreichenden Zeitdauer selektiv zurückzuätzen, um obere Seitenwände der ersten elektrisch leitfähigen Barrierenschicht 122 freizulegen. Dann wird eine Folge von Plattierungsschritten (z. B. stromloses Plattieren) durchgeführt, um (i) eine zweite elektrisch leitfähige Barrierenschicht 132' auf die freigelegten Seitenwände der ersten elektrisch leitfähigen Barrierenschicht 122 und eine Oberseite der ersten Kupferstruktur 124 zu plattieren und (ii) eine katalytische Metallschicht 134' auf die zweite elektrisch leitfähige Barrierenschicht 132' zu plattieren, wie dargestellt.
  • Nunmehr bezugnehmend auf 4C kann die durch 4B dargestellte Zwischenstruktur mehrere Male über das Halbleitersubstrat 100 hinweg wiederholt werden, um eine Mehrzahl von ersten Kupferstrukturen 124 zu ergeben, die sich innerhalb von Seite an Seite liegenden Vertiefungen innerhalb der ersten Zwischenisolationsschicht 110 befinden. Dann wird eine zweite Zwischenisolationsschicht 140 auf der ersten Zwischenisolationsschicht 110 aufgebracht, wie dargestellt, und eine Mehrzahl von Öffnungen 142 wird innerhalb der zweiten Zwischenisolationsschicht 140 gebildet. Wie dargestellt kann, wenn die benachbarten ersten Kupferstrukturen 124 ausreichend dicht sind, dann innerhalb der zweiten Zwischenisolationsschicht 140 an einer Grenzfläche zu der ersten Zwischenisolationsschicht 110 vorteilhafterweise ein Hohlraum 146 gebildet werden, wenn die zweite Zwischenisolationsschicht aufgebracht wird. Das Vorhandensein dieses Hohlraums 146 kann die effektive Dielektrizitätskonstante der zweiten Zwischenisolationsschicht 140 in Bereichen nahe der Kupferstrukturen 124 reduzieren und dadurch zum Beispiel parasitäre Kopplungskapazitäten zwischen benachbarten Kupferstruktu ren 124 reduzieren. Dann können die bezüglich der 1D bis 1E dargestellten und vorstehend beschriebenen Schritte durchgeführt werden, um die Kohlenstoffnanoröhren 144 innerhalb der Öffnungen 142 und die elektrisch leitfähigen Strukturen 150 auf den Kohlenstoffnanoröhren 144 zu definieren, wie durch 4C dargestellt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 7247897 [0002]
    • - US 2004/0182600 A1 [0003]
    • - US 2006/0071334 A1 [0003]
    • - US 2006/0071344 A1 [0003]
  • Zitierte Nicht-Patentliteratur
    • - Mizuhisa Nihei et al., "Carbon Nanotube Vias for Future LSI Interconnects", Proceedings of the IEEE International Interconnect Technology Conference 2004, Seiten 251 bis 253 [0003]
    • - Mizuhisa Nihei et al., "Low-resistance Multi-walled Carbon Nanotube Vias with Parallel Channel Conduction of Inner Shells", Proceedings of the IEEE International Interconnect Technology Conference 2005, 6. bis 8. Juni, Seiten 234 bis 236 [0003]

Claims (18)

  1. Integriertes Schaltkreisbauelement mit – einem ersten Metallbereich (124) mit einem ersten Metall darin auf einem integrierten Schaltkreissubstrat, – einer elektrisch leitfähigen Barrierenschicht (132) auf einer Oberfläche des ersten Metallbereichs, wobei die elektrisch leitfähige Barrierenschicht ein Material beinhaltet, das eine Ausdiffusion des ersten Metalls aus dem ersten Metallbereich verhindert, – einem zweiten Metallbereich (134) mit einem katalytischen Metall darin auf der elektrisch leitfähigen Barrierenschicht, – einer elektrisch isolierenden Schicht (140) auf dem zweiten Metallbereich, wobei die elektrisch isolierende Schicht eine Öffnung (142) darin aufweist, die einen Teil des zweiten Metallbereichs freilegt, und – einer Mehrzahl von Kohlenstoffnanoröhren (144), die sich in der Öffnung erstrecken und durch den freigelegten Teil des zweiten Metallbereichs und die elektrisch leitfähige Barrierenschicht mit dem ersten Metallbereich elektrisch gekoppelt sind.
  2. Integriertes Schaltkreisbauelement nach Anspruch 1, wobei das erste Metall Kupfer ist und/oder die elektrisch leitfähige Barrierenschicht wenigstens eines von Kobaltlegierungen, Nickellegierungen, mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben beinhaltet.
  3. Integriertes Schaltkreisbauelement nach Anspruch 1 oder 2, wobei das katalytische Metall ein Metall ist, das aus einer Gruppe aus gewählt ist, die aus Eisen, Nickel, Kobalt, Wolfram, Yttrium, Palladium und Platin besteht.
  4. Integriertes Schaltkreisbauelement nach einem der Ansprüche 1 bis 3, das des Weiteren eine zweite elektrisch leitfähige Barrierenschicht (152) auf der Mehrzahl von Kohlenstoffnanoröhren beinhaltet.
  5. Integriertes Schaltkreisbauelement nach Anspruch 4, wobei die zweite elektrisch leitfähige Barrierenschicht ein Metall beinhaltet, das aus einer Gruppe ausgewählt ist, die aus Titannitrid, Tantal, Tantalnitrid, Wolfram und Wolframnitrid besteht.
  6. Integriertes Schaltkreisbauelement nach einem der Ansprüche 1 bis 5, das des Weiteren eine Kupferdamaszenerstruktur (154) beinhaltet, die sich in der elektrisch isolierenden Schicht erstreckt und mit der Mehrzahl von Kohlenstoffnanoröhren elektrisch gekoppelt ist und/oder sich auf der zweiten elektrisch leitfähigen Barrierenschicht erstreckt.
  7. Integriertes Schaltkreisbauelement nach einem der Ansprüche 1 bis 6, das des Weiteren eine elektrisch leitfähige Deckschicht (136) zwischen dem zweiten Metallbereich und der elektrisch isolierenden Schicht beinhaltet, wobei die elektrisch leitfähige Deckschicht ein Material beinhaltet, das eine Ausdiffusion von Sauerstoff aus der elektrisch isolierenden Schicht in den zweiten Metallbereich verhindert.
  8. Integriertes Schaltkreisbauelement nach Anspruch 7, wobei die elektrisch leitfähige Deckschicht eine Öffnung darin aufweist, die zu der Öffnung in der elektrisch isolierenden Schicht ausgerichtet ist.
  9. Integriertes Schaltkreisbauelement nach Anspruch 7 oder 8, wobei die elektrisch leitfähige Deckschicht eine Oberseite des zweiten Metallbereichs kontaktiert und/oder ein Metall beinhaltet, das aus einer Gruppe ausgewählt ist, die aus Kobaltlegierungen, Nickellegierungen, mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht.
  10. Integriertes Schaltkreisbauelement nach einem der Ansprüche 1 bis 9, wobei – das integrierte Schaltkreissubstrat ein Halbleitersubstrat (100) und eine Zwischenisolationsschicht (110) beinhaltet, die auf dem Halbleitersubstrat angeordnet ist und eine Vertiefung darin aufweist, wobei sich der erste Metallbereich in der Vertiefung der Zwischenisolationsschicht befindet, – eine zusätzliche elektrisch leitfähige Barrierenschicht (122) vorgesehen ist, die einen Boden und Seitenwände der Vertiefung überzieht, um sich so zwischen dem ersten Metallbereich und der Zwischenisolationsschicht zu erstrecken, und ein Material beinhaltet, das eine Ausdiffusion des ersten Metalls aus dem ersten Metallbereich verhindert, und – die elektrisch isolierende Schicht eine zweite Zwischenisolationsschicht bildet.
  11. Integriertes Schaltkreisbauelement nach Anspruch 10, wobei die zusätzliche elektrisch leitfähige Barrierenschicht ein Metall beinhaltet, das aus einer Gruppe ausgewählt ist, die aus mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Ni ckellegierungen, Palladium und Indium sowie Kombinationen derselben besteht.
  12. Verfahren zur Herstellung eines integrierten Schaltkreisbauelements, das umfasst: – Bilden einer ersten Metallschicht (124) auf einem Substrat (100), – Bilden einer katalytischen Metallschicht (134) auf der ersten Metallschicht, – Bilden einer Zwischenisolationsschicht (140) auf der katalytischen Metallschicht, – Strukturieren der Zwischenisolationsschicht, um eine Öffnung (142) darin zu definieren, die eine Oberseite der katalytischen Metallschicht freilegt, und – Bilden einer Mehrzahl von Kohlenstoffnanoröhren (144) in der Öffnung der strukturierten Zwischenisolationsschicht.
  13. Verfahren nach Anspruch 12, das des Weiteren das Entfernen von Sauerstoff von einem freigelegten Teil der katalytischen Metallschicht unter Verwendung eines chemischen Reduktionsprozesses beinhaltet.
  14. Verfahren nach Anspruch 13, wobei der Entfernungsschritt das Einwirken von Wasserstoff auf die katalytische Metallschicht beinhaltet.
  15. Verfahren nach Anspruch 14, wobei der Entfernungsschritt das Einwirken eines Wasserstoff enthaltenden Plasmas auf die katalytische Metallschicht beinhaltet.
  16. Verfahren nach Anspruch 14 oder 15, wobei der Entfernungsschritt das Einwirken eines Wasserstoff enthaltenden Gases auf die katalytische Metallschicht bei einer Temperatur in einem Bereich von etwa 200°C bis etwa 400°C beinhaltet.
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei die katalytische Metallschicht unter Verwendung einer stromlosen Plattierungstechnik gebildet wird.
  18. Verfahren nach einem der Ansprüche 12 bis 17, wobei – das Bereitstellen des Substrats das Bilden einer ersten Zwischenisolationsschicht (110) mit einer Vertiefung (112) darin auf einem darunterliegenden Substrat (100) und das Überziehen der Vertiefung mit einer ersten elektrisch leitfähigen Barrierenschicht (122) umfasst, wobei die überzogene Vertiefung mit einer strukturierten Kupferschicht als der ersten Metallschicht gefüllt wird, – die erste Zwischenisolationsschicht selektiv zurückgeätzt wird, um Seitenwände der ersten elektrisch leitfähigen Barrierenschicht freizulegen, und – eine zweite elektrisch leitfähige Barrierenschicht auf die freigelegten Seitenwände der ersten elektrisch leitfähigen Barrierenschicht und auf eine Oberseite der strukturierten Kupferschicht plattiert wird und ein katalytisches Metallmaterial auf die zweite elektrisch leitfähige Barrierenschicht plattiert wird, um die katalytische Metallschicht zu bilden, – wobei die Kohlenstoffnanoröhren gebildet werden, um die Öffnung zu füllen und durch die katalytische Metallschicht und die zweite elektrisch leitfähige Barrierenschicht mit der strukturierten Kupferschicht elektrisch zu koppeln.
DE200810004183 2007-01-12 2008-01-11 Integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren darin und Verfahren zur Herstellung desselben Withdrawn DE102008004183A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020070003836A KR100881621B1 (ko) 2007-01-12 2007-01-12 반도체 장치 및 그 형성방법
KR10-2007-0003836 2007-01-12
US11/972,192 US20080246148A1 (en) 2007-01-12 2008-01-10 Electrical Interconnect Structures Having Carbon Nanotubes Therein and Methods of Forming Same
US11/972,192 2008-01-10

Publications (1)

Publication Number Publication Date
DE102008004183A1 true DE102008004183A1 (de) 2008-07-31

Family

ID=39564130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200810004183 Withdrawn DE102008004183A1 (de) 2007-01-12 2008-01-11 Integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren darin und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
JP (1) JP2008172250A (de)
DE (1) DE102008004183A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4869362B2 (ja) * 2009-01-29 2012-02-08 株式会社東芝 カーボンナノチューブの製造方法
KR101603774B1 (ko) * 2009-05-14 2016-03-15 삼성전자주식회사 탄소나노튜브 소자 어레이의 제조방법
JP2011204769A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置及びその製造方法
CN105312009B (zh) * 2015-12-10 2017-10-31 重庆百齐居建材有限公司 挤压补料式反应釜

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040182600A1 (en) 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
US20060071334A1 (en) 2004-10-05 2006-04-06 Fujitsu Limited Carbon nanotube structure, a semiconductor device, a semiconductor package and a manufacturing method of a semiconductor device
US20060071344A1 (en) 2004-10-01 2006-04-06 Fujitsu Limited Wiring connection structure and method for forming the same
US7247897B2 (en) 2003-05-01 2007-07-24 Samsung Electronics Co., Ltd. Conductive line for a semiconductor device using a carbon nanotube including a memory thin film and semiconductor device manufactured

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040182600A1 (en) 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
US7247897B2 (en) 2003-05-01 2007-07-24 Samsung Electronics Co., Ltd. Conductive line for a semiconductor device using a carbon nanotube including a memory thin film and semiconductor device manufactured
US20060071344A1 (en) 2004-10-01 2006-04-06 Fujitsu Limited Wiring connection structure and method for forming the same
US20060071334A1 (en) 2004-10-05 2006-04-06 Fujitsu Limited Carbon nanotube structure, a semiconductor device, a semiconductor package and a manufacturing method of a semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Mizuhisa Nihei et al., "Carbon Nanotube Vias for Future LSI Interconnects", Proceedings of the IEEE International Interconnect Technology Conference 2004, Seiten 251 bis 253
Mizuhisa Nihei et al., "Low-resistance Multi-walled Carbon Nanotube Vias with Parallel Channel Conduction of Inner Shells", Proceedings of the IEEE International Interconnect Technology Conference 2005, 6. bis 8. Juni, Seiten 234 bis 236

Also Published As

Publication number Publication date
JP2008172250A (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
DE102014117338B4 (de) Verfahren zum ausbilden einer verbindungsstruktur für eine halbleitervorrichtung
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102009012594B4 (de) Durch-Substrat-Via-Halbleiterkomponenten
DE10318299B4 (de) Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung
DE102013018192B4 (de) Vergrabene, für Entkopplungskondensatoren verwendete TSV
DE10196065B3 (de) Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE10253938B4 (de) Verfahren zur gleichzeitigen Herstellung einer Bonding-Pad-Struktur und eines Stapelkondensators in einer Halbleitervorrichtung
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102008007001A1 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE112008000209T5 (de) Verfahren zum Bilden von Durch-Substrat-Verbindungen
DE102007057682A1 (de) Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102008006919A1 (de) Verdrahtungsstruktur eines Halbleiterbauelements und Verfahren zur Herstellung desselben
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
EP1770726B1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102009006798A1 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102008004183A1 (de) Integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren darin und Verfahren zur Herstellung desselben
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee