DE112008000209T5 - Verfahren zum Bilden von Durch-Substrat-Verbindungen - Google Patents

Verfahren zum Bilden von Durch-Substrat-Verbindungen Download PDF

Info

Publication number
DE112008000209T5
DE112008000209T5 DE112008000209T DE112008000209T DE112008000209T5 DE 112008000209 T5 DE112008000209 T5 DE 112008000209T5 DE 112008000209 T DE112008000209 T DE 112008000209T DE 112008000209 T DE112008000209 T DE 112008000209T DE 112008000209 T5 DE112008000209 T5 DE 112008000209T5
Authority
DE
Germany
Prior art keywords
conductive material
semiconductor substrate
opening
openings
metal catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112008000209T
Other languages
English (en)
Inventor
Theodore I Palo Alto Kamins
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE112008000209T5 publication Critical patent/DE112008000209T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y10S977/892—Liquid phase deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren zum Bilden zumindest einer Durch-Substrat-Verbindung (110, 111, 112, 126), wobei das Verfahren Folgendes umfasst:
Bereitstellen eines Halbleitersubstrats (200), das eine erste Oberfläche (202) und eine gegenüberliegende zweite Oberfläche (204) aufweist;
Bilden zumindest einer Öffnung (210) in dem Halbleitersubstrat, wobei sich die zumindest eine Öffnung von der ersten Oberfläche zu einer Zwischentiefe in dem Halbleitersubstrat erstreckt, wobei die zumindest eine Öffnung teilweise durch einen Boden (216) definiert ist;
Bereitstellen zumindest eines Metallkatalysator-Nanopartikels (220) an dem Boden;
Abscheiden von leitfähigem Material in der zumindest einen Öffnung unter Bedingungen, unter denen das Metallkatalysator-Nanopartikel eine Abscheidung des leitfähigen Materials (222) begünstigt; und
Beseitigen von Material des Halbleitersubstrats von der zweiten Oberfläche, um einen Teil des leitfähigen Materials, das die zumindest eine Öffnung füllt (222 in 3K), freizulegen.

Description

  • TECHNISCHES GEBIET
  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf die Halbleiterproduktion. Insbesondere beziehen sich Ausführungsbeispiele der vorliegenden Erfindung auf Verfahren zum Bilden von Durch-Substrat-Verbindungen (through-substrate interconnects) in einem Halbleitersubstrat.
  • HINTERGRUND
  • Halbleiterbauelemente, einschließlich einer integrierten Schaltungsanordnung, werden in Massenproduktion hergestellt, indem Hunderte oder sogar Tausende einzelner Schaltungsmuster auf einem einzigen Halbleiterwafer oder sonstigen Halbleitersubstrat unter Verwendung von Photolithographie in Kombination mit verschiedenen anderen Prozessen hergestellt werden. In den letzten Jahren nahm die Forschungsarbeit in Bezug darauf, die Dichte von Halbleiterbauelementen in einer Halbleiteranordnung zu erhöhen, zu. Eine Technik zum Erhöhen der Dichte von Halbleiterbauelementen in einer Halbleiteranordnung besteht darin, mehrere Halbleitersubstrate übereinander zu stapeln. Durch-Substrat-Verbindungen werden durch die Halbleitersubstrate hindurch gebildet, um eine leitfähige Bahn von einer aktiven Oberfläche eines der Halbleitersubstrate zu der rückwärtigen Oberfläche des Halbleitersubstrats zu liefern, um eine Verbindung mit einem anderen Halbleitersubstrat oder einem Trägersubstrat zu ermöglichen.
  • Ein Beispiel eines derzeit verfügbaren Entwurfs für eine Halbleiterbauelementanordnung, die Durch-Substrat-Verbindungen verwendet, ist in 1 gezeigt. Wie in 1 gezeigt ist, umfasst eine Halbleiterbauelementanordnung 100 ein gedünntes Halbleitersubstrat 102, ein gedünntes Halbleitersubstrat 103 und ein Trägersubstrat 104, die jeweils elektrisch miteinander verbunden sein können. Das Halbleitersubstrat 102 umfasst eine aktive Oberfläche 106 und eine gegenüberliegende rückwärtige Oberfläche 108. Unter der aktiven Oberfläche 106 sind eine Anzahl aktiver Halbleiterbauelemente (z. B. Transistoren) gebildet, und auf oder unter der aktiven Oberfläche 106 können passive Komponenten (z. B. Kondensatoren, Widerstände oder sonstige Komponenten) gebildet sein. Durch- Substrat-Verbindungen 110 und 111 werden gebildet, indem Öffnungen, die in dem Halbleitersubstrat 102 gebildet sind, mit einem elektrisch leitfähigen Material 112 gefüllt werden. Jede der Durch-Substrat-Verbindungen 110 und 111 umfasst ferner eine isolierende Schicht 114, die die Durch-Substrat-Verbindungen 110 und 111 elektrisch von dem Halbleitersubstrat 102 isoliert. Eine leitfähige Leitung 116 koppelt das leitfähige Material 112 in einer entsprechenden Durch-Substrat-Verbindung 110 und 111 elektrisch mit einer entsprechenden Kontaktregion 118, die mit aktiven Bauelementen und/oder passiven Komponenten des Halbleitersubstrats 102 elektrisch verbunden ist.
  • Das Halbleitersubstrat 103 umfasst ebenfalls eine aktive Oberfläche 122, unter der aktive Halbleiterbauelemente gebildet sind, und eine gegenüberliegende rückwärtige Oberfläche 124. Das Halbleitersubstrat 103 umfasst ferner Durch-Substrat-Verbindungen 126, von denen jede eine Öffnung, die mit einem elektrisch leitfähigen Material 130 gefüllt ist, und eine isolierende Schicht 132 umfasst, die die Durch-Substrat-Verbindungen 126 von dem Halbleitersubstrat 103 elektrisch isoliert. Kontaktstellen 134 verbunden jede der Durch-Substrat-Verbindungen 126 des Halbleitersubstrats 103 elektrisch mit einer entsprechenden Durch-Substrat-Verbindung 110 des Halbleitersubstrats 102. Aktive Bauelemente und/oder passive Komponenten des Halbleitersubstrats 103 sind mit einer durch die Kontaktregion 137 verlaufenden leitfähigen Leitung 136 elektrisch gekoppelt. Außerdem ist eine Kontaktstelle 135 auch mit der Durch-Substrat-Verbindung 111 und der leitfähigen Leitung 136 elektrisch gekoppelt. Somit können aktive Bauelemente und/oder passive Komponenten des Halbleitersubstrats 103 mit aktiven Bauelementen und/oder passiven Komponenten des Halbleitersubstrats 102 elektrisch verbunden werden, indem die Durch-Substrat-Verbindung 111 elektrisch mit der leitfähigen Leitung 116 und der Kontaktstelle 135 gekoppelt wird.
  • Das Trägersubstrat 104, das ein weiteres Halbleitersubstrat oder ein sonstiges Substrat sein kann, umfasst Anschlusskontaktstellen 142, die mit einer (nicht gezeigten) Schaltungsanordnung des Trägersubstrats 104 elektrisch verbunden sind. Jede der Anschlusskontaktstellen 142 ist mittels beispielsweise Kontaktstellen 146 mit einer entsprechenden Durch-Substrat-Verbindung 126 verbunden und ist somit mit aktiven Bauelementen und/oder passiven Komponenten des Halbleitersubstrats 102 elektrisch verbunden. Demgemäß kann eine Anzahl verschiedener Halbleiterbauelementanordnungen gebildet werden, indem Halbleitersubstrate unter Verwendung von Durch-Substrat-Verbindungen auf geeignete Weise gestapelt und elektrisch miteinander verbunden werden.
  • Um auf einem Halbleitersubstrat für Halbleiterbauelemente Raum zu sparen, können die Durch-Substrat-Verbindungen mit einem großen Seitenverhältnis, z. B. einem Tiefe-Zu- Breite-Verhältnis von 10:1 oder mehr, gebildet werden. Jedoch kann es schwierig sein, ein großes Seitenverhältnis aufweisende Durch-Substrat-Verbindungen zu bilden, die gleichmäßig und vollständig mit leitfähigen Material gefüllt sind. 2A bis 2C veranschaulichen eines der Probleme, das auftritt, wenn versucht wird, ein großes Seitenverhältnis aufweisende Durch-Substrat-Verbindungen zu bilden. Wie in 2A gezeigt ist, ist ein Halbleitersubstrat 150 vorgesehen, das eine aktive Oberfläche 152 und eine gegenüberliegende rückwärtige Oberfläche 154 umfasst. Mittels Ätzen oder Laserbohren können in dem Halbleitersubstrat 150 Öffnungen 156 bis zu einer Zwischentiefe gebildet werden. Seitenwände 155 und das untere Ende (der Boden bzw. die Basis (base)) 157 jeder der Öffnungen 156 können mit einer isolierenden Schicht 158 beschichtet sein, um leitfähiges Material, das die Öffnungen 156 füllt, von dem Halbleitersubstrat 150 elektrisch zu isolieren. Wenn anschließend versucht wird, die Öffnungen 156 unter Verwendung eines Abscheidungsvorgangs, beispielsweise eines elektrochemischen Abscheidungsvorgangs oder eines physikalischen Abscheidungsvorgangs, vollständig mit einem leitfähigen Material zu füllen, füllt das leitfähige Material die Öffnungen 156 eventuell nicht vollständig.
  • Wie in 2B gezeigt ist, kann das leitfähige Material 160 anfänglich sowohl an den Seitenwänden 155 als auch an dem Boden 157 der Öffnungen 156 Keime bilden. Wie in 2C gezeigt ist, geht die Abscheidung des leitfähigen Materials 160 vonstatten, wobei das leitfähige Material 160 nach innen vorrückt, bis Mundlöcher der Öffnungen 156 vorzeitig schließen, wodurch ein vollständiges Füllen der Öffnungen 156 und ein Bilden von Hohlräumen 162 verhindert wird. Deshalb können die unvollständig gefüllten Öffnungen 156 nicht auf zuverlässige und reproduzierbare Weise als einen geringen Widerstand aufweisende Durch-Substrat-Verbindungen, wie in 1 gezeigt, zum elektrischen Verbinden von aktiven Bauelementen und/oder passiven Komponenten des Halbleitersubstrats 150 mit einem anderen Halbleitersubstrat und/oder Trägersubstrat, das mit dem Halbleitersubstrat 150 gestapelt ist, konfiguriert werden. Demgemäß suchen Forscher und Entwickler von Halbleiterbauelementen weiterhin nach verbesserten Techniken zum Bilden von Durch-Substrat-Verbindungen, bei denen Öffnungen, die in Halbleitersubstraten gebildet sind, gleichmäßig und im Wesentlichen mit leitfähigem Material gefüllt werden.
  • ZUSAMMENFASSUNG
  • Verschiedene Ausführungsbeispiele der vorliegenden Erfindung sind auf Verfahren zum Bilden von Durch-Substrat-Verbindungen gerichtet. Bei einem Ausführungsbeispiel der vorliegenden Erfindung, das auf ein Verfahren zum Bilden zumindest einer Durch-Substrat-Verbindung gerichtet ist, ist ein Halbleitersubstrat vorgesehen, das eine erste Oberfläche und eine gegenüberliegende zweite Oberfläche aufweist. In dem Halbleitersubstrat ist zumindest eine Öffnung gebildet, wobei sich die zumindest eine Öffnung von der ersten Oberfläche bis zu einer Zwischentiefe in dem Halbleitersubstrat erstreckt. Die zumindest eine Öffnung wird teilweise durch einen Boden definiert. Auf dem Boden ist zumindest ein Metallkatalysator-Nanopartikel vorgesehen. Unter Bedingungen, bei denen das Metallkatalysator-Nanopartikel eine Abscheidung des leitfähigen Materials begünstigt, wird leitfähiges Material in der zumindest einen Öffnung abgeschieden. Material des Halbleitersubstrats kann von der zweiten Oberfläche beseitigt werden, um einen Teil des leitfähigen Materials, das die zumindest eine Öffnung füllt, freizulegen.
  • Bei einem anderen Ausführungsbeispiel der vorliegenden Erfindung, das auf ein Verfahren zum Bilden zumindest einer Durch-Substrat-Verbindung gerichtet ist, ist ein Halbleitersubstrat vorgesehen, das eine erste Oberfläche und eine gegenüberliegende zweite Oberfläche aufweist. In dem Halbleitersubstrat ist zumindest eine Öffnung gebildet, wobei sich die zumindest eine Öffnung von der ersten Oberfläche bis zu einer Zwischentiefe in dem Halbleitersubstrat erstreckt. Die zumindest eine Öffnung ist durch zumindest eine Seitenwand, die ein erstes Material umfasst, und einen Boden, der ein zweites Material umfasst, definiert. Die zumindest eine Öffnung wird mit einem leitfähigen Material gefüllt, das eine Selektivität dahin gehend aufweist, vorzugsweise auf dem zweiten Material Keime zu bilden, das den Boden über das erste Material bildet, das die zumindest eine Seitenwand bildet. Material des Halbleitersubstrats wird von der zweiten Oberfläche beseitigt, um einen Teil des leitfähigen Materials, das die zumindest eine Öffnung füllt, freizulegen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Zeichnungen veranschaulichen verschiedene Ausführungsbeispiele der vorliegenden Erfindung, wobei sich in verschiedenen Ansichten oder Ausführungsbeispielen, die in den Zeichnungen gezeigt sind, gleiche Bezugszeichen auf gleiche Elemente oder Merkmale beziehen.
  • 1 ist eine schematische Querschnittsseitenansicht einer Halbleiterbauelementanordnung, die mehrere gestapelte Halbleitersubstrate gemäß einem derzeit verfügbaren Entwurf umfasst.
  • 2A bis 2C sind schematische Querschnittsseitenansichten, die ein Problem veranschaulichen, das auftritt, wenn versucht wird, eine in einem Halbleitersubstrat gebildete Öffnung gemäß einem derzeit verfügbaren Prozess vollständig zu füllen.
  • 3A bis 3K sind schematische Querschnittsseitenansichten, die verschiedene Stufen bei einem Verfahren zum Bilden zumindest einer Durch-Substrat-Verbindung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulichen.
  • 4A bis 4G sind schematische Querschnittsseitenansichten, die verschiedene Stufen bei einem Verfahren zum Bilden zumindest einer Durch-Substrat-Verbindung gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung veranschaulichen.
  • AUSFÜHRLICHE BESCHREIBUNG DER VERSCHIEDENEN AUSFÜHRUNGSBEISPIELE
  • Verschiedene Ausführungsbeispiele der vorliegenden Erfindung sind auf Verfahren zum Bilden von Durch-Substrat-Verbindungen gerichtet. 3A bis 3K veranschaulichen ein Verfahren zum Bilden zumindest einer Durch-Substrat-Verbindung, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, bei dem zumindest eine in einem Halbleitersubstrat gebildete Öffnung mit einem leitfähigen Material gefüllt wird, das in der Gegenwart eines Metallkatalysator-Nanopartikels durch Wachstum ausgebildet wird. Wie in 3A gezeigt ist, ist ein Halbleitersubstrat 200 vorgesehen, das eine aktive Oberfläche 202 und eine gegenüberliegende rückwärtige Oberfläche 204 aufweist. Die aktive Oberfläche 202 umfasst eine Anzahl von Kontaktregionen 206 (wobei der Einfachheit halber lediglich zwei gezeigt sind), die mit aktiven Halbleiterbauelementen (z. B. Transistoren), die in einer unter der aktiven Oberfläche 202 gebildeten aktiven Region 208 angeordnet sind, und/oder passiven Komponenten (z. B. Kondensatoren, Widerstanden oder sonstigen passiven Komponenten), die auf oder unter der aktiven Oberfläche 202 angeordnet sein können, elektrisch verbunden sind. Beispielsweise kann jede der Kontaktregionen 206 mit einem Gate, einer Source oder einem Drain eines in der aktiven Region 208 gebildeten Transistors elektrisch gekoppelt sein.
  • Das Halbleitersubstrat 200 kann ein Volumenhalbleitersubstrat in Waferform umfassen, beispielsweise einen vollständigen oder teilweisen Wafer eines Halbleitermaterials, der eine Anzahl von Halbleiterformen umfasst. Beispielsweise kann das Halbleitersubstrat 200 ein Einkristall-Siliziumsubstrat, ein Einkristall-Verbindungshalbleitersubstrat, ein Substrat vom Silizium-auf-Isolator-Typ („SOI”-Typ, SOI = silicon-on-insulator) (z. B. Silizium-auf-Keramik („SOC”, silicon-on-ceramic), Silizium-auf-Glas („SOG”, silicon-on-glass) oder Silizium-auf-Saphir („SOS”, silicon-on-sapphire)) oder ein anderes geeignetes Halbleitersubstrat in einer beliebigen geeigneten Konfiguration umfassen. Das Halbleitersubstrat 200 kann auch ein gedünnter vollständiger oder teilweiser Halbleiterwafer mit einer Dicke von beispielsweise etwa 750 µm sein.
  • Wie in 3B gezeigt ist, sind in dem Halbleitersubstrat 200 eine Anzahl von Öffnungen oder Blindlöchern 210 gebildet, die sich von der aktiven Oberfläche 202 bis zu einer Zwischentiefe 212 in dem Halbleitersubstrat 200 erstrecken. Die Öffnungen 210 können in Abschnitten von „Totraum” des Halbleitersubstrats 200 gebildet sein, die Abschnitte des Halbleitersubstrats 200 ohne integrierte Schaltungsanordnung sind. Gemäß verschiedenen Ausführungsbeispielen der vorliegenden Erfindung können die Öffnungen 210 mittels Ätzen, Laserbohren oder einer anderen geeigneten Technik gebildet werden. Beispielsweise können unter Verwendung eines anisotropen Trockenätzvorgangs oder einer Laserbohrung klar definierte Öffnungen 210 gebildet werden, die einen Durchmesser von beispielsweise etwa 500 nm bis etwa 10 µm und ein Seitenverhältnis von beispielsweise etwa 10:1 bis etwa 50:1 aufweisen. Jede der Öffnungen 210 ist durch zumindest eine Seitenwand 214 und einen Boden 216 definiert. Beispielsweise kann eine Öffnung, die mittels anisotropen reaktiven Ionenätzens in dem Halbleitersubstrat gebildet wird, eine Querschnittsgeometrie aufweisen, die allgemein ein Muster reproduziert, das durch eine Maske auf der ersten Oberfläche 202 definiert ist, eine mittels Laser gebohrte Öffnung in einem Halbleitersubstrat kann eine allgemein kreisförmige Querschnittgeometrie mit lediglich einer Seitenwand aufweisen, und eine in einem Halbleitersubstrat unter Verwendung bestimmter Nassätzmittel gebildete Öffnung kann eine nicht-kreisförmige Querschnittgeometrie mit gesonderten Seitenwänden, die in einem Winkel miteinander verbunden sind, erzeugen, wenn das Nassätzmittel dahin gehend formuliert ist, spezifische kristallographische Ebenen eines Halbleitersubstrats zu ätzen.
  • Wie in 3C gezeigt ist, kann eine dielektrische Schicht 218, die eine obere Oberfläche 219 aufweist, thermisch auf der aktiven Oberfläche 202 des Halbleitersubstrats 200 und in den Öffnungen 210 durch Wachstum ausgebildet oder abgeschieden sein, um jede der Seitenwände 214 und der Böden 216 zu beschichten. Beispielsweise kann die dielektrische Schicht 218 ein Oxid oder Nitrid umfassen, z. B. eine Siliziumdioxid- oder Siliziumnitrid Passivierungsschicht, die mittels Thermooxidation, chemischer Aufdampfung („CVD” – chemical vapor deposition), Atomare-Schicht-Abscheidung („ALD” – atomic layer deposition), reaktiven Sputterns oder einer anderen geeigneten Technik gebildet wird. Außerdem kann die dielektrische Schicht 218 auch eine oder mehrere verschiedene Arten von dielektrischen Schichten umfassen. Wie in 3D gezeigt ist, kann der Abschnitt der dielektrischen Schicht 218, der den Boden 216 jeder der Öffnungen 210 bedeckt, beseitigt werden, indem die obere Oberfläche 219 der dielektrischen Schicht 218 entsprechend maskiert wird und eine anisotrope Trockenätzung verwendet wird. Die dielektrische Schicht 218, die die zumindest eine Seitenwand 214 jeder der Öffnungen 210 beschichtet, isoliert letztlich leitfähiges Material, das in den Öffnungen 210 abgeschieden ist, elektrisch von dem Halbleitersubstrat 200.
  • Ein oder mehrere Metallkatalysator-Nanopartikel kann bzw. können an dem Boden 216 jeder der Öffnungen 210 gebildet, abgeschieden oder auf andere Weise vorgesehen sein. Wie in 3E gezeigt ist, können gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ein oder mehrere Metallkatalysator-Nanopartikel 220 unter Verwendung eines elektrochemischen Prozesses oder eines anderen geeigneten Abscheidungsprozesses selektiv an dem Boden 216 jeder der Öffnungen 210 gebildet sein. Die Metallkatalysator-Nanopartikel 220 können einen Durchmesser oder eine laterale Abmessung von weniger als etwa 100 nm aufweisen, und insbesondere kann der Durchmesser oder die laterale Abmessung etwa 5 nm bis etwa 30 nm betragen. Es können Metallkatalysator-Nanopartikel diverser unterschiedlicher Zusammensetzungen verwendet werden. Beispielsweise können die Metallkatalysator-Nanopartikel 220 Gold, Platin, Palladium, Nickel, Kobalt, Titan, Legierungen beliebiger der vorstehenden Metalle oder ein anderes geeignetes katalytisch aktives Material umfassen.
  • Bei einem spezifischen Ausführungsbeispiel der vorliegenden Erfindung kann das Halbleitersubstrat 200, wenn das Halbleitersubstrat 200 Silizium umfasst, falls nötig gereinigt werden und in eine 1–2 mM betragende Lösung von NaAuCl42H2O in wasserfreiem Ethanol getaucht werden, um ein oder mehrere Gold-Nanokristalle an dem Boden 216 jeder der Öffnungen 210 stromlos abzuscheiden. Die Gold-Nanokristalle werden vorzugsweise an dem Boden 216 der Öffnungen 210 abgeschieden, statt dass die dielektrische Schicht 218 die Seitenwände 214 bedeckt, da der Abschnitt der dielektrischen Schicht 218, der das untere Ende 216 bedeckt, beseitigt und gereinigt wurde, wodurch eine freiliegende Siliziumoberfläche geliefert wird, die allgemein frei von Siliziumdioxid ist, auf dem die Gold-Nanokristalle vorzugsweise Keime bilden. Die Verwendung von Gold-Nanokristallen als Nanopartikel 220 ist lediglich ein veranschaulichendes Beispiel. Nanopartikel, die andere Zusammensetzungen aufweisen, z. B. Platin, Palladium, Nickel, Kobalt und Titan enthaltende Nanopartikel, können ebenfalls unter Verwendung einer ähnlichen elektrochemischen Technik abgeschieden werden.
  • 3F und 3G veranschaulichen, wie ein leitfähiges Material 222 unter Bedingungen, bei denen die Metallkatalysator-Nanopartikel 220 die Abscheidung des leitfähigen Materials 222 begünstigen, durch Wachstum in den Öffnungen 210 ausgebildet wird. Wie in 3F gezeigt ist, kann das leitfähige Material 222 mittels CVD durch Wachstum ausgebildet werden, bei der das leitfähige Material 222 infolge eines Dampf-Flüssigkeit-Feststoff-Wachstumsprozesses („VLS”-Wachstumsprozesses, VLS = vapor-liquid-solid) oder eines Dampf-Feststoff-Wachstumsprozesses durch Wachstum ausgebildet wird. Die Metallkatalysator-Nanopartikel 220 und das Halbleitersubstrat 200 können auf eine Temperatur erhitzt werden, die ausreichend ist, um einen engen Kontakt zwischen den Nanopartikeln 220 und dem darunterliegenden Boden 216 des Halbleitersubstrats 200 herzustellen. Als Nächstes lasst man ein Vorläufergas, beispielsweise Silan („SiH4”), ein Gemisch aus SiH4 und Salzsäure („HCl”), Dichlorsilan („SiH2CL2”) oder German („GeH4”) in die Öffnungen 210 strömen. Das Vorläufergas kann auch Dotierungsmittel zum Erhöhen der elektrischen Leitfähigkeit des durch Wachstum ausgebildeten leitfähigen Materials 222 umfassen. Wenn das leitfähige Material 222 dotiert wird, liegt das Dotierungsniveau bei etwa 1018 cm–3 bis etwa 1021 cm–3. Lediglich als nicht-einschränkendes veranschaulichendes Beispiel, wenn die Nanopartikel 220 Gold-Nanokristalle sind und das Halbleitersubstrat 200 Silizium umfasst, kommt das Vorläufergas mit den Gold-Nanokristallen in Kontakt, die aufgrund der Temperatur, bei der der CVD-Prozess durchgeführt wird, zumindest teilweise oder vollständig geschmolzen werden, um Goldtröpfchen zu bilden. Bis das Vorläufergas eingebracht ist, können die Gold-Nanokristalle mit Silizium von dem Halbleitersubstrat 200 legiert werden, um eine Gold-Silizium-Legierung zu bilden. Beispielsweise können sich Silizium- oder Germaniumatome aus dem Vorläufergas in den Goldtröpfchen auflösen, bis die Sättigungsgrenze von Silizium oder Germanium in Gold erreicht ist. Anschließend fallen die Silizium- oder Germaniumatome aus den Goldtröpfchen auf den Siliziumböden 216 des Halbleitersubstrats 200 aus und wachsen epitaxial auf dem Siliziumboden 216. Das leitfähige Material 222 kann aufgrund eines fortgesetzten Lösens von Silizium- oder Germaniumatomen aus dem Vorläufergas und einer Abscheidung auf den so gebildeten Nanodraht progressiv als Einkristallsilizium- oder Germanium-Nanodraht wachsen. Zusätzlich oder alternativ dazu, dass sich die Silizium- oder Germaniumatome in den Gold-Nanokristallen auflösen, können die Silizium- oder Germaniumatome um das Goldtröpfchen herum diffundieren und anfänglich an einer Grenzfläche zwischen dem Siliziumträger 216 und dem Gold-Nanokristall und/oder einer Grenzfläche zwischen dem Nanodraht und dem Gold-Nanokristall epitaxial wachsen. Demgemäß ermöglicht die Verwendung der Metallkatalysator-Nanopartikel 220 vorzugsweise ein Wachsen des leitfähigen Materials 222 in den Öffnungen 210 von dem Träger 216 in einer Richtung der aktiven Oberfläche 202, um ein vorzeitiges Schließen des Mundloches der Öffnungen 210, bevor das leitfähige Material 222 die Öffnungen 210 im Wesentlichen füllt, zu verhindern.
  • Wie in den 3F und 3G gezeigt ist, setzt sich der Wachstumsprozess fort, bis das leitfähige Material 222 die Metallkatalysator-Nanopartikel 220 bis oberhalb der oberen Oberfläche 219 der dielektrischen Schicht 218 verschiebt. 3F zeigt das Wachstum des leitfähigen Materials 222 in einer Zwischenstufe. Das leitfähige Material 222 kann als ein ein großes Seitenverhältnis aufweisender Nanodraht wachsen, der einen Durchmesser oder eine laterale Abmessung aufweist, der bzw. die ungefähr dieselbe Größe aufweist wie ein Durchmesser oder eine laterale Abmessung des Metallkatalysator-Nanopartikels 220, der das Wachstum des Nanodrahtes begünstigt. Somit überspannt anfänglich das leitfähige Material 222, das eine der Öffnungen 210 füllt, lateral eventuell nicht die Seitenwände 214, die die Öffnungen 210 teilweise definieren.
  • Wie in 3G gezeigt ist, kann das leitfähige Material 222 abgeschieden werden, um jede der Öffnungen 210 im Wesentlichen zu füllen. Jede der Öffnungen 210 vollständig oder im Wesentlichen mit dem leitfähigen Material 222 zu füllen kann bewirkt werden, indem einfach fortgefahren wird, das Vorläufergas in die Öffnungen 210 strömen zu lassen, bis das leitfähige Material 222 anhand eines sowohl lateralen als auch vertikalen Wachstums des leitfähigen Materials 222 wachst, um das gesamte Volumen der Öffnungen 210 im Wesentlichen zu füllen. Bei einem anderen Ausführungsbeispiel der vorliegenden Erfindung kann, um jede der Öffnungen 210 im Wesentlichen zu füllen, die Temperatur, bei der die Abscheidung des leitfähigen Materials 222 durchgeführt wird, erhöht werden, so dass die unkatalysierte Wachstumsrate des leitfähigen Materials 222 im Vergleich zu der katalysierten Wachstumsrate des leitfähigen Materials 222 beträchtlich ist. Somit wächst das leitfähige Material 222 auf Seitenoberflächen 223 des Nanodrahtes. Bei einem wieder anderen Ausführungsbeispiel der vorliegenden Erfindung kann, um jede der Öffnungen 210 im Wesentlichen zu füllen, die Zusammensetzung des Vorläufergases so abgeändert werden, dass die unkatalysierte Wachstumsrate des leitfähigen Materials 222 im Vergleich zu der katalysierten Wachstumsrate des leitfähigen Materials 222 beträchtlich ist. Wenn beispielsweise das Vorläufergas ein Gemisch aus SiH4 und HCl ist, kann die Konzentration von HCl verringert werden, so dass die unkatalysierte Wachstumsrate des leitfähigen Materials 222 im Vergleich zu der katalysierten Wachstumsrate des leitfähigen Materials 222 beträchtlich ist. Bei jeglicher der Wachstumstechniken kann sich der Wachstumsprozess fortsetzen, bis die Metallkatalysator-Nanopartikel 220 bis oberhalb der oberen Oberfläche 219 der dielektrischen Schicht 218 verschoben sind, wie in 3G gezeigt ist.
  • Bei anderen Ausführungsbeispielen der vorliegenden Erfindung kann das leitfähige Material 222 unter Verwendung eines Dampf-Feststoff-Wachstumsprozesses durch Wachstum ausgebildet werden. Wenn die Nanopartikel 220 beispielsweise Titan-Nanokristalle umfassen und das Halbleitersubstrat 200 Silizium umfasst, kann die CVD-Abscheidung von Silizium bei einer Temperatur durchgeführt werden, bei der die Nanopartikel 220 nicht teilweise oder vollständig geschmolzen werden. Bei einem derartigen Ausführungsbeispiel können sich Siliziumatome in den Titan-Nanokristallen auflösen, bis die Sättigungsgrenze von Silizium in Titan erreicht ist. Die Siliziumatome können sich epitaxial auf dem Siliziumboden 216 abscheiden. Zusätzlich oder alternativ dazu, dass sich die Siliziumatome in den Titan-Nanokristallen auflösen, können die Siliziumatome um die Titan-Nanokristalle herum diffundieren und anfänglich an der Grenzfläche zwischen dem Siliziumboden 216 und den Titan-Nanokristallen epitaxial wachsen.
  • Bei verschiedenen Ausführungsbeispielen der vorliegenden Erfindung kann die Temperatur, bei der ein Wachstum des leitfähigen Materials 222 erfolgt, unter etwa 600°C und insbesondere unter etwa 400°C bis etwa 450°C liegen, um eine Beschädigung der Halbleiterbauelemente oder sonstiger Komponenten (z. B. Kontaktregionen) des Halbleitersubstrats 200 zu verhindern. Ein Wachstum des leitfähigen Materials 222 bei einer Temperatur von mehr als 600°C kann zu einer Neuverteilung von Dotierungsmitteln der in dem Halbleitersubstrat 200 gebildeten Halbleiterbauelemente führen, und ein Wachstum des leitfähigen Materials 222 bei einer Temperatur von mehr als etwa 400°C bis etwa 450°C kann auch Metallisierungsstrukturen, beispielsweise Kontaktregionen oder leitfähige Leitungen, die der aktiven Schaltungsanordnung und/oder passiven Komponenten des Halbleitersubstrats 200 zugeordnet sind, beeinträchtigen. Die Verwendung der Metallkatalysator-Nanopartikel 220 ermöglicht ein Wachstum des leitfähigen Materials 222 bei ungefähr derselben Wachstumsrate, wie sie üblicherweise bei einer höheren Temperatur stattfinden würde. Beispielsweise kann das leitfähige Material 222 bei dem Ausführungsbeispiel, das ein Halbleitersubstrat 200 verwendet, das als die Metallkatalysator-Nanopartikel 220 Silizium- und Gold-Nanokristalle umfasst, ausgehend von einem Vorläufergas (z. B. SiH4, SiH4/HCl, SiH2Cl2 usw.) bei einer Temperatur von etwa 400°C bis etwa 450°C bei derselben Wachstumsrate durch Wachstum ausgebildet werden, wie dies bei einer Temperatur, die etwa 100°C bis etwa 300°C höher ist, erfolgen würde, ohne die Gold-Nanokristalle zu verwenden.
  • Wie in 3H gezeigt ist, können, nachdem die Öffnungen 210 im Wesentlichen mit dem leitfähigen Material 222 gefüllt wurden, ein Teil des leitfähigen Materials 222, das jede der Öffnungen füllt, und die entsprechenden Nanopartikel 220 unter Verwendung eines Materialbeseitigungsprozesses wie z. B. einer chemisch-mechanischen Planarisation („CMP” – chemical-mechanical planarization) auf gesteuerte Weise beseitigt werden, so dass sich das leitfähige Material 222 nicht über die obere Oberfläche 219 der dielektrischen Schicht 218 hinaus erstreckt. Wie in 3I gezeigt ist, sind in der dielektrischen Schicht 218 und über entsprechende Kontaktregionen 206 Öffnungen 224 gebildet, indem beispielsweise eine über die dielektrische Schicht 218 abgeschiedene Photoresistschicht photolithographisch strukturiert wird und indem durch die dielektrische Schicht 218 hindurch geätzt wird. Als Nächstes können, wie in 3J gezeigt ist, leitfähige Leitungen 226 gebildet werden, die das leitfähige Material 222, das jede der Öffnungen 210 füllt, elektrisch mit entsprechenden Kontaktregionen 206 koppeln, die mit einer aktiven Schaltungsanordnung und/oder mit passiven Komponenten des Halbleitersubstrats 200 elektrisch gekoppelt sind. Beispielsweise kann eine Schicht, die Aluminium, Kupfer oder eine Legierung beliebiger der vorstehenden Metalle umfasst, über die obere Oberfläche 219 der dielektrischen Schicht 218 abgeschieden werden, um die Öffnungen 224 zu füllen, und strukturiert werden, um die leitfähigen Leitungen 226 zu bilden. Wie in 3K gezeigt ist, wird das Halbleitersubstrat 200 gedünnt, indem unter Verwendung von CMP oder eines anderen geeigneten Prozesses auf gesteuerte Weise Material von der rückwärtigen Oberfläche 204 des Halbleitersubstrats 200 beseitigt wird, um das leitfähige Material 222, das jede der Öffnungen 210 füllt, freizulegen, wodurch Durch-Substrat-Verbindungen 228 gebildet werden.
  • Bei einem anderen Ausführungsbeispiel der vorliegenden Erfindung wird die dielektrische Schicht 218, die den Boden 216 jeder der in 3C gezeigten Öffnungen 210 bedeckt, nicht vor der Abscheidung der Nanopartikel 220 beseitigt. Wenn die dielektrische Schicht 218 die Böden 216 bedeckt, können die Nanopartikel 220 unter Verwendung eines physikalischen Abscheidungsprozesses, beispielsweise Elektronenstrahlabscheidung, Atomstrahlabscheidung oder Molekularstrahlabscheidung, in jeder der Öffnungen 210 gebildet werden. Bei derartigen Abscheidungstechniken ist ein Fluss des Materials im Wesentlichen senkrecht zu dem Boden 216 jeder der Öffnungen 210. Indem der Fluss des Materials im Wesentlichen senkrecht zu den Böden 216 orientiert wird, wird ein dünner Materialfilm vorwiegend auf den Böden 216 abgeschieden. Ein Tempern des Dünnfilms, wie er abgeschieden wurde, bewirkt eine Agglomeration des Materials, das den Dünnfilm umfasst, um Nanopartikel zu bilden. Jegliche überschüssige Nanopartikel, die sich auch auf der oberen Oberfläche 219 der dielektrischen Schicht 218 bilden, können beispielsweise unter Verwendung von CMP vor oder nach dem Wachstum des leitfähigen Materials 222 in den Öffnungen 210 beseitigt werden. Wenn ein Teil der dielektrischen Schicht 218 die Böden 216 bedeckt, wachst das leitfähige Material 222 eventuell nicht epitaxial auf dem Boden 216 jeder der Öffnungen 210, da die dielektrische Schicht 218 eine epitaxiale Ausrichtung zwischen dem leitfähigen Material 222 und dem darunterliegenden Halblei tersubstrat 200 eventuell verhindert. Bei einem wieder anderen Ausführungsbeispiel der vorliegenden Erfindung können die Nanopartikel 220 auf der dielektrischen Schicht 218, die den Boden 216 jeder der Öffnungen bedeckt, abgeschieden werden, indem ein Strahl von Nanopartikeln gelenkt wird. Wiederum können jegliche der Nanopartikel 220, die auf der oberen Oberfläche 219 der dielektrischen Schicht 218 abgeschieden sind, beispielsweise unter Verwendung von CMP vor oder nach dem Wachstum des leitfähigen Materials 222 in den Öffnungen 210 beseitigt werden. Selbstverständlich können jegliche der obigen Nanopartikelbildungs- und Nanopartikelabscheidungstechniken auch dann eingesetzt werden, wenn die Böden 216 nicht durch die dielektrische Schicht 218 bedeckt sind.
  • 4A bis 4G veranschaulichen ein Verfahren zum Bilden zumindest einer Durch-Substrat-Verbindung, indem vorzugsweise leitfähiges Material auf einem Boden zumindest einer Öffnung, die in einem Halbleitersubstrat gebildet ist, zur Keimbildung gebracht wird, gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung. Wie in 4A gezeigt ist, kann das Halbleitersubstrat 200 dahin gehend bearbeitet werden, wie zuvor unter Bezugnahme auf 3A bis 3D beschrieben wurde, die Öffnungen 210 in dem Halbleitersubstrat 200 zu bilden, wobei eine dielektrische Schicht 218 die aktive Oberfläche 202 und die Seitenwände 214 jeder der Öffnungen 210 bedeckt. Wie in 4A gezeigt ist, ist der Boden 216 jeder der Öffnungen 210 nicht mit der dielektrischen Schicht 218 beschichtet, dass der Teil der dielektrischen Schicht 218, der die Böden 216 bedeckt, nicht abgeschieden wurde oder selektiv beseitigt wurde. Demgemäß ist die zumindest eine Seitenwand 214 jeder der Öffnungen 210 mit einem ersten Material, z. B. Siliziumdioxid, Siliziumnitrid oder einem anderen dielektrischen Material, beschichtet, und die Böden 216 der Öffnungen 210 bestehen aus dem Material, das das Halbleitersubstrat 200 umfasst, und einem anderen auf den Böden 216 gebildeten Material, beispielsweise einem Metallsilicid. Beispielsweise kann auf dem Boden 216 jeder der Öffnungen 210 ein Metallsilicid gebildet werden, indem unter Verwendung eines physikalischen Abscheidungsprozesses wie z. B. Elektronenstrahlabscheidung, Atomstrahlabscheidung, Molekularstrahlabscheidung oder Sputtern, Metall in jeder der Öffnungen 210 abgeschieden wird. Das Metallsilicid kann gebildet werden, indem das Halbleitersubstrat 200 und das abgeschiedene Metall getempert werden, so dass das abgeschiedene Metall mit Silizium des Bodens 216 reagiert. Keine Reaktion erfolgt zwischen dem Metall, wie es abgeschieden wurde, und der dielektrischen Schicht 218 an den Seitenwänden 214 der Öffnungen 210 und auf der oberen Oberfläche 219 der dielektrischen Schicht 218. Demgemäß kann jegliches des Metalls, wie es abgeschieden wurde, das auf der dielektrischen Schicht 218 vorliegt, vor dem Wachstum des leitfähigen Materials in den Öffnungen 210 unter Verwendung beispielsweise eines selektiven chemischen Ätzens beseitigt werden, das das Metall, wie es abgeschieden wurde, aber nicht das Metallsilicid beseitigt. Das überschüssige Metall, wie es abgeschieden wurde, auf der oberen Oberfläche 219 der dielektrischen Schicht 218 kann auch mittels CMP beseitigt werden.
  • Als Nächstes, wie in 4B gezeigt ist, wird unter Verwendung eines CVD-Prozesses, eines elektrochemischen Prozesses (z. B. Elektroplattierung oder stromlose Plattierung) oder eines anderen geeigneten selektiven Abscheidungsprozesses leitfähiges Material 250 in jeder der Öffnungen 210 abgeschieden. Das leitfähige Material 250 ist so ausgewählt, dass es vorzugsweise auf dem Boden 216 jeder der Öffnungen 210 statt an den Seitenwänden 214 Keime bildet. Bei einem Ausführungsbeispiel der vorliegenden Erfindung kann Silizium oder Germanium unter Verwendung eines CVD-Prozesses, wie er zuvor unter Bezugnahme auf 3A–3K beschrieben wurde, abgeschieden werden, das vorzugsweise auf dem Boden 216 jeder der Öffnungen 210 Keime bildet und die Öffnungen 210 im Wesentlichen füllt. Bei anderen Ausführungsbeispielen der vorliegenden Erfindung kann unter Verwendung von Wolframhexacarbonyl („W(CO)6”) oder Wolframhexafluorid („WF6”) als Vorläufergas mittels bei geringem Druck erfolgender CVD Wolfram abgeschieden werden, oder anhand eines elektrochemischen Prozesses, z. B. Elektroplattierung oder stromloser Plattierung, kann Kupfer abgeschieden werden. Das leitfähige Material 250 kann auch während oder nach der Abscheidung selektiv dotiert werden, um die elektrische Leitfähigkeit des abgeschiedenen leitfähigen Materials 250 zu erhöhen.
  • Ungeachtet des jeweiligen leitfähigen Materials und der Abscheidungstechnik bildet das leitfähige Material 250 vorzugsweise auf dem Boden 216 jeder der Öffnungen 210 Keime und bildet auf der dielektrischen Schicht 218, die die zumindest eine Seitenwand 214 jeder der Öffnungen 210 bedeckt, im Wesentlichen keine Keime, um dazu beizutragen, ein vorzeitiges Schließen der Öffnung 210, bevor sie vollständig gefüllt ist, zu verhindern. 4C zeigt die Stufe während der Bearbeitung, bei der die Öffnungen 210 im Wesentlichen mit dem leitfähigen Material 250 gefüllt wurden. Auch kann bei denselben, ähnlichen oder niedrigeren Temperaturen als den zuvor unter Bezugnahme auf 3A bis 3K erörterten Temperaturen eine Abscheidung des leitfähigen Materials 250 durchgeführt werden, um dazu beizutragen, eine Beschädigung der aktiven Bauelemente oder sonstigen Komponenten des Halbleitersubstrats 200 zu eliminieren oder zu verringern. Beispielsweise kann elektrochemisches Abscheiden des leitfähigen Materials 250 ungefähr bei Raumtemperatur durchgeführt werden.
  • Wie in 4C gezeigt ist, kann das leitfähige Material 250 das gesamte Volumen jeder der Öffnungen 210 im Wesentlichen füllen und sich über die obere Oberfläche 219 der dielektrischen Schicht 218 hinaus erstrecken. Wie in 4D gezeigt ist, kann, nachdem die Öffnungen 210 mit dem leitfähigen Material 250 im Wesentlichen gefüllt wurden, ein Teil des leitfähigen Materials 250, das jede der Öffnungen füllt, unter Verwendung eines Materialbeseitigungsprozesses, z. B. CMP, auf gesteuerte Weise beseitigt werden, so dass sich das leitfähige Material 250 nicht über die obere Oberfläche 219 der dielektrischen Schicht 218 hinaus erstreckt.
  • Wie in 4E gezeigt ist, sind in der dielektrischen Schicht 218 und über entsprechende Kontaktregionen 206 Öffnungen 251 gebildet, indem beispielsweise eine Photoresistschicht, die über die dielektrische Schicht 218 abgeschieden ist, photolithographisch strukturiert wird und indem durch die dielektrische Schicht 218 hindurch geätzt wird. Als Nächstes können, wie in 4F gezeigt ist und zuvor unter Bezugnahme auf 3J beschrieben wurde, leitfähige Leitungen 252 gebildet werden, um das leitfähige Material 250, das jede der Öffnungen 210 füllt, mit entsprechenden Kontaktregionen 206, die mit einer aktiven Schaltungsanordnung und/oder passiven Komponenten des Halbleitersubstrats 200 elektrisch gekoppelt sind, elektrisch zu koppeln. Wie in 4G gezeigt ist, wird das Halbleitersubstrat 200 gedünnt, indem unter Verwendung von CMP oder eines anderen geeigneten Prozesses auf gesteuerte Weise Material von der rückwärtigen Oberfläche 204 des Halbleitersubstrats 200 beseitigt wird, um das leitfähige Material 250, das jede der Öffnungen 210 füllt, freizulegen, wodurch Durch-Substrat-Verbindungen 254 gebildet werden.
  • Nach dem Bilden der offenbarten Durch-Substrat-Verbindungen kann das Halbleitersubstrat unter Verwendung einer beliebigen hinreichend bekannten Technik vereinzelt werden, falls nötig, um einzelne Halbleiterformen zu bilden. Anschließend können eine Anzahl verschiedener Arten von hinreichend bekannten Halbleiterbauelementanordnungskonfigurationen gebildet werden, indem die einzelnen Halbleiterformen entsprechend gestapelt werden. Bei anderen Ausführungsbeispielen der vorliegenden Erfindung können mehrere Halbleitersubstrate, einschließlich der offenbarten Durch-Substrat-Verbindungen, gestapelt, gebondet und elektrisch miteinander verbunden werden. Dann können mehrere Halbleiterbauelementanordnungen gebildet werden, indem die gestapelten und gebondeten Halbleitersubstrate entsprechend segmentiert werden.
  • Obwohl die vorliegende Erfindung in Bezug auf bestimmte Ausführungsbeispiele beschrieben wurde, ist nicht beabsichtigt, dass die vorliegende Erfindung auf diese Ausführungsbeispiele beschränkt sei. Fachleuten werden Modifikationen einleuchten, die innerhalb der Wesensart der vorliegenden Erfindung liegen. Beispielsweise können die Durch-Substrat-Verbindungen bei einem anderen Ausführungsbeispiel der vorliegenden Erfindung in einem Halbleitersubstrat gebildet werden, bevor die aktiven Bauelemente und/oder passiven Komponenten in dem Halbleitersubstrat gebildet werden, und die aktiven Bauelemente und/oder passiven Komponenten können gebildet werden, nachdem die Durch-Substrat-Verbindungen teilweise oder vollständig gebildet wurden. Bei einem wieder anderen Ausführungsbeispiel der vorliegenden Erfindung können die Durch-Substrat-Verbindungen in einzelnen, vereinzelten Halbleiterformen im Gegensatz zu einem relativ größeren Halbleitersubstrat, beispielsweise einem vollständigen oder teilweisen Wafer, gebildet sein.
  • Zu Erläuterungszwecken verwendete die vorstehende Beschreibung eine spezifische Nomenklatur, um ein gründliches Verständnis der vorliegenden Erfindung zu vermitteln. Jedoch wird Fachleuten einleuchten, dass die spezifischen Einzelheiten nicht erforderlich sind, um die vorliegende Erfindung zu praktizieren. Die vorstehenden Beschreibungen von spezifischen Ausführungsbeispielen der vorliegenden Erfindung werden zu Veranschaulichungs- und Beschreibungszwecken präsentiert. Sie sollen nicht erschöpfend sein oder die vorliegende Erfindung auf die genauen offenbarten Formen beschränken. Selbstverständlich sind angesichts der obigen Lehren viele Modifikationen und Variationen möglich. Die Ausführungsbeispiele sind gezeigt und beschrieben, um die Prinzipien der vorliegenden Erfindung und ihre praktischen Anwendungen am besten zu erläutern, um dadurch andere Fachleute zu befähigen, die vorliegende Erfindung und verschiedene Ausführungsbeispiele mit verschiedenen Modifikationen, wie sie für die jeweilige in Betracht gezogene Verwendung geeignet sind, am besten zu nutzen. Es ist beabsichtigt, dass der Schutzumfang der vorliegenden Erfindung durch die Patentansprüche und deren Äquivalente definiert sei:
  • ZUSAMMENFASSUNG DER OFFENBARUNG
  • Bei einem Ausführungsbeispiel eines Verfahrens zum Bilden zumindest einer Durch-Substrat-Verbindung ist ein Halbleitersubstrat (200) vorgesehen, das eine erste Oberfläche (202) und eine gegenüberliegende zweite Oberfläche (204) aufweist. In dem Halbleitersubstrat ist zumindest eine Öffnung (210) gebildet, um sich von der ersten Oberfläche zu einer Zwischentiefe in dem Halbleitersubstrat zu erstrecken. Die zumindest eine Öffnung wird teilweise durch einen Boden (216) definiert. An dem Boden ist zumindest ein Metallkatalysator-Nanopartikel (220) vorgesehen. Unter Bedingungen, unter den das Metallkatalysator-Nanopartikel eine Abscheidung des leitfähigen Materials (222) begünstigt, wird in der zumindest einen Öffnung leitfähiges Material abgeschieden. Material des Halbleitersubstrats kann von der zweiten Oberfläche beseitigt werden, um einen Teil des leitfähigen Materials, das die zumindest eine Öffnung füllt, freizulegen (3K). Bei einem anderen Ausführungsbeispiel kann statt einer Verwendung des Nanopartikels das leitfähige Material dahin gehend ausgewählt werden, sich selektiv auf dem Boden, der die zumindest eine Öffnung teilweise definiert, abzuscheiden.

Claims (10)

  1. Ein Verfahren zum Bilden zumindest einer Durch-Substrat-Verbindung (110, 111, 112, 126), wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleitersubstrats (200), das eine erste Oberfläche (202) und eine gegenüberliegende zweite Oberfläche (204) aufweist; Bilden zumindest einer Öffnung (210) in dem Halbleitersubstrat, wobei sich die zumindest eine Öffnung von der ersten Oberfläche zu einer Zwischentiefe in dem Halbleitersubstrat erstreckt, wobei die zumindest eine Öffnung teilweise durch einen Boden (216) definiert ist; Bereitstellen zumindest eines Metallkatalysator-Nanopartikels (220) an dem Boden; Abscheiden von leitfähigem Material in der zumindest einen Öffnung unter Bedingungen, unter denen das Metallkatalysator-Nanopartikel eine Abscheidung des leitfähigen Materials (222) begünstigt; und Beseitigen von Material des Halbleitersubstrats von der zweiten Oberfläche, um einen Teil des leitfähigen Materials, das die zumindest eine Öffnung füllt (222 in 3K), freizulegen.
  2. Das Verfahren gemäß Anspruch 1, bei dem das Bereitstellen zumindest eines Metallkatalysator-Nanopartikels an dem Boden ein Bilden des zumindest einen Metallkatalysator-Nanopartikels (220) an dem Boden (216) umfasst.
  3. Das Verfahren gemäß Anspruch 1, bei dem das Bereitstellen zumindest eines Metallkatalysator-Nanopartikels (220) an dem Boden (216) ein Abscheiden des zumindest einen Metallkatalysator-Nanopartikels an dem Boden umfasst.
  4. Das Verfahren gemäß Anspruch 1: bei dem das Abscheiden von leitfähigem Material in der zumindest einen Öffnung unter Bedingungen, unter denen das Metallkatalysator-Nanopartikel eine Abschei dung des leitfähigen Materials begünstigt, ein Füllen der zumindest einen Öffnung mit dem leitfähigen Material, bis zumindest ein Teil des zumindest einen Metallkatalysator-Nanopartikels (220) über ein Mundloch der zumindest einen Öffnung verschoben ist (3G), umfasst; und das ferner ein Beseitigen des zumindest einen Metallkatalysator-Nanopartikels und eines Teils des leitfähigen Materials umfasst, so dass sich das leitfähige Material nicht über das Mundloch der zumindest einen Öffnung hinaus erstreckt (3H).
  5. Das Verfahren gemäß Anspruch 1, bei dem zumindest eine Seitenwand (214) der zumindest einen Öffnung eine isolierende Schicht umfasst und der Boden (216) allgemein frei von einer isolierenden Schicht ist (3D).
  6. Das Verfahren gemäß Anspruch 1, bei dem der Boden (216) und die zumindest eine Seitenwand (214) der zumindest einen Öffnung jeweils eine isolierende Schicht umfassen (3C).
  7. Ein Verfahren zum Bilden zumindest einer Durch-Substrat-Verbindung (110, 111, 112, 126), wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleitersubstrats (200), das eine erste Oberfläche (202) und eine gegenüberliegende zweite Oberfläche (204) aufweist; Bilden zumindest einer Öffnung (210) in dem Halbleitersubstrat, wobei sich die zumindest eine Öffnung von der ersten Oberfläche zu einer Zwischentiefe in dem Halbleitersubstrat erstreckt, wobei die zumindest eine Öffnung durch zumindest eine Seitenwand (214), die ein erstes Material aufweist, und einen Boden (216), der ein zweites Material aufweist, definiert ist (4A); Füllen der zumindest einen Öffnung mit leitfähigem Material (250), das eine Selektivität aufweist, vorzugsweise auf dem zweiten Material Keime zu bilden; und Beseitigen von Material des Halbleitersubstrats von der zweiten Oberfläche, um einen Teil des leitfähigen Materials, das die zumindest eine Öffnung füllt (4G), freizulegen.
  8. Das Verfahren gemäß Anspruch 7, bei dem erstes Material eine isolierende Schicht umfasst und das zweite Material eine freiliegende Oberfläche des Halbleitermaterials umfasst (4A).
  9. Das Verfahren gemäß Anspruch 7, bei dem erstes Material eine isolierende Schicht umfasst und das zweite Material ein Metallsilicid umfasst.
  10. Das Verfahren gemäß Anspruch 7: bei dem das Füllen der zumindest einen Öffnung (210) mit leitfähigem Material (250), das eine Selektivität aufweist, vorzugsweise auf dem zweiten Material des Bodens Keime zu bilden, ein Füllen der zumindest einen Öffnung mit dem leitfähigen Material, bis sich das leitfähige Material über ein Mundloch der zumindest einen Öffnung hinaus erstreckt, umfasst (4C); und das ferner ein Beseitigen eines Teils des leitfähigen Materials umfasst, so dass sich das leitfähige Material nicht über das Mundloch der zumindest einen Öffnung hinaus erstreckt (4D).
DE112008000209T 2007-01-17 2008-01-16 Verfahren zum Bilden von Durch-Substrat-Verbindungen Ceased DE112008000209T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/654,338 US7566657B2 (en) 2007-01-17 2007-01-17 Methods of forming through-substrate interconnects
US11/654,338 2007-01-17
PCT/US2008/000567 WO2008088825A1 (en) 2007-01-17 2008-01-16 Methods of forming through-substrate interconnects

Publications (1)

Publication Number Publication Date
DE112008000209T5 true DE112008000209T5 (de) 2009-12-24

Family

ID=39618110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008000209T Ceased DE112008000209T5 (de) 2007-01-17 2008-01-16 Verfahren zum Bilden von Durch-Substrat-Verbindungen

Country Status (6)

Country Link
US (1) US7566657B2 (de)
JP (1) JP2010517267A (de)
KR (1) KR101421665B1 (de)
CN (1) CN101595554A (de)
DE (1) DE112008000209T5 (de)
WO (1) WO2008088825A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474005B2 (en) * 2006-05-31 2009-01-06 Alcatel-Lucent Usa Inc. Microelectronic element chips
WO2009007907A2 (en) * 2007-07-10 2009-01-15 Nxp B.V. Single crystal growth on a mis-matched substrate
US7858506B2 (en) * 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
JP5299105B2 (ja) * 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
KR101300587B1 (ko) * 2009-12-09 2013-08-28 한국전자통신연구원 반도체 소자의 제조 방법
US8395217B1 (en) 2011-10-27 2013-03-12 International Business Machines Corporation Isolation in CMOSFET devices utilizing buried air bags
CN103578940B (zh) * 2012-07-27 2016-02-03 中芯国际集成电路制造(上海)有限公司 铝金属栅极的形成方法
US9012324B2 (en) * 2012-08-24 2015-04-21 United Microelectronics Corp. Through silicon via process
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
WO2014194049A1 (en) * 2013-05-31 2014-12-04 The Regents Of The University Of California Through silicon vias and thermocompression bonding using inkjet-printed nanoparticles
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
US9815144B2 (en) 2014-07-08 2017-11-14 Corning Incorporated Methods and apparatuses for laser processing materials
CN107073642B (zh) 2014-07-14 2020-07-28 康宁股份有限公司 使用长度和直径可调的激光束焦线来加工透明材料的***和方法
JP7292006B2 (ja) 2015-03-24 2023-06-16 コーニング インコーポレイテッド ディスプレイガラス組成物のレーザ切断及び加工
US11186060B2 (en) 2015-07-10 2021-11-30 Corning Incorporated Methods of continuous fabrication of holes in flexible substrate sheets and products relating to the same
CN108474129B (zh) * 2016-01-21 2020-12-25 应用材料公司 电镀硅穿孔的工艺和化学作用
EP3529214B1 (de) 2016-10-24 2020-12-23 Corning Incorporated Substratverarbeitungsstation zur laserbasierten verarbeitung von flächigen glassubstraten

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347258A (en) * 1993-04-07 1994-09-13 Zycon Corporation Annular resistor coupled with printed circuit board through-hole
JPH09191088A (ja) * 1995-11-09 1997-07-22 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US6156651A (en) * 1996-12-13 2000-12-05 Texas Instruments Incorporated Metallization method for porous dielectrics
KR100772551B1 (ko) 2001-12-19 2007-11-02 주식회사 하이닉스반도체 반도체소자의 콘택 형성 방법
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US7880305B2 (en) * 2002-11-07 2011-02-01 International Business Machines Corporation Technology for fabrication of packaging interface substrate wafers with fully metallized vias through the substrate wafer
JP4339657B2 (ja) * 2003-09-30 2009-10-07 富士通株式会社 半導体装置及びその製造方法
US7208094B2 (en) * 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
KR20070011550A (ko) * 2004-04-30 2007-01-24 나노시스, 인크. 나노와이어 성장 및 획득 시스템 및 방법
JP2008505476A (ja) 2004-06-30 2008-02-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ナノワイヤによってコンタクトがとられる導電性材料の層を有する電子装置を製造する方法
US7199050B2 (en) * 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4167212B2 (ja) * 2004-10-05 2008-10-15 富士通株式会社 カーボンナノチューブ構造体、半導体装置、および半導体パッケージ
TWI291382B (en) * 2004-12-08 2007-12-21 Ind Tech Res Inst Method of forming a metal thin film with micro holes by ink-jet printing
JP4170313B2 (ja) * 2005-05-24 2008-10-22 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR101421665B1 (ko) 2014-07-22
WO2008088825A1 (en) 2008-07-24
US20080171430A1 (en) 2008-07-17
CN101595554A (zh) 2009-12-02
US7566657B2 (en) 2009-07-28
KR20090105932A (ko) 2009-10-07
JP2010517267A (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
DE112008000209T5 (de) Verfahren zum Bilden von Durch-Substrat-Verbindungen
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE602005005302T2 (de) Vertikal-feldeffekttransistoren mit in einem abstandsschichtdefinierten durchgang aufgewachsenen halbleitenden nanoröhren
DE10196065B3 (de) Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102017110355A1 (de) Verfahren zur integrierung von komplementären metall-oxid-halbleiter- (cmos-) vorrichtungen mit vorrichtungen mit mikroelectromechanischen systemen (mems) unter erwendung einer ebenen oberfläche über einer opferschicht
DE102013108518B4 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE112013006022T5 (de) Zwischenverbindungen aus Graphen und Metall
DE112004001530B4 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
CN109427795A (zh) 包括掺杂碳的氮化硅的半导体装置结构和相关方法
DE112012004560T5 (de) Mikroelektromechanische Vorrichtung mit vergrabenen leitfähigen Bereichen sowie Verfahren zum Herstellen derselben
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102020120522A1 (de) Selbstjustiertes ätzen in halbleitervorrichtungen
DE102016100258A1 (de) Zwischenschicht für Kupferstrukturierung und Verfahren zur Bildung derselben
DE102008008085A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102018205693B4 (de) Verfahren zum bilden von selbstausgerichteten schnitten
DE102007050843A1 (de) Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten
DE102007061882B3 (de) Verfahren zur Herstellung einer integrierten Schaltung mit vergrabenem Kanal und integrierte Schaltung mit vergrabenem Kanal
DE102006056620B4 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE112010003451B4 (de) Selektives Züchten einer einzelnen Nanoröhre innerhalb eines Durchgangskontaktes unter Verwendung eines lonenstrahls
DE102011053926B4 (de) Verfahren zur Herstellung einer Halbleiter-Struktur
DE102011088732A1 (de) Verfahren zum Herstellen eines Stöpsels in einem Halbleiterkörper
DE102008004183A1 (de) Integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren darin und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection