DE102008004183A1 - Integrated circuit device has several carbon nanotubes that are formed in opening of insulation layer so that nanotubes are electrically connected to copper pattern through catalyst metal layer and barrier layer - Google Patents

Integrated circuit device has several carbon nanotubes that are formed in opening of insulation layer so that nanotubes are electrically connected to copper pattern through catalyst metal layer and barrier layer Download PDF

Info

Publication number
DE102008004183A1
DE102008004183A1 DE200810004183 DE102008004183A DE102008004183A1 DE 102008004183 A1 DE102008004183 A1 DE 102008004183A1 DE 200810004183 DE200810004183 DE 200810004183 DE 102008004183 A DE102008004183 A DE 102008004183A DE 102008004183 A1 DE102008004183 A1 DE 102008004183A1
Authority
DE
Germany
Prior art keywords
layer
metal
electrically conductive
integrated circuit
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200810004183
Other languages
German (de)
Inventor
Seokjun Won
Hokyu Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070003836A external-priority patent/KR100881621B1/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008004183A1 publication Critical patent/DE102008004183A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

The integrated circuit (IC) device comprises a barrier layer (122) and a copper pattern (124) that are formed in a recess (112) of an insulation layer (110). A catalyst metal layer (134) is formed on the barrier layer (132) that is provided on the copper pattern. An opening (142) is formed in another insulation layer (140) that is provided on the insulation layer. Several carbon nanotubes (144) are formed in the opening of the insulation layer so that the nanotubes are electrically connected to the copper pattern through the catalyst metal layer and barrier layer. An independent claim is included for manufacturing method of integrated circuit device.

Description

Die Erfindung bezieht sich auf ein integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren für Zwischenverbindungszwecke sowie auf ein Verfahren zur Herstellung eines derartigen integrierten Schaltkreisbauelements.The The invention relates to an integrated circuit device with carbon nanotubes for interconnection purposes and to a method of making such an integrated one Circuit device.

Integrierte Schaltkreisbauelemente mit hochintegrierten Halbleiterbauelementen darin verwenden typischerweise vertikale Zwischenverbindungsstrukturen, um vertikal separierte leitfähige Leitungen und Halbleiterbauelementstrukturen und -bereiche miteinander zu verbinden. Da jedoch die Integrationsdichte von Halbleiterbauelementen in einem integrierten Schaltkreis zugenommen hat, haben sich die Linienbreiten und Querschnittbreiten von leitfähigen Leitungen und vertikalen Zwischenverbindungsstrukturen typischerweise verringert. Diese Abnahme der Abmessungen der leitfähigen Leitungen und vertikalen Zwischenverbindungsstrukturen hat eine Notwendigkeit für Zwischenverbindungsmaterialien mit niedrigeren spezifischen elektrischen Widerständen erhöht. Um dieser zunehmenden Notwendigkeit nachzukommen, wurden Zwischenverbindungsstrukturen entwickelt, die hochleitfähige Kohlenstoffnanoröhrenstrukturen beinhalten. Ein Beispiel für eine herkömmliche Zwischenverbindungsstruktur, die Kohlenstoffnanoröhren beinhaltet, ist in der Patentschrift US 7.247.897 offenbart, deren Offenbarung durch Verweis hierin aufgenommen wird.Integrated circuit devices having highly integrated semiconductor devices therein typically employ vertical interconnect structures to interconnect vertically separated conductive lines and semiconductor device structures and regions. However, as the integration density of semiconductor devices in an integrated circuit has increased, the line widths and cross-sectional widths of conductive lines and vertical interconnect structures have typically decreased. This decrease in the dimensions of the conductive lines and vertical interconnect structures has increased a need for interconnect materials with lower resistivities. To meet this increasing need, interconnect structures have been developed that incorporate highly conductive carbon nanotube structures. An example of a conventional interconnect structure incorporating carbon nanotubes is in the patent US 7,247,897 , the disclosure of which is incorporated herein by reference.

Weitere herkömmliche Zwischenverbindungsstrukturen, die Kohlenstoffnanoröhren enthalten, sind in den Offenlegungsschriften US 2004/0182600 A1 , US 2006/0071334 A1 und US 2006/0071344 A1 offenbart. Außerdem sind integrierte Schaltkreisbauelemente, die Kohlenstoffnanoröhren-Durchkontakte mit Mehrfachwänden enthalten, in einem Artikel von Mizuhisa Nihei et al., "Carbon Nanotube Vias for Future LSI Interconnects", Proceedings of the IEEE International Interconnect Technology Conference 2004, Seiten 251 bis 253 und einem Artikel von Mizuhisa Nihei et al., "Low-resistance Multi-walled Carbon Nanotube Vias with Parallel Channel Conduction of Inner Shells", Proceedings of the IEEE International Interconnect Technology Conference 2005, 6. bis 8. Juni, Seiten 234 bis 236 offenbart.Other conventional interconnect structures containing carbon nanotubes are in the disclosures US 2004/0182600 A1 . US 2006/0071334 A1 and US 2006/0071344 A1 disclosed. In addition, integrated circuit devices containing carbon nanotube multi-walled vias are described in an article of Mizuhisa Nihei et al., "Carbon Nanotube Vias for Future LSI interconnects", Proceedings of the IEEE International Interconnect Technology Conference 2004, pages 251-253 and an article by Mizuhisa Nihei et al., "Low-resistance Multi-walled Carbon Nanotube Vias with Parallel Channel Conduction of Inner Shells," Proceedings of the IEEE International Interconnect Technology Conference 2005, June 6-8, pages 234-236 disclosed.

Der Erfindung liegt als technisches Problem die Bereitstellung eines integrierten Schaltkreisbauelements sowie eines Verfahrens zur Herstellung desselben zugrunde, die ein verbessertes Herstellen von elektrischen Zwischenverbindungsstrukturen unter Verwendung von Kohlenstoffnanoröhren erlauben.Of the Invention is the technical problem of providing a integrated circuit component and a method for manufacturing same underlying, which is an improved electrical manufacturing Interconnect structures using carbon nanotubes allow.

Die Erfindung löst dieses Problem durch die Bereitstellung eines integrierten Schaltkreisbauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 12. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.The Invention solves this problem by providing an integrated circuit device having the features of Claim 1 and a manufacturing method with the features of the claim 12. Advantageous developments of the invention are in the subclaims specified.

Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:advantageous Embodiments of the invention will be described below and are shown in the drawings, in which:

1A bis 1E Querschnittansichten von Zwischenstrukturen sind, die ein Verfahren zur Herstellung eines integrierten Schaltkreisbauelements darstellen, 1A to 1E Are cross-sectional views of intermediate structures illustrating a method of manufacturing an integrated circuit device,

2A bis 2E Querschnittansichten von Zwischenstrukturen sind, die ein weiteres Verfahren zur Herstellung eines integrierten Schaltkreisbauelements darstellen, 2A to 2E Are cross-sectional views of intermediate structures illustrating another method of manufacturing an integrated circuit device,

3A bis 3D Querschnittansichten von Zwischenstrukturen sind, die ein weiteres Verfahren zur Herstellung eines integrierten Schaltkreisbauelements darstellen, und 3A to 3D Are cross-sectional views of intermediate structures illustrating another method of manufacturing an integrated circuit device, and

4A bis 4C Querschnittansichten von Zwischenstrukturen sind, die ein weiteres Verfahren zur Herstellung eines integrierten Schaltkreisbauelements darstellen. 4A to 4C Are cross-sectional views of intermediate structures illustrating another method of fabricating an integrated circuit device.

Bezugnehmend auf die 1A bis 1E umfasst ein erstes Verfahren zur Herstellung eines integrierten Schaltkreisbauelements, das elektrische Zwischenverbindungen darin enthält, das Bilden einer ersten Zwischenisolationsschicht 110 auf einem Halbleitersubstrat 100 und das anschließende Bilden einer Vertiefung (z. B. einer Grabenstruktur) in der ersten Zwischenisolationsschicht 110. Diese Vertiefung 112 kann durch selektives Ätzen der ersten Zwischenisolationsschicht 110 unter Verwendung einer Maske (nicht gezeigt) gebildet werden. Wie in 1A dargestellt, kann die erste Zwischenisolationsschicht 110 direkt auf einer Hauptoberfläche des Halbleitersubstrats 100 gebildet werden, es können jedoch eine oder mehrere weitere zwischenliegende Schichten oder Bauelementstrukturen (nicht gezeigt) zwischen dem Halbleitersubstrat 100 und der ersten Zwischenisolationsschicht 110 gebildet werden. Die erste Zwischenisolationsschicht 110 kann aus einem dielektrischen Ma terial, wie zum Beispiel Siliciumdioxid, oder einem dielektrischen Material mit niedrigem k gebildet werden, wie SiCOH.Referring to the 1A to 1E For example, a first method of fabricating an integrated circuit device including electrical interconnects therein comprises forming a first interlayer insulating layer 110 on a semiconductor substrate 100 and then forming a depression (eg, a trench structure) in the first interlayer insulating layer 110 , This depression 112 can be achieved by selectively etching the first interlayer insulation layer 110 are formed using a mask (not shown). As in 1A illustrated, the first intermediate insulating layer 110 directly on a main surface of the semiconductor substrate 100 however, one or more further intermediate layers or device structures (not shown) may be formed between the semiconductor substrate 100 and the first intermediate insulating layer 110 be formed. The first intermediate insulation layer 110 may be formed of a dielectric material such as silicon dioxide or a low-k dielectric material such as SiCOH.

Ein Boden und Seitenwände der Vertiefung 112 werden dann mit einer ersten elektrisch leitfähigen Barrierenschicht 122 überzogen. Gemäß einigen entsprechenden Ausführungsformen der Erfindung kann diese erste elektrisch leitfähige Barrierenschicht 122 als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt ist, die aus mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Außerdem wird eine erste Kupferstruktur 124 in der Vertiefung 112 zum Beispiel unter Verwendung einer Kupferdamaszenerbildungstechnik gebildet, die ein Planarisieren einer aufgebrachten Kupferschicht während einer ausreichenden Zeitdauer beinhaltet, um die erste Kupferstruktur 124 zu definieren. Der Schritt des Planarisierens einer Kupferschicht kann ein chemisch-mechanisches Polieren der Kupferschicht beinhalten. Wie durch 1A dargestellt, erstreckt sich die erste elektrisch leitfähige Barrierenschicht 122 zwischen der ersten Kupferstruktur 124 und der ersten Zwischenisolationsschicht 110. Die Barrierenschicht 122 wirkt dahingehend, dass sie eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 in die umgebende erste Zwischenisolationsschicht 110 verhindert. Die Barrierenschicht 122 und die erste Kupferstruktur 124 definieren zusammen eine elektrisch leitfähige Struktur 120.A bottom and side walls of the recess 112 are then with a first electrically conductive barrier layer 122 overdrawn. According to some corresponding embodiments of the invention, this first electrically conductive barrier layer 122 being formed as a barrier metal layer containing a metal selected from the group consisting of phosphorus doped cobalt alloys, boron doped cobalt alloys, phosphorus doped nickel alloys, boron doped nickel alloys, palladium and indium, and combinations thereof. In addition, a first copper structure 124 in the depression 112 formed using, for example, a copper vapor etch formation technique that involves planarizing an applied copper layer for a sufficient amount of time to form the first copper structure 124 define. The step of planarizing a copper layer may include chemo-mechanical polishing of the copper layer. How through 1A illustrated, the first electrically conductive barrier layer extends 122 between the first copper structure 124 and the first intermediate insulating layer 110 , The barrier layer 122 acts to cause outdiffusion of copper from the first copper structure 124 into the surrounding first intermediate insulation layer 110 prevented. The barrier layer 122 and the first copper structure 124 together define an electrically conductive structure 120 ,

Nunmehr bezugnehmend auf 1B wird dann eine zweite elektrisch leitfähige Barrierenschicht 132 auf einer Oberseite der ersten Kupferstruktur 124 gebildet. Diese zweite elektrisch leitfähige Barrierenschicht 132, die eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 verhindert, kann zum Beispiel unter Verwendung einer stromlosen Plattierungstechnik selektiv auf der ersten Kupferstruktur 124 gebildet wer den. Die zweite elektrisch leitfähige Barrierenschicht 132 kann als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen (z. B. einer Co-W-P-Legierung), mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Die zweite elektrisch leitfähige Barrierenschicht 132 kann zum Beispiel als eine Metallschicht gebildet werden, die aus einer Gruppe ausgewählt wird, die aus Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd und In besteht. 1B stellt außerdem die Bildung einer katalytischen Metallschicht 134 auf der zweiten elektrisch leitfähigen Barrierenschicht 132 zum Beispiel unter Verwendung einer stromlosen Plattierungstechnik dar. Gemäß entsprechenden Ausführungsformen der Erfindung kann die katalytische Metallschicht 134 ein Material beinhalten, das aus einer Gruppe ausgewählt ist, die aus Eisen, Nickel und Kobalt sowie Kombinationen derselben besteht.Referring now to 1B then becomes a second electrically conductive barrier layer 132 on an upper side of the first copper structure 124 educated. This second electrically conductive barrier layer 132 that is an outdiffusion of copper from the first copper structure 124 For example, using an electroless plating technique, selectively on the first copper structure 124 who formed the. The second electrically conductive barrier layer 132 may be formed as a barrier metal layer containing a metal selected from a group consisting of phosphorus doped cobalt alloys (eg, a Co-WP alloy), boron doped cobalt alloys, phosphorus doped nickel alloys, boron doped nickel alloys, palladium and indium, and combinations thereof. The second electrically conductive barrier layer 132 may be formed, for example, as a metal layer selected from a group consisting of Co-WP, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-WB, Ni-WP, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-WB, Pd and In. 1B also provides the formation of a catalytic metal layer 134 on the second electrically conductive barrier layer 132 For example, using an electroless plating technique. According to respective embodiments of the invention, the catalytic metal layer 134 include a material selected from a group consisting of iron, nickel and cobalt and combinations thereof.

Nunmehr bezugnehmend auf die 1C bis 1D wird eine zweite Zwischenisolationsschicht 140 auf der ersten Zwischenisolationsschicht 110 gebildet und dann strukturiert, um eine Öffnung 142 darin zu definieren, die eine Oberseite der katalytischen Metallschicht 134 freilegt. Die zweite Zwischenisolationsschicht 140 kann aus einem dielektrischen Material, wie Siliciumdioxid, oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH. Die Bildung der Öffnung 142 in der zweiten Zwischenisolationsschicht 140 kann in der Bildung eines nativen Oxides (nicht gezeigt) auf der katalytischen Metallschicht 134 resultieren, was die nachfolgende Bildung von Kohlenstoffnanoröhren auf der katalytischen Metallschicht 140 verhindern kann. Dieses native Oxid kann mittels Durchführen eines chemischen Reduktionsprozesses entfernt werden, der ein Einwirken eines Wasserstoffgases bei einer Temperatur in einem Bereich zwischen etwa 200°C und etwa 400°C auf die zweite Zwischenisolationsschicht 140 oder ein Einwirken eines Wasserstoffplasmas bei einer Temperatur in einem Bereich zwischen etwa 25°C und etwa 450°C auf die zweite Zwischenisolationsschicht 140 beinhaltet.Referring now to the 1C to 1D becomes a second interlayer insulation layer 140 on the first intermediate insulation layer 110 formed and then structured to an opening 142 to define therein a top of the catalytic metal layer 134 exposes. The second intermediate insulation layer 140 may be formed of a dielectric material such as silicon dioxide or a low-k dielectric material such as SiCOH. The formation of the opening 142 in the second interlayer insulation layer 140 may be in the formation of a native oxide (not shown) on the catalytic metal layer 134 resulting in the subsequent formation of carbon nanotubes on the catalytic metal layer 140 can prevent. This native oxide may be removed by performing a chemical reduction process involving exposure of a hydrogen gas at a temperature in a range between about 200 ° C and about 400 ° C to the second interlayer insulation layer 140 or exposing the second interlayer insulating layer to hydrogen plasma at a temperature in a range between about 25 ° C and about 450 ° C 140 includes.

Dann wird eine Mehrzahl von Kohlenstoffnanoröhren 144 in der Öffnung 142 unter Verwendung der katalytischen Metallschicht 134 gebildet, um die Rate der Nanoröhrenbildung innerhalb der Öffnung 142 zu steigern. Diese Kohlenstoffnanoröhren 144 können unter Verwendung herkömmlicher Techniken gebildet werden, wie chemischer Gasphasenabscheidung, plasmaunterstützter chemischer Gasphasenabscheidung, atomarer Schichtdeposition und plasmaunterstützter atomarer Schichtdeposition. Wie dargestellt, sind die Kohlenstoffnanoröhren 144 durch die katalytische Metallschicht 134 und die zweite elektrisch leitfähige Barrierenschicht 132 mit der ersten Kupferstruktur 124 elektrisch verbunden. Die durch 1D dargestellte vertikale Zwischenverbindungsstruktur kann durch Bilden einer elektrisch leitfähigen Struktur 150 fertiggestellt werden, die sich auf der zweiten Zwischenisolationsschicht 140 erstreckt und die Mehrzahl von Kohlenstoffnanoröhren 144 elektrisch kontaktiert, wie durch 1E dargestellt. Weitere Materialien, die als ein katalytisches Metall für die Nanoröhrenbildung fungieren können, umfassen Wolfram, Yttrium, Palladium, Platin und Gold.Then, a plurality of carbon nanotubes 144 in the opening 142 using the catalytic metal layer 134 formed to the rate of nanotube formation within the opening 142 to increase. These carbon nanotubes 144 can be formed using conventional techniques such as chemical vapor deposition, plasma assisted chemical vapor deposition, atomic layer deposition, and plasma assisted atomic layer deposition. As shown, the carbon nanotubes are 144 through the catalytic metal layer 134 and the second electrically conductive barrier layer 132 with the first copper structure 124 electrically connected. By 1D The illustrated vertical interconnect structure may be formed by forming an electrically conductive structure 150 be completed, based on the second intermediate insulation layer 140 extends and the plurality of carbon nanotubes 144 electrically contacted, as by 1E shown. Other materials that can function as a catalytic metal for nanotube formation include tungsten, yttrium, palladium, platinum, and gold.

Nunmehr bezugnehmend auf die 2A bis 2E umfasst ein Verfahren zur Bildung elektrischer Zwischenverbindungen gemäß einer weiteren Ausführungsform der Erfindung das Bilden einer ersten Zwischenisolationsschicht 110 auf einem Halbleitersubstrat 100 und anschließendes Bilden einer Vertiefung 112 (z. B. einer Grabenstruktur) in der ersten Zwischenisolationsschicht 110 durch selektives Ätzen der ersten Zwischenisolationsschicht 110 unter Verwendung einer Maske (nicht gezeigt). Wie durch 2A dargestellt, kann die erste Zwischenisolationsschicht 110 direkt auf einer Hauptoberfläche des Halbleitersubstrats 100 gebildet werden, es können jedoch eine oder mehrere weitere zwischenliegende Schichten oder Strukturen (nicht gezeigt) zwischen dem Halbleitersubstrat 100 und der ersten Zwischenisolationsschicht 110 ausgebildet sein. Die erste Zwischenisolationsschicht 110 kann aus einem dielektrischen Material, wie Siliciumdioxid, oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH.Referring now to the 2A to 2E For example, a method of forming electrical interconnects in accordance with another embodiment of the invention includes forming a first interlayer insulating layer 110 on a semiconductor substrate 100 and then forming a depression 112 (eg, a trench structure) in the first interlayer insulating layer 110 by selectively etching the first interlayer insulating layer 110 using a mask (not shown). How through 2A illustrated, the first intermediate insulating layer 110 directly on a main surface of the semiconductor substrate 100 however, one or more further intermediate layers or structures (not shown) may be formed between the semiconductor substrate 100 and the first intermediate nisolationsschicht 110 be educated. The first intermediate insulation layer 110 may be formed of a dielectric material such as silicon dioxide or a low-k dielectric material such as SiCOH.

Dann werden ein Boden und Seitenwände der Vertiefung 112 mit einer ersten elektrisch leitfähigen Barrierenschicht 122 überzogen. Gemäß entsprechenden Ausführungsformen der Erfindung kann diese erste elektrisch leitfähige Barrierenschicht 122 als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Außerdem wird eine erste Kupferstruktur 124 unter Verwendung zum Beispiel einer Kupferdamaszenerbildungstechnik in der Vertiefung 112 gebildet, die ein Planarisieren einer aufgebrachten Kupferschicht während einer ausreichenden Zeitdauer beinhaltet, um die erste Kupferstruktur 124 zu definieren. Der Schritt des Planarisierens einer Kupferschicht kann ein chemisch mechanisches Polieren der Kupferschicht beinhalten. Wie durch 2A dargestellt, erstreckt sich die erste elektrisch leitfähige Barrierenschicht 122 zwischen der ersten Kupferstruktur 124 und der ersten Zwischenisolationsschicht 110. Die Barrierenschicht 122 dient dazu, eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 in die umgebende erste Zwischenisolationsschicht 110 zu verhindern. Die Barrierenschicht 122 und die erste Kupferstruktur definieren zusammen eine elektrisch leitfähige Struktur 120.Then a bottom and side walls of the recess 112 with a first electrically conductive barrier layer 122 overdrawn. According to corresponding embodiments of the invention, this first electrically conductive barrier layer 122 is formed as a barrier metal layer containing a metal selected from a group consisting of phosphorus doped cobalt alloys, boron doped cobalt alloys, phosphorus doped nickel alloys, boron doped nickel alloys, palladium and indium, and combinations thereof. In addition, a first copper structure 124 using, for example, a copper damascene formation technique in the well 112 formed, which includes planarizing an applied copper layer for a sufficient period of time to the first copper structure 124 define. The step of planarizing a copper layer may include chemically polishing the copper layer. How through 2A illustrated, the first electrically conductive barrier layer extends 122 between the first copper structure 124 and the first intermediate insulating layer 110 , The barrier layer 122 serves to cause an outdiffusion of copper from the first copper structure 124 into the surrounding first intermediate insulation layer 110 to prevent. The barrier layer 122 and the first copper structure together define an electrically conductive structure 120 ,

Nunmehr bezugnehmend auf 2B wird dann eine zweite elektrisch leitfähige Barrierenschicht 132 auf einer Oberseite der ersten Kupfer struktur 124 gebildet. Diese zweite elektrisch leitfähige Barrierenschicht 132, die eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 verhindert, kann zum Beispiel unter Verwendung einer stromlosen Plattierungstechnik selektiv auf der ersten Kupferstruktur 124 gebildet werden. Die zweite elektrisch leitfähige Barrierenschicht 143 kann als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen (z. B. eine Co-W-P-Legierung), mit Bor dotieren Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Zum Beispiel kann die zweite elektrisch leitfähige Barrierenschicht 132 aus einer Metallschicht gebildet werden, die aus einer Gruppe ausgewählt ist, die aus Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd und In besteht. 2B stellt außerdem die Bildung einer katalytischen Metallschicht 134 auf der zweiten elektrisch leitfähigen Barrierenschicht 132 zum Beispiel unter Verwendung einer stromlosen Plattierungstechnik dar. Gemäß entsprechenden Ausführungsformen der Erfindung kann die katalytische Metallschicht 134 ein Material beinhalten, das aus einer Gruppe ausgewählt wird, die aus Eisen, Nickel und Kobalt sowie Kombinationen derselben besteht, es können jedoch auch andere Materialien verwendet werden, die als ein katalytisches Metall für eine Kohlenstoffnanoröhrenbildung fungieren.Referring now to 2 B then becomes a second electrically conductive barrier layer 132 on top of the first copper structure 124 educated. This second electrically conductive barrier layer 132 that is an outdiffusion of copper from the first copper structure 124 For example, using an electroless plating technique, selectively on the first copper structure 124 be formed. The second electrically conductive barrier layer 143 can be formed as a barrier metal layer containing a metal selected from a group consisting of phosphorus doped cobalt alloys (eg, a Co-WP alloy), boron doped cobalt alloys, phosphorus doped nickel alloys, boron doped nickel alloys, palladium and indium, and combinations thereof. For example, the second electrically conductive barrier layer 132 are formed from a metal layer selected from a group consisting of Co-WP, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-WB, Ni-WP, Ni-Sn -P, Ni-P, Ni-B, Ni-Sn-B, Ni-WB, Pd and In. 2 B also provides the formation of a catalytic metal layer 134 on the second electrically conductive barrier layer 132 For example, using an electroless plating technique. According to respective embodiments of the invention, the catalytic metal layer 134 may include a material selected from a group consisting of iron, nickel, and cobalt and combinations thereof, but other materials that function as a catalytic metal for carbon nanotube formation may also be used.

Nunmehr bezugnehmend auf die 2C bis 2D wird eine zweite Zwischenisolationsschicht 140 auf der ersten Zwischenisolationsschicht 110 gebildet. Die zweite Zwischenisolationsschicht 140 kann aus einem dielektrischen Material, wie Siliciumdioxid, oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH. Die zweite Zwischenisolationsschicht 140 kann dann unter Verwendung herkömmlicher Techniken selektiv strukturiert werden, um eine Vertiefung 143 darin zu definieren und außerdem eine Öffnung 142 (z. B. eine Durchkontaktöffnung) zu definieren, die sich durch die zweite Zwischenisolationsschicht 140 hindurch erstreckt und eine Oberseite der katalytischen Metallschicht 134 freilegt.Referring now to the 2C to 2D becomes a second interlayer insulation layer 140 on the first intermediate insulation layer 110 educated. The second intermediate insulation layer 140 may be formed of a dielectric material such as silicon dioxide or a low-k dielectric material such as SiCOH. The second intermediate insulation layer 140 can then be selectively patterned using conventional techniques to form a well 143 to define in it and also an opening 142 (eg, a via opening) defined by the second interlayer insulation layer 140 and an upper surface of the catalytic metal layer 134 exposes.

Dann wird eine Mehrzahl von Kohlenstoffnanoröhren 144 unter Verwendung der katalytischen Metallschicht 134 in der Öffnung 142 gebildet, um die Rate der Nanoröhrenbildung innerhalb der Öffnung 142 (z. B. einer Durchkontaktöffnung) zu steigern. Diese Kohlenstoffnanoröhren 144 können unter Verwendung herkömmlicher Techniken gebildet werden, wie chemischer Gasphasenabscheidung, plasmaunterstützter chemischer Gasphasenabscheidung, atomarer Schichtdeposition und plasmaunterstützter atomarer Schichtdeposition. Wie dargestellt, sind diese Kohlenstoffnanoröhren 144 durch die katalytische Metallschicht 134 und die zweite elektrisch leitfähige Barrierenschicht 132 mit der ersten Kupferstruktur 124 elektrisch verbunden.Then, a plurality of carbon nanotubes 144 using the catalytic metal layer 134 in the opening 142 formed to the rate of nanotube formation within the opening 142 (eg, a via opening). These carbon nanotubes 144 can be formed using conventional techniques such as chemical vapor deposition, plasma assisted chemical vapor deposition, atomic layer deposition, and plasma assisted atomic layer deposition. As shown, these are carbon nanotubes 144 through the catalytic metal layer 134 and the second electrically conductive barrier layer 132 with the first copper structure 124 electrically connected.

Nunmehr bezugnehmend auf 2E wird eine dritte Barrierenmetallschicht 152 in der Vertiefung 143 aufgebracht, um einen Boden und Seitenwände derselben zu überziehen und die Kohlenstoffnanoröhren 144 zu bedecken. Eine Kupferstruktur 154 kann auf der dritten Barrierenmetallschicht 152 gebildet werden, um eine Kupferdamaszenerstruktur 150 zu ergeben, die mit den Kohlenstoffnanoröhren 144 elektrisch gekoppelt ist. Diese dritte Barrierenmetallschicht 152 kann ein Material wie Titannitrid, Tantal, Tantalnitrid, Wolfram und Wolframnitrid beinhalten, es können jedoch auch andere Barrierenmaterialien verwendet werden.Referring now to 2E becomes a third barrier metal layer 152 in the depression 143 applied to cover a bottom and side walls thereof and the carbon nanotubes 144 to cover. A copper structure 154 can on the third barrier metal layer 152 be formed around a copper damascene structure 150 to surrender those with the carbon nanotubes 144 is electrically coupled. This third barrier metal layer 152 may include a material such as titanium nitride, tantalum, tantalum nitride, tungsten and tungsten nitride, but other barrier materials may be used.

Nunmehr bezugnehmend auf die 3A bis 3D beinhaltet ein Verfahren zur Herstellung von elektrischen Zwischenverbindungen gemäß einer weiteren Ausführungsform der Erfindung das Bilden einer ersten Zwischenisolationsschicht 110 auf einem Halbleitersubstrat 100 und das anschließende Bilden einer Vertiefung 112 (z. B. einer Grabenstruktur) in der ersten Zwischenisolationsschicht 110 durch selektives Ätzen der ersten Zwischenisolationsschicht 110 unter Verwendung einer Maske (nicht gezeigt). Wie durch 3A dargestellt, kann die erste Zwischenisolationsschicht 110 direkt auf einer Hauptoberfläche des Halbleitersubstrats 100 gebildet werden, es können jedoch eine oder mehrere weitere zwischenliegende Schichten und/oder Strukturen (nicht gezeigt) zwischen dem Halbleitersubstrat 100 und der ersten Zwischenisolationsschicht 110 gebildet werden. Die erste Zwischenisolationsschicht 110 kann aus einem dielektrischen Material wie Siliciumdioxid oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH.Referring now to the 3A to 3D includes a method for producing electrical interconnections according to a Another embodiment of the invention forming a first intermediate insulating layer 110 on a semiconductor substrate 100 and then forming a depression 112 (eg, a trench structure) in the first interlayer insulating layer 110 by selectively etching the first interlayer insulating layer 110 using a mask (not shown). How through 3A illustrated, the first intermediate insulating layer 110 directly on a main surface of the semiconductor substrate 100 however, one or more further intermediate layers and / or structures (not shown) may be formed between the semiconductor substrate 100 and the first intermediate insulating layer 110 be formed. The first intermediate insulation layer 110 may be formed of a dielectric material such as silicon dioxide or a low-k dielectric material such as SiCOH.

Dann werden ein Boden und Seitenwände der Vertiefung 112 mit einer ersten elektrisch leitfähigen Barrierenschicht 122 überzogen. Gemäß entsprechenden Ausführungsformen der Erfindung kann diese erste elektrisch leitfähige Barrierenschicht 122 als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Außerdem wird eine erste Kupferstruktur 124 zum Beispiel unter Verwendung einer Kupferdamaszenerbildungstechnik in der Vertiefung 112 gebildet, die das Planarisieren einer Kupferschicht während einer ausreichenden Zeitdauer beinhaltet, um die erste Kupferstruktur 124 zu definieren. Der Schritt des Planarisierens einer Kupferschicht kann ein chemisch-mechanisches Polieren der Kupferschicht beinhalten. Wie durch 3A dargestellt, erstreckt sich die erste elektrisch leitfähige Barrierenschicht 122 zwischen der ersten Kupferstruktur 124 und der ersten Zwischenisolationsschicht 110. Die Barrierenschicht 122 dient dazu, eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 in die umgebende erste Zwischenisolationsschicht 110 zu verhindern. Die Barrierenschicht 122 und die erste Kup ferstruktur 124 definieren zusammen eine elektrisch leitfähige Struktur 120.Then a bottom and side walls of the recess 112 with a first electrically conductive barrier layer 122 overdrawn. According to corresponding embodiments of the invention, this first electrically conductive barrier layer 122 is formed as a barrier metal layer containing a metal selected from a group consisting of phosphorus doped cobalt alloys, boron doped cobalt alloys, phosphorus doped nickel alloys, boron doped nickel alloys, palladium and indium, and combinations thereof. In addition, a first copper pattern 124 is formed in the recess using, for example, a copper damascene formation technique 112 which comprises planarizing a copper layer for a sufficient period of time to form the first copper structure 124 define. The step of planarizing a copper layer may include chemo-mechanical polishing of the copper layer. How through 3A illustrated, the first electrically conductive barrier layer extends 122 between the first copper structure 124 and the first intermediate insulating layer 110 , The barrier layer 122 serves to cause an outdiffusion of copper from the first copper structure 124 into the surrounding first intermediate insulation layer 110 to prevent. The barrier layer 122 and the first copper structure 124 together define an electrically conductive structure 120 ,

Nunmehr bezugnehmend auf 3B wird dann eine zweite elektrisch leitfähige Barrierenschicht 132 auf einer Oberseite der ersten Kupferstruktur 124 gebildet. Diese zweite elektrisch leitfähige Barrierenschicht 132, die eine Ausdiffusion von Kupfer aus der ersten Kupferstruktur 124 verhindert, kann unter Verwendung einer stromlosen Plattierungstechnik selektiv auf der ersten Kupferstruktur 124 gebildet werden. Die zweite elektrisch leitfähige Barrierenschicht 132 kann als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen (z. B. einer Co-W-P-Legierung), mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Zum Beispiel kann die zweite elektrisch leitfähige Barrierenschicht 132 als eine Metallschicht gebildet werden, die aus einer Gruppe ausgewählt wird, die aus Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd und In besteht. 3B stellt außerdem die Bildung einer katalytischen Metallschicht 134 auf der zweiten elektrisch leitfähigen Barrierenschicht 132 zum Beispiel unter Verwendung einer stromlosen Plattierungstechnik dar. Gemäß entsprechenden Ausführungsformen der Erfindung kann die katalytische Metallschicht 134 ein Material beinhalten, das aus einer Gruppe ausgewählt wird, die aus Eisen, Nickel und Kobalt sowie Kombinationen derselben besteht, es können jedoch auch andere Materialien verwendet werden. 3B stellt außerdem die Bildung einer elektrisch leitfähigen Deckschicht 136 auf der katalytischen Metallschicht dar. Diese Deckschicht beinhaltet ein Material, das so konfiguriert ist, dass eine Ausdiffusion von Sauerstoff aus einer nachfolgend gebildeten dielektrischen Zwischenschicht in die katalytische Metallschicht 134 verhindert wird und außerdem eine Überätzschädigung verhindert wird, die während eines nachfolgenden Prozessschritts oder nachfolgender Prozessschritte an der katalytischen Metallschicht 134 auftreten kann. Die Deckschicht 136 kann ein Material enthalten, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen (z. B. einer Co-W-P-Legierung), mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht, es können jedoch auch andere Materialien verwendet werden.Referring now to 3B then becomes a second electrically conductive barrier layer 132 on an upper side of the first copper structure 124 educated. This second electrically conductive barrier layer 132 that is an outdiffusion of copper from the first copper structure 124 can be selectively reduced to the first copper structure using an electroless plating technique 124 be formed. The second electrically conductive barrier layer 132 may be formed as a barrier metal layer containing a metal selected from a group consisting of phosphorus doped cobalt alloys (eg, a Co-WP alloy), boron doped cobalt alloys, phosphorus doped nickel alloys, boron doped nickel alloys, palladium and indium, and combinations thereof. For example, the second electrically conductive barrier layer 132 are formed as a metal layer selected from a group consisting of Co-WP, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-WB, Ni-WP, Ni-Sn -P, Ni-P, Ni-B, Ni-Sn-B, Ni-WB, Pd and In. 3B also provides the formation of a catalytic metal layer 134 on the second electrically conductive barrier layer 132 For example, using an electroless plating technique. According to respective embodiments of the invention, the catalytic metal layer 134 include a material selected from a group consisting of iron, nickel and cobalt and combinations thereof, but other materials may be used. 3B also provides the formation of an electrically conductive capping layer 136 on the catalytic metal layer. This cap layer includes a material configured to allow outdiffusion of oxygen from a subsequently formed dielectric interlayer into the catalytic metal layer 134 is prevented and also a Überätzschädigung is prevented during a subsequent process step or subsequent process steps on the catalytic metal layer 134 can occur. The cover layer 136 may include a material selected from the group consisting of phosphorus-doped cobalt alloys (eg, Co-WP alloy), boron-doped cobalt alloys, phosphorus-doped nickel alloys, boron-doped nickel alloys, palladium and indium, and the like Combinations thereof, but other materials may be used.

Nunmehr bezugnehmend auf die 3C bis 3D wird eine zweite Zwischenisolationsschicht 140 auf der ersten Zwischenisolationsschicht 110 gebildet. Die zweite Zwischenisolationsschicht 140 kann aus einem dielektrischen Material wie Siliciumdioxid oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH. Die zweite Zwischenisolationsschicht 140 kann dann unter Verwendung herkömmlicher Techniken selektiv strukturiert werden, um eine Öffnung 142 darin zu definieren, die sich durch die zweite Zwischenisolationsschicht 140 und die elektrisch leitfähige Deckschicht 136 hindurch erstreckt und die katalytische Metallschicht 134 freilegt. Dann wird eine Mehrzahl von Kohlenstoffnanoröhren 144 unter Verwendung der katalytischen Metallschicht 134 in der Öffnung 142 gebildet, um die Rate der Nanoröhrenbildung innerhalb der Öffnung 142 (z. B. einer Durchkontaktöffnung) zu steigern. Diese Kohlenstoffnanoröhren 144 können unter Verwendung herkömmlicher Techniken gebildet werden, wie chemischer Gasphasenabscheidung, plasmaunterstützter chemischer Gasphasenabscheidung, atomarer Schichtdeposition und plasmaunterstützter atomarer Schichtdeposition. Wie durch 3D dargestellt, sind diese Kohlenstoffnanoröhren 144 durch die katalytische Metallschicht 134 und die zweite elektrisch leitfähige Barrierenschicht 132 mit der ersten Kupferstruktur 124 elektrisch verbunden. Die durch die 3D dargestellte vertikale Zwischenverbindungsstruktur kann mittels Bilden einer elektrisch leitfähigen Struktur 150 fertiggestellt werden, die sich auf der zweiten Zwischeniso lationsschicht 140 erstreckt und die Mehrzahl von Kohlenstoffnanoröhren 144 elektrisch kontaktiert.Referring now to the 3C to 3D becomes a second interlayer insulation layer 140 on the first intermediate insulation layer 110 educated. The second intermediate insulation layer 140 may be formed of a dielectric material such as silicon dioxide or a low-k dielectric material such as SiCOH. The second intermediate insulation layer 140 can then be selectively patterned using conventional techniques to form an opening 142 to be defined by the second interlayer insulation layer 140 and the electrically conductive cover layer 136 extends through and the catalytic metal layer 134 exposes. Then, a plurality of carbon nanotubes 144 using the catalytic metal layer 134 in the opening 142 formed to the rate of nanotube formation within the opening 142 (eg, a via opening). These carbon nanotubes 144 can be formed using conventional techniques such as chemical vapor deposition, plasma assisted chemical vapor deposition, atomic layer deposition, and plasma assisted atomic layer deposition. How through 3D are shown, these are carbon nanotubes 144 through the catalytic metal layer 134 and the second electrically conductive barrier layer 132 with the first copper structure 124 electrically connected. The by the 3D The illustrated vertical interconnect structure may be formed by forming an electrically conductive structure 150 be completed, based on the second Zwischeniso lationsschicht 140 extends and the plurality of carbon nanotubes 144 electrically contacted.

Nunmehr bezugnehmend auf die 4A bis 4C umfasst ein Verfahren zur Herstellung elektrischer Zwischenverbindungen gemäß einer weiteren Ausführungsform der Erfindung das Bilden einer ersten Zwischenisolationsschicht 110 auf einem Halbleitersubstrat 100 und das anschließende Bilden einer Vertiefung 112 (z. B. einer Grabenstruktur) in der ersten Zwischenisolationsschicht 110 durch selektives Ätzen der ersten Zwischenisolationsschicht 110 unter Verwendung einer Maske (nicht gezeigt). Wie durch 4A dargestellt, kann die erste Zwischenisolationsschicht 110 direkt auf einer Hauptoberfläche des Halbleitersubstrats 100 gebildet werden, es können jedoch eine oder mehrere weitere zwischenliegende Schichten und/oder Strukturen (nicht gezeigt) zwischen dem Halbleitersubstrat 100 und der ersten Zwischenisolationsschicht 110 gebildet werden. Die erste Zwischenisolationsschicht 110 kann aus einem dielektrischen Material wie Siliciumdioxid oder einem dielektrischen Material mit niedrigem k gebildet werden, wie zum Beispiel SiCOH.Referring now to the 4A to 4C For example, a method of making electrical interconnects in accordance with another embodiment of the invention includes forming a first interlayer insulating layer 110 on a semiconductor substrate 100 and then forming a depression 112 (eg, a trench structure) in the first interlayer insulating layer 110 by selectively etching the first interlayer insulating layer 110 using a mask (not shown). How through 4A illustrated, the first intermediate insulating layer 110 directly on a main surface of the semiconductor substrate 100 however, one or more further intermediate layers and / or structures (not shown) may be formed between the semiconductor substrate 100 and the first intermediate insulating layer 110 be formed. The first intermediate insulation layer 110 may be formed of a dielectric material such as silicon dioxide or a low-k dielectric material such as SiCOH.

Dann werden ein Boden und Seitenwände der Vertiefung 112 mit einer ersten elektrisch leitfähigen Barrierenschicht 122 überzogen. Gemäß entsprechenden Ausführungsformen der Erfindung kann diese erste elektrisch leitfähige Barrierenschicht 122 als eine Barrierenmetallschicht gebildet werden, die ein Metall enthält, das aus einer Gruppe ausgewählt wird, die aus mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht. Außerdem wird eine erste Kupferstruktur 124 zum Beispiel unter Verwendung einer Kupferdamaszenerbildungstechnik in der Vertiefung 112 gebildet, die ein Planarisieren einer Kupferschicht während einer ausreichenden Zeitdauer beinhaltet, um die erste Kupferstruktur 124 zu definieren. Der Schritt des Planarisierens einer Kupferschicht kann ein chemisch-mechanisches Polieren der Kupferschicht beinhalten.Then a bottom and side walls of the recess 112 with a first electrically conductive barrier layer 122 overdrawn. According to corresponding embodiments of the invention, this first electrically conductive barrier layer 122 is formed as a barrier metal layer containing a metal selected from a group consisting of phosphorus doped cobalt alloys, boron doped cobalt alloys, phosphorus doped nickel alloys, boron doped nickel alloys, palladium and indium, and combinations thereof. In addition, a first copper structure 124 for example, using a copper damascene formation technique in the well 112 formed, which includes a planarization of a copper layer for a sufficient period of time to the first copper structure 124 define. The step of planarizing a copper layer may include chemo-mechanical polishing of the copper layer.

Nunmehr bezugnehmend auf 4B wird ein Schritt durchgeführt, um die erste Zwischenisolationsschicht 110 während einer ausreichenden Zeitdauer selektiv zurückzuätzen, um obere Seitenwände der ersten elektrisch leitfähigen Barrierenschicht 122 freizulegen. Dann wird eine Folge von Plattierungsschritten (z. B. stromloses Plattieren) durchgeführt, um (i) eine zweite elektrisch leitfähige Barrierenschicht 132' auf die freigelegten Seitenwände der ersten elektrisch leitfähigen Barrierenschicht 122 und eine Oberseite der ersten Kupferstruktur 124 zu plattieren und (ii) eine katalytische Metallschicht 134' auf die zweite elektrisch leitfähige Barrierenschicht 132' zu plattieren, wie dargestellt.Referring now to 4B a step is performed to apply the first interlayer insulation layer 110 selectively etch back for a sufficient amount of time to upper sidewalls of the first electrically conductive barrier layer 122 expose. Then, a series of plating steps (eg, electroless plating) are performed to form (i) a second electrically conductive barrier layer 132 ' on the exposed sidewalls of the first electrically conductive barrier layer 122 and an upper surface of the first copper structure 124 to plate and (ii) a catalytic metal layer 134 ' on the second electrically conductive barrier layer 132 ' to plate as shown.

Nunmehr bezugnehmend auf 4C kann die durch 4B dargestellte Zwischenstruktur mehrere Male über das Halbleitersubstrat 100 hinweg wiederholt werden, um eine Mehrzahl von ersten Kupferstrukturen 124 zu ergeben, die sich innerhalb von Seite an Seite liegenden Vertiefungen innerhalb der ersten Zwischenisolationsschicht 110 befinden. Dann wird eine zweite Zwischenisolationsschicht 140 auf der ersten Zwischenisolationsschicht 110 aufgebracht, wie dargestellt, und eine Mehrzahl von Öffnungen 142 wird innerhalb der zweiten Zwischenisolationsschicht 140 gebildet. Wie dargestellt kann, wenn die benachbarten ersten Kupferstrukturen 124 ausreichend dicht sind, dann innerhalb der zweiten Zwischenisolationsschicht 140 an einer Grenzfläche zu der ersten Zwischenisolationsschicht 110 vorteilhafterweise ein Hohlraum 146 gebildet werden, wenn die zweite Zwischenisolationsschicht aufgebracht wird. Das Vorhandensein dieses Hohlraums 146 kann die effektive Dielektrizitätskonstante der zweiten Zwischenisolationsschicht 140 in Bereichen nahe der Kupferstrukturen 124 reduzieren und dadurch zum Beispiel parasitäre Kopplungskapazitäten zwischen benachbarten Kupferstruktu ren 124 reduzieren. Dann können die bezüglich der 1D bis 1E dargestellten und vorstehend beschriebenen Schritte durchgeführt werden, um die Kohlenstoffnanoröhren 144 innerhalb der Öffnungen 142 und die elektrisch leitfähigen Strukturen 150 auf den Kohlenstoffnanoröhren 144 zu definieren, wie durch 4C dargestellt.Referring now to 4C can the through 4B shown intermediate structure several times over the semiconductor substrate 100 be repeated to a plurality of first copper structures 124 resulting within side-by-side pits within the first interlayer insulating layer 110 are located. Then, a second intermediate insulation layer 140 on the first intermediate insulation layer 110 applied as shown, and a plurality of openings 142 becomes within the second interlayer insulation layer 140 educated. As shown, when the adjacent first copper structures 124 are sufficiently dense, then within the second interlayer insulating layer 140 at an interface to the first interlayer insulating layer 110 advantageously a cavity 146 are formed when the second intermediate insulating layer is applied. The presence of this cavity 146 may be the effective dielectric constant of the second interlayer insulating layer 140 in areas near the copper structures 124 thereby reducing, for example, parasitic coupling capacitances between adjacent copper structures 124 to reduce. Then those regarding the 1D to 1E and described above, to the carbon nanotubes 144 inside the openings 142 and the electrically conductive structures 150 on the carbon nanotubes 144 to define how through 4C shown.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - US 7247897 [0002] - US 7247897 [0002]
  • - US 2004/0182600 A1 [0003] US 2004/0182600 A1 [0003]
  • - US 2006/0071334 A1 [0003] US 2006/0071334 A1 [0003]
  • - US 2006/0071344 A1 [0003] US 2006/0071344 A1 [0003]

Zitierte Nicht-PatentliteraturCited non-patent literature

  • - Mizuhisa Nihei et al., "Carbon Nanotube Vias for Future LSI Interconnects", Proceedings of the IEEE International Interconnect Technology Conference 2004, Seiten 251 bis 253 [0003] - Mizuhisa Nihei et al., "Carbon Nanotube Vias for Future LSI interconnects", Proceedings of the IEEE International Interconnect Technology Conference 2004, pp. 251-253 [0003]
  • - Mizuhisa Nihei et al., "Low-resistance Multi-walled Carbon Nanotube Vias with Parallel Channel Conduction of Inner Shells", Proceedings of the IEEE International Interconnect Technology Conference 2005, 6. bis 8. Juni, Seiten 234 bis 236 [0003] - Mizuhisa Nihei et al., "Low-resistance Multi-walled Carbon Nanotube Vias with Parallel Channel Conduction of Inner Shells," Proceedings of the IEEE International Interconnect Technology Conference 2005, June 6-8, pp. 234-236 [0003]

Claims (18)

Integriertes Schaltkreisbauelement mit – einem ersten Metallbereich (124) mit einem ersten Metall darin auf einem integrierten Schaltkreissubstrat, – einer elektrisch leitfähigen Barrierenschicht (132) auf einer Oberfläche des ersten Metallbereichs, wobei die elektrisch leitfähige Barrierenschicht ein Material beinhaltet, das eine Ausdiffusion des ersten Metalls aus dem ersten Metallbereich verhindert, – einem zweiten Metallbereich (134) mit einem katalytischen Metall darin auf der elektrisch leitfähigen Barrierenschicht, – einer elektrisch isolierenden Schicht (140) auf dem zweiten Metallbereich, wobei die elektrisch isolierende Schicht eine Öffnung (142) darin aufweist, die einen Teil des zweiten Metallbereichs freilegt, und – einer Mehrzahl von Kohlenstoffnanoröhren (144), die sich in der Öffnung erstrecken und durch den freigelegten Teil des zweiten Metallbereichs und die elektrisch leitfähige Barrierenschicht mit dem ersten Metallbereich elektrisch gekoppelt sind.Integrated circuit component with - a first metal region ( 124 ) with a first metal therein on an integrated circuit substrate, - an electrically conductive barrier layer ( 132 ) on a surface of the first metal region, wherein the electrically conductive barrier layer includes a material that prevents outdiffusion of the first metal from the first metal region, - a second metal region ( 134 with a catalytic metal therein on the electrically conductive barrier layer, - an electrically insulating layer ( 140 ) on the second metal region, wherein the electrically insulating layer has an opening ( 142 ) exposing part of the second metal region therein, and - a plurality of carbon nanotubes ( 144 ) extending in the opening and electrically coupled to the first metal region through the exposed portion of the second metal region and the electrically conductive barrier layer. Integriertes Schaltkreisbauelement nach Anspruch 1, wobei das erste Metall Kupfer ist und/oder die elektrisch leitfähige Barrierenschicht wenigstens eines von Kobaltlegierungen, Nickellegierungen, mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben beinhaltet.Integrated circuit component according to claim 1, wherein the first metal is copper and / or the electrically conductive Barrier layer of at least one of cobalt alloys, nickel alloys, phosphorus doped cobalt alloys, boron doped cobalt alloys, phosphorus doped nickel alloys, boron doped nickel alloys, palladium and indium and combinations thereof. Integriertes Schaltkreisbauelement nach Anspruch 1 oder 2, wobei das katalytische Metall ein Metall ist, das aus einer Gruppe aus gewählt ist, die aus Eisen, Nickel, Kobalt, Wolfram, Yttrium, Palladium und Platin besteht.Integrated circuit component according to claim 1 or 2, wherein the catalytic metal is a metal consisting of selected from a group consisting of iron, nickel, cobalt, Tungsten, yttrium, palladium and platinum. Integriertes Schaltkreisbauelement nach einem der Ansprüche 1 bis 3, das des Weiteren eine zweite elektrisch leitfähige Barrierenschicht (152) auf der Mehrzahl von Kohlenstoffnanoröhren beinhaltet.The integrated circuit device of any one of claims 1 to 3, further comprising a second electrically conductive barrier layer (12). 152 ) on the plurality of carbon nanotubes. Integriertes Schaltkreisbauelement nach Anspruch 4, wobei die zweite elektrisch leitfähige Barrierenschicht ein Metall beinhaltet, das aus einer Gruppe ausgewählt ist, die aus Titannitrid, Tantal, Tantalnitrid, Wolfram und Wolframnitrid besteht.Integrated circuit component according to claim 4, wherein the second electrically conductive barrier layer includes a metal selected from a group is made of titanium nitride, tantalum, tantalum nitride, tungsten and tungsten nitride consists. Integriertes Schaltkreisbauelement nach einem der Ansprüche 1 bis 5, das des Weiteren eine Kupferdamaszenerstruktur (154) beinhaltet, die sich in der elektrisch isolierenden Schicht erstreckt und mit der Mehrzahl von Kohlenstoffnanoröhren elektrisch gekoppelt ist und/oder sich auf der zweiten elektrisch leitfähigen Barrierenschicht erstreckt.An integrated circuit device according to any one of claims 1 to 5, further comprising a copper damascene structure ( 154 ) extending in the electrically insulating layer and electrically coupled to the plurality of carbon nanotubes and / or extending on the second electrically conductive barrier layer. Integriertes Schaltkreisbauelement nach einem der Ansprüche 1 bis 6, das des Weiteren eine elektrisch leitfähige Deckschicht (136) zwischen dem zweiten Metallbereich und der elektrisch isolierenden Schicht beinhaltet, wobei die elektrisch leitfähige Deckschicht ein Material beinhaltet, das eine Ausdiffusion von Sauerstoff aus der elektrisch isolierenden Schicht in den zweiten Metallbereich verhindert.An integrated circuit device according to any one of claims 1 to 6, further comprising an electrically conductive cover layer (10). 136 ) between the second metal region and the electrically insulating layer, wherein the electrically conductive overcoat layer includes a material that prevents outdiffusion of oxygen from the electrically insulating layer into the second metal region. Integriertes Schaltkreisbauelement nach Anspruch 7, wobei die elektrisch leitfähige Deckschicht eine Öffnung darin aufweist, die zu der Öffnung in der elektrisch isolierenden Schicht ausgerichtet ist.Integrated circuit component according to claim 7, wherein the electrically conductive cover layer has an opening having in it to the opening in the electrically insulating Layer is aligned. Integriertes Schaltkreisbauelement nach Anspruch 7 oder 8, wobei die elektrisch leitfähige Deckschicht eine Oberseite des zweiten Metallbereichs kontaktiert und/oder ein Metall beinhaltet, das aus einer Gruppe ausgewählt ist, die aus Kobaltlegierungen, Nickellegierungen, mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Nickellegierungen, Palladium und Indium sowie Kombinationen derselben besteht.Integrated circuit component according to claim 7 or 8, wherein the electrically conductive cover layer a Contacted top of the second metal portion and / or a metal includes, which is selected from a group consisting of Cobalt alloys, nickel alloys, phosphorus-doped cobalt alloys, boron doped cobalt alloys, phosphorous doped nickel alloys, boron-doped nickel alloys, palladium and indium, as well Combinations thereof consists. Integriertes Schaltkreisbauelement nach einem der Ansprüche 1 bis 9, wobei – das integrierte Schaltkreissubstrat ein Halbleitersubstrat (100) und eine Zwischenisolationsschicht (110) beinhaltet, die auf dem Halbleitersubstrat angeordnet ist und eine Vertiefung darin aufweist, wobei sich der erste Metallbereich in der Vertiefung der Zwischenisolationsschicht befindet, – eine zusätzliche elektrisch leitfähige Barrierenschicht (122) vorgesehen ist, die einen Boden und Seitenwände der Vertiefung überzieht, um sich so zwischen dem ersten Metallbereich und der Zwischenisolationsschicht zu erstrecken, und ein Material beinhaltet, das eine Ausdiffusion des ersten Metalls aus dem ersten Metallbereich verhindert, und – die elektrisch isolierende Schicht eine zweite Zwischenisolationsschicht bildet.The integrated circuit device according to any one of claims 1 to 9, wherein - the integrated circuit substrate is a semiconductor substrate ( 100 ) and an intermediate insulating layer ( 110 ) disposed on the semiconductor substrate and having a recess therein, wherein the first metal region is located in the recess of the intermediate insulating layer, - an additional electrically conductive barrier layer ( 122 ), which covers a bottom and side walls of the recess so as to extend between the first metal region and the intermediate insulating layer, and includes a material which prevents outdiffusion of the first metal from the first metal region, and - the electrically insulating layer forms second intermediate insulating layer. Integriertes Schaltkreisbauelement nach Anspruch 10, wobei die zusätzliche elektrisch leitfähige Barrierenschicht ein Metall beinhaltet, das aus einer Gruppe ausgewählt ist, die aus mit Phosphor dotierten Kobaltlegierungen, mit Bor dotierten Kobaltlegierungen, mit Phosphor dotierten Nickellegierungen, mit Bor dotierten Ni ckellegierungen, Palladium und Indium sowie Kombinationen derselben besteht.Integrated circuit component according to claim 10, wherein the additional electrically conductive barrier layer includes a metal selected from a group which is doped with phosphorus-doped cobalt alloys, doped with boron Cobalt alloys, phosphorus doped nickel alloys, with Boron-doped nickel alloys, palladium and indium, and combinations the same exists. Verfahren zur Herstellung eines integrierten Schaltkreisbauelements, das umfasst: – Bilden einer ersten Metallschicht (124) auf einem Substrat (100), – Bilden einer katalytischen Metallschicht (134) auf der ersten Metallschicht, – Bilden einer Zwischenisolationsschicht (140) auf der katalytischen Metallschicht, – Strukturieren der Zwischenisolationsschicht, um eine Öffnung (142) darin zu definieren, die eine Oberseite der katalytischen Metallschicht freilegt, und – Bilden einer Mehrzahl von Kohlenstoffnanoröhren (144) in der Öffnung der strukturierten Zwischenisolationsschicht.A method of manufacturing an integrated circuit device, comprising: - forming a first metal layer ( 124 ) on a substrate ( 100 ), - forming a catalytic metal layer ( 134 ) on the first metal layer, - forming an intermediate insulating layer ( 140 ) on the catalytic metal layer, - patterning of the interlayer insulating layer an opening ( 142 ) defining an upper surface of the catalytic metal layer therein, and - forming a plurality of carbon nanotubes ( 144 ) in the opening of the structured intermediate insulating layer. Verfahren nach Anspruch 12, das des Weiteren das Entfernen von Sauerstoff von einem freigelegten Teil der katalytischen Metallschicht unter Verwendung eines chemischen Reduktionsprozesses beinhaltet.The method of claim 12, further comprising Removing oxygen from an exposed portion of the catalytic Includes metal layer using a chemical reduction process. Verfahren nach Anspruch 13, wobei der Entfernungsschritt das Einwirken von Wasserstoff auf die katalytische Metallschicht beinhaltet.The method of claim 13, wherein the removing step the action of hydrogen on the catalytic metal layer includes. Verfahren nach Anspruch 14, wobei der Entfernungsschritt das Einwirken eines Wasserstoff enthaltenden Plasmas auf die katalytische Metallschicht beinhaltet.The method of claim 14, wherein the removing step the action of a hydrogen-containing plasma on the catalytic Includes metal layer. Verfahren nach Anspruch 14 oder 15, wobei der Entfernungsschritt das Einwirken eines Wasserstoff enthaltenden Gases auf die katalytische Metallschicht bei einer Temperatur in einem Bereich von etwa 200°C bis etwa 400°C beinhaltet.The method of claim 14 or 15, wherein the removing step the action of a gas containing hydrogen on the catalytic Metal layer at a temperature in a range of about 200 ° C. to about 400 ° C includes. Verfahren nach einem der Ansprüche 12 bis 16, wobei die katalytische Metallschicht unter Verwendung einer stromlosen Plattierungstechnik gebildet wird.Method according to one of claims 12 to 16, wherein the catalytic metal layer using a currentless Plating technique is formed. Verfahren nach einem der Ansprüche 12 bis 17, wobei – das Bereitstellen des Substrats das Bilden einer ersten Zwischenisolationsschicht (110) mit einer Vertiefung (112) darin auf einem darunterliegenden Substrat (100) und das Überziehen der Vertiefung mit einer ersten elektrisch leitfähigen Barrierenschicht (122) umfasst, wobei die überzogene Vertiefung mit einer strukturierten Kupferschicht als der ersten Metallschicht gefüllt wird, – die erste Zwischenisolationsschicht selektiv zurückgeätzt wird, um Seitenwände der ersten elektrisch leitfähigen Barrierenschicht freizulegen, und – eine zweite elektrisch leitfähige Barrierenschicht auf die freigelegten Seitenwände der ersten elektrisch leitfähigen Barrierenschicht und auf eine Oberseite der strukturierten Kupferschicht plattiert wird und ein katalytisches Metallmaterial auf die zweite elektrisch leitfähige Barrierenschicht plattiert wird, um die katalytische Metallschicht zu bilden, – wobei die Kohlenstoffnanoröhren gebildet werden, um die Öffnung zu füllen und durch die katalytische Metallschicht und die zweite elektrisch leitfähige Barrierenschicht mit der strukturierten Kupferschicht elektrisch zu koppeln.The method of any one of claims 12 to 17, wherein providing the substrate comprises forming a first interlayer insulating layer. 110 ) with a depression ( 112 ) therein on an underlying substrate ( 100 ) and coating the recess with a first electrically conductive barrier layer ( 122 ), wherein the coated recess is filled with a patterned copper layer as the first metal layer, the first interlayer insulating layer is selectively etched back to expose sidewalls of the first electrically conductive barrier layer, and a second electrically conductive barrier layer is exposed on the exposed sidewalls of the first electrically conductive layer Cladding a barrier layer and onto an upper surface of the patterned copper layer and plating a catalytic metal material on the second electrically conductive barrier layer to form the catalytic metal layer, wherein the carbon nanotubes are formed to fill the opening and through the catalytic metal layer and the second electrically conductive barrier layer with the patterned copper layer to electrically couple.
DE200810004183 2007-01-12 2008-01-11 Integrated circuit device has several carbon nanotubes that are formed in opening of insulation layer so that nanotubes are electrically connected to copper pattern through catalyst metal layer and barrier layer Withdrawn DE102008004183A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020070003836A KR100881621B1 (en) 2007-01-12 2007-01-12 Semiconductor device and method of forming thereof
KR10-2007-0003836 2007-01-12
US11/972,192 2008-01-10
US11/972,192 US20080246148A1 (en) 2007-01-12 2008-01-10 Electrical Interconnect Structures Having Carbon Nanotubes Therein and Methods of Forming Same

Publications (1)

Publication Number Publication Date
DE102008004183A1 true DE102008004183A1 (en) 2008-07-31

Family

ID=39564130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200810004183 Withdrawn DE102008004183A1 (en) 2007-01-12 2008-01-11 Integrated circuit device has several carbon nanotubes that are formed in opening of insulation layer so that nanotubes are electrically connected to copper pattern through catalyst metal layer and barrier layer

Country Status (2)

Country Link
JP (1) JP2008172250A (en)
DE (1) DE102008004183A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4869362B2 (en) * 2009-01-29 2012-02-08 株式会社東芝 Method for producing carbon nanotube
KR101603774B1 (en) * 2009-05-14 2016-03-15 삼성전자주식회사 Method of manufacturing carbon nanotube device array
JP2011204769A (en) * 2010-03-24 2011-10-13 Toshiba Corp Semiconductor device, and method of manufacturing the same
CN105312009B (en) * 2015-12-10 2017-10-31 重庆百齐居建材有限公司 Extrude feed supplement formula reactor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040182600A1 (en) 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
US20060071344A1 (en) 2004-10-01 2006-04-06 Fujitsu Limited Wiring connection structure and method for forming the same
US20060071334A1 (en) 2004-10-05 2006-04-06 Fujitsu Limited Carbon nanotube structure, a semiconductor device, a semiconductor package and a manufacturing method of a semiconductor device
US7247897B2 (en) 2003-05-01 2007-07-24 Samsung Electronics Co., Ltd. Conductive line for a semiconductor device using a carbon nanotube including a memory thin film and semiconductor device manufactured

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040182600A1 (en) 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
US7247897B2 (en) 2003-05-01 2007-07-24 Samsung Electronics Co., Ltd. Conductive line for a semiconductor device using a carbon nanotube including a memory thin film and semiconductor device manufactured
US20060071344A1 (en) 2004-10-01 2006-04-06 Fujitsu Limited Wiring connection structure and method for forming the same
US20060071334A1 (en) 2004-10-05 2006-04-06 Fujitsu Limited Carbon nanotube structure, a semiconductor device, a semiconductor package and a manufacturing method of a semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Mizuhisa Nihei et al., "Carbon Nanotube Vias for Future LSI Interconnects", Proceedings of the IEEE International Interconnect Technology Conference 2004, Seiten 251 bis 253
Mizuhisa Nihei et al., "Low-resistance Multi-walled Carbon Nanotube Vias with Parallel Channel Conduction of Inner Shells", Proceedings of the IEEE International Interconnect Technology Conference 2005, 6. bis 8. Juni, Seiten 234 bis 236

Also Published As

Publication number Publication date
JP2008172250A (en) 2008-07-24

Similar Documents

Publication Publication Date Title
DE102014117338B4 (en) METHOD FOR FORMING A CONNECTING STRUCTURE FOR A SEMICONDUCTOR DEVICE
DE102016100766B4 (en) STRUCTURING OF CONTACT THROUGH MULTI-PHOTOLITHOGRAPHY AND MULTILATERALITY
DE102009012594B4 (en) Through-substrate-via-semiconductor components
DE10318299B4 (en) A process for forming a dual damascene interconnect
DE102013018192B4 (en) Buried TSV used for decoupling capacitors
DE10196065B3 (en) An integrated circuit interconnect, method of fabricating the interconnect structure, and interconnect structure integrated circuit
DE102008059650B4 (en) A method of fabricating a microstructure having a metallization structure with self-aligned air gaps between dense metal lines
DE10253938B4 (en) A method for simultaneously producing a bonding pad structure and a stacked capacitor in a semiconductor device
DE102008016431B4 (en) Metal capping layer with increased electrode potential for copper-based metal regions in semiconductor devices and method for their production
DE102008021568B3 (en) A method of reducing erosion of a metal cap layer during via formation in semiconductor devices and semiconductor device with a protective material for reducing erosion of the metal cap layer
DE102005024912A1 (en) A technique of making copper-containing leads embedded in a low-k dielectric by providing a stiffening layer
DE102008007001A1 (en) Increasing the resistance to electromigration in a connection structure of a semiconductor device by forming an alloy
DE102011085203B4 (en) Manufacturing method for semiconductor devices with via contacts
DE19834917A1 (en) Forming self-aligned vias in a semiconductor device
DE102011002769B4 (en) A semiconductor device and method of making a hybrid contact structure having small aspect ratio contacts in a semiconductor device
DE112008000209T5 (en) Method for forming through-substrate connections
DE102007057682A1 (en) A hybrid contact structure with a small aspect ratio contact in a semiconductor device
DE102008006919A1 (en) Wiring structure of a semiconductor device and method for producing the same
DE19626039C2 (en) Method of making a metal line
EP1770726B1 (en) MIM-capacitor and corresponding method of manufacturing
DE102010063780A1 (en) Semiconductor device having a contact structure with a lower parasitic capacitance
DE102009006798A1 (en) A method of fabricating a metallization system of a semiconductor device using a hard mask to define the size of the via
DE19921110A1 (en) Semiconductor device, especially highly integrated semiconductor chip, production process
DE102008004183A1 (en) Integrated circuit device has several carbon nanotubes that are formed in opening of insulation layer so that nanotubes are electrically connected to copper pattern through catalyst metal layer and barrier layer
DE60132707T2 (en) Low-temperature method for suppressing hills in interconnections of integrated circuits

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee