DE102007044592A1

DE102007044592A1 - Zyklischer Analog-Didital-Wandler

Info

Publication number: DE102007044592A1
Application number: DE102007044592A
Authority: DE
Inventors: Masakiyo Kariya Horie
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2006-09-21
Filing date: 2007-09-19
Publication date: 2008-04-10
Anticipated expiration: 2027-09-20
Also published as: US7486218B2; DE102007044592B8; US20080074304A1; JP4811339B2; JP2008104142A; DE102007044592B4

Abstract

Ein A/D-Wandler umfasst eine A/D-Umwandlungsschaltung (3, 32), einen Multiplikations-D/A-Wandler (4, 14, 22, 28, 33), eine Schalterschaltung (6, 6p, 6m) und eine Steuerschaltung (7, 20, 26, 30, 35). Die Steuerschaltung (7, 20, 26, 30, 35) verhindert, dass ein A/D-Ausgangssignal der A/D-Umwandlungsschaltung in den D/A-Wandler (4, 14, 22, 28, 33) eingegeben wird, und steuert die Schalterschaltung (6, 6p, 6m) so, dass eine A/D-umzuwandelnde Eingangsspannung die Schalterschaltung (6, 6p, 6m) und den Multiplikations-D/A-Wandler (4, 14, 22, 28, 33) durchläuft. Als Folge davon wird die Eingangsspannung auf einen geeigneten Betrag zur A/D-Umwandlung g (7, 20, 26, 30, 35) die Eingabe des A/D-Ausgangssignals in den D/A-Wandler (4, 14, 22, 28, 33) und steuert die Schalterschaltung (6, 6p, 6m), so dass die verstärkte Spannung die Schalterschaltung (6, 6p, 6m), den Multiplikations-D/A-Wandler (4, 14, 22, 28, 33) und die A/D-Umwandlungsschaltung (3, 32) durchläuft. Als Folge davon wird die verstärkte Spannung A/D-umgewandelt.

Description

Typischerweise ist ein Ausgangssignalpegel eines Fahrzeugsensors wie etwa eines Beschleunigungssensors oder eines Drucksensors sehr klein und liegt zwischen einigen Millivolt bis einigen hundert Millivolt. Demgegenüber hat ein in einem Fahrzeugmikrocomputer eingebauter Analog-Digital-Wandler (A/D-Wandler) typischerweise einen Aussteuerungsbereich (d.h. Eingabespannung-Umwandlungsbereich) von 0–5 Volt. Daher kann der Aussteuerungsbereich nicht wirksam ausgenützt werden, wenn das Sensorausgangssignal durch den A/D-Wandler A/D-umgewandelt wird. Als Folge davon ist die Genauigkeit eines A/D-Ausgangssignals des A/D-Wandlers gering.
Wie es in 17 gezeigt ist, besteht ein Ansatz zur Verbesserung der Genauigkeit des A/D-Ausgangssignals darin, eine Verstärkerschaltung stromaufwärts des A/D-Wandlers vorzusehen. Wie es in den 18A und 18B gezeigt ist, wird das Sensorausgangssignal mit einem geeigneten Verstärkungsfaktor bzw. mit einer geeigneten Verstärkung in Übereinstimmung mit der Art der Sensoren, des Signalpegels des Sensorausgangssignals etc. verstärkt. In einem solchen Ansatz kann der Aussteuerungsbereich wirksam genützt werden, so dass die Genauigkeit des A/D-Ausgangssignals erhöht werden kann.
Zum Beispiel sind in der US 5,892,472 mehrere Verstärkerschaltungen (d.h. Schaltkondensator-Schaltungen; englisch: „switched capacitor circuits" = SCC) mit einstellbaren Verstärkungen stromaufwärts des A/D-Wandlers vorgesehen. Jedoch führen die mehreren Verstärkerschaltungen zu einer Vergrößerung des IC-Chips. Ferner werden Fehler wie etwa Offsetfehler, Verstärkungsfehler und Linearitätsfehler fortgesetzt, da die mehreren Verstärkerschaltungen in Reihe geschaltet sind. Dadurch kann es sein, dass das A/D-Ausgangssignal des A/D-Wandlers eine geringe Genauigkeit besitzt. Die Fehler können verringert werden, indem Korrekturschaltungen zu dem A/D-Wandler hinzugefügt werden. Jedoch führt das Hinzufügen der Korrekturschaltungen zu einer Vergrößerung des IC-Chips.
Ein weiterer Ansatz zur Verbesserung der Genauigkeit des A/D-Ausgangssignals besteht darin, die Auflösung des A/D-Wandlers zu erhöhen. Dies ist jedoch allgemein schwierig. In einem in der JP-A-2005-260449 offenbarten A/D-Wandler wird eine Auflösung entsprechend einem Eingangssignal reduziert, so dass eine Quanti sierungsbreite ausgeglichen ist. Jedoch verwendet dieser Ansatz den Aussteuerungsbereich nicht wirksam und kann die Auflösung nicht erhöhen.
Angesichts der oben beschriebenen Probleme ist es ein Ziel der vorliegenden Erfindung, einen A/D-Wandler mit einer Verstärkungsfunktion bereitzustellen.
Ein A/D-Wandler umfasst eine A/D-Umwandlungsschaltung, eine Restspannung-Erzeugungsschaltung, einen Signalanschluss, eine Schalterschaltung (englisch: „switch circuit") und eine Steuerschaltung. Die Restspannung-Erzeugungsschaltung umfasst einen Eingangsanschluss, der mit einem Eingang der A/D-Umwandlungsschaltung verbunden ist und durch Verstärken einer Differenz zwischen einer an den Eingangsanschluss angelegten Eingangsspannung und einer Analogspannung mit einem vorbestimmten Betrag eine Restspannung erzeugt. Der Signalanschluss empfängt eine externe Signalspannung. Die Schalterschaltung umfasst ein erstes Ende, das mit dem Eingangsanschluss verbunden ist, sowie ein zweites Ende, das mit dem Signalanschluss oder einem Ausgangsanschluss der Restspannung-Erzeugungsschaltung verbunden werden kann. Die Steuerschaltung steuert die Schalterschaltung so, dass die externe Signalspannung als die Eingangsspannung an den Eingangsanschluss der Restspannung-Erzeugungsschaltung angelegt wird. Die Steuerschaltung bewirkt, dass die externe Signalspannung die Schalterschaltung und die Restspannung-Erzeugungsschaltung mit einer ersten vorbestimmten Häufigkeit angelegt wird, so dass die externe Signalspannung auf die Restspannung verstärkt wird. Wenn die Verstärkung der externen Signalspannung abgeschlossen ist, ändert die Steuerschaltung die Analogspannung entsprechend einem A/D-Ausgangssignal der A/D-Umwandlungsschaltung. Die Steuerschaltung bewirkt, dass die Restspannung mit einer zweiten Häufigkeit die Schalterschaltung, die A/D-Umwandlungsschaltung und die Restspannung-Erzeugungsschaltung durchläuft bzw. daran angelegt wird, so dass die Restspannung A/D-umgewandelt wird.
Die obigen und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden ersichtlich aus der nachfolgenden ausführlichen Beschreibung mit Bezug auf die beigefügten Zeichnungen. In den Zeichnungen sind:
1 ein Blockdiagramm eines zyklischen A/D-Wandlers gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
2 ein Schaltungsdiagramm einer Steuerschaltung in dem zyklischen A/D-Wandler von 1;
3 ein Ablaufdiagramm des zyklischen A/D-Wandlers von 1;
4 ein Blockdiagramm eines zyklischen A/D-Wandlers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
5 ein Schaltungsdiagramm einer A/D-Umwandlungsschaltung in dem zyklischen A/D-Wandler von 4;
6 ein Ablaufdiagramm des zyklischen A/D-Wandlers von 4;
7 eine Kennlinie, die eine Umwandlungscharakteristik eines Multiplikations-D/A-Wandlers in dem zyklischen A/D-Wandler von 4 zeigt;
8 ein Blockdiagramm eines zyklischen A/D-Wandlers gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
9 ein Schaltungsdiagramm einer A/D-Umwandlungsschaltung in dem zyklischen A/D-Wandler von 8;
10 ein Ablaufdiagramm des zyklischen A/D-Wandlers von 8;
11 ein Blockdiagramm eines zyklischen A/D-Wandlers gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
12 ein Ablaufdiagramm des zyklischen A/D-Wandlers von 11;
13 ein Blockdiagramm eines zyklischen A/D-Wandlers gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
14 eine Kennlinie, die Umwandlungsfehler von zwei Typen von zyklischen A/D-Wandlern zeigt, von denen einer der zyklische A/D-Wandler von 13 und der weitere ein herkömmlicher A/D-Wandler ist;
15 ein Blockdiagramm eines Mehrkanal-A/D-Umwandlungssystems gemäß einer sechsten Ausführungsform der vorliegenden Erfindung;
16 eine Tabelle, die eine Verstärkung jedes Kanals des Mehrkanal-A/D-Umwandlungssystems von 15 zeigt;
17 ein Blockdiagramm einer herkömmlichen Struktur mit einer Verstärkerschaltung und einem A/D-Wandler; und
18A eine Kennlinie, die ein Eingangssignal der Verstärkerschaltung von 17 zeigt, und 18B eine Kennlinie, die ein Ausgangssignal der Verstärkerschaltung von 17 zeigt.
Wie es in 1 gezeigt ist umfasst ein zyklischer Analog-Digital (A/D)-Wandler 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung einen Signaleingangsanschluss 2, eine M Bit A/D-Umwandlungsschaltung 3, einen M Bit Multiplikations-Digital-Analog (D/A)-Wandler 4 (der als Restspannung-Erzeugungsschaltung wirkt), eine Abtast- und Halte (A/H)-Schaltung 5, eine Schalterschaltung 6 und eine Steuerschaltung 7, wobei M eine positive Zahl ist. Der zyklische A/D-Wandler 1 verstärkt eine Eingangssignalspannung Vin (externe Signalspannung), die an den Signaleingangsanschluss 2 angelegt ist, und führt eine A/D-Umwandlung der verstärkten Spannung aus, um einen N Bit Umwandlungscode zu erzeugen, wobei N eine positive Zahl ist.
Die Abtast- und Halteschaltung 5 tastet ab und hält eine Ausgangsspannung des Multiplikations-D/A-Wandlers 4. Die Schalterschaltung 6 wählt entweder die Eingangssignalspannung Vin oder die Ausgangsspannung der Abtast- und Halteschaltung 5 aus und gibt die ausgewählte Spannung an die A/D-Umwandlungsschaltung 3 und den Multiplikations-D/A-Wandler 4 aus.
Der Multiplikations-D/A-Wandler 4 umfasst eine Abtast- und Halte (A/H)-Schaltung 8, eine M Bit Umwandlungsschaltung 9, eine Subtraktionsschaltung 10 und eine Verstärkerschaltung 11. Die Subtraktionsschaltung 10 subtrahiert eine Ausgangsspannung der D/A-Umwandlungsschaltung 9 von einer Ausgangsspannung der Abtast- und Halteschaltung 8.
Wie es detailliert in 2 gezeigt ist, umfasst die Steuerschaltung 7 eine UND-Schaltung 12 zum Umschalten zwischen einer Verstärkungsoperation und einer A/D-Umwandlungsoperation. Die UND-Schaltung 12 hat M logische UND-Gatter, wobei M eine positive ganze Zahl ist. Jedes UND-Gatter der UND-Schaltung 12 hat einen ersten Eingang zum Empfangen eines Bits des M Bit A/D-Ausgangssignals (d.h. eine di gitale Zahl) der A/D-Umwandlungsschaltung 3 und einen zweiten Eingang zum Empfangen eines Schaltsignals AMPB.
Somit gibt die UND-Schaltung 12 der Steuerschaltung 7 ein M Bit UND-Signal an die D/A-Umwandlungsschaltung 9 des Multiplikations-D/A-Wandlers 4 aus. Das Schaltsignal AMPB wird während der Verstärkungsoperation auf einem niedrigen Pegel und während der A/D-Umwandlungsoperation auf einem hohen Pegel gehalten. Wie es in 2 gezeigt ist, ist die Steuerschaltung 7 als eine logische Schaltung ausgebildet. Alternativ kann die Steuerschaltung 7 als ein Mikrocomputer konfiguriert sein.
Der zyklische A/D-Wandler 1 arbeitet wie es in 3 gezeigt ist. Der zyklische A/D-Wandler 1 verstärkt die Eingangssignalspannung Vin unter Verwendung des Multiplikations-D/A-Wandlers, der Abtast- und Halteschaltung 5 und der Schalterschaltung 6. Anschließend führt der zyklische A/D-Wandler 1 die A/D-Umwandlung der verstärkten Spannung unter Verwendung der A/D-Umwandlungsschaltung 3 zusätzlich zu dem Multiplikations-D/A-Wandler 4, der Abtast- und Halteschaltung 5 und der Schalterschaltung 6 aus.
(Verstärkungsoperation)
Die Steuerschaltung 7 ändert das Schaltsignal AMPB auf den niedrigen Pegel, so dass das M Bit UND-Signal, das von der Steuerschaltung 7 der D/A-Umwandlungsschaltung 9 zugeführt wird, eine digitale Zahl von Null hat. Als Folge davon ist die Ausgangsspannung der D/A-Umwandlungsschaltung 9 auf Null gesetzt. Dann schaltet die Steuerschaltung 7 die Schalterschaltung 6 auf den Signaleingangsanschluss 2 um, so dass der Mulitiplikations-D/A-Wandler 4 die Eingangssignalspannung Vin abtastet und hält.
Wenn der Multiplikations-D/A-Wandler 4 die Eingangssignalspannung Vin hält, schaltet die Steuerschaltung 7 die Schalterschaltung 6 zu der Abtast- und Halteschaltung 5, so dass der Multiplikations-D/A-Wandler 4 eine Verstärkungsoperation der Eingangssignalspannung Vin ausführt. Insbesondere subtrahiert die Subtraktionsschaltung 10 in dem Multiplikations-D/A-Wandler 4 die Ausgangsspannung (d.h. Null Volt) der D/A-Umwandlungsschaltung 9 von der Eingangssignalspannung Vin, die von der Abtast- und Halteschaltung 8 gehalten wird. Anschließend wird die subtrahierte Spannung durch die Verstärkerschaltung 11 verstärkt. Der Multiplikations-D/A-Wandler 4 gibt während einer in 1 gezeigten Zeitspanne Amp(1) die verstärkte Spannung an die Abtast- und Halteschaltung 5 aus. Die Abtast- und Halteschaltung 5 tastet ab und hält die Ausgangsspannung des Multiplikations-D/A-Wandlers 4.
In dieser Ausführungsform wird die Verstärkungsoperation zweimal ausgeführt, um die Eingangssignalspannung Vin mit einer hohen Verstärkung (einem großen Verstärkungsfaktor) zu verstärken. Insbesondere durchläuft die von der Abtast- und Halteschaltung 5 gehaltene Ausgangsspannung die Schalterschaltung 6 und den Multiplikations-D/A-Wandler 4 ein weiteres Mal. Somit wird die Eingangssignalspannung Vi zweimal verstärkt. Der Multiplikations-D/A-Wandler 4 gibt die zweimal verstärkte Spannung während einer in 3 gezeigten Zeitspanne Amp(2) an die Abtast- und Halteschaltung 5 aus. Die Abtast- und Halteschaltung 5 tastet ab und hält die Ausgangsspannung des Multiplikations-D/A-Wandlers 4. Die zweite Verstärkungsoperation ist abgeschlossen, wenn die Ausgangsspannung (d.h. die zweimal verstärkte Spannung) des Multiplikations-D/A-Wandlers 4 von der Abtast- und Halteschaltung 5 gehalten wird. Die durch die Verstärkungsoperation verstärkte Spannung ist nachfolgend als „Restspannung" bezeichnet. In der Verstärkungsoperation wird die Eingangssignalspannung Vi als die externe Eingangsspannung auf die Restspannung verstärkt.
(A/D-Umwandlungsoperation)
Anschließend ändert die Steuerschaltung 7 das Schaltsignal AMPB auf den hohen Pegel, so dass das M Bit UND-Signal, das der D/A-Umwandlungsschaltung 9 von der Steuerschaltung 7 eingegeben wird, eine digitale Zahl haben kann, die einer an die A/D-Umwandlungsschaltung 3 angelegten Eingangsspannung entspricht. Als Folge davon hat die Ausgangsspannung der D/A-Umwandlungsschaltung 9 einen Wert, der dem M Bit UND-Signal entspricht.
Die zweifach verstärkte Spannung, die von der Abtast- und Halteschaltung 5 gehalten wird, wird sowohl der A/D-Umwandlungsschaltung 3 als auch dem Multiplikations-D/A-Wandler 4 zugeführt. Während die Abtast- und Halteschaltung 8 des Multiplikations-D/A-Wandlers 4 die zweifach verstärkte Spannung abtastet, wandelt die A/D-Umwandlungsschaltung 3 die zweifach verstärkte Spannung in das als A/D(1) in 3 gezeigte A/D-Ausgangssignal um. Das A/D-Umwandlungstiming, bei dem das Ausgangssignal der A/D-Umwandlungsschaltung 3 variiert, kann von dem in 3 gezeigten verschieden sein, solange das A/D-Umwandlungstiming innerhalb einer Zeitspanne liegt, in der die zweifach verstärkte Spannung von der Abtast- und Halteschaltung 5 gehalten wird. Die Steuerschaltung 7 sendet das A/D-Ausgangssignal zu einer Schiebeaddiererschaltung (nicht gezeigt).
In dem Multiplikations-D/A-Wandler 4 subtrahiert die Subtraktionsschaltung 10 die Ausgangsspannung der D/A-Umwandlungsschaltung 9 von der durch die Abtast- und Halteschaltung 5 gehaltenen zweifach verstärkten Spannung. Anschließend wird die subtrahierte Spannung durch die Verstärkerschaltung 11 verstärkt. Der Multiplikations-D/A-Wandler 4 gibt die verstärkte Spannung während einer in 3 gezeigten Zeitspanne MD/A(1) zu der Abtast- und Halteschaltung 5 aus. Die Abtast- und Halteschaltung 5 tastet ab und hält die Ausgangsspannung des Multiplikations-D/A-Wandlers 4.
Die Steuerschaltung 7 bewirkt, dass die von der Abtast- und Halteschaltung 5 gehaltene Ausgangsspannung die Schalterschaltung 6, die A/D-Umwandlungsschaltung 3 und den Multiplikations-D/A-Wandler 4 durchläuft. In der A/D-Umwandlungsoperation führt die Abtast- und Halteschaltung 3, wenn die Ausgangsspannung (K-1) Mal den Multiplikations-D/A-Wandler 4 durchläuft, die A/D-Umwandlung K Mal aus, wobei K eine positive ganze Zahl ist. Jedes Mal, wenn die A/D-Umwandlung ausgeführt wird, werden die A/D-Ausgangssignal der Abtast- und Halteschaltung 3 durch die Schiebeaddiererschaltung in der Steuerschaltung 7 aufaddiert. Als Folge davon erzeugt die Steuerschaltung 7 den N Bit A/D-Umwandlungscode. Die Zahl N ergibt sich wie folgt: N = K·(M-1)
Wenn die Zahl M 1,5 beträgt, wird die Zahl M zu 2 berechnet, so dass die Zahl N gleich der Zahl K wird.
Somit wird die durch die Verstärkungsoperation auf die Restspannung verstärkte Eingangssignalspannung Vin in der A/D-Umwandlungsoperation A/D-umgewandelt.
Wie es oben beschrieben ist, durchläuft gemäß dem zyklischen A/D-Wandler 1 die Eingangssignalspannung Vin eine vorbestimmte Anzahl von Malen den Multiplikations-D/A-Wandler 4, so dass die Eingangssignalspannung Vin mit einer gewünschten Verstärkung verstärkt werden kann. Daher kann der zyklische A/D-Wandler 1 ein kleines Eingangssignal zwischen einigen Millivolt und einigen hundert Millivolt auf einen Aussteuerungsbereich der Abtast- und Halteschaltung 3 verstärken. Zum Beispiel liegt der Aussteuerungsbereich zwischen 0 Volt und 5 Volt. Bei einem solchen Ansatz kann der Aussteuerungsbereich wirksam ausgenützt werden, so dass die Ge nauigkeit des A/D-Ausgangssignals erhöht werden kann, d.h. die Auflösung der Abtast- und Halteschaltung 5 kann beträchtlich erhöht werden.
Ferner, gemäß dem zyklischen A/D-Wandler 1 wird die Verstärkungsoperation mit Schaltungselementen ausgeführt, die ein zyklischer A/D-Wandler an sich schon hat. Mit anderen Worten, die Verstärkungsoperation wird ohne zusätzliche Schaltungselemente ausgeführt. Insbesondere besteht keine Notwendigkeit, stromaufwärts der Abtast- und Halteschaltung 3 eine Verstärkerschaltung vorzusehen. Daher kann die Struktur des zyklischen A/D-Wandlers 1 vereinfacht werden, so dass der zyklische A/D-Wandler 1 klein ausgebildet sein kann.
Typischerweise hat ein D/A-Wandler wie etwa der Multiplikations-D/A-Wandler 4 eine hohe Genauigkeit, um eine hohe Umwandlungsgenauigkeit zu erreichen. Daher wirkt der Multiplikations-D/A-Wandler 4 als ein sehr genauer Verstärker mit einer niedrigen Offset-Spannung und einer hohen Linearität. Ferner hängt die Verstärkung von der Anzahl von Malen ab, mit der die Spannung den Multiplikations-D/A-Wandler 4 durchläuft. Der Multiplikations-D/A-Wandler 4 wirkt als programmierbarer Verstärker mit variabler Verstärkung.
Wie es in den 4–7 gezeigt ist, umfasst ein zyklischer A/D-Wandler 13 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung einen Signaleingangsanschluss 2, eine 1,5 Bit A/D-Umwandlungsschaltung 3, eine Abtast- und Halteschaltung 5, eine Schalterschaltung 6, einen 1,5 Bit Multiplikations-D/A-Wandler 14 (d.h. eine Restspannung-Erzeugungsschaltung) und eine Steuerschaltung 20. Die A/D-Umwandlungsschaltung 3 besitzt eine obere Referenzspannung Vrefp von fünf Volt und eine untere Referenzspannung Vrefm von Null Volt und gibt ein A/D-Ausgangssignal aus, das eine digitale Zahl von 1,5 Bit ist. Insbesondere gibt die A/D-Umwandlungsschaltung 3 drei binäre Werte „00", „01" und „10" aus, die drei Dezimalwerten „0", „1" bzw. „2" entsprechen.
Wie es in 5 gezeigt ist, umfasst die A/D-Umwandlungsschaltung 3 eine Latch-Schaltung 15, eine Dekodierschaltung 16, Komparatorschaltungen CMP1 und CMP2 und eine Spannungsteilerschaltung, die aus Widerständen R0–R2 aufgebaut ist. Eine Differenz zwischen der oberen Referenzspannung Vrefp und der unteren Referenzspannung Vrefm wird durch die Spannungsteilerschaltung geteilt. Ein Knotenpunkt zwischen den Widerständen R0 und R1 ist mit einem nicht invertierenden Eingangsanschluss der Komparatorschaltung CMP1 verbunden. Ein Knotenpunkt zwischen den Widerständen R1 und R2 ist mit einem nicht invertierenden Eingangs anschluss der Komparatorschaltung CMP2 verbunden. Eine Eingangsspannung ist durch die Schalterschaltung 6 an jeden invertierenden Eingangsanschluss der Komparatorschaltungen CMP1 und CMP2 angelegt. Widerstandswerte der Widerstände R0–R2 sind wie folgt eingestellt: R0 : R1 : R2 = 1,5 : 1 : 1,5
Zum Beispiel hat dadurch, wenn der Widerstand R1 einen Widerstandswert von 10 Ω besitzt, jeder der Widerstände R0 und R2 einen Widerstandswert von 15 Ω.
Jeder Ausgangsanschluss der Komparatorschaltungen CMP1 und CMP2 ist mit der Kodierschaltung 16 durch die Latch-Schaltung 15 verbunden. Wenn ein der Latch-Schaltung 15 eingegebenes Latch-Signal hochpegelig ist, verriegelt die Latch-Schaltung 15 Ausgangssignale der Komparatorschaltungen CMP1 und CMP2 und gibt die verriegelten Signale an die Kodierschaltung 16 aus. Die Kodierschaltung 16 erzeugt die A/D-Ausgangssignale (d.h. „00", „01" oder „10") und gibt diese aus, und zwar in Übereinstimmung mit den Ausgangssignalen der Latch-Schaltung 15.
Wie es in 4 gezeigt ist, umfasst der Multiplikations-D/A-Wandler 14 einen Operationsverstärker 17, Kondensatoren CS und CF und Schalter S1–S4. Der Operationsverstärker 17 hat einen nicht invertierenden Eingangsanschluss, der mit einer Masseleitung verbunden ist, und einen invertierenden Eingangsanschluss, der mit einer gemeinsamen Leitung 18 verbunden ist. Der Kondensator CS hat eine erste Elektrode, die mit der gemeinsamen Leitung 18 verbunden ist, und eine zweite Elektrode, die über den Schalter S4 mit einer der Referenzspannungsleitungen und der Schalterschaltung 6 verbunden ist. Die Referenzspannungsleitungen sind mit der oberen Referenzspannung Vref von 5 Volt, einer Referenzspannung Vref von 2,5 Volt bzw. einer unteren Referenzspannung Vrefm von 0 Volt verbunden.
Der Schalter S1 ist zwischen den invertierenden Eingangsanschluss und einen Ausgangsanschluss des Operationsverstärkers 17 geschaltet. Der Schalter S3 und der Kondensator CF sind zwischen der Schalterschaltung 6 und dem invertierenden Eingangsanschluss des Operationsverstärkers 17 in Reihe geschaltet. Der Schalter S2 ist zwischen den Ausgangsanschluss des Operationsverstärkers und einen Knotenpunkt zwischen dem Schalter S3 und dem Kondensator CF geschaltet. Der Kondensator CF ist zwischen den invertierenden Eingangsanschluss und dem Ausgangsanschluss des Operationsverstärkers 17 geschaltet, wenn der Schalter S1 geöffnet und der Schalter S2 geschlossen ist.
Wie es in 4 gezeigt ist, umfasst die Abtast- und Halteschaltung 5 einen Operationsverstärker 19, Schalter S5–S7 und Kondensatoren CA und CB. Der Schalter S5 und der Kondensator CA sind zwischen einem invertierenden Eingangsanschluss des Operationsverstärkers 19 und dem Multiplikations-D/A-Wandler 14 in Reihe geschaltet. Der Schalter S6 ist zwischen der Masseleitung und einem Knotenpunkt zwischen dem Schalter S5 und dem Kondensator CA in Reihe geschaltet. Der Schalter S7 und der Kondensator CB sind zwischen dem invertierenden Eingangsanschluss und einem Ausgangsanschluss des Operationsverstärkers 19 parallel geschaltet.
Die Operation bzw. Betriebsweise des zyklischen A/D-Wandlers 13 ist nachstehend mit Bezug auf die 6 und 7 beschrieben.
(Verstärkungsoperation)
Die Steuerschaltung 20 schaltet die Schalterschaltung 6 zu dem Signaleingangsanschluss 2, schaltet den Schalter S4 zu der Schalterschaltung 6, schließt die Schalter S1 und S3 und öffnet den Schalter S2, so dass die Kondensatoren CF und CS durch die Eingangssignalspannung Vin geladen werden. Anschließend schaltet die Steuerschaltung 20 die Schalterschaltung 6 zu der Abtast- und Halteschaltung 5, schaltet den Schalter S4 zu der Referenzspannung Vrefm, öffnet die Schalter S1, S3 und S6 und schließt die Schalter S2, S5 und S7. Somit führt der Multiplikations-D/A-Wandler eine Verstärkungsoperation aus, und die Abtast- und Halteschaltung 5 führt während einer in 6 gezeigten Zeitspanne Amp(1) eine Abtastoperation aus. Insbesondere ist der Kondensator CF zwischen den invertierenden Eingangsanschluss und den Ausgangsanschluss des Operationsverstärkers 17 geschaltet. Die Ladung wird zwischen den Kondensatoren CF und CS in Übereinstimmung mit den nachfolgenden Gleichungen umverteilt: (Cf + Cs)(Vin – 0) = Cs(0 – 0) + Cf(Vout – 0) (1)
In der obigen Gleichung (1) sind Cf und Cs die Kapazitäten der Kondensatoren CF bzw. CS, und Vout repräsentiert eine Ausgangsspannung des Operationsverstärkers 17. Aus Gleichung (1) ist die Ausgangsspannung Vout des Operationsverstärkers 17 wie folgt gegeben: Vout = (Cf + Cs)/Cf·Vin (2)
Daher wird, wenn die Kapazität Cf gleich der Kapazität Cs ist, die Eingangssignalspannung Vin bei jedem Durchlauf durch den Multiplikations-D/A-Wandler 14 mit einem Verstärkungsfaktor von 2 verstärkt.
In dieser Ausführungsform wird die Verstärkungsoperation der Eingangssignalspannung Vin zweimal ausgeführt, um die Eingangssignalspannung Vin mit einer hohen Verstärkung zu verstärken. In der zweiten Verstärkungsoperation schließt die Steuerschaltung 20 den Schalter S6 und öffnet die Schalter S5 und S7, so dass die Abtast- und Halteschaltung 5 die Ausgangsspannung Vout des Multiplikations-D/A-Wandlers 14 hält. Danach durchläuft die von der Abtast- und Halteschaltung 5 gehaltene Ausgangsspannung Vout die Schalterschaltung 6 und den Multiplikations-D/A-Wandler 14, so dass die Verstärkungsoperation zweimal ausgeführt wird.
Insbesondere schaltet in der zweiten Verstärkungsoperation die Steuerschaltung 20 den Schalter S4 zu der Schalterschaltung 6, schließt die Schalter S1 und S3 und öffnet den Schalter S2, so dass die Kondensatoren CF und CS durch die Ausgangsspannung Vout geladen werden. Dann schaltet die Steuerschaltung 20 den Schalter S4 zu der Referenzspannung Vrefm, öffnet die Schalter S1 und S3 und schließt den Schalter S2, so dass die Ladung während einer in 6 gezeigten Zeitspanne Amp(2) zwischen den Kondensatoren umverteilt wird. Dann schließt die Steuerschaltung 20 den Schalter S6 und öffnet die Schalter S5 und S7, so dass die Abtast- und Halteschaltung 5 die zweifach verstärkte Spannung hält. Die zweite Verstärkungsoperation ist abgeschlossen, wenn die zweifach verstärkte Spannung durch die Abtast- und Halteschaltung 5 gehalten wird. Als Folge davon wird die Eingangssignalspannung Vin mit einem Verstärkungsfaktor von vier verstärkt.
(A/D-Umwandlungsoperation)
Dann schaltet die Steuerschaltung 20 den Schalter S4 zu der Schalterschaltung 6, schließt die Schalter S1 und S3 und öffnet den Schalter S2, so dass die Kondensatoren CF und CS durch die zweifach verstärkte Spannung geladen werden. Die Steuerschaltung 20 gibt das hochpegelige Latch-Signal zu der Latch-Schaltung 15 aus, so dass die A/D-Umwandlungsschaltung 3 das A/D-Ausgangssignal (z.B. eine digitale 1,5 Bit Zahl) zu der Steuerschaltung 20 ausgibt.
Wenn der Ladevorgang der Kondensatoren CF und CS beendet ist, öffnet die Steuerschaltung 20 die Schalter S1 und S3 und schließt den Schalter S2. Ferner schaltet die Steuerschaltung 20 den Schalter S4 in Übereinstimmung mit dem A/D-Ausgangssignal der A/D-Umwandlungsschaltung 3, so dass die Ladung zwischen den Kondensatoren CF und CS während einer in 6 gezeigten Zeitspanne MD/A(1) umverteilt wird. Gleichzeitig öffnet die Steuerschaltung 20 den Schalter S6 und schließt die Schalter S5 und S7, so dass die Abtast- und Halteschaltung die Abtastoperation ausführt.
Der Multiplikations-D/A-Wandler 14 hat eine Umwandlungscharakteristik, die in 7 dargestellt ist. In 7 sind auf der Abszisse und der Ordinate die Eingangsspannung Vin bzw. die Ausgangsspannung Vout des Multiplikations-D/A-Wandlers 14 aufgetragen. Die Beziehungen zwischen der Eingangsspannung Vi und dem A/D-Ausgangssignal der A/D-Umwandlungsschaltung 3 und dem Schaltvorgang des Schalters S4 sind folgende:

0 V ≤ Vi < 1,875 V : A/D-Ausgangssignal = 00, S4 = Vrefm

1,875 V ≤ Vi < 3,125 V : A/D-Ausgangssignal = 01, S4 = Vref

3,125 V ≤ Vi < 5 V : A/D-Ausgangssignal = 10, S4 = Vrefp
Insbesondere beträgt, wenn die Eingangsspannung Vi mindestens 0 Volt und niedriger als 1,875 Volt ist, das A/D-Ausgangssignal der A/D-Umwandlungsschaltung 3 "00", und der Schalter S4 wird zu der Referenzspannung Vrefm geschaltet. Wenn die Eingangsspannung Vi mindestens 1,875 Volt und geringer als 3,125 Volt ist, beträgt das A/D-Ausgangssignal „01", und der Schalter S4 wird zu der Referenzspannung Vref geschaltet. Wenn die Eingangsspannung Vi mindestens als 3,125 Volt und niedriger als 5 Volt ist, ist das A/D-Ausgangssignal „10", und der Schalter S4 wird auf die Referenzspannung Vrefp geschaltet.
Die Ladung wird zwischen den Kondensatoren CF und CS in Übereinstimmung mit den folgenden Gleichungen neu verteilt: (Cf + Cs)(Vi – 0) = Cs(X·Vref – 0) + Cf(Vout – 0) (3)
In Gleichung (3) repräsentiert X den Dezimalwert (d.h. 0, 1 oder 2), der dem A/D-Ausgangssignal entspricht.
Aus Gleichung (3) folgt für Cf = Cs, Vrefp = 2 Vref und Vrefm = 0 die Ausgangsspannung Vout zu: Vout = 2(Vi – X·(Vref/2)) (4)
In der A/D-Umwandlungsoperation bewirkt die Steuerschaltung 20, dass die durch die Gleichung (4) gegebene Ausgangsspannung Vout die Abtast- und Halteschaltung 5, die Schalterschaltung 6, die A/D-Umwandlungsschaltung 3 und den Multiplikations-D/A-Wandler 14 durchläuft. Wenn die Ausgangsspannung Vout den Multiplikations-D/A-Wandler 14 neun (d.h. K-1 Mal) durchläuft, führt die A/D-Umwandlungsschaltung 3 die A/D-Umwandlung 10 Mal (d.h. K Mal) aus. Jedes Mal, wenn die A/D-Umwandlung ausgeführt wird, werde die A/D-Ausgangssignale der A/D-Umwandlungsschaltung 3 durch den Schiebeaddierer in der Steuerschaltung 20 addiert. Dadurch erzeugt die Steuerschaltung 20 einen 10 Bit A/D-Umwandlungscode.
In dem zyklischen A/D-Wandler 13 gemäß der zweiten Ausführungsform durchläuft die Signaleingangsspannung Vin in einem Zustand den Multiplikations-D/A-Wandler 14, in dem das D/A-Ausgangssignal auf 0 Volt gezwungen wird. Bei einem solchen Ansatz kann die Signaleingangsspannung Vin verstärkt werden. Bei diesem Typ eines A/D-Wandlers wird typischerweise ein Verhältnis zwischen den Kapazitäten Cf und Cs sehr genau eingestellt. Daher wirkt der Multiplikations-D/A-Wandler 14 als ein genauer Verstärker mit einer variablen Verstärkung.
Wie es oben beschrieben ist, tastet ab und hält die Abtast- und Halteschaltung 5 die Ausgangsspannung Vout, die verwendet wird, um die Kondensatoren CF und CS im nächsten Durchlauf zu laden, nachdem die Ladungsumverteilung in dem Multiplikations-D/A-Wandler 14 ausgeführt ist. Daher kann die Abtast- und Halteschaltung 5 durch ein Paar aus einem weiteren Multiplikations-D/A-Wandler 14 und einer weiteren A/D-Umwandlungsschaltung 3 ersetzt werden. In diesem Fall bewirkt die Steuerschaltung 20, dass die zwei Multiplikations-D/A-Wandler 14 entgegengesetzt arbeiten. Insbesondere führt der weitere Multiplikations-D/A-Wandler 14, wenn ein Multiplikations-D/A-Wandler 14 die Abtastoperation ausführt, die Ladungsumverteilungsoperation aus. Durch einen solchen Ansatz kann die Umwandlungszeit verringert werden.
Wie es in den 8–10 gezeigt ist, umfasst ein A/D-Wandler 21 gemäß einer dritten Ausführungsform der vorliegenden Erfindung einen Signaleingangsanschluss 2, eine 3 Bit A/D-Umwandlungsschaltung 3, eine Schalterschaltung 6, einen 3 Bit Multiplikations-D/A-Wandler 22 (d.h. eine Restspannung-Erzeugungsschaltung) und eine Steuerschaltung 26.
Der Multiplikations-D/A-Wandler 22 kombiniert Funktionen des Multiplikations-D/A-Wandlers 4 und der in 1 gezeigten Abtast- und Halteschaltung 5. Wie es in 8 gezeigt ist, umfasst der Multiplikations-D/A-Wandler 22 einen Operationsverstärker 23, eine Kondensatormatrixschaltung 24, einen Integrationskondensator CF und Schalter S10–S20.
Die Kondensatormatrixschaltung 24 umfasst 8 Kondensatoren CS10–CS17, die jeweils eine Kapazität C besitzen, d.h. alle Kondensatoren haben die gleiche Kapazität. Jeder der Kondensatoren CS10–CS17 hat eine erste Elektrode, die mit einer gemeinsamen Leitung 25 verbunden ist, und eine zweite Elektrode, die über die Schalter S10–S27 mit einer von mehreren Referenzspannungsleitungen und der Schalterschaltung 6 verbunden ist. Die Referenzspannungsleitungen sind mit einer oberen Referenzspannung Vrefp von 5 Volt bzw. einer unteren Referenzspannung Vrefm von 0 Volt verbunden.
Die gemeinsame Leitung 25 ist über den Schalter S19 mit einem invertierenden Anschluss des Operationsverstärkers 23 verbunden. Ferner ist die gemeinsame Leitung 25 über den Schalter S20 mit einer Masseleitung verbunden. Der Schalter S18 ist zwischen den invertierenden Eingangsanschluss und einem Ausgangsanschluss des Operationsverstärkers 23 geschaltet. Der Integrationskondensator CF ist zwischen der Schalterschaltung 6 und dem invertierenden Eingangsanschluss des Operationsverstärkers 23 verbunden. Der Integrationskondensator CF hat eine Kapazität 2C. Daher ist die Kapazität des Integrationskondensators CF zweimal so groß wie die der Kondensatoren CS10–CS17.
Wie es durch Vergleich der 5 und 9 zu sehen ist, hat die A/D-Umwandlungsschaltung 3 der dritten Ausführungsform eine ähnliche Struktur wie die der zweiten Ausführungsform. Wie es in 9 gezeigt ist, umfasst die A/D-Umwandlungsschaltung 3 eine Latch-Schaltung 15, eine Kodierschaltung 16, Komparatorschaltungen CMP1–CMP7 und eine Spannungsteilerschaltung, die Widerstände R0-R7 umfasst. Eine Differenz zwischen der oberen und der unteren Referenzspannung Vrefp bzw. Vrefm ist durch die Spannungsteilerschaltung geteilt. Ein Knotenpunkt zwischen den Widerständen R0 und R1 ist mit einem nicht invertierenden Eingangsanschluss der Komparatorschaltung CMP1 verbunden. Ein Knotenpunkt zwischen den Widerständen R1 und R2 ist mit einem nicht invertierenden Eingangsanschluss der Komparatorschaltung CMP2 verbunden. Ein Knotenpunkt zwischen den Widerständen R2 und R3 ist mit einem nicht invertierenden Eingangsanschluss der Komparatorschaltung CMP3 verbunden. Ein Knotenpunkt zwischen den Widerständen R3 und R4 ist mit einem nicht invertierenden Eingangsanschluss der Komparatorschaltung CMP4 verbunden. Ein Knotenpunkt zwischen den Widerständen R4 und R5 ist mit einem nicht invertierenden Eingangsangschluss der Komparatorschaltung CMP5 verbunden. Ein Knotenpunkt zwischen den Widerständen R5 und R6 ist mit einem nicht invertierenden Eingangsanschluss der Komparatorschaltung CMP6 verbunden. Ein Knotenpunkt zwischen den Widerständen R6 und R7 ist mit einem nicht invertierenden Eingangsanschluss der Komparatorschaltung CMP7 verbunden. Eine Eingangsspannung wird durch die Schalterschaltung 6 an jeden invertierenden Eingangsanschluss der Komparatorenschaltungen CMP1–CMP7 angelegt.
Die Arbeitsweise des zyklischen A/D-Wandlers 21 ist nachstehend mit Bezug auf 10 beschrieben.
(Verstärkungsoperation)
Die Steuerschaltung 26 schaltet die Schalterschaltung 6 zu dem Signaleingangsanschluss 2 (d.h. der Eingangssignalspannung Vin), schaltet die Schalter S10-S15 zu der Schalterschaltung 6, schaltet die Schalter S16 und S17 zu der Referenzspannungsleitung Vref, schließt die Schalter S18 und S20 und öffnet den Schalter S19. Dadurch werden der Integrationskondensator CF und die Kondensatoren CS10-CS15 durch die Eingangssignalspannung Vin geladen, und die Kondensatoren CS16 und CS17 werden initialisiert, d.h. auf 0 Volt entladen.
Danach öffnet die Steuerschaltung 36 die Schalter S18 und S20, schaltet die Schalterschaltung 6 zu dem Multiplikations-D/A-Wandler 22, schaltet die Schalter S10–S17 zu der Referenzspannung Vrefm und schließt den Schalter S19. Somit führt der Multiplikations-D/A-Wandler 22 die Verstärkungsoperation während einer in 10 gezeigten Zeitspanne Amp(1) aus.
Insbesondere wird der Kondensator CF zwischen den invertierenden Eingangsanschluss und den Ausgangsanschluss des Operationsverstärkers 23 geschaltet. Die Ladung wird zwischen den Kondensatoren CF und CS10–CS17 in Übereinstimmung mit der folgenden Gleichung umverteilt: (Cf + 6Cs)(Vin – 0) = 8Cs(0 – 0) + (Cf(Vout – 0) (5)
In der obigen Gleichung (5) bedeuten Cf eine Kapazität des Integrationskondensators CF, Cs eine Kapazität von jedem der Kondensatoren CS10–CS17 und Vout eine Ausgangsspannung des Multiplikations-D/A-Wandlers 22. Wie es oben beschrieben ist, beträgt die Kapazität des Integrationskondensators CF das Zweifache von der von jedem der Kondensatoren CS10–CS17. Daher gilt Cf = 2Cs.
Aus Gleichung (5) ergibt sich die Ausgangsspannung Vout des Multiplikations-D/A-Wandlers 22 wie folgt: Vout = (Cf + 6Cs)/Cf·Vin = 4Vin (6)
Daher wird die Eingangssignalspannung Vin bei jedem Durchlauf durch den Multiplikations-D/A-Wandler 22 mit einer Verstärkung von vier verstärkt.
In dieser Ausführungsform wird die Verstärkungsoperation zweimal ausgeführt, um die Eingangssignalspannung Vin mit einer hohen Verstärkung zu verstärken. In der zweiten Verstärkungsoperation öffnet die Steuerschaltung 26 den Schalter S19, um die Ausgangsspannung Vout des Multiplikations-D/A-Wandlers 22 zu halten. Dann durchläuft die Ausgangsspannung Vout die Schalterschaltung 6 und den Multiplikations-D/A-Wandler 22, so dass die Verstärkungsoperation zweimal ausgeführt wird.
Insbesondere in der zweiten Verstärkungsoperation schaltet die Steuerschaltung die Schalter S10–S15 zu der Schalterschaltung 6 und schließt den Schalter S20. Als Folge davon werden die Kondensatoren CS10–CS15 geladen, und die Kondensatoren CS16 und CS17 werden initialisiert. Danach öffnet die Steuerschaltung 26 den Schalter S20, schaltet die Schalter S10–S17 zu der Referenzspannungsleitung Vrefm und schließt den Schalter S19, so das die Ladung während einer in 10 gezeigten Zeitspanne Amp(2) umverteilt wird. Danach öffnet die Steuerschaltung 26 den Schalter S19, um die zweifach verstärkte Spannung zu halten. Die zweite Verstärkungsoperation ist beendet, sobald die zweifach verstärkte Spannung gehalten wird. Dadurch wird die Eingangssignalspannung Vin mit einer Verstärkung von acht verstärkt.
(A/D-Umwandlungsoperation)
Anschließend gibt die Steuerschaltung 26 das hochpegelige Latch-Signal zu der Latch-Schaltung 15, so dass die A/D-Umwandlungsschaltung 3 das A/D-Ausgangssignal (d.h. eine 3-Bit-Zahl) zu der Steuerschaltung 26 ausgibt. Danach schaltet die Steuerschaltung 26 die Schalter S10–S15 zu der Schalterschaltung 6 und schließt den Schalter S20. Als Folge davon werden die Kondensatoren CS10–CS15 durch die zweifach verstärkte Spannung geladen, und die Kondensatoren CS16 und CS17 werden initialisiert. Wenn der Lade- und der Initialisierungsvorgang beendet sind, öffnet die Steuerschaltung 26 den Schalter S20 und schließt den Schalter S19. Ferner schaltet die Steuerschaltung 26 die Schalter S10–S17 zu der Referenzspannung Vrefp oder Vrefm in Übereinstimmung mit dem A/D-Ausgangssignal der A/D-Umwandlungsschaltung 3. Somit wird die Ladung während einer in 10 gezeigten Zeitspanne MD/A(1) umverteilt.
Wenn die Ladungsumverteilung abgeschlossen ist, öffnet die Steuerschaltung 26 den Schalter S19, um die Ausgangsspannung des Multiplikations-D/A-Wandlers 22 zu halten. Die Steuerschaltung 26 bewirkt, dass die Ausgangsspannung den Multiplikations-D/A-Wandler 22 durchläuft. Wenn die Ausgangsspannung den Multiplikations-D/A-Wandler 22 zweimal (= K-1) durchläuft, führt die A/D-Umwandlungsschaltung 3 dreimal (= K) eine A/D-Umwandlung durch. Jedes Mal, wenn die A/D-Umwandlung ausgeführt ist, werden die A/D-Ausgangssignale (d.h. eine digitale 3 Bit Zahl für jedes A/D-Ausgangssignal) der A/D-Umwandlungsschaltung 3 durch einen Schiebeaddierer in der Steuerschaltung 26 addiert. Als Folge davon erzeugt die Steuerschaltung 26 einen 6 Bit A/D-Umwandlungscode.
In dem zyklischen A/D-Wandler 21 gemäß der dritten Ausführungsform arbeiten der Schalter S19, der Operationsverstärker 23 und der Integrationskondensator CF zusammen, um als eine Abstast- und Halteschaltung zu wirken, und zwar unabhängig von der Kondensatormatrixschaltung 24. Daher besteht für den zyklischen A/D-Wandler 21 keine Notwendigkeit, eine Abtast- und Halteschaltung zu enthalten. Demzufolge kann die Struktur des zyklischen A/D-Wandlers 21 vereinfacht werden, so dass die Genauigkeit des zyklischen A/D-Wandlers 21 verbessert werden kann. Durch den Schalter S20 können die Kondensatoren CS10–CS17 durch die abgetastete und gehaltene Spannung geladen werden, so dass die Durchlaufoperation ausgeführt werden kann.
Wie es in den 11 und 12 gezeigt ist, umfasst ein zyklischer A/D-Wandler 27 gemäß einer vierten Ausführungsform der vorliegenden Erfindung einen Signaleingangsanschluss 2, eine 1,5 Bit A/D-Umwandlungsschaltung 3, eine Schalterschaltung 6, einen 1,5 Bit Multiplikations-D/A-Wandler 28 (d.h. eine Restspannung-Erzeugungsschaltung) und eine Steuerschaltung 30.
Die A/D-Umwandlungsschaltung 3 der vierten Ausführungsform hat die gleiche Struktur wie die in 5 gezeigte A/D-Umwandlungsschaltung 3. Wie es in 11 gezeigt ist, umfasst der Multiplikations-D/A-Wandler 28 eine Kondensatormatrixschaltung 29, die aus Kondensatoren CS10 und CS11 aufgebaut ist. Jeder der Kondensatoren CS10 und CS11 hat eine Kapazität Cs. Ein Kondensator CF hat eine Kapazität Cf, die zweimal Cs ist: Cf = 2Cs.
Nachfolgend ist die Operation des zyklischen A/D-Wandlers 27 mit Bezug auf 12 beschrieben.
(Verstärkungsoperation)
Die Steuerschaltung 30 schaltet die Schalterschaltung 6 zu dem Signaleingangsanschluss 2 (d.h. auf die Eingangssignalspannung Vin), schaltet die Schalter S10 und S11 zu der Schalterschaltung 6, schließt die Schalter S18 und S20 und öffnet den Schalter S19. Dadurch werden die Kondensatoren CF, CS10 und CS11 durch die Eingangssignalspannung Vin geladen.
Anschließend öffnet die Steuerschaltung 26 die Schalter S18 und S20, schaltet die Schalterschaltung 6 zu dem Multiplikations-D/A-Wandler 28, schaltet die Schalter S10–S17 zu der Referenzspannung Vrefm und schließt den Schalter S19. Somit führt der Multiplikations-D/A-Wandler 28 während einer in 10 gezeigten Zeitspanne Amp(1) die Verstärkungsoperation aus.
Die Ladung wird zwischen den Kondensatoren CF, CS10 und CS11 in Übereinstimmung mit der nachfolgenden Gleichung umverteilt: (Cf + 2Cs)(Vin – 0) = 2Cs(0 – 0) + Cf(Vout – 0) (7)
In der obigen Gleichung (7) ist Vout eine Ausgangsspannung des Multiplikations-D/A-Wandlers 28. Wie es oben beschrieben ist, gilt: Cf = 2Cs.
Daher folgt aus Gleichung (7) die Ausgangsspannung Vout des Multiplikations-D/A-Wandlers 28 zu: Vout = (Cf + 2Cs)/Cf·Vin = 2Vin (8)
Daher wird die Eingangssignalspannung Vin jedes Mal mit einem Verstärkungsfaktor von zwei verstärkt, wenn sie den Multiplikations-D/A-Wandler 28 durchläuft.
Wie in der dritten Ausführungsform wird die Verstärkungsoperation zweimal ausgeführt, um die Eingangssignalspannung Vin mit hoher Verstärkung zu verstärken. Anschließend wird eine A/D-Umwandlungsoperation wie in der dritten Ausführungsform ausgeführt.
Wie es in den 13 und 14 gezeigt ist, umfasst ein zyklischer 10 Bit A/D-Wandler 31 gemäß einer fünften Ausführungsform der vorliegenden Erfindung einen nicht invertierenden Signaleingangsanschluss 2p zum Empfangen einer Eingangssignalspannung Vinp, einen invertierenden Signaleingangsanschluss 2m zum Empfangen einer Eingangssignalspannung Vinm, eine 1,5 Bit A/D-Umwandlungsschaltung 32 und einen 1,5 Bit Multiplikations-D/A-Wandler 33 (d.h. eine Restspannung-Erzeugungsschaltung). Der zyklische A/D-Wandler 31 ist vom Differentialtyp, während der in 11 gezeigte zyklische A/D-Wandler 27 vom Typ mit einem Ende („single ended type") ist.
Ein nicht invertierender Eingangsanschluss der A/D-Umwandlungsschaltung 32 ist durch eine Schalterschaltung 6p wahlweise mit dem nicht invertierenden Signaleingangsanschluss 2p oder einem nicht invertierenden Ausgangsanschluss eines Operationsverstärkers 34 verbunden. Ebenso ist ein invertierender Eingangsanschluss der A/D-Umwandlungsschaltung 32 durch eine Schalterschaltung 6m wahlweise mit dem invertierenden Signaleingangsanschluss 2m oder einem invertierenden Ausgangsanschluss des Operationsverstärkers 34 verbunden.
Eine Kondensatormatrixschaltung 29p ist durch Schalter S10p, Slip und S19p zwischen die Schalterschaltung 6p und dem invertierenden Eingangsanschluss des Operationsverstärkers 34 geschaltet. Die Kondensatormatrixschaltung 29p umfasst Kondensatoren CFp, CS10p und CS11p. Eine erste Elektrode des Kondensators CS10p ist durch den Schalter 10p wahlweise mit einer von Referenzspannungsleitungen und der Schalterschaltung 6p verbunden. Die Referenzspannungsleitungen sind mit einer oberen Referenzspannung Vrefp von 5 Volt bzw. einer unteren Referenzspannung Vrefm von 0 Volt verbunden. Ebenso ist eine erste Elektrode des Kondensators CS11p durch den Schalter Slip wahlweise mit einer der Referenzspannungsleitungen und der Schalterschaltung 6p verbunden. Jede zweite Elektrode der Kondensatoren CS10p und CS11p ist durch den Schalter S19p mit dem invertierenden Eingangsanschluss des Operationsverstärkers 34 verbunden. Ein Schalter S18p ist zwischen den invertierenden Eingangs- und Ausgangsanschluss des Operationsverstärkers 34 geschaltet.
Ebenso ist eine Kondensatormatrixschaltung 29m durch die Schalter S10m, S11m und S19m zwischen die Schalterschaltung 6m und den nicht invertierenden Eingangsanschluss des Operationsverstärkers 34 geschaltet. Die Kondensatormatrixschaltung 29m umfasst Kondensatoren CFm, CS10m und CS11m. Eine erste Elektrode des Kondensators CS10m ist durch den Schalter S10m wahlweise mit einer der Referenzspannungsleitungen und der Schalterschaltung 6m verbunden. Ebenso ist eine erste Elektrode des Kondensators CS11m durch den Schalter S11m wahlweise mit einer der Referenzspannungsleitungen und der Schalterschaltung 6m verbunden. Jede zweite Elektrode der Kondensatoren CS10m und CS11m ist durch den Schalter S19p mit dem nicht invertierenden Eingangsanschluss des Operationsverstärkers 34 verbunden. Ein Schalter S18p ist zwischen den nicht invertierenden Eingangs- und Ausgangsanschluss des Operationsverstärkers 34 geschaltet.
A/D-Ausgangssignale (d.h. eine digitale 1,5 Bit Zahl für jedes Ausgangssignal) der A/D-Umwandlungsschaltung 32 werden durch einen Schiebeaddierer in der Steuerschaltung 35 addiert. Als Folge davon erzeugt die Steuerschaltung 35 einen 10 Bit A/D-Umwandlungscode. Der zyklische A/D-Wandler 31 arbeitet in einer zu der in 12 gezeigten ähnlichen Weise, mit Ausnahme des folgenden Punkts. Wenn die Ladungsverteilung bei der A/D-Umwandlungsoperation ausgeführt wird, werden die Schalter S10p und S11p in Übereinstimmung mit dem A/D-Ausgangssignal der A/D-Umwandlungsschaltung 32 geschaltet. Wenn hingegen die Ladungsverteilung bei der A/D-Umwandlungsoperation ausgeführt wird, werden die Schalter S10m und S11m in Übereinstimmung mit einer digitalen Zahl geschaltet, die durch Subtraktion des A/D-Ausgangssignals der A/D-Umwandlungsschaltung 32 von zwei gewonnen wird. Bei einem solchen Ansatz wird der Schaltvorgang auf der nicht invertierenden Seite mit der gleichen zeitlichen Steuerung ausgeführt wird der Schaltvorgang auf der invertierenden Seite.
14 zeigt Umwandlungsfehler, die erzeugt werden, wenn eine Eingangsspannung von ± 0,15625 Volt (d.h. ± 2,5 Volt/16) durch zwei Typen von zyklischen A/D-Wandlern mit einem Umwandlungsbereich von ± 2,5 Volt umgewandelt wird. In 14 ist E1 ein herkömmlicher zyklischer 14 Bit A/D-Wandler, der keine Verstärkungsfunktion hat, und E2 ist der zyklische 10 Bit A/D-Wandler 31, der eine Verstärkungsfunktion hat und die Eingangsspannung mit einem Verstärkungsfaktor von 16 (d.h. 2⁴) verstärkt. In 14 hat jeder der Kondensatoren CFp und CFm des zyklischen 10 Bit A/D-Wandlers 31 eine Kapazität, die um 1% größer als ein gewünschter Wert ist, da Herstellungsabweichungen berücksichtigt sind.
Im Idealfall, wenn kein Verstärkungsfehler und kein Offsetfehler vorliegt, kann der zyklische 10 Bit A/D-Wandler 31 die Eingangsspannung mit einer Auflösung von 2,5 Volt × 2/2¹⁴ (d.h. 2.5 Volt × 2/2¹⁰/16) A/D-umwandeln. Diese Auflösung von 2,5 Volt × 2/2¹⁴ entspricht einer Auflösung des herkömmlichen zyklischen 14 Bit A/D-Wandlers. Daher kann ein von dem zyklischen A/D-Wandler 31 erzeugter A/D- Umwandlungscode als ein von dem herkömmlichen zyklischen A/D-Wandler erzeugter A/D-Umwandlungscode betrachtet werden, indem der A/D-Umwandlungscode des zyklischen 10 Bit A/D-Wandlers 31 um vier Bits auf der MSB (most significant bit) Seite ausgedehnt wird.
In der Praxis hat der A/D-Umwandlungscode des zyklischen 10 Bit A/D-Wandlers 31 verschiedene Fehler, einschließlich dem Verstärkungsfehler und dem Offsetfehler. Wie es oben beschrieben ist, sind in 14 Herstellungsabweichungen der Kondensatoren CFp und CFm berücksichtigt. Die Herstellung eines zyklischen A/D-Wandlers kann derartige Herstellungsvariationen nicht vermeiden.
Wie es in 14 zu sehen ist, besitzt der herkömmliche zyklische 14 Bit A/D-Wandler eine schlechte differentielle Nichtlinearität. Insbesondere ist die Kennlinie E1, die den herkömmlichen zyklischen 14 Bit A/D-Wandler darstellt, an zwei Punkten unstetig. Es ist wahrscheinlich, dass der A/D-Umwandlungscode an den zwei Unstetigkeitsstellen fehlt. Die Unstetigkeitsstellen sind durch Herstellungsabweichungen der Kondensatoren bewirkt.
In dem zyklischen 10 Bit A/D-Wandler 31 gemäß dieser Ausführungsform ist im Gegensatz dazu die differentielle Nichtlinearität stark verbessert. Die Verstärkungsoperation liefert die Verbesserung der differentiellen Nichtlinearität. Insbesondere ist die Beeinflussung, obwohl die A/D-Umwandlungsoperation die differentielle Nichtlinearität beeinflusst, aufgrund der Tatsache, dass die Eingangsspannung um den Verstärkungsfaktor 16 verstärkt ist, auf ein Sechzehntel von der in dem herkömmlichen zyklischen 14 Bit A/D-Wandler verringert.
Somit hat der zyklische 10 Bit A/D-Wandler 31 gemäß dieser Ausführungsform eine gute differentielle Nichtlinearität. Ferner ist der zyklische 10 Bit A/D-Wandler 31 anders konfiguriert. Bei einem solchen Ansatz kann eine Gleichtaktstörung wirksam entfernt werden.
Wie es in 15 gezeigt ist, umfasst ein A/D-Umwandlungssystem 100 gemäß einer sechsten Ausführungsform der vorliegenden Erfindung einen zyklischen A/D-Wandler 1, einen Eingangsabschnitt TE, einen Multiplexer 52 und einen Kontroller 53. Das A/D-Umwandlungssystem 100 umfasst mehrere Eingangskanäle Ch1–ChN. Der Eingangsabschnitt 51 umfasst mehrere Eingangsanschlüsse Te1–TeN, von denen jeder mit einem entsprechenden der Eingangskanäle Ch1–ChN verbunden ist. Jeder der Eingangsanschlüsse Te1–TeN empfängt ein unterschiedliches Signal. Zum Beispiel ist ein Beschleunigungssensor mit dem Eingangsanschluss Te1 des Kanals Ch1 verbunden, ein Temperatursensor ist mit dem Eingangsanschluss Te2 des Kanals Ch2 verbunden, und eine Batteriespannung, die durch Widerstände geteilt ist, wird an den Eingangsanschluss Te3 des Kanals Ch3 angelegt. Der Kontroller 53 wählt die Signale im Zeitmultiplexverfahren unter Verwendung des Multiplexers 52. Die ausgewählten Signale werden sukzessive durch den zyklischen A/D-Wandler 1 A/D-umgewandelt.
Zum Beispiel liegt ein Eingangssignal von dem Beschleunigungssensor in einem Bereich von 0 bis 15 Millivolt, ein Eingangssignal von dem Temperatursensor liegt in einem Bereich von 0 bis 500 Millivolt, und die geteilte Batteriespannung liegt in einem Bereich von 0 bis 5 Volt. Herkömmlich ist ein Aussteuerungsbereich eines A/D-Wandlers entsprechend dem maximalen Signalbereich fest eingestellt. In dem obigen Fall ist daher der Aussteuerungsbereich von 0 bis 5 Volt eingestellt.
In dieser Ausführungsform werden die Signale mit einem Verstärkungsfaktor verstärkt, der in Abhängigkeit von den ausgewählten Kanälen Ch1–ChN variiert. Wie es oben beschrieben ist, kann die Verstärkung dadurch eingestellt werden, dass die Anzahl der Durchläufe in dem zyklischen A/D-Wandler 1 geändert wird.
Zum Beispiel wird, wie es in 16 gezeigt ist, das Eingangssignal von dem Beschleunigungssensor mit einem Verstärkungsfaktor von zweihundertfünfundsechzig verstärkt und dann durch einen zyklischen 10 Bit A/D-Wandler 1 A/D-umgewandelt. Bei einem solchen Ansatz kann das Eingangssignal von dem Beschleunigungssensor mit einer Auflösung von 0,019 Millivolt (d.h. 5 Volt/1024/256) A/D-umgewandelt werden. Diese Auflösung von 0,019 Millivolt entspricht einer Auflösung eines 18 Bit A/D-Wandlers mit einem dynamischen Bereich von 0 bis 5 Volt.
Das Eingangssignal von dem Temperatursensor wird mit einem Verstärkungsfaktor von 8 verstärkt und mit einer Auflösung von 0,061 Millivolt (d.h. 5 Volt/1024/8) A/D-umgewandelt. Die geteilte Batteriespannung wird mit einem Verstärkungsfaktor von eins verstärkt und mit einer Auflösung von 4,88 Millivolt (d.h. 5 Volt/1024) A/D-umgewandelt.
Wie es oben beschrieben ist, verändert sich gemäß dem A/D-Umwandlungssystem 100 der Verstärkungsfaktor in Abhängigkeit von den gewählten Kanälen Ch1-ChN durch Ändern der Anzahl von Durchläufen in dem zyklischen A/D-Wandler 1. Bei einem solchen Ansatz besteht für das A/D-Umwandlungssystem 100 keine Not wendigkeit, einen Operationsverstärker mit veränderlicher Verstärkung zu enthalten, der stromaufwärts eines A/D-Wandlers angeordnet ist, und mehrere A/D-Wandler mit unterschiedlichen Auflösungen zu enthalten.
Die oben beschriebene Ausführungsform kann verschiedentlich modifiziert sein. Zum Beispiel ist es möglich, die Verstärkungsoperation nur einmal oder zweimal auszuführen. Mit anderen Worten, die Signaleingangsspannung Vin kann vor der A/D-Umwandlungsoperation nur einmal oder zweimal den Multiplikations-D/A-Wandler durchlaufen. Durch Einstellen der Anzahl von Malen, mit der die Signaleingangsspannung Vin den Multiplikations-D/A-Wandler durchläuft, bevor die A/D-Umwandlungsoperation ausgeführt wird, kann der zyklische A/D-Wandler als eine programmierbare Verstärkerschaltung mit einem veränderlichen Verstärkungsfaktor fungieren.
Der Verstärkungsfaktor bzw. die Verstärkung kann jedes Mal, wenn das Spannungssignal den Multiplikations-D/A-Wandler durchläuft, verändert sein. Der Verstärkungsfaktor in der Verstärkungsoperation kann unabhängig von demjenigen in der A/D-Umwandlungsoperation eingestellt sein. Der Verstärkungsfaktor in der Verstärkungsoperation kann einen Wert kleiner eins haben. Zum Beispiel kann in der dritten Ausführungsform wenigstens einer der Kondensatoren CF, CS10–CS15 in der Verstärkungsoperation geladen werden. Bei einem solchen Ansatz kann der Verstärkungsfaktor einen Wert von 1.5, 2, 2.5, 3, 3.5, 4, 4.5 oder 5 haben. Ferner kann wenigstens einer der Schalter S10–S17 zu der Schalterschaltung 6, nicht der Referenzspannung Vrefm, geschaltet werden, wenn die Ladungsumverteilung in der Verstärkungsoperation ausgeführt wird. Bei einem solchen Ansatz kann die Verstärkung verschiedene Werte haben, einschließlich einem Wert kleiner als 1.
Der Kondensator CF kann eine veränderliche Kapazität haben. In diesem Fall kann die Kapazität des Kondensators CF zwischen der Verstärkungsoperation und der A/D-Umwandlungsoperation verschieden sein. Zum Beispiel kann in der dritten Ausführungsform die Kapazität des Kondensators CF in der A/D-Umwandlungsoperation zweimal derjenigen in der Verstärkungsoperation sein. Bei einem solchen Ansatz kann der Verstärkungsfaktor erhöht sein.
Eine Offset-Korrekturspannung kann in der Verstärkungsoperation angewendet werden. Zum Beispiel kann in der ersten Ausführungsform das von der Steuerschaltung 7 in der Verstärkungsoperation der D/A-Umwandlungschaltung 9 zugeführte M Bit UND-Signal eine digitale Zahl haben, die der Offset-Korrekturspannung ent spricht, so dass die Ausgangsspannung der D/A-Umwandlungsschaltung 9 in der Verstärkungsoperation auf die Offset-Korrekturspannung, nicht auf 0 Volt eingestellt ist. Wenn in der zweiten Ausführungsform die Ladungsumverteilung in der Verstärkungsoperation ausgeführt wird, kann der Schalter S4 entsprechend der Offset-Korrekturspannung zwischen die Referenzspannungen Vrefp und Vref umgeschaltet werden. Wenn in der dritten Ausführungsform die Ladungsumverteilung in der Verstärkungsoperation ausgeführt wird, kann wenigstens einer der Schalter S10–S17 entsprechend der Offset-Korrekturspannung zu der Referenzspannung Vrefp geschaltet werden.
Die Anzahl von Malen, mit der die Signaleingangsspannung Vin die Verstärkungsoperation durchläuft, kann geändert werden, und die A/D-Umwandlung kann auch während der Verstärkungsoperation ausgeführt werden. In diesem Fall bestimmt die Steuerschaltung auf der Grundlage des A/D-Ausgangssignals, ob die Signaleingangsspannung Vi auf einen geeigneten Wert für die A/D-Umwandlung verstärkt ist. Wenn die Steuerschaltung bestimmt, dass die Signaleingangsspannung Vin auf den geeigneten Betrag verstärkt ist, kann die Verstärkungsoperation gestoppt werden. Die Steuerschaltung speichert die Anzahl von Durchlaufen und die Verstärkung von jedem Durchlauf und korrigiert auf der Grundlage der gespeicherten Werte das A/D-Ausgangssignal in der A/D-Umwandlungsoperation.
Obgleich die vorliegende Erfindung bezüglich der bevorzugten Ausführungsformen offenbart worden ist, um ein besseres Verständnis von diesen zu ermöglichen, sollte wahrgenommen werden, dass die Erfindung auf verschiedene Weisen verwirklicht werden kann, ohne den Umfang der Erfindung zu verlassen. Deshalb sollte die Erfindung derart verstanden werden, dass sie alle möglichen Ausführungsformen und Ausgestaltungen zu den gezeigten Ausführungsformen beinhaltet, die realisiert werden können, ohne den Umfang der Erfindung zu verlassen, wie er in den beigefügten Ansprüchen dargelegt ist.

Claims

A/D-Wandler mit: – einer A/D-Umwandlungsschaltung (3, 32); – einer Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) mit einem Eingangsanschluss, der mit einem Eingang der A/D-Umwandlungsschaltung (3, 32) verbunden ist, wobei die Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) eine Restspannung erzeugt, indem sie eine Differenz zwischen einer an den Eingangsanschluss angelegten Eingangsspannung und einer Analogspannung mit einer vorbestimmten Verstärkung verstärkt; – einem Signalanschluss (2) zum Empfangen einer externen Signalspannung; – einer Schalterschaltung (6, 6p, 6m) mit einem ersten Ende, das mit dem Eingangsanschluss der Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) verbunden ist, und einem zweiten Ende, das mit dem Signalanschluss (2) oder einem Ausgangsanschluss der Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) verbindbar ist; und – einer Steuerschaltung (7, 20, 26, 30, 35), die eine Verstärkungsoperation und eine A/D-Umwandlungsoperation gefolgt von der Verstärkungsoperation ausführt, – wobei in der Verstärkungsoperation die Steuerschaltung (7, 20, 26, 30, 35) die Referenzanalogspannung auf einem vorbestimmten Spannungsniveau hält; – wobei in der Verstärkungsoperation die Steuerschaltung (7, 20, 26, 30, 35) die Schalterschaltung (6, 6p, 6m) so steuert, dass die Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) die externe Signalspannung als die Eingangsspannung empfängt und eine Ausgangsspannung ausgibt; – wobei in der Verstärkungsoperation die Steuerschaltung (7, 20, 26, 30, 35) die Schalterschaltung (6, 6p, 6m) so steuert, dass die Ausgangsspannung die Schalterschaltung (6, 6p, 6m) und die Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) eine erste bestimmte Anzahl von Male durchläuft, um die Ausgangsspannung zu verstärken; – wobei in der A/D-Umwandlungsoperation ein Analogwert, in den ein von der A/D-Umwandlungsschaltung (3, 32) ausgegebener Wert umgewandelt wird, als die Referenzanalogspannung verwendet wird; und – wobei in der A/D-Umwandlungsschaltung (3, 32) die Steuerschaltung (7, 20, 26, 30, 35) die Schalterschaltung (6, 6p, 6m) so steuert, dass die verstärkte Spannung die Schalterschaltung (6, 6p, 6m), die A/D-Umwandlungsschaltung (3, 32) und die Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) eine zweite bestimmte Anzahl von Male durchläuft, um die verstärkte Spannung in den digitalen Wert umzuwandeln.
A/D-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass: – die Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) eine Kondensatormatrixschaltung (24, 29, 29p, 29m), einen Operationsverstärker (17, 23, 34) und einen Integrationskondensator (CF, CFp, CFm) umfasst; – die Kondensatormatrixschaltung (24, 29, 29p, 29m) wenigstens einen Matrixkondensator (CS10–CS17, CS10p, CS11p, CS10m, SC11m) umfasst, der eine erste Elektrode besitzt, die mit einer gemeinsamen Leitung (18, 25, 25p, 25m) verbunden ist, und eine zweite Elektrode besitzt, die mit einer von mehreren Referenzspannungsleitungen oder dem ersten Ende der Schalterschaltung (6, 6p, 6m) verbindbar ist; – der Operationsverstärker (17, 23, 34) einen Eingangsanschluss, der mit der gemeinsamen Leitung (18, 25, 25p, 25m) verbunden ist, und einen Ausgangsanschluss, der mit dem Ausgangsanschluss der Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) verbunden ist, umfasst; – der Integrationskondensator (CF, CFp, CFm) zwischen den Eingangs- und Ausgangsanschluss des Operationsverstärkers (17, 23, 34) geschaltet werden kann; – in der Verstärkungsoperation die Steuerschaltung (7, 20, 26, 30, 35) wenigstens entweder den Matrixkondensator (CS10–CS17, CS10p, CS11p, CS10m, SC11m) oder den Integrationskondensator (CF, CFp, CFm) auswählt und die Schalterschaltung (6, 6p, 6m) steuert, um den ausgewählten Kondensator durch die externe Signalspannung zu laden und den verbleibenden Kondensator zu initialisieren; – in der Verstärkungsoperation, wenn der Ladevorgang durch die externe Signalspannung und die Initialisierung abgeschlossen sind, die Steuerschaltung (7, 20, 26, 30, 35) den Integrationskondensator (CF, CFp, CFm) zwischen den Eingangs- und Ausgangsanschluss des Operationsverstärkers (17, 23, 34) schaltet und die zweite Elektrode des Matrixkondensators (CS10–CS17, CS10p, CS11p, CS10m, CS11m) mit einer der mehreren Referenzspannungsleitungen verbindet, so dass zwischen dem Matrixkondensator (CS10–CS17, CS10p, CS11p, CS10m, CS11m) und dem Integrationskondensator (CF, CFp, CFm) eine Ladungsumverteilung eintritt, um die Ausgangsspannung zu erzeugen; – in der Verstärkungsoperation die Steuerschaltung (7, 20, 26, 30, 35) die Schalterschaltung (6, 6m, 6p) steuert, um den ausgewählten Kondensator durch die Ausgangsspannung zu laden, um den verbleibenden Kondensator zu initialisieren; – in der Verstärkungsoperation, wenn der Ladevorgang durch die Ausgangsspannung und die Initialisierung abgeschlossen sind, die Steuerschaltung (7, 20, 26, 30, 35) den Integrationskondensator (CF, CFp, CFm) zwischen den Eingangs- und Ausgangsanschluss des Operationsverstärkers (17, 23, 34) schaltet und die zweite Elektrode des Matrixkondensators (CS10–CS17, CS10p, CS11p, CS10m, CS11m) mit einer der mehreren Referenzspannungsleitungen verbindet, so dass zwischen dem Matrixkondensator (CS10–CS17, CS10p, CS11p, CS10m, CS11m) und dem Integrationskondensator (CF, CFp, CFm) eine Ladungsumverteilung eintritt, um die Ausgangsspannung zu verstärken; – in der A/D-Umwandlungsoperation die Steuerschaltung (7, 20, 26, 30, 35) die Schalterschaltung (6, 6p, 6m) steuert, um den ausgewählten Kondensator durch die verstärkte Spannung zu laden und den verbleibenden Kondensator zu initialisieren; – in der A/D-Umwandlungsoperation, wenn der Ladevorgang durch die verstärkte Spannung und die Initialisierung abgeschlossen sind, die Steuerschaltung (7, 20, 26, 30, 35) den Integrationskondensator (CF, CFp, CFm) zwischen den Eingangs- und Ausgangsanschluss des Operationsverstärkers (17, 23, 34) schaltet und die zweite Elektrode des Matrixkondensators (CS10–CS17, CS10p, CS11p, CS10m, CS11m) mit einer der mehreren Referenzspannungsleitungen entsprechend dem von der A/D-Umwandlungsschaltung (3, 32) ausgegebenen digitalen Wert verbindet, so dass zwischen dem Matrixkondensator (CS10–CS17, CS10p, CS11p, CS10m, CS11m) und dem Integrationskondensator (CF, CFp, CFm) eine Ladungsumverteilung eintritt, um die verstärkte Spannung in den digitalen Wert umzuwandeln.
A/D-Wandler nach Anspruch 2, dadurch gekennzeichnet, dass: – die Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) ferner einen ersten Schalter (S19, S19p, S19m), der zwischen die gemeinsame Leitung (18, 25, 25p, 25m) und den Eingangsanschluss des Operationsverstärkers (17, 23, 34) geschaltet ist, und einen zweiten Schalter (S20, S20p, S20m), der zwischen die gemeinsame Leitung (18, 25, 25p, 25m) und eine Spannungsleitung mit einem vorbestimmten Potential geschaltet ist, umfasst; – in der Verstärkungsoperation die Steuerschaltung (7, 20, 26, 30, 35) die Aufladung und Initialisierung durch Öffnen des ersten Schalters (S19, S19p, S19m) und Schließen des zweiten Schalters (S20, S20p, S20m) ausführt und die Ladungsverteilung durch Schließen des ersten Schalters (S19, S19p, S19m) und Öffnen des zweiten Schalters (S20, S20p, S20m) ausführt; und – in der A/D-Umwandlungsoperation die Steuerschaltung (7, 20, 26, 30, 35) das Aufladen und Initialisieren durch Öffnen des ersten Schalters (S19, S19p, S19m) und durch Schließen des zweiten Schalters (S20, S20p, S20m) ausführt, und die Ladungsverteilung durch Schließen des ersten Schalters (S19, S19p, S19m) und durch Öffnen des zweiten Schalters (S20, S20p, S20m) ausführt.
A/D-Wandler nach Anspruch 2, dadurch gekennzeichnet, dass er ferner eine Abtast- und Halteschaltung (5) umfasst, die zwischen der Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) und der Schalterschaltung (6, 6p, 6m) angeordnet ist.
A/D-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass: – die Verstärkung der Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) veränderlich ist; und – die Steuerschaltung (7, 20, 26, 30, 33) die Verstärkung der Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) in der Verstärkungsoperation und in der A/D-Umwandlungsoperation unabhängig einstellt.
A/D-Wandler nach Anspruch 2, dadurch gekennzeichnet, dass: – der Integrationskondensator (CF, CFp, CFm) eine veränderliche Kapazität hat; – die Steuerschaltung (7, 20, 26, 30, 35) die Kapazität des Integrationskondenstors (CF, CFp, CFm) in der Verstärkungsoperation und in der A/D-Umwandlungsoperation unabhängig einstellt.
A/D-Wandler nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Betrag der Analogreferenzspannung auf Null Volt festgelegt ist.
A/D-Wandler nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass sich in der Verstärkungsoperation der Betrag der Analogreferenzspannung jedes Mal ändert, wenn die Ausgangsspannung der Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) durchläuft.
A/D-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass: – die Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) eine D/A-Umwandlungsschaltung (9) umfasst, die den von der A/D-Umwandlungsschaltung (3, 32) ausgegebenen digitalen Wert in die Analogreferenzspannung umwandelt; und – in der Verstärkungsoperation die Steuerschaltung (7, 20, 26, 30, 35) einen vorbestimmten digitalen Wert an die D/A-Umwandlungsschaltung (9) liefert, statt des von der A/D-Umwandlungsschaltung (3, 32) ausgegebenen digitalen Werts.
A/D-Wandler nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die A/D-Umwandlungsschaltung (3, 32), die Restspannung-Erzeugungsschaltung (4, 14, 22, 28, 33) und die Schalterschaltung (6, 6p, 6m) unterschiedlich konfiguriert sind.
A/D-Wandler nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass er ferner umfasst: – einen Multiplexer (52), der mehrere Signalkanäle (Ch1–ChN) besitzt, von denen jeder mit dem Signalanschluss (2) verbunden ist; – wobei die Steuerschaltung (7, 20, 26, 30, 35) einen der mehreren Signalkanäle (Ch1–ChN) auswählt, um die externe Signalspannung zu empfangen; und – wobei die erste bestimmte Anzahl von Male in Abhängigkeit von dem gewählten Kanal (Ch1–ChN) variiert.