DE102007011163B4 - Verbindungsstruktur und Verfahren zum Herstellen derselben, nicht-flüchtige Halbleiterspeichervorrichtung, elektrische Speicherkarte und elektrisches Gerät - Google Patents

Verbindungsstruktur und Verfahren zum Herstellen derselben, nicht-flüchtige Halbleiterspeichervorrichtung, elektrische Speicherkarte und elektrisches Gerät Download PDF

Info

Publication number
DE102007011163B4
DE102007011163B4 DE102007011163A DE102007011163A DE102007011163B4 DE 102007011163 B4 DE102007011163 B4 DE 102007011163B4 DE 102007011163 A DE102007011163 A DE 102007011163A DE 102007011163 A DE102007011163 A DE 102007011163A DE 102007011163 B4 DE102007011163 B4 DE 102007011163B4
Authority
DE
Germany
Prior art keywords
contacts
contact
tracks
insulation layer
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007011163A
Other languages
English (en)
Other versions
DE102007011163A1 (de
Inventor
Roman Knoefler
Christoph Kleint
Steffen Meyer
Nicolas Nagel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102007011163A1 publication Critical patent/DE102007011163A1/de
Application granted granted Critical
Publication of DE102007011163B4 publication Critical patent/DE102007011163B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/22Contacts for co-operating by abutting

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verbindungsstruktur mit zwei versetzten Kontaktreihen gleichmäßig beabstandeter Kontakte (2), wobei sich jede Kontaktreihe entlang einer ersten Richtung (3) erstreckt, Leiterbahnen (12), die sich entlang einer die erste Richtung (3) kreuzenden zweiten Richtung (4) erstrecken, einer Isolationsschicht (7), die unterhalb der Leiterbahnen (12) und oberhalb der beiden Kontaktreihen angeordnet ist und Zwischenkontakte (8) umfasst, wobei jeder Zwischenkontakt (8) einen Kontakt (2) der beiden Kontaktreihen mit der darüber verlaufenden Leiterbahn (12) verbindet, wobei die Zwischenkontakte (8) als Zwischenkontaktbahnen ausgebildet sind, die sich entlang der zweiten Richtung (4) erstrecken, wobei die Zwischenkontaktbahnen unmittelbar an die Leiterbahnen (12) angrenzen.

Description

  • Speicherzellen von Speicheranordnungen wie flüchtigen oder nicht-flüchtigen Speicherfeldern verwenden Verbindungsstrukturen zum Verbinden der Speicherzellen mit Unterstützungsschaltkreisen wie etwa Leseverstärkern oder Decodern. Zukünftige Technologien versuchen kleinere minimale Strukturgrößen zu realisieren, um die Speicherdichte zu erhöhen und die Kosten von Speicherprodukten zu senken. Beim Verkleinern der Speicherzellenfelder über kleinere minimale Strukturgrößen werden die Verbindungsstrukturen ebenso verkleinert. Das Verkleinern von Verbindungsstrukturen wie Bitleitungen und Bitleitungskontakten mit minimalen Strukturgrößen ist kritisch und herausfordernd im Hinblick auf die Umsetzbarkeit der Lithografie, Verjüngung von Kontaktseitenwänden (Taper) oder auch des Widerstands von Füllmaterialien.
  • Die Beschreibung betrifft eine Verbindungsstruktur, die z. B. in einem Speicherzellenfeld wie einem flüchtigen oder nicht-flüchtigen Speicherzellenfeld verwendet werden kann. Die Beschreibung betrifft zudem eine Speichervorrichtung, eine die Speichervorrichtung enthaltende Speicherkarte als auch ein elektrisches Gerät, das mit der Speicherkarte verbunden werden kann. Zusätzlich betrifft die Beschreibung ein Verfahren zum Herstellen einer Verbindungsstruktur.
  • Aus der US 2003/0111732 A1 ist eine Verbindungsstruktur bekannt, bei der zwei versetzte Kontaktreihen gleichmäßig beabstandeter Kontakte vorgesehen sind. Jede Kontaktreihe ist dabei entlang einer ersten Richtung angeordnet, wobei sich Leiterbahnen in eine dazu kreuzende Richtung zweite Richtung erstrecken. Ferner sind Zwischenkontakte vorgesehen, die die Kontakte der beiden Kontaktreihen mit den darüber verlaufenden Leiterbahnen verbinden. Eine ähnliche Verbindungsstruktur ist aus der US 2005/0090085 A1 bekannt. Die DE 199 83 428 B4 beschreibt die Halbleitervorrichtung mit einer Kontaktstruktur, bei der die Kontaktreihen versetzt zueinander angeordnet sind. Aus der EP 0 741 410 A2 ist eine Kontaktstruktur mit Zwischenkontakten bekannt. Die WO 97/18587 A1 beschreibt eine versetzte angeordnete Kontaktstruktur.
  • Aufgabe ist es eine verbesserte Verbindungsstruktur und ein verbessertes Verfahren zum Herstellen derselben bereitzustellen.
  • Diese Aufgabe wird gelöst mit einer Verbindungsstruktur gemäß Anspruch 1, einer nicht-flüchtigen Halbleiterspeichervorrichtung gemäß Anspruch 5, einer elektrischen Speicherkarte gemäß Anspruch 6, einem elektrischen Gerät gemäß Anspruch 7 und einem Verfahren gemäß Anspruch 8. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
  • Wie nachfolgend erläutert wird, weist eine Verbindungsstruktur zwei versetzte Kontaktreihen gleichmäßig beanstandeter Kontakte auf, wobei sich jede Kontaktreihe entlang einer ersten Richtung erstreckt. Die Verbindungsstruktur weist zudem Leiterbahnen auf, die sich entlang einer die erste Richtung kreuzenden zweiten Richtung erstrecken, als auch Zwischenkontakte, wobei jeder Zwischenkontakt in Kontakt mit einem der Kontakte und einer der Leiterbahnen ist.
  • Die Verbindungsstruktur weist zwei versetzte Kontaktreihen gleichmäßig beanstandeter Kontakte auf, wobei sich jede Kontaktreihe entlang einer ersten Richtung erstreckt. Die Verbindungsstruktur weist zudem Leiterbahnen auf, die sich entlang einer die erste Richtung kreuzenden zweiten Richtung erstrecken, als auch Zwischenkontakte, wobei jeder Zwischenkontakt in Kontakt mit einem der Kontakte und einer der Leiterbahnen ist. Die Verbindungsstruktur weist zudem eine Isolationsschicht auf, die an eine Unterseite der Leiterbahnen sowie an eine Seitenwand der Zwischenkontakte angrenzt.
  • Die Leiterbahnen, Zwischenkontakte und Kontakte können Bitleitungen und Bitleitungskontakte ausbilden, die Speicherzellen mit Unterstützungsschaltkreisen verbinden. Jedoch können die Leiterbahnen, Zwischenkontakte und Kontakte ebenso zur Verbindung eines beliebigen funktionellen Gebiets eines integrierten Schaltkreises mit einem weiteren funktionellen Gebiet des integrierten Schaltkreises dienen. Die Leiterbahnen, Zwischenkontakte und Kontakte können aus einem beliebigen leitfähigen Material wie Metall, Edelmetall, Metalllegierungen oder dotierten Halbleitern bestehen. Obgleich ein gemeinsames Material zur Umsetzung der Leiterbahnen, Zwischenkontakte und Kontakte verwendet werden kann, kann die Materialzusammensetzung dieser Teile ebenso vollständig oder teilweise differieren. Beispielhafte Materialien schließen W, TiN, WN, TaN, Cu, Ta, Al, Metallsilizide, dotiertes Silizium und eine beliebige Kombination hieraus ein. Die Leiterbahnen, Zwischenkontakte und Kontakte können beispielsweise von einem Liner umgeben sein. Die Isolationsschicht, die in direktem Kontakt mit einer Unterseite der Leiterbahnen und einer Seitenwand der Zwischenkontakte steht, kann aus einem beliebigen Material gebildet sein, das zur elektrischen Isolation von leitfähigen Gebieten geeignet ist. Beispielhafte Materialien schließen Oxide und Nitride wie etwa Siliziumoxid und Siliziumnitrid ein. Die zweite Richtung kann beispielsweise senkrecht zur ersten Richtung verlaufen.
  • Die Zwischenkontakte sind Zwischenkontaktbahnen, die sich entlang der zweiten Richtung erstrecken und wenigstens Teil einer Anordnung von Bahnen darstellen. Die Anordnung von Bahnen ermöglicht Vorteile im Hinblick auf die Umsetzung der Lithografie für Verbindungsstrukturen, die Komponenten mit minimalen Strukturgrößen einschließen.
  • Gemäß einer Ausführungsform der Verbindungsstruktur ist jede mit einem entsprechenden Kontakt einer der beiden versetzten Kontaktreihen in Kontakt stehende Zwischenkontaktbahn in einem Kreuzungsbereich mit der anderen der beiden versetzten Kontaktreihen ausgespart. Durch Aussparen der Zwischenkontaktbahn in dem Kreuzungsbereich werden unerwünschte Kurzschlüsse mit Kontakten der anderen der beiden versetzten Kontaktreihen vermieden, die durch Prozessschwankungen verursacht werden können.
  • Die Anordnung von Bahnen kann zudem Zwischenkontaktbahnen und weitere Bahnen aufweisen. Die weiteren Bahnen können in geeigneter Weise positioniert werden, um eine Anordnung von Bahnen zu erzielen, die in vorteilhafter Weise lithografisch hergestellt werden kann.
  • Eine weitere Ausführungsform betrifft eine Verbindungsstruktur, wobei die Zwischenkontaktbahnen mindestens Teil einer Anordnung von Bahnen sind.
  • Eine weitere Ausführungsform betrifft eine Verbindungsstruktur, wobei eine Abmessung der Zwischenkontaktbahnen entlang der ersten Richtung kleiner ist als eine größte Abmessung der Kontakte entlang der ersten Richtung.
  • Gemäß einer weiteren Ausführungsform weist eine nicht-flüchtige Halbleiterspeichervorrichtung eine Speicherzellenanordnung von nicht-flüchtigen Speicherzellen auf sowie eine Verbindungsstruktur gemäß einer der oben beschriebenen Ausführungsformen, wobei die Leiterbahnen Bitleitungen definieren und die Kontakte und entsprechende Zwischenkontakte Bitleitungskontakte ausbilden. Die nicht-flüchtigen Speicherzellen können beispielsweise Speicherzellen einer Floating-Gate NAND-Anordnung darstellen. Die Verbindungsstruktur kann ebenso in einen NROM (Nitrided Read Only Memory), einen DRAM (Dynamic Random Access Memory), einen Charge-Trapping-NAND-Speicher, SONOS (Silicon-Oxide-Nitride-Oxide-Silicon)-Speicher, SANOS (Silicon-Al2O3-Nitride-Oxide-Silicon)-Speicher oder TANOS (Oxide-SiN-Al2O3-TaN)-Speicher eingebunden sein.
  • Eine weitere Ausführungsform betrifft eine elektrische Speicherkarte mit einer wie oben beschriebenen nicht-flüchtigen Halbleiterspeichervorrichtung.
  • Eine weitere Ausführungsform betrifft ein elektrisches Gerät mit einer elektrischen Kartenschnittstelle, einem an die elektrische Kartenschnittstelle angeschlossenen Kartensteckplatz sowie einer wie oben definierten elektrischen Speicherkarte, wobei die elektrische Speicherkarte mit dem Kartensteckplatz verbunden und aus diesem wieder entfernt werden kann. Das elektrische Gerät kann beispielsweise ein Mobiltelefon, ein Personalcomputer (PC), ein persönlicher digitaler Assistent (PDA, Personal Digital Assistant), eine Digitalkamera, eine digitale Videokamera oder auch ein tragbares MP3-Abspielgerät sein.
  • Das Substrat zum Herstellen einer Verbindungsstruktur kann ein Halbleitersubstrat wie ein Siliziumsubstrat sein, das beispielsweise vorprozessiert sein kann, um darin etwa eine Halbleiterspeichervorrichtung auszubilden.
  • Allgemein können fotolithografische Verfahren zum Strukturieren von Materialschichten durch Ätzung verwendet werden, bei denen ein geeignetes Fotolackmaterial aufgetragen wird. Das Fotolackmaterial wird unter Zuhilfenahme einer geeigneten Fotomaske fotolithografisch strukturiert. Die strukturierte Fotolackschicht kann als Maske während nachfolgender Prozessschritte verwendet werden. Beispielsweise wird in gewöhnlicher Weise eine Hartmaskenschicht oder eine Schicht aus einem geeigneten Material wie Siliziumnitrid, Polysilizium oder Kohlenstoff über der zu strukturierenden Materialschicht aufgetragen. Die Hartmaskenschicht wird fotolithografisch strukturiert unter Verwendung von z. B. einem Ätzprozess. Unter Zuhilfenahme der strukturierten Hartmaskenschicht als Ätzmaske wird die Materialschicht strukturiert. Eine Strukturierung der Materialschicht durch Ätzen kann auch mit Hilfe des strukturierten Fotolackmaterials als Ätzmaske erfolgen.
  • Ein Herstellen einer Verbindungsstruktur erfolgt durch Bereitstellen eines Substrats, Bereitstellen einer ersten Isolationsschicht auf dem Substrat, Ätzen von zwei versetzten Kontaktreihen gleichmäßig beabstandeter Kontaktöffnungen in die erste Isolationsschicht, wobei sich jede Kontaktreihe entlang einer ersten Richtung erstreckt, Füllen der Kontaktöffnungen mit einem leitfähigen Material zum Bereitstellen von Kontakten, Bereitstellen einer Maskenstruktur auf der ersten Isolationsschicht und den Kontakten, wobei die Maskenstruktur die Kontakte teilweise bedeckt, Ätzen nicht bedeckter Bereiche der Kontakte, wodurch Aussparungen erzeugt werden und die Kontakte entlang der ersten Richtung in oberen Kontaktgebieten zur Definition von Zwischenkontakten gekürzt werden und untere Kontaktgebiete unverändert verbleiben, Füllen der Aussparungen mit einer zweiten Isolationsschicht und Bereitstellen von Leiterbahnen auf der ersten Isolationsschicht und den Zwischenkontakten, wobei sich die Leiterbahnen entlang einer die erste Richtung kreuzenden zweiten Richtung erstrecken.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Verbindungsstruktur wird die zweite Isolationsschicht beim Füllen der Aussparungen ebenso auf die erste Isolationsschicht und die Zwischenkontakte aufgetragen. Das Merkmal des Bereitstellens der Leiterbahnen umfasst ein Ätzen der zweiten Isolationsschicht zum Bereitstellen von Leiterbahnöffnungen und Füllen der Leiterbahnöffnungen mit einem leitfähigen Material zum Bereitstellen der Leiterbahnen. Diese Ausführungsform gibt einen Damaszen-Prozess zur Herstellung der Leiterbahnen an.
  • Eine weitere Ausführungsform betrifft ein Verfahren zum Herstellen der Verbindungsstruktur, wobei das Merkmal des Bereitstellens der Leiterbahnen ein Bereitstellen einer leitfähigen Schicht auf der ersten Isolationsschicht, der zweiten Isolationsschicht und den Zwischenkontakten und ein Ätzen der leitfähigen Schicht zum Bereitstellen der Leiterbahnen umfasst.
  • 1A bis 3B zeigen Aufsichten und Querschnittsansichten eines Substratausschnitts während der Herstellung einer Verbindungsstruktur;
  • 4A und 4B zeigen Aufsichten eines Substratausschnitts während der Herstellung der Verbindungsstruktur;
  • 5A bis 8C zeigen Querschnittsansichten eines Substratausschnitts während der Herstellung einer weiteren Verbindungsstruktur;
  • 9A bis 11 zeigen Aufsichten und Querschnittsansichten eines Substratausschnitts während der Herstellung einer Verbindungsstruktur gemäß einer weiteren Ausführungsform der Erfindung.
  • 12 bis 13B zeigen Querschnittansichten eines Substratausschnitts während der Herstellung einer Verbindungsstruktur gemäß weiteren Ausführungsformen der Erfindung;
  • 14 zeigt ein Ablaufdiagramm zur Erläuterung einer Ausführungsform eines Verfahrens zur Herstellung einer Verbindungsstruktur; und
  • 15 zeigt ein Ablaufdiagramm einer weiteren Ausführungsform eines Verfahrens zum Herstellen einer Verbindungsstruktur.
  • 1 bis 3B zeigen Aufsichten und Querschnittsansichten eines Substratausschnitts während der Herstellung einer Verbindungsstruktur. In 1A ist eine Aufsicht auf eine erste Isolationsschicht 1 gezeigt, wobei zwei versetzte Kontaktreihen gleichmäßig beabstandeter Kontakte 2, die sich entlang einer ersten Richtung 3 erstrecken, innerhalb der ersten Isolationsschicht 1 ausgebildet sind. Die erste Isolationsschicht 1 kann auf einem Halbleitersubstrat ausgebildet sein.
  • 1B zeigt eine schematische Querschnittsansicht des Substratausschnitts entlang einer Schnittlinie A-A' in 1A. Hierbei ist ein Halbleitersubstrat 40 wie etwa ein Siliziumsubstrat bereitgestellt. Wie in 1B gezeigt ist, kann das Substrat 40 STI (Shallow Trench Isolation, flache Grabenisolation)-Gebiete 5 aufweisen, die benachbarte aktive Gebiete 6 voneinander isolieren. Die aktiven Gebiete 6 sind in Oberflächengebieten des Substrats 40 ausgebildet. Innerhalb der aktiven Gebiete 6 können beispielsweise Speicherzellentransistoren (nicht dargestellt) ausgebildet werden. Jedoch ist es einem Fachmann offensichtlich, dass ein beliebiger Substrataufbau verwendet werden kann. Das Substrat 40 kann ebenso bereits einen darauf ausgebildeten Schichtstapel aufweisen. Anders ausgedrückt kann das Substrat 40 auf eine beliebige Weise bis zu einem Prozessstadium zur Ausbildung einer Verbindungsstruktur vorprozessiert sein.
  • Die auszubildende Verbindungsstruktur kann beispielsweise Bitleitungen und Bitleitungskontakte einer nicht-flüchtigen Speichervorrichtung bereitstellen. Die erste Isolationsschicht 1 wird auf eine Oberfläche des Substrats 40 aufgetragen, gefolgt von einem Ätzen von Kontaktöffnungen in die Isolationsschicht 1 hinunter zu den aktiven Gebieten 6. Die Kontaktöffnungen werden dann mit einem leitfähigen Material zum Bereitstellen der Kontakte 2 gefüllt. Beispielsweise können die Kontaktöffnungen mit Wolfram-CVD (Tungsten Chemical Vapor Deposition) gefüllt werden, gefolgt von CMP (Chemical Mechanical Polishing, chemisch-mechanisches Polieren) zum Entfernen von Wolframmaterial, das auf die Oberfläche der Isolationsschicht 1 aufgetragen wurde. Wie der 1B entnommen werden kann, entspricht ein Abstand der Kontakte 2 in der ersten Richtung 3 dem doppelten Abstand der aktiven Gebiete 6 innerhalb des Halbleitersubstrats 4. Jedes zweite aktive Gebiet 6 entlang der ersten Richtung 3, welches noch nicht mit einem Kontakt 2 der gezeigten Kontaktreihe kontaktiert ist, wird mit Hilfe weiterer Kontakte 2 der anderen der beiden zueinander versetzten Kontaktreihen (nicht dargestellt) kontaktiert.
  • In 2A ist eine zweite Isolationsschicht 7 auf die erste Isolationsschicht 1 aufgebracht, wobei Zwischenkontaktbahnen 8, die sich entlang einer zweiten Richtung 4 erstrecken, innerhalb der zweiten Isolationsschicht 7 vorgesehen sind. Jede der Zwischenkontaktbahnen 8 ist in Kontakt mit einem der Kontakte 2 der beiden zueinander versetzten Kontaktreihen. Der Veranschaulichung halber sind die Kontakte 2, obwohl diese von der zweiten Isolationsschicht 7 bedeckt sind, in der schematischen Aufsicht von 2A kenntlich gemacht. Ebenso der Veranschaulichung und einem tieferen Verständnis der jeweiligen Ausführungsformen dienend ist zu beachten, dass auch nachfolgende Aufsichten bedeckte Elemente darstellen können. Eine Abmessung der Zwischenkontaktbahnen 8 entlang der ersten Richtung 3 ist kleiner als eine obere Abmessung der Kontakte 2 entlang der ersten Richtung 3. Die Abmessungen und ebenso der Abstand der Zwischenkontaktbahnen 8 entlang der ersten Richtung 3 können mit entsprechenden Größen der in späteren Prozessschritten auszubildenden Leiterbahnen übereinstimmen. Die Zwischenkontaktbahnen 8 zusammen mit weiteren Bahnen 9, welche sich ebenso entlang der zweiten Richtung 4 erstrecken, bilden eine Anordnung von Bahnen aus, die vorteilhaft hinsichtlich der Umsetzung der Lithografie, z. B. einer Überlagerungskontrolle der auszubildenden Leiterbahnen ist. Jede Bahn der Anordnung von Bahnen in 2A weist eine der Zwischenkontaktbahnen 8 und eine der weiteren Bahnen 9 auf, wobei jede mit einem entsprechenden Kontakt einer der beiden versetzten Kontaktreihen in Kontakt stehende Zwischenkontaktbahn in einem Kreuzungsbereich 10 mit der anderen der beiden versetzten Kontaktreihen ausgespart ist. Mit anderen Worten ist jede Bahn der Anordnung von Bahnen in dem jeweiligen Kreuzungsgebiet 10 unterbrochen, um Kurzschlüsse zwischen den Kontakten der beiden versetzten Kontaktreihen zu vermeiden, welche aufgrund einer unzureichenden Überlagerungskontrolle während der Lithografie von Zwischenkontakten und Leiterbahnen mit minimalen Strukturgrößen auftreten können.
  • In 2B ist die zweite Isolationsschicht 7 auf die erste Isolationsschicht 1 aufgebracht, gefolgt von einer Ätzung von Öffnungen für Zwischenkontaktbahnen 8 und weitere Bahnen 9 (die weiteren Bahnen 9 sind nicht dargestellt), welche dann mit einem leitfähigen Material zur Bereitstellung der Zwischenkontaktbahnen 8 und der weiteren Bahnen 9 aufgefüllt werden (die weiteren Bahnen 9 sind nicht gezeigt).
  • Dann wird, wie in 3A gezeigt ist, eine dritte Isolationsschicht 11 auf die zweite Isolationsschicht 7, die Zwischenkontaktbahnen 8 und die weiteren Bahnen 9 aufgetragen, wobei die sich entlang der zweiten Richtung 4 erstreckenden Leiterbahnen 12 innerhalb der dritten Isolationsschicht 11 ausgebildet werden. Eine Querschnittsansicht entlang der Schnittlinie A-A' von 3A ist in 3B gezeigt. Nach dem Ausbilden der dritten Isolationsschicht 11 auf der zweiten Isolationsschicht 7, den Zwischenkontakten 8 und den weiteren Bahnen 9 werden Leiterbahnöffnungen in die dritte Isolationsschicht 11 geätzt, gefolgt von einem Auffüllen der Öffnungen mit einem leitfähigen Material zum Bereitstellen der Leiterbahnen 12. Die Zwischenkontaktbahnen 8 verbinden einen der Kontakte 2 mit einer der Leiterbahnen 12. Wie der Querschnittsansicht von 3B entnommen werden kann, entspricht ein Abstand der Zwischenkontaktbahnen 8 entlang der Kontaktreihe der Schnittlinie A-A' dem doppelten Abstand der Leiterbahnen 12. Da zwei versetzte Kontaktreihen vorgesehen sind, ist jede der Leiterbahnen 12 mit einem Kontakt von einer der beiden Kontaktreihen verbunden.
  • In 4A und 4B sind Anordnungen von Bahnen gezeigt. Die Anordnung von Bahnen in 4A weist lediglich Zwischenkontaktbahnen 8 auf, die sich entlang der zweiten Richtung 4 erstrecken, wobei jede der Zwischenkontaktbahnen im jeweiligen Kreuzungsgebiet 10 nicht ausgebildet ist.
  • In 4B weist jede Bahn der Anordnung von Bahnen erneut eine Zwischenkontaktbahn 8 und eine weitere Kontaktbahn 9 auf, wobei diese innerhalb des jeweiligen Kreuzungsgebiets 10 ausgespart sind. Wie schon im Layout von 4A gezeigt ist, ist der Abstand zwischen beiden Kontaktreihen in 4B größer gewählt als im Layout der 2A. Wie einem Fachmann jedoch ersichtlich ist, kann eine Vielzahl von geeigneten Layouts zur Realisierung der Lithografie unter Berücksichtigung der Unterbrechung jeder Bahn im Kreuzungsgebiet 10 gewählt werden.
  • 5A bis 8C stellen weitere Merkmale hinsichtlich Ausführungsformen zur Ausbildung der Zwischenkontaktbahnen 8 und der Leiterbahnen 12 dar.
  • In 5A sind die Zwischenkontaktbahnen 8 innerhalb der zweiten Isolationsschicht 7 ausgebildet, worauf bereits bei der Querschnittsansicht von 2B eingegangen wurde. Dann wird ein leitfähiges Material 13 auf die Oberseite der zweiten Isolationsschicht 7 und der Zwischenkontaktbahnen 8 aufgetragen.
  • Mit Bezug auf die Querschnittsansicht von 5B wird das leitfähige Material 13 zur Bereitstellung der Leiterbahnen 12 geätzt. Nach dem Ätzen des leitfähigen Materials 13 kann die dritte Isolationsschicht 11 zwischen den Leiterbahnen 12 bereitgestellt werden, so dass ein wie in 3B gezeigter Aufbau erzielt wird.
  • Mit Bezug auf 6A bis 6C wird eine weitere Ausführungsform hinsichtlich der Herstellung von Zwischenkontaktbahnen 8 und Leiterbahnen 12 detaillierter erläutert. Ausgehend von einem Prozessstadium, in dem die zweite Isolationsschicht 7 zur Bereitstellung von Zwischenkontaktbahnöffnungen geätzt wurde, wird das leitfähige Material 130 in die Zwischenkontaktbahnöffnungen gefüllt und dieses bedeckt ebenso die Oberfläche der zweiten Isolationsschicht 7.
  • Mit Bezug auf die Querschnittsansicht von 6B wird das leitfähige Material 130 geätzt, um die Leiterbahnen 12 anzugeben.
  • In 6C wird die dritte Isolationsschicht 11 zwischen benachbarten Leiterbahnen 12 bereitgestellt. Somit ist das leitfähige Material 130 den Zwischenkontaktbahnen 8 und den Leiterbahnen 12 gemein.
  • In 7 wird eine weitere Ausführungsform zur Herstellung der Leiterbahnen 12 detaillierter erläutert. Nach dem Bereitstellen der Zwischenkontaktbahnen 8 innerhalb der zweiten Isolationsschicht 7, wie mit Bezug auf die Querschnittsansicht von 2B erläutert wurde, wird die dritte Isolationsschicht 11 auf die zweite Isolationsschicht 7 und die Zwischenkontaktbahnen 8 aufgetragen. Dann wird die dritte Isolationsschicht 11 geätzt, um darin Leiterbahnöffnungen auszubilden. Danach werden die Leiterbahnöffnungen mit einem leitfähigen Material gefüllt, um den in der Querschnittsansicht von 3B gezeigten Aufbau zu erzielen. Beim Füllen der Leiterbahnöffnungen mit dem leitfähigen Material kann dieses ebenso auf die dritte Isolationsschicht 11 aufgetragen werden, gefolgt von einem chemisch-mechanischen Polieren zum Entfernen des nicht benötigten leitfähigen Materials von der Oberfläche der dritten Isolationsschicht 11. Die Leiterbahnen 12 werden somit über einen Damaszen-Prozess hergestellt.
  • Mit Bezug auf 8A bis 8C wird eine weitere die Herstellung der Zwischenkontaktbahnen 8 und der Leiterbahnen 12 betreffende Ausführungsform detaillierter erläutert. Nach dem Ausbilden der Kontakte 2 innerhalb der Isolationsschicht 1 wird die zweite Isolationsschicht 70 auf die Oberfläche der ersten Isolationsschicht 1 und der Kontakte 2 aufgetragen. Die zweite Isolationsschicht 70 dieser Ausführungsform ist dicker als die Isolationsschicht 7 in 7. Diese kann eine mit der vertikalen Ausdehnung der Zwischenkontaktbahnen 8 zuzüglich der Leiterbahnen 12, die in späteren Prozessschritten ausgebildet werden, übereinstimmende Dicke aufweisen. Zunächst wird die zweite Isolationsschicht 70 zur Bereitstellung von Zwischenkontaktbahnöffnungen geätzt.
  • Danach wird, wie in der Querschnittsansicht von 8B gezeigt ist, eine weitere Ätzung in der zweiten Isolationsschicht 70 durchgeführt, um darin Leiterbahngräben 14 auszubilden.
  • In 8C werden die Leiterbahngräben und die Zwischenkontaktbahnöffnungen mit dem leitfähigen Material 131 gefüllt, um Zwischenkontaktbahnen 8 und die Leiterbahnen 12 bereitzustellen. Somit wird ein Dual-Damaszen-Prozess durchgeführt. Es sei angemerkt, dass ein oberer Teil der Zwischenkontaktbahnöffnungen, der auf einem selben Niveau mit den Leiterbahngräben 14 ist, später als Teil der Leiterbahnen 12 genutzt wird.
  • In 9A bis 11 wird ein Verfahren gemäß einer Ausführungsform der Erfindung zum Herstellen einer Verbindungsstruktur erläutert. Ausgehend von der Aufsicht in 9A werden zwei versetzte Reihen mit Kontakten 2 in der ersten Isolationsschicht 1 ausgebildet.
  • Eine Querschnittsansicht entlang der Schnittlinie A-A' ist in 9B gezeigt. Wiederum weist das Substrat 40 aktive Gebiete 6 auf, die in einem Oberflächenbereich ausgebildet sind, wobei die aktiven Gebiete 6 voneinander über STI-Gebiete isoliert sind. Wie bereits oben ausgeführt wurde, kann ein beliebiges vorprozessiertes Substrat 40 einschließlich an die Verbindungsstruktur anzuschließenden Oberflächenbereichen verwendet werden.
  • In 10 sind die Kontakte 2 entlang der ersten Richtung 3 in einem oberen Kontaktbereich zur Definition der Zwischenkontakte 81 gekürzt, wobei ein unterer Kontaktbereich unverändert verbleibt. Das Kürzen der Kontakte 2 kann durch Bereitstellen einer geeigneten Maskenstruktur auf der ersten Isolationsschicht 1 und den Kontakten 2 erfolgen, wobei die Maskenstruktur die Kontakte 2 lediglich teilweise bedeckt (nicht gezeigt). Nach dem Kürzen der Kontakte 2 verbleiben Lücken 15 in der ersten Isolationsschicht 1.
  • Mit Bezug auf 11 werden Leiterbahnen 12 auf den Zwischenkontakten 81 und der Isolationsschicht 1 bereitgestellt, wobei benachbarte Leiterbahnen 12 voneinander durch die zweite Isolationsschicht 70 isoliert sind. Die zweite Isolationsschicht füllt ebenso die Lücken 15.
  • 12 bis 13B zeigen weitere Ausführungsformen in in Zusammenhang mit der Herstellung der Leiterbahnen 12 gemäß einer Ausführungsform der Erfindung.
  • In 12 wird die zweite Isolationsschicht 70 innerhalb der Lücken 50 ausgebildet und ebenso auf die Oberfläche der ersten Isolationsschicht 1 aufgebracht. Dann werden in die zweite Isolationsschicht 70 Leiterbahnöffnungen geätzt, gefolgt von einem Füllen der Leiterbahnöffnungen mit dem leitfähigen Material zur Bereitstellung der Leiterbahnen 12. Eine Querschnittsansicht der resultierenden Struktur ist in 11 gezeigt. In dieser Ausführungsform werden die Leiterbahnen über einen Damaszen-Prozess hergestellt.
  • Mit Bezug auf die Querschnittsansichten von 13A und 13B wird eine weitere Ausführungsform detaillierter erläutert. Nach dem Kürzen der Kontakte 2 wird, wie in 13A gezeigt ist, die zweite Isolationsschicht 71 in die Lücken 15 gefüllt. Das Füllen der Lücken 15 kann dadurch erfolgen, dass zunächst ein Isolationsmaterial in die Lücken 15 als auch auf die erste Isolationsschicht 1 aufgebracht wird, gefolgt von einem chemisch-mechanischen Polieren zum Entfernen des Isolationsmaterials von der Oberfläche der ersten Isolationsschicht 1, wodurch die zweite Isolationsschicht 71 in den Lücken 15 verbleibt. Danach wird das leitfähige Material 131 auf die erste Isolationsschicht 1, die zweite Isolationsschicht 71 und die Zwischenkontakte 81 aufgebracht.
  • In 13B wird das leitfähige Material 131 zur Bereitstellung der Leiterbahnen 12 geätzt, gefolgt von einem Aufbringen der dritten Isolationsschicht 11 zwischen benachbarte Leiterbahnen 12. Die Verfahrensschritte zum Ausbilden der Leiterbahnen 12 ähneln denjenigen der in 5A und 5B gezeigten Ausführungsform.
  • Nachfolgend werden Ausführungsformen eines Verfahrens zum Herstellen einer Verbindungsstruktur mit Bezug auf die in 14 und 15 gezeigten Ablaufdiagramme kurz erläutert. Wie in 14 dargestellt ist, wird zunächst ein Substrat zum Herstellen der Verbindungsstruktur bereitgestellt (S10). Das Substrat kann beispielsweise ein beschichtetes Substrat sein, z. B. ein Halbleitersubstrat mit einer oder mehrerer auf die Oberfläche des Halbleitersubstrats aufgetragener Schichten. Dann wird eine erste Isolationsschicht auf das Substrat aufgebracht (S11). Die erste Isolationsschicht kann etwa aus einem dielektrischen Material wie Siliziumoxid oder Siliziumnitrid bestehen. Danach erfolgt ein Ätzschritt zur Definition zweier versetzter Reihen gleichmäßig beabstandeter Kontaktöffnungen, wobei sich jede Reihe entlang einer ersten Richtung erstreckt (S12). Dieser Ätzschritt kann beispielsweise ein konisch zulaufender, d. h. getaperter Ätzschritt sein. Danach werden die Kontaktöffnungen mit einem leitfähigen Material zum Bereitstellen von Kontakten gefüllt (13). Danach wird eine zweite Isolationsschicht auf die erste Isolationsschicht und die Kontakte aufgebracht (S14). Die zweite Isolationsschicht kann aus einem Material bestehen, das vom Material der ersten Isolationsschicht verschieden ist oder auch mit diesem übereinstimmt. Dann werden Zwischenkontaktöffnungen in die zweite Isolationsschicht geätzt (S15). Danach werden Zwischenkontakte durch Füllen der Zwischenkontaktöffnungen mit dem leitfähigen Material definiert (S16). Nun werden Leiterbahnen auf der zweiten Isolationsschicht und den Zwischenkontakten bereitgestellt, wobei die Leiterbahnen sich entlang einer die erste Richtung kreuzenden zweiten Richtung erstrecken (S17).
  • Mit Bezug auf 15 wird ein Verfahren zum Herstellen einer Verbindungsstruktur gemäß einer Ausführungsform der Erfindung kurz erläutert. Beispiele von Materialien in Bezug auf die Elemente des Ablaufdiagramms von 14, z. B. Materialien für das Substrat oder die Isolationsschichten, dienen im Folgenden auch für entsprechende oder ähnliche Elemente. Wie in 15 gezeigt ist, wird zunächst ein Substrat bereitgestellt (S20). Dann wird eine erste Isolationsschicht auf dem Substrat vorgesehen (S21). Danach werden zwei versetzte Reihen gleichmäßig beabstandeter Kontaktöffnungen in die erste Isolationsschicht geätzt, wobei sich jede Reihe entlang einer ersten Richtung erstreckt (S22). Danach werden die Kontaktöffnungen mit einem leitfähigen Material zum Bereitstellen von Kontakten gefüllt (S23). Dann wird eine Maskenstruktur auf der ersten Isolationsschicht und den Kontakten bereitgestellt, wobei die Maskenstruktur die Kontakte teilweise bedeckt (S24). Danach werden nicht bedeckte Bereiche der Kontakte geätzt, wodurch Aussparungen erzeugt werden und die Kontakte entlang der ersten Richtung in den die Zwischenkontakte definierenden oberen Kontaktgebieten gekürzt werden, wobei ein unteres Kontaktgebiet unverändert verbleibt (S25). Danach werden die Aussparungen mit einer zweiten Isolationsschicht (S26) gefüllt. Nun werden Leiterbahnen auf der ersten Isolationsschicht und den Zwischenkontakten bereitgestellt, wobei sich die Leiterbahnen entlang einer die erste Richtung kreuzenden zweiten Richtung erstrecken (S27).

Claims (10)

  1. Verbindungsstruktur mit zwei versetzten Kontaktreihen gleichmäßig beabstandeter Kontakte (2), wobei sich jede Kontaktreihe entlang einer ersten Richtung (3) erstreckt, Leiterbahnen (12), die sich entlang einer die erste Richtung (3) kreuzenden zweiten Richtung (4) erstrecken, einer Isolationsschicht (7), die unterhalb der Leiterbahnen (12) und oberhalb der beiden Kontaktreihen angeordnet ist und Zwischenkontakte (8) umfasst, wobei jeder Zwischenkontakt (8) einen Kontakt (2) der beiden Kontaktreihen mit der darüber verlaufenden Leiterbahn (12) verbindet, wobei die Zwischenkontakte (8) als Zwischenkontaktbahnen ausgebildet sind, die sich entlang der zweiten Richtung (4) erstrecken, wobei die Zwischenkontaktbahnen unmittelbar an die Leiterbahnen (12) angrenzen.
  2. Verbindungsstruktur nach Anspruch 1, wobei entlang der ersten Richtung die Breite des Zwischenkontaktes (8) der Breite der Leiterbahn (12) entspricht und gegenüber der Abmessung des Kontaktes (2) kleiner ist.
  3. Verbindungsstruktur nach Anspruch 1 oder 2, wobei weitere Bahnen (9) vorgesehen sind, die sich entlang der zweiten Richtung (4) erstrecken, wobei jede weitere Bahn mit einer der Zwischenkontaktbahnen (8) eine Anordnung von Bahnen entlang der zweiten Richtung bildet.
  4. Verbindungsstruktur nach Anspruch 3, wobei jede mit einem entsprechenden Kontakt (2) einer der beiden versetzten Kontaktreihen verbundene Zwischenkontaktbahn (8) in einem Kreuzungsbereich (10) mit der anderen der beiden versetzten Kontaktreihen ausgespart ist.
  5. Nicht-flüchtige Halbleiterspeichervorrichtung mit einer Speicherzellenanordnung von nicht-flüchtigen Speicherzellen; einer Verbindungsstruktur gemäß einem der Ansprüche 1 bis 4, wobei die Leiterbahnen (12) Bitleitungen definieren und die Kontakte (2) und entsprechenden Zwischenkontakte (8) Bitleitungskontakte ausbilden.
  6. Elektrische Speicherkarte mit einer nicht-flüchtigen Halbleiterspeichervorrichtung nach Anspruch 5.
  7. Elektrisches Gerät mit einer elektrischen Kartenschnittstelle, einem an die elektrische Kartenschnittstelle angeschlossenen Kartensteckplatz, und einer elektrischen Speicherkarte gemäß Anspruch 6, die mit dem Kartensteckplatz verbunden und aus diesem wieder entfernt werden kann.
  8. Verfahren zum Herstellen einer Verbindungsstruktur durch Bereitstellen eines Substrats (40); Bereitstellen einer ersten Isolationsschicht (1) auf dem Substrat (40); Ätzen von zwei versetzten Kontaktreihen gleichmäßig beabstandeter Kontaktöffnungen in die erste Isolationsschicht (1), wobei sich jede Kontaktreihe entlang einer ersten Richtung (3) erstreckt; Füllen der Kontaktöffnungen mit einem leitfähigen Material zum Bereitstellen von Kontakten (2); Bereitstellen einer Maskenstruktur auf der ersten Isolationsschicht (1) und den Kontakten (2), wobei die Maskenstruktur die Kontakte teilweise bedeckt; Ätzen nicht bedeckter Bereiche der Kontakte (2), wodurch Aussparungen (15) erzeugt werden und die Kontakte im Hinblick auf ihre Breite entlang der ersten Richtung in oberen Kontaktgebieten zur Definition von Zwischenkontakten (81) vermindert werden, wobei untere Kontaktgebiete unverändert verbleiben; Füllen der Aussparungen (15) mit einer zweiten Isolationsschicht (70, 71); und Bereitstellen von Leiterbahnen (12) auf der ersten Isolationsschicht (1) und den Zwischenkontakten (81), wobei sich die Leiterbahnen (12) entlang einer die erste Richtung (3) kreuzenden zweiten Richtung (4) erstrecken.
  9. Verfahren nach Anspruch 8, wobei die zweite Isolationsschicht (70) beim Füllen der Aussparungen ebenso auf die erste Isolationsschicht (1) und die Zwischenkontakte (81) aufgetragen wird, und wobei das Merkmal des Bereitstellens der Leiterbahnen umfasst: Ätzen der zweiten Isolationsschicht (70) zum Bereitstellen von Leiterbahnöffnungen, und Füllen der Leiterbahnöffnungen mit einem leitfähigen Material zum Bereitstellen der Leiterbahnen (12).
  10. Verfahren nach Anspruch 8, wobei das Merkmal des Bereitstellens der Leiterbahnen umfasst: Bereitstellen einer leitfähigen Schicht auf der ersten Isolationsschicht (1), der zweiten Isolationsschicht (71) und den Zwischenkontakten (81), und Ätzen der leitfähigen Schicht zum Bereitstellen der Leiterbahnen (12).
DE102007011163A 2007-02-20 2007-03-07 Verbindungsstruktur und Verfahren zum Herstellen derselben, nicht-flüchtige Halbleiterspeichervorrichtung, elektrische Speicherkarte und elektrisches Gerät Expired - Fee Related DE102007011163B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/676,622 2007-02-20
US11/676,622 US7462038B2 (en) 2007-02-20 2007-02-20 Interconnection structure and method of manufacturing the same

Publications (2)

Publication Number Publication Date
DE102007011163A1 DE102007011163A1 (de) 2008-09-18
DE102007011163B4 true DE102007011163B4 (de) 2013-02-07

Family

ID=39687983

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007011163A Expired - Fee Related DE102007011163B4 (de) 2007-02-20 2007-03-07 Verbindungsstruktur und Verfahren zum Herstellen derselben, nicht-flüchtige Halbleiterspeichervorrichtung, elektrische Speicherkarte und elektrisches Gerät

Country Status (3)

Country Link
US (1) US7462038B2 (de)
CN (1) CN101252116B (de)
DE (1) DE102007011163B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877648B2 (en) * 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
US8325529B2 (en) * 2009-08-03 2012-12-04 Sandisk Technologies Inc. Bit-line connections for non-volatile storage
US8619456B2 (en) * 2009-11-12 2013-12-31 Micron Technology Memory arrays and associated methods of manufacturing
US8711603B2 (en) 2012-05-11 2014-04-29 Micron Technology, Inc. Permutational memory cells
US10312192B2 (en) * 2016-06-02 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having staggered conductive features
CN108400128B (zh) * 2017-02-07 2020-10-16 旺宏电子股份有限公司 互连结构及其制造方法
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
CN108933142B (zh) * 2018-07-11 2019-10-29 长江存储科技有限责任公司 三维存储器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0741410A2 (de) * 1995-05-01 1996-11-06 Oki Electric Industry Co., Ltd. Halbleiteranordnung und Verfahren zu ihrer Herstellung
WO1997018587A1 (en) * 1995-11-13 1997-05-22 Micron Technology, Inc. Semiconductor interlayer staggered contact structure
US20030111732A1 (en) * 2001-12-13 2003-06-19 Akira Goda Superconductor device and method of manufacturing the same
DE19983428B4 (de) * 1999-06-15 2004-10-28 Asahi Kasei Microsystems Co., Ltd. Halbleitervorrichtung mit einer geteilten Kontaktstruktur und Verfahren zur Herstellung derselben
US20050090085A1 (en) * 2003-10-23 2005-04-28 Micron Technology, Inc. NAND memory arrays

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0494782B1 (de) * 1991-01-11 1997-04-23 Texas Instruments Incorporated Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
JPH09330934A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
US5828226A (en) * 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
WO2000011755A1 (de) * 1998-08-17 2000-03-02 Infineon Technologies Ag Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
US6063648A (en) * 1998-10-29 2000-05-16 Tessera, Inc. Lead formation usings grids
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6672875B1 (en) * 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
US20070245553A1 (en) * 1999-05-27 2007-10-25 Chong Fu C Fine pitch microfabricated spring contact structure & method
JP3622665B2 (ja) * 1999-12-10 2005-02-23 セイコーエプソン株式会社 接続構造、電気光学装置および電子機器
US6957963B2 (en) * 2000-01-20 2005-10-25 Gryphics, Inc. Compliant interconnect assembly
US6676438B2 (en) * 2000-02-14 2004-01-13 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
US6290510B1 (en) * 2000-07-27 2001-09-18 Xerox Corporation Spring structure with self-aligned release material
EP1311310A4 (de) * 2000-08-21 2004-11-24 Cleveland Clinic Foundation Mikronadelgittermodul und methode zu seiner herstellung
US20020108778A1 (en) * 2000-12-07 2002-08-15 Intel Corporation Apparatus for shielding transmission line effects on a printed circuit board
US6770965B2 (en) * 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
US6811406B2 (en) * 2001-04-12 2004-11-02 Formfactor, Inc. Microelectronic spring with additional protruding member
TW586205B (en) * 2001-06-26 2004-05-01 Intel Corp Electronic assembly with vertically connected capacitors and manufacturing method
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
US6756244B2 (en) * 2002-01-29 2004-06-29 Hewlett-Packard Development Company, L.P. Interconnect structure
DE10220653A1 (de) * 2002-05-08 2003-11-27 Infineon Technologies Ag Integrierte Leiterbahnanordnung
US7097462B2 (en) * 2004-06-29 2006-08-29 Intel Corporation Patch substrate for external connection
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
JPWO2006035528A1 (ja) * 2004-09-29 2008-05-15 株式会社村田製作所 スタックモジュール及びその製造方法
JP2006222386A (ja) * 2005-02-14 2006-08-24 Toshiba Corp プリント配線板、プリント回路基板、電子機器
US7227247B2 (en) * 2005-02-16 2007-06-05 Intel Corporation IC package with signal land pads
KR100640662B1 (ko) * 2005-08-06 2006-11-01 삼성전자주식회사 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
JP4725346B2 (ja) * 2006-02-08 2011-07-13 ソニー株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0741410A2 (de) * 1995-05-01 1996-11-06 Oki Electric Industry Co., Ltd. Halbleiteranordnung und Verfahren zu ihrer Herstellung
WO1997018587A1 (en) * 1995-11-13 1997-05-22 Micron Technology, Inc. Semiconductor interlayer staggered contact structure
DE19983428B4 (de) * 1999-06-15 2004-10-28 Asahi Kasei Microsystems Co., Ltd. Halbleitervorrichtung mit einer geteilten Kontaktstruktur und Verfahren zur Herstellung derselben
US20030111732A1 (en) * 2001-12-13 2003-06-19 Akira Goda Superconductor device and method of manufacturing the same
US20050090085A1 (en) * 2003-10-23 2005-04-28 Micron Technology, Inc. NAND memory arrays

Also Published As

Publication number Publication date
US20080200046A1 (en) 2008-08-21
DE102007011163A1 (de) 2008-09-18
CN101252116B (zh) 2010-09-29
US7462038B2 (en) 2008-12-09
CN101252116A (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
DE102007011163B4 (de) Verbindungsstruktur und Verfahren zum Herstellen derselben, nicht-flüchtige Halbleiterspeichervorrichtung, elektrische Speicherkarte und elektrisches Gerät
DE102007002421B4 (de) Verfahren zum Ausbilden eines integrierten Schaltkreises
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE102004002659A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE10164049A1 (de) Passive Bauelementstruktur und zugehöriges integriertes Schaltkreisbauelement und Halbleiterbauelement
DE102006060400B4 (de) Speichervorrichtung sowie Verfahren zum Herstellen derselben
DE102007008989B4 (de) Herstellungsverfahren für eine integrierte Halbleiterspeichervorrichtung und entsprechende Halbleiterspeichervorrichtung
DE102005008058A1 (de) Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE102004020938B3 (de) Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
DE102005036548A1 (de) Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE10246682A1 (de) Halbleiter-Vorrichtung
DE10321740A1 (de) Bitleitungsstruktur sowie Verfahren zu deren Herstellung
DE102006029704A1 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur
DE102007016288A1 (de) Integrierter Schaltkreis und Verfahren zum Herstellen einer Kontaktanordnung und einer Verbindungsanordnung
DE102007008530B4 (de) Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte
DE102004004584A1 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
EP1623459B1 (de) Bitleitungsstruktur sowie verfahren zu deren herstellung
DE102007063844B3 (de) Integrierte Schaltung und Verfahren zu deren Herstellung, Elektronisches System
DE102006008503A1 (de) Verfahren zur Herstellung von nichtflüchtigen Speicherzellen
DE10219841B4 (de) Kontaktplugausbildung für Bauelemente mit gestapelten Kondensatoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: WILHELM & BECK, DE

Representative=s name: WILHELM & BECK, 80639 MUENCHEN, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130508

R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee