CN108933142B - 三维存储器件及其制造方法 - Google Patents
三维存储器件及其制造方法 Download PDFInfo
- Publication number
- CN108933142B CN108933142B CN201810759498.8A CN201810759498A CN108933142B CN 108933142 B CN108933142 B CN 108933142B CN 201810759498 A CN201810759498 A CN 201810759498A CN 108933142 B CN108933142 B CN 108933142B
- Authority
- CN
- China
- Prior art keywords
- virtual channel
- gate isolation
- characteristic size
- isolation structure
- channel structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 191
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 241000208340 Araliaceae Species 0.000 claims 6
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 6
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 6
- 235000008434 ginseng Nutrition 0.000 claims 6
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种三维存储器件及其制造方法。该三维存储器件，包括核心区和阶梯区，所述阶梯区包括：与阶梯区的延伸面垂直的栅极隔离结构；以及与阶梯区的延伸面垂直并且与栅极隔离结构相邻的虚拟沟道结构；其中，以栅极隔离结构的上表面和虚拟沟道结构的上表面的其中一个作为参考平面，栅极隔离结构的上表面和虚拟沟道结构的上表面的另一个不低于参考平面，虚拟沟道结构的最大特征尺寸位于虚拟沟道结构的第一位置，栅极隔离结构的最大特征尺寸位于栅极隔离结构的第二位置，第一位置和/或第二位置位于参考平面的下方。本发明的三维存储器件及其制造方法降低了虚拟沟道结构和栅极隔离结构之间的短路风险。
Description
技术领域
本发明主要涉及半导体器件，尤其涉及一种三维存储器件及其制造方法。
背景技术
三维存储器件的核心区(core)和阶梯(stair-step)区中，通常设置有虚拟沟道孔(dummy channel hole)，以及与虚拟沟道孔相邻的栅极隔槽 (gate-line slit)。虚拟沟道孔内会设置有导电的垂直结构，栅极隔槽内也会设置有导电墙。随着三维存储器件层数的增加，虚拟沟道孔和栅极隔槽之间的间隔会变小，这就导致了垂直结构和导电墙之间的短路风险增加。
发明内容
本发明要解决的技术问题是提供一种三维存储器件及其制造方法，其降低了虚拟沟道结构和栅极隔离结构之间的短路风险。
为解决上述技术问题，本发明的一方面提供了一种三维存储器件，包括核心区和阶梯区，所述阶梯区包括：与所述阶梯区的延伸面垂直的栅极隔离结构；以及与所述阶梯区的延伸面垂直并且与所述栅极隔离结构相邻的虚拟沟道结构；其中，以所述栅极隔离结构的上表面和所述虚拟沟道结构的上表面的其中一个作为参考平面，所述栅极隔离结构的上表面和所述虚拟沟道结构的上表面的另一个不低于所述参考平面，所述虚拟沟道结构的最大特征尺寸位于所述虚拟沟道结构的第一位置，所述栅极隔离结构的最大特征尺寸位于所述栅极隔离结构的第二位置，所述第一位置和/或所述第二位置位于所述参考平面的下方。
在本发明的一实施例中，所述第一位置位于所述参考平面的下方，所述第二位置位于所述参考平面。
在本发明的一实施例中，所述第一位置位于所述虚拟沟道结构的中上部。
在本发明的一实施例中，在所述第一位置至所述参考平面之间，所述虚拟沟道结构的特征尺寸随着与所述参考平面的距离的增加而增加。
在本发明的一实施例中，在所述第一位置至所述参考平面之间，所述虚拟沟道结构的特征尺寸保持恒定。
在本发明的一实施例中，所述虚拟沟道结构在所述参考平面的特征尺寸小于或等于所述虚拟沟道结构的最大特征尺寸的百分之九十。
在本发明的一实施例中，所述第一位置位于所述参考平面，所述第二位置位于所述参考平面的下方。
在本发明的一实施例中，所述第二位置位于所述栅极隔离结构的中上部。
在本发明的一实施例中，在所述第二位置至所述参考平面之间，所述栅极隔离结构的特征尺寸随着与所述参考平面的距离的增加而增加。
在本发明的一实施例中，在所述第二位置至所述参考平面之间，所述栅极隔离结构的特征尺寸保持恒定。
在本发明的一实施例中，所述栅极隔离结构在所述参考平面的特征尺寸小于或等于所述栅极隔离结构的最大特征尺寸的百分之九十。
在本发明的一实施例中，虚拟沟道结构包括绝缘的垂直结构。
在本发明的一实施例中，所述栅极隔离结构包括绝缘层和设置于所述绝缘层内的导电墙。
本发明的另一方面提供了一种三维存储器件的制造方法，所述方法包括：提供半导体结构，所述半导体结构包括核心区和阶梯区；在所述阶梯区形成虚拟沟道结构，其中所述虚拟沟道结构与所述阶梯区的延伸面垂直，并且所述虚拟沟道结构的最大特征尺寸位于所述虚拟沟道结构的第一位置；以及在所述阶梯区形成栅极隔离结构，其中所述栅极隔离结构与所述阶梯区的延伸面垂直且与所述虚拟沟道结构相邻，并且所述栅极隔离结构的最大特征尺寸位于所述栅极隔离结构的第二位置；其中，以所述栅极隔离结构的上表面和所述虚拟沟道结构的上表面的其中一个作为参考平面，所述栅极隔离结构的上表面和所述虚拟沟道结构的上表面的另一个不低于所述参考平面，所述第一位置和/或所述第二位置位于所述参考平面的下方。
在本发明的一实施例中，在所述阶梯区形成所述虚拟沟道结构的步骤包括：在所述阶梯区形成与所述阶梯区的延伸面垂直的虚拟沟道孔，所述虚拟沟道孔的最大特征尺寸位于所述虚拟沟道孔开口的下方；以及填充所述虚拟沟道孔。
在本发明的一实施例中，使用绝缘材料填充所述虚拟沟道孔。
在本发明的一实施例中，在所述阶梯区形成所述栅极隔离结构的步骤包括：在所述阶梯区形成与所述阶梯区的延伸面垂直并且与所述虚拟沟道结构相邻的栅极隔槽，所述栅极隔槽的最大特征尺寸位于所述栅极隔槽开口的下方；在所述栅极隔槽内形成绝缘层；以及在所述绝缘层内形成导电墙。
与现有技术相比，本发明具有以下优点：
本发明的三维存储器件的虚拟沟道结构和栅极隔离结构中的至少一者的最大特征尺寸位于它们上表面下方，增大了虚拟沟道结构和栅极隔离结构之间的间隔，降低了短路风险。另外，由于虚拟沟道结构和栅极隔离结构中的至少一者的最大特征尺寸位于它们上表面下方，这增加了最上层字线层的面积，也就降低了该字线层的电阻。
附图说明
图1是一典型的三维存储器件的俯视图及部分放大图。
图2是图1所示的三维存储器件沿A-A线的截面图。
图3是本发明一些实施例的三维存储器件的俯视图及部分放大图。
图4是本发明一些实施例的三维存储器件沿B-B线的截面图。
图5是本发明另一些实施例的三维存储器件沿B-B线的截面图。
图6是本发明另一些实施例的三维存储器件沿B-B线的截面图。
图7是本发明另一些实施例的三维存储器件沿B-B线的截面图。
图8是本发明另一些实施例的三维存储器件沿B-B线的截面图。
图9是本发明另一些实施例的三维存储器件沿B-B线的截面图。
图10是本发明另一些实施例的三维存储器件沿B-B线的截面图。
图11是本发明另一些实施例的三维存储器件沿B-B线的截面图。
图12是本发明另一些实施例的三维存储器件沿B-B线的截面图。
图13是本发明一些实施例的三维存储器件的制造方法的流程示意图。
图14是本发明一些实施例的形成虚拟沟道结构的步骤的流程图。
图15a、图15b是本发明一些实施例的形成虚拟沟道结构的示意图。
图16是本发明一些实施例的形成栅极隔槽结构的步骤的流程图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
应了解的是，以下的叙述提供许多不同的实施例，用以实施本发明一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本发明一些实施例。当然，这些仅用以举例而非本发明的限定。在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者当叙述一第一材料层设置于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。
应理解的是，附图的元件或装置可以所属技术领域的技术人员所熟知的各种形式存在。此外实施例中可能使用相对性用语，例如“较低”或“底部”或“较高”或“顶部”，以描述附图的一个元件对于另一元件的相对关系。可理解的是，如果将附图的装置翻转使其上下颠倒，则所叙述在“较低”侧的元件将会成为在“较高”侧的元件。本发明实施例可配合附图一并理解，本发明的附图亦被视为公开说明的一部分。应理解的是，本发明的附图并未按照比例绘制，事实上，可能任意的放大或缩小元件的尺寸以便清楚表现出本发明的特征，而在说明书及附图中，同样或类似的元件将以类似的符号表示。
可理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成或部分，这些用语仅用来区别不同的元件、组成或部分，不应被限定。
在此，“约”、“大约”、“实质上”的用语通常表示在一给定值或范围的20％内，较佳是10％内，更佳是5％内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“实质上”的情况下，仍可隐含“约”、“大约”、“实质上”的含义。
除非另外定义，在此使用的全部用语(包含技术及科学用语)具有与本发明所属技术领域的技术人员通常理解的相同涵义。能理解的是，这些用语例如在通常使用的字典中定义用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明实施例有特别定义。
图1是一典型的三维存储器件的俯视图及部分放大图。图1的上半部分是三维存储器件的俯视图。参考图1的上半部分所示，三维存储器件100 可以包括核心区110和阶梯区120。核心区110是包括存储单元的区域。阶梯区120是包含字线(word line)连接电路的区域。核心区110可以设置于三维存储器件100的中心区域。阶梯区120可以设置于三维存储器件100 的***区域，并且与核心区110相邻。从垂直方向看，核心区110和阶梯区120具有堆叠层。在阶梯区120的堆叠层具有阶梯形，并且在该阶梯形的堆叠层上形成有绝缘层。该绝缘层的上表面和核心区110的堆叠层的上表面基本上共面。在核心区110的堆叠层上可以形成有沟道孔(channel hole)、虚拟沟道孔。在阶梯区120的堆叠层和绝缘层上可以形成有接触孔 (contact hole)、虚拟沟道孔。在核心区110和阶梯区120还可以形成有将它们分隔成多个块的栅极隔槽。
继续参考图1的上半部分所示，在核心区110和阶梯区120形成有多个栅极隔离结构102，以及与栅极隔离结构102相邻的多个虚拟沟道结构 101。
虚拟沟道结构101可以在虚拟沟道孔中填充垂直结构形成，以作为核心区110和阶梯区120的支撑结构。一般来说，虚拟沟道孔与核心区110 的沟道孔一起形成，且一起填充同样的垂直结构。该垂直结构是可以导电的。该垂直结构例如可以是氧化物-氮化物-氧化物-多晶硅-氧化物(Silicon Oxide-Silicon Nitride-Silicon Oxide-PolycrystallineSilicon-Silicon Oxide， ONOPO)。
栅极隔离结构102可以在栅极隔槽中填充绝缘层、导电墙等形成。其中，导电墙可以作为阵列共源极。该导电墙可以是钨墙。
图1的下半部分是图1的上半部分中虚线框的放大图。需要说明的是，图1的下半部分并未严格地对所有部件、区域进行比例放大，而是对部分部件、区域进行了放大，以便更清楚表现出虚拟沟道结构101与栅极隔离结构102的位置关系。参考图1的下半部分所示，栅极隔离结构102的特征尺寸(critical dimension)会随着与核心区110的距离的增加而变大，栅极隔离结构102与虚拟沟道结构101的间隔也随之变小。特别是在阶梯区 120的末端，栅极隔隔离结构102的特征尺寸大到使其与虚拟沟道结构101 相互重叠。
图2是图1所示的三维存储器件沿A-A线的截面图。参考图2所示，虚拟沟道结构101和栅极隔离结构102具有基本成倒梯形(即上大下小的梯形)的截面。这是由于使用刻蚀来形成虚拟沟道孔和栅极隔槽时，虚拟沟道孔和栅极隔槽的特征尺寸通常会随着深度的增加而减小。为了保证虚拟沟道结构101和栅极隔离结构102的底部具有一定的特征尺寸，随着三维存储器件100层数的增加，虚拟沟道结构101和栅极隔离结构102的特征尺寸会随之增大，虚拟沟道结构101和栅极隔离结构102的间隔也随之变小。
在虚拟沟道结构101与栅极隔离结构102相互重叠的情形下，垂直结构与导电墙之间会短路。也就是说，虚拟沟道结构101与栅极隔离结构102 之间会发生短路。即使虚拟沟道结构101与栅极隔离结构102未相互重叠，随着虚拟沟道结构101和栅极隔离结构102的特征尺寸的增大，虚拟沟道结构101和栅极隔离结构102的间隔变小，虚拟沟道结构101与栅极隔离结构102的短路风险也随之增加，特别是在虚拟沟道结构101与栅极隔离结构102的顶部。因此，有必要降低虚拟沟道结构101与栅极隔离结构102 的短路风险。
图3是本发明一些实施例的三维存储器件的俯视图及部分放大图。图 3的上半部分是三维存储器件的俯视图。图3的下半部分是图3的上半部分中虚线框的放大图。需要说明的是，图3的下半部分并未严格地对所有部件、区域进行比例放大，而是对部分部件、区域进行了放大，以便更清楚表现出虚拟沟道结构201与栅极隔离结构202的位置关系。
参考图3的上半部分所示，三维存储器件200可以包括核心区210和阶梯区220。核心区210可以设置于三维存储器件200的中心区域。阶梯区 220可以设置于三维存储器件200的***区域，并且与核心区210相邻。
在阶梯区220形成有多个栅极隔离结构202，以及与栅极隔离结构202 相邻的多个虚拟沟道结构201。虽然在图3的三维存储器件200中具有多个虚拟沟道结构201和多个栅极隔离结构202，但可以理解，三维存储器件 200中可以仅包括一个虚拟沟道结构201和一个栅极隔离结构202。
栅极隔离结构202可以与阶梯区220的延伸面垂直。虚拟沟道结构201 也可以与阶梯区220的延伸面垂直。在一些实施例中，虚拟沟道结构201 的上表面与栅极隔离结构202的上表面可以基本共面。在一些实施例中，虚拟沟道结构201可以包括绝缘的垂直结构。在一些实施例中，栅极隔离结构202可以包括绝缘层和设置于绝缘层内的导电墙。该导电墙例如可以作为阵列共源极。
为降低虚拟沟道结构201和栅极隔离结构202之间的短路风险，在本实施例中，将虚拟沟道结构201的最大特征尺寸和/或栅极隔离结构202的最大特征尺寸设置于参考平面的下方。当虚拟沟道结构201的上表面和栅极隔离结构202的上表面共面时，该参考平面可以为虚拟沟道结构201的上表面和/或栅极隔离结构202的上表面。当虚拟沟道结构201的上表面低于栅极隔离结构202的上表面时，该参考平面可以为虚拟沟道结构201的上表面。当栅极隔离结构202的上表面低于虚拟沟道结构201的上表面时，该参考平面可以为栅极隔离结构 202 的上表面。也就是说，该参考平面可以为虚拟沟道结构201的上表面和栅极隔离结构202的上表面中不高于另一个的上表面。如此，可以增大虚拟沟道结构201和栅极隔离结构202的间隔，降低它们之间的短路风险。
实施例一
图4是本发明一些实施例的三维存储器件沿B-B线的截面图。参考图 4所示，栅极隔离结构202的上表面和虚拟沟道结构201的上表面基本共面。取虚拟沟道结构201的上表面和/或栅极隔离结构202的上表面作为参考平面10。
栅极隔离结构202的最大特征尺寸可以位于其上表面，即位于参考平面10所在的位置处。虽然在图4中，栅极隔离结构202具有基本成倒梯形的截面，但可以理解，栅极隔离结构202可以具有任意形状的截面。
虚拟沟道结构201的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。可以理解，虚拟沟道结构201的最大特征尺寸可以位于虚拟沟道结构201的中上部、中部、中下部。优选地，虚拟沟道结构201 的最大特征尺寸位于虚拟沟道结构201的中上部，如图4所示。另外，虚拟沟道结构201的截面可以具有任意形状，并不限于如图4所示的形状。
在一些实施例中，在虚拟沟道结构201的最大特征尺寸所在的位置至参考平面10之间，虚拟沟道结构201的特征尺寸可以随着与参考平面10 的距离的增加而增加。换个角度说，虚拟沟道结构201从其最大特征尺寸的位置开始，朝参考平面10的方向，其特征尺寸是逐渐变小的。如图4所示，虚拟沟道结构201的特征尺寸可以随着与参考平面10的距离的增加而线性增加。也就是说，在虚拟沟道结构201的最大特征尺寸所在的位置至参考平面10之间，虚拟沟道结构201的截面成一梯形。可以理解，虚拟沟道结构201的特征尺寸可以随着与参考平面10的距离的增加而非线性增加。例如，在虚拟沟道结构201的最大特征尺寸所在的位置至参考平面10之间，虚拟沟道结构201的截面的两侧边是成曲线的。在一些实施例中，虚拟沟道结构201在其上表面的特征尺寸可以小于或等于最大特征尺寸的90％、 85％、80％、70％等。
实施例二
图5是本发明另一些实施例的三维存储器件沿B-B线的截面图。参考图5所示，栅极隔离结构202的上表面和虚拟沟道结构201的上表面基本共面。取虚拟沟道结构201的上表面和/或栅极隔离结构202的上表面作为参考平面10。
栅极隔离结构202的最大特征尺寸可以位于其上表面，即位于参考平面10所在的位置处。虽然在图5中，栅极隔离结构202具有基本成倒梯形的截面，但可以理解，栅极隔离结构202可以具有任意形状的截面。
虚拟沟道结构201的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。与图4所示出的虚拟沟道结构201从其最大特征尺寸的位置开始，朝参考平面10的方向，特征尺寸逐渐变小不同，在图5示出的实施例中，虚拟沟道结构201从其上表面朝下，具有保持为最大特征尺寸的特征尺寸恒定部分201a。也就是说，在特征尺寸恒定部分201a，虚拟沟道结构201的特征尺寸均为最大特征尺寸。
实施例三
图6是本发明另一些实施例的三维存储器件沿B-B线的截面图。参考图6所示，栅极隔离结构202的上表面和虚拟沟道结构201的上表面基本共面。取虚拟沟道结构201的上表面和/或栅极隔离结构202的上表面作为参考平面10。
虚拟沟道结构201的最大特征尺寸可以位于其上表面，即位于参考平面10所在的位置处。虽然在图6中，虚拟沟道结构201具有基本成倒梯形的截面，但可以理解，虚拟沟道结构201可以具有任意形状的截面。
栅极隔离结构202的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。可以理解，栅极隔离结构202的最大特征尺寸可以位于栅极隔离结构202的中上部、中部、中下部。优选地，栅极隔离结构202 的最大特征尺寸位于栅极隔离结构202的中上部，如图6所示。另外，栅极隔离结构202的截面可以具有任意形状，并不限于如图6所示的形状。
在一些实施例中，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10之间，栅极隔离结构202的特征尺寸可以随着与参考平面10 的距离的增加而增加。换个角度说，栅极隔离结构202从其最大特征尺寸的位置开始，朝参考平面10的方向，其特征尺寸是逐渐变小的。如图6所示，栅极隔离结构202的特征尺寸可以随着与参考平面10的距离的增加而线性增加。也就是说，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10之间，栅极隔离结构202的截面成一梯形。可以理解，栅极隔离结构202的特征尺寸可以随着与参考平面10的距离的增加而非线性增加。例如，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10之间，栅极隔离结构202的截面的两侧边是成曲线的。在一些实施例中，栅极隔离结构202在其上表面的特征尺寸可以小于或等于最大特征尺寸的90％、 85％、80％、70％等。
实施例四
图7是本发明另一些实施例的三维存储器件沿B-B线的截面图。参考图7所示，栅极隔离结构202的上表面和虚拟沟道结构201的上表面基本共面。取虚拟沟道结构201的上表面和/或栅极隔离结构202的上表面作为参考平面10。
虚拟沟道结构201的最大特征尺寸可以位于其上表面，即位于参考平面10所在的位置处。虽然在图7中，虚拟沟道结构201具有基本成倒梯形的截面，但可以理解，虚拟沟道结构201可以具有任意形状的截面。
栅极隔离结构202的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。与图6所示出的栅极隔离结构202从其最大特征尺寸的位置开始，朝参考平面10的方向，特征尺寸逐渐变小不同，在图7示出的实施例中，栅极隔离结构202从其上表面朝下，具有保持为最大特征尺寸的特征尺寸恒定部分202a。也就是说，在特征尺寸恒定部分202a，栅极隔离结构202的特征尺寸均为最大特征尺寸。
实施例五
图8是本发明另一些实施例的三维存储器件沿B-B线的截面图。参考图8所示，栅极隔离结构202的上表面和虚拟沟道结构201的上表面基本共面。取虚拟沟道结构201的上表面和/或栅极隔离结构202的上表面作为参考平面10。
虚拟沟道结构201的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。可以理解，虚拟沟道结构201的最大特征尺寸可以位于虚拟沟道结构201的中上部、中部、中下部。优选地，虚拟沟道结构201 的最大特征尺寸位于虚拟沟道结构201的中上部，如图8所示。另外，虚拟沟道结构201的截面可以具有任意形状，并不限于如图8所示的形状。
在一些实施例中，在虚拟沟道结构201的最大特征尺寸所在的位置至参考平面10之间，虚拟沟道结构201的特征尺寸可以随着与参考平面10 的距离的增加而增加。换个角度说，虚拟沟道结构201从其最大特征尺寸的位置开始，朝参考平面10的方向，其特征尺寸是逐渐变小的。如图8所示，虚拟沟道结构201的特征尺寸可以随着与参考平面10的距离的增加而线性增加。也就是说，在虚拟沟道结构201的最大特征尺寸所在的位置至参考平面10之间，虚拟沟道结构201的截面成一梯形。可以理解，虚拟沟道结构201的特征尺寸可以随着与参考平面10的距离的增加而非线性增加。例如，在虚拟沟道结构201的最大特征尺寸所在的位置至参考平面10之间，虚拟沟道结构201的截面的两侧边是成曲线的。在一些实施例中，虚拟沟道结构201在其上表面的特征尺寸可以小于或等于最大特征尺寸的90％、 85％、80％、70％等。
栅极隔离结构202的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。可以理解，栅极隔离结构202的最大特征尺寸可以位于栅极隔离结构202的中上部、中部、中下部。优选地，栅极隔离结构202 的最大特征尺寸位于栅极隔离结构202的中上部，如图8所示。另外，栅极隔离结构202的截面可以具有任意形状，并不限于如图8所示的形状。
在一些实施例中，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10之间，栅极隔离结构202的特征尺寸可以随着与参考平面10 的距离的增加而增加。换个角度说，栅极隔离结构202从其最大特征尺寸的位置开始，朝参考平面10的方向，其特征尺寸是逐渐变小的。如图8所示，栅极隔离结构202的特征尺寸可以随着与参考平面10的距离的增加而线性增加。也就是说，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10之间，栅极隔离结构202的截面成一梯形。可以理解，栅极隔离结构202的特征尺寸可以随着与参考平面10的距离的增加而非线性增加。例如，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10之间，栅极隔离结构202的截面的两侧边是成曲线的。在一些实施例中，栅极隔离结构202在其上表面的特征尺寸可以小于或等于最大特征尺寸的90％、 85％、80％、70％等。
实施例六
图9是本发明另一些实施例的三维存储器件沿B-B线的截面图。参考图9所示，栅极隔离结构202的上表面和虚拟沟道结构201的上表面基本共面。取虚拟沟道结构201的上表面和/或栅极隔离结构202的上表面作为参考平面10。
虚拟沟道结构201的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。与图4所示出的虚拟沟道结构201从其最大特征尺寸的位置开始，朝参考平面10的方向，特征尺寸逐渐变小不同，在图5示出的实施例中，虚拟沟道结构201从其上表面朝下，具有保持为最大特征尺寸的特征尺寸恒定部分201a。也就是说，在特征尺寸恒定部分201a，虚拟沟道结构201的特征尺寸均为最大特征尺寸。
栅极隔离结构202的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。与图6所示出的栅极隔离结构202从其最大特征尺寸的位置开始，朝参考平面10的方向，特征尺寸逐渐变小不同，在图7示出的实施例中，栅极隔离结构202从其上表面朝下，具有保持为最大特征尺寸的特征尺寸恒定部分202a。也就是说，在特征尺寸恒定部分202a，栅极隔离结构202的特征尺寸均为最大特征尺寸。
实施例七
图10是本发明另一些实施例的三维存储器件沿B-B线的截面图。参考图10所示，虚拟沟道结构201的上表面低于栅极隔离结构202的上表面。取虚拟沟道结构201的上表面作为参考平面10。
栅极隔离结构202的最大特征尺寸可以位于其上表面，即位于参考平面10所在的位置处。虽然在图10中，栅极隔离结构202具有基本成倒梯形的截面，但可以理解，栅极隔离结构202可以具有任意形状的截面。
虚拟沟道结构201的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。可以理解，虚拟沟道结构201的最大特征尺寸可以位于虚拟沟道结构201的中上部、中部、中下部。优选地，虚拟沟道结构201 的最大特征尺寸位于虚拟沟道结构201的中上部，如图10所示。另外，虚拟沟道结构201的截面可以具有任意形状，并不限于如图10所示的形状。
在一些实施例中，在虚拟沟道结构201的最大特征尺寸所在的位置至参考平面10之间，虚拟沟道结构201的特征尺寸可以随着与参考平面10 的距离的增加而增加。换个角度说，虚拟沟道结构201从其最大特征尺寸的位置开始，朝参考平面10的方向，其特征尺寸是逐渐变小的。如图10 所示，虚拟沟道结构201的特征尺寸可以随着与参考平面10的距离的增加而线性增加。也就是说，在虚拟沟道结构201的最大特征尺寸所在的位置至参考平面10之间，虚拟沟道结构201的截面成一梯形。可以理解，虚拟沟道结构201的特征尺寸可以随着与参考平面10的距离的增加而非线性增加。例如，在虚拟沟道结构201的最大特征尺寸所在的位置至参考平面10 之间，虚拟沟道结构201的截面的两侧边是成曲线的。在一些实施例中，虚拟沟道结构201在其上表面的特征尺寸可以小于或等于最大特征尺寸的 90％、85％、80％、70％等。
实施例八
图11是本发明另一些实施例的三维存储器件沿B-B线的截面图。参考图11所示，栅极隔离结构202的上表面低于虚拟沟道结构201的上表面。取栅极隔离结构202的上表面作为参考平面10。
虚拟沟道结构201的最大特征尺寸可以位于其上表面，即位于参考平面10所在的位置处。虽然在图11中，虚拟沟道结构201具有基本成倒梯形的截面，但可以理解，虚拟沟道结构201可以具有任意形状的截面。
栅极隔离结构202的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。可以理解，栅极隔离结构202的最大特征尺寸可以位于栅极隔离结构202的中上部、中部、中下部。优选地，栅极隔离结构202 的最大特征尺寸位于栅极隔离结构202的中上部，如图11所示。另外，栅极隔离结构202的截面可以具有任意形状，并不限于如图11所示的形状。
在一些实施例中，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10之间，栅极隔离结构202的特征尺寸可以随着与参考平面10 的距离的增加而增加。换个角度说，栅极隔离结构202从其最大特征尺寸的位置开始，朝参考平面10的方向，其特征尺寸是逐渐变小的。如图11 所示，栅极隔离结构202的特征尺寸可以随着与参考平面10的距离的增加而线性增加。也就是说，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10之间，栅极隔离结构202的截面成一梯形。可以理解，栅极隔离结构202的特征尺寸可以随着与参考平面10的距离的增加而非线性增加。例如，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10 之间，栅极隔离结构202的截面的两侧边是成曲线的。在一些实施例中，栅极隔离结构202在其上表面的特征尺寸可以小于或等于最大特征尺寸的 90％、85％、80％、70％等。
实施例9
图12是本发明另一些实施例的三维存储器件沿B-B线的截面图。参考图12所示，虚拟沟道结构201的上表面低于栅极隔离结构202的上表面。取虚拟沟道结构201的上表面作为参考平面10。
虚拟沟道结构201的最大特征尺寸可以位于其上表面，即位于参考平面10所在的位置处。虽然在图12中，虚拟沟道结构201具有基本成倒梯形的截面，但可以理解，虚拟沟道结构201可以具有任意形状的截面。
栅极隔离结构202的最大特征尺寸可以位于其上表面的下方，即位于参考平面10的下方。可以理解，栅极隔离结构202的最大特征尺寸可以位于栅极隔离结构202的中上部、中部、中下部。优选地，栅极隔离结构202 的最大特征尺寸位于栅极隔离结构202的中上部，如图12所示。另外，栅极隔离结构202的截面可以具有任意形状，并不限于如图12所示的形状。
在一些实施例中，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10之间，栅极隔离结构202的特征尺寸可以随着与参考平面10 的距离的增加而增加。换个角度说，栅极隔离结构202从其最大特征尺寸的位置开始，朝参考平面10的方向，其特征尺寸是逐渐变小的。如图12 所示，栅极隔离结构202的特征尺寸可以随着与参考平面10的距离的增加而线性增加。也就是说，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10之间，栅极隔离结构202的截面成一梯形。可以理解，栅极隔离结构202的特征尺寸可以随着与参考平面10的距离的增加而非线性增加。例如，在栅极隔离结构202的最大特征尺寸所在的位置至参考平面10 之间，栅极隔离结构202的截面的两侧边是成曲线的。在一些实施例中，栅极隔离结构202在其上表面的特征尺寸可以小于或等于最大特征尺寸的 90％、85％、80％、70％等。
由上述实施例可知，三维存储器件200的虚拟沟道结构201和栅极隔离结构202中的至少一者的最大特征尺寸位于参考平面10下方，这增大了虚拟沟道结构201和栅极隔离结构202之间的间隔，降低了短路风险。另外，由于虚拟沟道结构201和栅极隔离结构202中的至少一者的最大特征尺寸位于它们上表面下方，这可以增加最上层字线层的面积，也就降低了该字线层的电阻。
图13是本发明一些实施例的三维存储器件的制造方法的流程示意图。参考图13所示，三维存储器件的制造方法300包括如下步骤：
步骤310：提供半导体结构。其中，该半导体结构包括核心区和阶梯区。
步骤320：在阶梯区形成虚拟沟道结构。其中，虚拟沟道结构与阶梯区的延伸面垂直，并且虚拟沟道结构的最大特征尺寸位于虚拟沟道结构的第一位置。
步骤330：在阶梯区形成栅极隔离结构。其中，栅极隔离结构与阶梯区的延伸面垂直且与虚拟沟道结构相邻，并且栅极隔离结构的最大特征尺寸位于栅极隔离结构的第二位置。
其中，以栅极隔离结构的上表面和虚拟沟道结构的上表面的其中一个作为参考平面，栅极隔离结构的上表面和虚拟沟道结构的上表面的另一个不低于参考平面。第一位置和/或第二位置位于参考平面的下方。
需要说明的是，在本实施例中，在阶梯区的虚拟沟道结构与在核心区的沟道结构不是同时形成的，而是先形成阶梯区的虚拟沟道结构，再形成核心区的沟道结构。
图14是本发明一些实施例的形成虚拟沟道结构的步骤的流程图。图 15a、图15b是本发明一些实施例的形成虚拟沟道结构的示意图。参考图14 所示，形成虚拟沟道结构的步骤320可以包括如下的步骤：
步骤321：在阶梯区形成阶梯区虚拟沟道孔。其中，虚拟沟道孔与阶梯区的延伸面垂直，并且虚拟沟道孔的最大特征尺寸位于虚拟沟道孔开口的下方，如图15a所示。
步骤322：填充虚拟沟道孔，如图15b所示。
在一些实施例中，可以使用刻蚀的方法来形成虚拟沟道孔。在一些实施例中，可以使用绝缘材料来填充虚拟沟道孔，例如氧化物。在一些更具体的实施例中，可以使用旋涂式介电材料(Spin on Dielectric，SOD)填充虚拟沟道孔，以避免形成缝隙。
需要说明的是，在本实施例中，是先在阶梯区形成虚拟沟道孔，然后填充虚拟沟道孔，再在后续的步骤形成核心区的沟道孔，填充沟道孔。
图16是本发明一些实施例的形成栅极隔槽结构的步骤的流程图。参考图 16所示，形成栅极隔槽结构的步骤330可以包括如下步骤：
步骤331：在阶梯区形成栅极隔槽。其中，栅极隔槽与阶梯区的延伸面垂直且与虚拟沟道结构相邻，并且栅极隔槽的最大特征尺寸位于栅极隔槽开口的下方。
步骤322：在栅极隔槽内形成绝缘层。
步骤333：在绝缘层内形成导电墙。
在一些实施例中，可以使用刻蚀的方法来形成栅极隔槽。在一些实施例中，导电墙可以钨墙。在一些实施例中，导电墙可以作为阵列共源极。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (17)
1.一种三维存储器件，包括核心区和阶梯区，所述阶梯区包括：
与所述阶梯区的延伸面垂直的栅极隔离结构；以及
与所述阶梯区的延伸面垂直并且与所述栅极隔离结构相邻的虚拟沟道结构；
其中，以所述栅极隔离结构的上表面和所述虚拟沟道结构的上表面的其中一个作为参考平面，所述栅极隔离结构的上表面和所述虚拟沟道结构的上表面的另一个不低于所述参考平面，所述虚拟沟道结构的最大特征尺寸位于所述虚拟沟道结构的第一位置，所述栅极隔离结构的最大特征尺寸位于所述栅极隔离结构的第二位置，所述第一位置和/或所述第二位置位于所述参考平面的下方。
2.根据权利要求1所述的三维存储器件，其特征在于，所述第一位置位于所述参考平面的下方，所述第二位置位于所述参考平面。
3.根据权利要求1或2所述的三维存储器件，其特征在于，所述第一位置位于所述虚拟沟道结构的中上部。
4.根据权利要求1或2所述的三维存储器件，其特征在于，在所述第一位置至所述参考平面之间，所述虚拟沟道结构的特征尺寸随着与所述参考平面的距离的增加而增加。
5.根据权利要求1或2所述的三维存储器件，其特征在于，在所述第一位置至所述参考平面之间，所述虚拟沟道结构的特征尺寸保持恒定。
6.根据权利要求1或2所述的三维存储器件，其特征在于，所述虚拟沟道结构在所述参考平面的特征尺寸小于或等于所述虚拟沟道结构的最大特征尺寸的百分之九十。
7.根据权利要求1所述的三维存储器件，其特征在于，所述第一位置位于所述参考平面，所述第二位置位于所述参考平面的下方。
8.根据权利要求1或7所述的三维存储器件，其特征在于，所述第二位置位于所述栅极隔离结构的中上部。
9.根据权利要求1或7所述的三维存储器件，其特征在于，在所述第二位置至所述参考平面之间，所述栅极隔离结构的特征尺寸随着与所述参考平面的距离的增加而增加。
10.根据权利要求1或7所述的三维存储器件，其特征在于，在所述第二位置至所述参考平面之间，所述栅极隔离结构的特征尺寸保持恒定。
11.根据权利要求1或7所述的三维存储器件，其特征在于，所述栅极隔离结构在所述参考平面的特征尺寸小于或等于所述栅极隔离结构的最大特征尺寸的百分之九十。
12.根据权利要求1所述的三维存储器件，其特征在于，虚拟沟道结构包括绝缘的垂直结构。
13.根据权利要求1所述的三维存储器件，其特征在于，所述栅极隔离结构包括绝缘层和设置于所述绝缘层内的导电墙。
14.一种三维存储器件的制造方法，所述方法包括：
提供半导体结构，所述半导体结构包括核心区和阶梯区；
在所述阶梯区形成虚拟沟道结构，其中所述虚拟沟道结构与所述阶梯区的延伸面垂直，并且所述虚拟沟道结构的最大特征尺寸位于所述虚拟沟道结构的第一位置；以及
在所述阶梯区形成栅极隔离结构，其中所述栅极隔离结构与所述阶梯区的延伸面垂直且与所述虚拟沟道结构相邻，并且所述栅极隔离结构的最大特征尺寸位于所述栅极隔离结构的第二位置；
其中，以所述栅极隔离结构的上表面和所述虚拟沟道结构的上表面的其中一个作为参考平面，所述栅极隔离结构的上表面和所述虚拟沟道结构的上表面的另一个不低于所述参考平面，所述第一位置和/或所述第二位置位于所述参考平面的下方。
15.根据权利要求14所述的制造方法，其特征在于，在所述阶梯区形成所述虚拟沟道结构的步骤包括：
在所述阶梯区形成与所述阶梯区的延伸面垂直的虚拟沟道孔，所述虚拟沟道孔的最大特征尺寸位于所述虚拟沟道孔开口的下方；以及
填充所述虚拟沟道孔。
16.根据权利要求15所述的制造方法，其特征在于，使用绝缘材料填充所述虚拟沟道孔。
17.根据权利要求14所述的制造方法，其特征在于，在所述阶梯区形成所述栅极隔离结构的步骤包括：
在所述阶梯区形成与所述阶梯区的延伸面垂直并且与所述虚拟沟道结构相邻的栅极隔槽，所述栅极隔槽的最大特征尺寸位于所述栅极隔槽开口的下方；
在所述栅极隔槽内形成绝缘层；以及
在所述绝缘层内形成导电墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810759498.8A CN108933142B (zh) | 2018-07-11 | 2018-07-11 | 三维存储器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810759498.8A CN108933142B (zh) | 2018-07-11 | 2018-07-11 | 三维存储器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108933142A CN108933142A (zh) | 2018-12-04 |
| CN108933142B true CN108933142B (zh) | 2019-10-29 |
Family
ID=64447392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810759498.8A Active CN108933142B (zh) | 2018-07-11 | 2018-07-11 | 三维存储器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108933142B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210011802A (ko) * | 2019-07-23 | 2021-02-02 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101252116A (zh) * | 2007-02-20 | 2008-08-27 | 奇梦达股份公司 | 互连结构及制造该互连结构的方法 |
| CN106876397A (zh) * | 2017-03-07 | 2017-06-20 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN107527795A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种3d nand器件栅线缝隙氧化物的沉积方法 |
| CN107731846A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 提高沟道通孔均一性的三维存储器形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531409B2 (en) * | 2005-11-01 | 2009-05-12 | Samsung Electronics Co., Ltd. | Fabrication method and structure for providing a recessed channel in a nonvolatile memory device |
| US8779495B2 (en) * | 2007-04-19 | 2014-07-15 | Qimonda Ag | Stacked SONOS memory |
| KR102607749B1 (ko) * | 2016-08-02 | 2023-11-29 | 에스케이하이닉스 주식회사 | 3차원 구조의 반도체 메모리 장치 |
-
2018
- 2018-07-11 CN CN201810759498.8A patent/CN108933142B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101252116A (zh) * | 2007-02-20 | 2008-08-27 | 奇梦达股份公司 | 互连结构及制造该互连结构的方法 |
| CN106876397A (zh) * | 2017-03-07 | 2017-06-20 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN107527795A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种3d nand器件栅线缝隙氧化物的沉积方法 |
| CN107731846A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 提高沟道通孔均一性的三维存储器形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108933142A (zh) | 2018-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111742368B (zh) | 具有很细节距的三维nor存储器阵列：装置和方法 | |
| CN109346471B (zh) | 形成三维存储器的方法以及三维存储器 | |
| TWI527160B (zh) | 低成本可微縮之三維記憶體與其製造方法 | |
| CN101208775B (zh) | 形成堆叠电容器动态随机存取存储器单元的方法 | |
| TWI509789B (zh) | 層間導體結構及其製造方法 | |
| TWI512904B (zh) | 用於三維裝置之具有多個垂直延伸之導體 | |
| TWI582936B (zh) | 垂直記憶體裝置及其製造方法 | |
| US20200279594A1 (en) | Dynamic random access memory array, semiconductor layout structure and fabrication method thereof | |
| CN100440503C (zh) | 多层互补式导线结构及其制造方法 | |
| CN109273453A (zh) | 3d存储器件的制造方法及3d存储器件 | |
| KR20170004502A (ko) | 반도체 소자 | |
| CN109300903A (zh) | 基于硅通孔堆叠的三堆存储器结构及制造方法 | |
| CN106373964A (zh) | 半导体存储装置及其制造方法 | |
| CN108933142B (zh) | 三维存储器件及其制造方法 | |
| CN107359164A (zh) | 存储器结构及其制造方法 | |
| US11271154B2 (en) | Magnetic tunnel junction (MTJ) device | |
| US9876055B1 (en) | Three-dimensional semiconductor device and method for forming the same | |
| CN207503976U (zh) | 动态随机存取存储器阵列及其版图结构 | |
| CN109273457A (zh) | 3d存储器件及其制造方法 | |
| WO2023216632A1 (zh) | 低阻互联高密度三维存储器件及制备方法 | |
| CN105990392B (zh) | 电阻式随机存取存储器及其制造方法 | |
| CN208690260U (zh) | 3d存储器件 | |
| WO2023097935A1 (zh) | 低阻硅化物互联三维多层存储器及制备方法 | |
| CN208873723U (zh) | 基于硅通孔堆叠的三维存储器结构 | |
| CN208225879U (zh) | 位线连接结构及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |