DE102007016288A1 - Integrierter Schaltkreis und Verfahren zum Herstellen einer Kontaktanordnung und einer Verbindungsanordnung - Google Patents

Integrierter Schaltkreis und Verfahren zum Herstellen einer Kontaktanordnung und einer Verbindungsanordnung Download PDF

Info

Publication number
DE102007016288A1
DE102007016288A1 DE102007016288A DE102007016288A DE102007016288A1 DE 102007016288 A1 DE102007016288 A1 DE 102007016288A1 DE 102007016288 A DE102007016288 A DE 102007016288A DE 102007016288 A DE102007016288 A DE 102007016288A DE 102007016288 A1 DE102007016288 A1 DE 102007016288A1
Authority
DE
Germany
Prior art keywords
mask
contact
buried
opening
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007016288A
Other languages
English (en)
Inventor
Lars Dr. Bach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102007016288A1 publication Critical patent/DE102007016288A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Kontaktanordnung wird hergestellt durch Bereitstellen eines Substrats (200), das erste Gebiete (201), die entlang einer Zeileneinrichtung angeordnet sind, sowie ein zweites Gebiet (202) aufweist. Eine Zwischenschicht (300) wird bereitgestellt, welche die ersten Gebiete (201) und das zweite Gebiet (202) bedeckt. Es wird eine vergrabene Maske (405) einschließlich einer ersten Abgleichöffnung (412) über den ersten Gebieten (201) bereitgestellt. Ebenso wird eine obere Maske (500) einschließlich erster Vorlageöffnungen (512) bereitgestellt, wobei jede erste Vorlageöffnung (512) über einem der ersten Gebiete (201) positioniert ist. Eine zweite Vorlageöffnung (514) wird über dem zweiten Gebiet (202) bereitgestellt. Das Füllmaterial (416) und die Zwischenschicht (300) werden zur Ausbildung von Kontaktgräben über den ersten Gebieten (201) sowie dem zweiten Gebiet (202) geätzt. Es werden Ketten gleichmäßig beabstandeter Kontakte, die hinsichtlich der Substratfläche effizient gestaltet sind, bereitgestellt.

Description

  • Dichte Sensor- und Speicherzellenanordnungen weisen dichte Anordnungen von Verbindungsleitungen auf. Die Verbindungsleitungen sind beispielsweise Daten- oder Versorgungsleitungen, die mit Eingangs-/Ausgangsanschlüssen der Speicherzellen oder Wortleitungen, welche Gateelektroden von Zugriffstransistoren der Speicherzellen anschließen, verbunden sind. Auflösungserhöhungstechniken (RETs, Resolution Enhancement Techniques) verbessern die Auflösung optischer Lithografiesysteme, so dass gleichmäßig beabstandete parallele Bahnstrukturen mit einem Abstand ausgebildet werden können, der die nominelle Auflösungsgrenze des Lithografiesystems übertrifft. Der halbe Abstand der Bahnen in dem dichtesten Bahnfeld, der sich mit RETs erzielen lässt, wird hierin als minimale lithografische Strukturgröße „F" bezeichnet.
  • Die Gate-, Versorgungs- und Datenleitungen von Sensor- oder Speicherzellenanordnungen sind an weitere elektrische Schaltkreise mittels Verbindungsbahnen, z. B. Verbindungsleitungen, angeschlossen, die in einer Verbindungsebene oberhalb oder unterhalb der Bahnanordnung vorgesehen sind. Die Anordnungen weisen Kontaktstrukturen auf, die jede einzelne Zelle oder eine Gruppe von Zellen mit einer entsprechenden Verbindungsbahn in der Verbindungsebene verbinden. Auf diese Kontaktstrukturen sind die Auflösungserhöhungstechniken nicht in demselben Maße anwendbar, wie dies für gleichmäßig beabstandete Bahnen möglich ist. Eine isolierte Kontaktkette, die gleichmäßig beabstandete Kontakte entlang einer ersten Kettenachse mit einem 2F-Abstand aufweist, jedoch keine entsprechenden benachbarten Strukturen senkrecht zur Kettenachse hat, erfordert beispielsweise Kontakte mit einer Länge von ungefähr 4F bis 5F senkrecht zur Kettenachse und verbraucht somit mehr Substratfläche als ein F2-Kontakt.
  • Es liegt ein Bedürfnis vor nach einfachen und zuverlässigen Verfahren zum Herstellen von Kontakten und Verbindungsanordnungen, die flächeneffiziente Kontakt- und Verbindungsanordnungen ermöglichen.
  • Ein Verfahren zum Herstellen einer Kontaktanordnung umfasst ein Bereitstellen einer Zwischenschicht, die erste Gebiete eines Substrats bedeckt, wobei die ersten Gebiete entlang einer Zeilenrichtung angeordnet sind, Bereitstellen einer vergrabenen Maske mit einer ersten Abgleichöffnung über den ersten Gebieten und einer zweiten Abgleichöffnung über einem zweiten Gebiet des Substrats, Füllen der vergrabenen Maske mit einem Füllmaterial, Bereitstellen einer oberen Maske mit ersten Vorlageöffnungen, wobei jede Vorlageöffnung über einem der ersten Gebiete positioniert ist, sowie Bereitstellen einer zweiten Vorlageöffnung über dem zweiten Gebiet, und Ätzen des Füllmaterials und der Zwischenschicht zur Ausbildung von Kontaktgräben über den ersten und zweiten Gebieten.
  • Obige und weitere Merkmale und Vorteile werden bei Betrachtung der nachfolgenden Beschreibung spezifischer Ausführungsformen ersichtlich, insbesondere im Zusammenhang mit den begleitenden Abbildungen, wobei übereinstimmende Bezugskennzeichen in den verschiedenen Abbildungen zur Kennzeichnung übereinstimmender oder ähnlicher Elemente verwendet werden.
  • 1 zeigt eine schematische perspektivische Ansicht einer nicht-flüchtigen NAND-Speicherzellenanordnung mit Floating-Gate Speicherzellen sowie einer Verbindungsanordnung.
  • 2A2F zeigen Aufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen einer Kontaktanordnung nach dem Bereitstellen einer Zwischenschicht darstellen.
  • 3A3F zeigen Aufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 2A2F nach dem Ätzen eines Kontaktgrabens darstellen.
  • 4A4F zeigen Aufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 2A3F nach dem Bereitstellen eines Sourceleitungskurzschlusses zeigen.
  • 5A5F zeigen Aufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 2A4F nach dem Bereitstellen einer vergrabenen Maskenschicht darstellen.
  • 6A6F zeigen Aufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 2A5F nach dem Strukturieren der vergrabenen Maskenschicht zeigen.
  • 7A7F zeigen Aufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 2A6F nach dem Bereitstellen eines Füllmaterials zeigen.
  • 8A8F zeigen Aufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 2A7F nach dem Bereitstellen der oberen Maske zeigen.
  • 9A9F zeigen Aufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 2A8F nach dem Ätzen von Kontaktgräben zeigen.
  • 10A10F zeigen Aufsichten und entsprechende Querschnittsansichten eines ersten und zweiten Abschnitts eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Kontaktanordnung von 2A9F nach dem Bereitstellen der Kontakte zeigen.
  • 11A11F zeigen Aufsichten und entsprechende Querschnittsansichten einer weiteren Ausführungsform von zwei Abschnitten eines integrierten Schaltkreises.
  • 12A12F zeigen Aufsichten und entsprechende Querschnittsansichten von zwei Abschnitten eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen einer Verbindungsanordnung nach Bereitstellen einer oberen Maske zeigen.
  • 13A13F zeigen Aufsichten und entsprechende Querschnittsansichten von zwei Abschnitten eines Substrats eines integrierten Schaltkreises, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Verbindungsanordnung von 12A12F nach dem Bereitstellen einer Formschicht zeigen.
  • 14A14F zeigen Aufsichten und entsprechende Querschnittsansichten von zwei Abschnitten eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Verbindungsanordnung von 12A13F nach dem Ätzen von Bahn- und Kontaktgräben zeigen.
  • 15A15F zeigen Aufsichten und entsprechende Querschnittsansichten von zwei Abschnitten eines Substrats, welche eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen der Verbindungsanordnung von 12A14F nach dem Ausbilden von Verbindungsbahnen und Kontakten zeigen.
  • 16A16F zeigen Aufsichten und entsprechende Querschnittsansichten einer weiteren beispielhaften Ausführungsform von zwei Abschnitten eines integrierten Schaltkreises.
  • 17 zeigt ein Flussdiagramm einer beispielhaften Ausführungsform eines Verfahrens zum Herstellen einer Kontaktanordnung.
  • 18 zeigt ein Flussdiagramm einer beispielhaften Ausführungsform eines Verfahrens zum Herstellen einer Verbindung.
  • 19 zeigt schematisch dargestellt eine beispielhafte Ausführungsform eines elektronischen Systems.
  • 20 zeigt schematisch dargestellt eine beispielhafte Ausführungsform eines integrierten Schaltkreises.
  • Hierin werden Verfahren zum Herstellen einer Kontaktanordnung beschrieben sowie zum Herstellen einer Verbindungsanordnung mit Hilfe einer vergrabenen Maske als auch einer oberen Maske. Ebenso werden hierin eine Kontaktanordnung und eine Verbindungsanordnung als auch ein integrierter Schaltkreis und ein elektronisches System, das jeweils eine Kontaktanordnung aufweist, erläutert.
  • Eine Ausführungsform gibt ein Verfahren zum Herstellen einer Kontaktanordnung an. Eine Zwischenschicht wird auf einem Substrat angeordnet, das erste Gebiete, welche entlang einer Zeilenrichtung angeordnet sind, und ein zweites Gebiet aufweist. Es kann eine zweite Maske bereitgestellt werden, welche eine erste Abgleichöffnung über den ersten Gebieten sowie eine zweite Abgleichöffnung über dem zweiten Gebiet aufweist. Die vergrabene Maske kann mit einem Füllmaterial gefüllt werden. Es kann eine obere Maske bereitgestellt werden, welche erste Vorlageöffnungen beinhaltet, wobei jede erste Vorlageöffnung über einem der ersten Gebiete angeordnet ist. Die obere Maske kann zudem eine zweite Vorlageöffnung über dem zweiten Gebiet aufweisen. Das Füllmaterial und die Zwischenschicht werden zur Ausbildung von Kontaktgräben über den ersten Gebieten und dem zweiten Gebiet geätzt.
  • Obwohl hierin beschriebene Ausführungsformen Floating-Gate-Typ Speicherzellen und eine NAND-Architektur betreffen, ist zu beachten, dass die Erfindung nicht auf derartige Ausführungsformen beschränkt ist. Darüber hinaus umfasst die Erfindung zusätzliche Ausführungsformen wie z. B. NDR-Architekturen oder Haftschicht-Speicherzellen oder auch weitere Speichertypen (z. B. DRAMs, MRAMs, FcRAMs, PCRAMs).
  • 1 zeigt schematisch dargestellt einen Abschnitt einer NAND-Typ Flash-Speichervorrichtung mit Floating-Gate Speicherzellen. Jede Speicherzelle weist einen Gatestapel 120 und ein innerhalb eines Substrats 100 ausgebildetes aktives Gebiet auf. Eine Barrierenschicht 110 trennt jeweils den Gatestapel 120 vom Substrat 100. Jeder Gatestapel 120 weist zudem eine isolierte Speicherschicht 112 auf, die das Floating-Gate ausbildet und beispielsweise einer Polysiliziumschicht entspricht. Die Speicherschicht 112 ist zwischen die Barrierenschicht 110 und ein Barrierensystem eingelegt, wobei das Barrierensystem einen zwischen zwei Siliziumoxidlinern 113, 115 eingelegten Nitridliner 114 aufweisen kann. Gemäß weiteren Ausführungsformen kann das Barrierensystem 113, 114, 115 ein einzelner Liner sein oder weitere Linermaterialien umfassen. Eine Gateschicht 116, welche eine Polysiliziumschicht sein kann, kann auf dem Barrierensystem 113, 114, 115 angeordnet sein. Der Gatestapel 120 kann zudem eine Metallschicht 117, welche eine Wolframschicht sein kann, sowie weitere Barrieren- und Haftschichten zwischen der Metallschicht 117 und der Gateschicht 116 aufweisen. Eine Isolationsabdeckungsschicht 118, die eine Siliziumnitridschicht sein kann, kann auf der Metallschicht 117 positioniert sein.
  • Gruppen von Speicherzellen sind entlang einer Bitleitungsrichtung angeordnet und bilden jeweils eine NAND-Kette 180 aus. Ein Ätzstoppliner 160 kann die NAND-Ketten 180 bedecken. Erste Auswahltransistoren 151 verbinden die NAND-Ket ten 180 mit einer vergrabenen Sourceleitung im Substrat 100. Ein Sourceleitungskurzschluss 142 kann auf der vergrabenen Sourceleitung angeordnet sein. Der Sourceleitungskurzschluss 142 ist zwischen Gatestapeln von zwei ersten Auswahltransistoren 151 benachbarter NAND-Ketten 180 angeordnet, welche entlang einer Bitleitungsrichtung verlaufen.
  • Sourceleitungsvias 144 können den Sourceleitungskurzschluss 142 an eine Verbindungsbahn 146 anschließen, welche in einer Verbindungsebene eines NAND-Typ Flash-Speichers ausgebildet sein kann. Der Sourceleitungskurzschluss 142 ist mit einer Mehrzahl benachbarter NAND-Ketten 180 verbunden. Ein zweiter Auswahltransistor 152 verbindet die NAND-Kette 180 mit einem zugeordneten Bitleitungskontakt 170. Die Bitleitungskontakte 170 von benachbarten NAND-Ketten 180 sind an Bitleitungen 130 angeschlossen, die in derselben Verbindungsebene wie die Verbindungsbahnen 146 ausgebildet sein können. Sowohl die Verbindungsbahnen 146 als auch die Bitleitungen 130 können entlang der Bitleitungsrichtung verlaufen. Die Bitleitungskontakte 170 können eine Breite und eine Länge aufweisen, die jeweils einer minimalen lithografischen Strukturgröße „F" für gleichmäßig beabstandete Bahnen entsprechen. Da die Bitleitungskontakte 170 keine gleichartig beabstandeten Strukturen in der Bitleitungsrichtung aufweisen, ist es schwierig, Auflösungserhöhungstechniken anzuwenden. Die Anforderungen an die Ausbildung der Bitleitungskontakte 170, der Souceleitungskurzschlüsse 142 und der Sourceleitungsvias 144 können voneinander abweichen.
  • 2A bis 10F betreffen ein Verfahren zum Herstellen einer Kontaktanordnung mit dichten Kontaktketten und einem isolierten Kontakt. Die Kontaktkette kann beispielsweise eine Zeile mit Bitleitungskontakten und der isolierte Kontakt kann ein Sourcekontakt einer Speicherzellenanordnung sein. Die Speicherzellenanordnung kann beispielsweise eine NAND-Typ Flash-Speichervorrichtung sein.
  • Die unten erläuterten Abbildungen, welche mit „F" gekennzeichnet sind, betreffen jeweils die Aufsicht auf einen ersten Abschnitt eines Substrats 200 und die mit „E" gekennzeichneten Abbildungen betreffen jeweils eine Aufsicht auf einen zweiten Abschnitt des Substrats 200. Der erste Abschnitt kann erste Gebiete 201 beinhalten, welche entlang des Querschnitts B-B angeordnet sind. Die ersten Gebiete 201 können Fremdstoffgebiete sein, die Bitleitungsanschlüsse einer NAND-Kette ausbilden, und diese können über Isolatorstrukturen 204 voneinander getrennt sein. Der zweite Abschnitt kann ein zweites Gebiet 202 umfassen. Das zweite Gebiet 202 kann ein weiteres Fremdstoffgebiet sein, das Sourceleitungsanschlüsse einer NAND-Kette ausbildet. Die mit „A", „B", „C" und „D" gekennzeichneten Abbildungen veranschaulichen Querschnitte entlang der Linien A-A, B-B, C-C und D-D, wie in den mit „E" und „F" gekennzeichneten Abbildungen dargestellt ist. Die Querschnitte C-C und D-D verlaufen entlang einer ersten Richtung, die einer Bitleitungsrichtung eines NAND-Flash-Speichers entsprechen kann und die Querschnitte A-A und B-B können entlang einer hierzu senkrechten zweiten Richtung verlaufen. Obwohl die 2A2F bis 10A10F im Zusammenhang mit einem Verfahren zum Herstellen einer Kontaktanordnung beschrieben sind, können diese ebenso Teil eines Verfahrens zum Herstellen einer Verbindungsanordnung darstellen. Obwohl 2A2F bis 10A10F im Zusammenhang mit einer NAND-Flash-Speichervorrichtung beschrieben sind, kann das mit Bezug auf diese Abbildungen beschriebene Verfahren ebenso auf weitere Halbleitervorrichtungen mit dichten Kontaktketten und isolierten Kontakten übertragen werden.
  • In 2A bis 2F ist ein Substrat 200 bereitgestellt. Das Substrat kann ein einkristallines Halbleitersubstrat wie beispielsweise eine Siliziumscheibe sein und dieses kann weitere Schichten umfassen, die vorhergehend ausgebildet wurden. Das Substrat kann dotierte und undotierte Abschnitte, epitaktische Halbleiterschichten, die von einem Grundhalbleiter oder einem Grundisolator gestützt werden, als auch weitere Halbleiter- und Isolatorstrukturen umfassen. Gemäß einer beispielhaften Ausführungsform können Gatestapel 250 von NAND-Typ Speicherzellen und Auswahltransistoren über dem Substrat 200 bereitgestellt sein. Die Gatestapel 250 können eine Speicherschicht 224 umfassen, die einer Polysiliziumschicht entsprechen kann. Eine Gateschicht 230, die eine Polysiliziumschicht sein kann, kann im Falle von Auswahltransistoren wenigstens teilweise in Kontakt mit der Speicherschicht 224 sein. Aufgrund von Maskenüberlagerungstoleranzen können Gatestapel 250 der Auswahltransistoren Bereiche eines Barrierensystems 226 beinhalten, welches die Gateschicht 230 und die Speicherschicht 224 in den Gatestapeln der NAND-Typ Speicherzellen isoliert. Eine Barrierenschicht 210, z. B. eine Siliziumoxidschicht, kann zwischen dem Substrat 200 und den Gatestapeln 250 bereitgestellt werden. Isolierende Seitenwandabstandshalter 245, welche Siliziumoxidabstandshalter (Siliziumoxidspacer) sein können, können sich entlang vertikaler Seitenwände der Gatestapel 250 erstrecken. Der Ätzstoppliner 260, der beispielsweise einem Siliziumnitridliner oder einem Siliziumoxynitridliner entsprechen und eine Dicke von 1 bis 15 nm aufweisen kann, kann die Gatestapel 250 und Abschnitte des Substrats 200 zwischen den Gatestapeln 250 bedecken. Das Substrat 200 enthält erste Gebiete 201, die entlang einer ersten Achse entlang der Querschnittsebene B-B im ersten Abschnitt positioniert sind, als auch wenigstens ein zweites Gebiet 202, das sich entlang der ersten Achse im zweiten Abschnitt erstreckt. Die ersten Gebiete 201 können gleichmäßig mit einem Abstand von 2F beabstandet sein. Eine Zwischenschicht 300 kann die Lücken zwischen den Gatestapeln 250 füllen und die Gatestapel 250 zur Bereitstellung einer ebenen Oberfläche bedecken. Auf die erste Achse wird in den nachfolgenden Abbildungen als Zeilenachse Bezug genommen.
  • In 3A3F kann eine Fotolackschicht auf die Zwischenschicht 300 abgeschieden werden und mittels fotolithografischer Verfahren zur Ausbildung einer Streifenfotolackmaske 310 strukturiert werden, wobei sich eine Streifenöffnung über dem zweiten Gebiet 202 befindet.
  • Unter Verwendung der Streifenfotolackmaske 310 als Atzmaske kann ein Atzprozess durchgeführt werden, der die Zwischenschicht 300 selektiv gegenüber dem Ätzstoppliner 260 und der Fotolackmaske 310 ätzt. Dann kann eine anisotrope Ätzung eines Abschnitts des Ätzstoppliners 260, der das zweite Gebiet 202 bedeckt, zur Ausbildung einer Streifenöffnung 312 in der Zwischenschicht 300 folgen, wobei die Streifenöffnung 312 das zweite Gebiet 202 freilegt und sich zwischen benachbarten Source-Auswahltransistoren zweier NAND-Ketten erstrecken kann, die eine weitere Sourceleitung teilen.
  • In 4A4F kann die Streifenöffnung 312 mit einem leitfähigen Material wie Wolfram aufgefüllt werden, um einen Sourceleitungskurzschluss 314 in der Streifenöffnung 312 zu erzeugen. Ein Titannitridliner, der die Streifenöffnung 312 auskleidet, lässt sich vor der Füllung mit Wolfram aufbringen.
  • Wie in 5A5F gezeigt ist, kann eine Abstandshalterschicht 316, z. B. eine Siliziumoxidschicht, bereitgestellt werden, welche die Zwischenschicht 300 und den Sourceleitungskurzschluss 314 bedeckt. Eine Maskenschicht 400 wird auf der Zwischenschicht 300 und dem Sourceleitungskurzschluss 314 abgeschieden, z. B. auf der Abstandshalterschicht 316. Die Maskenschicht 400 entspricht gemäß einer beispielhaften Ausführungsform einer Siliziumnitridschicht.
  • In 6A6F kann eine weitere Fotolackschicht abgeschieden und mittels fotolithografischer Verfahren zur Ausbildung einer Abgleichfotolackmaske 410 strukturiert werden. Unter Verwendung der Abgleichfotolackmaske 410 als Ätzmaske kann eine erste Abgleichöffnung 412 über den ersten Gebieten 201 ausgebildet werden und es können ebenso zweite Abgleich öffnungen 414 über dem Sourceleitungskurzschluss 314 in derselben Maskenschicht 400 zur Ausbildung einer vergrabenen Maske 405 aus der Maskenschicht 400 erzeugt werden.
  • Wie in 6E gezeigt ist, werden die zweiten Abgleichöffnungen 414 über dem Sourceleitungsstreifen 314 erzeugt. In 6F erstreckt sich die erste Abgleichöffnung 412 über den ersten Gebieten 201 entlang der Zeilenachse. Die Breite der ersten Abgleichöffnung kann F entsprechen. Entweder die Breite oder die Länge der isolierten zweiten Abgleichöffnung 414 oder auch die Breite und Länge können F übersteigen.
  • Wie in 7A7F gezeigt ist, wird die Abgeichfotolackmaske 410 entfernt und ein Füllmaterial 416 abgeschieden, welches die ersten und zweiten Öffnungen 412, 414 füllt und die vergrabene Maske 405 bedecken kann. Das Füllmaterial 416 entspricht beispielsweise demjenigen der Zwischenschicht 300, z. B. Siliziumoxid, und kann eine ebene Fläche bereitstellen.
  • In 8A8F wird eine obere Maskenschicht, welche einer amorphen Kohlenstoffschicht entsprechen kann, auf dem Füllmaterial 416 angegeben. Eine Hilfsschicht, z. B. eine Siliziumnitridschicht, kann auf der oberen Maskenschicht abgeschieden werden und mittels fotolithografischer Verfahren strukturiert werden. Das Muster lässt sich in die obere Maskenschicht zur Ausbildung einer oberen Maske 500 mit ersten Vorlageöffnungen 512 und wenigstens einer zweiten Vorlageöffnung 514 übertragen. Eine Schutzschicht 502, z. B. eine Siliziumoxynitridschicht, kann die obere Maske 500 bedecken.
  • Wie in 8E gezeigt ist, erstrecken sich die zweiten Vorlageöffnungen 514 entlang einer zweiten Achse, die die Zeilenachse senkrecht schneiden kann und die zweite Vorlageöffnung 414 über dem Sourceleitungskurzschluss 314 kreuzen kann. Die ersten Vorlageöffnungen 512 können sich ebenso entlang der zweiten Achse erstrecken und jeweils eines der ersten Gebiete 201 über der ersten Abgleichöffnung 412 kreuzen. Da die ersten Vorlageöffnungen 512 mit minimalem Abstand positioniert werden können, der mit Hilfe einer nominellen minimalen lithografischen Auflösung erzielt werden kann, z. B. einem Abstand von 2F, und da die ersten Vorlageöffnungen 512 keine geeigneten benachbarten Strukturen aufweisen, entspricht die Länge der Vorlageöffnungen 512 üblicherweise 4 bis 5 Mal deren Breite.
  • In 9A9F können das Füllmaterial 416, die Abstandshalterschicht 316 und die Zwischenschicht 300 Schritt-um-Schritt oder in einem einzelnen Schritt geätzt werden. Während der Ätzung kann die obere Maske 500 wenigstens teilweise aufgebraucht werden. Verbleibende Bereiche der oberen Maske 500 können nach der Ätzung entfernt werden. In dem zweiten Abschnitt des Substrats 200 werden Kontaktgräben 524 ausgebildet, die sich zwischen der oberen Begrenzung des Füllmaterials 416 und der oberen Begrenzung des Sourceleitungskurzschlusses 314 erstrecken können. Die zweite Vorlageöffnung 514 kann entlang der Zeilenachse eine Breite W2 eines unteren Bereichs 524a eines zweiten Kontaktgrabens 524 unterhalb der vergrabenen Maske 405 definieren. Entlang der zweiten Achse kann die zweite Vorlageöffnung 414 eine Länge L2 eines unteren Bereichs 524a definieren.
  • In 9B, 9D und 9F werden die Länge L1 und die Breite W1 unterer Bereiche 522a von ersten Kontaktgräben 522 unterhalb der vergrabenen Maske 405 über die Breite der ersten Abgleichöffnung 412 entlang der zweiten Achse und über die Breite der Vorlageöffnungen 512 entlang der Zeilenachse festgelegt.
  • Die vergrabene Maske 405 steuert die Ätzung der unteren Bereiche 522a, 524a der Kontaktgräben 522, 524 und kann an die ersten Gebiete 201 und an das zweite Gebiet 202 angrenzende Strukturen schützen, z. B. die Gatestrukturen 250. Die vergrabene Maske definiert die Ausdehnung des unteren Bereichs 522a. Der Abstand zwischen benachbarten Gatestrukturen kann somit im Wesentlichen der Breite der ersten Abgleichöff nung (Abgleichbreite) entsprechen, welche erheblich kleiner ist als eine minimale Länge der Vorlageöffnungen 512.
  • In 10A10F, kann ein Titan- oder Titannitridliner zur Auskleidung der ersten und zweiten Kontaktgräben 522, 524 abgeschieden werden. Ein leitfähiges Material wie Wolfram kann zum Füllen der Kontaktgräben 522, 524 abgeschieden werden, wobei erste und zweite Kontakte in den entsprechenden Kontaktgräben 522, 524 ausgebildet werden. Die ersten Kontakte können Bitleitungskontakte 532 und die zweiten Kontakte können Sourceleitungskontakte 534 sein. Ein chemisch-mechanischer Polierschritt kann zum Entfernen von abgeschiedenem Wolfram von der Oberseite des Füllmaterials 416 durchgeführt werden. Der Sourceleitungskurzschluss kann einen Spannungsabfall über der Sourceleitung zwischen benachbarten NAND-Ketten minimieren.
  • 11A11F zeigen eine Kontaktanordnung eines integrierten Schaltkreises gemäß einer Ausführungsform. Erste Gebiete 801 und zweite Gebiete 802 werden jeweils in einem ersten Abschnitt und in einem zweiten Abschnitt eines Substrats 800 bereitgestellt. Die ersten Gebiete 801 sind entlang einer Zeilenachse angeordnet, welche parallel zur Querschnittslinie B-B verläuft und diese können über Isolatorstrukturen 804 voneinander getrennt sein. Das Substrat 800 kann ein p-dotiertes einkristallines Siliziumsubstrat sein. Die ersten und zweiten Gebiete 801, 802 können aktive Gebiete sein, z. B. n-dotierte Fremdstoffgebiete, die Source-/Draingebiete von Transistoren oder leitfähige Anschlussstrukturen darstellen. Die ersten Gebiete 801 können gleichmäßig mit einem Abstand von 2F beabstandet sein, wobei F einer minimalen Strukturgröße entspricht, welche für gleichmäßig beabstandete Bahnen mittels Auflösungserhöhungstechniken erzielbar ist. Die ersten und zweiten Gebiete 801, 802 können an eine Substratoberfläche des Substrats 800 angrenzen.
  • Die Kontaktanordnung kann zudem einen Kontakt 823 aufweisen, z. B. einen Sourceleitungskurzschluss, der in Kontakt mit dem zweiten Gebiet 802 ist. Der Sourceleitungskurzschluss kann einen Spannungsabfall der Sourcespannung zwischen benachbarten NAND-Ketten minimieren. Eine Zwischenschicht 810 ist über dem Substrat 800 angegeben. Die obere Begrenzung der Zwischenschicht 810 kann bündig an eine obere Begrenzung des Kontakts 823 anschließen. Die Zwischenschicht 810 kann eine dielektrische Schicht sein, z. B. eine Siliziumoxidschicht. Eine vergrabene Maske 840 ist über dem Kontakt 823 und der Zwischenschicht 810 positioniert. Die vergrabene Maske 814 weist eine erste Abgleichöffnung 818 und eine zweite Abgleichöffnung 820 auf. Die erste Abgleichöffnung 818 erstreckt sich über den ersten Gebieten 801 entlang der Zeilenachse. Die zweite Abgleichöffnung 820 ist über dem Kontakt 823 ausgebildet. Die vergrabene Maske 814 kann aus einem dielektrischen Material gebildet sein, gegen das das dielektrische Material der Zwischenschicht mit hoher Selektivität geätzt werden kann. Die vergrabene Maske 814 kann eine Siliziumnitridmaske oder eine Siliziumoxynitridmaske sein. Ein Füllmaterial 814 füllt die ersten und zweiten Abgleichöffnungen 818, 820 teilweise auf. Weitere Bereiche des Füllmaterials 816 können eine Füllmaterialschicht ausbilden, welche die vergrabene Maske 814 bedeckt.
  • Die Kontaktanordnung weist zudem erste Kontakte 821 auf. Jeder erste Kontakt 821 weist einen unteren Bereich 821a auf, der sich von der unteren Begrenzung der vergrabenen Maske 814 zur Substratoberfläche des Substrats 800 erstreckt, wobei jeder erste Kontakt 821 in Kontakt mit einem der ersten Gebiete 801 steht.
  • Die vergrabene Maske 814 ist an zwei gegenüberliegenden Seiten entlang einer ersten Achse in Kontakt mit jedem der ersten Kontakte. Entlang einer zweiten Achse, die senkrecht zur ersten Achse ist, trennen Bereiche des Füllmaterials 814 die ersten Kontakte 821 voneinander. Die erste Achse kann, wie in 11C11D gezeigt ist, senkrecht zur Zeilenachse verlaufen. Gemäß einer weiteren Ausführungsform verläuft die erste Achse parallel zur Zeilenachse.
  • Ein oberer Bereich 821b der ersten Kontakte 821 kann sich über der vergrabenen Maske 814 erstrecken und bereichsweise auf der vergrabenen Maske 814 aufliegen. Die oberen Bereiche 821b der ersten Kontakte 821 können die Zeilenachse kreuzen, z. B. in senkrechter Richtung. Eine Länge der oberen Bereiche 821b kann 4 bis 5 Mal deren Breite entsprechen. Der Abstand der ersten Kontakte 821 entspricht dem Abstand der ersten Gebiete 801. Die oberen Abmessungen der ersten Kontakte 821 sind hinsichtlich der Abmessungen der ersten Gebiete vergrößert und Anforderungen an weitere Strukturen, welche die ersten Kontakte 821 von einer weiteren Verbindungsebene aus kontaktieren, sind abgeschwächt.
  • Somit weist jeder zweite Kontakt 822 wenigstens einen unteren Bereich 822a auf, der sich zwischen der unteren Begrenzung der vergrabenen Maske 814 und der oberen Begrenzung des Kontakts 823 erstreckt. Der untere Bereich 822a ist an zwei gegenüberliegenden Seiten entlang der ersten Achse in Kontakt mit der vergrabenen Maske 814, wobei die erste Achse eine zur Zeilenachse senkrechte Achse sein kann. Entlang einer Achse senkrecht zur ersten Achse, z. B. der Zeilenachse, trennen Bereiche des Füllmaterials 814 den zweiten Kontakt 822 und die vergrabene Maske 814. Ein oberer Bereich 822b des zweiten Kontakts 822 kann teilweise auf dem unteren Bereich 822a und der vergrabenen Maske 814 aufliegen.
  • Der integrierte Schaltkreis kann zudem Gateelektrodenstrukturen 830 aufweisen, die sich an gegenüberliegenden Seiten entlang der Kontaktzeilen erstrecken. Der Gateelektrodenstrukturen 830 können beispielsweise Auswahltransistoren von NAND-Ketten zugeordnet sein. Ein Ätzstoppliner 804 kann die Gateelektrodenstrukturen 830 bedecken und eine vergrabene Schicht 801 kann die Gateelektrodenstrukturen 830 und das Substrat 800 trennen.
  • Die Abgleichöffnungen 818, 820 richten die Ätzung der Kontaktgräben zwischen den Gateelektrodenstrukturen 830, welche durch die vergrabene Maske 814 abgeschirmt sind. Somit kann beispielsweise der Abstand zwischen benachbarten NAND-Ketten auf die minimale Strukturgröße F reduziert werden, um Substratfläche zu sparen. Die vergrabene Maske 814, welche eine Siliziumnitridmaske sein kann, kann beispielsweise Floating-Gate- oder Haftschicht-Speicherzellen gegen UV-Strahlung schützen, welche von Plasma-unterstützten Prozessen herrühren kann, die im Rahmen der weiteren Prozessierung des integrierten Schaltkreises durchgeführt werden können. UV-Strahlung kann Ladungsträger erzeugen, welche die Floating-Gates oder die Haftschichten vorladen und die anfängliche Schwellspannung der Speicherzellen in Richtung höherer Werte verschieben.
  • Das Material der ersten und zweiten Kontakte 821, 822 kann ein beliebiges leitfähiges Material sein, wie stark dotiertes Polysilizium oder ein Metallschichtsystem. Beispielsweise können die Kontakte 821, 822 einen die Seitenwände der Kontakte 821, 822 auskleidenden Titannitridliner und im übrigen Bereich Wolfram aufweisen.
  • 12A15F zeigen ein Verfahren zum Herstellen einer Verbindungsanordnung. Eine Zwischenschicht 416, die erste Gebiete 201 in einem ersten Abschnitt eines Substrat 200 bedeckt, wird wie in 12A12F gezeigt bereitgestellt. Über einem zweiten Gebiet 202 in einem zweiten Abschnitt des Substrats 200 wird eine Kontaktstruktur 314 bereitgestellt, die einen Sourceleitungskurzschluss einer NAND-Speicherzellenanordnung darstellen kann. Es wird eine vergrabene Maske 405 einschließlich einer ersten Abgleichöffnung 412, welche die ersten Gebiete 201 kreuzt, sowie zweite Abgleichöffnungen 414 über der Kontaktstruktur 314 bereitgestellt. Die vergrabene Maske 405 wird mit einem Füllmaterial 416 gefüllt. Über dem Füllmaterial 416, das eine Füllmaterialschicht über der vergrabenen Maske 405 sein kann, kann eine vergrabene Vorlage maske 605 bereitgestellt werden. Die vergrabene Vorlagemaske 605 kann unter Zuhilfenahme einer Vorlagefotolackmaske 610 bereitgestellt werden, welch mittels fotolithografischer Techniken strukturiert wird. Unter Verwendung der Vorlagefotolackmaske 610 als Ätzmaske werden erste und zweite Vorlageöffnungen 612, 614 in der vergrabenen Vorlagemaske 605 ausgebildet. Verbleibende Bereiche der Vorlagefotolackmaske 610 können entfernt werden. In weitern Ausführungsformen wird die vergrabene Vorlagemaske 605 weggelassen.
  • In 13A13F wird eine Formschicht 616 über der vergrabenen Vorlagemaske 605 abgeschieden, wobei die Vorlageöffnungen 612, 614 mit dem Material der Formschicht 616 gefüllt werden. Die Vorlagemaske 605 kann aus demselben Material wie die vergrabene Maske 405 bereitgestellt werden, z. B. Siliziumnitrid. Das Material der Formschicht 616 kann mit dem Material der Zwischenschicht 300 und dem Füllmaterial 416 oder einem ähnlichen Material, wie z. B. Siliziumoxid, übereinstimmen. Gemäß weiterer Ausführungsformen kann die Formschicht 616 auf der vergrabenen Maske 405 abgeschieden werden.
  • Eine Bahnmaske 705 wird über der Formschicht 616 bereitgestellt, wie in 14A14F gezeigt ist. Das Muster der Bahnmaske 705 kann im Wesentlichen einem Bahn/Zwischenraum-Muster entsprechen, z. B. dem Muster der Verbindungsbahnen, welches erste Bahnen beinhalten kann, die mit den ersten Gebieten 201 zu verbinden sind, als auch wenigstens eine zweite Bahn, die mit dem zweiten Gebiet 202 zu verbinden ist. Die ersten Bahnen können beispielsweise Bitleitungen einer NAND-Speicherzellenanordnung darstellen und die zweite Bahn kann beispielsweise eine Sourceleitung sein.
  • In 14A werden Bahngräben 713 in der Formschicht 616 ausgebildet, welche auf der vergrabenen Vorlagemaske 605 enden. In dem zweiten Abschnitt wird mit wenigstens einer Damaszen-Ätzung durch die Formschicht 616, das Füllmaterial 416 und die Zwischenschicht 300 geätzt, wobei ein Damaszen-Graben 714 ausgebildet wird, der durch die vergrabene Vorlagemaske 605 und die vergrabene Maske 405 hindurchtritt. Die zweite Vorlageöffnung 614 bestimmt die Ausdehnung des Damaszen-Grabens 714 entlang einer ersten Achse. Die zweite Abgleichöffnung 414 bestimmt die Abmessung des Damaszen-Grabens 714 entlang einer zweiten Achse, welche senkrecht zur ersten Achse ist. Der Damaszen-Graben 714 in dem zweiten Abschnitt des Substrats 200 legt den Kontakt 314 frei.
  • Somit können im ersten Abschnitt des Substrats Dreifach-Damaszen-Gräben 712 ausgebildet werden, die sich zwischen der oberen Begrenzung der Formschicht 616 und der unteren Begrenzung des Substrats 200 erstrecken, wobei jeweils eines der ersten Gebiete 201 freigelegt wird. Über der Vorlagemaske 605 werden Bahngräben 713 ausgebildet, welche auf der vergrabenen Vorlagemaske 605 enden. Ein unterer Bereich des Dreifach-Damaszengrabens 712 wird zwischen der oberen Begrenzung der vergrabenen Maske 405 und der oberen Begrenzung des Substrats 200 ausgebildet. Im unteren Bereich werden die Abmessungen des Dreifach-Damaszen-Grabens entlang der ersten Achse über die Breite der ersten Vorlageöffnung 612 und entlang einer zweiten Achse über die Breite der ersten Abgleichöffnung 412 bestimmt. Die erste Achse kann der Zeilenachse und die zweite Achse kann der Bitleitungsachse entsprechen.
  • 14C und 14D zeigen Querschnittsansichten entlang des Doppel-Damaszen-Grabens 714 im zweiten Abschnitt sowie des Dreifach-Damaszen-Grabens 712 im ersten Abschnitt. Die gepunkteten Linien betreffen die Profile der Formschicht 616 und der Bahnmaske 705, welche die durchschnittenen Damaszen-Gräben 712, 714 in einer zur Querschnittsebene parallelen Ebene begrenzen.
  • In 15A15F sind die ersten und zweiten Damaszen-Gräben 712 und 714 mit leitfähigem Material zur Ausbildung von Verbindungsbahnen 723, ersten Kontakten 722 und zweiten Kontakten 724 gefüllt. Ein chemisch-mechanisches Polieren (CMP) kann zum Entfernen des leitfähigen Materials, das außerhalb der Gräben 712, 714 abgeschieden wurde, erfolgen. Verbleibende Bereiche der Bahnmaske 705 können entfernt werden.
  • Über der vergrabenen Vorlagemaske 605 können Verbindungsbahnen 723 in der Formschicht 616 ausgebildet werden. Die Verbindungsbahnen 723 können sich entlang der zweiten Achse erstrecken und Source- und Bitleitungen in einer Metallisierungsebene einer NAND-Speicherzellenanordnung ausbilden. Über der Kontaktstruktur 314 wird ein weiterer Kontaktabschnitt 724 zwischen entsprechenden Kontaktbahnen 723 und dem Kontaktabschnitt 314 ausgebildet. Eine erste Abmessung des zweiten Kontaktabschnitts 724 entlang einer ersten Achse wird über die zweite Vorlageöffnung 514 in der vergrabenen Vorlagemaske 605 bestimmt. Eine zweite Abmessung entlang einer zweiten Achse, die senkrecht zur ersten Achse ist, wird über die zweite Abgleichöffnung 414 in der vergrabenen Maske 405 bestimmt.
  • Somit werden in dem ersten Abschnitt des Substrats erste Kontakte 722 zwischen entsprechenden Verbindungsbahnen 723 und den ersten Gebieten 201 ausgebildet. Eine erste Abmessung des ersten Kontakts 722 entlang einer ersten Achse wird über die vergrabene Vorlagemaske 605 definiert und eine zweite Abmessung entlang einer zweiten Achse, die senkrecht zur ersten Achse ist, wird über die zweiten Abgleichöffnungen 414 der vergrabenen Maske 405 definiert. Die erste Richtung kann der Zeilenrichtung entsprechen und die zweite Richtung kann der Bitleitungsachse entsprechen.
  • 16A bis 16F zeigen eine Verbindungsanordnung eines integrierten Schaltkreises, der von oben erläutertem Verfahren herrührt, wobei die Ausbildung der vergrabenen Vorlagemaske weggelassen ist. Ein Substrat 900 weist in einem ersten Abschnitt erste Gebiete 901 und in einem zweiten Abschnitt zweite Gebiete 902 auf. Die ersten Gebiete 901 sind entlang einer Zeilenachse angeordnet, welche parallel zur Querschnittslinie B-B verläuft. Das Substrat 900 kann ein p-dotiertes einkristallines Siliziumsubstrat sein. Die ersten und zweiten Gebiete 901, 902 können aktive Gebiete sein, z. B. n-dotierte Fremdstoffgebiete, die Source-/Draingebiete von Transistoren oder leitfähige Anschlussstrukturen ausbilden. Die ersten Gebiete 101 können über Isolatorstrukturen 904 voneinander getrennt sein, wobei die Isolatorstrukturen beispielsweise Siliziumoxidstrukturen sein können. Die ersten Gebiete 901 können mit einem Abstand von 2F gleichmäßig beabstandet sein, wobei F einer minimalen lithografische Strukturgröße für gleichmäßig beabstandete Bahnen entspricht. Die Verbindungsanordnung kann zudem eine Kontaktstruktur 923 aufweisen, welche über dem zweiten Gebiet 902 angeordnet ist. Gatestrukturen 930 von Transistoren, welche Floating-Gate Speicherzellen oder Auswahltransistoren sein können, können über dem Substrat 900 positioniert sein. Eine Zwischenschicht 910 ist über dem Substrat 900 angeordnet und kann die Gatestrukturen 930 vergraben. Die Zwischenschicht 910 ist eine dielektrische Schicht, z. B. eine Siliziumoxidschicht. Die vergrabene Maske 940 wird über der Kontaktstruktur 923 und der Zwischenschicht 910 bereitgestellt. Die vergrabene Maske 914 weist eine erste Abgleichöffnung 918 auf und diese kann eine zweite Abgleichöffnung 920 enthalten. Die erste Abgleichöffnung 918 erstreckt sich über den ersten Gebieten 801 entlang der Zeilenachse. Die zweite Öffnung 920 ist über der Kontaktstruktur 923 ausgebildet. Die vergrabene Maske 914 kann aus einem dielektrischen Material gebildet sein, gegenüber dem das Material der Zwischenschicht mit hoher Selektivität geätzt werden kann. Die vergrabene Maske 814 ist beispielsweise eine Siliziumnitridmaske oder eine Siliziumoxynitridmaske.
  • Die Verbindungsanordnung weist zudem erste Verbindungsstrukturen 921 auf und diese kann zudem zweite Verbindungsstrukturen 922 aufweisen. Jede erste Verbindungsstruktur 921 weist einen unteren Bereich 921a auf, der sich zwischen der oberen Begrenzung der vergrabenen Maske 914 und dem Substrat 900 erstreckt, wobei jeder untere Bereich 921a in Kontakt mit einem der ersten Gebiete 901 ist. Ein Bahnbereich 921b der Verbindungsstruktur 921 ist innerhalb einer Formschicht 934 ausgebildet und liegt in Abschnitten auf der vergrabenen Maske 932 und dem unteren Bereich 921a auf. Auf ähnliche Weise enthält die zweite Verbindungsstruktur 922 einen Bahnbereich 922b in einem unteren Bereich 922a, wobei der untere Bereich 922a sich im Wesentlichen zwischen der oberen Begrenzung der vergrabenen Maske 914 und der oberen Begrenzung der Kontaktstruktur 923 erstreckt. Weitere Bereiche der Formschicht 934 können die ersten und zweiten Abgleichöffnungen 918, 920 teilweise auffüllen.
  • Die vergrabene Maske 914 ist in Kontakt mit jeder der Verbindungsstrukturen 921 über jeweils zwei gegenüberliegende Seiten entlang einer ersten Achse. Entlang einer zweiten Achse, die senkrecht zur ersten Achse ist, trennen Bereiche der Formschicht 934 die ersten Verbindungsstrukturen 921 voneinander. Die erste Achse kann senkrecht zur Zeilenachse verlaufen, wie in 16A bis 16D gezeigt ist. Das Material der ersten und zweiten Verbindungsstrukturen 921, 922 kann ein beliebiges leitfähiges Material wie etwa hoch dotiertes Polysilizium oder ein Metallschichtsystem sein. Die Verbindungsstrukturen 921, 922 können beispielsweise einen Titannitridliner umfassen, der die Seitenwände der Verbindungsstrukturen 921, 922 auskleidet, und in den übrigen Bereichen können diese aus Wolfram bestehen.
  • 17 zeigt ein Flussdiagramm zur Erläuterung eines Verfahrens zum Herstellen einer Kontaktanordnung und das Verfahren umfasst ein Bereitstellen eines Substrats mit ersten Gebieten, die entlang einer Kontaktzeile angeordnet sind, sowie einem zweiten Gebiet und Bereitstellen einer die ersten Gebiete bedeckenden Zwischenschicht (832). Es wird eine vergrabene Maske einschließlich einer Abgleichöffnung über der Kontaktzeile und einer zweiten Abgleichöffnung über dem zweiten Gebiet bereitgestellt (836). Die vergrabene Maske wird mit einem Füllmaterial gefüllt (838). Dann wird eine obere Maske einschließlich erster Vorlageöffnungen, die jeweils eines der ersten Gebiete kreuzen, sowie einer zweiten Öffnung über dem zweiten Gebiet bereitgestellt (840). Das Füllmaterial und die Zwischenschicht werden zur Ausbildung von Kontaktgräben geätzt, welche die ersten und zweiten Gebiete freilegen (842).
  • 18 zeigt ein Flussdiagramm zur Erläuterung eines Verfahrens zum Herstellen einer Verbindungsanordnung. Es wird eine Zwischenschicht bereitgestellt, die erste Gebiete eines Substrats bedeckt (852). Eine vergrabene Maske einschließlich einer ersten Abgleichöffnung wird über dem ersten Gebiet bereitgestellt (854). Es wird eine Formschicht bereitgestellt (860), wobei die vergrabene Maske gefüllt wird. Auch wird eine Bahnmaske einschließlich Bahnöffnungen, die jeweils eines der ersten Gebiete kreuzen, und die erste Abgleichöffnung bereitgestellt (862). Die Zwischenschicht und die Formschicht werden zur Freilegung der ersten Gebiete und zur Ausbildung von Bahngräben in der Formschicht geätzt (864).
  • 19 zeigt eine schematische Darstellung eines elektronischen Systems 980. Das elektronische System 980 weist eine Speicher- oder Logikvorrichtung 982 auf, die eine wie oben beschriebene Kontaktanordnung 984 und/oder eine Verbindungsanordnung enthält.
  • Das elektronische System 900 kann ein Audiosystem, ein Videosystem, eine Grafikkarte eines Computersystems, ein Computersystem, z. B. ein Kommunikationssystem, z. B. ein Mobiltelefon, ein Bildverarbeitungssystem, z. B. eine Digitalkamera, ein Datenspeichersystem, z. B. ein Datenspeichermodul für Computersysteme, oder eine tragbare Datenspeichervorrichtung sein.
  • 20 zeigt eine vereinfachte Darstellung eines integrierten Schaltkreises 990, der eine Kontaktanordnung 992 umfasst und/oder eine Verbindungsanordnung, worauf oben eingegangen wurde. Der integrierte Schaltkreis kann eine nicht flüchtige Speichervorrichtung sein, z. B. ein Floating-Gate oder ein Haftschicht-basierter NAND-Typ Flash-Speicher oder ein DRAN, ein Grafik-DRAM, ein Cellular DRAM oder ein PCRAM.

Claims (31)

  1. Verfahren zum Herstellen einer Kontaktanordnung durch: Bereitstellen einer Zwischenschicht (300), die erste Gebiete (201) eines Substrats (200) bedeckt, wobei die ersten Gebiete (201) entlang einer Zeilenrichtung angeordnet sind; Bereitstellen einer vergrabenen Maske (405) mit einer ersten Abgleichöffnung (412) über den ersten Gebieten (201) und einer zweiten Abgleichöffnung (414) über einem zweiten Gebiet (202) des Substrats (200); Füllen der vergrabenen Maske (405) mit einem Füllmaterial (416); Bereitstellen einer oberen Maske (500) mit ersten Vorlageöffnungen (512), wobei jede Vorlageöffnung (512) über einem entsprechenden ersten Gebiet (201) angeordnet ist, sowie mit einer zweiten Vorlageöffnung (514) über dem zweiten Gebiet (202); und Ätzen des Füllmaterials (416) und der Zwischenschicht (300) zur Ausbildung von Kontaktgräben (524) über den ersten und zweiten Gebieten (202).
  2. Verfahren nach Anspruch 1, wobei eine Breite der ersten Abgleichöffnung (412) eine Kontaktgrabenlänge der Kontaktgräben (524) unterhalb der vergrabenen Maske (405) definiert und die Kontaktgrabenlänge senkrecht zur Zeilenrichtung definiert ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei eine Breite der ersten Vorlageöffnung (514) eine Kontaktgrabenbreite der Kontaktgräben (524) unterhalb der vergrabenen Maske (405) definiert und die Kontaktgrabenbreite entlang der Zeilenrichtung definiert ist.
  4. Verfahren nach einem der vorangehenden Ansprüche, zusätzlich umfassend: Bereitstellen einer Kontaktstruktur auf dem zweiten Gebiet (202) vor dem Bereitstellen der Zwischenschicht (300), wobei der über dem zweiten Gebiet (202) angeordnete Kontaktgraben (524) die Kontaktstruktur freilegt.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei die vergrabene Maske (405) und die obere Maske (500) eine kombinierte Ätzmaske während des Ätzens des Füllmaterials (416) und der Zwischenschicht (300) darstellen.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei das Füllen der vergrabenen Maske (405) ein Anordnen von Bereichen des Füllmaterials (416) in den ersten (412) und zweiten (414) Abgleichöffnungen und auf der vergrabenen Maske (405) beinhaltet.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei die obere Maske (500) durch eine auf Plasma-unterstützter chemischer Gasphasenabscheidung basierte amorphe Kohlenstoffschicht bereitgestellt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei die vergrabene Maske (500) als Siliziumnitrid- oder Siliziumoxynitridmaske bereitgestellt wird.
  9. Verfahren nach einem der vorangehenden Ansprüche, wobei die ersten Gebiete (201) gleichmäßig voneinander beabstandet sind.
  10. Verfahren zum Herstellen eines integrierten Schaltkreises mit einer Verbindungsanordnung durch: Bereitstellen einer Zwischenschicht (300), die erste Gebiete (201) eines Substrats (200) bedeckt, wobei die ersten Gebiete (201) entlang einer Zeilenrichtung angeordnet sind; Bereitstellen einer vergrabenen Maske (405) mit einer ersten Abgleichöffnung (412) über den ersten Gebieten (201); Bereitstellen einer Formschicht (616) über der vergrabenen Maske (405); Bereitstellen einer Bahnmaske (705) mit Bahnöffnungen, wobei jede Bahnöffnung über einem entsprechenden ersten Gebiet (201) angeordnet ist; Ätzen der Zwischenschicht (300) und der Formschicht (616) zur Ausbildung eines Verbindungsgrabens einschließlich eines Bahnabschnitts in der Formschicht (616) und eines Kontaktabschnitts, der eines der ersten Gebiete unterhalb des Bahnabschnitts freilegt.
  11. Verfahren nach Anspruch 10, zusätzlich umfassend: Bereitstellen einer oberen Maske (500) zwischen der vergrabenen Maske (405) und der Formschicht (616), wobei die obere Maske (500) erste Vorlageöffnungen (512) aufweist und jede Vorlageöffnung (512) sich über einem entsprechenden ersten Gebiet (201) erstreckt.
  12. Verfahren nach Anspruch 10 oder 11, zusätzlich umfassend: Bereitstellen einer Kontaktstruktur auf einem zweiten Gebiet (202) des Substrats (200) vor dem Bereitstellen der vergrabenen Maske (405), wobei die vergrabene Maske (405) mit einer zweiten Abgleichöffnung (414) über der Kontaktstruktur bereitgestellt wird; und Bereitstellen der Bahnmaske (705) mit einer weiteren Bahnöffnung über der zweiten Vorlageöffnung (514); wobei die Kontaktstruktur während des Ätzens der Zwischenschicht (300) und der Formschicht (616) freigelegt wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei das Bereitstellen der Formschicht (616) ein Füllen der ersten Abgleichöffnung (412) mit einem Füllmaterial (416) aufweist und ein Ätzen der Zwischenschicht (300) und der Formschicht (616) umfasst ein Ätzen des Füllmaterials (416).
  14. Verfahren einem der Ansprüche 10 bis 13, wobei die Bahnmaske (705) durch eine auf Plasma-unterstützter chemischer Gasphasenabscheidung basierte amorphe Kohlenstoffschicht bereitgestellt wird.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei die vergrabene Maske (405) eine Siliziumnitrid- oder Siliziumoxynitridmaske aufweist.
  16. Verfahren nach Anspruch 12, zusätzlich umfassend: Bereitstellen einer Abstandshalterschicht (316), die die Zwischenschicht (300) und die Kontaktstruktur bedeckt, wobei das Ätzen der Formschicht (616) und der Zwischenschicht (300) zusätzlich ein Ätzen der Abstandshalterschicht umfasst.
  17. Integrierter Schaltkreis, umfassend: ein Substrat (200) mit ersten Gebieten (201) und einem zweiten Gebiet (202), wobei die ersten Gebiete (201) entlang einer Zeile positioniert sind, die sich entlang einer Zeilenrichtung erstreckt; eine vergrabene Maske (405) mit einer ersten Abgleichöffnung (412), die über den ersten Gebieten (201) angeordnet ist, sowie einer zweiten Abgleichöffnung (414), die über dem zweiten Gebiet (202) angeordnet ist; eine obere Maske (500) mit ersten Vorlageöffnungen (512), wobei jede Vorlageöffnung über einem entsprechenden ersten Gebiet (201) angeordnet ist, sowie einer zweiten Vorlageöffnung (514), die über dem zweiten Gebiet (202) angeordnet ist; erste Kontakte (722), die sich zwischen einer oberen Begrenzung der oberen Maske (500) und den ersten Gebieten (201) erstrecken, wobei jeder der ersten Kontakte (722) durch eine entsprechende erste Vorlageöffnung (512) und die erste Abgleichöffnung (412) hindurchtritt und in Kontakt mit der vergrabenen Maske (405) an zwei gegenüberliegenden Seiten derselben als auch in Kontakt mit der oberen Maske (500) an zwei gegenüberliegenden Seiten derselben ist; und e inen zweiten Kontakt (724), der sich zwischen einer oberen Begrenzung der oberen Maske (500) und dem zweiten Gebiet erstreckt, wobei der zweite Kontakt (724) durch die zweite Vorlageöffnung (414) und die zweite Abgleichöffnung (512) hindurchtritt und in Kontakt mit der vergrabenen Maske (405) an zwei gegenüberliegenden Seiten derselben als auch in Kontakt mit der oberen Maske (500) an zwei gegenüberliegenden Seiten derselben ist.
  18. Integrierter Schaltkreis nach Anspruch 17, zusätzlich umfassend: eine zwischen dem Substrat (200) und der vergrabenen Maske (405) angeordnete Zwischenschicht (300).
  19. Integrierter Schaltkreis nach Anspruch 17 oder 18, zusätzlich umfassend: ein Isolatorfüllmaterial, das zwischen benachbarten ersten Kontakten (722) in der ersten Abgleichöffnung (412) angeordnet ist und diese voneinander trennt.
  20. Integrierter Schaltkreis nach eine der Ansprüche 17 bis 19, wobei die ersten Gebiete (201) gleichmäßig voneinander beabstandet sind mit einem Abstand, der von 2 × F um nicht mehr als 50 Prozent abweicht, wobei F gleich einer minimalen lithografischen Strukturgröße ist.
  21. Integrierter Schaltkreis nach einem der Ansprüche 17 bis 20, wobei die erste Abgleichöffnung (412) eine zur Zeilenrichtung senkrechte Abgleichbreite aufweist und wobei die Abgleichbreite von einer minimalen lithografischen Strukturgröße F um nicht mehr als 50 Prozent abweicht.
  22. Integrierter Schaltkreis nach einem der Ansprüche 17 bis 21, wobei die ersten Vorlageöffnungen (512) eine Vorlagebreite entlang der Zeilenrichtung aufweisen und die Vorlagebreite von einer minimalen lithografischen Strukturgröße F um nicht mehr als 50 Prozent abweicht.
  23. Integrierter Schaltkreis nach einem der Ansprüche 17 bis 22, wobei der zweite Kontakt (724) einen unteren Abschnitt aufweist, der in Kontakt mit dem zweiten Gebiet (202) ist und sich entlang der Zeilenrichtung zwischen der vergrabenen Maske und dem Substrat erstreckt.
  24. Integrierter Schaltkreis, umfassend: ein Substrat (200) mit ersten Gebieten (201), die entlang einer Zeile angeordnet sind, welche sich entlang einer Zeilenrichtung erstreckt; eine vergrabene Maske (405) mit einer ersten Abgleichöffnung (412), die über den ersten Gebieten (201) angeordnet ist; eine über der vergrabenen Maske (405) angeordnete Formschicht (616); und eine Mehrzahl von Verbindungsstrukturen, wobei jede Verbindungsstruktur einen Kontaktabschnitt und einen Bahnabschnitt aufweist, der Bahnabschnitt in Abschnitten auf der vergrabenen Maske (405) und dem Kontaktabschnitt angeordnet ist und der Kontaktabschnitt sich durch eine entsprechende Öffnung der ersten Abgleichöffnungen zwischen dem Bahnabschnitt und einem entsprechenden Gebiet der ersten Gebiete erstreckt und zudem in Kontakt mit der vergrabenen Maske an zwei gegenüberliegenden ersten Seiten ist.
  25. Integrierter Schaltkreis nach Anspruch 24, zusätzlich umfassend: eine Zwischenschicht (300), die zwischen dem Substrat (200) und der vergrabenen Maske angeordnet ist.
  26. Integrierter Schaltkreis nach Anspruch 24 oder 25, wobei ein Füllmaterial (416) zwischen benachbarten Verbindungsstrukturen in der ersten Abgleichöffnung (412) angeordnet ist und diese voneinander trennt.
  27. Integrierter Schaltkreis nach einem der Ansprüche 24 bis 26, wobei die ersten Gebiete (201) gleichmäßig beabstandet sind mit einem Abstand, der von 2 × F um nicht mehr als 50 Prozent abweicht, wobei F einer minimalen lithografischen Strukturgröße entspricht.
  28. Integrierter Schaltkreis nach einem der Ansprüche 24 bis 27, wobei die erste Abgleichöffnung (412) eine Abgleichbreite senkrecht zur Zeilenrichtung aufweist und die Abgleichbreite von einer minimalen lithografischen Strukturgröße F um nicht mehr als 50 Prozent abweicht.
  29. Integrierter Schaltkreis nach einem der Ansprüche 24 bis 28, wobei die Bahnöffnungen eine Bahnbreite entlang der Zeilenrichtung aufweisen und die Bahnbreite von einer minimalen lithografischen Strukturgröße F um nicht mehr als 50 Prozent abweicht.
  30. Elektronisches System (980) mit dem integrierten Schaltkreis nach Anspruch 17.
  31. Elektronisches System (980) nach Anspruch 31, wobei das elektronische System (980) einem System der Gruppe aus Audiosystem, Videosystem, Computersystem, Spielekonsole, Kommunikationssystem, Mobiltelefon, Datenspeichersystem, Datenspei chermodul, Grafikkarte mit einer Schnittstelle zu einem Computersystem, tragbarer Speichervorrichtung mit einer Schnittstelle zu einem Computersystem, einem Audiosystem, einem Videosystem, einer Spielekonsole und einem Datenspeichersystem entspricht.
DE102007016288A 2007-02-27 2007-04-04 Integrierter Schaltkreis und Verfahren zum Herstellen einer Kontaktanordnung und einer Verbindungsanordnung Ceased DE102007016288A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/679,295 2007-02-27
US11/679,295 US7763987B2 (en) 2007-02-27 2007-02-27 Integrated circuit and methods of manufacturing a contact arrangement and an interconnection arrangement

Publications (1)

Publication Number Publication Date
DE102007016288A1 true DE102007016288A1 (de) 2008-09-25

Family

ID=39713240

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007016288A Ceased DE102007016288A1 (de) 2007-02-27 2007-04-04 Integrierter Schaltkreis und Verfahren zum Herstellen einer Kontaktanordnung und einer Verbindungsanordnung

Country Status (2)

Country Link
US (1) US7763987B2 (de)
DE (1) DE102007016288A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315326A1 (en) * 2007-06-21 2008-12-25 Werner Graf Method for forming an integrated circuit having an active semiconductor device and integrated circuit
JP2009295694A (ja) 2008-06-03 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8288293B2 (en) * 2009-04-20 2012-10-16 Sandisk Technologies Inc. Integrated circuit fabrication using sidewall nitridation processes
KR101179022B1 (ko) * 2010-11-08 2012-08-31 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
US10600687B2 (en) * 2017-04-19 2020-03-24 Tokyo Electron Limited Process integration techniques using a carbon layer to form self-aligned structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1401016A2 (de) * 2002-09-18 2004-03-24 Texas Instruments Incorporated Selbstjustierte Kontaktlöcher mittels einer vergrabenen Maske bei einem Doppel-Damaszener Verfahren
US20050202683A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0144913B1 (ko) * 1995-03-03 1998-08-17 김광호 반도체장치의 금속배선층 형성방법
US7115993B2 (en) 2004-01-30 2006-10-03 Tokyo Electron Limited Structure comprising amorphous carbon film and method of forming thereof
US7569308B2 (en) 2004-02-24 2009-08-04 The University Of Hong Kong Rectangular contact lithography for circuit performance improvement and manufacture cost reduction
JP4498088B2 (ja) 2004-10-07 2010-07-07 株式会社東芝 半導体記憶装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1401016A2 (de) * 2002-09-18 2004-03-24 Texas Instruments Incorporated Selbstjustierte Kontaktlöcher mittels einer vergrabenen Maske bei einem Doppel-Damaszener Verfahren
US20050202683A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application

Also Published As

Publication number Publication date
US20080203586A1 (en) 2008-08-28
US7763987B2 (en) 2010-07-27

Similar Documents

Publication Publication Date Title
DE102007024844B4 (de) Speicherzellenarray und elektronisches Gerät, welches das Speicherzellenarray umfasst
DE102014207415B4 (de) Verfahren zur Herstellung dicht gepackter Standardzellen für integrierte Schaltungsprodukte
DE102007016290B4 (de) Verfahren zum Herstellen von Halbleiterstrukturen
DE102019122665A1 (de) Halbleitervorrichtung
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102007008989B4 (de) Herstellungsverfahren für eine integrierte Halbleiterspeichervorrichtung und entsprechende Halbleiterspeichervorrichtung
DE102007011163B4 (de) Verbindungsstruktur und Verfahren zum Herstellen derselben, nicht-flüchtige Halbleiterspeichervorrichtung, elektrische Speicherkarte und elektrisches Gerät
DE102006058185B4 (de) EEPROM und Herstellungsverfahren
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE102006023730A1 (de) Speicherzellenfeld und Verfahren zu dessen Herstellung
DE102005036548A1 (de) Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE102007016288A1 (de) Integrierter Schaltkreis und Verfahren zum Herstellen einer Kontaktanordnung und einer Verbindungsanordnung
DE102006053435A1 (de) Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen
DE102007046039A1 (de) Integrierte Schaltung mit Strukturen, die in verschiedenen Dichten angeordnet sind, und Verfahren zur Herstellung einer integrierten Schaltung
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE19541469A1 (de) Halbleitervorrichtung mit einem maskenprogrammierbaren Speicher und Herstellungsverfahren derselben
DE102020108091B4 (de) Halbleitervorrichtung
DE102006045125B4 (de) Feldeffekttransistoranordnung, Speichereinrichtung und Verfahren zur Herstellung solcher sowie einer 3D-Polysiliziumstruktur
DE102020108092A1 (de) Halbleitervorrichtungen
EP1342269B1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zu deren herstellung
DE102008004510B4 (de) Integrierte Schaltung
DE10341795A1 (de) Halbleiterspeichervorrichtung
DE102006054969A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection