DE102013101327B4 - Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement - Google Patents

Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement Download PDF

Info

Publication number
DE102013101327B4
DE102013101327B4 DE102013101327.9A DE102013101327A DE102013101327B4 DE 102013101327 B4 DE102013101327 B4 DE 102013101327B4 DE 102013101327 A DE102013101327 A DE 102013101327A DE 102013101327 B4 DE102013101327 B4 DE 102013101327B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
major surface
semiconductor
encapsulation layer
selectively removing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102013101327.9A
Other languages
English (en)
Other versions
DE102013101327A1 (de
Inventor
Edward Fuergut
Joachim Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013101327A1 publication Critical patent/DE102013101327A1/de
Application granted granted Critical
Publication of DE102013101327B4 publication Critical patent/DE102013101327B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Herstellen eines oder mehrerer HalbleiterBauelemente, wobei das Verfahren Folgendes umfasst:
Bereitstellen eines oder mehrerer Halbleiterchips mit jeweils einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, wobei der oder die Halbleiterchips jeweils ein elektrisches Bauelement bei der ersten Hauptfläche umfasst; und
selektives Entfernen von Material von dem oder den Halbleiterchips an der zweiten Hauptfläche mit Ausnahme eines vordefinierten Abschnitts, so dass an der zweiten Hauptfläche eine nicht planare Oberfläche zurückbleibt, weiterhin umfassend das Aufbringen einer Kapselungsschicht über dem oder den Halbleiterchips vor dem selektiven Entfernen des Materials von dem Halbleiterchip an der zweiten Hauptfläche, wobei das Aufbringen der Kapselungsschicht das Aufbringen der Kapselungsschicht auf die erste Hauptfläche und die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenflächen umfasst, so dass die Kapselungsschicht eine erste Hauptfläche, die der ersten Hauptfläche des oder der Halbleiterchips zugewandt ist, und eine zweite Hauptfläche, die koplanar zu der zweiten Hauptfläche des oder der Halbleiterchips verläuft, umfasst.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiter-Bauelements und ein Halbleiter-Bauelement.
  • ALLGEMEINER STAND DER TECHNIK
  • Es gibt eine steigende Marktnachfrage nach kleineren, leichteren, leistungsfähigeren Elektronikeinrichtungen und Elektronikeinrichtungen mit höheren Leistungsdichten, insbesondere zum Einsatz in elektrischen Wandlereinrichtungen zum Maximieren von Energieumwandlungseffizienzen beispielsweise bei Solar- oder Windkraftanlagen. Es ist immer wichtiger geworden, Energieverluste, die beispielsweise durch elektrische Widerstände in diesen Einrichtungen verursacht werden, zu minimieren. Die Entwicklung von kompakteren Halbleiter-Bauelementen und jenen mit vergrößerter Funktionalität hat zu dünneren Halbleiterchips und Packaging-Technologien wie etwa Wafer-Level-Packaging (WLP) geführt. Die Entwicklung von kompakteren Halbleiter-Bauelementen hat insbesondere zu dünneren Elektronikeinrichtungen, insbesondere zu dünneren vertikalen Leistungstransistoren, geführt. In der Regel weisen vertikale Leistungstransistoren zwei Kontakte auf einer Fläche und einen Kontakt auf einer gegenüberliegenden Fläche auf, und im eingeschalteten Stadium fließt Strom von einem Source-Kontakt auf einer Fläche zu einem Drain-Kontakt auf der anderen Fläche. Deshalb weist der vertikale Leistungstransistor zwischen dem Drain- und Source-Anschluss einen Einschaltwiderstand auf, so dass das Herstellen eines dünneren vertikalen Leistungstransistors ein möglicher Weg ist, um den Einschaltwiderstand des Transistors zu senken.
  • US 2009/0146760 A1 offenbart einen Halbleiterchip, der eine vertikale Zwischenverbindung aufweist. Die vertikale Zwischenverbindung ist gebildet aus einem oberen Teil, der aus Gräben gebildet ist, die von einer ersten Oberfläche des Chips aus geätzt sind. Die Gräben sind mit leitfähigem Material gefüllt. Die vertikale Zwischenverbindung weist einen weiteren unteren Teil auf, der geformt ist durch ein Wegätzen des Chips unterhalb der Gräben von einer zweiten Oberfläche des Chips aus. Die so gebildete Vertiefung ist mit Kupfer plattiert.
  • US 5 814 889 A offenbart einen Halbleiterchip, der ein mit Metall beschichtetes Sackloch aufweist.
  • US 4 982 266 A offenbart einen Halbleiterchip mit einer oberen polykristallinen Siliziumschicht, die eine Oberfläche bereitstellt, mit der eine obere Oberfläche einer aktiven Schaltung an einen anderen Wafer gebondet werden kann.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Halbleiter-Bauelements und ein Halbleiter-Bauelement bereitzustellen, mit einem sehr dünnen Halbleiterchip. Die Aufgabe wird gelöst mit den Merkmalen der angefügten unabhängigen Ansprüche.
  • Figurenliste
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis der Offenbarung zu vermitteln und sind in diese Patentschrift aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien der Offenbarung. Andere Variationen und viele der beabsichtigten Vorteile von Ausführungsformen ergeben sich ohne Weiteres, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
    • 1 zeigt ein Flussdiagramm für ein beispielhaftes Verfahren zum Herstellen eines Halbleiter-Bauelements gemäß einem ersten Aspekt;
    • 2A - 2G zeigen schematische Querschnittsseitenansichtsdarstellungen (2A - 2F) und eine Draufsichtsdarstellung (2G), um ein beispielhaftes Verfahren zum Herstellen eines Halbleiter-Bauelements gemäß der Offenbarung zu veranschaulichen;
    • 3A, 3B zeigen schematische Querschnittsseitenansichtsdarstellungen, um ein beispielhaftes Verfahren zum Herstellen eines Halbleiter-Bauelements gemäß der Offenbarung zu veranschaulichen;
    • 4A, 4B zeigen schematische Querschnittsseitenansichtsdarstellungen, um ein beispielhaftes Verfahren zum Herstellen eines Halbleiter-Bauelements gemäß der Offenbarung zu veranschaulichen;
    • 5A, 5B zeigen eine schematische Querschnittsseitenansichtsdarstellung (5A) und eine Draufsichtsdarstellung (5B) einer Elektronikeinrichtung gemäß einem zweiten Aspekt; und
    • 6A, 6B zeigen eine schematische Querschnittsseitenansichtsdarstellung (6A) und eine Draufsichtsdarstellung (6B) einer beispielhaften Elektronikeinrichtung gemäß der Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG VON VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
  • Die Beispiele eines Verfahrens zum Herstellen eines Halbleiter-Bauelements und die Beispiele eines Halbleiter-Bauelements können verschiedene Arten von Halbleiterchips oder von in die Halbleiterchips integrierten Schaltungen verwenden, unter ihnen integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, Sensorschaltungen, MEMS (mikro-elektromechanische Systeme), integrierte Leistungsschaltungen, Chips mit integrierten passiven Elementen usw. Die Ausführungsformen können auch Halbleiterchips verwenden, die Transistorstrukturen oder vertikale Transistorstrukturen umfassen, beispielsweise IGBT-Strukturen (Insulated Gate Bipolar Transistor) oder allgemein Transistorstrukturen, bei denen mindestens ein elektrisches Kontaktpad auf einer ersten Hauptfläche des Halbleiterchips angeordnet ist und mindestens ein anderes elektrisches Kontaktpad auf einer zweiten Hauptfläche des Halbleiterchips gegenüber der ersten Hauptfläche des Halbleiterchips angeordnet ist.
  • Bei mehreren Beispielen werden Schichten oder Schichtstapel aufeinander aufgebracht oder Materialien werden auf Schichten aufgebracht oder abgeschieden. Es versteht sich, dass alle solche Ausdrücke wie „aufgebracht“ oder „abgeschieden“ so gut wie alle Arten und Techniken des Aufbringens von Schichten aufeinander abdecken sollen. Insbesondere sollen sie Techniken abdecken, bei denen Schichten auf einmal als Ganzes aufgebracht werden, wie beispielsweise Laminiertechniken, sowie Techniken, bei denen Schichten auf sequentielle Weise abgeschieden werden, wie beispielsweise Sputtern, Plattieren, Ausformen, CVD usw.
  • Die Halbleiterchips können Kontaktelemente oder Kontaktpads auf einer oder mehreren ihrer äußeren Oberflächen umfassen, wobei die Kontaktelemente zum elektrischen Kontaktieren der Halbleiterchips dienen. Die Kontaktelemente können eine beliebige gewünschte Form oder Gestalt besitzen. Sie können beispielsweise die Form von Kontaktflecken aufweisen, d.h. flache Kontaktschichten auf einer äußeren Oberfläche des Halbleiter-Package. Die Kontaktelemente oder Kontaktpads können aus einem beliebigen elektrisch leitenden Material hergestellt sein, z.B. aus einem Metall wie Aluminium, Gold oder Kupfer, als Beispiel, oder einer Metalllegierung oder einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial.
  • Die Halbleiterchips sind mit einer Vergussmasse oder einem kapselnden Material bedeckt. Das kapselnde Material kann ein beliebiges elektrisch isolierendes Material wie beispielsweise eine beliebige Art von Formmaterial oder gießfähigem Material, eine beliebige Art von Epoxidmaterial oder eine beliebige Art von Harzmaterial sein. In Spezialfällen könnte es vorteilhaft sein, ein leitendes Vergussmassenmaterial zu verwenden. Während des Prozesses des Bedeckens der Halbleiterchips oder Dies mit dem kapselnden Material kann ein Wafer-Level-Packaging-Prozess ausgeführt werden. Halbleiterchips können auf einem Träger mit zum Beispiel der Form eines Wafer angeordnet werden und werden somit weiter unten als ein „rekonfigurierter Wafer“ bezeichnet. Es versteht sich jedoch, dass der Halbleiterchipträger nicht auf die Form und Gestalt eines Wafer begrenzt ist, sondern eine beliebige Größe und Gestalt und ein beliebiges geeignetes darin eingebettetes Array aus Halbleiterchips aufweisen kann.
  • 1 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleiter-Bauelements gemäß einem ersten Aspekt. Das Verfahren 100 umfasst: Bereitstellen eines Halbleiterchips mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, wobei der Halbleiterchip ein elektrisches Bauelement bei der ersten Hauptfläche (101) umfasst und selektives Entfernen des Halbleiterchips an der zweiten Hauptfläche mit Ausnahme eines vordefinierten Abschnitts (102).
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann das elektrische Bauelement beispielsweise einen Transistor beinhalten, insbesondere einen oder mehrere eines MOS-Transistors, eines vertikalen Transistors, eines Leistungstransistors, eines vertikalen Leistungstransistors oder eines IGBT-Transistors. Der Transistor kann mindestens ein Kontaktelement auf einer Seite und mindestens ein Kontaktelement auf der anderen Seite umfassen, insbesondere Source- und Gate-Kontakte auf einer Seite und einen Drain-Kontakt auf der anderen Seite.
  • Der das elektrische Bauelement umfassende Halbleiterchip kann auf eine in der Technik bekannte Weise auf einem Halbleiter-Wafer im Voraus hergestellt worden sein. Danach kann der Halbleiterchip zerlegt oder aus dem Halbleiter-Wafer herausgesägt worden sein, so dass er ein frei handhabbarer und platzierbarer Halbleiterchip ist. Als solches kann der Halbleiterchip beispielsweise durch eine Pick-and-Place-Maschine auf einem geeigneten Träger platziert werden, um alle die Prozessschritte durchzuführen, die weiter unten ausführlicher beschrieben werden. Gemäß einer Ausführungsform kann der Halbleiterchip auf dem Träger zusammen mit mehreren anderen Halbleiterchips platziert werden, die hinsichtlich Form und Funktion mit dem einen Halbleiterchip identisch sein können.
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann der vordefinierte Abschnitt symmetrisch zu einer Mittelachse des Halbleiterchips angeordnet sein, wie beispielsweise in der Form eines Kreuzes, was in einer Ausführungsform unten gezeigt ist.
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann der vordefinierte Abschnitt einen Umfangskantenabschnitt enthalten oder daraus bestehen.
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann das selektive Entfernen des Halbleiterchips an der zweiten Hauptfläche prinzipiell durch ein beliebiges mechanisches Materialbearbeitungsverfahren wie beispielsweise Bohren, Schleifen, Polieren usw. durchgeführt werden. Ein Beispiel für das Entfernen des Halbleitermaterials ist chemischmechanisches Polieren (CMP).
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann das selektive Entfernen des Halbleiterchips an der zweiten Hauptfläche beispielsweise durch Ätzen wie etwa beispielsweise reaktives Ätzen, chemisches Ätzen, Plasmaätzen, Ionenstrahlätzen oder reaktives Ionenstrahlätzen durchgeführt werden. Damit das Ätzen automatisch an einem gewünschten Ort stoppt, kann ein Ätzstoppgebiet in dem Halbleiterchip ausgebildet werden. Das Ätzstoppgebiet kann beispielsweise durch selektives Dotieren des Halbleiterchips von der ersten Hauptfläche aus ausgebildet werden. Durch den Dotierprozess kann in dem Halbleiterchip eine Schicht mit relativ hoher Dotierkonzentration in einem gewünschten Abstand von der ersten Hauptfläche erzeugt werden. Die Dotierung kann beispielsweise durch Ionenimplantierungsdotierung sowie durch Diffusionsdotierung durchgeführt werden. Die Dotierung führt zu einer signifikanten Reduktion der Ätzrate des dotierten Halbleitermaterials im Vergleich zu undotiertem Halbleitermaterial, so dass das Ätzen automatisch stoppt, wenn die Dotierzone erreicht ist.
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann eine Maskenschicht auf dem Umfangskantenabschnitt der zweiten Hauptfläche aufgebracht werden. Die Maskenschicht sollte gegenüber dem Ätzmittel ausreichend beständig sein, so dass garantiert wird, dass das Halbleitermaterial bei der Maskenschicht durch den Ätzprozess nicht entfernt wird. Falls das Ätzen durch eine beliebige Art von gerichtetem Ätzen wie beispielsweise Ionenstrahlätzen ausgeführt wird, wird auch garantiert, dass keine Unterätzung von Halbleitermaterial unter der Maskenschicht stattfindet.
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann weiterhin vorgesehen werden, dass eine Kapselungsschicht auf den Halbleiterchip aufgebracht wird, bevor der Halbleiterchip selektiv an der zweiten Hauptfläche entfernt wird. Die Kapselungsschicht kann auf unterschiedliche Weisen auf den Halbleiterchip aufgebracht werden. Unten werden Ausführungsformen gezeigt und beschrieben, die sich grundlegend voneinander durch die Weise des Aufbringens und Bearbeitens der Kapselungsschicht unterscheiden.
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 wird das selektive Entfernen des Halbleiterchips ausgeführt, bis eine Dicke des Halbleiterchips zwischen der ersten und zweiten Hauptfläche erreicht ist, die kleiner ist als 100 µm.
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann der vordefinierte Abschnitt insbesondere stabilisierende oder versteifende Funktionen aufweisen, um den dünnen Halbleiterchip zu stützen und zu stabilisieren. Zu diesem Zweck kann der vordefinierte Abschnitt bezüglich einer Mittelachse des Halbleiterchips symmetrisch angeordnet sein. Der vordefinierte Abschnitt kann beispielsweise in einer Draufsicht die Form eines Kreuzes aufweisen, was in einer Ausführungsform unten gezeigt wird.
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann der vordefinierte Abschnitt gemäß einem oder mehreren der Natur, der Funktionalität und der Struktur des elektrischen Bauelements angeordnet sein. Falls insbesondere das elektrische Bauelement einen Transistor wie etwa beispielsweise einen vertikalen Transistor beinhaltet und falls das elektrische Bauelement auch weitere Bauelemente, Elemente oder Schaltungen wie etwa Logikschaltungen beinhaltet, könnte es vorteilhaft sein, den Halbleiterchip nur in dem Bereich des vertikalen Transistors zu verdünnen, so dass der vordefinierte Abschnitt im Wesentlichen aus dem verbleibenden Bereich besteht, wo ein Verdünnen nicht notwendig ist und sogar nicht wünschenswert ist. In dem verbleibenden Bereich kann sich beispielsweise ein Speicher wie etwa ein Flash-Speicher, ein passives Bauelement oder irgendeine Logikschaltungsanordnung bei der Hauptfläche befinden, so dass für das Verdünnen und für das Entfernen des Halbleitermaterials unter diesen Bauelementen keine Notwendigkeit besteht.
  • Gemäß einer Ausführungsform des Verfahrens 100 von 1 wird ein elektrisches Kontaktelement auf der zweiten Hauptfläche aufgebracht, insbesondere auf einem Kontaktpad auf der zweiten Hauptfläche, und nach dem Schritt des selektiven Entfernens des Halbleiterchips. Falls insbesondere nur ein Bereich unter einem vertikalen Leistungstransistor entfernt worden ist, kann eine Metallkontaktschicht in den leeren Raum gefüllt werden, um einen Kontakt zu der unteren Elektrode, insbesondere der Drain-Elektrode des vertikalen Leistungstransistors, herzustellen.
  • In den 2A - 2G wird ein Beispiel dargestellt, bei dem eine Verkapselungsschicht auf die erste Hauptfläche und Seitenflächen des Halbleiterchips, die die erste Hauptfläche und die zweite Hauptfläche verbinden, aufgebracht wird. Folglich umfasst die Kapselungsschicht eine erste Hauptfläche, die der ersten Hauptfläche des Halbleiterchips zugewandt ist, und eine zweite Hauptfläche, die koplanar zu der zweiten Hauptfläche des Halbleiterchips verläuft.
  • 2A zeigt eine schematische Querschnittsseitenansichtsdarstellung eines Halbleiterchips 200. Der Halbleiterchip 200 umfasst eine erste Hauptfläche 201 und eine zweite Hauptfläche 202 und die erste Hauptfläche 201 und die zweite Hauptfläche 202 verbindende Seitenflächen 205. Eine Schutzschicht 203 ist an der ersten Hauptfläche 201 vorgesehen. In einem Abstand d von der ersten Hauptfläche 201 ist eine Ätzstoppschicht 204 vorgesehen. Die Ätzstoppschicht 204 kann aus einer Schicht mit einer relativ hohen Dotierkonzentration innerhalb des Halbleitermaterials des Halbleiterchips 200 bestehen. Der Halbleiterchip 200 kann ein elektrisches Bauelement wie etwa einen vertikalen Transistor zwischen der Ätzstoppschicht 204 und der ersten Hauptfläche 201 umfassen. Die dotierte Ätzstoppschicht 204 kann außerdem als eine Elektrodenschicht des vertikalen Transistors fungieren.
  • 2B zeigt den durch eine Kapselungsschicht 210 gekapselten Halbleiterchip 200. Die Kapselungsschicht wird derart auf den Halbleiterchip 200 aufgebracht, dass sie die erste Hauptfläche 201 und die Seitenflächen 205 des Halbleiterchips 200 bedeckt. Die Kapselungsschicht 210 umfasst somit eine erste Hauptfläche 211, die der ersten Hauptfläche 201 des Halbleiterchips 200 zugewandt ist, und eine zweite Hauptfläche 212, die koplanar zu der zweiten Hauptfläche 202 des Halbleiterchips 200 verläuft. Wie in der Draufsicht von 2G ersichtlich ist, kann der Halbleiterchip 200 eine rechteckige, insbesondere quadratische Form aufweisen, die vier Seitenflächen 205 umfasst, wobei alle vier Seitenflächen 205 von der Kapselungsschicht 210 bedeckt sind. Die Kapselungsschicht 210 kann beispielsweise aus einem Harzmaterial wie etwa beispielsweise einem Epoxidharzmaterial bestehen.
  • 2C zeigt den gekapselten Halbleiterchip 200 nach dem Aufbringen einer lichtempfindlichen Schicht 220 auf der ersten Hauptfläche 211 und der zweiten Hauptfläche 212 der Kapselungsschicht 210.
  • 2D zeigt das gekapselte Halbleiter-Bauelement nach dem Strukturieren der lichtempfindlichen Schicht 220. Die lichtempfindliche Schicht 220 ist derart strukturiert, dass auf der ersten Hauptfläche 211 der Kapselungsschicht 210 eine lichtempfindliche Schicht 220.1 erhalten wird, die im Wesentlichen eine Maskenschicht zum Maskieren eines Gebiets unter der lichtempfindlichen Schicht 220.1 ist, in dem sich kein Halbleiterchip vertikal unter der lichtempfindlichen Schicht 220.1 befindet. Auf der zweiten Hauptfläche 212 der Kapselungsschicht 210 und der zweiten Hauptfläche 202 des Halbleiterchips 200 ist die lichtempfindliche Schicht derart strukturiert, dass eine lichtempfindliche Schicht 220.2 erhalten wird, die die zweite Hauptfläche 212 der Kapselungsschicht 210 und außerdem einen Umfangskantenabschnitt 202.1 der zweiten Hauptfläche 202 des Halbleiterchips 200 vollständig bedeckt. Wie in der Draufsicht von 2G ersichtlich ist, sind der Umfangskantenabschnitt 202.1 und der entsprechende Umfangsvorsprung 230 ein ringartiger geschlossener Umfangskantenabschnitt.
  • 2E zeigt das gekapselte Bauelement nach dem Entfernen jener Abschnitte der Kapselungsschicht 210 und des Halbleiterchips 200, die nicht durch die lichtempfindlichen Schichten 220.1 und 220.2 maskiert worden sind. Insbesondere wird ein von der ersten Hauptfläche 201 des Halbleiterchips 200 bis zur ersten Hauptfläche 211 der Kapselungsschicht 210 reichender Abschnitt der Kapselungsschicht 210 beispielsweise durch Ätzen entfernt. Gleichermaßen wird ein von der zweiten Hauptfläche 202 des Halbleiterchips 200 bis zu der Ätzstoppschicht 204 reichender Abschnitt des Halbleiterchips 200 mit Ausnahme eines Umfangsvorsprungssabschnitts 230 entfernt, der aufgrund der Maskierung des Umfangskantenabschnitts 202.1 durch die lichtempfindliche Schicht 220.2 zurückgeblieben ist. Das Ätzen dieser Abschnitte der Kapselungsschicht 210 und des Halbleiterchips 200 kann durch ein beliebiges herkömmliches gerichtetes Ätzverfahren wie beispielsweise Ionenstrahlätzen oder reaktives Ionenstrahlätzen durchgeführt werden. Die Höhe des Umfangsvorsprungs 230 kann in einem Bereich von 100 µm bis 700 µm liegen. Es ist auch möglich, dass nicht der ganze von der ersten Hauptfläche 201 des Halbleiterchips 200 bis zu der ersten Hauptfläche 211 der Kapselungsschicht 210 reichende Abschnitt der Kapselungsschicht 210 entfernt wird, dass es aber stattdessen aus welchen Gründen auch immer etwas seitliche räumliche Selektivität gibt.
  • 2F zeigt das gekapselte Bauelement nach dem Entfernen der lichtempfindlichen Maskenschichten 220.1 und 220.2 und auch dem Entfernen der Schutzschicht 203 auf der ersten Hauptfläche 201 des Halbleiterchips 200. In einem nächsten Prozessschritt können elektrische Kontaktpads auf der ersten Hauptfläche 201 und der zweiten Hauptfläche 202 des Halbleiterchips 200 mit geeigneten elektrischen Kontaktelementen verbunden werden. Beispielsweise können metallische Kontaktelemente auf den Kontaktpads des Halbleiterchips 200 ausgebildet und beispielsweise mit Hilfe einer Umverdrahtungsschicht mit externen elektrischen Kontaktelementen des Halbleiter-Bauelements verbunden werden. Der resultierende Halbleiterchip 200 kann eine Dicke von etwa 100 µm aufweisen. 2G zeigt eine Draufsicht auf das Bauelement wie in 2F gezeigt.
  • Die 3A, 3B zeigen schematische Querschnittsseitenansichtsdarstellungen eines weiteren Beispiels eines Verfahrens zum Herstellen eines Halbleiter-Bauelements. Der Unterschied zu der vorausgegangenen Ausführungsform liegt darin, dass ein Umfangsvorsprung hergestellt werden soll, der eine geringere Höhe als der Umfangsvorsprung 230 aufweist.
  • 3A zeigt ein gekapseltes Bauelement 300, das dem in 2D gezeigten prinzipiell ähnlich ist. Der Unterschied besteht darin, dass das Bauelement, wie das in 2B gezeigte, in einem vorausgegangenen Schritt durch Entfernen der Kapselungsschicht 310 und des Halbleiterchips 300 von ihren jeweiligen zweiten Hauptflächen 312 und 302 verdünnt worden ist. Das Entfernen kann entweder durch Schleifen oder chemischmechanisches Polieren (CMP) erfolgen. Auf diese Weise kann der Halbleiterchip 300 bis zu einer Dicke von etwa 200 µm verdünnt werden. Danach kann eine strukturierte lichtempfindliche Schicht 320.2 auf die zweite Hauptfläche 312 der Kapselungsschicht 310 und einem Umfangskantenabschnitt 320.1 der zweiten Hauptfläche 302 des Halbleiterchips 300 aufgebracht werden.
  • 3B zeigt das resultierende Halbleiter-Bauelement nach dem Durchführen der gleichen Schritte wie in Verbindung mit 2B und 2F beschrieben. Infolgedessen wird ein Halbleiterchip erhalten, dessen Dicke etwa 100 µm beträgt, wohingegen die Höhe des Umfangsvorsprungs 330 im Bereich von 100 µm bis 200 µm liegen kann.
  • Die 4A, 4B zeigen schematische Querschnittsseitenansichtsdarstellungen eines Beispiels eines Verfahrens zum Herstellen eines Halbleiter-Bauelements, bei dem die Kapselungsschicht auf die zweite Hauptfläche des Halbleiterchips und die erste Hauptfläche und die zweite Hauptfläche des Halbleiterchips verbindende Seitenflächen aufgebracht wird, bevor der Halbleiterchip an der zweiten Hauptfläche selektiv entfernt wird. Infolgedessen umfasst die Kapselungsschicht eine erste Hauptfläche, die koplanar zu der ersten Hauptfläche des Halbleiterchips verläuft, und eine zweite Hauptfläche, die der zweiten Hauptfläche des Halbleiterchips zugewandt ist.
  • 4A zeigt einen Halbleiterchip 400, der hinsichtlich Form und Funktion den Halbleiterchips 200 und 300 der vorausgegangenen Ausführungsformen ähnlich sein kann. Der Halbleiterchip 400 umfasst eine erste Hauptfläche 401 und eine zweite Hauptfläche 402 und Seitenflächen 405 und eine Schutzschicht 420 wird auf der ersten Hauptfläche 401 abgeschieden. Zudem wird eine Kapselungsschicht 410 auf die zweite Hauptfläche 402 und Seitenflächen 405, die die erste Hauptfläche 401 und die zweite Hauptfläche 402 verbinden, aufgebracht, so dass die Kapselungsschicht 410 eine erste Hauptfläche 411 umfasst, die koplanar zu der ersten Hauptfläche 401 des Halbleiterchips 400 verläuft, und eine zweite Hauptfläche 412, die der zweiten Hauptfläche 402 des Halbleiterchips 400 zugewandt ist. Eine Ätzstoppschicht 404 wird in dem Halbleiterchip 400 in einem Abstand von der ersten Hauptfläche 401 auf die gleiche Weise erzeugt, wie bereits in den vorausgegangenen Ausführungsformen erläutert.
  • 4B zeigt das gekapselte Bauelement nach dem selektiven Entfernen eines Abschnitts der Kapselungsschicht 410 und dem selektiven Entfernen eines Abschnitts des Halbleiterchips 400. Zuerst wird die Kapselungsschicht 410 von der zweiten Hauptfläche 412 beispielsweise durch Schleifen oder chemischmechanisches Polieren entfernt, bis die zweite Hauptfläche 402 des Halbleiterchips 400 erreicht ist, oder sogar noch weiter, falls ein Umfangsvorsprung 430 gewünscht ist, die von kleinerer Höhe ist. Dann wird eine lichtempfindliche Schicht auf der zweiten Hauptfläche der Kapselungsschicht 410 aufgebracht, die koplanar zu der zweiten Hauptfläche 402 des Halbleiterchips 400 verläuft, und danach wird die lichtempfindliche Schicht strukturiert, so dass sie nur die Kapselungsschicht 410 und einen Umfangsabschnitt der zweiten Hauptfläche 402 des Halbleiterchips 400 maskiert. Dann wird der Halbleiterchip 400 ab der zweiten Hauptfläche 402 geätzt, bis die Ätzstoppschicht 404 erreicht ist. Dieses beispielhafte Verfahren kann mit jedem Merkmal oder jeder Ausführungsform kombiniert werden, das oder die oben in Verbindung mit 1 bis 3 beschrieben wurde.
  • Die 5A, 5B zeigen eine schematische Querschnittsseitenansichtsdarstellung (5A) und eine Draufsichtsdarstellung (5B) eines Halbleiter-Bauelements gemäß einem zweiten Aspekt. Das Halbleiter-Bauelement 500 umfasst einen Halbleiterchip 510 mit einer ersten Hauptfläche 511 und einer zweiten Hauptfläche 512 gegenüber der ersten Hauptfläche 511 und einem sich in einem rechten Winkel bezüglich der Ebene der zweiten Hauptfläche 512 erstreckendem Vorsprung 520.
  • Gemäß einer Ausführungsform des Halbleiter-Bauelements 500 von 5 kann der Vorsprung 520 als ein Umfangsvorsprung konfiguriert sein, die mit einem Umfangskantenabschnitt 512.1 der zweiten Hauptfläche 512 des Halbleiterchips 510 verbunden ist. Der Vorsprung kann jedoch eine beliebige andere Form und Gestalt umfassen.
  • Gemäß einer Ausführungsform des Halbleiter-Bauelements 500 umfasst der Halbleiterchip 510 eine dotierte Schicht 530 an der zweiten Hauptfläche 512. Die dotierte Schicht 530 kann aus einer zuvor hergestellten und für das Herstellen des Halbleiter-Bauelements 500 verwendeten Ätzstoppschicht resultieren. Die dotierte Schicht 530 kann als eine Elektrodenschicht für ein elektrisches Bauelement wie etwa beispielsweise einem in den Halbleiterchip 510 eingebauten vertikalen Transistor verwendet werden.
  • Gemäß einer Ausführungsform des Halbleiter-Bauelements 500 umfasst das Bauelement weiterhin eine auf Umfangsweise an allen Seitenflächen 505 des Halbleiterchips 510 angebrachte Kapselungsschicht 550. Die Kapselungsschicht 550 kann aus einem beliebigen der Materialien, wie sie zuvor in Verbindung mit 1 bis 4 angedeutet wurden, hergestellt sein. Eine untere Fläche der Kapselungsschicht 550 kann koplanar zu einer unteren Fläche der Vorsprungssfläche 520 verlaufen. Es kann jedoch auch der Fall sein, dass die untere Fläche der Kapselungsschicht 550 über die untere Fläche des Vorsprungs 520 hinausreicht.
  • Gemäß einer Ausführungsform des Halbleiter-Bauelements 500 umfasst der Halbleiterchip 510 ein elektrisches Bauelement 540. Das elektrische Bauelement 540 kann beispielsweise aus einem vertikalen Transistor mit Elektrodenanschlüssen 531 und 532 auf der ersten Hauptfläche 511 und einem Elektrodenanschluss auf der zweiten Hauptfläche 512 bestehen, die beispielsweise aus der dotierten Schicht 530 bestehen können.
  • Gemäß einer Ausführungsform des Halbleiter-Bauelements 500 besteht der Umfangsvorsprung 520 aus dem Halbleitermaterial des Halbleiterchips 510 und ist zusammenhängend mit dem Halbleiterchip 510 ausgebildet, da das Halbleiter-Bauelement 500 durch ein Verfahren ausgebildet werden kann, wie es in Verbindung mit einer der vorausgegangenen 1 - 4 umrissen wurde.
  • Gemäß einer Ausführungsform des Halbleiter-Bauelements 500 liegt eine Dicke des Halbleiterchips 510 zwischen der ersten Hauptfläche 511 und der zweiten Hauptfläche 512 unter 100 µm. Gemäß einer Ausführungsform kann der Vorsprung 520 eine Höhe in einem Bereich von 100 µm bis 700 µm aufweisen.
  • Die 6A, 6B zeigen eine schematische Querschnittsseitenansichtsdarstellung (6A) und eine Draufsichtsdarstellung (6B) eines Halbleiter-Bauelements gemäß der Offenbarung. Das Halbleiter-Bauelement 600 umfasst einen Halbleiterchip 610 mit einer ersten Hauptfläche 611 und einer zweiten Hauptfläche 612 gegenüber der ersten Hauptfläche 611.
  • Das Halbleiter-Bauelement 600 umfasst eine mit der zweiten Hauptfläche 612 verbundene und sich in einem rechten Winkel zu der Ebene der zweiten Hauptfläche 612 des Halbleiterchips 610 erstreckender Vorsprung 650. Der Vorsprung 650 kann auf die gleiche Weise wie der Umfangsvorsprung 670 der vorausgegangenen Ausführungsform von 5 und wie in Verbindung mit 1 - 5 erklärt hergestellt werden, nämlich durch Aufbringen einer Maskenschicht wie der lichtempfindlichen Maskenschicht 220.2 in 2D auf die zweite Hauptfläche des Halbleiterchips, wobei die Maskenschicht den Zweck hat, jene Abschnitte zu maskieren, die nicht geätzt werden sollen. Deshalb besteht der Vorsprung 650 aus dem gleichen Halbleitermaterial wie der Halbleiterchip 610 und hängt auch mit dem Halbleiterchip 610 zusammen. Wie in der Draufsichtsdarstellung von 6B ersichtlich ist, kann der Vorsprung 650 die Form eines Kreuzes aufweisen, was bedeutet, dass während des Fabrikationsprozesses nur die mit dem Bezugszeichen 660 bezeichneten vier Bereiche durch den Ätzprozess entfernt werden. Es ist auch möglich, dass der Halbleiterchip 610 mehr als ein elektrisches Bauelement umfasst, wie beispielsweise vier elektrische Bauelemente, von denen sich jedes in einem der vier Bereiche 660 befindet. Die weggeätzten Abschnitte in den Bereichen 660 können dann zum Einfüllen eines elektrisch leitenden Materials zum Kontaktieren der unteren Elektrodenanschlüsse der vier elektrischen Bauelemente verwendet werden.
  • Der Vorsprung 650 kann jedoch eine beliebige andere gewünschte Form und Struktur besitzen. Sie kann bezüglich einer Mittelachse des Halbleiterchips symmetrisch angeordnet sein, kann aber auch anderen Struktur- oder Designkonzepten folgen. Beispielsweise kann, wie oben angedeutet wurde, der Vorsprung 650 in Abschnitten vorliegen, die nicht verdünnt zu werden brauchen, wie beispielsweise Logikschaltungsabschnitten oder Speicherabschnitten des einen oder der mehreren elektrischen Bauelemente des Halbleiterchips, wohingegen andere Abschnitte des Halbleiterchips, wo ein vertikaler Transistor vorliegt, verdünnt worden sind.

Claims (20)

  1. Verfahren zum Herstellen eines oder mehrerer HalbleiterBauelemente, wobei das Verfahren Folgendes umfasst: Bereitstellen eines oder mehrerer Halbleiterchips mit jeweils einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, wobei der oder die Halbleiterchips jeweils ein elektrisches Bauelement bei der ersten Hauptfläche umfasst; und selektives Entfernen von Material von dem oder den Halbleiterchips an der zweiten Hauptfläche mit Ausnahme eines vordefinierten Abschnitts, so dass an der zweiten Hauptfläche eine nicht planare Oberfläche zurückbleibt, weiterhin umfassend das Aufbringen einer Kapselungsschicht über dem oder den Halbleiterchips vor dem selektiven Entfernen des Materials von dem Halbleiterchip an der zweiten Hauptfläche, wobei das Aufbringen der Kapselungsschicht das Aufbringen der Kapselungsschicht auf die erste Hauptfläche und die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenflächen umfasst, so dass die Kapselungsschicht eine erste Hauptfläche, die der ersten Hauptfläche des oder der Halbleiterchips zugewandt ist, und eine zweite Hauptfläche, die koplanar zu der zweiten Hauptfläche des oder der Halbleiterchips verläuft, umfasst.
  2. Verfahren nach Anspruch 1, wobei der vordefinierte Abschnitt einen Umfangskantenabschnitt enthält.
  3. Verfahren nach Anspruch 1 oder 2, weiterhin umfassend ein Ausbilden eines Ätzstoppgebiets in dem Halbleiterchip.
  4. Verfahren nach Anspruch 3, wobei das Ausbilden des Ätzstoppgebiets ein selektives Dotieren des Halbleiterchips von der ersten Hauptfläche aus umfasst, um das Ätzstoppgebiet auszubilden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das selektive Entfernen des Halbleiterchips ein Ätzen des Halbleiterchips von der zweiten Hauptfläche aus zu dem Ätzstoppgebiet umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, weiterhin umfassend das Aufbringen einer Maskenschicht über einem oder dem Umfangskantenabschnitt der zweiten Hauptfläche vor dem selektiven Entfernen von Material von dem Halbleiterchip an der zweiten Hauptfläche.
  7. Verfahren nach Anspruch 1, weiterhin umfassend ein selektives Entfernen der Kapselungsschicht zwischen der ersten Hauptfläche des Halbleiterchips und der ersten Hauptfläche der Kapselungsschicht.
  8. Verfahren nach Anspruch 1, wobei das selektive Entfernen ein selektives Entfernen der Kapselungsschicht an der zweiten Hauptfläche der Kapselungsschicht zusammen mit dem Material des Halbleiterchips an der zweiten Hauptfläche des Halbleiterchips umfasst.
  9. Verfahren nach Anspruch 1 oder Anspruch 8, wobei das Entfernen der Kapselungsschicht und des Halbleiterchips ein Schleifen oder chemisch-mechanische Polieren umfasst.
  10. Verfahren zum Herstellen eines oder mehrerer HalbleiterBauelemente, wobei das Verfahren Folgendes umfasst: Bereitstellen eines oder mehrerer Halbleiterchips mit jeweils einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, wobei der oder die Halbleiterchips jeweils ein elektrisches Bauelement bei der ersten Hauptfläche umfasst; und selektives Entfernen von Material von dem oder den Halbleiterchips an der zweiten Hauptfläche mit Ausnahme eines vordefinierten Abschnitts, so dass an der zweiten Hauptfläche eine nicht planare Oberfläche zurückbleibt, weiterhin umfassend ein Aufbringen einer Kapselungsschicht über dem oder den Halbleiterchips vor dem selektiven Entfernen des Materials von dem Halbleiterchip an der zweiten Hauptfläche, wobei das Aufbringen der Kapselungsschicht ein Aufbringen der Kapselungsschicht auf die zweite Hauptfläche und die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenflächen vor dem selektiven Entfernen des Halbleiterchips an der zweiten Hauptfläche umfasst, so dass die Kapselungsschicht eine erste Hauptfläche, die koplanar zu der ersten Hauptfläche des Halbleiterchips verläuft, und eine zweite Hauptfläche, die der zweiten Hauptfläche des Halbleiterchips zugewandt ist, umfasst.
  11. Verfahren nach Anspruch 10, weiterhin umfassend ein selektive Entfernen der Kapselungsschicht zwischen der zweiten Hauptfläche des Halbleiterchips und der zweiten Hauptfläche der Kapselungsschicht und danach das selektive Entfernen des Materials von dem Halbleiterchip an der zweiten Hauptfläche.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei das selektive Entfernen ein selektives Entfernen des Halbleiterchips umfasst, bis eine Dicke des Halbleiterchips zwischen der ersten und zweiten Hauptfläche unter 100 µm liegt.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei das selektive Entfernen ein selektives Entfernen von Material des Halbleiterchips für den vordefinierten Abschnitt und einen weiteren Abschnitt umfasst.
  14. Verfahren nach Anspruch 13, wobei der weitere Abschnitt bezüglich einer Mittelachse des Halbleiterchips symmetrisch angeordnet ist.
  15. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: nach dem selektiven Entfernen des Halbleiterchips, Aufbringen elektrischer Kontaktelemente auf die erste Hauptfläche und/oder die zweite Hauptfläche.
  16. Halbleiter-Bauelement, das Folgendes umfasst: einen Halbleiterchip mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche und einen mit der zweiten Hauptfläche des Halbleiterchips verbundenen Vorsprung, wobei sich der Vorsprung in einem rechten Winkel bezüglich einer Ebene der zweiten Hauptfläche erstreckt, weiterhin umfassend eine auf Seitenflächen des Halbleiterchips aufgebrachte Kapselungsschicht.
  17. Halbleiter-Bauelement nach Anspruch 16, wobei der Vorsprung einen mit einem Umfangskantenabschnitt der zweiten Hauptfläche verbundenen Umfangsvorsprung umfasst.
  18. Halbleiter-Bauelement nach Anspruch 16 oder 17, wobei der Vorsprung mit dem Halbleiterchip zusammenhängt.
  19. Halbleiter-Bauelement nach einem der Ansprüche 16 bis 18, weiterhin umfassend eine dotierte Schicht an der zweiten Hauptfläche.
  20. Halbleiter-Bauelement nach einem der Ansprüche 16 bis 19, wobei eine Dicke des Halbleiterchips zwischen der ersten und der zweiten Hauptfläche unter 100 µm liegt.
DE102013101327.9A 2012-02-15 2013-02-11 Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement Expired - Fee Related DE102013101327B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/397,328 2012-02-15
US13/397,328 US8749029B2 (en) 2012-02-15 2012-02-15 Method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
DE102013101327A1 DE102013101327A1 (de) 2013-08-22
DE102013101327B4 true DE102013101327B4 (de) 2019-02-07

Family

ID=48915328

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013101327.9A Expired - Fee Related DE102013101327B4 (de) 2012-02-15 2013-02-11 Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement

Country Status (3)

Country Link
US (2) US8749029B2 (de)
CN (1) CN103258744B (de)
DE (1) DE102013101327B4 (de)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9627287B2 (en) * 2013-10-18 2017-04-18 Infineon Technologies Ag Thinning in package using separation structure as stop
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US9368436B2 (en) * 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
DE102014117594A1 (de) * 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US9705071B2 (en) * 2015-11-24 2017-07-11 International Business Machines Corporation Structure and method to reduce shorting and process degradation in STT-MRAM devices
DE102015120745B4 (de) * 2015-11-30 2021-12-09 Infineon Technologies Austria Ag Chip-Schutzumhüllung und -verfahren
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
JP6477975B2 (ja) * 2017-03-08 2019-03-06 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982266A (en) 1987-12-23 1991-01-01 Texas Instruments Incorporated Integrated circuit with metal interconnecting layers above and below active circuitry
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US20090146760A1 (en) 2006-05-15 2009-06-11 Nxp B.V. Assembly, chip and method of operating

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4537654A (en) * 1983-12-09 1985-08-27 Trw Inc. Two-gate non-coplanar FET with self-aligned source
US5040020A (en) 1988-03-31 1991-08-13 Cornell Research Foundation, Inc. Self-aligned, high resolution resonant dielectric lithography
US5230223A (en) 1992-03-20 1993-07-27 Envirosystems Corporation Method and apparatus for efficiently controlling refrigeration and air conditioning systems
US5511428A (en) * 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
US6464513B1 (en) * 2000-01-05 2002-10-15 Micron Technology, Inc. Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US7955969B2 (en) 2005-09-08 2011-06-07 International Rectifier Corporation Ultra thin FET
JP2010538423A (ja) * 2007-08-27 2010-12-09 本田技研工業株式会社 固体酸化物型燃料電池の設計及び作製方法
US7923350B2 (en) * 2008-09-09 2011-04-12 Infineon Technologies Ag Method of manufacturing a semiconductor device including etching to etch stop regions
US8173488B2 (en) * 2008-09-30 2012-05-08 Intel Mobile Communications GmbH Electronic device and method of manufacturing same
JP5789737B2 (ja) * 2009-11-24 2015-10-07 パナソニックＩｐマネジメント株式会社 加速度センサ
US8338231B2 (en) * 2010-03-29 2012-12-25 Infineon Technologies Ag Encapsulated semiconductor chip with external contact pads and manufacturing method thereof
US8546188B2 (en) * 2010-04-09 2013-10-01 International Business Machines Corporation Bow-balanced 3D chip stacking

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982266A (en) 1987-12-23 1991-01-01 Texas Instruments Incorporated Integrated circuit with metal interconnecting layers above and below active circuitry
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US20090146760A1 (en) 2006-05-15 2009-06-11 Nxp B.V. Assembly, chip and method of operating

Also Published As

Publication number Publication date
US9123806B2 (en) 2015-09-01
US20130207243A1 (en) 2013-08-15
DE102013101327A1 (de) 2013-08-22
US20140327071A1 (en) 2014-11-06
US8749029B2 (en) 2014-06-10
CN103258744A (zh) 2013-08-21
CN103258744B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102013104369B4 (de) Einbetten von Materialien mit niedrigem k-Wert in Antennen
DE102013102786B4 (de) Verfahren zum Ausbilden eines Halbleiterpackage
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102014117649B4 (de) Halbleiter-Gehäusesystem und -Verfahren
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102010000417B4 (de) Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102015105855A1 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102016100021A1 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102011056315A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102012103784A1 (de) Chipgehäusemodul für einen Chip und Verfahren zum Bilden eines Chipgehäusemoduls
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102012106892A1 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE102011057024A1 (de) Verfahren und System zum Bereitstellen eines Fusing nach der Kapselung von Halbleiterbauelementen
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102013112636B4 (de) Integrierte Schaltung, Halbleiternacktchipanordnung und Verfahren zum Herstellen einer integrierten Schaltung
DE102005036646B4 (de) Halbleiterchip und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee