DE10256116A1 - Elektronisches Bauteil und Verfahren zur Herstellung desselben - Google Patents
Elektronisches Bauteil und Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE10256116A1 DE10256116A1 DE10256116A DE10256116A DE10256116A1 DE 10256116 A1 DE10256116 A1 DE 10256116A1 DE 10256116 A DE10256116 A DE 10256116A DE 10256116 A DE10256116 A DE 10256116A DE 10256116 A1 DE10256116 A1 DE 10256116A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- active
- semiconductor wafer
- electronic component
- cover layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0315—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/092—Buried interconnects in the substrate or in the lid
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
- B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0136—Growing or depositing of a covering layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
Die Erfindung betrifft ein elektronisches Bauteil (1) mit einem Halbleiterchip (2), der auf seiner aktiven Oberseite (4) über einen aktiven Flächenbereich (5) eine frei tragende, elektrisch leitende Abdeckschicht (9) aufweist, die von Durchgangsleitungen (10) gestützt wird und einen Hohlraum (11) zu dem aktiven Flächenbereich (5) bildet. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des elektronischen Bauteils (1).
Description
- Die Erfindung betrifft ein elektronisches Bauteil mit einem Halbleitersubstrat für ein mikro-elektromechanisches System, wobei eine aktive Oberseite auf dem Halbleitersubstrat einen aktiven Flächenbereich aufweist, der von einem frei tragenden, elektrisch leitenden Abdeckelement abgedeckt ist. Ferner betrifft die Erfindung einen Halbleiterwafer mit mehreren derartigen Bauteilen und ein Verfahren zur Herstellung eines derartigen elektronischen Bauteils bzw. Halbleiterwafers.
- Die zunehmende Miniaturisierung, insbesondere bei mikro-elektromagnetischen und mikro-elektromechanischen Systemen, auch MEMS genannt, erfordert Abdeck-, Abschirm- und/oder Resonanzstrukturen aus elektrisch leitenden Materialien, deren Struktur komplex ist und deren Montage aufwendige Hilfswerkzeuge erfordert, was gleichzeitig dem Miniaturisierungsgrad für Abdeck-, Abschirm- und/oder Resonanzstrukturen Grenzen setzt.
- Der Zusammenbau, bei dem jedes Abdeck-, Abschirm-, und/oder Resonanzelement einzeln auf einem Halbleitersubstrat aufzubringen ist, ist darüber hinaus kostenintensiv.
- Aufgabe der Erfindung ist es, ein elektronisches Bauteil anzugeben, das den Miniaturisierungsgrad bei Abdeck-, Abschirm und/oder Resonanzstrukturen erhöht und das kostengünstig herstellbar ist.
- Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- Das erfindungsgemäße elektronische Bauteil weist einen Halbleiterchip mit einem Halbleitersubstrat auf. Auf dem Halbleitersubstrat ist eine aktive Oberseite angeordnet. Auf der aktiven Oberseite befindet sich ein aktiver Flächenbereich.
- Dieser aktive Flächenbereich ist ein Teil eines mikro-elektromechanischen Systems. Dieser aktive Flächenbereich ist mit Kontaktanschlussflächen auf der aktiven Oberseite des Halbleitersubstrats verbunden.
- Das Gehäuse des elektronischen Bauteils weist eine gehäusebildende Kunststoffschicht auf, die unter Freilassen der Kontaktanschlussflächen das Substrat bedeckt. Zwischen der gehäusebildenden Kunststoffschicht und der aktiven Oberseite des Halbleitersubstrats ist eine frei tragende, elektrisch leitende Abdeckschicht über dem aktiven Flächenbereich angeordnet. Diese Abdeckschicht wird von Durchgangsleitungen zu der aktiven Oberseite abgestützt und bildet einen Hohlraum, der sich zwischen aktivem Flächenbereich und Abdeckschicht erstreckt.
- Die Höhe des Hohlraumes entspricht einer Dicke einer für Halbleiterwafer üblichen Isolationsschicht, Metallschicht oder Photolackschicht, die als Opferschicht auf einem Halbleiterwafer aufbringbar ist. Somit kann der Hohlraum eine Höhe im Submikrometerbereich bis zu wenigen Mikrometern aufweisen. In diesem Zusammenhang bedeutet der Submikrometerbereich eine Dicke zwischen 100nm und einem 1 μm. Wenige Mikrometer beinhalten eine Dicke zwischen 1 μm und ca. 20 μm.
- Aufgrund der geringen Höhe des Hohlraumes ist nicht nur der Miniaturisierungsgrad für mikro-elektro-mechanische Systeme erhöht, sondern die Wechselwirkung zwischen der Abdeckung und den darunter angeordneten aktiven Bauelemente des aktiven Flächenbereichs ist intensiviert. Damit sind effektivere Mikrophone und wirkungsvollere mikrostrukturierte Aktoren herstellbar. Darüber hinaus lassen sich empfindlichere Sensoren und schärfer begrenzte Filter aus mikro-elektro-mechanischen Strukturen realisieren.
- Außerdem wird mit dem erfindungsgemäßen elektronischen Bauteil eine sehr flache und kleine Bauweise erreicht, womit die Integration derartiger Bauelemente in Module für Frequenzfilteranlagen im Mobilfunkbereich, insbesondere mit Körperschallwellenleiter oder mit Oberflächenschallwellenleiter möglich wird. Für die Zuführung und Abführung von Signalen zu dem aktiven Flächenbereich und für ein Anlegen von Versorgungsspannungen an die frei tragende, elektrisch leitende Abdeckschicht weist das elektronische Bauteil Kontaktanschlussflächen auf, die sowohl mit dem aktiven Flächenbereich als auch mit der Abdeckschicht über Leiterbahnen in Verbindung stehen, wobei in einer ersten Ausführungsform der Erfindung die Kontaktanschlussflächen Außenkontakte des elektronischen Bauteils tragen.
- Weiterhin kann die gehäusebildende Kunststoffschicht unter Freilassung der Kontaktanschlussflächen beziehungsweise der Außenkontakte die Abdeckschicht derart bedecken, dass der Hohlraum unterhalb der Abdeckschicht seitlich zwischen den tragenden Durchgangsleitungen abgedichtet wird. Somit ergibt sich ein hermetisch abgeschlossener Hohlraum, der nach Abdecken durch die gehäusebildende Kunststoffschicht unter einem Referenzdruck steht.
- Um die frei tragende Abdeckschicht in einem minimalen Abstand über dem aktiven Flächenbereich zu halten, sind die tragenden Durchgangsleitungen regelmäßig am Umfang der Abdeckschicht verteilt angeordnet. Derartige Durchgangsleitungen können Abdeckschichten von mehreren 100 μm Kantenlänge tragen und sind auf dem Umfang der Abdeckschicht in einer Schrittweite von 10 bis 50 μm verteilt.
- Als elektrisch leitendes Material weist die Abdeckschicht ein Metall oder ein Halbleitermaterial auf. Dazu ist das Halbleitermaterial hochdotiert. Bevorzugt wird als Halbleitermaterial polykristallines Silicium mit einer Dotierstoffkonzentration größer 1019/cm3 eingesetzt. Als Metall weist die Abdeckschicht Nickel, Kupfer, Aluminium oder Legierungen derselben auf, wobei als Legierungszusatz Silicium eingesetzt wird, um die Steifigkeit der Metalle zu erhöhen.
- Die erfindungsgemäßen elektronischen Bauteile können auf Halbleiterwafern in Zeilen und Spalten angeordnet sein, was den Vorteil hat, dass sämtliche Komponenten der elektronischen Bauteile von den Außenkontakten bis zu den frei tragenden Abdeckschichten parallel und gleichzeitig auf dem Halbleiterwafer vorgesehen werden können. Ein weiterer Aspekt der Erfindung betrifft einen Nutzen, bei dem in Zeilen und Spalten die elektronischen Bauteile mit mikroelektromechanischen Strukturen angeordnet sind. Der Nutzen unterscheidet sich vom Halbleiterwafer dadurch, dass die Halbleiterchips in einer Kunststoffmasse oder auf einer entsprechenden Leiterplatte in vorgegebenem Abstand auf einer größeren Fläche als beim Halbleiterwafer verteilt angeordnet sind. Der Vorteil eines derartigen Nutzens besteht darin, dass die Größe und Anzahl der Außenkontakte beliebig vergrößert werden kann, da zwischen den Halbleiterchips größere Kunststoff-Flächen beziehungsweise größere Leiterplattenoberflächen für das Anordnen von Außenkontakten der elektronischen Bauteile zur Verfügung stehen.
- Ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterwafers mit mehreren Halbleiterchips für mehrere elektronische Bauteile weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit mehreren in Zeilen und Spalten angeordneten Halbleiterchippositionen bereitgestellt. Anschließend werden in den Halbleiterchippositionen aktiven Flächenbereiche auf der aktiven Oberseite des Halbleiterwafers erzeugt und außerhalb dieser aktiven Flächenbereiche werden Kontaktflächen auf die aktive Oberseite des Halbleiterwafers aufgebracht. Anschließend wird eine Opferschicht aufgebracht und strukturiert. Nach der Strukturierung bedeckt die Opferschicht den aktiven Flächenbereich und weist Durchgangsöffnungen in den Randbereichen des aktiven Flächenbereichs auf, die bis zur aktiven Oberseite des Halbleitersubstrats in Form eines Halbleiterwafers reichen.
- Als Opferschicht können Oxide, Nitride oder Photolacke aufgebracht und strukturiert werden. Auf die Opferschicht wird anschließend ein leitendes Material aufgebracht, das gleichzeitig in den Durchgangsöffnungen Durchgangsleitungen ausbildet, die mit der Abdeckschicht verbunden sind. Diese Durchgangsleitungen sind auf dem Umfang der Abdeckschicht verteilt. Somit besteht die Möglichkeit zwischen den Durchgangsleitungen und unter der Abdeckschicht die Opferschicht zu entfernen. Dabei wird eine von Durchgangsleitungen gestützte und frei tragende Abdeckschicht über dem aktiven Flächenbereich unter Ausbildung eines flachen Hohlraums geschaffen.
- Als nächstes wird eine Kunststoffschicht als Verpackung auf die Abdeckschicht und die aktive Oberseite unter Freilassen der Kontaktanschlussflächen aufgebracht. Diese erste Kunststoffschicht dichtet gleichzeitig die Seitenränder des Hohlraums ab und schließt damit die Lücken zwischen den stützenden und tragenden Durchgangsleitungen. Da beim Aufbringen der ersten Kunststoffschicht oder bei einem anschließenden Strukturieren der ersten Kunststoffschicht die Kontaktanschlussflächen freigelassen werden, können auf diese Kontaktanschlussflächen bereits Außenkontakte für die elektronischen Bauteile auf dem gesamten Halbleiterwafer aufgebracht werden. Dieses Aufbringen von Außenkontakten erfolgt somit für viele elektronische Bauteile gleichzeitig auf ein und demselben Halbleiterwafer. Danach kann der Halbleiterwafer in einzelne elektronische Bauteile aufgetrennt werden.
- Dieses Verfahren hat den Vorteil, dass Abdeck-, Abschirm- und/oder Resonanzstrukturen für einzelne elektronische Bauteile nicht separat und einzeln montiert und hergestellt werden müssen, sondern dass sie parallel auf einem Halbleiterwafer realisiert werden können. Darüber hinaus hat das Verfahren den Vorteil, dass die Dimensionen derartiger Abdeck-, Abschirm- und/oder Resonanzstrukturen einen höheren Miniaturisierungsgrad erreichen können, wodurch einerseits höhere Betriebsfrequenzen und andererseits höhere Wechselwirkungen zwischen Abdeck-, Abschirm- und/oder Resonanzschicht und darunter in einem Hohlraum angeordnete aktive Flächenbereiche erreicht werden können.
- Die bei dem Verfahren aufgebrachte strukturierte Opferschicht kann auf dem Halbleiterwafer aus einer chemischen Gasphase unter Bildung von Siliciumoxid oder Siliciumnitrid abgeschieden werden. Eine andere Variante besteht darin, eine Opferme tallschicht aufzubringen, deren Ätzrate sich wesentlich von einer Ätzrate der aufgebrachten strukturierten leitenden Abdeckschicht unterscheidet, so daß die Opferschicht schneller herausgeätzt werden kann als die Abdeckschicht abgetragen wird. Dazu werden reaktive Plasmaätzverfahren eingesetzt. Eine weitere Möglichkeit eine Opferschicht zu bilden, besteht darin, eine Photolackschicht auf dem Halbleiterwafer durch Aufschleudern oder Aufsprühen aufzubringen und mit Hilfe von Photolithographie zu strukturieren.
- Das Material der Opferschicht richtet sich im wesentlichen nach den Abscheide- und Aufbringmöglichkeiten für die frei tragende, elektrisch leitende Abdeckschicht. Wird ein polykristallines Silicium aus einer metallorganischen Verbindung im chemischen Gasphasenverfahren abgeschieden, so wird vorzugsweise eine Opferschicht aus Siliciumoxid oder Siliciumnitrid vorgesehen, die anschließend im Fall des Siliciumoxids mittels Flusssäure entfernt werden kann. Bei einem Aufbringen einer metallischen Abdeckschicht aus vorzugsweise Nickel, Kupfer, Aluminium oder Legierungen derselben kann ein Photolack auf den Halbleiterwafer aufgebracht werden. Eine Opferschicht aus Photolack kann anschließend mittels Lösungsmitteln entfernt werden, was die Oberflächen des aktiven Flächenbereichs und der metallischen Abdeckschichten schont. Eine Abdeckschicht aus Nickel oder Nickellegierungen ermöglicht eine Opferschicht aus Kupfer oder einer Kupferlegierung, da Kupferätzmittel eingesetzt werden können, welche die Abdeckschicht aus Nickel oder Nickellegierungen vernachlässigbar gering angreifen.
- Bei einer weiteren Durchführungsvariante des erfindungsgemäßen Verfahrens wird auf die erste Kunststoffschicht zur Versiegelung der Seitenränder der Abdeckschicht und zum Verpa cken der Aktiven Oberfläche des Halbleiterwafers anschließend eine Umverdrahtungsstruktur aufgebracht. Die Umverdrahtungsstruktur und die erste Kunststoffschicht werden mit einer zweiten Kunststoffschicht als gehäusebildende Schicht unter Freilassen von Außenkontaktflächen bedeckt.
- Die Umverdrahtungsstruktur auf der ersten Kunststoffschicht dient dazu, die Kontaktanschlussflächen über Umverdrahtungsleitungen mit entsprechend größeren Außenkontaktflächen auf der ersten Kunststoffschicht oder vorbereiteten Durchgangsöffnungen in der ersten Kunststoffschicht zu verbinden. Die zweite Kunststoffschicht deckt dann die gesamte erste Kunststoffschicht mit der Umverdrahtungsstruktur ab und lässt lediglich einen Zugriff auf die Außenkontaktflächen frei. Somit können auf den Außenkontaktflächen für den gesamten Halbleiterwafer Außenkontakte aufgebracht werden. Sowohl die erste Kunststoffschicht als auch die zweite Kunststoffschicht können aus Epoxidharz bestehen. Es ist jedoch von Vorteil, für die zweite Kunststoffschicht Polyimid einzusetzen, das gleichzeitig als Lötstopplackschicht für das Aufbringen der Außenkontakte dient.
- Zusammenfassend ist festzustellen, dass das erfindungsgemäße Hohlraumgehäuse sich dadurch auszeichnet, dass sämtliche Prozesse zur Erzeugung des Halbleiterchips, des Hohlraums, der elektrischen Umverdrahtung und der elektrischen Kontaktierung bereits auf Waferebene durchgeführt werden können. Es handelt sich also um ein mit sehr geringer Baugröße realisierbares sogenanntes „wafer level package" für die obenerwähnten Anwendungen, die über einer aktiven Chipfläche einen Hohlraum benötigen. Das Verfahren zur Herstellung derartiger Hohlraum erfordernder mikro-elektro-mechanischer Strukturen liegt darin, dass kein mehrlagiges Substrat zur Umverdrahtung erfor derlich ist und auch kein Backend-Prozess zur Hohlraumerzeugung benötigt wird.
- Durch die Einführung eines Micromachining-Prozesses zur Hohlraumerzeugung auf Waferebene unter Herausätzen einer Opferschicht und Abdichten von verbleibenden Öffnungen durch Aufbringen einer zusätzlichen Polymerschicht ist es möglich, diese Struktur mit einer elektrischen Kontaktierung ebenfalls auf Waferebene zu kombinieren. Darüber hinaus lässt sich auf Waferlevel auch eine Umverdrahtungsebene verwirklichen, so dass die obenerwähnten Vorteile, wie geringe Bauteilgröße, mikroskopisch kleine Hohlräume über aktiven Flächen und Anpassungsmöglichkeiten von Außenkontaktflächen über Umverdrahtungsebenen an vorgegebene Packagegrößen möglich sind. Gleichzeitig ergeben sich durch die Prozessierung auf Waferlevel geringe Herstellungskosten.
- Es besteht die kostengünstige Möglichkeit, die erste Kunststoffschicht zum Abdichten der Seiten der Hohlräume durch Aufbringen von Polymerfolien oder durch Laminieren und Aufsprühen von Polymerschichten zu realisieren. Das Aufbringen von Außenkontakten kann durch Aufbringen von Lotbällen erfolgen. Darüber hinaus besteht die Möglichkeit, Umverdrahtungsleitungen auf der ersten Kunststoffschicht über dem Bereich der Abdeckschicht bzw. dem Deckel des Hohlraumes, anzuordnen, da die erste Kunststoffschicht gleichzeitig als Isolator für die Umverdrahtungsleitungen dienen kann.
- Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
-
1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer ersten Ausführungsform der Erfindung, -
2 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer im Bereich eines abzudeckenden aktiven Flächenbereichs mit einer strukturierten Opferschicht, -
3 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer gemäß2 nach Aufbringen einer strukturierten elektrisch leitenden Abdeckschicht auf die Opferschicht, -
4 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer gemäß3 nach Entfernen der Opferschicht, -
5 zeigt eine schematische perspektivische Ansicht eines Teils eines Halbleiterwafers mit einer Abdeckung auf einem aktiven Flächenbereich, -
6 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer zweiten Ausführungsform der Erfindung. -
1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil1 einer ersten Ausführungsform der Erfindung. Das elektronische Bauteil1 weist einen Halbleiterchip2 mit einem Halbleitersubstrat3 auf, auf dem eine aktive Oberseite4 mit einem aktiven Flächenbereich5 angeordnet ist. Auf der aktiven Oberseite4 sind außerhalb des aktiven Flächenbereichs5 Kontaktanschlussflächen6 angeordnet, die über nicht gezeigte Leiterbahnen mit dem aktiven Flächenbereich5 elektrisch verbunden sind. - Ein Gehäuse
7 weist eine gehäusebildende Kunststoffschicht8 auf, welche die aktive Oberseite4 des Halbleiterchips2 bedeckt. Die übrigen Außenseiten des elektronischen Bauteils1 werden von Außenflächen19 des Halbleitersubstrats in der ersten Ausführungsform gemäß1 gebildet. Die gehäusebildende Kunststoffschicht8 bedeckt nicht die Kontaktanschlussflächen6 , auf denen gemäß1 Außenkontakte14 angeordnet sind. Über dem aktiven Flächenbereich4 des Halbleitersubstrats3 ist eine frei tragende, elektrisch leitende Abdeckschicht9 angeordnet. - Die Abdeckschicht
9 bildet eine Schutz-, Abschirm- oder Resonanzstruktur für den auf der aktiven Oberseite4 angeordneten aktiven Flächenbereich5 aus. Die frei tragende Abdeckschicht9 steht mit Durchgangsleitungen10 , die sich zu der aktiven Oberseite4 erstrecken, in Verbindung. Zwischen dem aktiven Flächenbereich5 und der Abdeckschicht9 spannt sich ein Hohlraum11 auf, dessen Höhe h der Dicke einer Isolationsschicht, einer Metallschicht oder einer Photolackschicht auf einem Halbleiterwafer hier im Bereich zwischen 0,3 μm und 3 μm entspricht. Größere hier nicht gezeigte Hohlräume mit einer Höhe bis 20 μm werden durch dickere Opferschichten, wie einer galvanisch abgeschiedenen Kupferschicht erreicht. Die frei tragende Abdeckschicht9 weist eine Dicke auf, die einer Dicke von Leiterbahnen auf einem Halbleiterwafer oder auf einer Leiterplatte, etwa im Bereich von 0,3 bis 10 μm entspricht. - Um ein derartiges elektronisches Bauteil
1 herzustellen, wird zunächst ein Halbleiterwafer mit mehreren in Zeilen und Spalten angeordneten Halbleiterchippositionen bereitgestellt. Ein Abschnitt eines derartigen Halbleiterwafers13 ist in2 zu sehen. -
2 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 13 im Bereich eines abzudeckenden aktiven Flächenbereichs5 mit einer strukturierten Opferschicht21 . In2 ist somit das Erzeugen eines aktiven Flächenbereichs5 für eine MEM-Struktur (Micro-Electro-Mechanical-Structure) bereits abgeschlossen und über dem aktiven Flächenbereich5 ist eine strukturierte Opferschicht21 aufgebracht. Diese strukturierte Opferschicht21 auf der aktiven Oberseite4 des Halbleiterwafers13 hat Durchgangsöffnungen 22 im Randbereich des aktiven Flächenbereichs5 . Die Opferschicht21 selbst ist in diesem Durchführungsbeispiel des erfindungsgemäßen Verfahrens eine Siliciumdioxidschicht mit einer Dicke von 1,2 μm. Die Kantenlänge1 des aktiven Flächenbereichs5 ist in dieser Ausführungsform der Erfindung ca. 75 μm und die Breite b der Öffnungen22 liegt hier bei ca. 15 μm. -
3 zeigt den Halbleiterwafer13 gemäß2 nach Aufbringen einer strukturierten, elektrisch leitenden Abdeckschicht9 auf die Opferschicht21 . Die Abdeckschicht9 füllt auch die Öffnungen22 in der Opferschicht21 auf, so dass die in den Durchgangsöffnungen22 entstehenden Durchgangsleitungen10 später die Abdeckschicht9 stützen. In diesem Durchführungsbeispiel des Verfahrens wurde die Abdeckschicht9 in einem metallorganischen Gasphasenreaktor gebildet, bei dem sich auf der Opferschicht21 und in den Öffnungen22 ein hochdotiertes polykristallines Silicium mit einer Dicke zwischen 0,3 und 10 μm abscheidet. Nach Strukturierung der abgeschiedenen polykristallinen Siliciumschicht ergibt sich der schematische Querschnitt gemäß3 . -
4 zeigt den Halbleiterwafer13 gemäß3 nach Entfernen der Opferschicht21 . Die Opferschicht aus Siliciumoxid wird mittels gepufferter Flusssäure entfernt, die das hochdotierte polykristalline Silicium nicht angreift. Nach dem Herausätzen der Opferschicht verbleibt unter Bildung eines Hohlraums11 die freitragende, metallisch leitende Abdeckschicht9 über dem aktiven Flächenbereich5 auf der aktiven Oberseite4 des Halbleiterwafers13 . - Zwischen den aufgefüllten Öffnungen
22 gemäß3 entstehen beim Ätzen Lücken25 , durch welche hindurch die Flusssäure auch unter die Abdeckschicht9 eindringen kann. Aufgrund der hohen Affinität der Flusssäure zu Siliciumdioxid kann die gesamte Siliciumdioxidschicht unter der Abdeckung9 aus polykristallinem Silicium abgeätzt werden. Außerdem sorgt die Formstabilität und Steifigkeit des polykristallinen Siliciums dafür, dass die Abdeckschicht9 zu einer Abdeckung wird, die sich frei tragend auf den seitlichen Durchgangsleitungen10 abstützt. Durch die Lücken25 zwischen den Durchgangsleitungen10 ist der entstehende Hohlraum11 nicht hermetisch abgeschlossen und nicht vor Umwelteinflüssen geschützt. Dieser Schutz wird durch eine hier nicht gezeigte erste Kunststoffschicht erreicht, die anschließend abgeschieden wird, erreicht. -
5 zeigt eine schematische perspektivische Ansicht eines Teils des Halbleiterwafers13 aus4 . Die Abdeckung24 ist freitragend und deckt den aktiven Flächenbereich5 unter Bildung eines Hohlraums11 ab. Die freitragende Abdeckung24 wird von den Durchgangsleitungen10 , die aus dem gleichen Material sind wie die Abdeckung24 , nach oben und seitlich ge stützt. Zwischen den Stützen in Form von Durchgangsleitungen10 sind die Lücken25 angeordnet. -
6 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil100 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. - Ein Unterschied zwischen der ersten Ausführungsform gemäß
1 und der zweiten Ausführungsform gemäß6 besteht darin, dass auf der aktiven Oberseite4 des Halbleiterchips2 neben Kontaktanschlussflächen6 vergrößerte Außenkontaktflächen18 angeordnet sind. Während die Kontaktflächen6 über hier nicht gezeigte Leiterbahnen mit dem aktiven Flächenbereich5 in Verbindung stehen, tragen die Außenkontaktflächen18 zusätzliche vergrößerte Außenkontakte14 . Dazu ist auf die erste Kunststoffschicht15 eine Umverdrahtungsstruktur16 mit Umverdrahtungsleitungen17 aufgebracht, wobei die Umverdrahtungsleitung17 die Kontaktanschlußflächen6 mit den Außenkontaktflächen18 elektrisch verbinden. Zum Schutz und zur Isolation der Umverdrahtungsstruktur17 ist eine weitere zweite gehäusebildende Kunststoffschicht20 auf der ersten Kunststoffschicht15 unter Freilassung der Außenkontaktflächen18 aufgebracht. - In dem Querschnitt gemäß
6 ist nicht zu sehen, dass die Umverdrahtungsleitungen16 auf der ersten Kunststoffschicht15 verlaufen. Hierdurch wird die isolierte Fläche, die sich in dem Bereich der Abdeckung ergibt, für die Verdrahtung genutzt. Die Außenkontakte14 selbst sind hier in Form von Lotbällen ausgeführt. Die zweite Kunststoffschicht20 dient gleichzeitig als Lötstoppschicht beim Auflöten der Außenkontakte14 auf die Außenkontaktflächen18 . -
- 1
- elektronisches Bauteil
- 2
- Halbleiterchip
- 3
- Halbleitersubstrat
- 4
- aktive Oberseite
- 5
- aktiver Flächenbereich
- 6
- Kontaktanschlussfläche
- 7
- Gehäuse
- 8
- gehäusebildende Kunststoffschicht
- 9
- Abdeckschicht
- 10
- Durchgangsleitung
- 11
- Hohlraum
- 12
- Isolationsschicht
- 13
- Halbleiterwafer
- 14
- Außenkontakt
- 15
- erste Kunststoffschicht
- 16
- Umverdrahtungsstruktur
- 17
- Umverdrahtungsleitung
- 18
- Außenkontaktfläche
- 19
- Außenseite des Halbleitersubstrats
- 20
- zweite Kunststoffschicht
- 21
- Opferschicht
- 22
- Durchgangsöffnung
- 23
- Seitenränder des Hohlraums
- 24
- Abdeckung
- 25
- Lücke
- 100
- elektronisches Bauteil
- b
- Breite der Öffnung
- h
- Höhe des Hohlraums
- d
- Dicke der Abdeckschicht
- l
- Kantenlänge des aktiven Flächenbereichs
Claims (16)
- Verfahren zur Herstellung eines Halbleiterwafers mit mehreren Halbleiterchips (
2 ) für mehrere elektronischen Bauteile (1 ), wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines in Zeilen und Spalten angeordneten Halbleiterwafers (13 ) mit mehreren Halbleiterchippositionen, – Erzeugen eines aktiven Flächenbereichs (5 ) in den Halbleiterchippositionen auf der aktiven Oberseite (4 ) des Halbleiterwafers (13 ) und Aufbringen von Kontaktanschlussflächen (6 ) außerhalb des aktiven Flächenbereichs (5 ), – Aufbringen und Strukturieren einer Opferschicht (21 ), die Isolationsmaterial aufweist, auf dem aktiven Flächenbereich (5 ) unter Freilassen von Durchgangsöffnungen (22 ) in der Opferschicht (21 ) in Randbereichen des aktiven Flächenbereichs (5 ), – Aufbringen eines leitenden Materials auf die Opferschicht (21 ) und in die Durchgangsöffnungen (22 ) zur Bildung einer Abdeckschicht (9 ) mit Durchgangsleitungen (10 ), – Entfernen der Opferschicht (21 ) unter Bilden einer von Durchgangsleitungen (22 ) gestützten freitragenden Abdeckschicht (9 ) über einem Hohlraum (11 ) über dem aktiven Flächenbereich (5 ), – Aufbringen und Strukturieren einer ersten Kunststoffschicht (15 ) auf die Abdeckschicht (9 ) und auf die aktive Oberseite (4 ) unter Freilassen der Kontaktanschlussflächen (6 ) und unter Abdichten von Seitenrändern (23 ) des Hohlraums (11 ) über dem aktiven Flächenbereich (5 ), – Aufbringen von Außenkontakten (14 ) auf die Kontaktanschlußflächen (6 ), – Auftrennen des Halbleiterwafers (13 ) in einzelne elektronische Bauteile (1 ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Opferschicht (
21 ) auf dem Halbleiterwafer (13 ) aus einer chemischen Gasphase unter Bildung vom Siliciumoxid oder Siliciumnitrid abgeschieden wird oder als Photolackschicht auf den Halbleiterwafer (13 ) aufgebracht wird. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nach Aufbringen einer polykristallines Silicium aufweisenden Abdeckschicht (
9 ) eine Siliciumoxid aufweisende Opferschicht (21 ) mittels Fluss-Säure entfernt wird. - Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach Aufbringen einer metallischen Abdeckschicht (
9 ) aus vorzugsweise Nickel, Kupfer, Aluminium oder Legierungen derselben eine Photolack aufweisende Opferschicht (21 ) mittels eines Lösungsmittels entfernt wird. - Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass auf die erste Kunststoffschicht (
15 ) eine Umverdrahtungsstruktur (16 ) aufgebracht wird, welche die Kontaktanschlussflächen (6 ) mit Außenkontaktflächen (18 ) ver bindet und anschließend eine zweite Kunststoffschicht (20 ) unter Freilassen der Außenkontaktflächen (18 ) aufgebracht wird. - Elektronisches Bauteil das folgende Merkmale aufweist: – einen Halbleiterchip (
2 ), mit – einem Halbleitersubstrat (3 ), – einer aktiven Oberseite (4 ) auf dem Halbleitersubstrat (3 ), – einem aktiven Flächenbereich (5 ) auf der aktiven Oberseite (4 ) und – Kontaktanschlußflächen (6 ), die mit dem aktiven Flächenbereich (5 ) elektrisch verbunden sind, – ein Gehäuse (7 ), das eine gehäusebildende Kunststoffschicht (8 ) aufweist, die unter Freilassung der Kontaktanschlussflächen (6 ) das Substrat (3 ) bedeckt, – eine freitragende elektrisch leitende Abdeckschicht (9 ), die über dem aktiven Flächenbereich (5 ) angeordnet ist und die sich auf Durchgangsleitungen (10 ) zu der aktiven Oberseite (4 ) abstützt und einen Hohlraum (11 ) zwischen aktivem Flächenbereich (5 ) und Abdeckschicht (9 ) bildet, wobei die Höhe des Hohlraumes (11 ) der Dicke einer für Halbleiterwafer (13 ) üblichen Isolationsschicht (12 ), Photolackschicht oder Metallschicht entspricht. - Elektronisches Bauteil nach Anspruch 6, dadurch gekennzeichnet, dass die Abdeckschicht (
9 ) eine Dicke (d) aufweist, die einer Dicke von Leiterbahnen auf einem Halbleiterwafer (13 ) entspricht. - Elektronisches Bauteil nach Anspruch 6 oder Anspruch 7, dadurch gekennzeichnet, dass die Kontaktanschlussflächen (
6 ) außerhalb des aktiven Flächenbereichs (5 ) angeordnet sind und Außenkontakte (14 ) des elektronischen Bauteils (1 ) aufweisen. - Elektronisches Bauteil nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die gehäusebildende Kunststoffschicht (
8 ) unter Freilassung der Kontaktanschlussflächen (6 ) die Abdeckschicht (9 ) bedeckt und den Hohlraum (11 ) seitlich zwischen den Durchgangsleitungen (10 ) abdichtet. - Elektronisches Bauteil nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass auf einer ersten Kunststoffschicht (
15 ) eine Umverdrahtungsstruktur (16 ) mit Umverdrahtungsleitungen (17 ) angeordnet ist, die von den Kontaktanschlussflächen (6 ) zu Außenkontaktflächen (18 ) führen, wobei auf den Außenkontaktflächen (18 ) Außenkontakte (19 ) angeordnet sind, und dass eine zweite Kunststoffschicht (20 ) auf der ersten Kunststoffschicht (15 ) unter Freilassung der Außenkontakte (19 ) und unter Einbetten der Umverdrahtungsstruktur (17 ) angeordnet ist. - Elektronisches Bauteil nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die Durchgangsleitungen (
19 ) regelmäßig an dem Umfang der Abdeckschicht (9 ) verteilt angeordnet sind. - Elektronisches Bauteil nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass die Abdeckschicht (
9 ) ein Metall oder ein Halbleitermaterial, vorzugsweise hochdotiertes polykristallines Silicium, aufweist. - Elektronisches Bauteil nach einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, dass der aktive Flächenbereich (
5 ) einen Sensor in MEM-Struktur, ein Filter, ein Mikrophon oder mikrostrukturierte Aktoren aufweist. - Elektronisches Bauteil nach einem der Ansprüche 6 bis 13, dadurch gekennzeichnet, dass der aktive Flächenbereich (
5 ) ein Frontend-Modul eines Mobilfunkgerätes oder ein Leistungsverstärker-Modul des Mobilfunkgerätes und/oder ein Verstärkermodul für akustische Körperwellen oder ein Verstärkermodul für akustische Oberflächenwellen aufweist. - Halbleiterwafer, der in Zeilen und Spalten angeordnete elektronische Bauteile (
1 ) gemäß einem der Ansprüche 1 bis 9 aufweist. - Nutzen, der in Zeilen und Spalten angeordnete elektronische Bauteile (
1 ) gemäß einem der Ansprüche 1 bis 9 aufweist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10256116A DE10256116B4 (de) | 2002-11-29 | 2002-11-29 | Elektronisches Bauteil und Verfahren zur Herstellung desselben |
US10/723,998 US7061098B2 (en) | 2002-11-29 | 2003-11-26 | Electronic component and method for its production |
US11/451,951 US20060234476A1 (en) | 2002-11-29 | 2006-06-13 | Electronic component and method for its production |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10256116A DE10256116B4 (de) | 2002-11-29 | 2002-11-29 | Elektronisches Bauteil und Verfahren zur Herstellung desselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10256116A1 true DE10256116A1 (de) | 2004-07-08 |
DE10256116B4 DE10256116B4 (de) | 2005-12-22 |
Family
ID=32477413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10256116A Expired - Fee Related DE10256116B4 (de) | 2002-11-29 | 2002-11-29 | Elektronisches Bauteil und Verfahren zur Herstellung desselben |
Country Status (2)
Country | Link |
---|---|
US (2) | US7061098B2 (de) |
DE (1) | DE10256116B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006005419A1 (de) * | 2006-02-03 | 2007-08-16 | Infineon Technologies Ag | Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben |
DE102006005994A1 (de) * | 2006-02-08 | 2007-08-16 | Infineon Technologies Ag | Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile |
US7807506B2 (en) | 2006-02-03 | 2010-10-05 | Infineon Technologies Ag | Microelectromechanical semiconductor component with cavity structure and method for producing the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050212132A1 (en) * | 2004-03-25 | 2005-09-29 | Min-Chih Hsuan | Chip package and process thereof |
EP1768256B1 (de) * | 2004-07-14 | 2017-01-04 | Murata Manufacturing Co., Ltd. | Piezoelektrisches bauelement |
US8559139B2 (en) | 2007-12-14 | 2013-10-15 | Intel Mobile Communications GmbH | Sensor module and method for manufacturing a sensor module |
US8080993B2 (en) * | 2008-03-27 | 2011-12-20 | Infineon Technologies Ag | Sensor module with mold encapsulation for applying a bias magnetic field |
TWI673834B (zh) * | 2018-09-26 | 2019-10-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
DE102019129791A1 (de) * | 2019-11-05 | 2021-05-06 | RF360 Europe GmbH | Wafer-Level-Paket |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4744863A (en) * | 1985-04-26 | 1988-05-17 | Wisconsin Alumni Research Foundation | Sealed cavity semiconductor pressure transducers and method of producing the same |
US5090254A (en) * | 1990-04-11 | 1992-02-25 | Wisconsin Alumni Research Foundation | Polysilicon resonating beam transducers |
US5454906A (en) * | 1994-06-21 | 1995-10-03 | Texas Instruments Inc. | Method of providing sacrificial spacer for micro-mechanical devices |
US6232150B1 (en) * | 1998-12-03 | 2001-05-15 | The Regents Of The University Of Michigan | Process for making microstructures and microstructures made thereby |
US20010001293A1 (en) * | 1998-02-27 | 2001-05-17 | Tdk Corporation | Chip device and method for producing the same |
US20010004085A1 (en) * | 1999-12-15 | 2001-06-21 | Gueissaz Fran?Ccedil;Ois | Method for hermetically encapsulating microsystems in situ |
DE10105351A1 (de) * | 2001-02-05 | 2002-08-22 | Infineon Technologies Ag | Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4085A (en) * | 1845-06-20 | Boring-machine | ||
US1293A (en) * | 1839-08-21 | Blacksmith s fttkjstace foe bttbosithg anthracite coal | ||
GB2198611B (en) * | 1986-12-13 | 1990-04-04 | Spectrol Reliance Ltd | Method of forming a sealed diaphragm on a substrate |
US5095401A (en) * | 1989-01-13 | 1992-03-10 | Kopin Corporation | SOI diaphragm sensor |
US5369544A (en) * | 1993-04-05 | 1994-11-29 | Ford Motor Company | Silicon-on-insulator capacitive surface micromachined absolute pressure sensor |
US5965933A (en) * | 1996-05-28 | 1999-10-12 | Young; William R. | Semiconductor packaging apparatus |
US5872493A (en) | 1997-03-13 | 1999-02-16 | Nokia Mobile Phones, Ltd. | Bulk acoustic wave (BAW) filter having a top portion that includes a protective acoustic mirror |
US6114635A (en) | 1998-07-14 | 2000-09-05 | Tfr Technologies, Inc. | Chip-scale electronic component package |
FR2808919B1 (fr) * | 2000-05-15 | 2002-07-19 | Memscap | Microcomposant electronique du type capacite variable ou microswitch, ou procede de fabrication d'un tel composant |
US6995034B2 (en) * | 2000-12-07 | 2006-02-07 | Reflectivity, Inc | Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates |
US6550664B2 (en) | 2000-12-09 | 2003-04-22 | Agilent Technologies, Inc. | Mounting film bulk acoustic resonators in microwave packages using flip chip bonding technology |
JP2002222899A (ja) * | 2001-01-26 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 電子部品、電子部品の製造方法および電子回路装置の製造方法 |
US6877209B1 (en) * | 2002-08-28 | 2005-04-12 | Silicon Light Machines, Inc. | Method for sealing an active area of a surface acoustic wave device on a wafer |
AU2003286572A1 (en) * | 2002-10-23 | 2004-05-13 | Rutgers, The State University Of New Jersey | Processes for hermetically packaging wafer level microscopic structures |
US20050189621A1 (en) * | 2002-12-02 | 2005-09-01 | Cheung Kin P. | Processes for hermetically packaging wafer level microscopic structures |
US6777263B1 (en) * | 2003-08-21 | 2004-08-17 | Agilent Technologies, Inc. | Film deposition to enhance sealing yield of microcap wafer-level package with vias |
-
2002
- 2002-11-29 DE DE10256116A patent/DE10256116B4/de not_active Expired - Fee Related
-
2003
- 2003-11-26 US US10/723,998 patent/US7061098B2/en not_active Expired - Lifetime
-
2006
- 2006-06-13 US US11/451,951 patent/US20060234476A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4744863A (en) * | 1985-04-26 | 1988-05-17 | Wisconsin Alumni Research Foundation | Sealed cavity semiconductor pressure transducers and method of producing the same |
US5090254A (en) * | 1990-04-11 | 1992-02-25 | Wisconsin Alumni Research Foundation | Polysilicon resonating beam transducers |
US5454906A (en) * | 1994-06-21 | 1995-10-03 | Texas Instruments Inc. | Method of providing sacrificial spacer for micro-mechanical devices |
US20010001293A1 (en) * | 1998-02-27 | 2001-05-17 | Tdk Corporation | Chip device and method for producing the same |
US6232150B1 (en) * | 1998-12-03 | 2001-05-15 | The Regents Of The University Of Michigan | Process for making microstructures and microstructures made thereby |
US20010004085A1 (en) * | 1999-12-15 | 2001-06-21 | Gueissaz Fran?Ccedil;Ois | Method for hermetically encapsulating microsystems in situ |
DE10105351A1 (de) * | 2001-02-05 | 2002-08-22 | Infineon Technologies Ag | Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben |
Non-Patent Citations (4)
Title |
---|
ELDERSTIG, H. et al.: Spin deposition of polymers over holes and cavities, in: Sensors and Actuators A 46-47 (1995), pp. 95-97 |
ELDERSTIG, H. et al.: Spin deposition of polymers over holes and cavities, in: Sensors and ActuatorsA 46-47 (1995), pp. 95-97 * |
MEI, Q. et al.: Process characterisation and analysis of sealed vacuum microelectronic devices, in: J. Vac. Sci. Technol. B 12 (2), Mar./Apr. 1994, p. 638-43 |
MEI, Q. et al.: Process characterisation and analysis of sealed vacuum microelectronic devices,in: J. Vac. Sci. Technol. B 12 (2), Mar./Apr. 1994, p. 638-43 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006005419A1 (de) * | 2006-02-03 | 2007-08-16 | Infineon Technologies Ag | Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben |
US7807506B2 (en) | 2006-02-03 | 2010-10-05 | Infineon Technologies Ag | Microelectromechanical semiconductor component with cavity structure and method for producing the same |
US8212344B2 (en) | 2006-02-03 | 2012-07-03 | Infineon Technologies Ag | Microelectromechanical semiconductor component with cavity structure and method for producing the same |
DE102006005419B4 (de) | 2006-02-03 | 2019-05-02 | Infineon Technologies Ag | Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben |
DE102006005994A1 (de) * | 2006-02-08 | 2007-08-16 | Infineon Technologies Ag | Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile |
Also Published As
Publication number | Publication date |
---|---|
US7061098B2 (en) | 2006-06-13 |
US20060234476A1 (en) | 2006-10-19 |
DE10256116B4 (de) | 2005-12-22 |
US20040161909A1 (en) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006058010B9 (de) | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren | |
DE102014216223B4 (de) | Verkapseltes MEMS-Bauelement und zugehöriges Herstellungsverfahren | |
DE102013108353B4 (de) | Vorrichtung mit einer eingebetteten MEMS-Vorrichtung und Verfahren zur Herstellung einer eingebetteten MEMS-Vorrichtung | |
DE102005053767B4 (de) | MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau | |
DE10205026C1 (de) | Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration | |
DE102006047203B4 (de) | Mikrophonanordnung und Verfahren zu deren Herstellung | |
EP0860876A2 (de) | Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile | |
WO2006105898A1 (de) | Mikromechanisches bauelement, verfahren zur herstellung und verwendung | |
WO2009150087A2 (de) | Systemträger für elektronische komponente und verfahren für dessen herstellung | |
DE102006022379A1 (de) | Mikromechanischer Druckwandler und Verfahren zu seiner Herstellung | |
EP2313338A2 (de) | Verfahren zur herstellung eines bauelements, verfahren zur herstellung einer bauelementanordnung, bauelement und bauelementanordnung | |
DE102008007170A1 (de) | Beschleunigungssensor und Herstellungsverfahren desselben | |
DE10256116B4 (de) | Elektronisches Bauteil und Verfahren zur Herstellung desselben | |
DE112013007109B4 (de) | Gehäuse für mikroelektromechanische Systemvorrichtungen und Verfahren zur Herstellung des Gehäuses für mikroelektromechanische Systemvorrichtungen | |
EP2678265B1 (de) | Ablösbare mikro- und nanobauteile für platzsparenden einsatz | |
DE10324421B4 (de) | Halbleiterbauelement mit Metallisierungsfläche und Verfahren zur Herstellung desselben | |
DE60025214T2 (de) | Mikrodeckelgehäuse auf Scheibenebene | |
EP1696481B1 (de) | Verfahren zur Integration eines elektronischen Bauteils in einer Substratkavität | |
WO2018162188A1 (de) | Verfahren zum herstellen einer mems-einrichtung für einen mikromechanischen drucksensor | |
DE102015223399B4 (de) | Verfahren zum Verpacken mindestens eines Halbleiterbauteils und Halbleitervorrichtung | |
DE102009002376A1 (de) | Multichip-Sensormodul und Verfahren dessen Herstellung | |
EP2778119B1 (de) | Sensor und Verfahren zum Herstellen einer flexiblen Lötverbindung zwischen einem Sensor und einer Leiterplatte | |
DE10359217A1 (de) | Elektrische Durchkontaktierung von HL-Chips | |
DE102021111094B4 (de) | Sensorsystem mit einem mikroelektromechanischen Sensorelement und Verfahren zur Herstellung eines Sensorsystems | |
DE102021213183A1 (de) | Schall- oder Druckwandlervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |