DE102005022371A1 - Verfahren zur Bildung einer Metallleitung in einem Halbleiterspeicherbauelement - Google Patents

Verfahren zur Bildung einer Metallleitung in einem Halbleiterspeicherbauelement Download PDF

Info

Publication number
DE102005022371A1
DE102005022371A1 DE102005022371A DE102005022371A DE102005022371A1 DE 102005022371 A1 DE102005022371 A1 DE 102005022371A1 DE 102005022371 A DE102005022371 A DE 102005022371A DE 102005022371 A DE102005022371 A DE 102005022371A DE 102005022371 A1 DE102005022371 A1 DE 102005022371A1
Authority
DE
Germany
Prior art keywords
interlayer insulating
drain contact
contact plug
trench
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005022371A
Other languages
English (en)
Other versions
DE102005022371B4 (de
Inventor
Wan So Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102005022371A1 publication Critical patent/DE102005022371A1/de
Application granted granted Critical
Publication of DE102005022371B4 publication Critical patent/DE102005022371B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Bildung einer Metallleitung eines Halbleiterspeicherbauelements. Gemäß der vorliegenden Erfindung wird, nachdem ein innerhalb einer Zwischenschichtisolationsschicht vorstehender Drain-Kontaktpfropfen gebildet wurde, eine Nitridschicht auf der Spitze des Drain-Kontaktpfropfens gebildet, und es wird dann ein Grabenätzprozess unter Verwendung der Nitridschicht als eine Ätzstoppschicht durchgeführt. Somit kann ein Verlust der zwischen einem Source-Kontaktpfropfen und einer Metallleitung gebildeten Zwischenschichtisolationsschicht verhindert werden, und es kann eine Erzeugung eines Kurzschlusses zwischen der Metallleitung und dem Source-Kontaktpfropfen ebenfalls verhindert werden.

Description

  • Hintergrund
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Bildung einer Metallleitung eines Halbleiterspeicherbauelements, und weiter insbesondere auf ein Verfahren zur Bildung einer Metallleitung eines Halbleiterspeicherbauelements, in welchem eine Erzeugung einer Fehlfunktion, welche aufgrund einer zwischen einer mit einem Drainanschlusspfropfen elektrisch verbundenen Metallleitung und einem Sourceanschlusspfropfen erzeugten Brücke verursacht wird, verhindert werden kann.
  • Im allgemeinen wurden in Halbleiterspeicherbauelementen, als Verdrahtungstechnologien zum Bilden einer Metallleitung, Technologien weit verbreitet verwendet, in welchen eine leitende Schicht auf einer isolierenden Schicht abgeschieden und dann strukturiert wird, um eine Metallleitung mittels eines photolithografischen Prozesses zu bilden.
  • Diese Metallleitung dient dazu, eine extern angelegte Antriebsspannung (Vorspannung) zu einer darunterliegenden Halbleiterstrukturschicht zu transferieren. Um die Metallleitung und eine vorbestimmte Halbleiterstrukturschicht elektrisch miteinander zu verbinden, ist ein Kontaktpfropfen notwendig.
  • In NAND-Flash-Speicherbauelementen der Halbleiterspeicherbauelemente werden als Kontaktpfropfen ein Sourcekontaktpfropfen (SRCT) und ein Drainkontaktpfropfen (DRCT) gebildet. Der Sourcekontaktpfropfen dient dazu, eine Sourceregion und eine vorbestimmte Metallleitung miteinander zu verbinden, und der Drainkontaktpfropfen verbindet eine Drainregion und eine vorbestimmte Metallleitung elektrisch miteinander.
  • Im folgenden wird ein herkömmliches Verfahren zur Bildung einer Metallleitung eines NAND-Flash-Speicherbauelements mit Bezug auf die 1a bis 1h und 2a bis 2f beschrieben. In diesem Fall sind 1a bis 1h Querschnitte, die entlang einer Y-Achse (einer Bitleitungsrichtung) genommen sind, und 2a bis 2f sind Querschnitte, die entlang einer X-Achse (einer Wortleitungsrichtung) genommen sind.
  • Gemäß 1a wird ein Halbleitersubstrat 10, in welchem eine Gate-Elektrode 16 und eine Source-und Drainregion (nicht dargestellt) gebildet werden, zur Verfügung gestellt. In diesem Fall wird angenommen, dass die Gate-Elektrode 16 eine Tunneloxidschicht 11, ein Floating-Gate 12, eine dielektrische Schicht 13, ein Steuer-Gate 14 und eine leitende Schicht 15 zur Erleichterung der Erläuterung aufweist.
  • Spacer 17 werden auf beiden Seitenwänden der Gate-Elektrode 16 gebildet. Eine Nitridschicht 18 und eine Zwischenschichtisolationsschicht 19 (im folgenden als „erste Zwischenschichtisolationsschicht" bezeichnet) werden dann auf der gesamten Struktur einschließlich der Spacer 17 in einer sequentiellen Weise gebildet. Die erste Zwischenschichtisolationsschicht 19 wird dann poliert.
  • Gemäß 1b wird eine (nicht dargestellte) Source-Kontaktmaske gebildet. Die erste Zwischenschichtisoltationsschicht 19 wird mittels eines Ätzprozesses unter Verwendung einer Source-Kontaktmaske durch Verwendung der Nitridschicht als eine Ätzstoppschicht geätzt. Ein Abziehprozess und ein Reinigungsprozess werden dann ausgeführt, um die Nitridschicht 18 zu entfernen, welche durch die strukturierte erste Zwischenschichtisolationsschicht 19 exponiert ist, während die Source-Kontaktmaske entfernt wird, wodurch ein Source-Kontaktloch 20 gebildet wird, durch welches die Sourceregion exponiert wird.
  • Gemäß 1c wird ein mit der Sourceregion verbundener Source-Kontaktpfropfen 21 gebildet, so dass das Source-Kontaktloch 20 aufgefüllt wird. Es wird dann eine Zwischenschichtisolationsschicht 22 (im folgenden als „zweite Zwischenschichtisolationsschicht" bezeichnet) auf der gesamten Struktur einschließlich des Source-Kontaktpfropfens 21 gebildet.
  • Gemäß den 1d und 2a wird eine (nicht dargestellte) Drain-Kontaktmaske auf der zweiten Zwischenschichtisolationsschicht 22 gebildet. Es wird ein Ätzpro zess unter Verwendung der Drain-Kontaktmaske implementiert, um die zweite Zwischenschichtisolationsschicht 22 und die erste Zwischenschichtisolationsschicht 19 zu entfernen, wodurch ein (nicht dargestelltes) Drain-Kontaktloch gebildet wird, durch welches die Drainregion exponiert wird. Anschließend wird für einen Drain-Kontaktpfropfen eine leitende Schicht abgeschieden, so dass das Drain-Kontaktloch gefüllt wird, und es wird ein Polierprozess ausgeführt, um einen Drain-Kontaktpfropfen 23 zu bilden.
  • In diesem Fall wird die zweite Zwischenschichtisolationsschicht 22 um eine vorbestimmte Dicke mittels des Polierprozesses zurückgenommen, und dementsprechend wird eine Dicke der zweiten Zwischenschichtisolationsschicht 22 dünn.
  • Gemäß 1e und 2b wird eine Nitridschicht 24 auf der gesamten Struktur einschließlich des Drain-Kontaktpfropfens 23 gebildet.
  • Gemäß den 1f und 2c wird eine Isolationsschicht 25 (im folgenden als „dritte Zwischenschichtisolationsschicht" bezeichnet) auf der Nitridschicht 24 abgeschieden.
  • Gemäß den 1g und 2d wird, nachdem eine Grabenmaske 26 gebildet wurde, ein Ätzprozess unter Verwendung der Grabenmaske 26 ausgeführt, um die dritte Zwischenschichtisolationsschicht 25 zu strukturieren.
  • Gemäß 2e wird ein Reinigungsprozess implementiert, um die Nitridschicht 24 zu entfernen, welche als die Ätzstoppschicht in dem Ätzprozess verwendet wurde. Somit wird ein Graben 27, durch welchen der Drain-Kontaktpfropfen 23 exponiert wird, gebildet.
  • Gemäß den 1h und 2f wird, nachdem auf der gesamten Struktur eine leitende Schicht abgeschieden wurde, so dass der Graben 27 gefüllt wird, ein Polierprozess ausgeführt, um eine Metallleitung 28 zu bilden, die elektrisch mit dem Drain-Kontaktpfropfen 23 verbunden ist.
  • In dem herkömmlichen Verfahren zur Bildung der Metallleitung des NAND-Flash-Speicherbauelements, welches mit Bezug auf die 1a bis 1h und die 2a bis 2f beschrieben wurde, wird die Dicke der zweiten Zwischenschichtiso lationsschicht 22, welche eine elektrische Isolierung zwischen der Metallleitung 28 und dem Source-Kontaktpfropfen 21 liefert, zweimal reduziert. Wie in den 1d und 2a dargestellt ist, wird die Dicke als erstes in dem Polierprozess zur Bildung des Drain-Kontaktpfropfens 23 reduziert. Als nächstes wird die Dicke zum zweiten Mal reduziert mittels eines Überätzens (siehe „A" in 2e), welches derart ausgeführt wird, um Rückstände zu entfernen, welche in dem Entfernungsprozess für die Nitridschicht 24 zum Bilden des Grabens 27 in den 1g und 2e erzeugt werden.
  • Wenn sich die Dicke der zweiten Zwischenschichtisolationsschicht 22 reduziert, wird als solches eine Brücke zwischen der Metallleitung 28 und dem Source-Kontaktpfropfen 21 gebildet. Dies ist darin begründet, dass die Dicke der zweiten Zwischenschichtisolationsschicht 22, welche eine elektrische Isolierung zwischen der Metallleitung 28 und dem Source-Kontaktpfropfen 21 liefert, dünn wird. Der Drain-Kontaktpfropfen 23 und der Source-Kontaktpfropfen 21 werden typischerweise parallel zueinander gebildet, und die Metallleitung 28 schneidet das Obere des Source-Kontaktpfropfens 21 in einem Winkel von 90°, wobei die zweite Zwischenschichtisolationsschicht 22 dazwischenliegt. Dies liegt daran, dass eine Brücke zwischen der Metallleitung 28 und dem Source-Kontaktpfropfen 21 erzeugt wird, wenn die Dicke der zweiten Zwischenschichtisolationsschicht 22 abnimmt. Dies erzeugt eine fragile Isolationstoleranz zwischen dem Source-Kontaktpfropfen 21 und der Metallleitung 28. Somit wird ein Bauelement fehlerhaft arbeiten, wenn eine Brücke zwischen dem Source-Kontaktpfropfen 21 und der Metallleitung 28 erzeugt wird.
    •
  • Zusammenfassung der Erfindung
  • Demnach wurde die vorliegende Erfindung hinsichtlich der obigen Probleme getätigt, und es ist ein Ziel der vorliegenden Erfindung, ein Verfahren zur Bildung einer Metallleitung eines Halbleiterspeicherbauelements zur Verfügung zu stellen, in welchem ein Kurzschluss, welcher aufgrund einer Brücke zwischen einer Metallleitung, die mit einem Drain-Kontaktpfropfen elektrisch verbunden ist, und einem Source-Kontaktpfropfen, verhindert werden kann.
  • Um das obige Ziel zu erreichen, wird gemäß einem Aspekt der vorliegenden Erfindung ein Verfahren zur Bildung einer Metallleitung eines Halbleiterspeicher bauelements zur Verfügung gestellt, mit den Schritten des Lieferns eines Halbleitersubstrats, in welchem ein Source-Kontaktpfropfen gebildet wird, des Bildens einer ersten Zwischenschichtisolationsschicht auf dem Halbleitersubstrat, des Strukturierens der ersten Zwischenschichtisolationsschicht durch Ausführen eines Ätzprozesses unter Verwendung einer Drain-Kontaktmaske, wodurch ein Drain-Kontaktloch gebildet wird, durch welches eine innerhalb des Halbleitersubstrats gebildete Drainregion exponiert wird, des Bildens eines Drain-Kontaktpfropfens, um das Drain-Kontaktloch zu vergraben, des Zurücknehmens der ersten Zwischenschichtisolationsschicht durch einen Ätzprozess, so dass der Drain-Kontaktpfropfen hervorsteht, des Abscheidens einer Nitridschicht entlang der Stufe auf der Gesamtstruktur einschließlich des Drain-Kontaktpfropfens, des Bildens einer zweiten Zwischenschichtisolationsschicht auf der Nitridschicht, des Strukturierens der zweiten Zwischenschichtisolationsschicht, so dass die Nitridschicht, die auf dem vorstehenden Abschnitt des Drain-Kontaktpfropfens gebildet ist, exponiert wird, wodurch ein Graben gebildet wird, des Ausführens eines zweiten Ätzprozesses, um die durch den Graben exponierte Nitridschicht abzuziehen, wodurch der Drain-Kontaktpfropfen freigelegt wird, und des Bildens einer Metallleitung, um den Graben abzudecken.
  • Kurze Beschreibung der Zeichnungen
    •
  • 1a bis 1h und 2a bis 2f sind Querschnitte zum Erklären eines Verfahrens zur Bildung einer Metallleitung eines NAND-Flash-Speicherbauelements des Standes der Technik;
  • 3a bis 3g und 4a bis 4f sind Querschnitte zur Erklärung eines Verfahrens zur Bildung einer Metallleitung eines Halbleiterspeicherbauelements gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Detaillierte Beschreibung bevorzugter Ausführungsformen
  • Es werden nun die bevorzugten Ausführungsformen gemäß der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen beschrieben. Da die bevorzugten Ausführungsformen zu dem Zweck zur Verfügung gestellt werden, dass der Durchschnittsfachmann der Technik in der Lage ist, die vorliegende Erfindung zu verstehen, können sie auf verschiedenen Arten modifiziert werden, und der Bereich der vorliegenden Erfindung wird durch die später beschriebenen bevorzugten Ausführungsformen nicht begrenzt.
  • 3a bis 3g und 4a bis 4f sind Querschnitte zum Erklären eines Verfahrens zur Bildung einer Metallleitung eines Halbleiterspeicherbauelements gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. In diesem Fall wird beispielsweise ein NAND-Flash-Speicherbauelement als ein Beispiel herangezogen. 3a bis 3g sind Querschnitte, die entlang einer Y-Achse (einer Bitleitungsrichtung) genommen sind, und 4a bis 4f sind Querschnitte, die entlang einer X-Achse (einer Wortleitungsrichtung) genommen sind.
  • Gemäß den 3a und 4a wird ein Halbleitersubstrat 110 zur Verfügung gestellt, in welchem eine Gate-Elektrode 116 und eine (nicht dargestellte) Source-und Drainregion gebildet werden. In diesem Fall wird angenommen, dass die Gate-Elektrode 116 eine Tunneloxidschicht 111, ein Floating-Gate 112, eine dielektrische Schicht 113, ein Steuer-Gate 114 und eine leitende Schicht 115 zur Erleichterung der Erläuterung aufweist. In diesem Fall kann die leitende Schicht 115 unter Verwendung einer Wolfram-Silizid-Schicht gebildet werden.
  • Anschließend werden Spacer 117 auf beiden Seitenwänden der Gate-Elektrode 116 gebildet.
  • Eine Isolationsschicht 118 wird dann entlang der Stufe entlang der gesamten Struktur einschließlich der Spacer 117 gebildet. In diesem Fall wird die Isolationsschicht 118 vorzugsweise unter Verwendung einer Nitridschicht mit einem gegenüber der ersten Zwischenschichtisolationsschicht 119 hohen selektiven Ätzverhältnisses in einem Ätzprozess gebildet, so dass sie als eine Ätzstoppschicht dienen kann.
  • Es wird dann eine erste Zwischenschichtisolationsschicht 119 auf der Isolationsschicht 118 gebildet. In diesem Fall wird die erste Zwischenschichtisolationsschicht 119 bevorzugt unter Verwendung einer Hochdichtes-Plasma-(HDP)-Oxidschicht mit guten lückenfüllenden Eigenschaften gebildet.
  • In diesem Fall wird die erste Zwischenschichtisolationsschicht 119 bis zu einer Dicke von 5000 bis 10000 Å gebildet. Unterdessen kann die erste Zwischenschichtisolationsschicht 119 unter Verwendung von einer BPSG (Bor Phosphor Silikatglas)-Schicht, einer USG (undotiertes Silikatglas)-Schicht, einer TEOS (Tetraethylorthosilikat)-Schicht oder einer SOG (Drehschleuderauftragung auf Glas (englisch = Spin On Glass)) oder einer gestapelten Struktur derselben gebildet werden.
  • Anschließend wird ein CMP (chemisch mechanischer Polier-)-Prozess ausgeführt, um die erste Zwischenschichtisolationsschicht 119 zu polieren.
  • Nachdem eine (nicht dargestellte) Source-Kontaktmaske auf der ersten Zwischenschichtisolationsschicht 119 gebildet wurde, wird ein Ätzprozess unter Verwendung der Source-Kontaktmaske implementiert, um ein (nicht dargestelltes) Source-Kontaktloch zu bilden.
  • Ein Abziehprozess wird dann ausgeführt, um die Source-Kontaktmaske zu entfernen, und es wird auch ein Reinigungsprozess ausgeführt, um verbleibende Unreinheiten zu entfernen.
  • Anschließend wird ein Source-Kontaktpfropfen 120 gebildet, so dass das Source-Kontaktloch gefüllt wird. In diesem Fall kann der Source-Kontaktpfropfen 120 durch Abscheiden einer Polysiliziumschicht auf der gesamten Struktur gebildet werden, so dass das Source-Kontaktloch gefüllt wird, und es wird dann ein Polierprozess unter Verwendung eines CMP Prozesses oder eines Zurückätzprozesses ausgeführt.
  • Eine zweite Zwischenschichtisolationsschicht 121 wird dann auf der gesamten Struktur einschließlich des Source-Kontaktpfropfens 120 gebildet. In diesem Fall kann die zweite Zwischenschichtisolationsschicht 121 bis zu einer Dicke von 1500 bis 3500 Å unter Verwendung einer PE (Plasma verstärkten)-TEOS-Schicht oder einer HDP (Hochdichtes Plasma)-Oxidschicht gebildet werden.
  • Anschließend wird eine (nicht dargestellte) Drain-Kontaktmaske auf der zweiten Zwischenschichtisolationsschicht 121 gebildet.
  • Sowohl mit der zweiten Zwischenschichtisolationsschicht 121 als auch mit der ersten Zwischenschichtisolationsschicht 119 wird dann unter Verwendung der Drain-Kontaktmaske ein Ätzprozess ausgeführt, wodurch ein (nicht dargestelltes) Drain-Kontaktloch gebildet wird, durch welches die Drainregion exponiert wird.
  • Es wird dann eine (nicht dargestellte) leitende Schicht für den Drain-Kontaktpfropfen abgeschieden, so dass das Drain-Kontaktloch gefüllt wird. In diesem Fall wird die leitende Schicht für den Drain-Kontaktpfropfen vorzugsweise unter Verwendung einer Polysiliziumschicht oder einer leitenden Schicht, wie etwa Wolfram, Kupfer oder Aluminium, gebildet.
  • Anschließend wird ein Polierprozess unter Verwendung eines CMP Prozesses oder eines Rückätzprozesses ausgeführt, um die leitende Schicht für den Drain-Kontaktpfropfen zu polieren. In diesem Fall wird der Polierprozess derart ausgeführt, dass ein Ätzselektivitätsverhältnis zwischen der zweiten Zwischenschichtisolationsschicht 121 und der leitenden Schicht für den Drain-Kontaktpfropfen, das heißt dem Polysilizium, 1:1 wird. Somit wird ein Drain-Kontaktpfropfen 122, in welchem das Drain-Kontaktloch vergraben ist, gebildet.
  • Als nächstes wird ein Ätzprozess in trockenem oder nassem Modus ausgeführt, um die zweite Zwischenschichtisolationsschicht 121 zurückzunehmen, um etwas von einer oberen Oberfläche des Drain-Kontaktpfropfens 122 vorstehen zu lassen. In diesem Fall liegt das Maß, mit welchem der Drain-Kontaktpfropfen 122 vorsteht, vorzugsweise bei 300 bis 1000 Å. Darüber hinaus wird der Ätzprozess vorzugsweise unter einer Rezeptbedingung durchgeführt, in welcher die Ätzrate der zweiten Zwischenschichtisolationsschicht 121 schneller ist, als die des Drain-Kontaktpfropfens 122 (mindestens dreimal oder mehr). Beispielsweise wird in dem Fall, in dem der Ätzprozess in einem nassen Modus ausgeführt wird, eine BOE Puffer (Oxid-Ätzmittel)- oder DHF (verdünnte HF)-Lösung verwendet. Wenn die zweite Zwischenschichtisolationsschicht 121 der PE-TEOS Schicht gebildet wird, dann kann die BOE Lösung eine gemischte Lösung aus HF und NH4F sein, welche mit H2O in einem Verhältnis von 100:1 bis 9:1 verdünnt ist, oder eine HF-Lösung sein, welche mit H2O in einem Verhältnis von 100:1 bis 50:1 verdünnt ist.
  • Der Grund, warum der Drain-Kontaktpfropfen 122 hervorsteht, ist unterdessen der, dass eine Isolationstoleranz des Source-Kontaktpfropfens 120 und einer Metallleitung 127 in 3g durch eine Dicke gesichert werden kann, mit der der Drain-Kontaktpfropfen 122 vorsteht. Das bedeutet, dass eine Dicke der zweiten Zwischenschichtisolationsschicht 124, welche zwischen dem Source-Kontaktpfropfen 120 und der Metallleitung 127 verbleibt, durch die Dicke festgelegt wird, die der Drain-Kontaktpfropfen 122 vorsteht.
  • Gemäß den 3b und 4b wird eine Nitridschicht 123 entlang der Topologie auf der gesamten Struktur einschließlich des Drain-Kontaktpfropfens 122, welcher teilweise vorsteht, abgeschieden. In diesem Fall kann die Nitridschicht 123 bis zu einer Dicke von 300 bis 500 Å unter Verwendung einer LP-(Niederdruck)-Nitridschicht oder einer PE (Plasma verstärkten)-Nitridschicht abgeschieden werden.
  • Gemäß den 3c und 4c wird eine dritte Zwischenschichtisolationsschicht 124 auf der Nitridschicht 123 abgeschieden. In diesem Fall wird die dritte Zwischenschichtisolationsschicht 124 bis zu einer Dicke von 1000 bis 3000 Å unter Verwendung einer PE-TEOS Schicht abgeschieden. In diesem Fall ist der Grund, warum die PE-TEOS Schicht verwendet wird, der, dass sie bessere Poliereigenschaften aufweist als andere Schichten.
  • Anschließend wird eine Grabenmaske 125 auf der dritten Zwischenschichtisolationsschicht 124 gebildet. In diesem Fall wird die Grabenmaske 125 durch einen photolithografischen Prozess gebildet. Das bedeutet, dass, nachdem die dritte Zwischenschichtisolationsschicht 124 mit einem Photolack beschichtet wurde, die Grabenmaske 125 mittels Belichtungs- und Entwicklungsprozessen unter Verwendung der Photomaske gebildet wird.
  • Obwohl es in den Zeichnungen nicht dargestellt ist, kann, bevor die Grabenmaske 125 gebildet wird, unterdessen eine antireflektierende Schicht (BARC) auf der dritten Zwischenschichtisolationsschicht 124 gebildet werden.
  • Gemäß den 3d und 4d wird ein Graben 126 mittels eines Ätzprozesses unter Verwendung der Grabenmaske 125 gebildet. In diesem Fall kann der Graben 126 in dem Ätzprozess gebildet werden, indem zunächst etwas von der antireflektierenden Schicht und der dritten Zwischenschichtisolationsschicht 124 geätzt wird, und als zweites die verbleibende dritte Zwischenschichtisolationsschicht 124 unter einer Rezeptbedingung geätzt wird, in welcher ein Ätzselektivi tätsverhältnis mit der Nitridschicht 123 hoch ist, so dass die Nitridschicht 123, die auf dem vorstehenden Abschnitt des Drain-Kontaktpfropfens 122 gebildet ist, exponiert wird. Beispielsweise kann ein Gas mit einem hohen Ätzselektivitätsverhältnis ein gemischtes Gas aus C4F8/CH2F2/Ar oder ein gemischtes Gas aus C4F6/Ar/O2 enthalten. Darüber hinaus wird der Ätzprozess bevorzugt in einer Weise ausgeführt, dass die dritte Zwischenschichtisolationsschicht 124 bei einer Dicke von 300 bis 1000 Å auf der Basis der Nitridschicht 123 verbleibt, die auf dem vorstehenden Abschnitt des Drain-Kontaktpfropfens 122 gebildet ist.
  • Unterdessen wurde in den 3d und 4d dargestellt, dass die Dicke der dritten Zwischenschichtisolationsschicht 124 variiert, nachdem der Graben 126 gebildet ist. Dies liegt daran, dass die Dicke der dritten Zwischenschichtisolationsschicht 124 abhängig von einem Ort des Schnitts variieren kann. Die dritte Zwischenschichtisolationsschicht 124 in dem in 4d dargestellten Querschnitt in Y-Achsenrichtung bleibt dicker als die in einer X-Achsenrichtung gemäß 3d.
  • Gemäß den 3e und 4e wird ein Abziehprozess durchgeführt, um die Grabenmaske 125 zu entfernen.
  • Auf einer oberen Oberfläche der Nitridschicht 123 und der dritten Zwischenschichtisolationsschicht 124 verbleibende Störstellen können durch Ausführen eines Reinigungsprozesses unter Verwendung einer DHF- oder einer BOE-Lösung abgezogen werden.
  • Es wird dann ein Ätzprozess durchgeführt, um die Nitridschicht 123, die durch den Graben 126 exponiert ist, zu entfernen. In diesem Fall kann der Ätzprozess in einem trockenen oder einem nassen Modus durchgeführt werden. Beispielsweise kann der trockene Modus unter Verwendung eines gemischten Gases aus CF4, CHF3, O2, Ar, etc. durchgeführt werden. Der nasse Modus kann unter Verwendung einer H3PO4 Lösung bei einer Ätzrate von etwa 40 bis 60 Å/Min. durchgeführt werden. Darüber hinaus wird der Ätzprozess vorzugsweise in einer Weise durchgeführt, dass die dritte Zwischenschichtisolationsschicht 124, die um den Drain-Kontaktpfropfen 122 herum abgeschieden ist, gegenüber der Spitze der Nitridschicht 123 in einer Dicke von 200 bis 300 Å zurückgenommen wird. Die Spitze des vorstehenden Abschnittes des Drain-Kontaktpfropfens 122 wird mittels des Ätzprozesses exponiert.
  • Gemäß 3f kann die auf der Nitridschicht 123 verbleibende dritte Zwischenschichtisolationsschicht 124 mittels eines Ätzprozesses unter Verwendung der Nitridschicht 123 als eine Ätzstoppschicht abgezogen werden. In diesem Fall ist der Ätzprozess zum Abziehen der dritten Zwischenschichtisolationsschicht 124 optional. Dies kann angemessen geändert werden, in Abhängigkeit von der Höhe einer Metallleitung. Um beispielsweise die Höhe der Metallleitung zu erhöhen, ist es bevorzugt, dass die dritte Zwischenschichtisolationsschicht 124 abgezogen wird.
  • Gemäß den 3g und 4f wird eine leitende Schicht auf der gesamten Struktur abgeschieden, so dass der Graben (siehe „126" der 4e) aufgefüllt wird. In diesem Fall kann die leitende Schicht eine Polysiliziumschicht, Kupfer, Wolfram oder Aluminium sein.
  • Anschließend wird ein Polierprozess unter Verwendung eines CMP-Prozesses oder eines Zurückätzprozesses ausgeführt, um eine Metallleitung 127 zu bilden, die elektrisch mit dem Drain-Kontaktpfropfen 122 derart verbunden ist, dass der Graben abgedeckt wird.
  • Wie oben beschrieben, wird gemäß der vorliegenden Erfindung, nachdem ein innerhalb einer Zwischenschichtisolationsschicht gebildeter Drain-Kontaktpfropfen hervorsteht, eine Nitridschicht auf der Oberseite des Drain-Kontaktpfropfens gebildet, und es wird dann ein Grabenätzprozess unter Verwendung der Nitridschicht als eine Ätzstoppschicht ausgeführt. Ein Verlust der zwischen einem Source-Kontaktpfropfen und einer Metallleitung gebildeten Zwischenisolationsschicht kann verhindert werden, und es kann eine Erzeugung eines Kurzschlusses zwischen der Metallleitung und dem Source-Kontaktpfropfen ebenfalls verhindert werden. Es ist somit möglich, eine Fehlfunktion von Halbleiterspeicherbauelementen zu verhindern.
  • Obwohl die vorstehende Beschreibung mit Bezug auf die bevorzugten Ausführungsformen vorgenommen wurde, ist klar, dass Veränderungen und Modifikationen der vorliegenden Erfindung durch den Durchschnittsfachmann der Technik vorgenommen werden können, ohne von dem Geist und dem Bereich der vorliegenden Erfindung und der anhängenden Ansprüche abzuweichen.

Claims (10)

  1. Verfahren zur Bildung einer Metallleitung eines Halbleiterspeicherbauelements, mit den Schritten: (a) ein Halbleitersubstrat wird zur Verfügung gestellt, in welchem ein Source-Kontaktpfropfen gebildet wird; (b) eine erste Zwischenschichtisolationsschicht wird auf dem Halbleitersubstrat gebildet; (c) die erste Zwischenschichtisolationsschicht wird durch Ausführen eines Ätzprozesses unter Verwendung einer Drain-Kontaktmaske strukturiert, wodurch ein Drain-Kontaktloch gebildet wird, durch welches eine innerhalb des Halbleitersubstrats gebildete Drainregion exponiert wird; (d) ein Drain-Kontaktpfropfen wird gebildet, um das Drain-Kontaktloch zu vergraben; (e) die erste Zwischenschichtisolationsschicht wird durch einen ersten Ätzprozess zurückgenommen, so dass der Drain-Kontaktpfropfen hervorsteht; (f) eine Nitridschicht wird entlang der Topologie auf der gesamten Struktur einschließlich des Drain-Kontaktpfropfens abgeschieden; (g) eine zweite Zwischenschichtisolationsschicht wird auf der Nitridschicht gebildet; (h) die zweite Zwischenschichtisolationsschicht wird derart strukturiert, dass die Nitridschicht, die auf dem vorstehenden Abschnitt des Drain-Kontaktpfropfens gebildet ist, exponiert wird, wodurch ein Graben gebildet wird; (i) ein zweiter Ätzprozess wird ausgeführt, um die durch den Graben exponierte Nitridschicht abzuziehen, wodurch der Drain-Kontaktpfropfen exponiert wird; und (j) eine Metallleitung wird gebildet, um den Graben abzudecken.
  2. Verfahren nach Anspruch 1, wobei der erste Ätzprozess auf eine Bedingung eingestellt wird, bei welcher eine Ätzrate der ersten Zwischenschichtisolati onsschicht mindestens dreimal schneller ist, als die des Drain-Kontaktpfropfens.
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste Ätzprozess unter Verwendung einer BOE- oder DHF- Lösung durchgeführt wird.
  4. Verfahren nach Anspruch 3, wobei die BOE-Lösung eine gemischte Lösung aus HF und NH4F verwendet, welche mit H2O in einem Verhältnis von 100:1 bis 9:1 in dem Fall verdünnt ist, in dem die erste Zwischenschichtisolationsschicht unter Verwendung einer PE-TEOS Schicht gebildet wird.
  5. Verfahren nach Anspruch 3, wobei die DHF-Lösung eine HF-Lösung verwendet, welche mit H2O in einem Verhältnis von 100:1 bis 50:1 in dem Fall verdünnt ist, in dem die erste Zwischenschichtisolationsschicht unter Verwendung einer PE-TEOS Schicht gebildet wird.
  6. Verfahren nach Anspruch 1, wobei in dem Schritt (e) der Drain-Kontaktpfropfen mit einer Dicke von etwa 300 bis 1000 Å vorsteht.
  7. Verfahren nach Anspruch 1, wobei der zweite Ätzprozess in einem trockenen oder einem nassen Modus ausgeführt wird.
  8. Verfahren nach Anspruch 7, wobei der trockene Modus unter Verwendung eines gemischten Gases einschließlich CF4-, CHF3-, O2- und Ar Gasen durchgeführt wird.
  9. Verfahren nach Anspruch 7, wobei der nasse Modus bei einer Ätzrate von etwa 40 bis 60 Å/Min. unter Verwendung einer N3PO4-Lösung durchgeführt wird.
  10. Verfahren nach Anspruch 1 oder 7, wobei der Ätzprozess in einer Weise durchgeführt wird, dass die dritte Zwischenschichtisolationsschicht, die um den Drain-Kontaktpfropfen herum abgeschieden ist, gegenüber der Spitze der Nitridschicht in einer Dicke von 200 bis 300 Å zurückgenommen wird.
DE102005022371A 2004-10-21 2005-05-10 Verfahren zur Bildung einer Metallleitung in einem Halbleiterspeicherbauelement Expired - Fee Related DE102005022371B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0084475 2004-10-21
KR1020040084475A KR100546936B1 (ko) 2004-10-21 2004-10-21 반도체 메모리 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
DE102005022371A1 true DE102005022371A1 (de) 2006-04-27
DE102005022371B4 DE102005022371B4 (de) 2013-02-28

Family

ID=36129085

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005022371A Expired - Fee Related DE102005022371B4 (de) 2004-10-21 2005-05-10 Verfahren zur Bildung einer Metallleitung in einem Halbleiterspeicherbauelement

Country Status (4)

Country Link
US (1) US7262122B2 (de)
JP (1) JP4860189B2 (de)
KR (1) KR100546936B1 (de)
DE (1) DE102005022371B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680465B1 (ko) * 2005-06-30 2007-02-08 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US20070202688A1 (en) * 2006-02-24 2007-08-30 Pei-Yu Chou Method for forming contact opening
KR100849066B1 (ko) * 2007-02-06 2008-07-30 주식회사 하이닉스반도체 실린더형 엠아이엠 캐패시터 형성방법
JP4504403B2 (ja) * 2007-08-29 2010-07-14 株式会社東芝 半導体記憶装置
US7662645B2 (en) * 2007-09-06 2010-02-16 United Microelectronics Corp. Reworked integrated circuit device and reworking method thereof
US20090302477A1 (en) * 2008-06-06 2009-12-10 Yakov Shor Integrated circuit with embedded contacts
US11276637B2 (en) 2019-09-17 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier-free interconnect structure and manufacturing method thereof
US11177163B2 (en) * 2020-03-17 2021-11-16 International Business Machines Corporation Top via structure with enlarged contact area with upper metallization level

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306787A (ja) * 1995-03-06 1996-11-22 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JPH09223735A (ja) * 1996-02-15 1997-08-26 Sony Corp 半導体装置のコンタクト開孔方法
JP3235542B2 (ja) * 1997-10-15 2001-12-04 日本電気株式会社 半導体装置およびその製造方法
US6331481B1 (en) * 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
US6083842A (en) * 1999-02-19 2000-07-04 Advanced Micro Devices Inc. Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug
JP2001196477A (ja) * 2000-01-14 2001-07-19 Toshiba Corp 半導体装置
JP3532134B2 (ja) * 2000-01-31 2004-05-31 シャープ株式会社 半導体装置の製造方法
JP2001358214A (ja) * 2000-06-15 2001-12-26 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2002076297A (ja) * 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4074054B2 (ja) * 2000-09-28 2008-04-09 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP4128737B2 (ja) * 2000-11-14 2008-07-30 株式会社東芝 半導体装置及び半導体記憶装置の製造方法
US6680514B1 (en) * 2000-12-20 2004-01-20 International Business Machines Corporation Contact capping local interconnect
US6294426B1 (en) * 2001-01-19 2001-09-25 Taiwan Semiconductor Manufacturing Company Method of fabricating a capacitor under bit line structure with increased capacitance without increasing the aspect ratio for a dry etched bit line contact hole
KR100395766B1 (ko) * 2001-02-12 2003-08-25 삼성전자주식회사 강유전체 기억 소자 및 그 형성 방법
JP2002343861A (ja) * 2001-05-21 2002-11-29 Mitsubishi Electric Corp 半導体集積回路およびその製造方法
JP2003023102A (ja) * 2001-07-05 2003-01-24 Mitsubishi Electric Corp キャパシタの製造方法
JP2003249578A (ja) * 2001-09-29 2003-09-05 Toshiba Corp 半導体集積回路装置
JP2003249572A (ja) * 2001-12-19 2003-09-05 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
KR100434505B1 (ko) * 2002-06-19 2004-06-05 삼성전자주식회사 다마신 배선을 이용한 반도체 소자의 제조방법
KR100434511B1 (ko) * 2002-08-12 2004-06-05 삼성전자주식회사 다마신 배선을 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20060088991A1 (en) 2006-04-27
JP2006121038A (ja) 2006-05-11
DE102005022371B4 (de) 2013-02-28
JP4860189B2 (ja) 2012-01-25
KR100546936B1 (ko) 2006-01-26
US7262122B2 (en) 2007-08-28

Similar Documents

Publication Publication Date Title
DE102005022371B4 (de) Verfahren zur Bildung einer Metallleitung in einem Halbleiterspeicherbauelement
DE10030308B4 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE102004003315A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10358767A1 (de) Verfahren zum Bilden einer Bit-Leitung eines Flashbauelements
DE102017128235A1 (de) Strukturierungsverfahren für ein halbleiterbauelement und daraus resultierende strukturen
DE102005030063A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10314274B3 (de) Verfahren zum Herstellen einer Kontaktlochebene in einem Speicherbaustein
DE102005028630A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE19921110A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016119019B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102004030172A1 (de) Verfahren zum Herstellen von Flash-Speicherbauelementen
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
CN100511595C (zh) 半导体器件中形成着陆插塞接触点的方法
DE102005030449B4 (de) Verfahren zur Bildung einer Floating-Gate-Elektrode in einem Flash-Speicherbauelement
DE102004025925B4 (de) Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in einem Halbleiterbauelement unter Verwendung einer Opfermaskenschicht
DE102004060689B4 (de) Verfahren zur Herstellung eines Flashspeicherbauelements
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE102004062835A1 (de) Verfahren zum Bilden einer Dual-Damascene-Struktur
DE102007037925B3 (de) Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels
DE102004016705A1 (de) Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021283000

Ipc: H01L0021768000

Effective date: 20121023

R020 Patent grant now final

Effective date: 20130529

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203