JP2002343861A - 半導体集積回路およびその製造方法 - Google Patents

半導体集積回路およびその製造方法

Info

Publication number
JP2002343861A
JP2002343861A JP2001150495A JP2001150495A JP2002343861A JP 2002343861 A JP2002343861 A JP 2002343861A JP 2001150495 A JP2001150495 A JP 2001150495A JP 2001150495 A JP2001150495 A JP 2001150495A JP 2002343861 A JP2002343861 A JP 2002343861A
Authority
JP
Japan
Prior art keywords
contact plug
integrated circuit
semiconductor integrated
contact
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001150495A
Other languages
English (en)
Inventor
Tomohito Okudaira
智仁 奥平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001150495A priority Critical patent/JP2002343861A/ja
Priority to US10/109,837 priority patent/US20020173096A1/en
Publication of JP2002343861A publication Critical patent/JP2002343861A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 集積度が向上した半導体集積回路において
も、コンタクトプラグと、それに接続される上部の導電
層との接触面積を確保して、コンタクト抵抗の低下を実
現する構成を提供する。 【解決手段】 層間絶縁膜９内には複数のビット線８が
選択的に配設され、当該ビット線８はコンタクトプラグ
７を介して所定の不純物拡散層２に接続されている。そ
して、コンタクトプラグ１０の下面と反対側の端部であ
る上面は、層間絶縁膜９の主面から突出しており、コン
タクトプラグ１０の上部には、コンタクトプラグ１０の
突出部を覆うようにキャパシタ下部電極１１が中心をず
らして配設されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路に関
し、特に、集積度が向上した半導体集積回路におけるコ
ンタクト抵抗の低減に関する。
【０００２】
【従来の技術】高誘電体膜を有するキャパシタ（高誘電
体膜キャパシタ）においては、酸化窒化膜（ＳｉＯＮ：
oxynitride）などの低誘電率の誘電体膜と比較して誘電
体膜を厚く形成する傾向がある。このような高誘電体膜
キャパシタを有する半導体集積回路においては、高誘電
体膜キャパシタの誘電率が高いため、これまでの集積度
では、キャパシタのストレージノード電極（キャパシタ
下部電極）を立体的にするなどの、キャパシタ面積増大
のための構造を採る必要がなかった。
【０００３】しかし、近年の飛躍的な集積度の向上に伴
って、高誘電体膜キャパシタといえども立体的な下部電
極を使用せざるを得なくなってきた。ところが高誘電体
膜は酸化窒化膜等の低誘電率の誘電体膜と比較して薄膜
化が困難であるので、必然的にキャパシタの下部電極間
のスペースを大きくする必要がある。
【０００４】また、各種配線層は、配設ピッチを狭くす
ることが要求されるとともに、その線幅がコンタクト部
を構成するコンタクトプラグの直径と同程度にまで細く
なりつつある。
【０００５】さらに上部配線層と下部配線層との接続
に、コンタクトプラグを複数個重ねて接続した、いわゆ
るスタックトビアコンタクトも用いられつつある。
【０００６】一方、下部電極および各種配線層の下層に
位置するコンタクトプラグは、その形成に際しての貫通
孔の開口時に、エッチング特性等により貫通孔の上部開
口部が下部開口部よりも広がって、コンタクトプラグの
上面の面積が下面の面積よりも広くなる傾向がある。
【０００７】以上のような構成を有する従来の半導体集
積回路の一例を、図３７に半導体集積回路９０として示
す。
【０００８】図３７において、シリコン基板１上に層間
絶縁膜６が形成され、層間絶縁膜６を貫通してシリコン
基板１に達する複数のコンタクトプラグ７（ビット線コ
ンタクト）が配設されている。コンタクトプラグ７はポ
リシリコン等の導電体で構成されている。
【０００９】また、層間絶縁膜６上には層間絶縁膜９が
配設され、層間絶縁膜９上には層間絶縁膜１４が配設さ
れている。そして、層間絶縁膜６および９を貫通してシ
リコン基板１に達する複数のコンタクトプラグ１０（ス
トレージノードコンタクト）および、層間絶縁膜９およ
び１４を貫通して一部のコンタクトプラグ７に達するコ
ンタクトプラグ１５が配設されている。
【００１０】シリコン基板１の表面内には、ＭＯＳトラ
ンジスタのソース・ドレイン層となる不純物拡散層２が
選択的に複数配設され、またＭＯＳトランジスタ間を電
気的に分離するとともに不純物拡散層２を含む活性領域
を規定する素子分離絶縁膜３が選択的に複数配設されて
いる。そして、コンタクトプラグ７および１０の下面は
不純物拡散層２に接続されている。
【００１１】また、層間絶縁膜６内には、隣り合う不純
物拡散層２の間のシリコン基板１上に対応してゲート電
極５が配設されている。なお、ゲート電極５とシリコン
基板１との間にはゲート絶縁膜４が配設されている。
【００１２】また、層間絶縁膜９内には複数のビット線
８が選択的に配設され、当該ビット線８はコンタクトプ
ラグ７を介して所定の不純物拡散層２に接続されてい
る。
【００１３】ここで、層間絶縁膜９および１４を貫通し
て配設されたコンタクトプラグ１５と、コンタクトプラ
グ１５に接続されるコンタクトプラグ７とでスタックト
ビアコンタクトを構成しており、当該スタックトビアコ
ンタクトも不純物拡散層２の１つに接続されている。
【００１４】そして、コンタクトプラグ１０の下面と反
対側の端部である上面は、層間絶縁膜９上に選択的に配
設されたキャパシタ下部電極１１（ストレージノード電
極）に接続されており、当該キャパシタ下部電極１１
と、キャパシタ下部電極１１を覆うように配設されたキ
ャパシタ誘電体膜１２と、キャパシタ誘電体膜１２を覆
うように配設されたキャパシタ上部電極１３とでキャパ
シタＣＰが構成される。なお、キャパシタ誘電体膜１２
はＢＳＴ（barium strontium titanate）等の高誘電体
で形成されるので、キャパシタＣＰは高誘電体膜キャパ
シタである。
【００１５】さらに、層間絶縁膜１４の上部には配設ピ
ッチの狭い複数のメタル配線１６が選択的に形成され、
コンタクトプラグ１５の上面は、一部のメタル配線１６
に接続されている。
【００１６】そして、メタル配線１６の上部には、配線
層やパッシベーション膜等が配設されて半導体集積回路
９０を構成するが、これらについては、本発明との関係
が薄いので図示は省略する。
【００１７】
【発明が解決しようとする課題】図３７に示す領域Ｘ、
Ｙ、ＷおよびＺは、何れも上部側の導電層（ビット線
８、キャパシタ下部電極１１、コンタクトプラグ１５、
メタル配線１６）の幅寸法よりも、下部側のコンタクト
プラグ７、１０および１５の直径の方が大きくなってい
る部分を示している。
【００１８】これは、半導体集積回路の集積度の向上に
伴って、上部側の導電層の幅寸法が小さくなることと、
コンタクトプラグの形成上の特性とに起因するものであ
り、コンタクトプラグの上面と導電層間の接触面積の減
少によるコンタクト抵抗の上昇が問題となっている。
【００１９】従来は、コンタクトプラグの上部の導電層
は、コンタクトプラグの上面を覆うように広く形成され
ていたので、コンタクトプラグの上面側を突出させ、プ
ラグ側面にも導電層を接触させることで、コンタクト抵
抗を下げるような構成が採られていた。
【００２０】しかし、図３７に示す半導体集積回路９０
においては、上述したように、集積度の向上に伴って、
上部側の導電層の幅寸法が小さくなっているので、コン
タクトプラグの上面側を突出させるだけでは、顕著な接
触面積の増大が期待できない。
【００２１】本発明は上記のような問題点を解消するた
めになされたもので、集積度が向上した半導体集積回路
においても、コンタクトプラグと、それに接続される上
部の導電層との接触面積を確保して、コンタクト抵抗の
低下を実現する構成を提供することを目的とする。
【００２２】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体集積回路は、半導体基板と、前記半導体基板
上に配設された層間絶縁膜と、層間絶縁膜上に配設され
た導電層と、前記層間絶縁膜を貫通して配設され、前記
導電層と電気的に接続されるコンタクトプラグとを有す
る半導体集積回路であって、前記コンタクトプラグは前
記層間絶縁膜の上主面から所定高さ突出し、前記導電層
は、第１の方向での幅が前記コンタクトプラグの上面の
前記第１の方向での横断寸法よりも狭く、前記第１の方
向とは直交する第２の方向での幅が前記コンタクトプラ
グの前記上面の前記第２の方向での前記横断寸法よりも
広く、前記導電層は、その前記第１の方向での幅の中心
が、前記コンタクトプラグの前記上面の中心からずれて
位置するように、前記コンタクトプラグに接触して配設
される。
【００２３】本発明に係る請求項２記載の半導体集積回
路は、前記導電層が、前記第１の方向での幅の一方の端
縁部が前記コンタクトプラグの上面端縁部よりも外側に
はみ出すように配設されている。
【００２４】本発明に係る請求項３記載の半導体集積回
路は、前記コンタクトプラグが円柱状であって、前記コ
ンタクトプラグの前記上面の前記第１および第２の方向
での前記横断寸法が、直径に相当する。
【００２５】本発明に係る請求項４記載の半導体集積回
路は、前記コンタクトプラグが突出する前記所定高さ
が、前記コンタクトプラグの前記上面の直径の０．１６
倍以上である。
【００２６】本発明に係る請求項５記載の半導体集積回
路は、前記導電層の前記第１の方向での幅の中心の、前
記コンタクトプラグの前記上面の中心からのずらし長さ
が、前記コンタクトプラグの前記上面の直径の０．５倍
以下である。
【００２７】本発明に係る請求項６記載の半導体集積回
路は、前記層間絶縁膜が、前記コンタクトプラグの周囲
が、前記導電層の平面視形状に合致した形状で所定深さ
窪んだリセス部を有し、前記導電層は、その一部が前記
リセス部内に挿入されるように配設され、前記リセス部
の前記所定深さは、前記コンタクトプラグの前記所定高
さに相当する。
【００２８】本発明に係る請求項７記載の半導体集積回
路は、前記導電層が、前記層間絶縁膜上に配設されたキ
ャパシタのストレージノード電極である。
【００２９】本発明に係る請求項８記載の半導体集積回
路は、前記ストレージノード電極の平面視形状が、その
一部の幅寸法が他の部分よりも狭くなって括れた括れ部
分を有し、前記コンタクトプラグの前記上面には、前記
括れ部分が位置するように前記ストレージノード電極が
配設される。
【００３０】本発明に係る請求項９記載の半導体集積回
路は、前記導電層が、前記層間絶縁膜上に配設された配
線層である。
【００３１】本発明に係る請求項１０記載の半導体集積
回路は、前記配線層の平面視形状が、幅寸法が場所によ
って異なり、前記コンタクトプラグの上面には、前記コ
ンタクトプラグの前記上面の直径よりも狭い部分が位置
するように前記配線層が配設されている。
【００３２】本発明に係る請求項１１記載の半導体集積
回路は、半導体基板と、前記半導体基板上に配設された
層間絶縁膜と、前記層間絶縁膜内に、上下関係を有して
接続されるように配設された下部コンタクトプラグおよ
び上部コンタクトプラグとを有する半導体集積回路であ
って、前記上部コンタクトプラグの下面の第１の方向で
の横断寸法は、前記下部コンタクトプラグの上面の前記
第１方向での横断寸法よりも狭く、前記上部コンタクト
プラグの前記下面の中心が、前記下部コンタクトプラグ
の前記上面の中心からずれて位置することで、前記上部
コンタクトプラグの一部が前記下部コンタクトプラグの
側面に接触するように配設される。
【００３３】本発明に係る請求項１２記載の半導体集積
回路は、前記下部および上部コンタクトプラグは円柱状
であって、前記上部コンタクトプラグの前記下面の前記
第１の方向での前記横断寸法、および前記下部コンタク
トプラグの前記上面の前記第１の方向での前記横断寸法
は直径に相当し、前記上部コンタクトプラグの前記下面
の中心の、前記下部コンタクトプラグの前記上面の中心
からのずらし長さは、前記下部コンタクトプラグの前記
上面の直径の０．５倍以下である。
【００３４】本発明に係る請求項１３記載の半導体集積
回路の製造方法は、半導体基板上に層間絶縁膜を形成す
る工程（ａ）と、前記層間絶縁膜を貫通して前記半導体
基板上に達するコンタクトプラグを形成する工程（ｂ）
と、前記コンタクトプラグを、前記層間絶縁膜の上主面
から所定高さ突出させる工程（ｃ）と、前記コンタクト
プラグ上に、第１の方向での幅が前記コンタクトプラグ
の上面の前記第１の方向での横断寸法よりも狭く、前記
第１の方向とは直交する第２の方向での幅が前記コンタ
クトプラグの前記上面の前記第２の方向での横断寸法よ
りも広い導電層を形成する工程（ｄ）と、を備え、前記
工程（ｄ）は、前記導電層の前記第１の方向での幅の中
心が、前記コンタクトプラグの前記上面の中心からずれ
て位置するように、前記コンタクトプラグに接触して形
成する工程を含んでいる。
【００３５】本発明に係る請求項１４記載の半導体集積
回路の製造方法は、前記工程（ｃ）が、前記コンタクト
プラグの周囲を、前記導電層の平面視形状に合致した形
状で所定深さ窪ませてリセス部とする工程を含み、前記
工程（ｄ）は、前記導電層の一部が前記リセス部内に挿
入されるように形成する工程を含み、前記リセス部の前
記所定深さが、前記コンタクトプラグの前記所定高さに
相当する。
【００３６】
【発明の実施の形態】＜発明の概念＞まず、本発明の概
念について図１および図２を用いて説明する。
【００３７】図１は、コンタクトプラグＰＧの上部に導
電層ＣＬが位置ずれなく配設された状態を示している。
【００３８】図１において、コンタクトプラグＰＧは円
柱状であって、その上面は円形をなし、その半径はｒで
ある。また、導電層ＣＬの短辺の長さ（以後、これを短
辺幅寸法と呼称）もｒである。すなわち、導電層ＣＬの
短辺幅寸法は、コンタクトプラグＰＧの上面の直径の半
分である。
【００３９】このような構成において、コンタクトプラ
グＰＧを、コンタクトプラグＰＧが埋め込まれた層の主
面から高さｈだけ突出させた場合、コンタクトプラグＰ
Ｇと導電層ＣＬとの接触面積Ｓ１は、 Ｓ１＝（π／３＋√３／２）ｒ2＋（２／３）πｒｈ・・・（１） で表される。これが、いわゆる、半導体集積回路におい
てコンタクトプラグを突出させるという、従来の手法に
より得られる接触面積である。
【００４０】図２は、本発明の概念を示しており、コン
タクトプラグＰＧ上における導電層ＣＬの形成位置をｒ
／２だけ意図的にずらした状態を示している。
【００４１】このような構成において、コンタクトプラ
グＰＧを、コンタクトプラグＰＧが埋め込まれた層の主
面から高さｈだけ突出させた場合、コンタクトプラグＰ
Ｇと導電層ＣＬとの接触面積Ｓ２は、 Ｓ２＝πｒ2／２＋πｒｈ・・・（２） で表され、面積Ｓ１と面積Ｓ２との差は、 Ｓ＝ｒ｛（１／３）πｈ＋（π／６−√３／２）ｒ｝・・・（３） となる。
【００４２】従って、コンタクトプラグＰＧが直径の約
０．１６倍以上突出していれば、Ｓ＞０となり、接触面
積増大によるコンタクト抵抗低減が実現できる。
【００４３】このように導電層の短辺幅寸法がコンタク
トプラグの直径より狭く、かつコンタクトプラグ側面と
導電層とが接触している場合、導電層の長辺端縁部をコ
ンタクトプラグの端縁部に近づけるように、導電層の中
心線を、コンタクトプラグの中心線から外して配設する
ことで、接触面積を増すことができる。
【００４４】なお、図２においては、導電層ＣＬの長辺
端縁部を、コンタクトプラグＰＧの端縁部ぎりぎりの位
置に配設した例を示したが、コンタクトプラグＰＧの突
出高さｈを高くできないのであれば、導電層ＣＬの長辺
端縁部がコンタクトプラグＰＧの端縁部よりも外側に位
置するように配設して接触面積を確保しても良いし、逆
に、コンタクトプラグＰＧの突出高さｈを十分に高くで
きるのであれば、導電層ＣＬの長辺端縁部がコンタクト
プラグＰＧの端縁部よりも内側に位置するよう配設して
も良い。
【００４５】例えば、レイアウト上の制約から、導電層
ＣＬの長辺端縁部がコンタクトプラグＰＧの端縁部から
外れることが許されない場合には、コンタクトプラグＰ
Ｇの突出高さｈを、コンタクトプラグＰＧの直径の１／
２とすることで、導電層ＣＬのずらし量を、図２の場合
の２／３にすることができる。
【００４６】ここで、図３〜図５を用いて、上層の導電
層の短辺幅寸法およびコンタクトプラグの突出高さを変
えた場合の、接触面積の変化について説明する。
【００４７】図３〜図５は、それぞれコンタクトプラグ
上面の直径の０．３倍、０．５倍、０．７倍の短辺幅寸
法を有する導電層とコンタクトプラグとの接触面積を示
すグラフであり、何れにおいても、コンタクトプラグの
上面の直径に対するコンタクトプラグの突出高さの比率
を変えた場合の接触面積の変化を示している。
【００４８】図３〜図５において、横軸はコンタクトプ
ラグの直径に対するプラグ中心と導電層中心とのずれ量
を示しており、縦軸は導電層とコンタクトプラグとの接
触面積（任意単位）を示している。
【００４９】そして、コンタクトプラグの直径をｄ、突
出高さをｈとし、導電層の短辺幅寸法をｗとしている。
なお、プラグ中心と導電層中心とのずれ量をｘとする。
【００５０】図３は、導電層がコンタクトプラグ上面の
直径の０．３倍（ｗ／ｄ＝０．３）の短辺幅寸法を有し
ている場合を示しており、ｈ／ｄの値を０．１〜１．０
まで、０．１刻みで変化させた場合について、それぞれ
ｘ／ｄの変化に対する接触面積の変化を示している。
【００５１】同様に、図４は、導電層がコンタクトプラ
グ上面の直径の０．５倍（ｗ／ｄ＝０．５）の短辺幅寸
法を有している場合を示しており、図５は、導電層がコ
ンタクトプラグ上面の直径の０．７倍（ｗ／ｄ＝０．
７）の短辺幅寸法を有している場合を示している。
【００５２】導電層をずらした場合の接触面積の増加と
いう観点で図３〜図５を考察すると、ｈ／ｄが０．２以
上、すなわちコンタクトプラグの突出高さｈが、コンタ
クトプラグの直径の０．２倍以上であれば、導電層をず
らすことで接触面積が増大することが判る。
【００５３】＜Ａ．実施の形態１＞ ＜Ａ−１．装置構成＞本発明に係る実施の形態１とし
て、図６に半導体集積回路１００のキャパシタ部分の断
面構成を示す。図６において、シリコン基板１上に層間
絶縁膜６が形成され、層間絶縁膜６を貫通してシリコン
基板１に達する円柱状の複数のコンタクトプラグ７（ビ
ット線コンタクト）が配設されている。コンタクトプラ
グ７はポリシリコン等の導電体で構成されている。
【００５４】また、層間絶縁膜６上には層間絶縁膜９が
配設され、層間絶縁膜９上には層間絶縁膜１４が配設さ
れている。そして、層間絶縁膜６および９を貫通してシ
リコン基板１に達する複数の円柱状のコンタクトプラグ
１０（ストレージノードコンタクト）が配設されてい
る。
【００５５】シリコン基板１の表面内には、ＭＯＳトラ
ンジスタのソース・ドレイン層となる不純物拡散層２が
選択的に複数配設され、またＭＯＳトランジスタ間を電
気的に分離するとともに不純物拡散層２を含む活性領域
を規定する素子分離絶縁膜３が選択的に複数配設されて
いる。そして、コンタクトプラグ７および１０の下面は
不純物拡散層２に接続されている。
【００５６】また、層間絶縁膜６内には、隣り合う不純
物拡散層２の間のシリコン基板１上に対応してゲート電
極５が配設されている。なお、ゲート電極５とシリコン
基板１との間にはゲート絶縁膜４が配設されている。
【００５７】また、層間絶縁膜９内には複数のビット線
８が選択的に配設され、当該ビット線８はコンタクトプ
ラグ７を介して所定の不純物拡散層２に接続されてい
る。
【００５８】そして、コンタクトプラグ１０の下面と反
対側の端部である上面は、層間絶縁膜９の主面から突出
しており、コンタクトプラグ１０の上部には、コンタク
トプラグ１０の突出部を覆うようにキャパシタ下部電極
１１が中心をずらして配設されている。このコンタクト
プラグ１０の突出高さが、数式（２）に示す高さｈに相
当する。
【００５９】また、キャパシタ下部電極１１を覆うよう
にキャパシタ誘電体膜１２が配設され、キャパシタ誘電
体膜１２を覆うようにキャパシタ上部電極１３が配設さ
れており、キャパシタ下部電極１１、キャパシタ誘電体
膜１２およびキャパシタ上部電極１３でキャパシタＣＰ
が構成される。なお、キャパシタ誘電体膜１２はＢＳＴ
（barium strontium titanate）等の高誘電体で形成さ
れるので、キャパシタＣＰは高誘電体膜キャパシタであ
る。
【００６０】さらに、層間絶縁膜１４の上部には配設ピ
ッチの狭い複数のメタル配線１６が選択的に形成されて
いる。
【００６１】なお、メタル配線１６の上部には、配線層
やパッシベーション膜等が配設されて半導体集積回路１
００を構成するが、これらについては、本発明との関係
が薄いので図示は省略する。
【００６２】また、図６に示すＰ−Ｐ線での矢示断面図
を図７に示す。図６および図７から判るように、キャパ
シタ下部電極１１は直方体形状であり、キャパシタ誘電
体膜１２およびキャパシタ上部電極１３は、キャパシタ
下部電極１１を完全に覆うように配設されている。
【００６３】図８に、半導体集積回路１００を層間絶縁
膜１４の上部から見た平面図を示す。なお、図８におい
ては、キャパシタ下部電極１１より下層の各構成を示し
ており、キャパシタ下部電極１１は、便宜的にその輪郭
のみを示すことで、下層の各構成を明示している。ま
た、ビット線８は、その一部を省略することで下層の各
構成を明示している。なお、図８におけるＡ−Ｂ−Ｃ−
Ｄ−Ｅ−Ｆ線での断面が、図６に示す断面に相当する。
【００６４】図８に示すように、複数のコンタクトプラ
グ１０のそれぞれに対して、キャパシタ下部電極１１が
上部に配設され、何れも、短辺の中心線が、コンタクト
プラグ１０の中心線からずれるようにキャパシタ下部電
極１１が配設され、キャパシタ下部電極１１の長辺の一
辺が、コンタクトプラグ１０の端縁部より外側に外れた
位置に存在している。
【００６５】なお、キャパシタ下部電極１１をずらす長
さは、図４に示す特性において、ｈ／ｄの値が０．３の
場合を例に採れば、コンタクトプラグ１０の直径の０．
４倍以上ずらすことで接触面積が増加することが判る。
【００６６】さらに説明すれば、ｈ／ｄの値が０．３の
特性において、キャパシタ下部電極１１のずれ量が０の
場合のｘ／ｄの値を基準として、それよりも増加に転じ
る部分のｘ／ｄの値を見れば、そこが０．４程度である
ことが判る。
【００６７】なお、ｈ／ｄの値が０．３より大きい場合
には、接触面積が増加に転じる部分のｘ／ｄの値は０．
４よりも小さくなり、また、ｗ／ｄの値が０．５よりも
大きい場合には、ｈ／ｄの値が０．３の特性において、
接触面積が増加に転じる部分のｘ／ｄの値は０．４より
も小さくなる。逆に、ｗ／ｄの値が０．５よりも小さい
場合には、ｈ／ｄの値が０．３の特性において、接触面
積が増加に転じる部分のｘ／ｄの値は０．４よりも大き
くなるが、ｘ／ｄの値が０．５程度となれば接触面積が
増加に転じる。
【００６８】従って、コンタクトプラグの突出高さｈ
が、コンタクトプラグの直径の０．２倍以上であれば、
ｘ／ｄの値が０．５以下、すなわちキャパシタ下部電極
１１の短辺の中心と、コンタクトプラグ１０の中心との
ずれがコンタクトプラグ１０の上面の直径の半分以下の
場合でも確実に接触面積を増加できる。
【００６９】＜Ａ−２．作用効果＞このような構成とす
ることで、集積度の向上によって、キャパシタ下部電極
の短辺幅寸法がコンタクトプラグの上面の直径よりも小
さい半導体集積回路においても、キャパシタ下部電極と
コンタクトプラグとの接触面積が大きくなり、コンタク
ト抵抗を低下させることができる。
【００７０】なお、コンタクトプラグ１０の側面にキャ
パシタ下部電極１１を接触させるには、図９に示すよう
な構成を採用しても良い。
【００７１】すなわち、図９においては、層間絶縁膜９
の主面に選択的にリセス部９１を設け、リセス部９１の
底面からコンタクトプラグ１０を突出させ、そこにキャ
パシタ下部電極１１を配設するような構成としても良
い。この場合、リセス部９１の深さがコンタクトプラグ
１０の突出高さとなる。
【００７２】なお、この場合、リセス部９１がキャパシ
タ下部電極１１の形状に合致するように形成されている
ことは言うまでもない。
【００７３】＜Ａ−３．製造方法＞以下、製造工程を順
に示す図１０〜図１７を用いて、半導体集積回路１００
の製造方法について説明する。なお、図１０〜図１７に
おいては、キャパシタ部分だけでなく、キャパシタの近
傍の構成の製造工程についても示す。
【００７４】まず、図１０に示す工程において、従来的
な製造方法により半導体基板１の主面内に、素子分離絶
縁膜３を形成して活性領域を規定し、当該活性領域内に
ＭＯＳトランジスタのソース・ドレイン層となる不純物
拡散層２を選択的に配設する。そして、隣り合う不純物
拡散層２の間のシリコン基板１上に、ゲート絶縁膜４を
間に挟んで複数のゲート電極５を選択的に形成し、ゲー
ト電極５を含めて、半導体基板１の主面上を覆うよう
に、例えば減圧ＣＶＤ法等を用いてＴＥＯＳ（tetraeth
yl orthosilicate）等で層間絶縁膜６を形成する。
【００７５】そして、所定の不純物拡散層２の表面に達
するように、フォトリソグラフィおよびドライエッチン
グを経て、層間絶縁膜６を貫通する複数のコンタクトホ
ールＣＨ１を形成する。なお、この際、エッチング特性
等によりコンタクトホールＣＨ１の上部開口部が下部開
口部よりも広がる。
【００７６】次に、図１１に示す工程において、層間絶
縁膜６の主面全面に、例えばＣＶＤ（chemical vapor d
eposition）法によりポリシリコン層を形成すること
で、コンタクトホールＣＨ１をポリシリコン層で埋め込
み、その後、ＣＭＰ（chemicalmechanical polishing）
等でポリシリコン層を平坦化し、層間絶縁膜６上のポリ
シリコン層を除去する。これにより、複数のコンタクト
ホールＣＨ１内に導電層を埋め込んで複数のコンタクト
プラグ７を形成することができる。
【００７７】その後、層間絶縁膜６の主面全面に、例え
ば、スパッタリング法によりＴｉ（チタン）、ＴｉＮ
（窒化チタン）、Ｗ（タングステン）の層を順次形成
し、フォトリソグラフィおよびドライエッチングにより
パターニングして、ビット線８を形成する。なお、ビッ
ト線８は複数のコンタクトプラグ７のうち、所定のもの
の上面に接触するように形成され、ビット線８に接触し
ないコンタクトプラグ７も存在する。
【００７８】次に、図１２に示す工程において、層間絶
縁膜６の主面全面に、例えばプラズマＣＶＤ法等によ
り、シリコン酸化膜等で層間絶縁膜９を形成し、ビット
線８を完全に覆う。
【００７９】そして、所定の不純物拡散層２の表面に達
するように、フォトリソグラフィおよびドライエッチン
グを経て、層間絶縁膜６および９を貫通する複数のコン
タクトホールＣＨ２を形成する。なお、この際、エッチ
ング特性等によりコンタクトホールＣＨ２の上部開口部
が下部開口部よりも広がる。
【００８０】その後、コンタクトプラグ７の形成と同様
の工程を経て、コンタクトホールＣＨ２を導電層で埋め
込んでコンタクトプラグ１０を形成する。なお、コンタ
クトホールＣＨ２を埋め込む導電性材料は、必ずしもコ
ンタクトプラグ７と同一である必要はない。
【００８１】次に、図１３に示す工程において、層間絶
縁膜９の表面をドライエッチング等により所定厚さだけ
エッチバックし、コンタクトプラグ１０の上部を突出さ
せる。このときのエッチング厚さが、数式（２）に示す
高さｈに相当する。
【００８２】次に、図１４に示す工程において、層間絶
縁膜９の主面全面に、例えばスパッタリング法によりＲ
ｕ（ルテニウム）等の導電層を形成し、フォトリソグラ
フィおよびドライエッチングによりパターニングして、
キャパシタ下部電極１１を形成する。キャパシタ下部電
極１１の材料はＲｕに限らず、他の白金族元素（Ｐｔ、
Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ）や、高融点金属または、その
窒化物や窒化酸化物、あるいはこれらを複合したもので
も構わない。
【００８３】キャパシタ下部電極１１は、図８に示した
ように直方体をなし、その短辺幅寸法はコンタクトプラ
グ１０の上面の直径よりも小さく、また、その短辺の中
心線が、コンタクトプラグ１０の中心線からずれるよう
に形成される。なお、図１４においては、キャパシタ下
部電極１１の長辺の一辺が、コンタクトプラグ１０の端
縁部より外側に外れた位置に存在している。
【００８４】このような構成により、キャパシタ下部電
極１１とコンタクトプラグ１０との接触面積が大きくな
り、コンタクト抵抗を低下させることができる。
【００８５】次に、図１５に示す工程において、キャパ
シタ下部電極１１を覆うように層間絶縁膜９の主面全面
に、例えばスパッタリング法により、ＢＳＴ等の高誘電
体でキャパシタ誘電体１２を形成し、さらにその上部
に、例えばスパッタリング法により、Ｐｔ、Ｒｕ等の白
金族元素、Ｗ、Ｔｉ等の高融点金属またはその窒化物や
窒化酸化物、あるいはこれらを複合したものにより、キ
ャパシタ上部電極１３を形成する。なお、層間絶縁膜９
の主面全面に形成されされたキャパシタ誘電体１２およ
びキャパシタ上部電極１３は、フォトリソグラフィおよ
びドライエッチングによりパターニングされ、図１５に
示すようなキャパシタＣＰが形成される。
【００８６】次に、図１６に示す工程において、層間絶
縁膜９の主面全面に、例えばプラズマＣＶＤ法等によ
り、シリコン酸化膜等で層間絶縁膜１４を形成し、キャ
パシタＣＰを完全に覆う。
【００８７】そして、ビット線８が接触していないコン
タクトプラグ７の上面に達するように、フォトリソグラ
フィおよびドライエッチングを経て、層間絶縁膜１４お
よび９を貫通する複数のコンタクトホールＣＨ３を形成
する。なお、この際、エッチング特性等によりコンタク
トホールＣＨ３の上部開口部が下部開口部よりも広が
る。
【００８８】その後、コンタクトプラグ７の形成と同様
の工程を経て、コンタクトホールＣＨ３を導電層で埋め
込んでコンタクトプラグ１５を形成する。ここで、コン
タクトプラグ１５と、これに接続されるコンタクトプラ
グ７とでスタックトビアコンタクトを構成する。この場
合、コンタクトプラグ１５に接続されるコンタクトプラ
グ７は、他のコンタクトプラグ７のようにビット線８に
接続されないが、他のコンタクトプラグ７と同じ工程で
形成されるのでビット線コンタクトと呼称する。
【００８９】なお、コンタクトホールＣＨ３を埋め込む
導電性材料は、必ずしもコンタクトプラグ７および１０
と同一である必要はない。
【００９０】次に、図１７に示す工程において、層間絶
縁膜１４の主面全面に、例えば、スパッタリング法によ
りＴｉ、ＴｉＮ、Ａｌ（アルミニウム）の層を順次形成
し、フォトリソグラフィおよびドライエッチングにより
パターニングして、複数のメタル配線１６を形成する。
なお、メタル配線１６の一部は、コンタクトプラグ１５
の上面に接触するように形成される。
【００９１】このメタル配線１６の形成方法および材料
は上記に限定されず、例えばメッキ法により形成したＣ
ｕ（銅）をダマシン（Damascene）法で加工することで
形成しても良い。
【００９２】また、この後の工程で、さらに上部には配
線層、および、パッシベーション膜が形成されるが、そ
の形成方法は従来的な公知の技術を用いるため、説明は
省略する。
【００９３】なお、以上の説明においては、図８に示し
たように、キャパシタ下部電極１１の平面視形状が細長
形状で、短辺の長さがコンタクトプラグ１０の直径より
も短いとして説明したが、例えば、図１８に示すよう
に、キャパシタ下部電極１１の長手方向の中央部が括
れ、短辺幅寸法が他の部分よりも狭くなった括れ部分を
有する形状であっても本発明は有効である。当該括れ部
分がコンタクトプラグ１０上に位置するように配設すれ
ば良い。
【００９４】また、以上の説明においては、コンタクト
プラグ１０の形状は円柱状とし、その上面や下面の形状
は円形として説明したが、コンタクトプラグ１０の形状
は円柱状に限定されるものではなく、楕円形、あるいは
陸上競技のトラックのように、両端が曲率を有した半円
状で、中央部が直線的に延在する形状の断面を有する柱
状であっても、キャパシタ下部電極１１をずらして配置
することで、同様の効果を得ることができる。
【００９５】なお、コンタクトプラグ１０の形状が円柱
状でない場合、コンタクトプラグ１０の上面や下面の形
状においては、直径の代わりに、コンタクトプラグ１０
の上面および下面の中心を通って横断する所定方向の横
断寸法を用いて、キャパシタ下部電極１１をずらす長さ
を決定することになる。
【００９６】＜Ｂ．実施の形態２＞ ＜Ｂ−１．装置構成＞本発明に係る実施の形態２とし
て、図１９に半導体集積回路２００の断面構成を示す。
図１９において、シリコン基板１上に層間絶縁膜６が形
成され、層間絶縁膜６を貫通してシリコン基板１に達す
る複数のコンタクトプラグ７が配設されている。コンタ
クトプラグ７はポリシリコン等の導電体で構成されてい
る。
【００９７】また、層間絶縁膜６上には層間絶縁膜２１
が配設されている。そして、層間絶縁膜２１を貫通して
一部のコンタクトプラグ７の上面に達する円柱状のコン
タクトプラグ１５が配設されている。
【００９８】なお、シリコン基板１の表面内に不純物拡
散層２および素子分離絶縁膜が配設された構成、また層
間絶縁膜６内にゲート電極５が配設された構成について
は図６を用いて説明した半導体集積回路１００と同様で
あるので、重複する説明は省略する。なお、コンタクト
プラグ７の下面は不純物拡散層２に接続されている。
【００９９】また、層間絶縁膜２１内には複数のビット
線８が選択的に配設され、当該ビット線８はコンタクト
プラグ７を介して所定の不純物拡散層２に接続されてい
る。
【０１００】なお、コンタクトプラグ１５と、これに接
続されるコンタクトプラグ７とでスタックトビアコンタ
クトを構成しており、当該スタックトビアコンタクトも
不純物拡散層２の１つに接続されている。
【０１０１】ここで、コンタクトプラグ７の下面と反対
側の端部である上面は、層間絶縁膜６の主面から突出し
ている。このコンタクトプラグ７の突出高さが、数式
（２）に示す高さｈに相当する。そして、コンタクトプ
ラグ７の上面に配設されるビット線８は、その中心を、
ビット線８の中心とずらして配設されている。
【０１０２】なお、ビット線８をずらす長さも、図４に
示す特性から得ることができ、ｈ／ｄの値が０．３の場
合を例に採れば、コンタクトプラグ７の直径の０．４倍
以上ずらすことで接触面積が増加することが判る。
【０１０３】層間絶縁膜２１の上部には配設ピッチの狭
い複数のメタル配線１６が選択的に形成され、一部のメ
タル配線１６はコンタクトプラグ１５の上面に配設され
ている。
【０１０４】ここで、メタル配線１６の短辺幅寸法がコ
ンタクトプラグ１５の上面の直径より狭い場合、コンタ
クトプラグ１５の上面に配設されるメタル配線１６も、
ビット線８と同様に、その中心をコンタクトプラグ１５
の中心からずらして配設することで、接触面積を増大で
きることは言うまでもない。
【０１０５】なお、メタル配線１６の上部には、配線層
やパッシベーション膜等が配設されて半導体集積回路２
００を構成するが、これらについては、本発明との関係
が薄いので図示は省略する。
【０１０６】また、図１９に示すＲ−Ｒ線での矢示断面
図を図２０に示す。図２０から判るように、ビット線８
は長手方向においてコンタクトプラグ７の突出部の側面
に接触している。
【０１０７】＜Ｂ−２．作用効果＞このような構成とす
ることで、集積度の向上によって、ビット線を始めとす
る各種配線層の短辺幅寸法がコンタクトプラグの上面の
直径よりも小さい半導体集積回路においても、配線層と
コンタクトプラグとの接触面積が大きくなり、コンタク
ト抵抗を低下させることができる。
【０１０８】＜Ｂ−３．製造方法＞以下、製造工程を順
に示す図２１〜図２５を用いて、半導体集積回路２００
の製造方法について説明する。
【０１０９】まず、図２１に示す工程において、半導体
基板１の主面上を覆うように、例えば減圧ＣＶＤ法等を
用いてＴＥＯＳ等で層間絶縁膜６を形成する。なお、半
導体基板１の表面内の構成および、ゲート絶縁膜４、ゲ
ート電極５等の形成方法は、図１０を用いて説明した方
法と同じであるので、同一の構成については同一の符号
を付し、重複する説明は省略する。
【０１１０】そして、所定の不純物拡散層２の表面に達
するように、フォトリソグラフィおよびドライエッチン
グを経て、層間絶縁膜６を貫通する複数のコンタクトホ
ールＣＨ１を形成する。
【０１１１】次に、図２２に示す工程において、層間絶
縁膜６の主面全面に、例えばＣＶＤ法によりポリシリコ
ン層を形成することで、コンタクトホールＣＨ１をポリ
シリコン層で埋め込み、その後、ＣＭＰ等でポリシリコ
ン層を平坦化し、層間絶縁膜６上のポリシリコン層を除
去する。これにより、複数のコンタクトホールＣＨ１内
に導電層を埋め込んで複数のコンタクトプラグ７を形成
する。なお、ポリシリコン層の平坦化は、ＣＭＰに限定
されるものではなく、エッチバック法を用いても構わな
い。
【０１１２】その後、図２３に示す工程において、層間
絶縁膜６の表面を希釈フッ酸（ＨＦ）等でエッチングし
て所定厚さだけエッチバックし、コンタクトプラグ７の
上部を突出させる。このときのエッチング厚さが、数式
（２）に示す高さｈに相当する。
【０１１３】そして、層間絶縁膜６の主面全面に、例え
ば、スパッタリング法によりＴｉ、ＴｉＮ、Ｗの層を順
次形成し、フォトリソグラフィおよびドライエッチング
によりパターニングして、ビット線８を形成する。な
お、ビット線８は複数のコンタクトプラグ７のうち、所
定のものの上面に接触するように形成され、その際、そ
の短辺の中心線が、コンタクトプラグ７の中心線からず
れるように形成される。なお、図２３においては、ビッ
ト線８の長辺の一辺が、コンタクトプラグ７の端縁部ぎ
りぎりの位置に配設されている。
【０１１４】このような構成により、ビット線８とコン
タクトプラグ７との接触面積が大きくなり、コンタクト
抵抗を低下させることができる。
【０１１５】次に、図２４に示す工程において、層間絶
縁膜６の主面全面に、例えばプラズマＣＶＤ法等によ
り、シリコン酸化膜等で層間絶縁膜２１を形成し、ビッ
ト線８を完全に覆う。
【０１１６】そして、所定のコンタクトプラグ７の上面
に達するように、フォトリソグラフィおよびドライエッ
チングを経て、層間絶縁膜２１を貫通するコンタクトホ
ールＣＨ２を形成する。なお、この際、エッチング特性
等によりコンタクトホールＣＨ２の上部開口部が下部開
口部よりも広がる。
【０１１７】その後、コンタクトプラグ７の形成と同様
の工程を経て、コンタクトホールＣＨ２を導電層で埋め
込んでコンタクトプラグ１５を形成する。なお、コンタ
クトホールＣＨ２を埋め込む導電性材料は、必ずしもコ
ンタクトプラグ７と同一である必要はない。
【０１１８】次に、図２５に示す工程において、層間絶
縁膜２１の主面全面に、例えば、スパッタリング法によ
りＴｉ、ＴｉＮ、Ａｌの層を順次形成し、フォトリソグ
ラフィおよびドライエッチングによりパターニングし
て、複数のメタル配線１６を形成する。なお、メタル配
線１６の一部は、コンタクトプラグ１５の上面に接触す
るように形成される。
【０１１９】なお、このメタル配線１６の形成方法およ
び材料は上記に限定されず、例えばメッキ法により形成
したＣｕ（銅）をダマシン法で加工することで形成して
も良い。
【０１２０】この後の工程で、さらに上部には配線層、
および、パッシベーション膜が形成されて半導体集積回
路２００が完成するが、その形成方法は従来的な公知の
技術を用いるため、説明は省略する。
【０１２１】なお、以上の説明においては、コンタクト
プラグ７の形状は円柱状とし、その上面や下面の形状は
円形として説明したが、コンタクトプラグ７の形状は円
柱状に限定されるものではなく、楕円形、あるいは陸上
競技のトラックのように、両端が曲率を有した半円状
で、中央部が直線的に延在する形状の断面を有する柱状
であっても、ビット線８をずらして配置することで、同
様の効果を得ることができる。
【０１２２】なお、コンタクトプラグ７の形状が円柱状
でない場合、コンタクトプラグ７の上面や下面の形状に
おいては、直径の代わりに、コンタクトプラグ７の上面
および下面の中心を通って横断する所定方向の横断寸法
を用いて、ビット線８をずらす長さを決定することにな
る。
【０１２３】＜Ｂ−４．製造方法の変形例＞なお、ビッ
ト線８の形成においてはダマシン法を使用しても良い。
以下、ダマシン法によりビット線８を形成する方法につ
いて、図２６〜図２８を用いて説明する。
【０１２４】図２１および図２２を用いて説明した工程
を経て、図２６に示す工程において、層間絶縁膜６を貫
通する複数のコンタクトプラグ７を形成した後、層間絶
縁膜６の主面全面に絶縁膜ＺＬを形成する。そして、所
定のコンタクトプラグ７の上面に達するように、フォト
リソグラフィおよびドライエッチングを経て、ビット線
８のパターンに合致し、絶縁膜ＺＬを貫通する複数の溝
ＧＲを形成する。
【０１２５】このとき、各溝ＧＲの中心線を、各コンタ
クトプラグ７の中心線からずらすことが必要である。ま
た、このときオーバーエッチングを行うことで、溝ＧＲ
の底面にコンタクトプラグ７の上面が露出するだけでな
く、側面も露出することとなる。このオーバーエッチン
グの深さが、数式（２）に示す高さｈに相当する。
【０１２６】次に、図２７に示す工程において、絶縁膜
ＺＬの主面全面に、例えば、スパッタリング法によりＴ
ｉ、ＴｉＮの層を順次形成し、さらにその上部にＣＶＤ
法によりＷ層を形成して多層導電層ＭＣＬを形成する。
これにより、溝ＧＲを多層導電層ＭＣＬで埋め込む。
【０１２７】次に、図２８に示す工程において、ＣＭＰ
等で多層導電層ＭＣＬを平坦化し、絶縁膜ＺＬ上の多層
導電層ＭＣＬを除去する。これにより、複数の溝ＧＲ内
に多層導電層を埋め込んで複数のビット線８を形成す
る。その後、絶縁膜ＺＬを除去する。なお、多層導電層
ＭＣＬの平坦化は、ＣＭＰに限定されるものではなく、
エッチバック法を用いても構わない。
【０１２８】ビット線８の形成にダマシン法を使用する
ことで、図２３を用いて説明した方法でビット線８を形
成する場合と比べてコンタクトプラグ７の突出の状態が
変わるが、コンタクト抵抗低減の効果は同じである。
【０１２９】なお、以上説明した半導体集積回路２００
においては、図１９に示すように、ビット線８の長辺の
一辺が、コンタクトプラグ７の端縁部ぎりぎりの位置に
配設されているが、コンタクトプラグ７の端縁部より外
側に外れた位置に存在するように形成しても良いことは
言うまでもない。図２９にその例を示す。
【０１３０】図２９は、１つのコンタクトプラグ７と、
それに接触する１つのビット線８だけを示しており、ビ
ット線８の長辺の一辺がコンタクトプラグ７の端縁部よ
り外側に外れた位置に存在している。
【０１３１】また、以上説明した半導体集積回路２００
においては、ビット線８の短辺の長さがコンタクトプラ
グ７の直径よりも短く、その長さが全体に渡って維持さ
れる、すなわち、図８に示すような短辺幅寸法が一定の
ビット線として説明したが、例えば、図３０に示すよう
に、短辺幅寸法が場所によって異なるようなビット線８
であっても本発明は有効である。
【０１３２】また、ビット線だけでなくコンタクトプラ
グと接触する配線層であれば、本発明は有効である。
【０１３３】＜Ｃ．実施の形態３＞ ＜Ｃ−１．装置構成＞本発明に係る実施の形態３とし
て、図３１に半導体集積回路３００の断面構成を示す。
図３０において、シリコン基板１上に層間絶縁膜６が形
成され、層間絶縁膜６を貫通してシリコン基板１に達す
る複数のコンタクトプラグ７が配設されている。コンタ
クトプラグ７はポリシリコン等の導電体で構成されてい
る。
【０１３４】また、層間絶縁膜６上には層間絶縁膜２２
が配設されている。そして、層間絶縁膜２２を貫通して
複数のコンタクトプラグ７の上面に達する円柱状のコン
タクトプラグ１５Ａが配設されている。
【０１３５】なお、シリコン基板１の表面内に不純物拡
散層２および素子分離絶縁膜が配設された構成、また層
間絶縁膜６内にゲート電極５が配設された構成について
は図６を用いて説明した半導体集積回路１００と同様で
あるので、重複する説明は省略する。なお、コンタクト
プラグ７の下面は不純物拡散層２に接続されている。
【０１３６】コンタクトプラグ１５Ａと、これに接続さ
れるコンタクトプラグ７とでスタックトビアコンタクト
を構成している。
【０１３７】ここで、コンタクトプラグ１５Ａは、その
中心がコンタクトプラグ７の中心からずれるように配設
されており、コンタクトプラグ１５Ａの端縁部の一部
が、コンタクトプラグ７の端縁部より外側に存在してお
り、かつ、層間絶縁膜６の表面内に侵入して、コンタク
トプラグ７の側面に接触する構成となっている。
【０１３８】なお、コンタクトプラグ１５Ａをずらす長
さは、図４に示す特性からは正確に得ることはできない
が、接触面積の増加特性は類似しており、コンタクトプ
ラグ７の直径の０．４倍以上ずらすことで接触面積が増
加する。
【０１３９】また、層間絶縁膜２２の上部には配設ピッ
チの狭い複数のメタル配線１６が選択的に形成され、複
数のメタル配線１６がコンタクトプラグ１５Ａの上面に
配設されている。
【０１４０】図３２に、コンタクトプラグ１５Ａとコン
タクトプラグ７との重なり状態を平面図で示す。図３２
においては、１つのスタックトビアコンタクトを層間絶
縁膜２２の上部側から見た状態を示しており、コンタク
トプラグ１５Ａの端縁部の一部が、コンタクトプラグ７
の端縁部より外側に存在している状態が示されている。
なお、図３２においては、便宜的にメタル配線１６やゲ
ート電極５についても表示している。
【０１４１】なお、メタル配線１６の上部には、配線層
やパッシベーション膜等が配設されて半導体集積回路３
００を構成するが、これらについては、本発明との関係
が薄いので図示は省略する。
【０１４２】＜Ｃ−２．作用効果＞このような構成とす
ることで、集積度の向上によって、スタックトビアコン
タクトを構成する複数のコンタクトプラグのうち、上下
の位置関係を有する２つにおいて、上側のコンタクトプ
ラグの下面の直径が、下側のコンタクトプラグの上面の
直径よりも小さくなった半導体集積回路においても、上
下のコンタクトプラグ間での接触面積が大きくなり、コ
ンタクト抵抗を低下させることができる。
【０１４３】＜Ｃ−３．製造方法＞以下、製造工程を順
に示す図３３〜図３６を用いて、半導体集積回路３００
の製造方法について説明する。
【０１４４】まず、図３３に示す工程において、半導体
基板１の主面上を覆うように、例えば減圧ＣＶＤ法等を
用いてＴＥＯＳ等で層間絶縁膜６を形成する。なお、半
導体基板１の表面内の構成および、ゲート絶縁膜４、ゲ
ート電極５等の形成方法は、図１０を用いて説明した方
法と同じであるので、同一の構成については同一の符号
を付し、重複する説明は省略する。
【０１４５】そして、所定の不純物拡散層２の表面に達
するように、フォトリソグラフィおよびドライエッチン
グを経て、層間絶縁膜６を貫通する複数のコンタクトホ
ールＣＨ１を形成した後、層間絶縁膜６の主面全面に、
例えばＣＶＤ法によりポリシリコン層を形成すること
で、コンタクトホールＣＨ１をポリシリコン層で埋め込
み、その後、ＣＭＰ等でポリシリコン層を平坦化し、層
間絶縁膜６上のポリシリコン層を除去する。これによ
り、複数のコンタクトホールＣＨ１内に導電層を埋め込
んで複数のコンタクトプラグ７を形成する。
【０１４６】その後、図３４に示す工程において、層間
絶縁膜６の主面全面に絶縁膜ＺＬ１を形成する。そし
て、所定のコンタクトプラグ７の上面に達するように、
フォトリソグラフィおよびドライエッチングを経て、絶
縁膜ＺＬを貫通する複数のコンタクトホールＣＨ１０を
形成する。
【０１４７】このとき、各コンタクトホールＣＨ１０の
中心線を、各コンタクトプラグ７の中心線からずらすこ
とが必要である。また、このときオーバーエッチングを
行うことで、コンタクトホールＣＨ１０の底面にコンタ
クトプラグ７の上面が露出するだけでなく、側面も露出
することとなる。このオーバーエッチングの深さが、数
式（２）に示す高さｈに相当する。
【０１４８】次に、図３５に示す工程において、絶縁膜
ＺＬ１の主面全面に、例えば、スパッタリング法により
Ｔｉ、ＴｉＮの層を順次形成し、さらにその上部にＣＶ
Ｄ法によりＷ層を形成して多層導電層ＭＣＬ１を形成す
る。これにより、コンタクトホールＣＨ１０を多層導電
層ＭＣＬ１で埋め込む。
【０１４９】次に、図３５に示す工程において、ＣＭＰ
等で多層導電層ＭＣＬ１を平坦化し、絶縁膜ＺＬ１上の
多層導電層ＭＣＬ１を除去する。これにより、複数のコ
ンタクトホールＣＨ１０内に多層導電層を埋め込んで複
数のコンタクトプラグ１５Ａを形成する。その後、絶縁
膜ＺＬ１を除去する。なお、多層導電層ＭＣＬ１の平坦
化は、ＣＭＰに限定されるものではなく、エッチバック
法を用いても構わない。
【０１５０】その後、コンタクトプラグ１５Ａの上面が
露出するように層間絶縁膜２２を形成し、層間絶縁膜２
２の主面全面に、例えば、スパッタリング法によりＴ
ｉ、ＴｉＮ、Ａｌの層を順次形成し、フォトリソグラフ
ィおよびドライエッチングによりパターニングして、図
３０に示すように複数のコンタクトプラグ１５Ａの上面
に接触する複数のメタル配線１６を形成する。
【０１５１】なお、このメタル配線１６の形成方法およ
び材料は上記に限定されず、例えばメッキ法により形成
したＣｕ（銅）をダマシン法で加工することで形成して
も良い。
【０１５２】この後の工程で、さらに上部には配線層、
および、パッシベーション膜が形成されて半導体集積回
路３００が完成するが、その形成方法は従来的な公知の
技術を用いるため、説明は省略する。
【０１５３】なお、以上の説明においては、コンタクト
プラグ７および１５Ａの形状は円柱状とし、その上面や
下面の形状は円形として説明したが、コンタクトプラグ
７および１５Ａの形状は円柱状に限定されるものではな
く、楕円形、あるいは陸上競技のトラックのように、両
端が曲率を有した半円状で、中央部が直線的に延在する
形状の断面を有する柱状であっても、コンタクトプラグ
１５Ａをずらして配置することで、同様の効果を得るこ
とができる。
【０１５４】なお、コンタクトプラグ７および１５Ａの
形状が円柱状でない場合、コンタクトプラグ７および１
５Ａの上面や下面の形状においては、直径の代わりに、
コンタクトプラグ７および１５Ａの、それぞれの上面お
よび下面の中心を通って横断する所定方向の横断寸法を
用いて、コンタクトプラグ１５Ａをずらす長さを決定す
ることになる。
【０１５５】
【発明の効果】本発明に係る請求項１記載の半導体集積
回路によれば、コンタクトプラグが層間絶縁膜の上主面
から所定高さ突出し、導電層の第１の方向での幅がコン
タクトプラグの上面の第１の方向での横断長さよりも狭
く、第１の方向とは直交する第２の方向での幅が記コン
タクトプラグの上面の第１の方向での横断長さよりも広
い場合に、導電層が、その第１の方向での幅の中心が、
コンタクトプラグの上面の中心から所定長さずれて位置
するように配設されているので、少なくとも第２の方向
において、コンタクトプラグの側面に接触するので、集
積度が向上した半導体集積回路においても、導電層とコ
ンタクトプラグとの接触面積が増加し、コンタクト抵抗
を低減できる。
【０１５６】本発明に係る請求項２記載の半導体集積回
路によれば、導電層が、第１の方向においてもコンタク
トプラグの側面に接触することになるので、導電層とコ
ンタクトプラグとの接触面積がさらに増加し、コンタク
ト抵抗をさらに低減できる。
【０１５７】本発明に係る請求項３記載の半導体集積回
路によれば、コンタクトプラグが円柱状であるので、導
電層をずらす長さの算出が容易である。
【０１５８】本発明に係る請求項４および請求項５記載
の半導体集積回路によれば、導電層とコンタクトプラグ
との接触面積を確実に増加できる。
【０１５９】本発明に係る請求項６記載の半導体集積回
路によれば、コンタクトプラグを層間絶縁膜の上主面か
ら所定高さ突出した構成を得ることができる。
【０１６０】本発明に係る請求項７記載の半導体集積回
路によれば、キャパシタのストレージノード電極とコン
タクトプラグとの接触面積を増加するための具体的な構
成が得られる。
【０１６１】本発明に係る請求項８記載の半導体集積回
路によれば、ストレージノード電極が括れ部分を有する
構成において、ストレージノード電極とコンタクトプラ
グとの接触面積を増加するための具体的な構成が得られ
る。
【０１６２】本発明に係る請求項９記載の半導体集積回
路によれば、配線層とコンタクトプラグとの接触面積を
増加するための具体的な構成が得られる。
【０１６３】本発明に係る請求項１０記載の半導体集積
回路によれば、配線層が幅寸法が場所によって異なる構
成において、配線層とコンタクトプラグとの接触面積を
増加するための具体的な構成が得られる。
【０１６４】本発明に係る請求項１１記載の半導体集積
回路によれば、上部コンタクトプラグの下面の第１の方
向での横断長さが、下部コンタクトプラグの上面の第１
の方向での横断長さよりも狭い場合に、上部コンタクト
プラグの下面の中心が、下部コンタクトプラグの上面の
中心から所定長さずれて位置することで、上部コンタク
トプラグの一部が前記下部コンタクトプラグの側面に接
触するように配設されているので、集積度が向上した半
導体集積回路においても、上部コンタクトプラグと下部
コンタクトプラグとの接触面積が増加し、コンタクト抵
抗を低減できる。
【０１６５】本発明に係る請求項１２記載の半導体集積
回路によれば、上部コンタクトプラグと下部コンタクト
プラグとの接触面積を確実に増加できる。
【０１６６】本発明に係る請求項１３記載の半導体集積
回路の製造方法によれば、少なくとも第２の方向におい
て、コンタクトプラグの側面に接触するので、集積度が
向上した半導体集積回路においても、導電層とコンタク
トプラグとの接触面積が増加し、コンタクト抵抗を低減
した半導体集積回路を得ることができる。
【０１６７】本発明に係る請求項１４記載の半導体集積
回路の製造方法によれば、リセス部を形成することで、
コンタクトプラグが層間絶縁膜の上主面から所定高さ突
出した構成を得ることができる。
【図面の簡単な説明】
【図１】 本発明の概念を説明する図である。
【図２】 本発明の概念を説明する図である。
【図３】 導電層の短辺幅寸法およびコンタクトプラグ
の突出高さを変えた場合の接触面積の変化を示す図であ
る。
【図４】 導電層の短辺幅寸法およびコンタクトプラグ
の突出高さを変えた場合の接触面積の変化を示す図であ
る。
【図５】 導電層の短辺幅寸法およびコンタクトプラグ
の突出高さを変えた場合の接触面積の変化を示す図であ
る。
【図６】 本発明に係る実施の形態１の半導体集積回路
の構成を示す断面図である。
【図７】 本発明に係る実施の形態１の半導体集積回路
の構成を示す断面図である。
【図８】 本発明に係る実施の形態１の半導体集積回路
の構成を示す平面図である。
【図９】 本発明に係る実施の形態１の半導体集積回路
の変形例の構成を示す断面図である。
【図１０】 本発明に係る実施の形態１の半導体集積回
路の製造工程を説明する断面図である。
【図１１】 本発明に係る実施の形態１の半導体集積回
路の製造工程を説明する断面図である。
【図１２】 本発明に係る実施の形態１の半導体集積回
路の製造工程を説明する断面図である。
【図１３】 本発明に係る実施の形態１の半導体集積回
路の製造工程を説明する断面図である。
【図１４】 本発明に係る実施の形態１の半導体集積回
路の製造工程を説明する断面図である。
【図１５】 本発明に係る実施の形態１の半導体集積回
路の製造工程を説明する断面図である。
【図１６】 本発明に係る実施の形態１の半導体集積回
路の製造工程を説明する断面図である。
【図１７】 本発明に係る実施の形態１の半導体集積回
路の製造工程を説明する断面図である。
【図１８】 ストレージノード電極の変形例を示す平面
図である。
【図１９】 本発明に係る実施の形態２の半導体集積回
路の構成を示す断面図である。
【図２０】 本発明に係る実施の形態２の半導体集積回
路の構成を示す断面図である。
【図２１】 本発明に係る実施の形態２の半導体集積回
路の製造工程を説明する断面図である。
【図２２】 本発明に係る実施の形態２の半導体集積回
路の製造工程を説明する断面図である。
【図２３】 本発明に係る実施の形態２の半導体集積回
路の製造工程を説明する断面図である。
【図２４】 本発明に係る実施の形態２の半導体集積回
路の製造工程を説明する断面図である。
【図２５】 本発明に係る実施の形態２の半導体集積回
路の製造工程を説明する断面図である。
【図２６】 本発明に係る実施の形態２の半導体集積回
路の製造工程を説明する断面図である。
【図２７】 本発明に係る実施の形態２の半導体集積回
路の製造工程を説明する断面図である。
【図２８】 本発明に係る実施の形態２の半導体集積回
路の製造工程を説明する断面図である。
【図２９】 本発明に係る実施の形態２の半導体集積回
路の変形例の構成を示す部分断面図である。
【図３０】 ビット線の変形例を示す平面図である。
【図３１】 本発明に係る実施の形態３の半導体集積回
路の構成を示す断面図である。
【図３２】 本発明に係る実施の形態３の半導体集積回
路の構成を示す部分平面図である。
【図３３】 本発明に係る実施の形態３の半導体集積回
路の製造工程を説明する断面図である。
【図３４】 本発明に係る実施の形態３の半導体集積回
路の製造工程を説明する断面図である。
【図３５】 本発明に係る実施の形態３の半導体集積回
路の製造工程を説明する断面図である。
【図３６】 本発明に係る実施の形態３の半導体集積回
路の製造工程を説明する断面図である。
【図３７】 従来の半導体集積回路の構成を示す断面図
である。
【符号の説明】
７，１０，１５Ａ コンタクトプラグ、８ ビット線、
１１ キャパシタ下部電極、９１ リセス部、ＣＰ キ
ャパシタ。
フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB04 BB06 BB07 BB13 BB14 BB29 BB40 CC01 DD08 DD09 DD16 DD23 DD37 DD43 DD52 DD53 DD55 DD65 DD75 EE08 EE14 FF01 FF06 FF17 FF18 GG09 GG10 GG14 GG16 HH15 5F033 HH07 HH08 HH11 HH17 HH18 HH19 HH33 JJ04 KK01 LL04 MM01 MM08 MM12 MM13 NN15 NN32 NN37 PP06 PP15 PP27 PP28 QQ08 QQ09 QQ11 QQ19 QQ31 QQ34 QQ37 QQ48 RR04 SS13 SS15 VV10 VV16 WW00 XX09 5F083 AD48 AD56 GA09 JA14 JA36 JA37 JA39 JA40 MA06 MA17 MA19 NA08 PR07 PR39 PR40

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板上に配設された層間絶縁膜と、 層間絶縁膜上に配設された導電層と、 前記層間絶縁膜を貫通して配設され、前記導電層と電気
    的に接続されるコンタクトプラグとを有する半導体集積
    回路であって、 前記コンタクトプラグは前記層間絶縁膜の上主面から所
    定高さ突出し、 前記導電層は、第１の方向での幅が前記コンタクトプラ
    グの上面の前記第１の方向での横断寸法よりも狭く、前
    記第１の方向とは直交する第２の方向での幅が前記コン
    タクトプラグの前記上面の前記第２の方向での横断寸法
    よりも広く、 前記導電層は、その前記第１の方向での幅の中心が、前
    記コンタクトプラグの前記上面の中心からずれて位置す
    るように、前記コンタクトプラグに接触して配設され
    る、半導体集積回路。
  2. 【請求項２】 前記導電層は、前記第１の方向での幅の
    一方の端縁部が前記コンタクトプラグの上面端縁部より
    も外側にはみ出すように配設される、請求項１記載の半
    導体集積回路。
  3. 【請求項３】 前記コンタクトプラグは円柱状であっ
    て、前記コンタクトプラグの前記上面の前記第１および
    第２の方向での前記横断寸法は、直径に相当する、請求
    項１記載の半導体集積回路。
  4. 【請求項４】 前記コンタクトプラグが突出する前記所
    定高さは、前記コンタクトプラグの前記上面の前記直径
    の０．１６倍以上である、請求項３記載の半導体集積回
    路。
  5. 【請求項５】 前記導電層の前記第１の方向での幅の中
    心の、前記コンタクトプラグの前記上面の中心からのず
    らし長さは、前記コンタクトプラグの前記上面の直径の
    ０．５倍以下である、請求項３記載の半導体集積回路。
  6. 【請求項６】 前記層間絶縁膜は、前記コンタクトプラ
    グの周囲が、前記導電層の平面視形状に合致した形状で
    所定深さ窪んだリセス部を有し、 前記導電層は、その一部が前記リセス部内に挿入される
    ように配設され、 前記リセス部の前記所定深さは、前記コンタクトプラグ
    の前記所定高さに相当する、請求項１記載の半導体集積
    回路。
  7. 【請求項７】 前記導電層は、前記層間絶縁膜上に配設
    されたキャパシタのストレージノード電極である、請求
    項１記載の半導体集積回路。
  8. 【請求項８】 前記ストレージノード電極の平面視形状
    は、その一部の幅寸法が他の部分よりも狭くなって括れ
    た括れ部分を有し、 前記コンタクトプラグの前記上面には、前記括れ部分が
    位置するように前記ストレージノード電極が配設され
    る、請求項７記載の半導体集積回路。
  9. 【請求項９】 前記導電層は、前記層間絶縁膜上に配設
    された配線層である、請求項１記載の半導体集積回路。
  10. 【請求項１０】 前記配線層の平面視形状は、幅寸法が
    場所によって異なり、 前記コンタクトプラグの上面には、前記コンタクトプラ
    グの前記上面の前記第１の方向での横断寸法よりも狭い
    部分が位置するように前記配線層が配設される、請求項
    ８記載の半導体集積回路。
  11. 【請求項１１】 半導体基板と、 前記半導体基板上に配設された層間絶縁膜と、 前記層間絶縁膜内に、上下関係を有して接続されるよう
    に配設された下部コンタクトプラグおよび上部コンタク
    トプラグとを有する半導体集積回路であって、 前記上部コンタクトプラグの下面の第１の方向での横断
    寸法は、前記下部コンタクトプラグの上面の前記第１方
    向での横断寸法よりも狭く、 前記上部コンタクトプラグの前記下面の中心が、前記下
    部コンタクトプラグの前記上面の中心からずれて位置す
    ることで、前記上部コンタクトプラグの一部が前記下部
    コンタクトプラグの側面に接触するように配設される、
    半導体集積回路。
  12. 【請求項１２】 前記下部および上部コンタクトプラグ
    は円柱状であって、 前記上部コンタクトプラグの前記下面の前記第１の方向
    での前記横断寸法、および前記下部コンタクトプラグの
    前記上面の前記第１の方向での前記横断寸法は直径に相
    当し、 前記上部コンタクトプラグの前記下面の中心の、前記下
    部コンタクトプラグの前記上面の中心からのずらし長さ
    は、前記下部コンタクトプラグの前記上面の直径の０．
    ５倍以下である、請求項１１記載の半導体集積回路。
  13. 【請求項１３】（ａ）半導体基板上に層間絶縁膜を形成
    する工程と、 （ｂ）前記層間絶縁膜を貫通して前記半導体基板上に達
    するコンタクトプラグを形成する工程と、 （ｃ）前記コンタクトプラグを、前記層間絶縁膜の上主
    面から所定高さ突出させる工程と、 （ｄ）前記コンタクトプラグ上に、第１の方向での幅が
    前記コンタクトプラグの上面の前記第１の方向での横断
    寸法よりも狭く、前記第１の方向とは直交する第２の方
    向での幅が前記コンタクトプラグの前記上面の前記第２
    の方向での横断寸法よりも広い導電層を形成する工程
    と、を備え、 前記工程（ｄ）は、 前記導電層の前記第１の方向での幅の中心が、前記コン
    タクトプラグの前記上面の中心からずれて位置するよう
    に、前記コンタクトプラグに接触して形成する工程を含
    む、半導体集積回路の製造方法。
  14. 【請求項１４】前記工程（ｃ）は、 前記コンタクトプラグの周囲を、前記導電層の平面視形
    状に合致した形状で所定深さ窪ませてリセス部とする工
    程を含み、 前記工程（ｄ）は、 前記導電層の一部が前記リセス部内に挿入されるように
    形成する工程を含み、 前記リセス部の前記所定深さは、前記コンタクトプラグ
    の前記所定高さに相当する、請求項１３記載の半導体集
    積回路の製造方法。
JP2001150495A 2001-05-21 2001-05-21 半導体集積回路およびその製造方法 Pending JP2002343861A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001150495A JP2002343861A (ja) 2001-05-21 2001-05-21 半導体集積回路およびその製造方法
US10/109,837 US20020173096A1 (en) 2001-05-21 2002-04-01 Semiconductor integrated circuit and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001150495A JP2002343861A (ja) 2001-05-21 2001-05-21 半導体集積回路およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002343861A true JP2002343861A (ja) 2002-11-29

Family

ID=18995496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001150495A Pending JP2002343861A (ja) 2001-05-21 2001-05-21 半導体集積回路およびその製造方法

Country Status (2)

Country Link
US (1) US20020173096A1 (ja)
JP (1) JP2002343861A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294518A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 半導体装置およびその製造方法
JP2006121038A (ja) * 2004-10-21 2006-05-11 Hynix Semiconductor Inc 半導体メモリ素子の金属配線形成方法
CN100433303C (zh) * 2004-01-23 2008-11-12 夏普株式会社 半导体器件、光学器件模块以及半导体器件的制造方法
KR100937937B1 (ko) 2003-04-29 2010-01-21 주식회사 하이닉스반도체 반도체 메모리장치 및 그 제조 방법
KR101248943B1 (ko) 2007-10-23 2013-03-29 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2013232671A (ja) * 2005-06-24 2013-11-14 Megica Corp 線路デバイスの製造方法
EP3361503A1 (en) 2017-02-10 2018-08-15 Renesas Electronics Corporation Semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7084509B2 (en) * 2002-10-03 2006-08-01 International Business Machines Corporation Electronic package with filled blinds vias
JP4439976B2 (ja) * 2004-03-31 2010-03-24 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006073593A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 配線基板とそれを用いた半導体装置
US8405216B2 (en) * 2005-06-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for integrated circuits
JP2007073909A (ja) * 2005-09-09 2007-03-22 Oki Electric Ind Co Ltd 半導体メモリの製造方法
US7648871B2 (en) * 2005-10-21 2010-01-19 International Business Machines Corporation Field effect transistors (FETS) with inverted source/drain metallic contacts, and method of fabricating same
JP4785623B2 (ja) * 2006-05-31 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8669597B2 (en) * 2008-05-06 2014-03-11 Spansion Llc Memory device interconnects and method of manufacturing
KR20100087915A (ko) * 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
US9330974B2 (en) * 2010-10-27 2016-05-03 Infineon Technologies Ag Through level vias and methods of formation thereof
US8686486B2 (en) 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP2016009745A (ja) * 2014-06-24 2016-01-18 富士通株式会社 電子部品、電子部品の製造方法及び電子装置
US11049864B2 (en) * 2019-05-17 2021-06-29 Micron Technology, Inc. Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
US11217594B2 (en) * 2019-09-05 2022-01-04 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937937B1 (ko) 2003-04-29 2010-01-21 주식회사 하이닉스반도체 반도체 메모리장치 및 그 제조 방법
CN100433303C (zh) * 2004-01-23 2008-11-12 夏普株式会社 半导体器件、光学器件模块以及半导体器件的制造方法
JP2005294518A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 半導体装置およびその製造方法
JP2006121038A (ja) * 2004-10-21 2006-05-11 Hynix Semiconductor Inc 半導体メモリ素子の金属配線形成方法
JP2013232671A (ja) * 2005-06-24 2013-11-14 Megica Corp 線路デバイスの製造方法
KR101248943B1 (ko) 2007-10-23 2013-03-29 삼성전자주식회사 반도체 장치 및 그 제조방법
EP3361503A1 (en) 2017-02-10 2018-08-15 Renesas Electronics Corporation Semiconductor device
KR20180092825A (ko) 2017-02-10 2018-08-20 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US10418327B2 (en) 2017-02-10 2019-09-17 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US20020173096A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
JP2002343861A (ja) 半導体集積回路およびその製造方法
US7321146B2 (en) DRAM memory cell and method of manufacturing the same
US7348676B2 (en) Semiconductor device having a metal wiring structure
JP5568494B2 (ja) 集積回路キャパシタ構造
US6734489B2 (en) Semiconductor element and MIM-type capacitor formed in different layers of a semiconductor device
US7633112B2 (en) Metal-insulator-metal capacitor and method of manufacturing the same
TWI700837B (zh) 半導體結構及其製造方法
US7439130B2 (en) Semiconductor device with capacitor and method for fabricating the same
US7511328B2 (en) Semiconductor device having raised cell landing pad and method of fabricating the same
US7056828B2 (en) Sidewall spacer structure for self-aligned contact and method for forming the same
US20200135843A1 (en) Semiconductor device
KR20010089214A (ko) 반도체 메모리 장치 및 그 제조방법
US7777265B2 (en) Semiconductor device having contact barrier and method of manufacturing the same
US20120070950A1 (en) Method of Manufacturing a Semiconductor Device
KR20020018025A (ko) 반도체 장치 및 그 제조 방법
JP5107499B2 (ja) 半導体装置
US20100261345A1 (en) Method of manufacturing a semiconductor device
JP2006294979A (ja) 半導体装置およびその製造方法
US20100084739A1 (en) Semiconductor device and method of manufacturing the same
US7018903B2 (en) Method of forming semiconductor device with capacitor
US20040048475A1 (en) Method for forming a storage node of a capacitor
US20040124536A1 (en) Semiconductor device
US20240098985A1 (en) Semiconductor device
US20220399343A1 (en) Semiconductor devices having contact plugs
KR100499395B1 (ko) 반도체 장치의 캐패시터 구조 및 그 제조방법