JP4972503B2 - 半導体パワーモジュール - Google Patents

半導体パワーモジュール Download PDF

Info

Publication number
JP4972503B2
JP4972503B2 JP2007234862A JP2007234862A JP4972503B2 JP 4972503 B2 JP4972503 B2 JP 4972503B2 JP 2007234862 A JP2007234862 A JP 2007234862A JP 2007234862 A JP2007234862 A JP 2007234862A JP 4972503 B2 JP4972503 B2 JP 4972503B2
Authority
JP
Japan
Prior art keywords
solder
temperature
power module
chip
semiconductor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007234862A
Other languages
English (en)
Other versions
JP2009070863A (ja
Inventor
太佐男 曽我
大助 川瀬
和弘 鈴木
英一 森崎
英恵 下川
克明 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007234862A priority Critical patent/JP4972503B2/ja
Publication of JP2009070863A publication Critical patent/JP2009070863A/ja
Application granted granted Critical
Publication of JP4972503B2 publication Critical patent/JP4972503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体パワーモジュールに係り、特に、ＩＧＢＴ，パワーＭＯＳＦＥＴなどの接続に適用する技術に好適な半導体パワーモジュール関する。
半導体パワーモジュールは、ＳｉチップとＡｌＮ，Ａｌ2Ｏ3，Ｓｉ3Ｎ4等の絶縁基板及び熱伝導性に優れたＣｕ，Ａｌベース基板等とがはんだ付けされ、シリコーンゲルで充填される構成が主流である。今までは、ＳｉチップとＡｌＮ，Ａｌ2Ｏ3，Ｓｉ3Ｎ4等の絶縁基板の電極とがＰｂ系高温はんだで接続された後、チップを搭載した絶縁基板は、大型のＣｕベース基板等に低温系のＰｂ−Ｓｎ共晶系はんだではんだ付けされる構成である。
近年、環境の問題でＰｂフリーはんだの使用が必須になり、国内では、低温側のＳｎ−３７Ｐｂ共晶はんだ代替用としてＳｎ−３Ａｇ−０.５Ｃｕはんだが民生，コンピュータ，通信用に広範囲に使用されている。
しかし、Ｓｎ−３Ａｇ−０.５Ｃｕはんだは、ベース基板のような大型基板接続用として高信頼性を確保されるまでには至っていない状況にある。仮に、Ｓｎ−３Ａｇ−０.５Ｃｕはんだ（融点；２１７〜２２１℃）が低温用として用いられた場合、温度階層接続可能な高温系Ｐｂフリーはんだとして、Ｓｎ系で最も融点の高いＳｎ−（５〜１０）Ｓｂ（融点：２３５〜２４３℃）が知られている。ところが、この組合せではＳｎ−３Ａｇ−０.５Ｃｕのはんだ付け温度を２２５〜２３０℃以下で行う必要があるので、温度ばらつきが少なく、特殊な条件でないと接続できない状況にある。即ち、この温度ではぬれ性を確保できない状態である。
尚、Ｓｎ−Ａｇ−Ｃｕ−Ｉｎ系はんだ組成特許としては、米国特許第５５２０７５２号公報が知られている。
米国特許第５５２０７５２号公報
Ｐｂフリーの２階層はんだを用いた高信頼パワーモジュールを目的として、特に産業用，車両用高出力チップ搭載を対象にした構造がある。
これまでの低温用ＰｂフリーはんだのＳｎ−３Ａｇ−０.５Ｃｕは耐クリープ性は大であっても、自身のクリープ変形ができ難いため、パワーモジュール等の大型基板端部での大変形に対応できず、結局、応力が高いため、寿命が短くなることが分かった。
また、これまでの高温用Ｓｎ−（５〜１０）Ｓｂ（融点；２３５〜２４３℃）では、低温側Ｐｂフリーはんだ〔Ｓｎ−３Ａｇ−０.５Ｃｕ（融点；２１７〜２２１℃）〕付け時に、両者の融点が近いため、先に接合した高温側はんだを溶かす恐れがあり、十分な温度マージンがとれない状況にある。
本発明は上述の点に鑑みなされたもので、その目的は、低温系Ｐｂフリーはんだで大型基板に対し信頼性を確保した接合ができて、かつ温度階層接続を可能とする高温系Ｐｂフリーはんだとの組合せ構造を可能とした半導体パワーモジュールを提供することにある。
Ｐｂフリーの階層はんだで高信頼性とはんだ付けプロセスを両立させる方法として、高温側はんだとして、Ｓｎ−（１１〜２０）Ｓｂ（一例としてＳｎ−１５Ｓｂの融点；２４６〜２９０℃）を用いる構成を考えた。
パワーモジュール構造の場合、幸い耐熱性の部品で構成されているため、高温用はんだを用いる時は、はんだ付け温度を十分に上げて、ぬれ性を確保することが可能である。Ｓｎ−（１１〜２０）ＳｂはＳｎ−（５〜１０）Ｓｂと比べ、多少ぬれ性は劣るがはんだ付け温度を上げることで、ぬれ性を向上させることができる。また、Ｓｎ−（５〜１０）Ｓｂと比べ、短所とされるはんだの硬さ，変形性に劣るとしても、ＳｉチップとＡｌＮ基板間の熱膨張係数の差が少ない構成であることからはんだの歪が小さく、温度サイクルにも耐えられる。
Ｓｎ−１５Ｓｂの特徴を更に生かすためには、はんだとチップ周囲を物性を特定化したエポキシ樹脂で被覆すると、樹脂により、はんだの変形を拘束することで寿命向上が図れる。更に、メタライズとの反応については、Ｓｎ−Ａｇ−Ｃｕ系も同様であるが、化合物成長は活発である。このため、後述するようにＳｎ−Ｓｂはんだ中にＣｕ，Ｎｉ等を添加することで、メタライズ膜との組合せ、熱処理条件等を考慮し、厳しい条件にも対応できる。
他方、Ｐｂフリーの低温側はんだとして、大型Ｃｕベース基板に対して、端部での大変形に比較的耐えられるはんだ組成として、Ｓｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎ（２０３〜２１２℃）を見出した。このはんだは、Ｓｎ−３Ａｇ−０.５Ｃｕ（２１７〜２２１℃）よりはんだ付け温度を約１０℃下げられるので、階層接続用としての作業温度マージンを広げることができる。Ｓｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎのはんだ付け温度は２３０〜２４０℃で十分可能である。
これより、高温用としてＳｎ−１５Ｓｂ（２４６〜２９０）℃、低温用としてＳｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎ（２０３〜２１２℃）の組合せを用いることで、Ｐｂフリーはんだでの温度階層接続と、接続部の信頼性を確保できるパワーモジュールが可能になる。
本発明の半導体パワーモジュールとすることにより、低温系Ｐｂフリーはんだで大型基板に対し信頼性を確保した接合ができて、かつ温度階層接続を可能とする高温系Ｐｂフリーはんだとの組合せ構造が可能となる。
低温系Ｐｂフリーはんだで大型基板に対し信頼性を確保した接合ができて、かつ温度階層接続を可能とする高温系Ｐｂフリーはんだとの組合せ構造を可能とした半導体パワーモジュールを提供するという目的を、簡単なはんだ構成で実現できた。
（実施例１）
パワーモジュールのチップを接続する高温系はんだの場合、はんだ付け温度は４００℃近くまで可能である利点を生かして、意図的にはんだ付け温度を高めて、ぬれ性を確保することを考えた。更に、パワーモジュールのＰｂフリーはんだにおいては、部品の耐熱性の問題はないので、チップ下はんだ接続時に、はんだ付け温度を少しでも上げられることが、ボイド対策，ぬれ性確保等の接続の歩留まり向上に繋がる。使える可能性のあるはんだの中で融点が最も高いものは、Ｓｎ−Ｓｂ系であり、これまではＳｂ；５〜１０％の組成の範囲で検討されてきたので、階層接続用としては固相線温度の２３５℃で制約される。
これに対し、Ｓｂ；１０％を超える組成選定を視野に入れれば、固相線温度は２４６℃であり、低温側をＳｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎ（２０３〜２１２℃）を用いることで、２４０℃以下での低温側はんだの接続は十分可能である。また、Ｓｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎはセラミック基板と大型Ｃｕベース基板との温度サイクル試験における信頼性は、Ｓｎ−３Ａｇ−０.５Ｃｕに比べて高く、高信頼性を確保できる。はんだ付けは、高温系も低温系も水素炉もしくは真空と水素雰囲気を組合せた真空はんだ付け炉を用いた。
（１）半導体チップ側接続用高温系Ｐｂフリーはんだ
１−１）Ｓｎ−Ｓｂ組成の選定
Ｓｎ−（５〜１０）ＳｂはＣｕパイプの接続等に使われてきた組成であり、伸び、強度はＳｎ−３.５Ａｇ並みである。Ｓｂ；１０％を過ぎると、徐々に伸びは低下してくるが、急激に低下するものではない。１５０℃での引張試験では、Ｓｂが１０％過ぎると、引張強さは上昇するが飽和気味になる。また、伸びは１０％過ぎて低下するが、Ｓｂ；１５％における伸びはＳｎ並みであることから、特性として問題はないと思われる。これらの事実から、機械特性として、Ｓｂ；１０％過ぎると徐々に硬くなる傾向になるが、２０％までは使える範囲と考えた。従って、Ｓｂの適正範囲は、１１％以上，２０％以下とした。
チップ下接続用はんだとして、多少、硬くなっても使える理由、及びＳｂの適正組成範囲については以下のように考える。高出力チップに対し、熱伝導性に優れるＡｌＮ基板が一般に使用されている。ＡｌＮ（４.３×１０-6／℃）とＳｉチップ（２×１０-6／℃）の熱膨張係数の差は小さいので、多少はんだは硬くても温度変化で発生する歪は小さいので、チップ寸法，パワーの程度等のレベルの問題は多少考えられるが、チップ寸法を小さくする、出力を下げる対策が可能であれば対応でき、信頼性で大きな問題にはならないと思われる。Ｓｎ−１５Ｓｂの低サイクル疲労寿命は、変位が小さいとＳｎ−３.５Ｓｂ以上の寿命を呈している。
しかし、変位が大きいと硬くなるためか寿命が低下する。即ち、あまり硬くなることは、チップに大きな応力が作用するので、好ましくない。そこで、理想的な領域ではないが、Ｓｂ：１０％以上で、良好な範囲として、１２〜１５％（液相線温度；約２９０℃）を選定した。即ち、３３０〜３５０℃位のはんだ付け温度（はんだ付けは水素を含む還元雰囲気で行う場合、意図的に高くすることで、還元され易くなり、ボイド低減化につながる）で接続できる。Ｓｂ；２０％の場合、はんだの液相線温度は３２５℃であり、水素中でぬれ性を確保するため、水素による還元力を高める手段として、液相温度から十分離れた高温の３８０℃で接続しても、部品への熱影響の問題は生じない。そこで、Ｓｂの範囲として１１〜２０％を選定した。
１−２）Ｓｎ−Ｓｂはんだへの微量元素添加量（Ｃｕ，Ｎｉ，Ｇｅ他）
Ｓｎ系はんだの高温でのはんだ付け、及び高温での長時間の使用になるので、電極，基板へのアタック作用は強い。Ｃｕベース基板，Ｃｕ電極を用いる場合、Ｃｕをはんだ中に１〜５％入れることにより基板，電極に対するＳｎによるくわれ防止及び高温長時間放置に対しても化合物層を安定化させる役割を果たす。表面にＮｉめっき，Ｎｉ／Ａｕフラッシュ等の場合、同様にはんだ中にＣｕ，Ｎｉを添加することはＣｕ電極の場合と同様な効果がある。Ｎｉ添加の場合は、はんだ中に固溶され難いので０.１〜０.５％程度で良い。また、Ｓｎ−Ｓｂ結晶粒の粗大化防止のため、Ｇｅ：０.０１〜０.１％添加は微細化による改質及び酸化防止によるボイド低減化に効果が期待できる。この他、０.１％以上，１％以下のＺｎ，Ａｌ，Ａｇ，Ｐ，Ｂｉ添加もはんだ及び反応層改質の可能性がある。
（２）ベース基板とセラミック絶縁基板接続用Ｐｂフリー低温系はんだ
２−１）Ｓｎ−Ａｇ−Ｃｕ−Ｉｎ系におけるＩｎ量の選定
セラミック絶縁基板と大型Ｃｕベース基板との接続用Ｐｂフリー低温系はんだ組成選定のため、可能性のある有望な組成についてのモデル試験片を用いた温度サイクル試験（−５５〜１２５℃）によるはんだ寿命評価を行った。ある程度、予備実験ではんだ組成は絞った。ボイドの多いＺｎ添加のはんだ（Ｓｎ−Ｚｎ系、及びＳｎ−Ａｇ−Ｃｕ系にＺｎの微量添加）は、現状プロセスではボイド率の目標をクリアできず、評価しても悪い結果になり、除外せざるを得なかった。Ｓｎ系はんだへの添加元素についての基本的な見方は、Ｓｎ中に固溶すると内部歪が増し更に硬くなるので、基板接続用はんだとして期待される変形性がなくなるので、Ｓｎより柔らかいＩｎ以外の元素では難しいと考えている。
０.３mmＣｕ貼りアルミナ基板（ｔ０.３）と大型のＣｕベース基板（ｔ４）間に１５０μｍの各種圧延はんだ箔を置いて、還元雰囲気中でｍａｘ２４５℃のはんだ付け温度でリフローを行った。はんだ箔は、絞り込んだ組成として、表１に示した性質が異なり、有望な７種類の組成に絞り込んで、モジュール構造での温度サイクル試験を行った。
組成はＳｎ−Ａｇ−Ｃｕ系にＩｎを５％入れることで、低温系の後付けはんだ用としてベースとなるＳｎ−３Ａｇ−０.５Ｃｕに比べ、約１０℃下げられ、かつ接合界面での十分な強度確保を考慮したものである。Ｉｎ添加はＢｉ添加と異なり、微量添加による各種メタライズに対する接合強度，バルク材の機械的性質に及ぼす悪影響は少ないことが知られている。また、Ｓｎ晶への固溶なので、Ｓｎ−Ｉｎの共晶を生成させない範囲では、高温に対する信頼性はＳｎ−Ａｇ−Ｃｕ並みである。
しかし、Ｉｎ量を多く入れることはＳｎマトリクス中に更にＩｎを固溶させることになるので、内部歪が増し、伸び難くなる。Ｉｎの場合は素地のＳｎより柔らかい元素のためか、強度上昇は少なく、伸びの低下も少なく、Ｉｎ添加により機械的強度への影響は少ないことが知られている。Ｉｎを５％以上入れると、接合界面での強度低下が始まる。
また、Ｉｎ添加が多くなると、融点が下がるので、温度階層接続ではより有利になるが、長期高温放置試験での界面での合金層（Ｃｕ6Ｓｎ5，Ｃｕ3Ｓｎ）が成長し易くなり、強度低下が起こる。７％までは、強度低下が少ないことを確認したので、Ｉｎの上限を７％とした。他方、Ｉｎが少ないと、Ｓｎ−３Ａｇ−０.５Ｃｕに近づくことになり、温度サイクル試験の寿命が問題になる。Ｉｎは１％でも固溶体の性質を多少変える効果は期待できるので、Ｉｎの下限としては１％とした。
表１は−５５〜１２５℃，２５００サイクル経過後に、断面観察により、継手全長に対するクラック長を測定し、クラック進展率を整理したものである。
Figure 0004972503
これらの結果、及び断面におけるクラック進展状況の観察、更にはメカニズム解明実験により、以下の新たな知見が得られた。
１.Ｉｎ；５％入れることで、Ｓｎ系はんだのクラック進展率が低下する。
２.Ｓｎ系はんだでも３％Ａｇ入り（（ｉ））が、０％（（ii）），１.５％入り（（iii））より優れる。
３.Ｓｎ系のはんだは、従来のＳｎ−３７Ｐｂ共晶はんだに比べ、クラック進展率が大幅に増加する。
結論として、Ｓｎ系はんだは針状Ａｇ3Ｓｎのネットワークが堅固に発達した系にＩｎが入った組成が優れていることが分かった。この内容はこれまでの一般的知識では予測できない事実である。特に高温保持，低温保持の長い温度サイクル試験特有なクリープが強く支配する劣化現象と思われる。
２−２）Ｓｎ系のはんだにＩｎが添加されることで寿命が向上する理由
Ｉｎが添加されることで寿命が向上する理由は、クラック進展の断面観察によると、感覚的ではあるが、ＩｎなしのＳｎ系においてはクラックが一平面上を直線的に進む傾向が強い（直感的にシャープな進展に見える）。引張試験において、一箇所に集中するネッキング現象が起き易いこと、また、ねじり試験においてはねじった方向（試験片に直角方向に）に直線的な破壊が起きる傾向があることからも、クラックが一箇所に集中する間接的証明である。一平面上をクラックが直線的に進む傾向、即ち、クラックパス部以外のはんだは応力緩和が少ないことを意味する。Ｉｎを入れることで、Ｓｎマトリクス全域はＩｎがくまなく固溶しているので、周辺の応力状態はこのマトリクスを介して隣接のマトリクスに伝えられる。また、応力集中部でもミクロ的な応力分散効果が期待される。その結果、本来のＳｎ系はんだの強さ，粘っこさが欠け，クラック進行方向以外にも応力を分散・開放することで、クラックの直線的進展を緩和することで、遅延効果が生まれるものと思われる（鋭さが欠けた進展に見える）。
材料の内部減衰性が確認できる衝撃試験（シャルピー）においても、Ｓｎ系はんだにＩｎを添加することで、衝撃吸収エネルギーが低下することを確認している。約５％Ｉｎを添加することで、Ｓｎ−３７Ｐｂ共晶並みになることを確認した。衝撃試験結果が必ずしも、クラック進展に直接に関係しているかは不明であるが、材料の衝撃エネルギーを吸収できる減衰能が、間接的ではあるが、Ｓｎ晶にＩｎが固溶することで現れると考える。
２−３）Ｉｎ添加した系で、Ａｇが十分入った系が優れる理由及びＡｇの適正範囲
Ａｇが多い系はＡｇ3Ｓｎの針状のネットワークを形成するので、高温でも強く、安定している針状のＡｇ3Ｓｎが複合材の補強効果として存在している。この影響がクラック進展を阻止しているものと考える。この結果、（ｖ）Ｓｎ−０.５Ｃｕ−５Ｉｎ，（vi）Ｓｎ−１.５Ａｇ−０.５Ｃｕ−５Ｉｎは、Ａｇ添加量の多い（iv）Ｓｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎより、クラック進展が速くなったと推定する。クラック進展防止にはＡｇ量の効果より、Ｉｎ量の効果が顕著に優れるので、Ａｇ添加の下限は０.１％とした。Ａｇ添加の上限はコスト等を考慮し、実用的な範囲の４.５％とした。
２−４）Ｓｎ−Ａｇ−Ｉｎ系で、Ｃｕの適正範囲
Ｓｎ−Ａｇ系にＣｕの適正値選定と同様である。即ち、Ｃｕは１％以上入ると伸びが大きく低下することが知られている。ベース基板とセラミック絶縁基板接続用はんだの場合、チップ下はんだと異なり、通常、１５０℃以上での使用は少ないことが予想される。このため、Ｃｕとの反応を抑える手段として、Ｃｕの上限として２％とし、下限値として０.１％とした。下限が少なくて良い理由は、Ｃｕ板の溶け込みは必然的に起こるためである。合金層反応阻止より、大変形に対応できるためにはんだの機械特性を劣化させないことで選定した。
２−５）Ｓｎ−Ａｇ−Ｃｕ−Ｉｎ系で、Ｂｉ添加の適正範囲
高信頼性が要求されるパワーモジュールとしては、添加すると急激に脆くなることが知られているＢｉは入れないことが基本である。しかし、約５％Ｉｎの中にＢｉを僅かに入れることで、作業性が改善（流動性が良くなり、ボイド低減化に繋がり、信頼性向上にも繋がる）される場合がある。その場合のＢｉの適正添加量は０.５〜１％程度である。Ｂｉ：１％以上では信頼性に影響を及ぼす脆さが現れるので、大変形に対応できなくなる。特にマイナス側の低温での衝撃吸収エネルギーの低下が顕著になる。
（３）Ｓｎ−Ａｇ−Ｃｕ系はんだがＳｎ−３７Ｐｂ共晶はんだに比べ、対温度サイクル性が低下する理由
民生品，家電品を対象にした場合、低サイクル疲労試験ではＳｎ−３Ａｇ−０.５ＣｕがＳｎ−３７Ｐｂ共晶より優れることは公知〔例えば、苅谷；はんだ材料の非線形特性と熱疲労信頼性，エレクトロニクス実装学会，Vol.８ No.２（２００５）〕とされている。そこで、パワーモジュールの絶縁基板とベース基板とのはんだの温度サイクル試験で、Ｓｎ系はんだの寿命が大幅に低下する理由を考察した。パワーモジュールのはんだを挟むセラミック絶縁基板及びＣｕベース基板表面に歪ゲージを貼り付け、温度サイクル中における歪速度の測定を行った。
その結果、高温から低温への変化時に最大歪速度で、１.５〜２×１０-6／ｓを示し、非常に遅いことが分かった。
これまでは、民生用品の部品継手では、歪速度が遅いとされる分野でも、遅くても１０-4／ｓレベルと見なされていた。パワーモジュールの絶縁基板及びベース基板の歪速度が遅い理由は、パワーモジュール固有のＣｕベース基板等の大きな熱容量のためである。急激な温度変化に対して、チップ部分は表面からの冷却に影響されるが、Ｃｕベース基板近傍のはんだの歪速度は１.５〜２×１０-6／ｓ以上にはなり難く、大部分はそれより更に遅い歪速度で変化していることになる。
従って、この歪速度及びこの歪速度以下におけるはんだの機械的特性，金属組織的特性を比較するとＳｎ−３Ａｇ−０.５ＣｕとＳｎ−３７Ｐｂ共晶との明らかな違いが現れることが分かった。即ち、Ｓｎ−３７Ｐｂ共晶の場合は、歪速度；１０-4／ｓレベル以下で伸びは急激に増し、それに伴って応力は急激に低下する超塑性現象を呈する。
このため、はんだクラック起点であり、最大歪が発生するはんだ端部においては、モジュールの大変形に追従できて、はんだは破壊し難く、金属組織的にはα−Ｐｂ晶とβ−Ｓｎ晶の相互拡散が活発で、粒子間はミクロクラックが発生し難く、クリープしても劣化が少ないので、損傷を受けない性質があると思われる。これと対照的にＳｎ−３Ａｇ−０.５Ｃｕは比較的硬めで強いβ−Ｓｎ晶の集合体であり、クリープ変形が起きると、β−Ｓｎ晶は成長し、粒内が変形し、粒界がすべることでミクロクラックを発生する。
結果として、劣化が顕著であることからクリープ損傷を回復できないことが予想される。Ｓｎ−３Ａｇ−０.５Ｃｕがクラック進展を早める他の要因として、はんだ端部で応力が一箇所に集中し易い性質を持つことも上げられる。即ち、応力が一箇所に集中し易い性質の傍証として、引張試験において、ネッキングを起こし易いこと、またねじり試験において、破壊がねじり方向と平行に直線的に生じていることである。他方、Ｓｎ−３７Ｐｂ共晶ははんだ層全体で変形する様相を呈し、引張試験でも、一箇所に集中することなく、評点間距離全体で変形する挙動が観察される。
この結果、パワーモジュールの低温用Ｐｂフリーはんだとして、温度サイクル試験において、Ｓｎ−３Ａｇ−０.５Ｃｕよりもかなりの寿命向上が期待できる代表組成として、Ｓｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎを選定した。
（実施例２）
Ｓｎ−１５Ｓｂは硬めのはんだであることから、接続後の信頼性に課題がある。解決策として、はんだの熱膨張係数を下げることができれば、実装後、はんだに作用する応力，歪を下げることができる。そこで、低熱膨張係数で、熱伝導性に優れたカーボン繊維との複合構造にすることで高信頼化を図った。
Ｓｎ−１５Ｓｂ中に、カーボンにＣｕもしくはＮｉめっきを施して熱処理した低熱膨張の繊維（例えば、径；約８μｍ，長さ；直径の２〜１０倍程度）をガス放出の邪魔にならない程度（５〜２０vol％）にはんだ中に散りばめることで、カーボン繊維は強度が大でアスペクト比が大なので、はんだを拘束することができ、はんだ全体の低熱膨張化を可能にする。
これによりＳｉチップに作用する応力が低減できるので、信頼性を向上させることができる。低熱膨張化できる他の金属，非金属繊維として、インバー，石英，Ｗ，Ｍｏ，ＳｉＣ，ＳｉＮ，ＡｌＮ等があるが、熱伝導性，軽量化，加工性等を考慮するとカーボン繊維が優れる。メタライズがはんだにぬれて周囲にボイドを残さず、かつ、はんだ付けに耐えられる強固なメタライズである必要がある。メタライズされた適度な長さの繊維（例えば５０〜１００μｍ）をはんだボールの中に混ぜて、ペースト化して使用する方法は最も簡単に作れる複合はんだである。はんだボールとメタライズされた繊維を混ぜて溶かして、不活性雰囲気で圧延して箔にする方法もある。
はんだ箔の場合、メタライズされた長いカーボン繊維をクロス状に配置して、はんだ中に埋め込んだ構造、あるいはメッシュ状に編んだ網構造も可能である。はんだ厚さを１００μｍ程度とすれば、２５μｍ程度のクロスの網が１枚はんだ層に埋め込まれていれば、低熱膨張による信頼性向上の効果は十分期待できる。クロスに編んだ網は短い繊維より剛性の効果が大きいので、より低熱膨張になり信頼性への影響は大きい。
（実施例３）
１）間隙制御用金属ボール分散はんだ箔（基板側はんだ）
低温系Ｐｂフリーはんだ箔を用いて、セラミック絶縁基板をＣｕベース大型基板にはんだ付けする場合、被接合体の重さも影響し、高温時につぶれ気味に傾いて接続される恐れがある。傾いて接続されないように、最小はんだ厚の確保のため、できる限り均一に分散されるように熱伝導性に優れた硬めのＣｕボール（微量元素添加）、はんだに食われにくく、かつ、ぬれ易くしたＮｉ／Ａｕフラッシュめっきを施した硬めのＣｕボール（例えば、径；５０〜８０μｍ）を、１０mm□当たり約２０個程度分散させる。
これにより、はんだ付け時だけでなく、温度サイクル時の基板の変形，長期高温試験に対しても、はんだのクリープ変形を阻止させ、はんだ厚を長時間確保し、寿命低減を抑える効果がある。ボール表面はぬれ性に優れる表面処理を施してあるので、ボール近傍でボイドを形成することはない。また、散発的な分散なので、はんだ内部で形成されたボイドの放出に邪魔になることはない。更に、Ｃｕ系ボールの熱伝導率ははんだより高いので、熱的な問題は起き難い。Ｃｕボールが変形する場合は、微量元素を添加して硬くしたＣｕボール，Ｎｉボールでも良い。
（実施例４）
次に、セラミック絶縁基板とＣｕベース基板の接続部の温度サイクル寿命を、更に向上させる手段として、適正物性を有するエポキシ系樹脂で接合外周部を部分補強する方法を提案するものである。これにより、破壊メカニズムを変えさせ、はんだクラックの発生を阻止，遅延させることで、温度サイクルの寿命を大幅に向上させることができる。
図１（ａ）は、ＡｌＮ絶縁基板８端部を樹脂で部分補強しない通常の構造で、Ｐｂフリーはんだを用いたモジュールの断面構造である。図１（ｂ）はＡｌＮ絶縁基板８端部を樹脂３で部分補強した例で、Ｐｂフリーはんだを用いたモジュールの断面構造である。図１（ａ），図１（ｂ）共にシリコーンゲル２０封止構造である。
ＡｌＮ絶縁基板８−Ｃｕベース基板１１構成において、Ｓｉチップ１とリード電極５間の接続は従来通りのＡｌ線６のワイヤボンド方式の例で、チップのはんだ付けはＳｎ−１５Ｓｂの第１のはんだ４である高温系はんだを用いた。ＡｌＮ基板のＣｕ電極７はＣｕもしくはＡｌ（Ａｌの場合、はんだとのぬれ性のため表面にＮｉもしくはＮｉ／Ａｕめっきが施される）である。端部補強樹脂３は、第３のはんだ１０である基板側はんだ付け部の４周辺をできるだけ均一に塗布することが望ましいので、エポキシ系で、低熱膨張係数の塗布し易いポッテイング用樹脂が用いられる。端部補強樹脂３は、基板側はんだ付け部周辺で適度なフィレットが形成されるように塗布されるのが望ましい。図１（ｂ）はＡｌＮ絶縁基板８端部及びはんだ端部を包むように樹脂を塗布したものである。樹脂の塗布形状として、フィレット部が図１（ｂ）の塗布構造に限定されるものではなく、ＡｌＮ基板下側だけでも効果がある。樹脂とＣｕベース基板間の密着力を増すためにＣｕベース基板１１に設けた末広状のデインプル穴１４は全周囲に巡らせても良い。また、デインプル穴１４は応力的に厳しいＡｌＮ絶縁基板の４隅の部分のみ設ける場合、ＡｌＮ絶縁基板の４隅の部分と辺の中央部に設ける場合もある。樹脂に要求される条件として、ＡｌＮ絶縁基板周辺端部での応力的負担を担うので、（ｉ）樹脂の密着力は必須であり、（ii）強いヤング率と変形できる柔軟性を備えていること、（iii）線膨張係数としてはＣｕに近いか、熱応力的バランスではＣｕ（α＝１７.５×１０-6／℃）とＡｌＮ（α＝４.３×１０-6／℃）の間であること、更に、（iv）高温での安定性（Ｔｇが高い）に優れること等である。
なお、樹脂物性としては、少なくともヤング率；３００〜３０００kgf／mm2，線膨張係数；６〜２５×１０-6／℃の範囲で、望ましくはヤング率；１０００〜１５００kgf／mm2，線膨張係数；８〜１７×１０-6／℃の範囲である。ヤング率下限値；３００kgf／mm2は樹脂による拘束力不足を意味し、ヤング率上限値；３０００kgf／mm2はＡｌＮ端部界面の応力集中による破壊を意味する。ここでは、ＡｌＮ破壊が起きない設計が重要であり、樹脂製造上からは矛盾する見方であるが、熱膨張係数をＡｌＮに近づけ、かつ、極力、ヤング率を下げる対応が必要となる。特に、ＡｌＮコーナー部においては、応力集中の影響が避けられない場合（チップ周辺部の対応同様）、ポリイミドを塗布してキュア後、樹脂で部分補強することで、ＡｌＮ破壊防止効果がある。ポリイミドのヤング率は低いので、ＡｌＮ隅部の変形をポリイミド層で吸収してくれる。
（実施例５）
図２はＡｌＮ絶縁基板８−Ｃｕベース基板１１構成において、Ｓｉチップ１とリード電極５間の接続は従来通り、Ａｌ線６のワイヤボンド方式で、チップのはんだ付けはＳｎ−１５Ｓｂの第１のはんだ４である高温系はんだを、ＡｌＮ基板のＣｕ電極とＣｕベース基板との接続にはＳｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎはんだを用いた構造である。ここでは実施例４で示したＡｌＮ基板周囲だけでなく、チップ下高温系Ｓｎ−１５Ｓｂはんだの変形を物性を特定化したエポキシ系樹脂１９で抑え、はんだに作用する歪を小さくすることで、寿命向上が期待できる高信頼化構造とした。樹脂物性としては、ＡｌＮ保護がＳｉチップ保護に換わっただけで、樹脂の機能は実施例４に示したものと同じである。Ｓｉチップの場合はＳｉチップ表面の素子部部の保護が重要なので、Ｓｉチップ周囲を塗布することになる。また、チップごとの個別実装とすることで、モジュール全体封止に比べ、樹脂，モジュールへの応力的負担を軽減する構造でもある。モジュールが小型であれば、ポッテイング，モールド方式でモジュール全体を樹脂封止することが、コストの面でも望ましい。しかし、チップが離れている場合、または大型構造の場合、個別チップ樹脂補強実装もしくはチップ周辺の部品を含む樹脂補強実装で高信頼性を確保することも必要になる。
（実施例６）
図３（ａ）（ｂ）は更に高出力パワー半導体素子が使用される場合の例である。Ａｌのワイヤボンドの代わりに、Ｓｉチップ１の裏面（上側）とＣｕ冷却板１７とをはんだ１５で接続する。図３（ａ）は該Ｃｕ冷却板がベローズ状の応力緩和機能を有したリード構造で、図３（ｂ）はリードを２段にして曲げ変形による応力緩和機能を有するリード構造である。リード構造は端子の関係で、分割される場合がある。リード他端はＡｌＮ基板上の他のＣｕ電極上に第２のはんだ１６ではんだ付けされる。チップ上の熱は一部、このバイパス回路を経てチップ下から離れたＡｌＮ基板の他のＣｕ電極７上に伝わるので、全体として熱効率は優れる。はんだ組成はチップ下をＳｎ−１５Ｓｂはんだ、基板側をＳｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎはんだとし、Ｃｕリード部とＣｕ電極との接続はＳｎ−３Ａｇ−０.５Ｃｕはんだのペーストを用いた後付けも可能である。Ｃｕリード部が後付けの場合は、基板側のＳｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎはんだは再溶融するが、はんだ中の金属ボールで再溶融後のはんだ厚さは確保される。Ｃｕリード部は低温の基板側はんだと同時に接続することも可能である。チップ上はんだ１５は、Ｓｎ−１５Ｓｂはんだで同時に接続することも可能である。また、低温の基板側はんだと同時に、Ｓｎ−３Ａｇ−０.５ＣｕもしくはＳｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎ、もしくはＳｎ−Ｃｕ系（融点；２２８℃）等での接続も可能である。素子の温度上昇が高く厳しい場合は、Ｓｎ−１５Ｓｂはんだを用い、チップ下はんだと同時に接続するのが望ましい。
しかし、はんだで接続しただけではチップ上部及びチップ周辺部の信頼性を確保することはできない。そこで、チップ下は当然のこと、チップ上も同時にはんだ付け部の信頼性を向上させるため、Ｃｕ冷却板１７とはんだ付けしたチップ周囲を同様のエポキシ系樹脂１９で被覆した構造とした。この樹脂によりはんだ，チップが拘束され、はんだの寿命は向上する。エポキシ系樹脂１９だけでは、チップの拘束力が強い場合、素子，チップ端部への応力的悪影響も考えられる。そこで、応力を開放したい箇所を予めポリイミドで薄く塗布，キュア後にエポキシ系樹脂をその上から被覆することもできる。応力，寿命等の信頼性を優先する場合、ポリイミド塗布は効果がある。ポリイミド塗布は応力集中部等の特に保護したい場所だけ塗ってもその効果はある。大きな変位，応力が発生する場所にポリイミドを塗ることで、その上を樹脂で被覆した場合、ポリイミドはヤング率が適度に低いので、ポリイミド層内で応力，変形を逃がすことができる（解析でも確認している）。このため、応力集中に起因した不良から開放されることで信頼性は高まる。
なお、低熱膨張係数で、かつ熱伝導性に優れるＣｕ−Ｃ，Ａｌ−Ｃ複合材（アルミナ並みの熱膨張係数）を冷却板として用いると、応力負担は少なくなり、信頼性は高まる。
（実施例７）
図４は高出力パワー半導体素子を両面から水冷却する構造の断面構造を示す。パワー半導体素子の高い発熱密度に対応したパワーモジュールをＰｂフリー階層はんだを用い、高信頼で実装するための具体例を示す。第１のＳｉチップ１ａ及び第２のＳｉチップ２ａの両面にＳｎ−１５Ｓｂはんだ箔を搭載もしくは敷いて、ＡｌＮ絶縁基板８のＣｕ電極７に位置決めし、治具で固定し、水素炉を用いてリフローさせる。その際、Ｃｕのリード電極５とＣｕ電極７のはんだ付けも同時に接続しても良い。Ｓｎ−１５Ｓｂはんだで同時に接続できれば、Ｃｕベース基板１１とＡｌＮ絶縁基板８間を低温系はんだでの温度階層接続が可能になる。後付けするなら、低温系はんだで、Ｃｕベース基板１１とＡｌＮ絶縁基板８のＣｕ電極７とのリフロー時に、同時に同一低温系はんだで接続しても良い。なお、低温系はんだのピーク温度を２３５〜２４０℃にすることは可能なので、Ｃｕのリード電極５とＣｕ電極７のはんだ付け用の組成は汎用的に用いられているＳｎ−３Ａｇ−０.５Ｃｕでも可能である。この場合、Ｃｕベース基板１１とＡｌＮ絶縁基板８のＣｕ電極７間はＳｎ−３Ａｇ−０.５Ｃｕ−５Ｉｎで、Ｃｕのリード電極５とＣｕ電極７とはＳｎ−３Ａｇ−０.５Ｃｕを用いて、同時に後付けすることになる。なお、図４では２本のＣｕのリード電極７間が狭く見えるが、実際は奥行き方向にずらせるので、間隙の問題はない。Ｃｕのリード電極５とＣｕ電極７とはペースト（洗浄レスのペースト接続法も可能な状況にある）での接続が可能である。
はんだ付け後、溶剤で薄めたポリイミドをチップ周囲に塗布させ、応力が集中するチップ端部・周辺に２０〜１００μｍ厚程度付着させ、キュア後、ガラス転移温度（Ｔｇ）が高く、密着力がある低熱膨張係数のエポキシ樹脂（熱膨張係数；約１０×１０-6／℃）で、約１５０００ＭＰａのヤング率（Ｓｉチップへの応力的負担を少なくする意味で、可能な限り低熱膨張係数でヤング率が低い樹脂が望ましいが、材料系固有の限界がある。塗布されたポリイミド膜が一部、この機能を受け持つことになる）が望ましい。
これより、特定な物性を有するエポキシ系樹脂（予めポリイミド塗布を行う場合もある）によりチップ周囲を強く拘束することで、はんだの変形を少なく抑えることができる。このため、Ｓｎ−１５Ｓｂはんだでも高信頼性を確保できる。
なお、チップ，絶縁基板が低熱膨張係数であることから、樹脂で拘束する構造でより高信頼性を確保するには、ベース基板として熱膨張係数が比較的低くて、熱伝導性に優れるＣｕ−Ｃ，Ａｌ−Ｃ部材は構造上優れた構成になる。
そして、図４の構造においても、チップ周辺のみ部分樹脂補強した構造及びＡｌＮ基板とベース基板を接続したはんだ周囲を覆うように部分樹脂補強した構造（ＡｌＮ基板のはんだ付け側とは反対方向は覆わず、応力を開放できるようにした構造）との樹脂を分離させた構造が信頼性上からは望ましい。ベース基板を低熱膨張係数のＣｕ−Ｃ材が使えれば、低熱膨張部材で一体化できる（Ｃｕ電極は軟化しているので応力による影響は小さい）ので、トランスファーモールド方式で一体化することがコスト面でも有利になる。なお、両面冷却高出力パワー半導体素子構造は上下がほぼ対称的なので、相対的な変位，歪は小さく、従って、作用する応力はかなり低下することを解析で確認している。従って、信頼性とコストと作業性が絡んだ構造の選択が必要になる。
Ｐｂフリーはんだでパワーモジュールの温度階層接続を可能にしたのは、（ｉ）部品の耐熱性に問題がないこと、（ii）高温系はんだのはんだ付け温度を上げられること、（iii）Ｉｎを入れることで低温系はんだの融点を約１０℃下げて、（iv）信頼性を向上させることができたこと等が組合わされて、はんだ付けの温度マージンを確保できたことによる。この構成は、パワーモジュールに限らず、温度階層接続が要求されるモジュール，耐熱性に厳しい製品、例えばオルターネートダイオード等にも応用できる。特に素子を熱伝導性に優れる絶縁基板に接続する構成の場合、共に熱膨張係数差が小さいことから、はんだに多少硬さがあるＳｎ−１５Ｓｂ系でも十分使える可能性がある。更に樹脂による部分補強効果を併用することで、より信頼性を向上させることが可能である。
なお、本実施例ではＡｌＮ基板の例を示したが、Ｓｉ3Ｎ4基板等でも同様の効果が期待できる。特にＳｉ3Ｎ4基板の場合は、ＡｌＮ基板と比べ熱特性には多少劣るものの、曲げ，衝撃等に対する耐機械的特性に優れ、反りも少なく、継手の信頼性も上がるので、厳しい使用環境下においては有望である。
（ａ）ＡｌＮ絶縁基板とＣｕベース基板構造（２種類）のパワーモジュールの断面図、（ｂ）は図１（ａ）に絶縁基板周辺を樹脂補強したパワーモジュールの断面図。 ＡｌＮ絶縁基板とＣｕベース基板構造（２種類）モジュールの断面図。 チップ上にＣｕ冷却板を搭載したパワーモジュール構造の断面図。 両面冷却パワーモジュール構造の断面図。
符号の説明
１ Ｓｉチップ
１ａ 第１のＳｉチップ
２ａ 第２のＳｉチップ
３ 端部補強樹脂
４ 第１のはんだ
５ リード電極
６ Ａｌ線
７ Ｃｕ電極
８ ＡｌＮ絶縁基板
９ 樹脂
１０ 第３のはんだ
１１ Ｃｕベース基板
１２ 冷媒（水）
１３ ヒートシンク
１４ デインプル穴
１５ チップ上はんだ
１６ 第２のはんだ
１７，１８ Ｃｕ冷却板
１９ エポキシ系樹脂
２０ シリコーンゲル
２１ 樹脂接着
２２ 樹脂ケース
２３ アルミナ基板

Claims (11)

  1. ベース基板とＡｌＮ絶縁基板及び半導体チップがはんだで接続されてなる半導体パワーモジュールにおいて、
    前記半導体チップとＡｌＮ絶縁基板とのはんだ付けに、Ｓｂ：１１〜２０mass％、残りＳｎからなる高温系鉛フリーはんだを用い、前記ＡｌＮ絶縁基板とベース基板とのはんだ付けに、Ａｇ：０.１〜４.５mass％，Ｃｕ：０.１〜５.０mass％，Ｉｎ：３〜７mass％、残りＳｎからなる低温系鉛フリーはんだを用いたことを特徴とする半導体パワーモジュール。
  2. 前記高温系Ｓｎ−Ｓｂ系はんだにＣｕが０.１〜５mass％含まれていることを特徴とする請求項１に記載の半導体パワーモジュール。
  3. 前記高温系Ｓｎ−Ｓｂ系はんだにＢｉ，Ｚｎ，Ｇｅ，Ｎｉ，Ａｌ，Ａｇ，Ｐ，Ｉｎが少なくとも１種類以上、０.０１〜１mass％含まれていることを特徴とする請求項１又は２に記載の半導体パワーモジュール。
  4. 前記低温系はんだにＢｉ，Ｚｎ，Ｇｅ，Ｎｉ，Ａｌ，Ｓｂ，Ｐが少なくとも１種類以上、０.０１〜１mass％含まれていることを特徴とする請求項１乃至３の何れかに記載の半導体パワーモジュール。
  5. 請求項１乃至４の何れかに記載の鉛フリーはんだで、シリコーンゲルで充填されてなる半導体パワーモジュールにおいて、
    前記ＡｌＮ絶縁基板とベース基板とのはんだ付け端部周囲、及びその周囲の前記ＡｌＮ絶縁基板の周囲とその周囲の前記ベース基板表面の一部を包むようにエポキシ系樹脂を部分被覆したことを特徴とする半導体パワーモジュール。
  6. 請求項１乃至４の何れかに記載の鉛フリーはんだで、シリコーンゲルで充填されてなる半導体パワーモジュールにおいて、
    前記ＡｌＮ絶縁基板とベース基板とのはんだ付け端部周囲、及びその周囲の該ＡｌＮ絶縁基板の周囲とその周囲のデインプル溝加工が施された前記ベース基板表面の一部を包むようにエポキシ系樹脂を部分被覆したことを特徴とする半導体パワーモジュール。
  7. 前記半導体チップ及びチップ周辺は、エポキシ系樹脂で被覆されていることを特徴とする請求項１乃至６の何れかに記載の半導体パワーモジュール。
  8. 請求項７において、
    前記半導体チップ及びチップ周辺は、エポキシ系樹脂で塗布前にポリイミドを予め薄く塗布されていることを特徴とする半導体パワーモジュール。
  9. 請求項１乃至８の何れかにおいて、
    前記半導体チップ上面に冷却板リードをはんだ付けし、前記半導体チップと一体化して樹脂補強、もしくはチップ周辺部を予めポリイミドを塗布後に樹脂補強することを特徴とする半導体パワーモジュール。
  10. 前記請求項１乃至９の何れかにおいて、
    前記高温系Ｓｎ−Ｓｂ系はんだの中に、低熱膨張繊維を５〜２０vol％含ませたことを特徴とする半導体パワーモジュール。
  11. 前記請求項１乃至１０の何れかにおいて、
    前記低温系はんだ中に５０〜１００μｍのＣｕ粒子、もしくは表面にＮｉ，Ｎｉ／Ａｕフラッシュめっきを施したＣｕ粒子、もしくはＮｉ粒子を分散させたことを特徴とする半導体パワーモジュール。
JP2007234862A 2007-09-11 2007-09-11 半導体パワーモジュール Active JP4972503B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007234862A JP4972503B2 (ja) 2007-09-11 2007-09-11 半導体パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007234862A JP4972503B2 (ja) 2007-09-11 2007-09-11 半導体パワーモジュール

Publications (2)

Publication Number Publication Date
JP2009070863A JP2009070863A (ja) 2009-04-02
JP4972503B2 true JP4972503B2 (ja) 2012-07-11

Family

ID=40606842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007234862A Active JP4972503B2 (ja) 2007-09-11 2007-09-11 半導体パワーモジュール

Country Status (1)

Country Link
JP (1) JP4972503B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276629B2 (en) 2019-08-02 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891647B2 (ja) * 1997-07-28 2007-03-14 株式会社バッファロー 発電式無電源マウス
JP5463845B2 (ja) 2009-10-15 2014-04-09 三菱電機株式会社 電力半導体装置とその製造方法
JP5450192B2 (ja) * 2010-03-24 2014-03-26 日立オートモティブシステムズ株式会社 パワーモジュールとその製造方法
JP5212417B2 (ja) * 2010-04-12 2013-06-19 三菱電機株式会社 パワー半導体モジュール
JP5328827B2 (ja) * 2010-05-28 2013-10-30 三菱電機株式会社 パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP5672784B2 (ja) * 2010-06-14 2015-02-18 日産自動車株式会社 半導体装置
CN103250242B (zh) 2010-11-25 2016-03-30 三菱电机株式会社 半导体装置以及半导体装置的制造方法
WO2012077228A1 (ja) * 2010-12-10 2012-06-14 三菱電機株式会社 無鉛はんだ合金、半導体装置、および半導体装置の製造方法
WO2012132709A1 (ja) * 2011-03-29 2012-10-04 ローム株式会社 パワーモジュール半導体装置
WO2013005474A1 (ja) * 2011-07-04 2013-01-10 本田技研工業株式会社 半導体装置
JP5892655B2 (ja) * 2012-06-20 2016-03-23 ニチコン株式会社 パワーモジュールの設計方法
JP5946128B2 (ja) * 2012-06-20 2016-07-05 ニチコン株式会社 パワーモジュール
JP2014143342A (ja) * 2013-01-25 2014-08-07 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
US8987875B2 (en) 2013-03-08 2015-03-24 Delphi Technologies, Inc. Balanced stress assembly for semiconductor devices
JP5939185B2 (ja) * 2013-03-26 2016-06-22 トヨタ自動車株式会社 半導体装置及びその製造方法
US10076808B2 (en) * 2013-08-05 2018-09-18 Senju Metal Industry Co., Ltd. Lead-free solder alloy
JP2015103540A (ja) * 2013-11-21 2015-06-04 日本インター株式会社 パワー半導体モジュール
US9508700B2 (en) 2013-12-04 2016-11-29 Mitsubishi Electric Corporation Semiconductor device module with solder layer
WO2015104808A1 (ja) * 2014-01-09 2015-07-16 株式会社日立製作所 パワー半導体装置および電力変換装置
JP6398270B2 (ja) * 2014-04-03 2018-10-03 富士電機株式会社 半導体装置
WO2016084184A1 (ja) * 2014-11-27 2016-06-02 三菱電機株式会社 回転電機及び回転電機の製造方法
JP6083451B2 (ja) * 2015-04-20 2017-02-22 千住金属工業株式会社 面実装部品のはんだ付け方法および面実装部品
JP2017094368A (ja) * 2015-11-26 2017-06-01 株式会社リソー技研 エナメル被覆電線用はんだ及びエナメル被覆電線のはんだ被覆方法
CN108292631B (zh) * 2015-12-04 2021-08-06 三菱电机株式会社 半导体模块
JP6750263B2 (ja) * 2016-03-18 2020-09-02 富士電機株式会社 電力用半導体モジュール
JP6627600B2 (ja) * 2016-03-23 2020-01-08 三菱マテリアル株式会社 パワーモジュールの製造方法
JP6767506B2 (ja) 2016-05-06 2020-10-14 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドＡｌｐｈａ Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． 高信頼性鉛フリーはんだ合金
JP7027751B2 (ja) * 2017-09-15 2022-03-02 富士電機株式会社 半導体モジュール
CN108057965A (zh) * 2017-11-29 2018-05-22 东莞永安科技有限公司 可提高焊接质量的无铅焊锡膏及其制备方法
EP3627546A1 (en) 2018-09-24 2020-03-25 Infineon Technologies AG Power semiconductor module arrangement
KR102671539B1 (ko) * 2019-04-26 2024-05-31 덴카 주식회사 전자 부품 모듈, 및 질화규소 회로 기판
JP2021125477A (ja) * 2020-01-31 2021-08-30 株式会社東芝 半導体装置
JP7439653B2 (ja) 2020-06-04 2024-02-28 三菱電機株式会社 半導体装置及び電力変換装置
JP2022024310A (ja) 2020-07-15 2022-02-09 Ｄｏｗａメタルテック株式会社 絶縁基板およびその製造方法
JP2022024309A (ja) 2020-07-15 2022-02-09 Ｄｏｗａメタルテック株式会社 絶縁基板およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572046A (en) * 1978-11-25 1980-05-30 Toshiba Corp Solder for semiconductor
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JP3874031B2 (ja) * 1995-11-29 2007-01-31 内橋エステック株式会社 無鉛はんだ合金
JP3832151B2 (ja) * 1999-07-22 2006-10-11 株式会社日立製作所 鉛フリーはんだ接続構造体
JP3892190B2 (ja) * 1999-12-03 2007-03-14 株式会社日立製作所 混載実装構造体及び混載実装方法並びに電子機器
JP2001284792A (ja) * 2000-03-30 2001-10-12 Tanaka Electronics Ind Co Ltd 半田材料及びそれを用いた半導体装置の製造方法
JP3972821B2 (ja) * 2003-01-22 2007-09-05 三菱電機株式会社 電力用半導体装置
JP4401671B2 (ja) * 2003-03-31 2010-01-20 千住金属工業株式会社 高温鉛フリーはんだ合金および電子部品
JP4030930B2 (ja) * 2003-08-01 2008-01-09 株式会社日立製作所 半導体パワーモジュール
JP3988735B2 (ja) * 2004-03-15 2007-10-10 日立金属株式会社 半導体装置及びその製造方法
JP4319591B2 (ja) * 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
JP4054029B2 (ja) * 2005-03-24 2008-02-27 株式会社東芝 はんだ材とそれを用いた半導体装置
JP2006318980A (ja) * 2005-05-10 2006-11-24 Toyota Industries Corp 半導体装置および半導体装置の製造方法
JP4595877B2 (ja) * 2006-04-25 2010-12-08 株式会社日立製作所 半導体パワーモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276629B2 (en) 2019-08-02 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2009070863A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4972503B2 (ja) 半導体パワーモジュール
US6176947B1 (en) Lead-free solders
US8125090B2 (en) Semiconductor power module
Ren et al. Alloying influences on low melt temperature SnZn and SnBi solder alloys for electronic interconnections
JP3800977B2 (ja) Ｚｎ−Ａｌ系はんだを用いた製品
TWI650426B (zh) 用於電子互連的先進焊料合金及焊接方法
EP1163971B1 (en) Electronic device and semiconductor device
US7722962B2 (en) Solder foil, semiconductor device and electronic device
EP2234155B1 (en) Method of fabricating a semiconductor device
JP4152596B2 (ja) ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
EP1333957B1 (en) Lead-free solders
TWI494441B (zh) Bi-Sn high temperature solder alloy
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
US8673762B2 (en) Solder, soldering method, and semiconductor device
US20020155024A1 (en) Lead-free solder compositions
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
KR20210104144A (ko) 무연 땜납 조성물
TWI725025B (zh) 用於嚴苛環境之電子應用的高可靠度無鉛焊料合金
JP2003230980A (ja) 無鉛ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
WO2018168858A1 (ja) はんだ材
US20040241039A1 (en) High temperature lead-free solder compositions
JP4595877B2 (ja) 半導体パワーモジュール
JP2002076606A (ja) 電子機器および半導体装置
KR20230015361A (ko) 고온 응용 분야를 위한 혼합 땜납 분말을 함유한 무연 땜납 페이스트

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4972503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350