DE102004062291B4

DE102004062291B4 - FIR-Dezimationsfilter und Anordnung mit demselben

Info

Publication number: DE102004062291B4
Application number: DE102004062291A
Authority: DE
Inventors: Anton Prantl
Original assignee: Austriamicrosystems AG
Current assignee: Ams AG
Priority date: 2004-12-23
Filing date: 2004-12-23
Publication date: 2010-04-08
Anticipated expiration: 2024-12-24
Also published as: US20080109505A1; WO2006069743A1; DE102004062291A1

Abstract

FIR-Dezimationsfilter (1), aufweisend
– einen Eingang (2) zum Zuführen eines überabgetasteten Signals und
– einen Ausgang (3) zum Abgeben eines Signals mit gegenüber dem überabgetasteten Signal um einen Dezimationsfaktor verringerter Abtastrate,
dadurch gekennzeichnet, dass
– der Dezimationsfaktor (N + 1) gleich der Summe aus der Filterordnung (N) des FIR-Dezimationsfilters (1) und der Zahl 1 ist,
– ein Mittel zum Zuführen von Filterkoeffizienten (6) vorgesehen ist, das mit einer Multiplikations- und Additionseinrichtung (7) verbunden ist, und
– das FIR-Dezimationsfilter (1) lediglich eine einzige Multiplikations- und Additionseinrichtung (7) aufweist, wobei die Multiplikation mittels Verschieben und/oder Addieren erfolgt.

Description

Die vorliegende Erfindung betrifft ein FIR-Dezimationsfilter, aufweisend einen Eingang zum Zuführen eines überabgetasteten Signals und einen Ausgang zum Abgeben eines Signals mit gegenüber dem überabgetasteten Signal um einen Dezimationsfaktor verringerter Abtastrate, sowie eine Anordnung mit dem FIR-Dezimationsfilter.
Finite-Impulse-Response-Filter, FIR-Filter, zeichnen sich durch eine Impulsantwort mit endlicher Länge aus. FIR-Filter werden auch als nichtrekursive Filter oder Transversalfilter bezeichnet.
Dezimationsfilter dienen dazu, bei einem überabgetasteten, digitalen Signal die Abtastrate zu reduzieren. Überabgetastete Signale entstehen beispielsweise bei Analog-Digital-Wandlern, welche nach dem Delta-Sigma, ΔΣ-Prinzip arbeiten. In einem dem ΔΣ-Modulator nachgeschalteten Dezimationsfilter wird die Datenrate des Bitstroms verringert, um eine sinnvolle Weiterverarbeitung des Digitalsignals zu ermöglichen. Typische Werte der Verringerung der Abtastrate sind beispielsweise 32 bis 512.
Zur Realisierung der Funktionalität der Dezimation in einem Digitalfilter sind neben FIR-Filtern auch so genannte IIR-Filter, Infinite-Impulse-Response-Filter, Sinc-Filter oder Comb-Filter sowie Kombinationen derselben bekannt.
Ein gattungsgemäßes FIR-Dezimationsfilter sowie weitere Möglichkeiten der Dezimation zur Anwendung bei ΔΣ-Umsetzung sind beispielsweise in dem Dokument ”Delta-Sigma Data Converters” von F. R. Norsworthy, Kapitel 13, Seiten 408–445, IEEE Press 1996, beschrieben. Zum Erzielen eines geringen Energieverbrauchs bzw. geringer Chipfläche sind danach Sinc-Filter oder Comb-Filter am besten geeignet zur Realisierung eines digitalen Dezimationsfilters.
Zusätzlich zu den bei digitalen Filtern üblicherweise vorhandenen Multiplikations- und Additions-Bausteinen, üblicherweise abgekürzt als MAC, die die Basisoperationen beispielsweise eines FIR-Filters bilden, benötigen solche Filter normalerweise noch einen Speicher zum Ablegen von Filterkoeffizienten sowie einen weiteren Speicher für die Daten. Während die Filterkoeffizienten normalerweise in einem nichtflüchtigen Speicher, wie einem ROM, Read-Only Memory, oder EPROM, Erasable Programmable Read-Only Memory, abgelegt werden können, ist für den eingehenden Datenstrom zum Abspeichern der Daten normalerweise ein nichtflüchtiger Speicher erforderlich. Diese nichtflüchtigen Speicher benötigen jedoch einen verhältnismäßig großen Aufwand bei der Integration, beispielsweise im Hinblick auf Chipfläche und Leistungsaufnahme.
Bei einem FIR-Filter der Filterordnung N müssen normalerweise alle Filterkoeffizienten sowie die letzten N Werte des eingehenden Datenstroms des überabgetasteten Signals gespeichert vorliegen, um die notwendigen Berechnungen vornehmen zu können.
Das Dokument US 5,550,764 zeigt ein FIR-Dezimationsfilter, bei dem der Begriff Filterordnung der Anzahl der Filterkoeffizienten entspricht.
In den Dokumenten US 5,696,708 und US 5,278,837 sowie den Aufsätzen Nuttall A. H.: Some Windows with Very Good Sidelobe Behavior. IEEE Transactions an Acoustics, Speech, and Signal Processing, Vol. ASSP-29, No. 1, 1981, S. 84–91 und Gerosa A., et al: A Low-Power Decimation Filter for a Sigma-Delta Converter Based an a Power-Optimized sinc Filter. Proceedings of the 2004 International Symposium an Circuits and Systems, ISCAS'04, Vancouver, BC, Canada, Vol. 2, S. 245–248 sind weitere FIR-Dezimationsfilter angegeben.
Aufgabe der vorliegenden Erfindung ist es, ein FIR-Dezimationsfilter anzugeben, welches mit geringerem Aufwand integrierbar ist. Dabei soll das FIR-Dezimationsfilter geeignet sein zur Dezimation eines überabgetasteten Datenstroms, wie er beispielsweise von einem ΔΣ-Modulator bereitgestellt wird.
Die Aufgabe wird erfindungsgemäß durch ein FIR-Dezimationsfilter gelöst, welches gegenüber dem gattungsgemäßen FIR-Dezimationsfilter mit den Merkmalen des kennzeichnenden Teils des Anspruchs 1 weitergebildet ist.
Weiterbildungen und vorteilhafte Ausgestaltungen des vorgeschlagenen Prinzips sind Gegenstand der Unteransprüche.
Der Dezimationsfaktor repräsentiert das Verhältnis der Abtastrate des überabgetasteten Signals am Eingang bezogen auf die Abtastrate des Signals am Ausgang des FIR-Dezimationsfilters. Damit ist der Dezimationsfaktor ein Maß für die Reduzierung der Abtastrate.
Die Filterordnung N des FIR-Dezimationsfilters wird durch die Zahl der Filterstufen des Filters bestimmt. Eine Filterstufe umfasst normalerweise ein Verzögerungsglied, Koeffizienten-Multiplizierer und Addierer für Summanden. Es besteht jedoch die Möglichkeit, anstelle verteilter Summierer je einen globalen Summierer am Eingang und Ausgang oder einen einzigen globalem Summierer am Ausgang bereitzustellen.
Nach dem vorgeschlagenen Prinzip kann völlig auf die normalerweise bei FIR-Dezimationsfiltern erforderlichen flüchtigen Speicher verzichtet werden. Die flüchtigen Speicher dienen normalerweise zum Zwischenspeichern der Bitfolge des am Eingang eingehenden, überabgetasteten Signals. Dieser Zusammenhang wird nachfolgend noch näher erläutert. Somit kann auf eine Anzahl von N Speicherstellen für die Werte des überabge tasteten Signals verzichtet werden, die der Filterordnung N des FIR-Dezimationsfilters entspricht.
Nach dem vorgeschlagenen Prinzip sind demnach zusätzlich zu den Koeffizientenspeichern und Akkumulatoren in der Multiplizierer-Akkumulator-Stufe keine weiteren Speicherelemente erforderlich. Hierdurch wird der Aufwand zur Realisierung des Dezimationsfilters besonders im Hinblick auf Chipflächenbedarf, Design-Aufwand, Strombedarf und Kosten deutlich reduziert.
Der vorgeschlagene Zusammenhang, nämlich dass der Dezimationsfaktor gleich der Summe aus der Filterordnung N des FIR-Dezimationsfilters und der Zahl 1 ist, wirkt sich bei dem vorgeschlagenen Filter so aus, dass die Datenrate des überabgetasteten Signals am Eingang des FIR-Dezimationsfilters das (N + 1)-Fache bezüglich der Datenrate des Signals am Ausgang des FIR-Dezimationsfilters beträgt.
Der Dezimationsfaktor ist bevorzugt gleich der Anzahl der benötigten Filterkoeffizienten des FIR-Dezimationsfilters. Demnach beträgt auch die Anzahl der benötigten Filterkoeffizienten die Summe aus der Filterordnung N des FIR-Dezimationsfilters und der Zahl 1.
Nach dem vorgeschlagenen Prinzip muss die Bitfolge des eingehenden Datenstroms des überabgetasteten Signals am Eingang des FIR-Dezimationsfilters nicht zwischengespeichert werden. Zur digitalen Datenverarbeitung ist es vielmehr nur erforderlich, einen Multiplikator und Akkumulator und einen Koeffizientenblock vorzusehen, um den jeweils aktuellen FIR-Filterkoeffizienten hochzuladen.
Zum Zuführen der Filterkoeffizienten zu dem FIR-Dezimationsfilter ist ein Mittel zum Zuführen von Filterkoeffizienten vorgesehen.
Das Mittel zum Zuführen von Filterkoeffizienten kann intern im Dezimationsfilter vorgesehen oder extern angeschlossen sein. Dabei können die Filterkoeffizienten als Festwerte gespeichert oder als veränderliches Datenwort zuführbar sein.
Das Mittel zum Zuführen der Filterkoeffizienten ist mit einer Multiplikations- und Additionseinrichtung verbunden.
In dem FIR-Dezimationsfilter ist lediglich eine einzige Multiplikations- und Additionseinrichtung vorgesehen, die mit dem Mittel zum Zuführen der Filterkoeffizienten verbunden ist.
Die Multiplikations- und Additionseinrichtung ist weiterhin mit dem Eingang zum Zuführen des überabgetasteten Signals gekoppelt. Bei dieser Kopplung ist, wie bereits erwähnt, keinerlei Zwischenspeicherung der eingehenden Daten erforderlich.
Wenn es sich bei der Codierung des überabgetasteten Signals am Eingang des FIR-Dezimationsfilters um ein so genanntes Single-Bit-Signal handelt, so ist die Multiplikations- und Additionseinrichtung bevorzugt als Akkumulator ausgebildet. Ein Single-Bit-Signal wird durch einen digitalen Datenstrom der Wortbreite 1 Bit repräsentiert. In diesem Fall ist lediglich die Akkumulation der gewichteten Eingangsdaten durchzuführen. Die Gewichtung der Eingangsdaten erfolgt mit den jeweiligen Filterkoeffizienten. Eine Multiplikation im eigentlichen Sinne ist nicht erforderlich. Eine zusätzliche Zeit verzögerung im Filter ist ebenfalls nicht nötig; diese wird vielmehr durch die Abtastrate der eingehenden Bitfolge des Datenstroms vorgegeben.
Wenn das am Eingang zuführbare, überabgetastete Signal nicht als Single-Bit-Signal, sondern als Multi-Bit-Signal vorliegt, so ist eine Multiplikations- und Additionseinrichtung erforderlich. Dabei kann die Multiplikation jedoch in einfacher Weise durch so genanntes Shifting und eine Addition im eigentlichen Sinn ersetzt werden. Bei dem Shifting oder Verschieben eines Datenworts in einem Register erfolgt ein Verschieben des Datenworts um eine bestimmte Anzahl signifikanter Stellen nach rechts oder links. Beispielsweise bei binär kodierten Daten entspricht eine Verschiebung um eine Stelle nach rechts oder links einer Verdopplung bzw. Halbierung des Datenwortes. Somit kann in einfacher Weise eine Multiplikation erfolgen.
Falls im Single-Bit-Fall lediglich ein Akkumulator vorgesehen ist, so ist dieser bevorzugt ausgebildet mit einem Dateneingang, einem Koeffizienteneingang und einem Ausgang. Der Dateneingang ist mit dem Eingang zum Zuführen eines überabgetasteten Signals verbunden. Der Koeffizienteneingang ist zum Zuführen der Filterkoeffizienten mit dem Mittel zum Zuführen der Filterkoeffizienten verbunden. Der Ausgang ist an den Ausgang des FIR-Dezimationsfilters angeschlossen. Weiterhin umfasst der Akkumulator einen Rückführungseingang, der mit dem Ausgang des FIR-Dezimationsfilters verbunden ist.
Der Akkumulator ist eingerichtet zum Inkrementieren eines gespeicherten Wertes um das Produkt aus einem am Dateneingang aktuell anliegenden Wert des eingehenden, überabgetasteten Signals und eines Filterkoeffizienten. Dieses Inkrementieren erfolgt ausgehend von einer Startposition solange, bis jeder Filterkoeffizient einmal verbraucht ist. Anschließend wird gemäß der Filtervorschrift wieder mit dem ersten Filterkoeffizienten fortgesetzt, nach dem der Inhalt des Akkumulators zurückgesetzt wurde.
Das Mittel zum Zuführen der Filterkoeffizienten ist bevorzugt als nichtflüchtiger Speicher zum Ablegen der Filterkoeffizienten ausgebildet. Die Filterkoeffizienten können fest programmiert sein. Die Filterkoeffizienten können aber auch programmierbar ausgeführt sein, derart, dass die Filtercharakteristik während des Betriebs oder zwischen einzelnen Betriebsphasen veränderbar ist. Der nichtflüchtige Speicher ist bevorzugt als ROM, Read-Only Memory, ausgebildet.
Wie bereits erläutert, umfasst das FIR-Dezimationsfilter als Speichermittel lediglich den nichtflüchtigen Speicher zum Ablegen der Filterkoeffizienten und die Multiplikations- und Additionseinrichtung. Ein Speicher mit wahlfreiem Zugriff, der auch als RAM, Random Access Memory bezeichnet wird, zum Zwischenspeichern der eingehenden digitalen Daten des überabgetasteten Signals ist hingegen nicht erforderlich.
Das Mittel zum Zuführen der Filterkoeffizienten ist bevorzugt zum Bereitstellen der Filterkoeffizienten nach der Vorschrift eines so genannten 3-Term-Fensters eingerichtet. Dabei werden die Filterkoeffizienten nach einer mathematischen Vorschrift gebildet, welche drei Terme umfasst, wobei die drei Terme unter Zuhilfenahme trigonometrischer Funktionen als Vielfache von 2π dargestellt sind, nämlich bei der Drei-Term-Fenster-Methode in Abhängigkeit von 0π, 2π und 4π, also geradzahligen Vielfachen der Zahl Pi von null bis vier.
Selbstverständlich können alternativ auch andere Methoden zur Berechnung der Koeffizienten von FIR-Filtern verwendet werden, wie andere Fenster-Methoden oder der Remez-Exchange-Algorithmus. Als Fenster-Methoden können die Hamming-Fenster-Methode, die Hanning-Fenster-Methode, die Blackman-Fenster-Methode oder die Kaiser-Fenster-Methode verwendet werden.
Gegenüber Rechteckfenstern haben die beschriebenen Fensterfunktionen den Vorteil, dass die Koeffizienten zum Rand hin sanft reduziert werden, was in einer besseren Approximation des Wunschfrequenzgangs des FIR-Dezimationsfilters resultiert.
Bevorzugt werden die Filterkoeffizienten nach der Vorschrift W(K) = 0,375 + 0,5·cos(2πKN ) + 0,125·cos(4πKN )gemäß einem 3-Term-Fenster mit sogenanntem Maximum-Rolloff berechnet. Dabei repräsentiert N die Filterordnung des FIR-Dezimationsfilters. Die Laufvariable K nimmt jeden ganzzahligen Wert im Intervall von einschließlich –N/2 bis einschließlich +N/2 an. Daraus resultieren die einzelnen Koeffizienten W(K) gemäß obiger Vorschrift.
Der Dezimationsfaktor beträgt vorliegend bevorzugt 32, 512 oder einen Zwischenwert dieser Werte.
In einer Anordnung mit dem vorgeschlagenen FIR-Dezimationsfilter ist an dessen Eingang bevorzugt der Ausgang eines ΔΣ-Modulators angeschlossen, der als Analog-Digital-Wandler dient und das überabgetastete Signal bereitstellt.
Wenn mehrere Signale verarbeitet werden sollen, so kann ein einziger ΔΣ-Modulator vorgesehen sein, der zum Arbeiten in einem Multiplex-Betrieb eingerichtet ist. An diesen kann wiederum bevorzugt ein einziges FIR-Dezimationsfilter nach dem vorgeschlagenen Prinzip angeschlossen sein. Dabei ist bevorzugt am Eingang des ΔΣ-Wandlers und am Ausgang des Dezimationsfilters ein Multiplexer bzw. Demultiplexer angeschlossen. Bei einer solchen Anordnung hat das vorgeschlagene, vereinfachte FIR-Dezimationsfilter keinerlei Nachteile gegenüber einem FIR-Dezimationsfilter mit optimaler Leistungsfähigkeit. Dies ist generell immer dann der Fall, wenn aufeinanderfolgende Abtastwerte unabhängig voneinander sind.
Eine weitere, vorteilhafte Verwendung des vorliegenden FIR-Dezimationsfilters ergibt sich dann, wenn mehrere Analog-Digital-Wandler in einem System implementiert sind. In diesem Fall können sich die je nachgeschalteten FIR-Dezimationsfilter nach dem vorgeschlagenen Prinzip einen gemeinsamen Speicher für die Filterkoeffizienten teilen. So können beispielsweise 32 Analog-Digital-Wandler, die als ΔΣ-Wandler ausgebildet sind, auf einem Chip angeordnet sein mit je einem nachgeschalteten Dezimationsfilter, wobei für alle Dezimationsfilter lediglich ein gemeinsames Koeffizienten-ROM als nichtflüchtiger Speicher nötig ist. Dies führt zu einer signifikanten Einsparung von Chipfläche.
Die Erfindung wird nachfolgend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert. Es zeigen:
1 ein erstes Ausführungsbeispiel eines FIR-Dezimationsfilters nach dem vorgeschlagenen Prinzip,
2 ein weiteres Ausführungsbeispiel eines FIR-Dezimationsfilters in einer Single-Bit-Anwendung,
3 ein noch weiteres Ausführungsbeispiel eines FIR-Dezimationsfilters für eine Multi-Bit-Anwendung,
4 eine beispielhafte Anordnung des FIR-Dezimationsfilters mit einem ΔΣ-Wandler,
5 ein Ausführungsbeispiel der Anordnung von 4 ausgelegt für Multiplexbetrieb und
6 eine Anordnung mit mehreren FIR-Dezimationsfiltern und einem gemeinsamem Koeffizientenspeicher an einem Beispiel.
1 zeigt ein FIR-Dezimationsfilter 1 nach dem vorgeschlagenen Prinzip. Das Filter hat die Filterordnung N. An einem Eingang 2 ist ein überabgetastetes Signal einer Breite von n Bit zuführbar. Die Bitbreite n kann 1 oder größer betragen. Die Abtastrate des überabgetasteten Signals ist repräsentiert durch ein Produkt aus der um 1 erhöhten Filterordnung N und einer Ausgangs-Abtastrate f_S. Am Ausgang 3 des Filters beträgt die Ausgangs-Abtastrate f_S. Demnach beträgt der Dezimationsfaktor des Filters, der sich aus dem Quotienten der Abtastrate am Eingang zur Abtastrate am Ausgang berechnet, gerade N + 1 und entspricht damit der um 1 erhöhten Filterordnung N.
2 zeigt ein Ausführungsbeispiel des Dezimationsfilters 1 für den Fall eines Single-Bit-Signals am Eingang 2. Die Verhältnisse der Eingangs-Abtastrate zur Ausgangs-Abtastrate an den Ein- und Ausgängen 2, 3 des FIR- Dezimationsfilters ist gleich geblieben. Der Bitstrom des überabgetasteten Signals am Eingang 2 ist mit IN_i bezeichnet, wobei IN_i eine Folge einzelner Bit und die Indexvariable i eine Laufvariable repräsentiert. Zwischen einen Eingang 2' und einen Ausgang 3 ist ein Akkumulator 4 geschaltet, der vom FIR-Dezimationsfilter umfasst ist. Der Eingang 2' des Akkumulators 4 ist mit dem Eingang 2 des FIR-Dezimationsfilters verbunden. Der Ausgang des Akkumulators 4 bildet den Ausgang 3 des FIR-Dezimationsfilters. Der Akkumulator 4 hat zusätzlich zu dem Dateneingang 2' einen Koeffizienteneingang 5, der an den Ausgang eines Koeffizientenspeichers 6 angeschlossen ist. Außerdem ist ein Rückführungseingang des Akkumulators 4 vorgesehen, der mit dem Ausgang 3 verbunden ist zur Bereitstellung des Akkumulationswerts. Der Koeffizientenspeicher 6 ist als nichtflüchtiger Speicher ausgebildet und bildet ein Mittel zum Zuführen der Filterkoeffizienten. Der Koeffizientenspeicher ist ausgelegt zum Speichern einer Anzahl von N + 1 Filterkoeffizienten, wobei die Anzahl der Filterkoeffizienten gerade dem Dezimationsfaktor N + 1 des Filters entspricht, also der um 1 inkrementierten Filterordnung N. Die Koeffizienten haben eine Breite von m Bit. Das Symbol k repräsentiert eine Indexvariable, die jeden ganzzahligen Wert im Intervall von –N/2 bis +N/2 annimmt, wobei das Intervall die Randwerte einschließt. Es gilt die Beziehung, dass die um 1 erhöhte Filterordnung gleich der Anzahl der Filterkoeffizienten und damit gleich der Summe aus 2k + 1 ist, also der um 1 inkrementierten, doppelten Anzahl der ganzzahligen Werte im Intervall von –N/2 bis +N/2. Der Akkumulator 4 arbeitet im vorliegenden Beispiel nach einer Akkumulationsvorschrift, nach der sich ein neuer Akkumulationswert aus der Summe des Akkumulationswertes im vorangegangenen Schritt und dem Produkt aus dem am Eingang anliegenden aktuellen Bit IN_i des Datenstroms des überabgetasteten Signals und dem jeweiligen Filterkoeffizienten W(k) berechnet. Der Akkumulationswert wird am Ausgang in einer Bitfolge mit reduzierter Abtastrate bereitgestellt.
Man erkennt, dass am Eingang 2 kein Speicher für die letzten N Bit der eingehenden Daten IN_i nötig ist, um die erforderlichen Rechenoperationen des FIR-Dezimationsfilters ausführen zu können.
Es ist vorliegend im Single Bit-Fall auch kein Multiplizierer im eigentlichen Sinne erforderlich. Das Eingangsbit IN_i nimmt nämlich normalerweise nur zwei Werte an, nämlich +1 oder –1, so dass zu dem Akkumulationswert des vorangegangenen Schritts der aktuelle Filterkoeffizient entweder addiert oder subtrahiert wird. Demnach wird keine Multiplikation durchgeführt.
Der Filterkoeffizientenspeicher 6 ist zum Bereitstellen der Filterkoeffizienten nach der Vorschrift eines so genannten 3-Term-Fensters eingerichtet. Dabei werden die Filterkoeffizienten nach einer mathematischen Vorschrift gebildet, welche drei Terme umfasst, wobei die drei Terme unter Zuhilfenahme trigonometrischer Funktionen als Vielfache von 2π dargestellt sind, nämlich bei der Drei-Term-Fenster-Methode in Abhängigkeit von 0π, 2π und 4π, also geradzahligen Vielfachen der Zahl Pi von null bis vier.
Gegenüber Rechteckfenstern haben die beschriebenen Fensterfunktionen den Vorteil, dass die Koeffizienten zum Rand hin sanft reduziert werden, was in einer besseren Approximation des Wunschfrequenzgangs des FIR-Dezimationsfilters resultiert.
Im vorliegenden Ausführungsbeispiel werden die Filterkoeffizienten nach der Vorschrift W(K) = 0,375 + 0,5·cos(2πKN ) + 0,125·cos(4πKN )gemäß einem 3-Term-Fenster mit sogenanntem Maximum-Rolloff berechnet. Dabei repräsentiert N die Filterordnung des FIR-Dezimationsfilters. Die Laufvariable K nimmt jeden ganzzahligen Wert im Intervall von einschließlich –N/2 bis einschließlich +N/2 an. Daraus resultieren die einzelnen Koeffizienten W(K) gemäß obiger Vorschrift.
Der Dezimationsfaktor beträgt vorliegend bevorzugt 32, 512 oder einen Zwischenwert dieser Werte.
Abgesehen vom Akkumulator selbst ist, wie erläutert, kein weiterer flüchtiger Speicher nötig. Insgesamt ist außer dem Akkumulator 4 und dem Filterkoeffizientenspeicher 6 kein weiteres Speichermittel nötig, um das FIR-Dezimationsfilter nach 2 zu realisieren.
3 zeigt eine Abwandlung der Schaltung von 2 im Falle eines Multi-Bit-codierten, überabgetasteten Signals am Eingang 2. Demnach ist die Bitbreite des Datenworts am Eingang größer als 1. In diesem Fall ist gegenüber 2 anstelle des Akkumulators 4 ein Multiplikations- und Akkumulationsblock 7 vorgesehen, der wiederum über eine k Bit breite Leitung mit dem Koeffizientenspeicher 6 verbunden ist. Der Eingang 2 ist mit einem Eingang 2'' des Multiplikations- und Akkumulationsblocks 7 verbunden. Am Ausgang 3 wird wiederum das Signal mit verringerter Abtastrate bereitgestellt.
Demnach ist bezüglich 2 lediglich der Akkumulator 4 durch den Multiplikations- und Akkumulationsblock 7 ersetzt. Es gilt jedoch weiterhin, dass kein flüchtiger Speicher zum Zwischenspeichern des Eingangsdatenstroms nötig ist. Auch eine echte Multiplikation im Multiplikations- und Akkumulationsblock 7 ist nicht nötig. Diese kann vielmehr durch Kombinationen der beiden Schritte Verschieben eines Datenworts und Additionen ersetzt werden. So kann beispielsweise eine Multiplikation bzw. Division mit dem Faktor 2 bei einem binär codierten Signal durch Verschieben des Datenworts um eine Stelle nach rechts bzw. links bewerkstelligt werden. Multiplikationen und Additionen um Potenzen zur Basis 2 werden durch eine Verschiebung um eine Anzahl von Bit bewirkt, die der Potenz zur Basis 2 entspricht. Eine Multiplikation mit dem Faktor 3 erfolgt in einfacher Weise dadurch, dass nach einer Verschiebung des Datenworts um eine signifikante Stelle das Datenwort selbst zum Zwischenergebnis noch einmal addiert wird. Eine Multiplikation bzw. Division um Faktor 4 erfolgt in einfacher Weise durch Verschieben des Datenworts um zwei signifikante Stellen. Somit können beispielsweise Multiplikationen mit Faktoren von –4 bis +4 ohne eigentliche Multiplikation durchgeführt, sondern durch einfaches Shifting und Addieren ersetzt werden. Somit ist der Rechenaufwand besonders gering. Auch für das Beispiel von 3 gilt in Entsprechung zu dem nach 2, dass die letzten N Datenworte des überabgetasteten Signals am Eingang 2 nicht zwischengespeichert werden müssen.
4 zeigt ein Ausführungsbeispiel einer Anordnung des FIR-Dezimationsfilters von 1 und einen Sigma-Delta, ΔΣ-Modulator 8 ist als Analog/Digital-Wandler ausgebildet. Der ΔΣ-Modulator 8 arbeitet mit einer Überabtastung. Dabei ist der Ausgang des ΔΣ-Modulators 8 an seinem Ausgang mit dem Eingang 2 des FIR-Dezimationsfilters 2 verbunden zur Bereitstellung des überabgetasteten Signals am Eingang 2.
Das FIR-Dezimationsfilter 1 nach dem vorgeschlagenen Prinzip reduziert die Abtastrate des überabgetasteten Signals des ΔΣ-Modulators 8 auf einen zur digitalen Weiterverarbeitung geeigneten Wert der Abtastrate, wie beispielhaft anhand der 1 bis 3 bereits erläutert.
5 zeigt die Anordnung von 4, beispielhaft ausgelegt für einen Multiplex-Betrieb. Hierfür ist am Eingang des ΔΣ-Modulators 8 der Ausgang eines Multiplexers 9 angeschlossen, der mehrere Eingänge zur Zuführung unterschiedlicher und voneinander unabhängiger Signale A, B, C hat. Diese Signale werden abwechselnd dem ΔΣ-Modulator 8 zugeführt. Am Ausgang des FIR-Dezimationsfilters 1, das ebenfalls wie der ΔΣ-Modulator 8 abwechselnd die Signale A, B, C verarbeitet, ist ein Demultiplexer 10 angeschlossen, der die digitalisierte und dezimierte Signalfolge A, B, C wieder in die jeweiligen Signale A', B', C' aufspaltet. Bei einer derartigen Anordnung erreicht das vorgeschlagene FIR-Dezimationsfilter 1 mit dem besonders einfachen Aufbau und ohne flüchtige Speicher gleich gute Eigenschaften wie ein optimales FIR-Dezimationsfilter.
Ein weiteres, vorteilhaftes Anwendungsgebiet des vorgeschlagenen FIR-Dezimationsfilters 1 zeigt 6 an einem Beispiel. Darin sind mehrere FIR-Dezimationsfilter gezeigt. Die FIR-Dezimationsfilter haben den beispielhaften Aufbau nach 2 mit je einem Akkumulator 4, jedoch nicht je einen eigenen Koeffizientenspeicher 6, sondern einen gemeinsamen Koeffizientenspeicher 11. Der gemeinsame Koeffizientenspeicher 11 ist mit je einem Koeffizienteneingang der Akkumulatoren 4 verbunden. An jeweiligen Dateneingängen der Akkumulatoren 4 ist je ein Eingang zum Zuführen eines überabgetasteten Signals vorgesehen. Durch den gemeinsamen Speicher für Filterkoeffizienten 11 für alle Akkumulatoren 4 kann die Chipfläche einer solchen Anordnung deutlich reduziert werden.

1: FIR-Dezimationsfilter
2: Eingang
2': Eingang
2'': Eingang
3: Ausgang
4: Akkumulator
5: Koeffizienteneingang
6: Speicher für Filterkoeffizienten
7: Multiplikations- und Akkumulationsblock
8: ΔΣ-Modulator
9: Multiplexer
10: Demultiplexer
11: Koeffizientenspeicher

Claims

FIR-Dezimationsfilter (1), aufweisend – einen Eingang (2) zum Zuführen eines überabgetasteten Signals und – einen Ausgang (3) zum Abgeben eines Signals mit gegenüber dem überabgetasteten Signal um einen Dezimationsfaktor verringerter Abtastrate, dadurch gekennzeichnet, dass – der Dezimationsfaktor (N + 1) gleich der Summe aus der Filterordnung (N) des FIR-Dezimationsfilters (1) und der Zahl 1 ist, – ein Mittel zum Zuführen von Filterkoeffizienten (6) vorgesehen ist, das mit einer Multiplikations- und Additionseinrichtung (7) verbunden ist, und – das FIR-Dezimationsfilter (1) lediglich eine einzige Multiplikations- und Additionseinrichtung (7) aufweist, wobei die Multiplikation mittels Verschieben und/oder Addieren erfolgt.
FIR-Dezimationsfilter nach Anspruch 1, dadurch gekennzeichnet, dass der Dezimationsfaktor (N + 1) gleich der Anzahl der benötigten Filterkoeffizienten des FIR-Dezimationsfilters ist.
FIR-Dezimationsfilter nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Multiplikations- und Additionseinrichtung (7) ein Akkumulator (4) ist.
FIR-Dezimationsfilter nach Anspruch 3, dadurch gekennzeichnet, dass der Akkumulator (4) ausgebildet ist mit einem Dateneingang (2'), der mit dem Eingang zum Zuführen eines überabgetasteten Signals (2) verbunden ist, mit einem Koeffizienteneingang (5) zum Zuführen der Filterkoeffizienten, der mit dem Mittel zum Zuführen von Filterkoeffizienten (6) verbunden ist, mit einem Ausgang, der mit dem Ausgang (3) des FIR-Dezimationsfilters (1) verbunden ist, und mit einem Rückführungseingang, der mit dem Ausgang (3) verbunden ist.
FIR-Dezimationsfilter nach Anspruch 4, dadurch gekennzeichnet, dass der Akkumulator (4) eingerichtet ist zum Inkrementieren eines gespeicherten Wertes um das Produkt aus einem am Dateneingang anliegenden Wert (In_i) und einem Filterkoeffizienten (W(K)).
FIR-Dezimationsfilter nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Mittel zum Zuführen von Filterkoeffizienten (6) als nichtflüchtiger Speicher zum Ablegen der Filterkoeffizienten ausgebildet ist.
FIR-Dezimationsfilter nach Anspruch 6, dadurch gekennzeichnet, dass das FIR-Dezimationsfilter (1) als Speichermittel lediglich den nicht-flüchtigen Speicher zum Ablegen der Filterkoeffizienten und die Multiplikations- und Additionseinrichtung (7) umfasst.
FIR-Dezimationsfilter nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Mittel zum Zuführen von Filterkoeffizienten (6) eingerichtet ist zum Bereitstellen der Filterkoeffizienten nach der Vorschrift eines 3-Term-Fensters.
FIR-Dezimationsfilter nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Mittel zum Zuführen von Filterkoeffizienten (6) eingerichtet ist zum Bereitstellen von Filterkoeffizienten nach der Vorschrift W(K) = 0,375 + 0,5·cos(2πKN ) + 0,125·cos(4πKN ),wobei N die Filterordnung des FIR-Dezimationsfilters (1) und W(K) den jeweilige Filterkoeffizienten repräsentiert sowie die Indexvariable K jeden ganzzahligen Wert im Intervall von einschließlich –N/2 bis einschließlich +N/2 annimmt.
FIR-Dezimationsfilter nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der Dezimationsfaktor einen Wert innnerhalb eines Intervalls von einschließlich 32 bis einschließlich 512 hat.
Anordnung mit einem FIR-Dezimationsfilter nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass ein als Sigma-Delta-Modulator (8) ausgebildeter Analog/Digital-Wandler an den Eingang (2) zum Zuführen eines überabgetasteten Signals angeschlossen ist.
Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass der Sigma-Delta-Modulator (8) als Multiplex-Konverter zur Verarbeitung mehrerer Signale in einem Multiplexbetrieb eingerichtet ist.
Anordnung mit mehreren FIR-Dezimationsfiltern nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die mehreren FIR-Dezimationsfilter ein gemeinsames Mittel zum Zuführen von Filterkoeffizienten (11) haben.