DE69320218T2

DE69320218T2 - Digitales Filter

Info

Publication number: DE69320218T2
Application number: DE69320218T
Authority: DE
Inventors: Yutaka C/O Nec Corporation Tokyo Takahashi
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 1992-03-03
Filing date: 1993-03-02
Publication date: 1999-04-15
Anticipated expiration: 2013-03-03
Also published as: DE69320218D1; EP0559154B1; EP0559154A1; US5381356A; JPH05259813A

Description

ERFINDUNGSGEBIET

Die Erfindung betrifft digitale Filter und insbesondere ein digitales Filter vom FIR-Typ (Finite Impulse Response), um eine Übertragungsfunktion äquivalent zu jener zu erhalten, die durch Kaskadenschaltung von einem oder mehreren Bewegungsmittelfiltern (moving average filter) erreicht wird.

HINTERGRUND DER ERFINDUNG

Für gewöhnlich hat ein FIR-Digitalfilter, wie es in Fig. 1 gezeigt ist, eine nicht-rekursive Konfiguration mit k Einzeltaktverzögerungselementen D1-Dk, mit k + 1 Multiplizierern M1 - M(k + 1) zur Multiplikation der jeweiligen Tap-Koeffizienten b&sub0; - bk+1 und einen Addierer A1 zum Addieren dieser Produkte. Die Übertragungsfunktion H(z) dieses FIR-Filters ist durch die folgende Gleichung gegeben.
Um diese Konfiguration mittels Hardware zu verwirklichen, wurde für gewöhnlich eine Produkt-Summen-Betriebsschaltung verwendet, wie sie allgemein in Fig. 2 gezeigt ist. In Fig. 2 sind die jeweiligen Tap-Koeffizienten in einem ROM (Read Only Memory) 1 gespeichert, und die Eingabe X wird sequentiell durch einen Multiplizierer 2 in Übereinstimmung mit der Taktzeitsteuerung multipliziert. Die jeweiligen Ergeb nisse werden sequentiell einem akkumulativen Addierer 5 eingegeben, der einen Addierer 3 und einen Akkumulierer 4 aufweist, welcher einen Teil der Verzögerungselemente D1 bis Dk und den Addierer A1 aus Fig. 1 übernimmt. Somit kann die Funktion, wie sie in Gleichung (1) gezeigt ist, verwirklicht werden.
Die Filterausgabe Y wird jedesmal ausgegeben, wenn der akkumulative Addierer 5 (k + 1)-male betätigt wurde anders gesagt, die Ausgabe Y des FIR-Filters wird durch eine 1/(k + 1)-Ausdünnung der Ausgabe des Akkumulators 4 verursacht. Jedoch, da diese Ausdünnungsfrequenz zwei- oder mehrmal größer als die Frequenz des Bandpasses dieses Filters ist, tritt kein Problem bei der sich ergebenden Filterausgabe auf.
Der Bewegungsmittelfilter wird erhalten, indem alle Tap-Koeffizienten b&sub0; - bk+1 des FIR-Filters, der in Fig. 1 gezeigt ist, auf 1 gesetzt werden. Dementsprechend kann aus Gleichung (1) die Übertragungsfunktion des Bewegungsmittelfilters durch die folgende Gleichung erhalten werden.
Wie aus Gleichung (2) zu sehen ist, ist der Bewegungsmittelfilter ein nichtpolarer oder ein Nur-Null-Tiefpaßfilter, in dem k Nullpunkte in gleichen Intervallen auf einem Einheitskreis in der z-Ebene angeordnet sind, mit einem Nullpunkt und einem Pol, die sich bei z = 1 gegenseitig aufheben. Ein solcher Bewegungsmittelfilter kann mit der Schaltung aus Fig. 2 verwirklicht werden, indem alle Tap-Koeffizienten des ROM 1 auf 1 gesetzt werden, oder nur durch den akkumulativen Addierer 5.
Das FIR-Filter, in dem zwei oder mehr Bewegungsmittelfilter in Kaskade miteinander geschaltet sind, hat Tap-Koeffizienten, die jeweils eine positive ganze Zahl annehmen. Dementsprechend kann die Funktion des Multiplizierers in der Produkt-Summen-Betriebsschaltung durch den Addierer verwirklicht werden, so daß das Ausmaß der Hardware verringert ist.
Insbesondere bei dem FIR-Filter, in dem zwei Bewegungsmittelfilter in Kaskade geschaltet sind, können die Tap-Koeffizienten durch eine monoton ansteigende oder abfallende Funktion dargestellt werden. Unter der Annahme, daß die zwei in Kaskade geschalteten Bewegungsmittelfilter jeweils (k + 1) bzw. (l + 1) Tap-Koeffizienten haben, kann ihre Übertragungsfunktion durch die folgende Gleichung wiedergegeben werden.
Wie in dieser Gleichung gezeigt ist, wachsen die Tap-Koeffizienten sequentiell einzeln bis zum (l + 1)-ten Tap-Wert an, nehmen einen konstanten Wert gleich (l + 1) von dem (l + 1)-ten Tap-Wert bis zu dem (k + 1)-ten Tap-Wert an und sinken sequentiell einzeln von dem (k + 1)-ten Tap-Wert zu dem letzten Tap-Wert ab. Deshalb wird es bei dem FIR-Filter, der eine solche Übertragungsfunktion mittels Hardware realisiert, möglich, die Tap-Koeffizienten unter Verwendung eines Hoch-/Runterzählers anstelle des ROM 1 zu erzeugen und dadurch weiter die Hardware-Menge zu verringern.
Jedoch verschwindet bei der bekannten Anordnung, wie sie in Fig. 2 gezeigt ist, wenn drei oder mehr Bewegungsmittelfilter kaskadengeschaltet sind, um ein FIR-Filter zu bilden, der monotone Verlauf der Tap-Koeffizienten, der oben beschrieben wurde. Im Ergebnis wird ein ROM zum Speichern der Tap-Koeffizienten nötig, und deshalb ist es schwierig, drastisch die Hardware-Menge zu verringern.
Ein Digitalfilter entsprechend den Oberbegriffen der Ansprüche 1 oder 2 ist in IEEE 1983 "Int. Symp. On Circuits and Systems", Newport Beach (US); T. Saramaki; "Efficient Recursive Digital Filters for Sampling Rate Conversion", offenbart. Entsprechend diesem Dokument sind skalierende Multiplizierer vorgesehen, die einen Überlauf vermeiden. Anders gesagt, die Dämpfung eines Eingabesignals durch die skalierten Multiplizierer vermeidet, daß der Addierer überläuft.
Jedoch verursacht ein solches Dämpfungselement die Reduktion der Bitlänge des Eingabesignals, was in einer Verschlechterung des Signal-zu-Rauschverhältnisses des Eingabesignals resultiert. Um den Überlauf des Addierers ohne S/N-Verschlechterung zu ermöglichen, benötigt der Addierer eine hinreichende große Zahl von Bits, was zu einer erhöhen Hardware-Menge führt.
FR-A-2 638 303 und SIGNAL PROCESSING IV: "Theories and Applications"; Proceedings of EUSIPCO-88, 4th European Signal Processing Conf. Grenobel 5.-8.9.1988 (FR); A. Pirson u. a.: "A Highly Efficient Method for Synthesizing Some Digital Filters" zeigt eine Kaskadenschaltung aus Integratoren und Differentiatoren.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist deshalb eine Aufgabe der Erfindung, ein neues und verbessertes Digitalfilter zu schaffen, und insbesondere das Anwachsen der Hardware-Menge für ein solches Filter zu vermeiden.
Diese Aufgaben werden durch ein Digitalfiltern nach den Ansprüchen 1 oder 2 gelöst. Der abhängige Anspruch betrifft einen weiteren vorteilhaften Aspekt der Erfindung.
Ein Digitalfilter enthält einen oder mehrere Paare aus einem Integrierer und einem Differenzierer, die in Kaskade geschaltet sind, wodurch eine Übertragungsfunktion verwirklicht wird, die zu jener äquivalent ist, die aus der Kaskadenschaltung von zumindest einem Bewegungsdurchschnittsfilter erhalten wird.
Der Integrierer enthält ein erstes Verzögerungselement und einen ersten Addierer. Der erste Addierer hat eine Zweierkomplement-Betriebsfunktion zur Änderung seiner Polarität beim Überlauf.
Der Differenzierer enthält ein zweites Verzögerungselement und einen zweiten Addierer, wobei der zweite Addierer die gleiche Anzahl von Bits wie der erste Addierer hat, und eine Zweierkomplement-Betriebsfunktion zur Änderung seiner Polarität beim Überlauf, das heißt die gleiche Funktion wie der erste Addierer.
Ein Paar aus dem Integrierer und dem Differenzierer, die vorangehend beschrieben wurden, erlaubt eine mehrfache Kaskadenverbindung mit drastisch verringerter Hardware-Menge. Eine Mehrzahl dieser Paare, die einfach kaskadengeschaltet sind, kann die Übertragungsfunktion verwirklichen, die durch die Kaskadenschaltung der Mehrzahl Bewegungsmittelfilter erzielt wird.
Wenn die zu verwirklichende Übertragungsfunktion äquivalent zu einer Potenz der Übertragungsfunktion eines einzelnen Bewegungsdurchschittsfilters ist, dann wird es möglich, die Hardware-Menge weiter zu verringern.

KURZE BESCHREIBUNG DER BEILIEGENDEN ZEICHNUNGEN

Fig. 1 ist ein Grundblockdiagramm zur Erläuterung eines FIR-Filters;
Fig. 2 ist ein Blockdiagramm, das eine spezifische Ausführungsform eines bekannten Digitalfilters zeigt;
Fig. 3 ist ein Blockdiagramm, das eine erste Ausführungsform des erfindungsgemäßen Digitalfilters zeigt;
Fig. 4 ist eine erläuternde Kurve für den Betrieb eines Addierers in der Erfindung;
Fig. 5 ist eine Zeitsteuerungstafel, die den Betrieb der Erfindung verdeutlicht;
Fig. 6 ist ein Blockdiagramm einer zweiten Ausführungsform des erfindungsgemäßen Digitalfilters; und
Fig. 7 ist eine graphische Ansicht der Frequenzcharakteristik der zweiten Ausführungsform.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

In Fig. 3 hat eine erste Ausführungsform des erfindungsgemäßen Digitalfilters eine Anordnung, bei der ein digitaler Integrierer INT1 und ein digitaler Differenzierer DIF1 kaskadengeschaltet sind, wobei eine Übertragungsfunktion geschaffen wird, die äquivalent jener eines Bewegungsmittelfilters ist.
Der Integrierer INT1 enthält einen Addierer 101 und ein Ein-Takt-Pulsverzögerungselement 102. Der Addierer 101 empfängt das Filtereingabesignal X und das Ausgabesignal des Verzögerungselements 102 und gibt das Signal Y&sub1; aus, daß die Eingabe des Verzögerungselements 101 sowie das Ausgabesignal des Integrierers INT1 ist. Der Addierer 101, wie später beschrieben wird, hat eine Zweierkomplement-Betriebsfunktion, um seine Polarität bei Überlauf zu invertieren. Die binäre Darstellung, die im Addierer 101 vorliegt, wird in dem Sinne betrachtet, daß sie ein Vorzeichendigit und das Zweierkomplement enthält.
Der Differenzierer DIF1 enthält einen Addierer 103 und ein (k + 1)-Taktpulsverzögerungselement 104. Der Addierer 103 hat dieselbe Anzahl an Bits und die gleiche Funktion wie der Addierer 101. Das Ausgabesignal Y&sub1; des Integrierers INT1 wird dem Addierer 103 und dem Verzögerungselement 104 eingegeben. Das Ausgabesignal Y&sub2; des Verzögerungselements 104 wird dem Addierer 103 als -Y&sub2; eingegeben, der das Filterausgabesignal Y ausgibt.
Da die Übertragungsfunktion des Integrierers INT1 durch 1/(1 - Z&supmin;¹) definiert ist, und da die Übertragungsfunktion des Differenzierers DIF1 gleich 1 - Z-(k+1) definiert ist, ist es unter Bezugnahme auf Gleichung (2) offensichtlich, daß diese Kaskadenschaltung des Integrierers INT1 und des Differenzierers DIF1 ein Bewegungsmittelfilter realisiert.
Bei dieser Anordnung, in der der Integrierer INT1 und der Differenzierer DIF1 kaskadengeschaltet sind, ist es wichtig, daß die Addierer 101 und 103 die Zweierkomplement-Betriebsfunktion haben, um ihre Polarität bei Überlauf zu ändern. Da die Ausgabe des Integrierers in Abhängigkeit seiner Wechselspannungseingabe divergiert, ist es unverzichtbar, diesen Effekt zu eliminieren. Als entsprechende Lösung ist bei dieser Ausführungsform der Addierer 101 des Integrierers INT1 und der Addierer 103 des Differenzierers DIF1 mit einer Zweikomplements-Betriebsfunktion ausgestattet, um die Polarität bei Überlauf zu invertieren, um eine normale Filterausgabe Y zu erzielen.
Der Invertierbetrieb der Polarität der Addierer 101 und 103 wird ausgeführt, wie es in Fig. 4 gezeigt ist. In Fig. 4 repräsentiert die Horizontalachse die Werte, die aus der Addition zweier Werte X&sub1; und X&sub2; resultieren, die dem Addierer eingegeben werden, während die Vertikalachse die Ausgabewerte des Addierers darstellt. Wenn beispielsweise bei N&sub3; der Wert X&sub1; + X&sub2; in der binären Darstellung gleich "0111" ist, dann repräsentiert die Ausgabe des Addierers den numerischen Wert +6, während der Wert X&sub1; + X&sub2; überläuft mit der binären Darstellung "1000", wobei der numerische Wert, der durch die Ausgabe des Addierers dargestellt ist, auf -7 geschaltet wird, da die Polarität des Addierers invertiert ist.
In der Zeittafel aus Fig. 5 wird im Anschluß der Betrieb des FIR-Filters entsprechend dieser Ausführungsform beschrieben. Beispielsweise wird die Filtereingabe X auf ein Stufensignal, ähnlicher einer Stufenfunktion, gesetzt. Wenn das Eingabesignal X ansteigt, beginnt das Ausgabesignal Y&sub1; des Integrierers INT1 ebenfalls anzusteigen und wird dem Addierer 103 und dem Verzögerungselement 104 des Differenzierers DIF1 eingegeben. Das Signal Y&sub2; beginnt anzusteigen, wie das Signal Y&sub1;, wobei die Verzögerungszeit (k + 1)T durch das Verzögerungselement 104 nach dem Anstiegsbeginn des Signals Y&sub1; ist, wobei T die Taktperiode bezeichnet. Da der Addierer 101 oder 103 in seiner Polarität bei Überlauf invertiert ist, wie es beschrieben ist, erzeugen die Signale Y&sub1; und Y&sub2; die Spuren, wie es in Fig. 5 angezeigt ist. Demzufolge gibt der Addierer 103, der die Signale Y&sub1; und -Y&sub2; empfängt, das Filterausgabesignal Y, wie es in Fig. 5 ge zeigt ist, aus. Auch wenn die Ausgabe Y&sub1; des Integrierers INT in Abhängigkeit der Stufeneingabe X divergiert, verbleibt die Filterausgabe Y des Differenzierers DIF1 in einem normalen Zustand.
In Fig. 6 hat eine weitere erfindungsgemäße Ausführungsform eine Anordnung, bei der Integrierer INT1 und INT2 und die Differenzierer DIF1 und DIF2 in Kaskade geschaltet sind. Der Intergrierer INT1 und der Differenzierer DIF1 haben jeweils die gleichen Anordnungen, wie jene, die in Fig. 3 gezeigt sind. Der Integrierer INT2 enthält einen Addierer 201 und ein 1-Taktpulsverzögerungselement 202, der Addierer 201 hat eine Zweierkomplement-Betriebsfunktion zur Änderung der Polarität bei Überlauf, wie der Integrierer INT1. Der Differenzierer DIF1 enthält einen Addierer, 203 und ein (n + 1)- Taktpulsverzögerungselement 204, wobei der Addierer 203 eine Zweierkomplement-Betriebsfunktion hat, um die Polarität bei Überlauf zu invertieren.
Ein solches Digitalfilter ist äquivalent dem Filter, in dem zwei Bewegungsmittelfilter in Kaskade geschaltet sind, einer mit (k + 1) Tap-Koeffizienten und der andere mit (1 + 1) Tap-Koeffizienten, und seine Übertragungsfunktion ist durch die folgende Gleichung gegeben.
Bei dem in Fig. 6 gezeigten Digitalfilter ist die Frequenzcharakteristik mit k = 15, 1 = 62 und dem DC-Verstärkungsfaktor von 0 dB in Fig. 7 gezeigt.
Wie vorangehend beschrieben wurde, kann durch zusätzliches Verbinden nur eines Paares aus dem Integrierer und dem Differenzierer zu dem in Fig. 3 gezeigten Filter ein Digitalfilter äquivalent dem Filter, in dem zwei Bewegungsmittel filter kaskadengeschaltet sind, leicht verwirklicht werden. In ähnlicher Weise kann ein Digitalfilter, in dem drei oder mehr Bewegungsmittelfilter kaskadengeschaltet sind, leicht durch Kaskadenschalten von nur drei oder mehr Paaren aus Integrierern und Differenzierern verwirklicht werden. Dies kann die Notwendigkeit des ROM beseitigen, der zur Speicherung der Tap-Koeffizienten bisher nötig war.
Wenn des weiteren die zu verwirklichende Übertragungsfunktion H(z), wie die folgende Gleichung (5), durch eine Potenz der Übertragungsfunktion eines Bewegungsmittelfilters gegeben ist, wird es möglich, drastisch die Hardware-Menge zu verringern, da das Verzögerungselement des Integrierers in Übereinstimmung mit dem Frequenzteilungstakt 1/(k + 1) der Mastertaktfrequenz arbeiten kann.
Wie vorangehend beschrieben wurde, enthält das Digitalfilter entsprechend der Erfindung zumindest ein Paar aus dem Integrierer und dem Differenzierer, die jeweils den gleichen Addierer mit einer Zweierkomplement-Betriebsfunktion haben, um ihre Polarität bei Überlauf zu invertieren. Im Ergebnis wird es möglich, leicht die Übertragungsfunktion äquivalent zu jener zu realisieren, die aus dem Kaskadenschalten eines oder mehrerer Bewegungsmittelfilter resultiert, wobei eine geringe Hardware-Menge benötigt wird.

Claims

1. Digitalfilter zum Verwirklichen einer Transferfunktion eines einzelnen Bewegungsdurchschnittsfilters, wobei das digitale Filter einen Integrator (INT1, INT2) und einen Differentiator (DIF1, DIF2) aufweist, die kaskadenverbunden sind und die Bewegungsfiltertransferfunktionen realisieren, wobei

der Integrator aufweist einen ersten Addierer (101) und ein erstes Verzögerungselement (102), wobei der erste Addierer ein Eingangssignal des Integrators und ein Ausgangssignal des ersten Verzögerungselements addiert, wobei das erste Verzögerungselement das Ausgangssignal des ersten Addierers verzögert, wobei das Ausgangssignal das Ausgangssignal des Integrators darstellt, wobei der Integrator eine Nullstellen-Pol-Anordnung hat, bei welcher der Pol bei 1 auf einer Z-Ebene angeordnet ist, und

der Differentiator einen zweiten Addierer (103) und ein zweites Verzögerungselement (104) aufweist, wobei der zweite Addierer ein Eingangssignal des Differentiators und ein negatives Ausgangssignal des zweiten Verzögerungselements addiert, wobei das zweite Verzögerungselement das Eingangssignal des Differentiators verzögert, wobei das Ausgangssignal des zweiten Addierers das Ausgangssignal des Differentiators darstellt, wobei der Differentiator eine Nullstellen-Pol-Anordnung aufweist, bei welcher die Nullstellen-Punkte angeordnet sind auf einem Einheitskreis auf der Z-Ebene mit gleichen Abständen,

dadurch gekennzeichnet, daß der erste Addierer und der zweite Addierer die gleiche Bitanzahl aufweisen und beide eine Zweier-Komplement-Betriebsfunktion haben, um ihre Polarität bei Überlauf zu invertieren.

2. Digitalfilter zur Verwirklichung einer Transferfunktion, die erhalten wird durch eine Kaskadenverbindung einer Vielzahl von Bewegungsdurchschnittsfiltern, wobei das Digitalfilter aufweist eine Vielzahl von Integratoren (INT1, INT2) und eine kaskadenverbundene entsprechende Vielzahl von Differentiatoren (DIF1, DIF2), wobei die Integratoren und Differentiatoren die Bewegungsdurchschnittsfiltertransferfunktionen verwirklichen, wobei

jeder Integrator einen ersten Addierer (101, 201) aufweist und ein erstes Verzögerungselement (102, 202), wobei der erste Addierer ein Eingangssignal des Integrators und ein Ausgangssignal des ersten Verzögerungselements addiert, wobei das erste Verzögerungselement das Ausgangssignal des ersten Addierers verzögert, wobei das Ausgangssignal das Ausgangssignal des jeweiligen Integrators darstellt, wobei jeder Integrator eine Nullstellenpolanordnung aufweist, bei welcher der Pol angeordnet ist bei 1 auf einer Z-Ebene, und jeder Differentiator einen zweiten Addierer (103, 203) und ein zweites Verzögerungselement (104, 204) aufweist, wobei der zweite Addierer ein Eingangssignal des Differentiators und ein negatives Ausgangssignal des zweiten Verzögerungselements addiert, wobei das zweite Verzögerungselement das Eingangssignal des Differentiators verzögert, wobei das Ausgangssignal jedes der zweiten Addierer das Ausgangssignal des jeweiligen Differentiators darstellt, wobei jeder Differentiator eine Nullstellen-Pol- Anordnung aufweist, bei welcher Nullstellenpunkte angeordnet sind auf dem Einheitskreis auf der Z-Ebene mit gleichen Abständen,

dadurch gekennzeichnet, daß jeder erste Addierer und jeder zweite Addierer die gleiche Bitanzahl aufweisen und alle Addierer eine Zweierkomplement- Betriebsfunktion aufweisen, um ihre Polarität bei Überlauf zu invertieren.

3. Integrierte Halbleiterschaltung nach Anspruch 2, wobei die Übertragungsfunktion eine Potenz der Übertragungsfunktionen eines Bewegungsdurchschnittsfilters sind.