DE60036426T2 - Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht - Google Patents

Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht Download PDF

Info

Publication number
DE60036426T2
DE60036426T2 DE60036426T DE60036426T DE60036426T2 DE 60036426 T2 DE60036426 T2 DE 60036426T2 DE 60036426 T DE60036426 T DE 60036426T DE 60036426 T DE60036426 T DE 60036426T DE 60036426 T2 DE60036426 T2 DE 60036426T2
Authority
DE
Germany
Prior art keywords
digital
capacitor
output
analog
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60036426T
Other languages
English (en)
Other versions
DE60036426D1 (de
Inventor
Brian Sander
Wendell Sander
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE60036426D1 publication Critical patent/DE60036426D1/de
Application granted granted Critical
Publication of DE60036426T2 publication Critical patent/DE60036426T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Testing Of Devices, Machine Parts, Or Other Structures Thereof (AREA)
  • Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Gyroscopes (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

  • Die vorliegende Erfindung betrifft die direkte digitale Frequenzsynthese.
  • Die direkte digitale Frequenzsynthese (DDFS) besteht aus der Erzeugung einer Digitaldarstellung eines Sollsignals unter Verwendung von Logikschaltungen und/oder eines Digitalrechners und der anschließenden Umwandlung der Digitaldarstellung in eine analoge Wellenform unter Verwendung eines Digital-Analog-Wandlers (DAC). Solche Systeme können kompakt sein und einen geringen Leistungsbedarf haben und können eine sehr feine Frequenzauflösung mit praktisch sofortiger Schaltung von Frequenzen bereitstellen.
  • Ein bekanntes DDFS-System wird in 1 gezeigt. Ein digitales Modulationssignal wird in die DDS-Akkumulatorlogik eingegeben, deren Ausgangsgröße in einen Nur-Lese-Speicher (ROM) indiziert. Ein Ausgangssignal des ROM wird durch einen DAC in ein Analogsignal umgewandelt. Ein Ausgangssignal des DAC kann unter Verwendung eines Filters (nicht gezeigt) geglättet werden, um ein periodisches (zum Beispiel sinusförmiges) Signal zu erzeugen. Die DDFS von 1 wird durch das US-Patent 4,746,880 , das hierin durch Bezugnahme einbezogen ist, veranschaulicht.
  • Andere DDFS-Variationen werden in 2, 3 und 4 gezeigt. In 2 ist die DDFS von 1 in eine herkömmliche PLL-Struktur integriert, die einen Phasen-Frequenz-Detektor (PFD), ein analoges Schleifenfilter und einen spannungsgesteuerten Oszillator (VCO) einschließt. In 3 sind der ROM und der DAC von 2 weggelassen worden, und das aus dem DDS-Block 15 ausgegebene höchstwertige Bit (MSB) wird direkt in den PFD eingegeben. In 4 wird ein Ausgangssignal des DDS-Blocks unter Verwendung eines Direktzeitfilters gefiltert (beschrieben in US-Patent 5,247,469 ).
  • Eine der Schwierigkeiten der DDFS ist die Erzeugung einer sauberen, präzise modulierten Wellenform. Aufgrund einer begrenzten Zeitauflösung und versetzter Flanken treten Störausgangssignalübergänge ("Spurs") auf.
  • Die Präzisionsmodulation ist auch ein Problem bei herkömmlichen analogen Frequenzsynthesizern, die einen PLL verwenden. Das Problem ist die Tatsache, dass der PLL die Signalmodulation als Drift behandelt und versucht, die Modulation abzubrechen. Schaltungsanordnungen, die in dem Bestreben, dieses Problem zu überwinden, ersonnen wurden, werden in 5 und 6 gezeigt. In 5 ist hinter dem Schleifenfilter ein Summierknoten bereitgestellt, dem ein Modulationssignal zugeführt wird. Einzelheiten des Summierknotens sind in aufgelösten Einzelteilen dargestellt. In 6, die den Ewart-Modulator zeigt, ist eine Widerstandsfrequenzteilerschaltung in den Massebezug des Schleifenfilters eingefügt, und ein Modulationssignal wird, wie gezeigt, der Widerstandsfrequenzteilerschaltung zugeführt. Das führt dazu, dass der Massebezug des Schleifenfilters durch das Modulationssignal verschoben wird, wodurch ein Ausgangssignal des Schleifenfilters entsteht, das um den Betrag der Modulation verschoben ist. In 7 ist ein Modulationssignal kapazitiv mit einem Knoten der Schleifenfilterschaltung gekoppelt. Die oben erwähnten Schaltungsanordnungen besitzen nicht die Vorteile der DDS.
  • Die Internationale Patentanmeldung WO 91/07828 (REED R) offenbart eine Digitalschaltung für eine Frequenzmodulations- und Trägersynthese in einem Digitalfunksystem. Die Patentzusammenfassungen aus Japan, Band 008, Nr. 217 (E-270) und JP 59 101910 A (FUJITSU KK) offenbaren einen Phasenregelkreis mit einem Modulationssignal, das durch einen Kondensator über die Schleifenfilterausgangsgröße gelegt wird.
  • Es besteht nach wie vor Bedarf an einem Synthesizer, der die Vorteile der DDS besitzt, aber zur Erzeugung einer sauberen, präzise modulierten Wellenform in der Lage ist.
  • Die vorliegende Erfindung stellt, allgemein ausgedrückt, verbesserte Verfahren zur Erzeugung von sauberen, präzise modulierten Wellenformen bereit, die zumindest teilweise digitale Techniken verwenden. Gemäß einem Aspekt der Erfindung ist eine "Differenzmaschine" bereitgestellt, die ein Digitalsignal erzeugt, das den Frequenzfehler zwischen einer numerischen Frequenz und einer Analogfrequenz darstellt. Der Frequenzfehler kann digital integriert werden, um ein Digitalsignal zu erzeugen, das den Phasenfehler darstellt. Die Differenzmaschine kann in einen PLL integriert sein, wo die Analogfrequenz die eines Ausgangssignals eines VCO des PLL ist. Die Direktmodulation des PLL-Ausgangssignals kann numerisch ausgeführt werden. Indem ferner ein Hilfsmodulationspfad bereitgestellt und eine Kalibrierung zwischen dem Direktmodulationspfad und dem Hilfsmodulationspfad durchgeführt wird, können Modulationskennlinien von Schleifenbandbreitenbeschränkungen getrennt werden. Insbesondere kann die Schleifenbandbreite des PLL so gering bemessen werden, dass Spurs (für gewöhnlich mit DDS-Techniken verknüpft) auf ein willkürlich geringes Niveau reduziert werden. Ein Schleifenfilter des PLL kann in digitaler Form realisiert sein. Die Verwendung eines digitalen Schleifenfilters würde für gewöhnlich die Verwendung eines hoch auflösenden DAC erfordern. Es sind verschiedene Techniken zur Reduzierung der Auflösungsanforderungen des DAC beschrieben.
  • 1 ist ein Blockdiagramm einer bekannten DDFS;
  • 2 ist ein Blockdiagramm eines bekannten PLL, der DDS verwendet;
  • 3 ist ein Blockdiagramm eines bekannten alternativen PLL, der DDS verwendet;
  • 4 ist ein Blockdiagramm eines DDS-Synthesizers, der einen Direktzeitfilter verwendet;
  • 5 ist ein Schaltplan eines Abschnitts eines Synthesizers, der eine bekannte Modulationstechnik veranschaulicht;
  • 6 ist ein Schaltplan eines Abschnitts eines Synthesizers, der eine andere bekannte Modulationstechnik veranschaulicht;
  • 7 ist ein Schaltplan eines Abschnitts eines Synthesizers, der noch eine andere bekannte Modulationstechnik veranschaulicht;
  • 8 ist ein Diagramm einer digitalen "Differenzmaschine" zur Verwendung in einem Synthesizer;
  • 9 ist ein Diagramm, das den DDS-Block von 8 ausführlicher veranschaulicht;
  • 10 ist ein Diagramm, das den Datenabtastblock von 8 ausführlicher veranschaulicht;
  • 11 ist ein Zeitdiagramm, das die Wirkungsweise des Datenabtastblocks von 10 ausführlicher veranschaulicht;
  • 12 ist ein Zeitdiagramm, das einen möglichen temporären metastabilen Zustand des Datenabtastblocks von 10 veranschaulicht;
  • 13 ist ein Diagramm einer grundlegenden PLL-Struktur, die die Differenzmaschine von 8 verwendet;
  • 14 ist ein Diagramm einer PLL-Struktur mit einem Digitalmodulationseingang und einem Hilfsmodulationspfad;
  • 15 ist ein Diagramm einer modifizierten PLL-Struktur;
  • 16 ist ein Diagramm einer PLL-Struktur mit einem digitalen Schleifenfilter, dem ein DAC nachgeschaltet ist;
  • 17 ist ein Diagramm einer PLL-Struktur, bei der ein digitales FIR-Filter zur Kalibrierung verwendet wird;
  • 18 ist ein Diagramm eines PLL entsprechend dem in 16, aber mit einem mit dem DAC gekoppelten Hilfsmodulationspfad;
  • 19 ist ein Diagramm einer PLL-Struktur, die einen Differenzial-DAC mit einer verhältnismäßig niedrigen Auflösung verwendet;
  • 20 ist ein Diagramm eines Analogintegrators, der in dem PLL von 19 verwendet werden kann;
  • 21 ist ein Diagramm einer PLL-Struktur mit einer Preset-Schaltung;
  • 22 ist ein Diagramm einer weiteren PLL-Struktur; und
  • 23 ist ein Diagramm einer alternativen Konstruktion der PLL-Struktur von 22.
  • Nun soll auf 8 Bezug genommen werden, wo ein Diagramm einer Differenzmaschine gemäß einem Aspekt der vorliegenden Erfindung gezeigt wird. Die Gesamtfunktion der Differenzmaschine besteht in der Erzeugung von digitalen Datenströmen, die den Frequenzfehler und (optional) den Phasenfehler zwischen einer Analogfrequenz und einer numerischen Frequenz darstellen. Ein Bezugstakt und eine numerische Frequenz werden in einen DDS-Block eingegeben. Als Reaktion auf den Bezugstakt und die numerische Frequenz gibt der DDS-Block einen Digitalstrom aus, der die numerische Frequenz darstellt. Entsprechend werden der Bezugstakt und eine Analogfrequenz in einen Datenabtastblock eingegeben. Als Reaktion darauf gibt der Datenabtastblock einen Digitalstrom aus, der die Analogfrequenz darstellt. Die beiden Digitalströme werden mit entgegengesetzten Polaritäten summiert. Die resultierende Summe ist ein Digitalstrom, der den Frequenzfehler zwischen der Analogfrequenz und der numerischen Frequenz darstellt, wobei der Digitalstrom Werte von +1, –1 und 0 hat. Falls die Analogfrequenz und die numerische Frequenz identisch sind, hat der Digitalstrom, der den Frequenzfehler darstellt, durchgängig den Wert "0". Die Digitalintegration des Frequenzfehlers kann unter Verwendung eines Digitalintegrators ausgeführt werden, um einen Digitalstrom zu erzeugen, der den Phasenfehler zwischen der Analogfrequenz und der numerischen Frequenz darstellt.
  • Der DDS-Block kann als einfacher Akkumulator realisiert sein, zum Beispiel so, wie in 9 gezeigt. Als Alternative dazu kann der DDS-Block zweiter Ordnung anstatt erster Ordnung sein. Der Datenabtastblock kann gemäß 10 realisiert sein. In der veranschaulichten Ausführungsform wird vorausgesetzt, dass das Verhältnis der Taktsignale derart ist, dass nicht mehr als eine ansteigende Flanke des schnelleren Takts während einer einzelnen Periode des langsameren Takts auftritt. In anderen Ausführungsformen muss diese Voraussetzung nicht zutreffen.
  • Die Erfassungsschaltung schließt einen Eingabeabschnitt 1001 und einen Ausgabeabschnitt 1003 ein. Der Eingabeabschnitt schließt zwei Sektionen Ch1 und Ch2 ein, die sorgfältig aufeinander abgestimmt sein müssen, um Fehler zu minimieren. Jede Sektion umfasst eine Kette von zwei oder mehr in Reihe gekoppelten D-Flipflops. In der folgenden Beschreibung werden die gleichen Bezugszeichen verwendet, um die jeweiligen Flipflops selbst und ihre jeweiligen Ausgangssignale zu bezeichnen.
  • Innerhalb jeder Sektion wird das erste Flipflop in der Kette durch ein abgetastetes Taktsignal Fx getaktet. Die nachfolgenden Flipflops in der Kette werden durch ein Abtasttaktsignal Fs getaktet. Der D-Eingang des ersten Flipflops Q1 in der oberen Sektion ist mit dem Q-Ausgang desselben gekoppelt. Der D-Eingang des ersten Flipflops in der unteren Sektion ist mit dem Q-Ausgang des ersten Flipflops in der oberen Sektion gekoppelt. Die restlichen Flipflops in beiden Sektio nen sind in Reihe gekoppelt, das heißt, Q mit D, Q mit D. Die Funktion des Eingabeabschnitts ist: 1) Erzeugen von zwei Signalen, die in Bezug aufeinander logisch invertiert sind und auf ansteigenden Flanken des Taktsignals Fx einen Übergang vollziehen; 2) Verriegeln der Werte der beiden Signale auf der ansteigenden Flanke des Taktsignals Fs; und 3) Erfassen von Übergängen von einem Takt zum nächsten. Die Zwischenstufen Q3 und Q4 können erforderlich sein, um die Metastabilität zu minimieren, die aus der Asynchronität der beiden Taktsignale resultiert; in der Tat können bei einer bestimmten Konstruktion mehrere solcher Stufen erwünscht sein.
  • In einer beispielhaften Ausführungsform schließt der Ausgabeabschnitt drei NAND-Glieder mit je zwei Eingängen ein. Die jeweiligen NAND-Glieder N1 und N2 sind mit dem D- und dem Q-Signal der abschließenden Flipflop-Stufen der Eingabesektionen gekoppelt. Die Ausgangssignale der NAND-Glieder N1 und N2 werden in dem weiteren NAND-Glied N3 kombiniert, um die endgültige Ausgangsgröße der Erfassungsschaltung zu bilden.
  • Die Funktion des Ausgabeabschnitts besteht in der Erfassung einer Veränderung des Eingangstakt-10-Signalpegels von einem Abtasttakt zum nächsten in jedem der beiden Kanäle, die durch die beiden Eingabesektionen gebildet werden. Die beiden Eingabesektionen funktionieren nach dem Pingpong-Prinzip, das heißt, sie erfassen abwechselnd Veränderungen des Eingangstaktsignalpegels.
  • Die Wirkungsweise der Erfassungsschaltung von 10 wird verständlicher, wenn auf das Zeitdiagramm von 11 Bezug genommen wird. Die ersten Stufen der beiden Kanäle bilden inverse Signale Q1 und Q2, die ungefähr mit ansteigenden Flanken des Eingangstaktsignals zusammenfallen, aber in Bezug auf diese leicht verzögert sind. Die Signale Q3 und Q4 werden durch Abtasten der Signale Q1 bzw. Q2 gemäß dem Abtasttakt gebildet. Die Signale Q5 bzw. Q6 sind verzögerte Kopien der Signale Q3 und Q4. Die NAND-Glieder realisieren zusammen die Schaltfunktion X = Q3·Q5vQ4·Q6.
  • Im Beispiel von 11 sind alle dargestellten Signale idealisierte Rechtecksignale. Tatsächlich haben die Signale endliche Anstiegs- und Abfallzeiten. Die mögliche Wirkung der endlichen Anstiegs- und Abfallzeiten der Signale Q1 und Q2 und der Asynchronität der Schaltung besteht in einer Metastabilität (siehe 12). Hier befinden sich die Signale Q3 und Q5 und die Signale Q4 und Q6 eine Periode lang jeweils in einem unbestimmten Zustand. Die resultierende Ausgangsgröße der Schaltung kann korrekt oder auch nicht korrekt sein. Da die Entscheidung jedoch anfangs eine "knappe Sache" war, ist die Wirkung einer gelegentlichen falschen Entscheidung über den Gesamtbetrieb der Schaltung unbedeutend. Das Zeitfenster der Instabilität wird durch die Erhöhung der Gesamtverstärkung im Pfad reduziert. Falls die Verstärkung in Q3 und Q9 dazu ausreicht, die Wahrscheinlichkeit eines Fehlers auf ein akzeptables Niveau zu reduzieren, sind keine zusätzlichen Schaltungen erforderlich. Falls nicht, sind zusätzliche Schaltungen zur Erhöhung der Verstärkung erforderlich.
  • Falls der Datenabtastblock gemäß 10 realisiert ist, sind die Digitalströme, falls der DDS-Block zweiter Ordnung ist, nicht genau aufeinander abgestimmt, selbst wenn die Analogfrequenz und die numerische Frequenz genau übereinstimmen. Eine Zweite-Ordnung-Konstruktion des DDS-Blocks kann nichtsdestoweniger bei der Reduzierung von tonalem Rauschen von Nutzen sein.
  • Die Differenzmaschine von 8 kann zur Realisierung eines grundlegenden PLL, wie er in 13 gezeigt wird, verwendet werden. Das Phasenfehlersignal wird in eine Ladepumpe eingegeben, die eine Pull-up-Stromquelle und eine Pull-down-Stromquelle hat. In Abhängigkeit von dem Stromwert des digitalen Phasenfehlerstroms ist die eine oder die andere Stromquelle aktiviert oder ist keine der beiden Stromquellen aktiviert. Ein Ausgangssignal der Ladepumpe wird in ein Schleifenfilter eingegeben. Eine Ausgangsgröße des Schleifenfilters wird in einen spannungsgesteuerten Oszillator (VCO) eingegeben. Schließlich wird eine Ausgangsgröße des VCO in den Datenabtastblock als die Analogfrequenz eingegeben, wodurch die Schleife geschlossen wird.
  • Im Vergleich zu einem PLL, der einen herkömmlichen Phasen-Frequenz-Detektor (PFD) verwendet, hat der PLL von 13 den Vorteil, dass er weich und nicht "mit Schlupf" verriegelt.
  • In dem PLL von 13 kann die numerische Frequenz moduliert werden, um eine Modulation zu erreichen. Diese "Direktmodulation" unterliegt Schleifenbandbreitenbeschränkungen, wie sie in Bezug auf den Stand der Technik beschrieben sind. Nun soll auf 14 Bezug genommen werden, wo ein PLL mit verbesserten Modulationseigenschaften gezeigt wird. Eine numerische Modulationseingabe wird der Differenzmaschine zur Direktmodulation zugeführt. Außerdem wird die numerische Modulationseingabe einem DAC zugeführt. Eine durch den DAC erzeugte Ausgangsspannung wird einem Knoten des Schleifenfilters zugeführt. Der PLL von 14 hat die Eigenschaft, dass, falls die Direktmodulationsverstärkung in dem Hilfsmodulationspf ad exakt angeglichen wird, die Ausgangsfrequenz des PLL geändert werden kann, ohne die Regelungsmodulations spannung VMc1 zu ändern. Diese Eigenschaft bringt wiederum mit sich, dass die Modulation keinen Schleifenbandbreitenbeschränkungen unterliegt. Die Schleifenbandbreite kann auf ein willkürlich geringes Niveau eingestellt werden; es wird zum Beispiel zugelassen, dass DDS-Spurs auf ein beliebiges gewünschtes Niveau heruntergefiltert werden.
  • Nun soll auf 15 Bezug genommen werden. Damit die Direktmodulationsverstärkung in dem Hilfsmodulationspfad exakt angeglichen werden kann, ist ein Multiplikator bereitgestellt. Der Multiplikator führt der numerischen Modulationseingabe einen Normalisierungsfaktor zu, bevor diese dem DAC zugeführt wird. Ein Verfahren, nach dem der geeignete Normalisierungsfaktor bestimmt werden kann, ist im Folgenden beschrieben.
  • Um (siehe immer noch 15) eine geringe Schleifenbandbreite zu erreichen (zum Beispiel zur Reduzierung von Spurs), müssen Kondensatoren mit großen Werten innerhalb des Schleifenfilters verwendet werden.
  • Große Kondensatoren sind sperrig und teuer. Außerdem weisen die V/I-Kennlinien großer Kondensatoren unerwünschte Nichtlinearitäten auf, die auf dielektrische Absorption zurückzuführen sind. Eine geringe Schleifenbandbreite kann stattdessen erreicht werden, wenn ein digitales Schleifenfilter verwendet wird, dem ein DAC nachgeschaltet ist, wie das in 16 gezeigt wird, in der der separate Modulationspfad weggelassen worden ist.
  • Nun soll auf 17 Bezug genommen werden. Der oben beschriebene Normalisierungsfaktor kann bestimmt werden, indem ein maximaler Frequenzschritt unter Verwendung eines digita len Filters gemessen wird. Zu diesem Zweck wird zuerst der Differenzmaschine die minimale numerische Frequenz zugeführt. Dann wird die maximale numerische Frequenz zugeführt. Das durch die Differenzmaschine erzeugte Frequenzfehlersignal wird zum Beispiel unter Verwendung eines Filters mit endlicher Impulsantwort (FIR) gefiltert. Das FIR-Filter misst den maximalen Frequenzschritt. Der geeignete Normalisierungsfaktor kann bestimmt werden, indem der beobachtete maximale Frequenzschritt durch den gewünschten maximalen Frequenzschritt geteilt wird. Vorzugsweise wird die Berechnung des Normalisierungsfaktors mehrmals wiederholt. Bei jeder folgenden Wiederholung nähert sich der für den Normalisierungsfaktor erhaltene Wert dem für eine exakte Angleichung erforderlichen Normalisierungsfaktor weiter an. Die Kalibrierung kann bei eingeschaltetem Strom und optional anschließend periodisch oder nach Bedarf durchgeführt werden.
  • Nun soll auf 18 Bezug genommen werden. Falls einem digitalen Filter ein DAC nachgeschaltet ist, kann der Hilfsmodulationspfad erreicht werden, indem ein Summier-DAC verwendet wird. Ein analoges Modulationssignal wird, zusammen mit der Ausgangsgröße des digitalen Schleifenfilters, direkt in den DAC eingegeben. In der Ausführungsform von 18 ist das Vorhandensein von Kondensatoren mit großen Werten nicht erforderlich. In Abhängigkeit von Anwendungserfordernissen kann in der Ausführungsform von 18 jedoch ein hoch auflösender DAC erforderlich sein. Im Falle eines VCO mit einer Empfindlichkeit von beispielsweise 40 MHz/V wäre ein 20-Bit-DAC erforderlich, falls Genauigkeit gewünscht wird. Es ist schwierig und teuer, eine solche Auflösung zu erreichen. Zur Reduzierung der Auflösungsanforderungen des DAC können verschiedene Techniken unterschiedlicher Art verwendet werden.
  • Zwei dieser Techniken sind in 19 bzw. 21 veranschaulicht.
  • Nun soll auf 19 Bezug genommen werden. Die Notwendigkeit des Vorhandenseins eines hoch auflösenden DAC kann vermieden werden, wenn ein Differenzier-DAC verwendet wird, dem ein Analogintegrator nachgeschaltet ist. Im Vergleich. zu einem 20-Bit-DAC in 18 kann der DAC in der Ausführungsform von 19 zum Beispiel ein 12-Bit-Sigma-Delta-DAC sein. Der Analogintegrator kann als Ladepumpe realisiert sein, die mit einem Integrierkondensator gekoppelt ist (siehe 20).
  • Nun soll auf 21 Bezug genommen werden. Mit einer Ladepumpe sind ein Abstimmkondensator und eine Preset-Eingabe verbunden. Eine aus einem Modulations-DAC ausgegebene Spannung wird durch einen Widerstandsfrequenzteiler einer unteren Platte des Abstimmkondensators zugeführt. Falls die aus dem Modulations-DAC ausgegebene Spannung durch den Widerstandsfrequenzteiler stark gedämpft wird, kann der DAC eine verhältnismäßig niedrige Auflösung (zum Beispiel 14 Bit) haben. Der obere DAC (Hauptschleife) ist in 21, so wie in 19, ein Differenzier-DAC, der eine Ableitung der Sollspannung erzeugt. Diese Ableitung wird durch die Wirkung der Ladepumpe und des Kondensators integriert, um eine Spannung zu erzeugen, die dem VCO zugeführt wird. Die Schaltung von 21 eignet sich zum Beispiel besonders gut für zellulare Anwendungen, bei denen der Sender zu einem bestimmten Band springt, um einen kurzen Burst zu senden. Zu diesem Zweck wird der Preset-Schaltung ein Preset-Signal zugeführt, um zu bewirken, dass der PLL zu dem gewünschten Band springt. Das Preset-Signal wird dann entfernt, woraufhin ein Burst gesendet wird. Die gleiche Abfolge von Ereignissen wiederholt sich dann einige Zeit später. Die Schaltung von 21 nimmt eine Zeitmultiplex-Betriebsweise an, da Kriechverluste des Abstimmkondensators zu einer Frequenzdrift über längere Zeiträume hinweg führen.
  • Bessere Rauschkennlinien und geringere Treiberanforderungen können erreicht werden, wenn eine modifizierte Schaltung verwendet wird (siehe 22). Die Schaltung von 22 verwendet eine Modulationsinjektionsanordnung ähnlich der von 7. Nun soll auf 22 Bezug genommen werden. Eine Differenzmaschine empfängt eine durch einen VCO erzeugte Analogfrequenz und einen modulierten numerischen Frequenzbitstrom. Ein Ausgangssignal der Differenzmaschine wird unter Verwendung eines digitalen Filters gefiltert, dem ein DAC nachgeschaltet ist. In einer beispielhaften Ausführungsform ist der DAC ein Sigma-Delta-DAC, der eine Wellenform ausgibt, deren Periode gemäß der aufgedrückten Spannung moduliert ist. Das Ausgangssignal des DAC wird durch einen Widerstand einem Integrierkondensator C2 zugeführt (es werden keine Ladepumpenstromquellen verwendet). Die in dem Integrierkondensator gespeicherte Spannung wird dem VCO zugeführt.
  • Ein separater Modulationspfad wird zum Injizieren einer Modulationsspannung in die Schaltung gemäß den oben erläuterten Prinzipien verwendet. Ein digitales Modulationssignal wird einem Modulations-DAC (ebenfalls Sigma-Delta) zugeführt. Ein Ausgangssignal des Modulations-DAC wird durch einen Widerstand einem Kondensator C1 zugeführt, der mit dem Integrierkondensator C2 auf die in 7 dargestellte Weise eine kapazitive Frequenzteilerschaltung bildet. Die RC-Reihenschaltung in dem Modulationspfad hat eine erwünschte Filterwirkung auf das Ausgangssignal des Modulations-DAC.
  • Es ist zu beachten, dass die Modulationsinjektion an zwei unterschiedlichen Punkten der Schaltung erfolgt, nämlich durch die Hauptschleife und durch den separaten Modulationspfad. Wenn die Modulation geändert wird, wird sie an diesen beiden unterschiedlichen Punkten gleichzeitig geändert. Um einen ordnungsgemäßen Betrieb zu gewährleisten, wird es notwendig, einen Teil des Modulationssignals von dem separaten Modulationspfad zu der Hauptschleife zu „dosieren". Um diese Dosierung zu erreichen, wird das Modulationseingangssignal des separaten Modulationspfads um einen Faktor K normalisiert und in den Summier-DAC der Hauptschleife eingegeben. In einer beispielhaften Ausführungsform gilt: K = C1/(C1 + C2).
  • Nun soll auf 23 Bezug genommen werden. In einer alternativen Ausführungsform kann die oben erwähnte Dosierung auf analoge Weise unter Verwendung eines Widerstands R2 durchgeführt werden, der zwischen dem Ausgang des DAC in dem Modulationspfad und der oberen Platte des Integrierkondensators gekoppelt ist. In einer beispielhaften Ausführungsform gilt: R1/R2 = C1/C2.

Claims (6)

  1. Frequenzsynthesizer zur Ausführung einer direkten digitalen Frequenzsynthese, umfassend: einen auf eine analoge Wellenform, die ein Frequenzattribut hat, und auf einen Eingangsbitstrom, der eine Sollwellenform darstellt, ansprechenden Ausgangsbitstromerzeugungsabschnitt zur Erzeugung eines Ausgangsbitstroms, der eine Differenzgröße zwischen der analogen Wellenform und der Sollwellenform darstellt, einen Filter, der mit einem Ausgangsanschluss des Ausgangsbitstromerzeugungsabschnitts gekoppelt ist, einen ersten Digital-Analog-Wandler, der mit dem Filter gekoppelt ist, zur Erzeugung eines analogen Differenzsignals, dadurch gekennzeichnet, dass der Frequenzsynthesizer außerdem umfasst: einen zweiten Digital-Analog-Wandler zum Empfang eines digitalen Modulationssignals, einen ersten Kondensator (C2), der mit einem Ausgangsanschluss des ersten Digital-Analog-Wandlers gekoppelt ist, zur Speicherung eines Ausgangssignals des ersten Digital-Analog-Wandlers, einen zweiten Kondensator (C1), der mit einem Ausgangsanschluss des zweiten Digital-Analog-Wandlers gekoppelt ist, zur Speicherung eines Ausgangssignals des zweiten Digital-Analog-Wandlers und einen gesteuerten Oszillator (VCO), der sowohl mit einem Ausgangsanschluss des ersten Kondensators als auch mit einem Ausgangsanschluss des zweiten Kondensators gekoppelt ist, wobei ein erster Anschluss des ersten Kondensators (C2) in Reihe mit dem zweiten Kondensator (C1) gekoppelt ist und ein zweiter Anschluss des ersten Kondensators (C2) geerdet ist, der gesteuerte Oszillator (VCO) die analoge Wellenform auf der Grundlage einer Steuerspannung erzeugt, die aus den durch den ersten und den zweiten Kondensator integrierten Ausgangssignalen des ersten und des zweiten Digital-Analog-Wandlers erzeugt wird.
  2. Frequenzsynthesizer nach Anspruch 1, wobei der Filter ein digitaler Filter ist.
  3. Frequenzsynthesizer nach Anspruch 1, ferner umfassend einen ersten Widerstand, der in Reihe mit dem zweiten Kondensator (C1) gekoppelt ist.
  4. Frequenzsynthesizer nach Anspruch 1, wobei die Ausgangssignale des ersten Digital-Analog-Wandlers durch einen zweiten Widerstand (R1), der in Reihe zwischen dem ersten Digital-Analog-Wandler und dem ersten Kondensator (C2) gekoppelt ist, dem ersten Kondensator zugeführt werden.
  5. Frequenzsynthesizer nach Anspruch 1, ferner umfassend einen digitalen Zähler (K), wobei das digitale Modulationssignal dem ersten Digital-Analog-Wandler durch den digitalen Zähler (K) zugeführt wird.
  6. Frequenzsynthesizer nach Anspruch 1, ferner umfassend einen dritten Widerstand (R2), wobei das digitale Modulationssignal einem Punkt zugeführt wird, der den ersten Kondensator (C2) und den zweiten Kondensator (C1) durch den dritten Widerstand (R2) koppelt.
DE60036426T 1999-03-17 2000-03-16 Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht Expired - Lifetime DE60036426T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US268731 1988-11-08
US09/268,731 US6094101A (en) 1999-03-17 1999-03-17 Direct digital frequency synthesis enabling spur elimination

Publications (2)

Publication Number Publication Date
DE60036426D1 DE60036426D1 (de) 2007-10-25
DE60036426T2 true DE60036426T2 (de) 2008-06-05

Family

ID=23024224

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60023526T Expired - Lifetime DE60023526T2 (de) 1999-03-17 2000-03-16 Direkte digitale frequenzsynthese die störeliminierung ermöglicht
DE60036426T Expired - Lifetime DE60036426T2 (de) 1999-03-17 2000-03-16 Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE60023526T Expired - Lifetime DE60023526T2 (de) 1999-03-17 2000-03-16 Direkte digitale frequenzsynthese die störeliminierung ermöglicht

Country Status (11)

Country Link
US (1) US6094101A (de)
EP (2) EP1214790B1 (de)
JP (1) JP4452410B2 (de)
KR (1) KR100696756B1 (de)
CN (1) CN1211915C (de)
AT (2) ATE308159T1 (de)
AU (1) AU4010300A (de)
DE (2) DE60023526T2 (de)
ES (1) ES2251370T3 (de)
TW (1) TW486872B (de)
WO (1) WO2000055973A2 (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6526265B1 (en) * 1999-09-14 2003-02-25 Skyworks Solutions, Inc. Wireless transmitter having a modified translation loop architecture
FR2804808B1 (fr) * 2000-02-03 2002-03-15 Ipanema Technologies Procede d'optimisation dynamique de la qualite de service dans un reseau de transmission de donnees
GB0202884D0 (en) 2002-02-07 2002-03-27 Nokia Corp Synthesiser
US7302237B2 (en) 2002-07-23 2007-11-27 Mercury Computer Systems, Inc. Wideband signal generators, measurement devices, methods of signal generation, and methods of signal analysis
US7340007B2 (en) * 2003-09-16 2008-03-04 M/A-Com, Inc. Apparatus, methods and articles of manufacture for pre-emphasis filtering of a modulated signal
US7187231B2 (en) * 2002-12-02 2007-03-06 M/A-Com, Inc. Apparatus, methods and articles of manufacture for multiband signal processing
US7551685B2 (en) * 2003-08-25 2009-06-23 M/A-Com, Inc. Apparatus, methods and articles of manufacture for signal correction using adaptive phase re-alignment
US6924699B2 (en) * 2003-03-06 2005-08-02 M/A-Com, Inc. Apparatus, methods and articles of manufacture for digital modification in electromagnetic signal processing
US7245183B2 (en) * 2002-11-14 2007-07-17 M/A-Com Eurotec Bv Apparatus, methods and articles of manufacture for processing an electromagnetic wave
US7298854B2 (en) * 2002-12-04 2007-11-20 M/A-Com, Inc. Apparatus, methods and articles of manufacture for noise reduction in electromagnetic signal processing
US6891432B2 (en) 2002-11-14 2005-05-10 Mia-Com, Inc. Apparatus, methods and articles of manufacture for electromagnetic processing
KR20050083741A (ko) * 2002-10-08 2005-08-26 엠/에이-컴, 인크. 변조된 출력 신호를 적응성 재정렬하는 장치 및 방법
US7545865B2 (en) * 2002-12-03 2009-06-09 M/A-Com, Inc. Apparatus, methods and articles of manufacture for wideband signal processing
US7526260B2 (en) * 2002-11-14 2009-04-28 M/A-Com Eurotec, B.V. Apparatus, methods and articles of manufacture for linear signal modification
US7203262B2 (en) * 2003-05-13 2007-04-10 M/A-Com, Inc. Methods and apparatus for signal modification in a fractional-N phase locked loop system
US6859098B2 (en) 2003-01-17 2005-02-22 M/A-Com, Inc. Apparatus, methods and articles of manufacture for control in an electromagnetic processor
US7447272B2 (en) 2003-04-22 2008-11-04 Freescale Semiconductor, Inc. Filter method and apparatus for polar modulation
US7480511B2 (en) * 2003-09-19 2009-01-20 Trimble Navigation Limited Method and system for delivering virtual reference station data
US7091778B2 (en) 2003-09-19 2006-08-15 M/A-Com, Inc. Adaptive wideband digital amplifier for linearly modulated signal amplification and transmission
US7343138B2 (en) * 2003-12-08 2008-03-11 M/A-Com, Inc. Compensating for load pull in electromagentic signal propagation using adaptive impedance matching
US7356091B2 (en) * 2003-12-09 2008-04-08 M/A-Com, Inc. Apparatus, methods and articles of manufacture for signal propagation using unwrapped phase
US6937175B1 (en) 2004-04-21 2005-08-30 Hrl Laboratories, Llc Amplifier linearization using delta-sigma predistortion
US7026846B1 (en) 2004-07-09 2006-04-11 Analog Devices, Inc. Synthesizer structures and methods that reduce spurious signals
US20070018701A1 (en) * 2005-07-20 2007-01-25 M/A-Com, Inc. Charge pump apparatus, system, and method
US20070018699A1 (en) * 2005-07-20 2007-01-25 M/A-Com, Inc. Partial cascode phase locked loop architecture
US7610023B2 (en) * 2005-07-22 2009-10-27 Pine Valley Investments, Inc. Voltage controlled oscillator band switching system
US7417513B2 (en) * 2005-08-17 2008-08-26 M/A-Com, Inc. System and method for signal filtering in a phase-locked loop system
DE102005050621B4 (de) * 2005-10-21 2011-06-01 Infineon Technologies Ag Phasenregelkreis und Verfahren zum Betrieb eines Phasenregelkreises
US7636386B2 (en) * 2005-11-15 2009-12-22 Panasonic Corporation Method of continuously calibrating the gain for a multi-path angle modulator
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7599448B2 (en) * 2006-02-03 2009-10-06 Pine Valley Investments, Inc. Multi-mode selectable modulation architecture calibration and power control apparatus, system, and method for radio frequency power amplifier
US7599418B2 (en) * 2006-02-16 2009-10-06 Pine Valley Investments, Inc. Method and apparatus for a frequency hopper
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
US20070216455A1 (en) * 2006-03-17 2007-09-20 M/A-Com, Inc. Partial cascode delay locked loop architecture
DE102006017973B4 (de) 2006-04-13 2014-05-28 Atmel Corp. Direkt modulierender Frequenzmodulator
FR2905040B1 (fr) * 2006-08-21 2008-10-31 St Microelectronics Sa Procede d'elaboration d'un mot numerique representatif d'un rapport non-entier entre les periodes respectives de deux signaux, et dispositif correspondant
US7649428B2 (en) * 2007-03-13 2010-01-19 Pine Valley Investments, Inc. Method and system for generating noise in a frequency synthesizer
US8223909B2 (en) * 2007-06-15 2012-07-17 Panasonic Corporation Digital sampling apparatuses and methods
US20090253398A1 (en) * 2008-04-04 2009-10-08 Sheehy Paul B Modulation and upconversion techniques
US7786771B2 (en) * 2008-05-27 2010-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Phase lock loop (PLL) with gain control
US7746187B2 (en) * 2008-06-02 2010-06-29 Panasonic Corporation Self-calibrating modulator apparatuses and methods
US7983643B2 (en) * 2008-07-03 2011-07-19 Panasonic Corporation Frequency demodulation with threshold extension
US20100009641A1 (en) * 2008-07-11 2010-01-14 Matsushita Electric Industrial Co.,Ltd. Digital rf phase control in polar modulation transmitters
US7848266B2 (en) 2008-07-25 2010-12-07 Analog Devices, Inc. Frequency synthesizers for wireless communication systems
US20100097150A1 (en) * 2008-10-16 2010-04-22 Keisuke Ueda Pll circuit
JPWO2011024323A1 (ja) * 2009-08-28 2013-01-24 株式会社 マクロスジャパン 携帯電話通信機能抑止装置
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US8339165B2 (en) * 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
JP2011151473A (ja) 2010-01-19 2011-08-04 Panasonic Corp 角度変調器、送信装置及び無線通信装置
CN102651649B (zh) * 2012-03-14 2014-06-18 北京航空航天大学 一种低相噪的微波宽带频率合成器设计方法
JP6331918B2 (ja) * 2014-09-19 2018-05-30 三菱電機株式会社 位相同期回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101910A (ja) * 1982-12-02 1984-06-12 Fujitsu Ltd 周波数変調器
US4746880A (en) 1987-02-06 1988-05-24 Digital Rf Solutions Corporation Number controlled modulated oscillator
GB2228840B (en) * 1989-03-04 1993-02-10 Racal Dana Instr Ltd Frequency synthesisers
US5028887A (en) * 1989-08-31 1991-07-02 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter
AU6643790A (en) * 1989-11-09 1991-06-13 Roger Reed Digital circuit for a frequency modulation and carrier synthesis in a digital radio system
US5247469A (en) 1991-05-23 1993-09-21 Proxim, Inc. Digital frequency synthesizer and method with vernier interpolation
JPH0763124B2 (ja) * 1993-02-24 1995-07-05 日本電気株式会社 直接デジタル周波数シンセサイザ
JPH06343041A (ja) * 1993-06-01 1994-12-13 Nippon Telegr & Teleph Corp <Ntt> シンセサイザ回路
FR2717971A1 (fr) * 1994-03-23 1995-09-29 Trt Telecom Radio Electr Dispositif de synthèse d'une forme de signal, poste émetteur et poste récepteur comprenant un tel dispositif.
JP2836526B2 (ja) * 1995-04-10 1998-12-14 日本電気株式会社 周波数シンセサイザ
JPH10242762A (ja) * 1997-02-21 1998-09-11 Kokusai Electric Co Ltd ダイレクトデジタルシンセサイザ発振器
US5952895A (en) * 1998-02-23 1999-09-14 Tropian, Inc. Direct digital synthesis of precise, stable angle modulated RF signal
PL1603872T3 (pl) * 2003-03-11 2011-09-30 Pharmacia Corp Krystaliczna sól chlorowodorku maleinianu S-[2-[(1-iminoetylo)amino]etylo]-2-metylo-L-cysteiny

Also Published As

Publication number Publication date
TW486872B (en) 2002-05-11
DE60036426D1 (de) 2007-10-25
DE60023526T2 (de) 2006-07-20
CN1211915C (zh) 2005-07-20
EP1619790A1 (de) 2006-01-25
ES2251370T3 (es) 2006-05-01
EP1214790A2 (de) 2002-06-19
KR100696756B1 (ko) 2007-03-19
ATE373337T1 (de) 2007-09-15
AU4010300A (en) 2000-10-04
WO2000055973A3 (en) 2000-12-28
JP4452410B2 (ja) 2010-04-21
KR20020010894A (ko) 2002-02-06
EP1619790B1 (de) 2007-09-12
JP2002539705A (ja) 2002-11-19
CN1347588A (zh) 2002-05-01
EP1214790B1 (de) 2005-10-26
ATE308159T1 (de) 2005-11-15
US6094101A (en) 2000-07-25
WO2000055973A2 (en) 2000-09-21
DE60023526D1 (de) 2005-12-01

Similar Documents

Publication Publication Date Title
DE60036426T2 (de) Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht
DE69938338T2 (de) Direct-digital-synthetisierer für winkelmodulation
DE10022486C1 (de) Digitaler Phasenregelkreis
DE60130841T2 (de) Phasendetektor
DE3856178T2 (de) Quotient-Phasenverschiebungs-Prozessor für digitale Phasenregelschleife
DE69535087T2 (de) Schaltungsanordnung zur Taktrückgewinnung
DE69027574T2 (de) Methode und Vorrichtung zur Taktrückgewinnung und Datensynchronisierung von zufälligen NRZ-Daten
DE102009052053B4 (de) Schaltung mit Mehrphasenoszillator
DE69824610T2 (de) Phasendetektor zur taktrückgewinnung von datensignalen
EP0406469B1 (de) Digitale Steuerschaltung für Abstimmsysteme
DE2645638C2 (de) Phasendetektor in einer phasenstarren Schleife
DE60031737T2 (de) Frequenzregelkreis
EP1433249A2 (de) Abgleichverfahren für eine nach dem zwei-punkt-prinzip arbeitende pll-schaltung und pll-schaltung mit einer abgleichvorrichtung
DE2543539A1 (de) Schaltungsanordnung zur rekonstruktion eines digitalen eingangssignals
DE3329269A1 (de) Schaltungsanordnung zum erzeugen von rechtecksignalen
DE19625185C2 (de) Präzisionstaktgeber
DE102006024471A1 (de) Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises
EP1198889B1 (de) Taktsignalgenerator
DE60305178T2 (de) Phasenregelschleife
DE102008045042B4 (de) Regelschleifensystem
DE2836723A1 (de) Zeitsteuerschaltung
DE4004195C2 (de) Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals
DE3906094A1 (de) Digitale phasen/frequenz-detektorschaltung
DE2619964A1 (de) Anordnung zur impuls-zeitlagekorrektur
DE69124904T2 (de) Einrichtung zur Ratenumwandlung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP