DE102005057448A1

DE102005057448A1 - Vorrichtung und Verfahren zum Erzeugen eines Hochfrequenzsignals

Info

Publication number: DE102005057448A1
Application number: DE102005057448A
Authority: DE
Inventors: Wolfgang Nikutta; Thomas Nirmaier
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2004-12-30
Filing date: 2005-12-01
Publication date: 2006-07-27
Also published as: US20060150047A1; CN1797001A

Abstract

Eine Vorrichtung zum Erzeugen eines Ausgangssignals, das eine höhere Freqeunz aufweist als ein erstes Signal, das von einem ersten externen Verbindungselement einer Testausrüstung empfangen wird, das einem ersten Kanal zugeordnet ist, und als ein zweites Signal, das an einem zweiten externen Verbindungselement der Testausrüstung empfangen wird, das einem zweiten Kanal zugeordnet ist, weist ein erstes Verbindungselement, das angepasst ist, um mit dem ersten externen Verbindungselement verbunden zu sein, und angepasst ist, um das erste Signal zu empfangen, ein zweites Verbindungselement, das angepasst ist, um mit dem zweiten Verbindungselement verbunden zu sein, und angepasst ist, um das zweite Signal zu empfangen, wobei das erste und das zweite Signal außer Phase sind, einen Ausgang, der mit dem zu testenden Bauelement verbunden werden soll, und eine passive Schaltung zum Kombinieren der an dem ersten und dem zweiten Verbindungselement empfangenen Signale in das Ausgangssignal und zum Bereitstellen des Ausgangssignals an dem Ausgang auf.

Description

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zum Erzeugen eines Ausgangssignals, das eine höhere Frequenz aufweist als ein empfangenes Eingangssignal. Insbesondere können die Vorrichtung und das Verfahren in Kombination mit einer Testausrüstung für die Frequenzverdopplung, -verdreifachung und n-fache Multiplikation digitaler Signale, die zum Testen eines Bauelements eingesetzt werden, verwendet werden.

Eine automatisierte Halbleitertestausrüstung, wie z. B. die HP 83000 (TM) von Hewlett-Packard oder die EXA 3000 (TM) und die Sapphire (TM) von Credence, wird in der Halbleiterindustrie weit verbreitet für die Entwurfsanalyse und die Charakterisierung von Vorrichtungen und während eines Herstellungstests eingesetzt. In digitalen ATEs (ATE = automated test equipment = automatisierte Testausrüstung) liefert das Testsystem einer Anzahl von Kanälen einen programmierbaren niedrigen Eingangspegel VIL (VIL = Voltage Input Low = Eingangsspannung niedrig) und einen hohen Eingangspegel VIH (VIH = Voltage Input High = hohe Eingangsspannung) und eine zugrunde liegende Zeitgebung dieser Spannungspegel. Üblicherweise ist jeder digitale Eingangsanschlussstift eines zu testenden Bauelements mit einem der Testerkanäle durch eine Lastplatte verbunden und der Test liefert dem zu testenden Bauelement (DUT = device under test) die Pegel und Zeitgebungen für den erforderlichen Test.

Jedes Testsystem weist eine spezifische obere Grenze für die minimale Periode auf, d. h. maximale Frequenz und Datenrate, z. B. 500 MHz oder 1 Gbit/s. Da Speicher- und Logikvorrichtungen immer schneller werden, übersteigen dieselben schnell den obersten Frequenzbereich von ATEs. Teuere neue Systeme müssen erworben werden, die einen Großteil der Gesamtkosten für ein Halbleitertesten bilden. Bisher wurde dieses Problem durch das Erwerben oder Mieten von ATEs mit einer größeren obersten Datenrate gelöst.

Für periodische Signale kann als Taktsignale eine Frequenzmultiplikation durch verzögerungsverriegelte Schleifen und phasenverriegelte Schleifen erzielt werden, wie in „CMOS Circuit Design, Layout and Simulation" (CMOS-Schaltungsentwurf, -layout und -simulation) von Baker, Li, Boyce, IEEE Press 1997 oder unter http://en.wikipedia.org/wiki/Phase-locked_loop beschrieben ist. Diese komplexen Schaltungen sind nicht nur groß und schwierig auf einer Lastplatte zu implementieren, sie benötigen außerdem eine bestimmte Zeit zum Einpendeln. Diese Lösung ist für Befehls- oder Datensignale unmöglich.

Es ist die Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zum Erzeugen eines Ausgangssignals bereitzustellen, die ein kostengünstiges Testen einer Vorrichtung ermöglichen.

Diese Aufgabe wird durch eine Vorrichtung gemäß Anspruch 1, einen Signalgenerator gemäß Anspruch 7, ein Verfahren gemäß Anspruch 14 oder eine Verwendung gemäß Anspruch 19 gelöst.

Gemäß einem ersten Aspekt stellt die vorliegende Erfindung eine Vorrichtung zum Erzeugen eines Ausgangssignals, das eine höhere Frequenz aufweist als ein erstes Signal, das von einem ersten externen Verbindungselement einer Testausrüstung empfangen wird, das einem ersten Signal zugeordnet ist, und als ein zweites Signal, das an einem zweiten externen Verbindungselement der Testausrüstung empfangen wird, das einem zweiten Kanal zugeordnet ist, bereit, die ein erstes Verbindungselement, das angepasst ist, um mit dem ersten externen Verbindungselement verbunden zu sein, und angepasst ist, um das erste Signal zu empfangen, ein zweites Verbindungselement, das angepasst ist, um mit dem zweiten externen Verbindungselement verbunden zu sein, und angepasst ist, um das zweite Signal zu empfangen, wobei das erste und das zweite Signal phasenverschoben in Bezug auf einander sind, einen Ausgang, der mit dem zu testenden Bauelement verbunden werden soll, und eine passive Schaltung zum Kombinieren der an dem ersten und dem zweiten Verbindungselement empfangenen Signale in das Ausgangssignal und zum Bereitstellen des Ausgangssignals an dem Ausgang aufweist.

Gemäß einem zweiten Aspekt stellt die vorliegende Erfindung einen Signalgenerator bereit, der eine Vorrichtung zum Erzeugen eines Ausgangssignals, einen ersten Treiber zum Bereitstellen des ersten Signals und einen zweiten Treiber zum Bereitstellen des zweiten Signals aufweist.

Gemäß einem dritten Aspekt stellt die vorliegende Erfindung ein Verfahren zum Erzeugen eines Ausgangssignals, das eine höhere Frequenz aufweist als ein erstes Signal, das von einer Testausrüstung empfangen wird, das einem ersten Kanal zugeordnet ist, und als ein zweites Signal, das von der Testausrüstung empfangen wird, das einem zweiten Kanal zugeordnet ist, bereit, das die Schritte eines Empfangens des ersten Signals an einem ersten Eingang, eines Empfangens eines zweiten Signals an einem zweiten Eingang, wobei das erste und das zweite Phasensignal phasenverschoben in Bezug aufeinander sind, eines Kombinierens der an dem ersten und dem zweiten Eingang empfangenen Signale durch ein Verwenden einer passiven Schaltung in ein Ausgangssignal und eines Bereitstellens des Ausgangssignals an einem Ausgang, der angepasst ist, um mit einem zu testenden Bauelement verbunden zu sein, aufweist.

Gemäß einem vierten Aspekt stellt die vorliegende Erfindung einen Gebrauch einer passiven Schaltung bereit, die einen ersten Eingang, einen zweiten Eingang und einen Ausgang aufweist, wobei der Ausgang ein Ausgangssignal bereit stellt, das eine Kombination von Eingangssignalen ist, die an den ersten und den zweiten Eingang angelegt werden, und das eine höhere Frequenz aufweist als die Eingangssignale, zum Erhöhen der Frequenz von Signalen, die an einem ersten und einem zweiten Kanal einer Testausrüstung bereitgestellt werden, indem der erste Eingang mit dem ersten Kanal und der zweite Eingang mit dem zweiten Kanal verbunden wird.

Gemäß der vorliegenden Erfindung wird die Frequenzgrenze einer Testausrüstung durch ein Verbinden von zwei oder mehr Testerkanälen mit einem entsprechend entworfenen Netz auf einer Lastplatte und eine geeignete Zeitgebung der Testkanäle übertroffen. Die vorliegende Erfindung erlaubt eine Frequenzmultiplikation für digitale Signale mit Widerstandsnetzen. Ein Vorteil der vorliegenden Erfindung besteht darin, dass die Bandbreite eines beliebigen digitalen Signals, und nicht nur die Bandbreite periodischer Signale erhöht werden kann.

Die vorgeschlagene Lösung besitzt das Potential, Vorrichtungen, die eine sehr hohe Datenrate erfordern, mit einer langsamen automatisierten Testausrüstung zu testen, die nicht in der Lage ist, derartige Hochfrequenzsignale zu erzeugen. Der erfindungsgemäße Ansatz erlaubt eine Wiederverwendung einer Testausrüstung für den Test neu entwickelter Hochgeschwindigkeitsvorrichtungen durch die Verwendung einer passiven Schaltung. So ist es nicht nötig, eine neue Testausrüstung oder einen neuen Fertigungszyklus zu erwerben. Die vorgeschlagene Vorrichtung zum Erzeugen eines Hochfrequenzsignals ist ohne Weiteres mit passiven Elementen, wie z. B. Widerständen, zu implementieren und vermeidet die Verwendung großer und teuerer aktiver Komponenten.

Gemäß einem Ausführungsbeispiel wird eine Frequenzmultiplikation durch die Hinzufügung von Testkanälen mit einer geeigneten Zeitgebung durch ein Widerstandsnetz erzielt. Eine Signalintegrität ist eines der grundlegenden Probleme bei Kommunikationen mit hoher Bandbreite. Wenn ein Signal, das sich durch eine Übertragungsleitung zu dem Empfänger bewegt, durch ein Impedanzdiskontinuität läuft, wird ein Teil des Signals reflektiert und bewirkt eine Signalverschlechterung, wie in „High-speed signal propagation" (Hochgeschwindigkeitssignalausbreitung) von Johnson, Graham, Prentice-Hall, 2003 oder unter http://www.ece.umd.edu/ courses/enee759h.S2003/references/signaling tutorial.pdf beschrieben ist. Diese Verschlechterung kann zu Bitfehlern führen. Das vorgeschlagene Widerstandsnetz vermeidet Impedanzdiskontinuitäten und dadurch Bitfehler.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
1A eine schematische Ansicht einer Vorrichtung zum Erzeugen eines Ausgangssignals gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
1B eine schematische Ansicht einer Vorrichtung zum Erzeugen eines Ausgangssignals gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
2 ein Zeitdiagramm, das die Zeitgebung und den Pegel von Signalen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt.
3 ein Zeitdiagramm, das die Zeitgebung und den Pegel von Signalen gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
4 eine Tabelle, die Logikpegel für Eingangssignale gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
5 ein Flussdiagramm, das ein Verfahren zum Erzeugen eines Ausgangssignals gemäß einem Ausführungsbeispiel der vorliegenden Erfindung beschreibt;
6 eine schematische Ansicht einer Testvorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
7 ein Zeitdiagramm, das die Zeitgebungen und Pegel von Signalen gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt.
In der folgenden Beschreibung der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung werden gleiche oder ähnliche Bezugszeichen für ähnliche Elemente verwendet, die in unterschiedlichen Figuren gezeigt sind, wobei eine wiederholte Beschreibung dieser Elemente weggelassen wird.
1A zeigt eine schematische Ansicht einer Vorrichtung 100 zum Erzeugen eines Ausgangssignals gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Neben der Vorrichtung 100 zum Erzeugen eines Ausgangsignals zeigt 1A einen ersten Kanal 102 und einen zweiten Kanal 104 einer automatisierten Testausrüstung (die Testausrüstung ist in 1A nicht gezeigt) und ein zu testendes Bauelement 106.
Der erste Testkanal 102 weist einen Treiber DRV1 und eine Treiberimpedanz R5 auf. Der erste Kanal 102 ist konfiguriert, um ein erstes Signal zu erzeugen, das durch die Vorrichtung 100 an einem ersten externen Verbindungselement empfangen wird. Entsprechend weist der zweite Kanal 104 einen zweiten Treiber DRV2 und eine Treiberimpedanz R6 auf und ist konfiguriert, um ein zweites Signal 114 zu erzeugen, das durch die Vorrichtung 100 an einem zweiten Verbindungselement empfangen wird. Die Vorrichtung 100 ist konfiguriert, um die Eingangssignale 112, 114 zu kombinieren und ein Ausgangssignal 116 zu erzeugen und an das zu testende Bauelement 106 zu liefern. In 1A ist das zu testende Bauelement durch einen Empfänger dargestellt, der einen Abschlusswiderstand R4 aufweist, der mit Masse verbunden ist. Für die vorliegende Erfindung ist es nicht nötig, dass das zu testende Bauelement DUT den Abschlusswiderstand R4 aufweist. Eine Signalleitung zum Verbinden der Vorrichtung 100 mit dem zu testenden Bauelement kann ein Kopplungselement aufweisen, das Signalreflexionen vermeidet.
Gemäß diesem Ausführungsbeispiel weist die Vorrichtung 100 einen ersten Widerstand R1 124, einen zweiten Widerstand R2 126 und einen dritten Widerstand R3 128 auf. Der erste, zweite und dritte Widerstand 124, 126, 128 weisen einen gemeinsamen Verbindungspunkt 122 auf, wobei der gemeinsame Verbindungspunkt 122 angepasst ist, um das erste und das zweite Signal 112, 114 zu kombinieren, um das Ausgangssignal 116 zu erzeugen. Der erste Widerstand 124 verbindet das erste Verbindungselement der Vorrichtung 100 mit dem Verbindungspunkt 122, der zweite Widerstand 126 verbindet das zweite Verbindungselement der Vorrichtung 100 mit dem Verbindungspunkt 122 und der dritte Widerstand verbindet den Ausgang der Vorrichtung 100 mit dem Verbindungspunkt 122. Alternativ kann eine beliebige andere Anordnung von Widerständen, die zum Kombinieren der Signale 112, 114 geeignet ist, ausgewählt werden.
Gemäß diesem Ausführungsbeispiel wird eine Frequenzverdopplung durch ein Verbinden der beiden Kanäle 102, 104 mit einem Leistungsteiler, der durch die Widerstände 124, 126, 128 der Vorrichtung 100 realisiert ist, erzielt. Frequenzverdopplung bedeutet, dass das Ausgangssignal 116 der Vorrichtung 100 doppelt so viele Flanken aufweist wie die Eingangssignale 112, 114. Gemäß diesem Ausführungsbeispiel beträgt die Impedanz der gesamten Schaltung 50 Ω. Alternativ kann die Vorrichtung 100 auf jede beliebige andere Impedanz angepasst werden. Um Impedanzdiskontinuitäten zu vermeiden, ist das Widerstandsnetz der Vorrichtung 100 sorgfältig entworfen und die Impedanz der Treiber der Tester wird berücksichtigt. Gemäß diesem Ausführungsbei spiel weisen der erste, der zweite und der dritte Widerstand 124, 126, 128 einen Widerstandswert von 16,6 Ω auf. Die Widerstände R5, R6 der Kanäle der Testausrüstung 102, 104 sowie der Widerstand R4 des zu testenden Bauelements 106 weisen einen Widerstandswert von 50 Ω auf.
Die in 1A gezeigte Schematik der Vorrichtung 100 ist ein generisches Beispiel. Es kann durch jede beliebige Art von Widerstandsnetzen ersetzt werden, die die erforderliche Impedanz von 50 Ω bei diesem Ausführungsbeispiel bereitstellen.
Alternativ kann der Aufbau der Vorrichtung 100 auch durch ein Netz mit zwei separaten Übertragungsleitungen ersetzt werden. Gemäß einem derartigen Ausführungsbeispiel kann, wie in 1B gezeigt ist, der erforderliche Signalverlauf an dem zu testenden Bauelement durch ein Fly-By geeignet zeitlich geplanter Signale von getrennten Testerkanälen 102a, 104a erzielt werden. Zwei getrennte Übertragungsleitungen bedeutet, dass die zwei Testerkanäle 102a, 104a mittels zweier getrennter Übertragungsleitungen 112a, 114a zu dem DUT geführt werden. Die beiden getrennten Übertragungsleitungen 112a, 114a werden so nahe an das DUT wie möglich gebracht. Die Signale der zwei oder alternativ einer Mehrzahl von Testerkanälen überlagern sich in einer Übertragungsleitung 116a. Insbesondere bedeutet „Fly-By", dass das Signal des Treibers DRV1 des ersten Kanals 102a nicht durch das DUT 106a abgeschlossen wird, sondern an dem DUT 106a vorbei zu dem Empfänger REC2 des zweiten Kanals 104a „fliegt" und in dem Empfänger REC2 abgeschlossen wird.
Das Widerstandsnetz der Vorrichtung 100 arbeitet wie ein Leistungsteiler. Dies bedeutet, dass an den Widerständen der Vorrichtung 100 ein Spannungsabfall vorliegt. Wenn das erste Signal 112 des ersten Kanals auf einem hohen Spannungspegel ist, liegt ein Spannungsabfall entlang des ersten Widerstands 124 und des dritten Widerstands 128 zusätzlich zu einem Spannungsabfall an dem Widerstand R5 des ersten Kanals 102 und dem Widerstand R4 des zu testenden Bauelements 106 vor. Wenn der erste Kanal 102 einen hohen Spannungspegel treibt und der zweite Kanal 104 einen niedrigen Spannungspegel treibt, liegt ein zusätzlicher Spannungsabfall von dem Verbindungspunkt 122 entlang des zweiten Widerstands 126 der Vorrichtung 100 und des Widerstands R6 des zweiten Kanals 104 vor.
Ein Ausgangssignal 116 mit einer doppelten Frequenz oder einer halben Zykluszeit tck, verglichen mit den Eingangssignalen 112, 114, wird durch ein Setzen beider Treiber DRV1, DRV2 auf den beiden Kanälen 102, 104 auf einen Arbeitszyklus von 75 % und ein Setzen einer Verzögerung von tck/2 zwischen den Signalen erzielt.
2 zeigt eine Zeitgebungskonfiguration des ersten und des zweiten Eingangssignals 112, 114, die zu einem Ausgangssignal 116 mit einer doppelten Frequenz verglichen mit den Eingangssignalen 112, 114 führen. 2 zeigt die Erzeugung eines Taktsignals 116 mit 1 GHz aus zwei Eingangssignalen 112, 114 mit 500 MHz. Das erste und das zweite Eingangssignal 112, 114 weisen beide einen Arbeitszyklus von 75 % auf. Das zweite Signal 114 wird um eine Viertelzykluszeit verglichen mit dem ersten Signal 112 verzögert. Das erste und das zweite Signal 112, 114 weisen beide einen Niederspannungspegel bei 0 V und einen Hochspannungspegel bei 1 V auf. Aufgrund der Vorrichtung 100 zum Erzeugen eines Ausgangssignals weist das Ausgangssignal 116 einen Niederspannungspegel von 214 mV und einen Hochspannungspegel von 480 mV auf. Obwohl bei diesem Ausführungsbeispiel Bezug auf bestimmte Spannungspegel genommen wurde, ist klar, dass beliebige andere Spannungspegel ausgewählt werden können, solange die Spannungspegel der Treiber entsprechend dem gegebenen Widerstandsnetz und den an dem DUT erforderlichen Pegeln korrigiert werden.
Eine Frequenzverdreifachung kann durch drei Kanäle und einen Dreiwege-Leistungsteiler erzielt werden. Bei dem in 1A gezeigten Ausführungsbeispiel kann eine Frequenzverdreifachung durch zusätzliches Beinhalten eines dritten Kanals in der Vorrichtung zum Erzeugen eines Ausgangssignals erzielt werden, die dann ein drittes Verbindungselement zum Empfangen eines dritten Eingangssignals von dem dritten Kanal und einen weiteren Widerstand zum Verbinden des dritten Eingangssignals mit dem Verbindungspunkt 122 aufweist. Der Vorteil einer Frequenzverdreifachung besteht darin, dass die Testerkanäle mit einem Arbeitszyklus von 50 % getrieben werden können, d. h. es liegt ein größerer Spielraum mit großen Anstiegs- und Abfallszeiten für den resultierenden Signalverlauf vor.
3 zeigt entsprechende Signalverläufe für einen Aufbau mit drei Testerkanälen 112, 114, 315, um ein Taktausgangssignal 116 mit 1 GHz aus drei Signalen 112, 114, 315 mit 333 MHz zu synthetisieren. Verglichen mit dem ersten Signal 112 ist das zweite Signal 114 um 2/3 tck verzögert und das dritte Signal 315 ist um 1/3 tck verzögert.
Die Zeitgebung der Eingangssignale 112, 114, 315 kann derart ausgewählt werden, dass eine sehr entspannte Zeitgebung für die Treiber der Kanäle zum Erzielen eines logisch hohen Pegels oder eines logisch niedrigen Pegels an dem Ausgangssignal 116 erzielt werden kann.
4 zeigt mögliche Kombinationen von drei Eingangssignalen von den Treibern DRV1, DRV2, DRV3, die für eine Frequenzverdreifachung verwendet werden können. Ferner sind mögliche Ausgangspegel (DUT-Pegel), die für das zu testende Bauelement bereitgestellt werden, gezeigt. Die entspannteste Zeitgebung für die Treiber kann durch ein Verwenden eines DUT-Pegels 1 für den Niederspannungspegel VIL und eines DUT-Pegels 2 für den Hochspannungspegel VIH erzielt werden. Zum Treiben des DUT von VIH zu VIL muss nur einer der Testertreiber DRV1, DRV2, DRV3 umschalten. In einem nächsten Zyklus schaltet ein weiterer um, usw.
In den vorherigen Ausführungsbeispielen wurden eine Frequenzverdopplung und eine Frequenzverdreifachung beschrieben. Im Folgenden werden die allgemeinen Regeln, um eine n-fache Frequenzmultiplikation mit einem Widerstandsnetz mit n unabhängigen Kanälen mit einer niedrigeren Bandbreite als der Bandbreite des erwünschten Ausgangssignals zu erzielen, beschrieben. 5 zeigt ein schematisches Flussdiagramm eines Verfahrens zum Erzeugen eines Ausgangssignals, das eine höhere Frequenz aufweist als Eingangssignale. Bei einem ersten Schritt 540 werden die Zeitgebungen und Pegel der Testausrüstungssignale berechnet. Die Zeitgebung der Testausrüstungssignale hängt von der Anzahl verwendeter Kanäle und von dem erforderlichen Faktor der Frequenzmultiplikation ab. Für eine n-fache Frequenzmultiplikation gibt es 2ⁿ (VIH, VIL) Kombinationen für n Treiber und die gleiche Anzahl von Pegeln, bei einer Kombination mit einem Widerstandsnetz. Nur zwei Spannungspegel wie VIH und VIL an dem zu testenden Bauelement werden benötigt. Durch ein Verwenden der gleichen Pegel VIH, VIL für alle Testertreiber reduziert sich die Anzahl möglicher Pegel an dem zu testenden Bauelement auf n + 1, es gibt jedoch noch 2ⁿ Kombinationen von (VIH, VIL), um dies zu erzielen. Von all diesen Kombinationen werden diejenigen ausgewählt, die zu der entspanntesten Zeitgebung für die Treiber führen. Diese sind diejenigen, bei denen der gleiche Pegel am häufigsten erscheint, wie bei dem in 4 beschriebene Ausführungsbeispiel zu sehen ist. In dem allgemeinen Fall einer n-fachen Multiplikation sollten die Kombinationen für den VIH- und den VIL-Pegel derart ausgewählt werden, dass eine Hälfte der Treiber VIH treibt und die andere Hälfte VIL treibt. Die Zeitgebung kann z. B. derart bestimmt werden, dass eine Hälfte der Signale plus 1 auf einem hohen Pegel zum Treiben eines hohen Ausgangssignals VIH ist und eine Hälfte der Signale plus 1 auf einem niedrigen Pegel zum Treiben eines niedrigen Ausgangssignals VIL ist.
Für ein ungerades n kann der Arbeitszyklus der Treibersignale als 50 % ausgewählt werden. Für ein gerades n kann ein Arbeitszyklus von mehr als 50 %, wie z. B. 75 %, nicht vermieden werden.
Die erforderlichen Pegel der Testausrüstungssignale hängen von der Vorrichtung zum Erzeugen eines Ausgangssignals ab. Die Signalpegel an dem zu testenden Bauelement werden durch das Widerstandsnetz in der Vorrichtung in Bezug auf ein direktes Treiben ohne ein Widerstandsnetz reduziert. Trotzdem kann diese Reduzierung durch ein Treiben größerer Signale von dem Testertreiber ausgeglichen werden, um den erforderlichen Signalpegel an dem zu testenden Bauelement zu erzielen. Pegel können außerdem willkürlich zu einem höheren oder niedrigeren VIH und VIL verschoben werden, indem die Pegel der Treiber verschoben werden, solange der Hub aller Treiber gleich ist.
Die Berechnung 540 kann automatisch in einem separaten Block zum Berechnen durchgeführt werden, der Teil der Testausrüstung oder ein separater Block sein kann. Der Berechnungsblock kann es einem Benutzer erlauben, einen Multiplikationsfaktor auszuwählen, der eine Beziehung zwischen den Taktperioden der Eingangssignale und der Taktperiode des Ausgangssignals definiert, und es dem Benutzer erlauben, einen erforderlichen Spannungspegel an dem zu testenden Bauelement auszuwählen.
Der Block zum Berechnen kann konfiguriert sein, um die Zeitgebung des ersten und des zweiten Signals abhängig von dem ausgewählten Multiplikationsfaktor zu berechnen. Alternativ kann die Berechnung durch den Benutzer durchgeführt werden und danach führt der Benutzer die notwendigen Auswahlen durch, d. h. wählt die geeigneten Zeitgebungen, Verzögerungen und Pegel der unterschiedlichen Kanäle der Testausrüstung, die zum Erzeugen der Eingangssignale für die Vorrichtung zum Erzeugen eines Ausgangssignals verwendet wird, aus.
Bei einem nächsten Schritt 542 werden die Testausrüstungssignale, die als eine Eingabe für die Vorrichtung zum Erzeugen eines Ausgangssignals verwendet werden, erzeugt. Üblicherweise wird die Erzeugung durch eine Testausrüstung durchgeführt, die geeignete Kanäle bereitstellt.
Ferner werden in einem folgenden Schritt 544 die Testausrüstungssignale mittels einer Vorrichtung zum Erzeugen eines Ausgangssignals zusammengeführt. Die Signale können durch eine beliebige Art von Kombination, wie z. B. Überlagerung, Überlappung oder Mischen der Eingangssignale, zusammengeführt werden. In einem folgenden Schritt zum Bereitstellen 546 wird das Ausgangssignal, das durch die Vorrichtung zum Erzeugen eines Ausgangssignals erzeugt wird, an das zu testende Bauelement geliefert.
6 zeigt eine schematische Ansicht eines weiteren Ausführungsbeispiels einer Vorrichtung 100 zum Erzeugen eines Ausgangssignals in Kombination mit einer Testausrüstung. Die Vorrichtung 100 zum Erzeugen eines Ausgangssignals ist mit einer Testausrüstung 601 verbunden, die einen ersten und einen zweiten Treiber DRV1, DRV2 zum Bereitstellen eines ersten und eines zweiten Eingangssignals an die Vorrichtung 100 aufweist. Die Vorrichtung 100, die einen ersten, einen zweiten und einen dritten Widerstand aufweist, wie in 1A beschrieben ist, liefert ein Ausgangssignal an ein zu testendes Bauelement 106. Gemäß diesem Ausführungsbeispiel werden die Treiber DRV1, DRV2 durch eine Berechnungsblock oder eine Steuereinheit 630 gesteuert, der/die konfiguriert ist, um die Zeitgebung und die Pegel der Signale, die durch die Testausrüstung 601 erzeugt werden, zu berechnen, um einen erwünschten Signalverlauf mit hoher Bandbreite an dem zu testenden Bauelement zu erzielen. Die automatisierte Testausrüstung 601 weist zwei oder mehr unabhängige Kanäle auf. Die Steuereinheit 630 kann angepasst sein, um den ersten und den zweiten Treiber derart zu steuern, dass eine Zeitgebung des ersten und des zweiten Signals derart ist, dass die Taktperiode des Ausgangssignals ein Vielfaches der Frequenz des ersten und des zweiten Signals ist.
Das Widerstandsnetz, das durch die Widerstände R1, R2, R3 der Vorrichtung 100 gebildet wird, ist konfiguriert, um die Kanäle der Testausrüstung 601 zusammenzuführen und dem zu testenden Bauelement die erwünschten Signalverläufe zu liefern.
Das Widerstandsnetz der Vorrichtung 100 muss die gemeinsame Impedanzumgebung mit einer Impedanz Z für alle übertragenen Signale beliefern. Für einen Stern-Typ-Leistungsteiler, wie in 6 gezeigt ist, bedeutet dies, dass die Widerstände R1, R2, R3 Werte von Z/(n + 1) aufweisen. Andere Konfigurationen des Widerstandsnetzes sind auch möglich, z. B. zur Verbindung von vier Kanälen durch ein anfängliches Verbinden eines Kanals 1 und eines Kanals 2, ein Verbinden eines Kanals 3 und eines Kanals 4 und ein darauffolgendes Verbinden dieser beiden wiederum in einer baumartige Weise.
Gemäß einem weiteren Ausführungsbeispiel weist die Vorrichtung eine Verzögerungsleitung zum Verzögern eines oder einer Mehrzahl der Eingangssignale, um die erforderliche Zeitgebung zu erzielen, auf. Alternativ kann die Vorrichtung nur ein einzelnes Eingangssignal empfangen und leitet die weiteren erforderlichen Signale von dem einen Eingangssignal durch ein Verwenden der Verzögerungsleitung her.
7 zeigt Signalverläufe für einen Aufbau mit drei Testerkanälen. Die Signale 712, 714, 715 der drei Testerkanäle werden in ein zusammengeführtes Signal 716 kombiniert, das einem erforderlichen Signal 716' an dem DUT entspricht. Das Ausführungsbeispiel zeigt, dass der erfindungsgemäße Ansatz für alle digitalen Signale wie Befehlssignale oder Datensignale verwendbar ist. Ein periodisches Signal wie ein Takt kann durch eine Überlagerung phasenverschobener Kopien eines langsameren Takts erzeugt werden. Um komplexere Signale zu erzeugen, kann ein „Berechnungsblock" verwen det werden, um die nötigen Signale 712, 714, 715 zu berechnen. In 5 ist das Signal 716' das erforderliche Signal an dem DUT, die Signale 712, 714, 715 sind Signale von drei Treiberkanälen, wobei die Flanken gemäß einem Algorithmus platziert werden, um das erforderliche Signal 716 zu erzeugen, das ein Ergebnis eines Zusammenführens der Signale 712, 714, 715 mittels eines geeigneten Widerstandsnetzes ist. Die in 7 gezeigten Spannungspegel sind noch nicht eingestellt. Die Pegelberechnung hängt von den DUT-Pegeln und dem Widerstandsaufbau ab.
Die Flankenplatzierung auf den Signalen 712, 714, 715 ist ein wichtiger Schritt bei der Berechnung der Signale 712 714, 715. Je größer die Anzahl von Flanken pro Zeit ist, desto höher ist die Bandbreite des erforderlichen Signals 716.
Obwohl die Ausführungsbeispiele Eintaktsignale beschreiben, ist offensichtlich, dass das beschriebene Verfahren zur Frequenzmultiplikation für Differentialsignale und für Strommodensignale verwendet werden kann.
Während diese Erfindung in Bezug auf mehrere bevorzugte Ausführungsbeispiele beschrieben wurde, gibt es Abänderungen, Permutationen und Äquivalente, die in den Schutzbereich dieser Erfindung fallen. Es sollte auch angemerkt werden, dass es viele alternative Weisen zum Implementieren der Verfahren und Zusammensetzungen der vorliegenden Erfindung gibt. Es ist deshalb beabsichtigt, dass die folgenden Patentansprüche als alle derartigen Abänderungen, Permutationen und Äquivalente, die in die wahre Wesensart und den Schutzbereich der vorliegenden Erfindung fallen, umfassend interpretiert werden sollen.
Die folgende Liste von Bezugszeichen kann in Verbindung mit den Figuren verwendet werden.

100: Vorrichtung zum Erzeugen eines Ausgangssig
: nals
102, 102a: erster Kanal
104, 104a: zweiter Kanal
112, 112a: erstes Signal
114, 114a: zweites Signal
116,116a: Ausgangssignal
106: zu testendes Bauelement
124, 126, 128: Widerstände
315: drittes Eingangssignal
515: Berechnungsschritt
542: Erzeugungsschritt
544: Zusammenführungsschritt
546: Bereitstellungsschritt
601: Testausrüstung
630: Berechnungseinheit
712: erstes Signal
714: zweites Signal
716: Ausgangssignal
716': erforderliches Signal

Claims

Vorrichtung (100) zum Erzeugen eines Ausgangssignals, das eine höhere Frequenz aufweist als ein erstes Signal (112), das von einem ersten externen Verbindungselement einer Testausrüstung empfangen wird, das einem ersten Kanal (102) zugeordnet ist, und als ein zweites Signal (114), das an einem zweiten externen Verbindungselement der Testausrüstung empfangen wird, das einem zweiten Kanal (104) zugeordnet ist, mit folgenden Merkmalen: einem ersten Verbindungselement, das angepasst ist, um mit dem ersten externen Verbindungselement verbunden zu sein, und angepasst ist, um das erste Signal zu empfangen; einem zweiten Verbindungselement, das angepasst ist, um mit dem zweiten externen Verbindungselement verbunden zu sein, und angepasst ist, um das zweite Signal zu empfangen, wobei das erste und das zweite Signal phasenverschoben in Bezug aufeinander sind; einem Ausgang, der mit einem zu testenden Bauelement (106) verbunden werden soll; und einer passiven Schaltung zum Kombinieren der an dem ersten und dem zweiten Verbindungselement empfangenen Signale in das Ausgangssignal und zum Bereitstellen des Ausgangssignals an dem Ausgang.
Vorrichtung (100) gemäß Anspruch 1, bei der die passive Schaltung ein Widerstandsnetz ist, das angepasst ist, um eine gemeinsame Impedanz für die Signale, die von der Testausrüstung empfangen werden, und für das Ausgangssignal bereitzustellen.
Vorrichtung (100) gemäß Anspruch 2, bei der das Widerstandsnetz einen ersten Widerstand zum Verbinden des ersten Verbindungselements mit einem gemeinsamen Verbindungspunkt (122); einen zweiten Widerstand zum Verbinden des zweiten Verbindungselements mit dem gemeinsamen Verbindungspunkt; und einen dritten Widerstand zum Verbinden des dritten Verbindungselements mit einem gemeinsamen Verbindungspunkt aufweist.
Vorrichtung (100) gemäß Anspruch 3, bei der ein Widerstandswert R des ersten, zweiten und dritten Widerstands durch die Gleichung R = Z/(n + 1) definiert ist, wobei Z die Impedanz für alle übertragenen Signale ist und n ein Frequenzmultiplikationsfaktor ist.
Vorrichtung (100) gemäß einem der Ansprüche 1 bis 4, bei der die passive Schaltung ein Netz ist, das eine erste Übertragungsleitung (112a), die mit dem ersten Verbindungselement verbunden ist, und eine zweite Übertragungsleitung (114a), die mit dem zweiten Verbindungselement verbunden ist, aufweist, wobei die Übertragungsleitungen derart angeordnet sind, dass die Ausgabe durch ein Fly-By des ersten und des zweiten Signals erzielt wird.
Vorrichtung (100) gemäß einem der Ansprüche 1 bis 5, bei der die passive Schaltung eine Verzögerungsleitung zum Verzögern des ersten Signals oder des zweiten Signals aufweist.
Signalgenerator mit folgenden Merkmalen: einer Vorrichtung (100) gemäß einem der Ansprüche 1 bis 6; einem ersten Treiber (DRV1) zum Bereitstellen des ersten Signals; und einem zweiten Treiber (DRV2) zum Bereitstellen des zweiten Signals.
Signalgenerator gemäß Anspruch 7, der ferner eine Steuereinheit aufweist, die angepasst ist, um den ersten und den zweiten Treiber derart zu steuern, dass eine Zeitgebung des ersten und des zweiten Signals derart ist, dass die Taktperiode des Ausgangssignals ein Vielfaches der Frequenz des ersten und des zweiten Signals ist.
Signalgenerator gemäß Anspruch 8, bei dem ein Multiplikationsfaktor, der die Beziehung zwischen den Taktperioden der Eingangssignale und der Taktperiode des Ausgangssignals definiert, durch einen Benutzer auswählbar ist.
Signalgenerator gemäß Anspruch 9, bei dem die Steuereinheit konfiguriert ist, um die Zeitgebung des ersten und des zweiten Signals abhängig von dem ausgewählten Multiplikationsfaktor zu berechnen.
Signalgenerator gemäß Anspruch 9 oder 10, bei dem das Ausgangssignal ein digitales Signal ist, und bei dem die Steuereinheit konfiguriert ist, um Flanken des ersten und des zweiten Signals derart zu platzieren, dass die Kombination des ersten und des zweiten Signals das digitale Signal bereitstellt.
Signalgenerator gemäß Anspruch 11, bei dem das digitale Signal ein nichtperiodisches Signal ist, und bei dem eine Bandbreite des digitalen Signals höher ist als eine Bandbreite des ersten und des zweiten Signals.
Signalgenerator gemäß einem der Ansprüche 9 bis 12, bei dem die Steuereinheit konfiguriert ist, um einen Spannungspegel des ersten und des zweiten Signals derart zu berechnen, dass ein Spannungspegel des Ausgangssignals einem erforderlichen Spannungspegel an dem zu testenden Bauelement (106) entspricht.
Verfahren zum Erzeugen eines Ausgangssignals (116), das eine höhere Frequenz aufweist als ein erstes Signal (112), das von einer Testausrüstung empfangen wird, das einem ersten Kanal (102) zugeordnet ist, und als ein zweites Signal (114), das von der Testausrüstung empfangen wird, das einem zweiten Kanal (104) zugeordnet ist, mit folgenden Schritten: Empfangen des ersten Signals an einem ersten Eingang; Empfangen eines zweiten Signals an einem zweiten Eingang, wobei das erste und das zweite Signal phasenverschoben zueinander sind; Kombinieren der an dem ersten und dem zweiten Eingang empfangenen Signale durch ein Verwenden einer passiven Schaltung in ein Ausgangssignal; und Bereitstellen des Ausgangssignals an einem Ausgang, der angepasst ist, um mit einem zu testenden Bauelement (106) verbunden zu sein.
Verfahren gemäß Anspruch 14, das ferner einen Schritt eines Bestimmens von Zeitgebungen des ersten und des zweiten Signals und einen Schritt eines Erzeugens des ersten und des zweiten Signals gemäß den berechneten Zeitgebungen aufweist.
Verfahren gemäß Anspruch 15, bei dem der Schritt des Bestimmens der Zeitgebungen von einem Multiplikations faktor abhängt, derart, dass ein Arbeitszyklus der empfangenen Signale in dem Fall eines geraden Multiplikationsfaktors größer ist als eine Hälfte einer Taktperiode und der Arbeitszyklus des empfangen Signals in dem Fall eines ungeraden Multiplikationsfaktors eine Hälfte der Taktperiode ist.
Verfahren gemäß Anspruch 15 oder 16, bei dem der Schritt des Bestimmens von der Anzahl n von Signalen, die kombiniert werden sollen, abhängt, derart, dass die Phase der Signale um 1/n mal die Taktperiode verschoben wird.
Verfahren gemäß einem der Ansprüche 15 bis 17, bei dem die Zeitgebung derart bestimmt wird, dass eine Hälfte der Signale plus 1 auf einem hohen Pegel zum Treiben eines hohen Ausgangssignals ist und eine Hälfte der Signale plus 1 auf einem niedrigen Pegel zum Treiben eines niedrigen Ausgangssignals ist.
Verwendung einer passiven Schaltung, die einen ersten Eingang, einen zweiten Eingang und einen Ausgang aufweist, wobei der Ausgang ein Ausgangssignal bereitstellt, das eine Kombination von Eingangssignalen ist, die an den ersten und den zweiten Eingang angelegt werden, und das eine höhere Frequenz aufweist als die Eingangssignale, zum Erhöhen der Frequenz der Signale, die auf einem ersten und einem zweiten Kanal einer Testausrüstung bereitgestellt werden, indem der erste Eingang mit dem ersten Kanal und der zweite Eingang mit dem zweiten Kanal verbunden wird.