DE10132668A1 - Halbleitervorrichtung mit definierter Eingangs- /Ausgangsblockgröße und Verfahren zu deren Entwicklung - Google Patents

Halbleitervorrichtung mit definierter Eingangs- /Ausgangsblockgröße und Verfahren zu deren Entwicklung

Info

Publication number
DE10132668A1
DE10132668A1 DE10132668A DE10132668A DE10132668A1 DE 10132668 A1 DE10132668 A1 DE 10132668A1 DE 10132668 A DE10132668 A DE 10132668A DE 10132668 A DE10132668 A DE 10132668A DE 10132668 A1 DE10132668 A1 DE 10132668A1
Authority
DE
Germany
Prior art keywords
input
blocks
output
pads
internal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10132668A
Other languages
English (en)
Other versions
DE10132668B4 (de
Inventor
Tsuyoshi Ohno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE10132668A1 publication Critical patent/DE10132668A1/de
Application granted granted Critical
Publication of DE10132668B4 publication Critical patent/DE10132668B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

In der Halbleitervorrichtung mit einem internen Schaltkreis, der in einem internen Schaltkreisbereich (1) vorgesehen ist, sind Eingangs-/Ausgangsblöcke (2a) in Eingangs-/Ausgangsbereichen (2) vorgesehen, welche den internen Schaltkreisbereich umgeben, wobei jeder der Eingangs-/Ausgangsblöcke durch eine erste leitfähige Schicht (5) mit dem internen Schaltkreis verbunden ist; und Pads (3) in Außenbereichen der Eingangs-/Ausgangsbereiche vorgesehen sind, wobei jedes der Pads durch eine zweite leitfähige Schicht (6) mit einem der Eingangs-/Ausgangsblöcke verbunden ist, wobei die Konfiguration jedes der Eingangs-/Ausgangsblöcke ungeachtet des Rastermaßes der Pads bestimmt ist, die Anzahl der Zeilen der Eingangs-/Ausgangsblöcke in den Eingangs-/Ausgangsbereichen in Übereinstimmung mit dem Rastermaß der Pads geändert ist.

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrich­ tung und ein Verfahren zu deren Entwicklung, und insbeson­ dere die Verbesserung des Layouts der Eingangs-/Ausgangs- (I/O)-Blöcke.
Beschreibung des Standes der Technik
Bei einer Halbleitervorrichtung gemäß dem Stand der Tech­ nik, die einen internen Schaltkreis aufweist, welcher in einem internen Schaltkreisbereich vorgesehen ist, sind I/O- Blöcke in I/O-Bereichen vorgesehen, die den internen Schaltkreisbereich umgeben, wobei jeder der Eingangs-/Aus­ gangsblöcke durch erste leitfähige Schichten mit dem inter­ nen Schaltkreis verbunden ist und in den Außenbereichen der Eingangs-/Ausgangsbereiche sind Pads vorgesehen, wobei jedes der Pads durch eine zweite leitfähige Schicht mit ei­ nem der Eingangs-/Ausgangsblöcke verbunden ist, wobei die I/O-Blöcke in Reihen in einer Zeile angeordnet sind. Dies wird später im einzelnen erläutert.
Bei der vorstehend beschriebenen Halbleitervorrichtung ge­ mäß dem Stand der Technik ist jedoch das Rastermaß der Pads das gleiche wie dasjenige der I/O-Blöcke, da die I/O-Blöcke innerhalb der I/O-Bereiche in einer Zeile angeordnet sind. Wenn daher die Anzahl der Pads geändert wird, um das Ra­ stermaß der Pads zu ändern, muß die Konfiguration jedes der I/O-Blöcke geändert werden, wodurch der Entwurf der Halb­ leitervorrichtungen komplexer wird. Wenn daher das Raster­ maß der Pads geändert wird, muß ein Neuentwurf der I/O- Blöcke durchgeführt werden, wodurch die Herstellungskosten erhöht werden.
Bei einer zweiten Halbleitervorrichtung gemäß dem Stand der Technik (siehe Fig. 3 in JP-A-4-127556) sind zwei Zeilen I/O-Blöcke in den I/O-Bereichen vorgesehen. Daher können die I/O-Blöcke ohne Änderung ihrer Konfiguration in einigen Arten von Halbleitervorrichtungen verwendet werden. Dies wird ebenfalls später im einzelnen erläutert.
Bei der vorstehend beschriebenen zweiten Halbleitervorrich­ tung gemäß dem Stand der Technik gibt es jedoch begrenzte Arten von Halbleitervorrichtungen, bei welchen die gleichen I/O-Blöcke angewandt sind, was die Entwicklung der Halblei­ tervorrichtungen immer noch komplexer macht.
Es ist eine Aufgabe der vorliegenden Erfindung, die Ent­ wicklung der I/O-Blöcke von Halbleitervorrichtungen zu ver­ einfachen.
Gemäß der vorliegenden Erfindung sind in einer Halbleiter­ vorrichtung, die einen internen Schaltkreis aufweist, der in einer internen Schaltkreisfläche vorgesehen ist, I/O- Blöcke in I/O-Bereichen vorgesehen, die die internen Schaltkreisbereiche umgeben, wobei jeder der Eingangs-/Aus­ gangsblöcke durch erste leitfähige Schichten mit dem inter­ nen Schaltkreis verbunden ist; und in den außen liegenden Flächen der Eingangs-/Ausgangsflächen Pads sind vorgesehen, wobei jedes der Pads durch eine zweite leitfähige Schicht mit einem der Eingangs-/Ausgangsblöcke verbunden ist, wobei die Konfiguration jedes der Eingangs-/Ausgangsblöcke unge­ achtet des Rastermaßes der Pads bestimmt ist, und die An­ zahl der Zeilen der Eingangs-/Ausgangsblöcke in den Ein­ gangs-/Ausgangsflächen in Übereinstimmung mit dem Rastermaß der Pads geändert ist.
Die vorliegende Erfindung wird aus der weiter unten fortge­ führten Beschreibung im Vergleich zum Stand der Technik, unter Bezugnahme auf die begleitenden Figuren klarer ver­ ständlich, wobei in den Figuren zeigt:
Fig. 1A und 1B eine erste Halbleitervorrichtung gemäß dem Stand der Technik jeweils in der Draufsicht;
Fig. 2A und 2B jeweils ein Schaltbild zur Erläuterung von Beispielen der I/O-Blöcke gemäß den Fig. 1A und 1B;
Fig. 3 eine zweite Halbleitervorrichtung gemäß dem Stand der Technik in der Draufsicht;
Fig. 4, 5, 6, 7, 8 und 9 erste, zweite, dritte, vierte, fünfte bzw. sechste Ausführungen der Halbleitervor­ richtung gemäß der vorliegenden Erfindung jeweils in der Draufsicht; und
Fig. 10A und 10B Modifikationen der Halbleitervorrichtung gemäß Fig. 9, jeweils in der Draufsicht.
Vor der Beschreibung der bevorzugten Ausführungsformen wer­ den Halbleitervorrichtungen gemäß dem Stand der Technik un­ ter Bezugnahme auf die Fig. 1A, 1B, 2A, 2B und 3 erläutert.
In den Fig. 1A und 1B, die eine erste Halbleitervorrichtung gemäß dem Stand der Technik zeigen, ist eine Halbleitervor­ richtung aufgebaut aus einem internen Schaltkreisbereich 101, in welchem ein interner Schaltkreis vorgesehen ist, vier I/O-Bereichen 102, die am Umfang des internen Schalt­ kreisbereiches 101 angeordnet sind, und Pads 103, die in den Außenbereichen der I/O-Bereiche 102 angeordnet sind.
Jeder der I/O-Bereiche 102 ist aus einer Anzahl von I/O- Blöcken 102a oder 102b aufgebaut, die eng aneinander an­ schließend in Reihen angeordnet sind. Wie in den Fig. 2A und 2B gezeigt, ist anzumerken, daß in jedem der I/O-Blöcke 102a oder 102b ein Eingangspuffer und/oder ein Ausgangspuf­ fer vorgesehen sind.
Jeder der I/O-Blöcke 102a (102b) ist durch leitfähige Schichten 105 mit dem internen Schaltkreisbereich 101 ver­ bunden und ist auch mit einem der Pads 103 durch eine leit­ fähige Schicht 106 verbunden.
In den Fig. 1A und 1B ist jedoch das Rastermaß der Pads 103 das gleiche wie dasjenige der I/O-Blöcke 102a (102b), da die I/O-Blöcke 102a (102b) innerhalb des I/O-Bereiches 102 in einer Zeile angeordnet sind. Wenn daher die Anzahl der Pads 103 geändert wird, um das Rastermaß der Pads 103 zu ändern, muß die Konfiguration jedes der I/O-Blöcke 102a (102b) geändert werden, wodurch die Entwicklung der Halb­ leitervorrichtungen komplexer wird. Da beispielsweise in Fig. 1A das Rastermaß der Pads 103 relativ groß ist, sind die I/O-Blöcke 102a annähernd quadratisch, während in der Fig. 1B die I/O-Blöcke 102b rechteckig sind, da das Raster­ maß der Pads 103 relativ klein ist. Wenn somit das Raster­ maß der Pads 103 geändert wird, muß eine Neuentwicklung der I/O-Blöcke durchgeführt werden, wodurch die Herstellungsko­ sten erhöht werden.
Wenn bei einer zweiten Halbleitervorrichtung gemäß dem Stand der Technik (siehe Fig. 3 in JP-A-4-127556), die in der Fig. 3 gezeigt ist, das Rastermaß der Pads 103 erhöht wird, sind in den I/O-Bereichen 102 zwei Zeilen I/O-Blöcke 102a vorgesehen. Daher können die I/O-Blöcke 102a ohne Än­ derung ihrer Konfiguration bei einigen Arten von Halblei­ tervorrichtungen verwendet werden.
Bei der Halbleitervorrichtung gemäß Fig. 3 gibt es jedoch eine begrenzte Anzahl von Arten von Halbleitervorrichtun­ gen, bei denen die gleichen I/O-Blöcke 102a angewandt wer­ den können, wodurch die Entwicklung der Halbleitervorrich­ tungen immer noch komplexer ist. Da die leitfähigen Schich­ ten 105 und 106 zwischen den I/O-Blöcken 102a vorgesehen sind, sind zusätzlich die Halbleitervorrichtungen in ihren Abmessungen vergrößert. Da die leitfähigen Schichten 106 und 106 ferner an der Mitte der I/O-Blöcke 102a vorgesehen sind, ist es unmöglich, drei oder mehr Zeilen von I/O-Blöc­ ken in den I/O-Bereichen 102 vorzusehen, wodurch die Anzahl der Pads 103 nicht erhöht werden kann.
Bei der vorliegenden Erfindung ist ungeachtet der Schaltung der Blöcke und des Rastermaßes der Pads die Konfiguration der I/O-Blöcke bestimmt.
In der Fig. 4, die eine erste Ausführungsform der vorlie­ genden Erfindung zeigt, ist eine Halbleitervorrichtung auf­ gebaut durch einen internen Schaltkreisbereich 1, vier I/O- Bereiche 2, die am Umfang des internen Schaltkreisbereiches 1 angeordnet sind, und Pads 3, die in den Außenbereichen der I/O-Bereiche 2 angeordnet sind.
Jeder der I/O-Bereiche 2 ist durch eine Anzahl von I/O- Blöcken 2a gebildet, die eng aneinander anschließend in ei­ ner Zeile angeordnet sind, und jeder der I/O-Blöcke 2a ist durch leitfähige Schichten 5 mit dem internen Schaltkreis­ bereich 1 verbunden und auch mit einem der Pads 3 über eine leitfähige Schicht 6 verbunden. Die leitfähigen Schichten 5 sind ebenfalls fluchtend mit der leitfähigen Schicht 6 an­ geordnet, und die leitfähigen Schichten 5 und 6 sind an ei­ ner Seite der I/O-Blöcke 2a angeordnet, wodurch die Anzahl der Pads 3 erhöht werden könnte.
In der Fig. 4 ist die Größe der I/O-Blöcke 2a bestimmt. Die Breite und die Länge der I/O-Blöcke 2a ist beispielsweise 120 µm bzw. 50 µm. Daher ist das Rastermaß der I/O-Blöcke 2a 120 µm. Andererseits ist das Rastermaß der Pads 3 eben­ falls 120 µm. Da das Verhältnis des Rastermaßes der I/O- Blöcke 2a zu demjenigen der Pads 3 1 beträgt, ist somit die Anzahl der Zeilen der I/O-Blöcke 2a in den I/O-Bereichen 2 1.
In der Fig. 5, die eine zweite Ausführungsform der vorlie­ genden Erfindung zeigt, ist jeder der I/O-Bereiche 2 durch eine Anzahl von I/O-Blöcken 2a gebildet, die eng aneinan­ derliegend in zwei Zeilen angeordnet sind. Anzumerken ist, daß die Größe der I/O-Blöcke 2a die gleiche wie diejenige gemäß Fig. 4 ist. In diesem Fall beträgt das Rastermaß der Pads 3 60 µm, obwohl die Breite der I/O-Blöcke 2a 120 µm ist. Da das Verhältnis der Breite der I/O-Blöcke 2a zum Ra­ stermaß der Pads 3 2 ist, beträgt somit die Anzahl der Zei­ len der I/O-Blöcke 2a in den I/O-Bereichen 2 2. In diesem Fall sind die zwei Zeilen der I/O-Blöcke 2a um 60 µm zuein­ ander verschoben.
Zusätzlich sind in der Fig. 5 die leitfähigen Schichten 5 und 6 teilweise auf den I/O-Blöcken 2a angeordnet, wodurch die Größe der Halbleitervorrichtung gemäß der Fig. 5 ver­ ringert wird.
In der Fig. 6, die eine dritte Ausführungsform der vorlie­ genden Erfindung zeigt, ist jeder der I/O-Bereiche 2 durch eine Anzahl von I/O-Blöcken 2a gebildet, die eng aneinan­ derliegend in drei Zeilen angeordnet sind. Anzumerken ist, daß die Größe der I/O-Blöcke 2a die gleiche wie diejenige gemäß der Fig. 4 und 5 ist. In diesem Fall beträgt das Ra­ stermaß der Pads 40 µm, obwohl die Breite der I/O-Blöcke 2a 120 µm beträgt. Da das Verhältnis von der Breite der I/O- Blöcke 2a zum Rastermaß der Pads 3 3 beträgt, ist die An­ zahl der Zeilen der I/O-Blöcke 2a in den I/O-Bereichen 2 3. In diesem Fall sind die drei Zeilen der I/O-Blöcke 2a um 40 µm zueinander verschoben.
Zusätzlich sind in Fig. 6 gesehen, die leitfähigen Schich­ ten 5 und 6 teilweise auf den I/O-Blöcken 2a angeordnet, wodurch ebenfalls die Größe der Halbleitervorrichtung gemäß der Fig. 6 vermindert wird.
In Fig. 7, die eine vierte Ausführungsform der vorliegenden Erfindung zeigt, ist jeder der I/O-Bereiche 2 durch eine Anzahl von I/O-Blöcken 2a gebildet, die eng aneinanderlie­ gend in vier Zeilen angeordnet sind. Anzumerken ist, daß die Größe der I/O-Blöcke 2a die gleiche wie diejenige gemäß der Fig. 4, 5 und 6 ist. In diesem Fall beträgt das Raster­ maß der Pads 3 30 µm, obwohl die Breite der I/O-Blöcke 2a 120 µm beträgt. Da das Verhältnis der Breite der I/O-Blöcke 2a zum Rastermaß der Pads 3 4 ist, beträgt die Anzahl der Zeilen der I/O-Blöcke 2a in den I/O-Bereichen 2 somit 4. In diesem Fall sind die vier Zeilen der I/O-Blöcke 2a um 30 µm zueinander verschoben.
Zusätzlich sind gemäß Fig. 7 die leitfähigen Schichten 5 und 6 teilweise auf den I/O-Blöcken 2a angeordnet, wodurch ebenfalls die Größe der Halbleitervorrichtung gemäß Fig. 7 vermindert wird.
Wenn, allgemein gesagt, bei der vorliegenden Erfindung das Verhältnis von Breite der I/O-Blöcke 2a zum Rastermaß der Pads 3 N ist, ist die Anzahl der Zeilen der I/O-Blöcke 2a in den I/O-Bereichen 2 N. Wenn andererseits das Verhältnis der Breite der I/O-Blöcke 2a zum Rastermaß der Pads 3 N + a (N = 0, 1, 2, . . . und 0 < α < 1) ist, dann ist die Anzahl der Zeilen der I/O-Blöcke 2a in den I/O-Bereichen 2 N + 1.
In der Fig. 8, die eine fünfte Ausführungsform der vorlie­ genden Erfindung zeigt, ist jeder der I/O-Bereiche 2 durch eine Anzahl von I/O-Blöcken 2a gebildet, die eng aneinander anliegend in zwei Zeilen angeordnet sind. Anzumerken ist, daß die Größe der I/O-Blöcke 2a die gleiche wie diejenige gemäß der Fig. 4, 5, 6 und 7 ist. In diesem Fall beträgt das Rastermaß der Pads 80 µm, obwohl die Breite der I/O- Blöcke 2a 120 µm beträgt. Da das Verhältnis der Breite der I/O-Blöcke 2a zum Rastermaß der Pads 3 1,5 beträgt, ist die Anzahl der Zeilen der I/O-Blöcke 2a in den I/O-Bereichen 2 somit 2. In diesem Fall sind die zwei Zeilen I/O-Blöcke 2a zueinander um 80 µm verschoben.
Zusätzlich sind gemäß Fig. 8 die leitfähigen Schichten 5 und 6 teilweise auf den I/O-Blöcken 2a angeordnet, wodurch die Größe der Halbleitervorrichtung gemäß Fig. 8 ebenfalls vermindert wird.
In der Fig. 9, die eine sechste Ausführungsform der vorlie­ genden Erfindung zeigt, ist jeder der I/O-Bereiche 2 durch eine Anzahl von I/O-Blöcken 2a gebildet, die eng aneinan­ derliegend in vier Zeilen und in zwei Zeilen angeordnet sind. Anzumerken ist, daß die Größe der I/O-Blöcke 2a die gleiche wie diejenige gemäß der Fig. 4, 5, 6, 7 und 8 ist. In diesem Fall beträgt das Rastermaß der Pads 3 in einem ersten Teil 30 µm und in einem zweiten Teil 60 µm, obwohl die Breite der I/O-Blöcke 2a 120 µm beträgt. Somit ist die Anzahl der Zeilen der I/O-Blöcke 2a in den I/O-Bereichen 2 im ersten Teil und im zweiten Teil 4. In diesem Fall sind die vier Zeilen der I/O-Blöcke 2a zueinander um 30 µm ver­ schoben.
Zusätzlich sind gemäß Fig. 9 die leitfähigen Schichten 5 und 6 teilweise auf den I/O-Blöcken 2a angeordnet, so daß die Größe der Halbleitervorrichtung gemäß Fig. 9 ebenfalls vermindert ist.
Die vorstehend beschriebenen Ausführungsformen können bei Halbleitervorrichtungen einer Flip-Chip-Packung angewandt werden. Beispielsweise ist die Halbleitervorrichtung gemäß Fig. 9 zu einer Halbleitervorrichtung modifiziert, wie sie in den Fig. 10A und 10B gezeigt ist, bei der die Pads 3 ge­ mäß Fig. 9 durch Lötkontakthügel 3' ersetzt sind. Zu Fig. 10B ist anzumerken, daß die Zeilen der I/O-Blöcke 2a von­ einander getrennt sind, um einen Kurzschluß der Lötkontakt­ hügel 3' sicher zu verhindern.
Wie vorstehend erläutert und gemäß der vorliegenden Erfin­ dung kann der Entwurf von Halbleitervorrichtungen verein­ facht werden, da die Konfiguration der I/O-Blöcke ungeach­ tet ihrer Schaltung und des Rastermaßes der Pads (oder Löt­ kontakthügel) bestimmt ist, wodurch die Herstellungskosten vermindert werden können.

Claims (14)

1. Halbleitervorrichtung mit:
einem internen Schaltkreis, der in einem internen Schaltkreisbereich (1) vorgesehen ist;
Eingangs-/Ausgangsblöcken (2a), die in Eingangs-/Aus­ gangsbereichen (2) angeordnet sind, welche den internen Schaltkreisbereich umgeben, wobei jeder der Eingangs-/Aus­ gangsblöcke durch eine erste leitfähige Schicht (5) mit dem internen Schaltkreis verbunden ist; und
Pads (3), die in den Außenbereichen der Eingangs-/Aus­ gangsbereiche vorgesehen sind, wobei jedes Pad durch eine zweite leitfähige Schicht (6) mit einem der Eingangs-/Aus­ gangsblöcke verbunden ist, wobei die Konfiguration jedes der Eingangs-/Ausgangsblöcke ungeachtet des Rastermaßes der Pads bestimmt ist,
wobei die Anzahl der Zeilen der Eingangs-/Ausgangs­ blöcke in den Eingangs-/Ausgangsbereichen in Übereinstim­ mung mit dem Rastermaß dieser Pads geändert ist.
2. Vorrichtung nach Anspruch 1, wobei, wenn W/P = N + α gilt, wobei W gleich der Breite der Eingangs-/Ausgangs­ blöcke in Richtung der Pads ist und P gleich dem Rastermaß der Pads ist, die Anzahl der Zeilen der Eingangs-/Ausgangs­ blöcke in den Eingangs-/Ausgangsbereichen N ist, wobei α = 0 und N + 1 ist, wobei 0 < α < 1 ist.
3. Vorrichtung nach Anspruch 1, wobei die erste leitfähi­ gen Schichten mit der zweiten leitfähigen Schicht in jedem der Eingangs-/Ausgangsblöcke fluchten, und die ersten und zweiten leitfähigen Schichten an einer Seite jedes der Ein­ gangs-/Ausgangsblöcke angeordnet sind.
4. Vorrichtung nach Anspruch 1, wobei die Zeilen der Ein­ gangs-/Ausgangsblöcke eng aneinander angeordnet sind.
5. Verfahren zum Entwickeln einer Halbleitervorrichtung mit den Schritten:
Anordnen eines internen Schaltkreises in einem inter­ nen Schaltkreisbereich (1);
Anordnen von Eingangs-/Ausgangsblöcken (2a) in Ein­ gangs-/Ausgangsbereichen (2), die den internen Schaltkreis­ bereich umgeben, wobei jeder der Eingangs-/Ausgangsblöcke durch eine erste leitfähige Schicht (5) mit dem internen Schaltkreis verbunden ist; und
Anordnen von Pads (3) in den Außenbereichen der Ein­ gangs-/Ausgangsbereiche, wobei jedes der Pads durch eine zweite leitfähige Schicht (6) mit einem der Eingangs-/Aus­ gangsblöcke verbunden ist, wobei die Konfiguration jedes der Eingangs-/Ausgangsblöcke ungeachtet des Rastermaßes der Pads bestimmt ist,
wobei die Anzahl der Zeilen der Eingangs-/Ausgangs­ blöcke in den Eingangs-/Ausgangsbereichen in Übereinstim­ mung mit dem Rastermaß der Pads geändert ist.
6. Verfahren nach Anspruch 5, wobei, wenn W/P = N + α gilt, wobei W gleich der Breite der Eingangs-/Ausgangs­ blöcke in Richtung der Pads ist und P gleich dem Rastermaß der Pads ist, die Anzahl der Zeilen der Eingangs-/Ausgangs­ blöcke in den Eingangs-/Ausgangsbereichen N ist, wobei α = 0 und N + 1 ist, wobei 0 < α < 1 gilt.
7. Verfahren nach Anspruch 5, wobei die ersten leitfähi­ gen Schichten mit der zweiten leitfähigen Schicht in jedem der Eingangs-/Ausgangsblöcke fluchten, und die ersten und zweiten leitfähigen Schichten an einer Seite jedes der Ein­ gangs-/Ausgangsblöcke angeordnet sind.
8. Verfahren nach Anspruch 5, wobei die Zeilen der Ein­ gangs-/Ausgangsblöcke eng aneinander anschließend sind.
9. Flip-Chip-Halbleitervorrichtung mit:
einem internen Schaltkreis, der in einem internen Schaltkreisbereich (1) vorgesehen ist;
Eingangs-/Ausgangsblöcken (2a), die in Eingangs-/Aus­ gangsbereichen (2) vorgesehen sind, welche den internen Schaltkreisbereich umgeben,
wobei jeder der Eingangs-/Ausgangsblöcke durch eine erste leitfähige Schicht (5) mit dem internen Schaltkreis verbunden ist; und
Lötkontakthügel (3') in den Eingangs-/Ausgangsberei­ chen vorgesehen sind,
wobei die Konfiguration jedes der Eingangs-/Ausgangs­ blöcke ungeachtet des Rastermaßes der Lötkontakthügel be­ stimmt ist.
10. Vorrichtung nach Anspruch 9, wobei die Zeilen der Ein­ gangs-/Ausgangsblöcke eng aneinanderliegend sind.
11. Verfahren nach Anspruch 9, wobei die Zeilen der Ein­ gangs-/Ausgangsblöcke voneinander getrennt angeordnet sind.
12. Verfahren zum Entwickeln einer Halbleitervorrichtung der Flip-Chip-Bauart, mit den Schritten:
Anordnen eines internen Schaltkreises in einem inter­ nen Schaltkreisbereich (1);
Anordnen von Eingangs-/Ausgangsblöcken (2a) in Ein­ gangs-/Ausgangsbereichen (2), die den internen Schaltkreis­ bereich umgeben, wobei jeder der Eingangs-/Ausgangsblöcke durch eine erste leitfähige Schicht (5) mit dem internen Schaltkreis verbunden ist; und
Anordnen von Lötkontakthügeln (3') in den Eingangs- /Ausgangsbereichen,
wobei die Konfiguration jedes der Eingangs-/Ausgangs­ blöcke ungeachtet des Rastermaßes der Lötkontakthügel be­ stimmt ist.
13. Verfahren nach Anspruch 12, wobei die Zeilen der Ein­ gangs-/Ausgangsblöcke eng aneinander anschließend sind.
14. Verfahren nach Anspruch 12, wobei die Zeilen der Ein­ gangs-/Ausgangsblöcke voneinander getrennt angeordnet sind.
DE10132668A 2000-07-06 2001-07-05 Halbleitervorrichtung mit definierter Eingangs- /Ausgangsblockgröße und Verfahren zu deren Entwicklung Expired - Fee Related DE10132668B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000204920A JP2002026130A (ja) 2000-07-06 2000-07-06 半導体集積回路及びｉ／ｏブロック配置方法
JP2000-204920 2000-07-06

Publications (2)

Publication Number Publication Date
DE10132668A1 true DE10132668A1 (de) 2002-03-07
DE10132668B4 DE10132668B4 (de) 2010-02-11

Family

ID=18702098

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10132668A Expired - Fee Related DE10132668B4 (de) 2000-07-06 2001-07-05 Halbleitervorrichtung mit definierter Eingangs- /Ausgangsblockgröße und Verfahren zu deren Entwicklung

Country Status (4)

Country Link
US (1) US6601225B2 (de)
JP (1) JP2002026130A (de)
DE (1) DE10132668B4 (de)
TW (1) TW498496B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7065721B2 (en) * 2003-07-28 2006-06-20 Lsi Logic Corporation Optimized bond out method for flip chip wafers
JP2011091084A (ja) * 2009-10-20 2011-05-06 Nec Corp 半導体装置、およびインターフェースセルの配置方法
US8443323B1 (en) * 2010-04-12 2013-05-14 Cadence Design Systems, Inc. Method and system for implementing a structure to implement I/O rings and die area estimations
US9135373B1 (en) 2010-04-12 2015-09-15 Cadence Design Systems, Inc. Method and system for implementing an interface for I/O rings
JP5337119B2 (ja) * 2010-09-08 2013-11-06 ルネサスエレクトロニクス株式会社 半導体集積回路及びｉ／ｏブロック配置方法
US8302060B2 (en) * 2010-11-17 2012-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. I/O cell architecture
WO2020065905A1 (ja) * 2018-09-28 2020-04-02 株式会社ソシオネクスト 半導体集積回路装置
KR20220015599A (ko) * 2020-07-31 2022-02-08 삼성전자주식회사 반도체 소자 및 반도체 소자의 설계 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
JPH01289138A (ja) * 1988-05-16 1989-11-21 Toshiba Corp マスタースライス型半導体集積回路
JPH0369141A (ja) * 1989-08-08 1991-03-25 Nec Corp セミカスタム半導体集積回路
JP2940036B2 (ja) * 1989-12-25 1999-08-25 日本電気株式会社 半導体集積回路装置
JP3118266B2 (ja) * 1990-03-06 2000-12-18 ゼロックス コーポレイション 同期セグメントバスとバス通信方法
JPH04127556A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 半導体集積回路
US5155065A (en) * 1992-03-16 1992-10-13 Motorola, Inc. Universal pad pitch layout
US5547740A (en) * 1995-03-23 1996-08-20 Delco Electronics Corporation Solderable contacts for flip chip integrated circuit devices
JP2959444B2 (ja) * 1995-08-30 1999-10-06 日本電気株式会社 フリップチップ型半導体装置の自動配置配線方法

Also Published As

Publication number Publication date
DE10132668B4 (de) 2010-02-11
US20020004930A1 (en) 2002-01-10
JP2002026130A (ja) 2002-01-25
US6601225B2 (en) 2003-07-29
TW498496B (en) 2002-08-11

Similar Documents

Publication Publication Date Title
DE19531691C2 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE102004004532B4 (de) Halbleitervorrichtung
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE3781469T2 (de) Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur.
DE102004045719B4 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE19519796C2 (de) Halbleiterschaltung mit einem Überspannungsschutzkreis
DE112009000351T5 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE19959565A1 (de) Halbleiterbauelement und Entwurfsverfahren hierfür
DE68917515T2 (de) Anordnung für integrierte Halbleiterschaltung vom Master-Slice Typ.
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE10132668A1 (de) Halbleitervorrichtung mit definierter Eingangs- /Ausgangsblockgröße und Verfahren zu deren Entwicklung
DE19939852B4 (de) Stacked Via mit besonders ausgebildetem Landing Pad für integrierte Halbleiterstrukturen
DE69013646T2 (de) Integrierte Halbleiterschaltungsvorrichtung mit Kontaktierungsflächen am Rande des Halbleiterchips.
DE19652395A1 (de) Integrierte Schaltkreisanordnung
DE4308705C2 (de) Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer
DE19816555A1 (de) Halbleiterspeicherbauelement mit speziell angeordneten Kontaktstellen
DE19830161B4 (de) Verfahren zur Herstellung einer Induktionsspule einer Halbleitereinrichtung
DE19743264C2 (de) Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
DE4130569A1 (de) Ic-paketiereinrichtung
DE10259634B4 (de) Verfahren zur Herstellung von Kontakten auf einem Wafer
DE3786693T2 (de) Programmierbarer Kontaktfleck.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: GLAWE DELFS MOLL - PARTNERSCHAFT VON PATENT- U, DE

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

Effective date: 20120828

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, JP

Effective date: 20120828

R082 Change of representative

Representative=s name: GLAWE DELFS MOLL PARTNERSCHAFT MBB VON PATENT-, DE

Effective date: 20120828

Representative=s name: GLAWE DELFS MOLL - PARTNERSCHAFT VON PATENT- U, DE

Effective date: 20120828

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee