DE19942677A1 - Kompensationsbauelement und Verfahren zu dessen Herstellung - Google Patents

Kompensationsbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE19942677A1
DE19942677A1 DE19942677A DE19942677A DE19942677A1 DE 19942677 A1 DE19942677 A1 DE 19942677A1 DE 19942677 A DE19942677 A DE 19942677A DE 19942677 A DE19942677 A DE 19942677A DE 19942677 A1 DE19942677 A1 DE 19942677A1
Authority
DE
Germany
Prior art keywords
type
drift zone
compensation component
semiconductor body
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19942677A
Other languages
English (en)
Other versions
DE19942677C2 (de
Inventor
Anton Mauder
Hans-Joachim Schulze
Gerald Deboy
Helmut Strack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19964214A priority Critical patent/DE19964214C2/de
Priority to DE19942677A priority patent/DE19942677C2/de
Priority claimed from DE19964214A external-priority patent/DE19964214C2/de
Priority to PCT/EP2000/008707 priority patent/WO2001018870A2/de
Publication of DE19942677A1 publication Critical patent/DE19942677A1/de
Application granted granted Critical
Publication of DE19942677C2 publication Critical patent/DE19942677C2/de
Priority to US10/093,306 priority patent/US6504230B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)

Abstract

Es wird ein Kompensationsbauelement und ein Verfahren zu dessen Herstellung beschrieben, wobei Kompensationsgebiete (3) durch Implantation von Schwefel oder Selen in einer p-leitenden Halbleiterschicht (3) erzeugt werden oder als p-leitende Gebiete, die mit Indium, Thallium und/oder Palladium dotiert sind, clusterartig in einem n-leitenden Gebiet vorgesehen werden.

Description

Die vorliegende Erfindung betrifft ein Kompensationsbauele­ ment sowie ein Verfahren zu dessen Herstellung.
Die Durchlaßverluste bei MOS-Transistoren setzen sich be­ kanntlich aus Verlusten im Kanal zwischen Sourcezone und Drainzone und aus ohmschen Verlusten im Driftbereich, der zur Aufnahme einer Raumladungszone im Sperrfall des MOS-Transi­ stors dient, zusammen. Bei Hochvolt-MOS-Transistoren ist ge­ rade der durch den Driftbereich bedingte Anteil an den ohm­ schen Verlusten besonders hoch und dominant.
Zur Reduzierung der ohmschen Verluste im Driftbereich bei Hochvolt-MOS-Transistoren wurden die Kompensationsbauelemente entwickelt: bei diesen befinden sich hoch n-leitende Gebiete und hoch p-leitende Gebiete in vertikaler Richtung im Drift­ bereich nebeneinander. Hierzu sind beispielsweise in einen hoch n-dotierten Halbleiterkörper säulenförmige hoch p-do­ tierte Gebiete eingebracht. Dabei ist die Nettodotierung ho­ rizontal über dem Driftbereich gemittelt nahezu kompensiert. Das heißt, in dem obigen Beispiel gleicht die Dotierung der p-dotierten säulenförmigen Gebiete praktisch die Dotierung des n-leitenden Halbleiterkörpers aus.
Wird an ein solches Kompensationsbauelement eine Sperrspan­ nung angelegt, so befindet sich ein wesentlicher Teil der Ge­ genladung der ionisierten Dotierstoffatome in der gleichen horizontalen Ebene, so daß in vertikaler Richtung zwischen den beiden Hauptoberflächen des Halbleiterkörpers die elek­ trische Feldstärke noch wenig reduziert wird. Mit anderen Worten, es liegt hier in vertikaler Richtung nur ein geringer resultierender Gradient der elektrischen Feldstärke vor. Da­ her kann in vertikaler Richtung die Sperrspannung über einer geringeren Dicke des Driftbereiches des Kompensationsbauele­ mentes abgebaut werden.
Da aber im Durchlaßfall eine höhere wirksame n-Dotierung im Driftbereich zur Verfügung steht, zeichnen sich Kompensati­ onsbauelemente im Vergleich zu herkömmlichen, flächengleichen MOS-Transistoren durch drastisch geringere Verluste im lei­ tenden Zustand aus. Kompensationsbauelemente haben so einen erheblich reduzierten Einschaltwiderstand Ron.
Die Herstellung von Kompensationsbauelementen ist aufwendig, was durch die alternierende Struktur der p-leitenden und n- leitenden Gebiete im Driftbereich bedingt ist, also durch ei­ ne in lateraler Richtung alternierende p/n/p/n. . .-Struktur.
Bisher gibt es zwei verschiedene Methoden zum Herstellen der­ artiger alternierender p/n/p/n. . .-Strukturen von Kompensati­ onsbauelementen:
Bei der bevorzugten Methode werden mehrstufige Epitaxiepro­ zesse mit zwischengeschalteten Implantationen angewandt. Kon­ kret werden hier n-leitende epitaktische Schichten auf ein n+-leitendes Siliziumsubstrat aufgetragen, und nach jedem Epitaxieprozeß wird eine Implantation von Boratomen an über­ einanderliegenden Stellen vorgenommen, so daß bei einer nach­ folgenden Wärmebehandlung die übereinanderliegenden Bor- Implantationen ein säulenförmiges p-leitendes Gebiet in einem n-leitenden Gebiet bilden.
Bei der anderen üblichen Methode werden in einen Siliziumkör­ per des einen Leitungstyps tiefe Trenches eingebracht, die anschließend mit Silizium des anderen Leitungstyps aufgefüllt werden.
Beiden bekannten Methoden ist gemeinsam, daß sie für jede Chipgröße in einer gewünschten Spannungsklasse einen exakt angepaßten Unterbau im Silizium des Driftbereiches erfordern und ihre Prozessierung äußerst aufwendig und damit teuer ist.
Trotz dieses erheblichen Nachteiles einer komplizierten Pro­ zessierung und eines großen Aufwandes wurde bisher nicht dar­ an gedacht, ein Kompensationsbauelement sowie ein Verfahren zu dessen Herstellung auf andere Weise so zu gestalten, daß diese Nachteile überwunden werden können. Der vorliegenden Erfindung liegt daher die neue Aufgabe zugrunde, ein Kompen­ sationsbauelement sowie ein Verfahren zu dessen Herstellung derart anzugeben, daß auf aufwendige und teure Prozessierung verzichtet werden kann.
Zur Lösung dieser Aufgabe sind erfindungsgemäß ein Kompensa­ tionsbauelement sowie ein Verfahren zu dessen Herstellung mit den Merkmalen der jeweiligen unabhängigen Patentansprüche vorgesehen. Vorteilhafte Weiterbildungen der Erfindung erge­ ben sich aus den Unteransprüchen.
Wesentlich an der vorliegenden Erfindung ist der Grundgedan­ ke, entweder in die üblicherweise n-leitende Grunddotierung der Driftzone homogen verteilte p-leitende Atome mit etwa der gleichen Dotierungskonzentration wie die n-leitende Grunddo­ tierung einzubringen oder aber das Konzept einer n-leitenden Grunddotierung zu verlassen und in einen p-leitenden Silizi­ umkörper einen relativ rasch diffundierenden Dotierstoff mit Donatoreigenschaften einzubringen, wie insbesondere Schwefel und/oder Selen, um so mit diesem rasch diffundierenden Do­ tierstoff die gewünschten n-leitenden säulenartigen Gebiete zu erzeugen.
Im folgenden soll zunächst auf die erste Alternative, also die homogene Verteilung von Atomen des einen Leitungstyps in einer Grunddotierung des anderen Leitungstyps des Driftberei­ ches eingegangen werden. Obwohl im folgenden dabei in Einzel­ heiten erläutert wird, wie p-dotierende bzw. -leitende Atome, nämlich insbesondere Indiumatome, Thalliumatome und Palla­ diumatome in eine übliche n-leitende Dotierung einer Driftzo­ ne aus beispielsweise Phosphor eingebracht werden, können die Leitungstypen gegebenenfalls bei entsprechender Auswahl der Atome auch umgekehrt sein. Gleiches gilt selbstverständlich auch für die weiter unten näher erläuterte zweite Methode.
Bei der Auswahl des Dotierstoffes für die erste Methode, also für das Einbringen von p-dotierenden Atomen in eine übliche n-Dotierung einer Driftzone, muß darauf geachtet werden, daß der Abstand zwischen dem Akzeptor-Energieniveau und der Va­ lenzbandkante von Silizium größer ist als etwa 150 meV, so daß bei Raumtemperatur im thermischen Gleichgewicht nur ein sehr geringer Anteil der Akzeptoratome ionisiert ist. In Durchlaßrichtung des Kompensationsbauelementes wird die n- leitende Dotierung des Driftbereiches damit nur zu einem ge­ ringen Anteil kompensiert, so daß das Kompensationsbauele­ ment, insbesondere ein Transistor, die gewünschten niedrigen Durchlaßverluste hat.
Außerdem sollte der Abstand zwischen dem Akzeptorniveau und der Valenzbandkante größer als der Abstand zwischen dem Dona­ torniveau und der Leitungsbandkante des Siliziums sein. Im Sperrfall wird nämlich eine Raumladungszone aufgebaut, die dazu führt, daß die bei der Ionisation der Akzeptoren frei werdenden Löcher sofort abfließen und nicht mit anderen Ak­ zeptorrümpfen in Wechselwirkung treten können. Es werden dann also in kurzer Zeit alle Akzeptoren ionisiert, so daß die Do­ natoren im Volumen des Driftbereiches kompensiert sind. Das heißt, es liegen ähnliche Verhältnisse wie bei üblichen Kom­ pensationsbauelementen vor.
Ein wesentlicher Vorteil der ersten Methode liegt in einer besonders einfachen und damit billigen Prozeßführung im Ver­ gleich zum Stand der Technik mit Epitaxien und Implantationen bzw. tiefen Trenches. Der p-leitende Dotierstoff, also insbe­ sondere Indium, Thallium und Palladium, kann ohne weiteres gleichzeitig mit der n-Dotierung beim Abscheiden der epitak­ tischen Schicht erzeugt werden, so daß die Implantationen entfallen können. Auch kann ein auf diese Weise behandelter epitaktischer Wafer als Grundmaterial für alle Chipgrößen ei­ ner Spannungsklasse verwendet werden, was die Logistik erheb­ lich vereinfacht und eine Verkürzung der Durchlaufzeiten er­ laubt. Während des Abscheideprozesses für die epitaktischen Schichten ist es nämlich möglich, die Dotierstoffzusammenset­ zung über die Dicke der epitaktischen Schichten zu verändern und damit die Bauelement-Eigenschaften entsprechend einzu­ stellen.
Alternativ zur Abscheidung einer mit Indium, Thallium oder Palladium dotierten epitaktischen Schicht ist es möglich, die p-Dotierung vor dem Start einer Vorderseitenbearbeitung in üblicher Weise einzubringen oder während des Prozesses durch Öffnungen in entsprechenden Fenstern einzudiffundieren.
Von Bedeutung ist dabei, daß der p-leitende Dotierstoff Clu­ ster bildet, die ortsverschieden von der n-leitenden Dotie­ rung des Driftbereiches ist. Damit soll ein direkter Übergang von Elektronen aus dem Donatorniveau in das Akzeptorniveau verhindert werden, während in einer Ebene über eine größere Fläche immer noch eine Kompensation der Ladungsträger er­ reicht wird.
Bei dem erfindungsgemäßen Kompensationsbauelement sollte der Randabschluß n-lastig sein, was durch eine entsprechende Do­ tierung mit beispielsweise Selen erreicht werden kann. Der Vorteil dieses Donatorstoffes liegt darin, daß er ebenfalls mehrere tiefe Energieniveaus, wie beispielsweise ein tiefes Energieniveau mit etwa 310 meV Abstand zur Leitungsbandkante besitzt. Damit wird eine ähnliche Zeitverzögerung beim Aufbau der Raumladungszone und Sperrspannung erreicht, wie in einem homogenen Halbleitermaterial, was sich günstig auf die Ab­ schalteigenschaften eines Transistors und die Stabilität von dessen Rand auswirkt.
Bei der zweiten Methode, auf die im folgenden näher eingegan­ gen werden soll, werden Schwefel und Selen durch Diffusion in Siliziumscheiben eingebracht, da diese dort relativ schnell diffundieren, so daß eine Dotierung in einer bestimmten Scheibentiefe mit einer relativ geringen Temperatur-/Zeit­ belastung der Scheiben realisiert werden kann.
Schwefelatome und Selenatome lassen sich beispielsweise durch eine maskierte Implantation mit einem nachfolgenden Eintreib­ schritt in die Siliziumscheiben eindiffundieren. Die Dotie­ rungskonzentration von n-leitenden Bereichen läßt sich dann ohne weiteres durch die Dosis der Schwefel- bzw. Selenimplan­ tation, die Eintreibtemperatur und die Eintreibzeit steuern. Als Maskierungsschichten für die Implantation von Schwefel oder Selen können in üblicher Weise Siliziumdioxid oder Pho­ tolackschichten mit ausreichender Dicke herangezogen werden. Es hat sich gezeigt, daß eine Dicke von etwa 1 µm ausreichend ist.
Durch die im Vergleich zu einer Bordiffusion wesentlich kür­ zere Diffusionszeit von Schwefel und Selen läßt sich die Zahl der notwendigen epitaktischen Schichten verringern, was eine deutliche Kostenreduzierung mit sich bringt.
Die Dotierungskonzentration in den p-leitenden Bereichen läßt sich besonders gut eingrenzen, da ja bevorzugt von einem p- leitenden Grundmaterial ausgegangen wird.
In dem n-leitenden säulenartigen Bereichen kann gegebenen­ falls eine vertikale Variation des Kompensationsgrades vorge­ nommen werden, wenn beispielsweise zwei verschiedene n-do­ tierende Implantationsebenen zur Anwendung gebracht werden oder die Konzentration des n-leitenden Dotierstoffes während der Abscheidung der epitaktischen Schicht verändert wird.
Eine spezielle Eigenschaft von mit Schwefel bzw. Selen do­ tierten Siliziumschichten besteht darin, daß die effektive Dotierungskonzentration solcher Siliziumschichten mit der Temperatur ansteigt, da Schwefel und Selen als Dotierungs­ stoffe Energieniveaus aufweisen, die tief in der Silizium- Bandlücke liegen. Dadurch werden im Durchlaßzustand des Bau­ elementes mit zunehmender Temperatur immer mehr freie La­ dungsträger zur Verfügung gestellt. Da aber die Beweglichkeit der freien Ladungsträger mit zunehmender Temperatur abnimmt, ergibt sich somit eine reduzierte Abhängigkeit des Einschalt­ widerstandes Ron von der Temperatur. Im Sperrzustand, in wel­ chem sich die Schwefelatome bzw. Selenatome in der Raumla­ dungszone befinden, sind diese dagegen vollständig aktiviert.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine schematische Schnittdarstellung zur Er­ läuterung eines Ausführungsbeispiels, bei dem Schwefel oder Selen durch Implantation in ei­ nen Halbleiterkörper eingebracht werden, um in diesem Kompensationsgebiete zur Herstel­ lung eines Driftbereiches für ein Kompensati­ onsbauelement zu erzeugen,
Fig. 2 eine schematische Veranschaulichung einer durch Cluster gebildeten p-Dotierung aus bei­ spielsweise Indium, Thallium oder Palladium in einem n-leitenden Gebiet eines Driftberei­ ches, und
Fig. 3 und 4 Banddarstellungen zur Erläuterung der Dotie­ rung nach dem Beispiel von Fig. 2.
Fig. 1 zeigt den Driftbereich eines Kompensationsbauelemen­ tes, wie beispielsweise eines MOS-Transistors mit einem p+- leitenden Siliziumsubstrat 1, auf dem eine p-leitende Silizi­ umschicht 2 beispielsweise durch eine oder mehrere Epitaxien aufgebracht ist. In diese Schicht 2, die ein p-leitendes Ge­ biet darstellt, werden durch Diffusion von Schwefel und/oder Selen n-leitende säulenartige Gebiete 3 eingebracht, die so hoch dotiert sind, daß die Nettodotierung horizontal, also senkrecht zum Verlauf der Gebiete 3, gemittelt nahezu kompen­ siert ist.
Dies kann beispielsweise durch eine maskierte Ionenimplanta­ tion (vgl. Pfeile 5) mit Hilfe einer etwa 1 µm dicken Maske 4 aus Siliziumdioxid oder Photolack geschehen. Die Dotierungs­ konzentration in den auf diese Weise entstehenden n-leitenden Gebieten 3 läßt sich dann über die Dosis der Schwefel- bzw. Selenimplantation, die Eintreibtemperatur bei dem nachfolgen­ den Temperaturschritt und die Eintreibzeit hiervon steuern.
Da Schwefel und Selen in Silizium relativ schnell diffundie­ ren, läßt sich auf diese Weise der Driftbereich eines Kompen­ sationsbauelementes ohne aufwendige und zahlreiche Epitaxie- und Implantationsschritte herstellen, was eine bedeutsame Ko­ stenreduktion bedeutet.
Eine vertikale Variation des Kompensationsgrades kann er­ reicht werden, indem beispielsweise eine zusätzliche Implan­ tationsebene (vgl. Strichlinie 6) vorgesehen wird: in einem ersten Epitaxieschritt wird die Schicht 2 bis zu der Höhe der Strichlinie 6 auf dem Siliziumsubstrat 1 aufgewachsen. Es schließt sich dann eine erste Implantation an, um so bei­ spielsweise die unteren Teile der Gebiete 3 höher zu dotieren als deren oberen Teile. Mit einem weiteren Epitaxie- und Im­ plantationsschritt, verbunden mit einem Eintreibschritt am Ende der epitaktischen Abscheidung, wird sodann die in der Fig. 1 dargestellte Anordnung fertiggestellt.
Während bei dem Ausführungsbeispiel von Fig. 1 (zweite Metho­ de) definierte n- und p-leitende Gebiete im Driftbereich vor­ liegen, gilt dies für das Ausführungsbeispiel der Fig. 2 bis 4 (erste Methode) nicht: dort sind in ein n-leitendes Gebiet 7 (vgl. Fig. 2) clusterartige p-leitende Gebiete 8 mit Akzep­ toratomen aus Indium, Thallium und/oder Palladium eingela­ gert. Diese p-leitenden Gebiete 8 in dem n-leitenden Gebiet 7 mit beispielsweise Phosphor-Donatoratomen sind so hoch do­ tiert, daß wie im Ausführungsbeispiel von Fig. 1 horizontal über dem Driftbereich die Nettodotierung gemittelt nahezu kompensiert ist.
Die p-Dotierung für die Gebiete 8 kann praktisch gleichzeitig mit der n-Dotierung des Gebietes 7 beim Abscheiden einer ent­ sprechenden epitaktischen Schicht erzeugt werden. Das heißt, wenn auf ein Siliziumsubstrat, wie beispielsweise das Silizi­ umsubstrat 1 der Fig. 1 eine epitaktische Schicht aufgetragen wird, dann wird diese Abscheidung so vorgenommen, daß die da­ durch gebildete epitaktische Schicht mit der n-leitenden Phosphor-Grunddotierung mit den darin eingelagerten cluster­ artigen Gebieten 8, die mit Indium, Thallium oder Palladium dotiert sind, aufwächst.
Anstelle von Indium, Thallium und Palladium können gegebenen­ falls auch andere Materialien gewählt werden. Wesentlich ist aber, daß der Abstand D (vgl. Fig. 3) zwischen dem Akzeptor- Energieniveau 9 und der Valenzbandkante 10 des Siliziums grö­ ßer ist als 150 meV und auch größer ist als der Abstand d zwischen dem Donatorniveau 11 und der Leitungsbandkante 12. Dabei ist darauf zu achten, daß die entsprechenden Energieni­ veaus örtlich versetzt voneinander sind, wie dies in Fig. 4 schematisch angedeutet ist, um einen direkten Übergang zwi­ schen den Niveaus zu vermeiden. Bei örtlich gleichzeitigem Vorkommen von n- und p-leitender Dotierung im mikroskopischen Maßstab liegt damit eine homogene Kompensation bei entspre­ chendem Fehlen von hoch n-leitenden Zonen mit erhöhter elek­ trischer Leitfähigkeit vor. Mit anderen Worten, während mi­ kroskopisch n- und p-leitende Gebiete getrennt sind, besteht makroskopisch, das heißt bezogen auf den Maßstab der Durch­ bruchsladung, eine homogene Ladungsverteilung mit einem even­ tuell überlagerten Gradienten im Sinne eines variablen Säu­ lenkonzepts.
Bezugszeichenliste
1
Siliziumsubstrat
2
p-leitende Siliziumschicht
3
n-leitendes Gebiet
4
Maske
5
Pfeile für Ionenimplantation
6
Strichlinie für erste Epitaxieschicht
7
Driftbereich
8
clusterartige Kompensationsgebiete
9
Akzeptorniveau
10
Valenzbandkante
11
Donatorniveau
12
Leitungsbandkante
d Abstand zwischen Donatorniveau und Leitungsband
D Abstand zwischen Akzeptorniveau und Valenzband

Claims (9)

1. Kompensationsbauelement, bei dem in einem Silizium-Halb­ leiterkörper eine n-leitende Driftzone vorgesehen ist, in die p-leitender Dotierstoff eingebracht ist, dadurch gekennzeichnet, daß der p-leitende Dotierstoff clusterartige Gebiete (8) in der Driftzone (7) bildet und derart gewählt ist, daß der Abstand (D) zwischen dem Akzeptorniveau (9) und der Va­ lenzbandkante (10) größer ist als der Abstand (d) zwi­ schen dem Donatorniveau (11) und der Leitungsbandkante (12).
2. Kompensationsbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Abstand (d) zwischen dem Donatorniveau (11) und der Leitungsbandkante (12) 150 meV übersteigt.
3. Kompensationsbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die p-leitenden clusterartigen Gebiete (8) ortsverschie­ den von der n-leitenden Dotierung der Driftzone sind.
4. Kompensationsbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der p-leitende Dotierstoff aus Indium, Thallium und/oder Palladium besteht.
5. Kompensationsbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Driftzone mit Phosphor dotiert ist.
6. Verfahren zum Herstellen eines Kompensationsbauelementes nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der p-leitende Dotierstoff gleichzeitig mit der n-leiten­ den Dotierung beim Abscheiden einer epitaktischen Schicht in die Driftzone (7) eingebracht wird.
7. Verfahren zum Herstellen einer Driftzone eines Kompensa­ tionsbauelementes, bei dem in einem p-leitenden Halblei­ terkörper (2, 3) n-leitende Kompensationsbereiche (3) vorgesehen werden, dadurch gekennzeichnet, daß die n-leitenden Kompensationsbereiche mit Schwefel und/oder Selen dotiert werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß Schwefel und/oder Selen durch Ionenimplantation mittels einer Maske (4) in den Halbleiterkörper (2) eingebracht werden.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß für die Maske eine Siliziumdioxid- oder Photolackschicht mit einer Dicke von etwa 1 µm verwendet wird.
DE19942677A 1999-09-07 1999-09-07 Kompensationsbauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE19942677C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19964214A DE19964214C2 (de) 1999-09-07 1999-09-07 Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements
DE19942677A DE19942677C2 (de) 1999-09-07 1999-09-07 Kompensationsbauelement und Verfahren zu dessen Herstellung
PCT/EP2000/008707 WO2001018870A2 (de) 1999-09-07 2000-09-06 Ladungskompensationshalbleiteranordnung und verfahren zu deren herstellung
US10/093,306 US6504230B2 (en) 1999-09-07 2002-03-07 Compensation component and method for fabricating the compensation component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19964214A DE19964214C2 (de) 1999-09-07 1999-09-07 Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements
DE19942677A DE19942677C2 (de) 1999-09-07 1999-09-07 Kompensationsbauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE19942677A1 true DE19942677A1 (de) 2001-03-22
DE19942677C2 DE19942677C2 (de) 2001-08-16

Family

ID=7935264

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19942677A Expired - Fee Related DE19942677C2 (de) 1999-09-07 1999-09-07 Kompensationsbauelement und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE19942677C2 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19948906A1 (de) * 1999-10-11 2001-05-03 Infineon Technologies Ag Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete in einem p-dotierten Siliziumsubstrat
DE10122361A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Halbleiterbauelement
DE10122364A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
DE10314596B3 (de) * 2003-03-31 2004-11-25 Infineon Technologies Ag MOS-Kompensationstransistorbauelement und Herstellungsverfahren dafür
DE102007027626A1 (de) * 2007-06-12 2008-12-18 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007044414A1 (de) * 2007-09-17 2009-03-19 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US7560783B2 (en) 2002-04-19 2009-07-14 Infineon Technologies Ag Metal-semiconductor contact, semiconductor component, integrated circuit arrangement and method
DE10262169B4 (de) * 2002-04-19 2016-11-03 Infineon Technologies Ag Halbleiterbauelement und integrierte Schaltungsanordnung damit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604043A1 (de) * 1996-02-05 1997-08-07 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604043A1 (de) * 1996-02-05 1997-08-07 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19948906A1 (de) * 1999-10-11 2001-05-03 Infineon Technologies Ag Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete in einem p-dotierten Siliziumsubstrat
DE19948906C2 (de) * 1999-10-11 2001-08-09 Infineon Technologies Ag Verfahren zum Herstellen tiefdiffundierter n-leitender Gebiete in einem p-dotierten Siliziumsubstrat
DE10122364B4 (de) * 2001-05-09 2006-10-19 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
DE10122364A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Kompensationsbauelement, Schaltungsanordnung und Verfahren
DE10122361C2 (de) * 2001-05-09 2003-06-18 Infineon Technologies Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE10122361A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Halbleiterbauelement
US7193293B2 (en) 2001-05-09 2007-03-20 Infineon Technologies Ag Semiconductor component with a compensation layer, a depletion zone, and a complementary depletion zone, circuit configuration with the semiconductor component, and method of doping the compensation layer of the semiconductor component
US7560783B2 (en) 2002-04-19 2009-07-14 Infineon Technologies Ag Metal-semiconductor contact, semiconductor component, integrated circuit arrangement and method
DE10262169B4 (de) * 2002-04-19 2016-11-03 Infineon Technologies Ag Halbleiterbauelement und integrierte Schaltungsanordnung damit
DE10314596B3 (de) * 2003-03-31 2004-11-25 Infineon Technologies Ag MOS-Kompensationstransistorbauelement und Herstellungsverfahren dafür
DE102007027626A1 (de) * 2007-06-12 2008-12-18 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007027626B4 (de) * 2007-06-12 2015-08-06 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007044414A1 (de) * 2007-09-17 2009-03-19 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
DE19942677C2 (de) 2001-08-16

Similar Documents

Publication Publication Date Title
DE19964214A1 (de) Kompensationsbauelement und Verfahren zu dessen Herstellung
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69309565T2 (de) Feldeffekttransistor mit Graben mit niedrig dotiertem epitaktischen Gebiet an dessen Oberflächenbereich
DE69515876T2 (de) Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102014112810B4 (de) Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
DE2455730B2 (de) Feldeffekt-Transistor
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
WO2000014807A1 (de) Hochspannungs-halbleiterbauelement
DE10052149A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
WO2005083794A2 (de) Hochvolt-pmos-transistor
DE69315279T2 (de) Feldeffekttransistor mit Struktur zum Verhindern des Heisse-Elektronen-Effekts und Verfahren zur Herstellung
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE69518178T2 (de) Dünnfilmtransistor mit einer Drainversatzzone
WO2001024276A1 (de) Ladungskompensationshalbleiteranordnung
DE102006007096B4 (de) MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE19942677A1 (de) Kompensationsbauelement und Verfahren zu dessen Herstellung
EP1097480B1 (de) Leistungshalbleiterelement mit einem emitterbereich, dem eine stoppzone vorgelagert ist
DE3421927C2 (de) Vertikal-MOS-Transistor und Verfahren zu dessen Herstellung
DE102008029868B4 (de) Halbleiterbauteil und Herstellungsverfahren desselben
DE19942679C1 (de) Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer
DE102004014928B4 (de) Hochvolttransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
AH Division in

Ref document number: 19964214

Country of ref document: DE

OP8 Request for examination as to paragraph 44 patent law
AH Division in

Ref document number: 19964214

Country of ref document: DE

AH Division in

Ref document number: 19964214

Country of ref document: DE

D2 Grant after examination
AH Division in

Ref document number: 19964214

Country of ref document: DE

8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee